KR102281073B1 - 도금 해석 방법, 도금 해석 시스템, 및 도금 해석을 위한 컴퓨터 판독 가능 기억 매체 - Google Patents

도금 해석 방법, 도금 해석 시스템, 및 도금 해석을 위한 컴퓨터 판독 가능 기억 매체 Download PDF

Info

Publication number
KR102281073B1
KR102281073B1 KR1020180125896A KR20180125896A KR102281073B1 KR 102281073 B1 KR102281073 B1 KR 102281073B1 KR 1020180125896 A KR1020180125896 A KR 1020180125896A KR 20180125896 A KR20180125896 A KR 20180125896A KR 102281073 B1 KR102281073 B1 KR 102281073B1
Authority
KR
South Korea
Prior art keywords
substrate
plating
current density
electrochemical
potential
Prior art date
Application number
KR1020180125896A
Other languages
English (en)
Other versions
KR20190051798A (ko
Inventor
미츠히로 샤모토
마사시 시모야마
Original Assignee
가부시키가이샤 에바라 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 에바라 세이사꾸쇼 filed Critical 가부시키가이샤 에바라 세이사꾸쇼
Publication of KR20190051798A publication Critical patent/KR20190051798A/ko
Application granted granted Critical
Publication of KR102281073B1 publication Critical patent/KR102281073B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/416—Systems
    • G01N27/42—Measuring deposition or liberation of materials from an electrolyte; Coulometry, i.e. measuring coulomb-equivalent of material in an electrolyte
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
    • G01B7/02—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness
    • G01B7/06—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness for measuring thickness
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/20—Metals
    • G01N33/208—Coatings, e.g. platings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/10—Numerical modelling

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Pathology (AREA)
  • Immunology (AREA)
  • General Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Molecular Biology (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Computer Hardware Design (AREA)
  • Architecture (AREA)
  • Software Systems (AREA)

Abstract

본 발명은 전해 도금막의 막 두께 분포를 구하는 것이 가능한 수치 해석 수법을 제공하는 것을 목적으로 한다.
도금 해석 방법은, 전해 도금 장치에 있어서 전기 화학 측정을 행하는 단계와, 상기 전기 화학 측정의 결과로부터 전기 화학 파라미터를 도출하는 단계와, 도금 처리를 행할 때의 도금 조건을 특정하는 단계와, 상기 전기 화학 파라미터 및 상기 도금 조건에 기초하여, 도금 처리의 대상인 기판의 표면의 전류 밀도 분포를 결정하는 단계이며, 상기 전류 밀도 분포는, 상기 기판 상의 위치를 변수로 하는 미리 정해진 함수식에 의해 표현되는 단계와, 상기 전류 밀도 분포에 기초하여, 상기 기판 상에 도금되는 막 두께를 산출하는 단계를 포함한다.

Description

도금 해석 방법, 도금 해석 시스템, 및 도금 해석을 위한 컴퓨터 판독 가능 기억 매체{PLATING ANALYSIS METHOD, PLATING ANALYSIS SYSTEM, AND COMPUTER-READABLE STORAGE MEDIUM FOR PLATING ANALYSIS}
본 발명은 도금 해석 방법, 도금 해석 시스템, 및 도금 해석을 위한 컴퓨터 판독 가능 기억 매체에 관한 것이다.
종래, 전해 도금 처리에 의해 성막(成膜)되는 도금막의 막 두께를, 유한 요소법 등의 수치 해석 수법에 의한 시뮬레이션을 이용하여 구하는 것이 행해지고 있다(예컨대 특허문헌 1 참조). 도금 조건을 여러 가지로 변경하여 시뮬레이션을 행함으로써, 최적의 도금 조건을 사전에 도출하여, 실제의 도금 처리에 적용할 수 있다.
반도체 기판이나 프린트 배선 기판 등의 도금 대상 기판(이하, 기판이라고 함)에 전해 도금을 실시하는 경우, 미리 기판의 표면에 급전층으로서 도전성의 시드층이 형성되고, 이 시드층 상에 도금막이 성장한다. 일반적으로, 도금되는 기판은, 그 주연부(周緣部)에 전기 접점을 갖는다. 이 때문에, 기판의 중앙부에는, 도금액의 전기 저항값과 기판의 중앙부로부터 전기 접점까지의 시드층의 전기 저항값의 합성 저항에 대응하는 전류가 흐른다. 한편, 기판의 주연부(전기 접점 근방)에는, 거의, 도금액의 전기 저항값에 대응하는 전류가 흐른다. 즉, 기판의 중앙부에는, 기판의 중앙부로부터 전기 접점까지의 시드층의 전기 저항값 분만큼, 전류가 흐르기 어렵다. 이 기판의 주연부에 전류가 집중되는 현상은 터미널 이펙트라고 불린다. 터미널 이펙트에 의해, 기판의 중앙부에 있어서의 도금 속도가 저하되고, 기판의 중앙부에 있어서의 도금막의 막 두께가 기판의 주연부에 있어서의 도금막보다 얇아져, 막 두께의 면내 균일성이 저하된다(예컨대 특허문헌 2 참조).
[특허문헌 1] 일본 특허 공개 제2001-152397호 공보 [특허문헌 2] 일본 특허 공개 제2016-098399호 공보
터미널 이펙트에 기인하는 도금막 두께의 면내 불균일성은, 기판의 레지스트 개구율[레지스트 외연(外緣)에 둘러싸이는 영역의 면적 중, 레지스트에 덮여져 있지 않은 부분(레지스트의 개구 부분)의 면적의 비율]이 작은 경우에 특히 현저해진다. 환언하면, 도금막 두께의 면내 균일성은 기판의 레지스트 개구율에 크게 의존한다. 따라서, 실제의 제품과 동일한 레지스트 개구율을 가진 패턴 기판에 대해, 도금 조건을 최적화하는 것이 중요하다. 이를 실현하기 위해서, 실제의 제품과 동일한 복수 매의 레지스트 부착 패턴 기판에 대해 여러 가지 조건으로 도금을 행하고, 각 조건으로 형성된 도금막 두께를 평가함으로써 최적화를 행한다고 하는 수법을 채용할 수 있다. 그러나, 레지스트 부착 패턴 기판을 이러한 조건 제시를 위해서 이용하는 것은, 비용이 비싸진다. 또한, 특허문헌 2의 예에서는, 레귤레이션 플레이트나 애노드 마스크 등의 전기장 조정체의 개구 직경 및 위치를 조정할 필요가 있어, 최적화를 위한 작업에 수고가 든다고 하는 문제도 있다. 그래서 특허문헌 1과 같은 수치 해석 시뮬레이션을 이용함으로써, 도금 조건의 최적화에 있어서의 비용 및 수고를 삭감할 수 있다. 그러나, 터미널 이펙트를 고려한 도금막 두께 분포의 수치 해석 방법은 알려져 있지 않고, 실제의 레지스트 부착 패턴 기판에 형성되는 도금막 두께 분포와 일치성이 좋은 결과가 얻어지는 시뮬레이션은 실현되어 있지 않다.
본 발명은 상기한 점을 감안하여 이루어진 것으로, 그 목적의 하나는, 전해 도금막의 막 두께 분포를 구하는 것이 가능한 수치 해석 수법을 제공하는 것에 있다.
[형태 1] 형태 1에 의하면, 전해 도금 장치에 있어서 전기 화학 측정을 행하는 단계와, 상기 전기 화학 측정의 결과로부터 전기 화학 파라미터를 도출하는 단계와, 도금 처리를 행할 때의 도금 조건을 특정하는 단계와, 상기 전기 화학 파라미터 및 상기 도금 조건에 기초하여, 도금 처리의 대상인 기판의 표면의 전류 밀도 분포를 결정하는 단계이며, 상기 전류 밀도 분포는, 상기 기판 상의 위치를 변수로 하는 미리 정해진 함수식에 의해 표현되는 단계와, 상기 전류 밀도 분포에 기초하여, 상기 기판 상에 도금되는 막 두께를 산출하는 단계를 포함하는 도금 해석 방법이 제공된다. 형태 1의 도금 해석 방법에 의하면, 기판 표면의 전류 밀도가, 전기 화학 파라미터를 이용하여 기판 상의 위치의 함수로서 도출된다. 이에 의해, 전해 도금막의 막 두께 분포를 수치 해석적으로 구할 수 있다.
[형태 2] 형태 2에 의하면, 형태 1의 도금 해석 방법에 있어서, 상기 미리 정해진 함수식은, 상기 기판의 중심부에 있어서 작은 전류 밀도를 부여하고 상기 기판의 주연부에 있어서 큰 전류 밀도를 부여하는 함수식이다. 형태 2에 있어서의 미리 정해진 함수식은, 터미널 이펙트에 의한 전류 밀도의 위치 의존성을 반영하고 있다. 따라서, 형태 2의 도금 해석 방법에 의하면, 터미널 이펙트에 기인하는 도금막 두께의 면내 불균일성을, 수치 해석에 의해 재현할 수 있다.
[형태 3] 형태 3에 의하면, 형태 1 또는 형태 2의 도금 해석 방법에 있어서, 상기 전류 밀도 분포를 결정하는 상기 단계는, 상기 전기 화학 파라미터에 적어도 기초하여 상기 미리 정해진 함수식의 변수를 결정하는 단계를 포함한다. 형태 3의 도금 해석 방법에 의하면, 미리 정해진 함수식의 계수를 전기 화학 파라미터에 기초하여 결정함으로써, 기판 표면의 전류 밀도 분포를 결정할 수 있다.
[형태 4] 형태 4에 의하면, 형태 1 내지 형태 3 중 어느 하나의 형태의 도금 해석 방법에 있어서, 상기 전기 화학 파라미터는, 분극 저항, 교환 전류 밀도, 및 평형 전위를 포함한다. 형태 4의 도금 해석 방법에 의하면, 미리 정해진 함수식을, 전기 화학 측정으로부터 얻어진 분극 저항, 교환 전류 밀도, 및 평형 전위를 이용하여 결정할 수 있다.
[형태 5] 형태 5에 의하면, 전해 도금 장치와 컴퓨터를 구비하는 도금 해석 시스템으로서, 상기 컴퓨터는, 상기 전해 도금 장치에 있어서의 전기 화학 측정의 결과로부터 전기 화학 파라미터를 도출하고, 도금 처리를 행할 때의 도금 조건을 특정하며, 상기 전기 화학 파라미터 및 상기 도금 조건에 기초하여, 도금 처리의 대상인 기판의 표면의 전류 밀도 분포를, 상기 기판 상의 위치를 변수로 하는 미리 정해진 함수식으로서 결정하고, 상기 전류 밀도 분포에 기초하여, 상기 기판 상에 도금되는 막 두께를 산출하도록 구성되는 도금 해석 시스템이 제공된다. 형태 5의 도금 해석 시스템에 의하면, 기판 표면의 전류 밀도가, 전기 화학 파라미터를 이용하여 기판 상의 위치의 함수로서 도출된다. 이에 의해, 전해 도금막의 막 두께 분포를 수치 해석적으로 구할 수 있다.
[형태 6] 형태 6에 의하면, 형태 5의 도금 해석 시스템에 있어서, 상기 전해 도금 장치와 상기 컴퓨터는 서로 떨어진 장소에 설치되고, 통신 수단을 통해 상호 통신 가능하게 접속되어 있다. 형태 6의 도금 해석 시스템에 의하면, 전해 도금 장치와 떨어진 장소에서 컴퓨터를 이용하여 도금막 두께의 해석을 행할 수 있다.
[형태 7] 형태 7에 의하면, 도금 해석을 위한 컴퓨터 실행 가능 명령이 저장된 컴퓨터 판독 가능 기억 매체로서, 상기 컴퓨터 실행 가능 명령은, 컴퓨터의 프로세서에 의해 실행되면, 상기 프로세서에, 전해 도금 장치에 있어서의 전기 화학 측정의 결과로부터 전기 화학 파라미터를 도출하는 단계와, 도금 처리를 행할 때의 도금 조건을 특정하는 단계와, 상기 전기 화학 파라미터 및 상기 도금 조건에 기초하여, 도금 처리의 대상인 기판의 표면의 전류 밀도 분포를, 상기 기판 상의 위치를 변수로 하는 미리 정해진 함수식으로서 결정하는 단계와, 상기 전류 밀도 분포에 기초하여, 상기 기판 상에 도금되는 막 두께를 산출하는 단계를 실시시키는 컴퓨터 판독 가능 기억 매체가 제공된다. 형태 7의 도금 해석을 위한 컴퓨터 판독 가능 기억 매체에 의하면, 기판 표면의 전류 밀도가, 전기 화학 파라미터를 이용하여 기판 상의 위치의 함수로서 도출된다. 이에 의해, 전해 도금막의 막 두께 분포를 수치 해석적으로 구할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 도금 해석 시스템의 구성도이다.
도 2는 전해 도금 장치의 개략 측단면도이다.
도 3은 본 발명의 일 실시형태에 따른 도금 해석 방법을 도시한 흐름도이다.
이하, 도면을 참조하면서 본 발명의 실시형태에 대해 상세히 설명한다. 첨부 도면에 있어서, 동일 또는 유사한 요소에는 동일 또는 유사한 참조 부호가 붙여지고, 각 실시형태의 설명에 있어서 동일 또는 유사한 요소에 관한 중복되는 설명은 생략하는 경우가 있다. 또한, 각 실시형태에서 나타나는 특징은, 서로 모순되지 않는 한 다른 실시형태에도 적용 가능하다.
도 1은 본 발명의 일 실시형태에 따른 도금 해석 시스템(100)의 구성도이다. 도금 해석 시스템(100)은, 전해 도금 장치(10) 및 컴퓨터(120)를 구비한다. 전해 도금 장치(10)와 컴퓨터(120)는, 서로 떨어진 장소에 설치되고, 예컨대, LAN(로컬 에어리어 네트워크), WAN(와이드 에어리어 네트워크), 또는 인터넷 등의 네트워크(통신 수단)(130)를 통해 상호 통신 가능하게 접속되어 있다. 단, 전해 도금 장치(10) 및 컴퓨터(120)는 동일한 장소에 설치되어, 상호 접속되어 있어도 좋다. 혹은, 전해 도금 장치(10)에 후술하는 도금 해석 프로그램(126)이 인스톨되어 있어도 좋다.
도 2는 전해 도금 장치(10)의 개략 측단면도이다. 도시와 같이, 전해 도금 장치(10)는, 애노드(21)를 유지하도록 구성된 애노드 홀더(20)와, 기판(W)을 유지하도록 구성된 기판 홀더(40)와, 애노드 홀더(20)와 기판 홀더(40)를 내부에 수용하는 도금조(50)를 갖는다. 또한, 전해 도금 장치(10)는, 전해 도금 장치(10)에 있어서의 도금 처리 및 전기 화학 측정을 제어하기 위한 제어 유닛(60)을 구비한다. 전해 도금 장치(10)는 또한, 각종 데이터의 입출력이 가능한 GUI(그래피컬 유저 인터페이스)(65)를 제공하기 위한 표시부 및 사용자 입력부를 구비한다.
애노드(21)는, 애노드 홀더(20)에 설치된 전기 단자(23)를 통해 포텐시오스탯(potentiostat; 70)에 전기적으로 접속된다. 기판(W)은, 기판(W)의 주연부에 접하는 전기 접점(42) 및 기판 홀더(40)에 설치된 전기 단자(43)를 통해 포텐시오스탯(70)에 전기적으로 접속된다. 포텐시오스탯(70)은, 직류 전원(71)과, 전류 측정 회로(72)와, 전위 측정 회로(73)를 구비한다. 직류 전원(71)은, 애노드(21)와 기판(W) 사이에 전류를 공급한다. 전류 측정 회로(72)는, 애노드(21)와 기판(W) 사이를 흐르는 전류를 측정한다. 기판(W)의 피도금면(W1) 근방에는, 전위 측정 회로(73)에 전기적으로 접속된 참조 전극(80)이 배치된다. 전위 측정 회로(73)는, 참조 전극(80)의 전위를 기준으로 한 기판(W)의 피도금면(W1)의 전위[참조 전극(80)과 기판(W)의 피도금면(W1) 사이의 전위차]를 측정한다.
애노드(21)를 유지한 애노드 홀더(20)와 기판(W)을 유지한 기판 홀더(40)는, 도금 처리조(52) 내의 도금액(Q)에 침지되고, 애노드(21)와 기판(W)의 피도금면(W1)이 대략 평행하게 되도록 대향하여 설치된다. 애노드(21)와 기판(W)은, 도금 처리조(52)의 도금액(Q)에 침지된 상태에서, 직류 전원(71)에 의해 전압이 인가된다. 이에 의해, 금속 이온이 기판(W)의 피도금면(W1)에 있어서 환원되어, 피도금면(W1)에 막이 형성된다.
애노드 홀더(20)는, 애노드(21)와 기판(W) 사이의 전계를 조절하기 위한 애노드 마스크(25)를 갖는다. 애노드 마스크(25)는, 예컨대 유전체 재료로 이루어지는 대략 판형의 부재이고, 애노드 홀더(20)의 전면(前面)에 설치된다. 여기서, 애노드 홀더(20)의 전면이란, 기판 홀더(40)에 대향하는 측의 면을 말한다. 즉, 애노드 마스크(25)는, 애노드(21)와 기판 홀더(40) 사이에 배치된다. 애노드 마스크(25)는, 애노드(21)와 기판(W) 사이에 흐르는 전류가 통과하는 제1 개구(25a)를 대략 중앙부에 갖는다. 제1 개구(25a)의 직경은, 애노드(21)의 직경보다 작은 것이 바람직하다. 애노드 마스크(25)는, 제1 개구(25a)의 직경을 조절 가능하게 구성되어도 좋다.
전해 도금 장치(10)는, 또한, 애노드(21)와 기판(W) 사이의 전계를 조절하기 위한 레귤레이션 플레이트(30)를 갖는다. 레귤레이션 플레이트(30)는, 예컨대 유전체 재료로 이루어지는 대략 판형의 부재이고, 애노드 마스크(25)와 기판 홀더(40)[기판(W)] 사이에 배치된다. 레귤레이션 플레이트(30)는, 애노드(21)와 기판(W) 사이에 흐르는 전류가 통과하는 제2 개구(30a)를 갖는다. 제2 개구(30a)의 직경은, 기판(W)의 직경보다 작은 것이 바람직하다. 레귤레이션 플레이트(30)는, 제2 개구(30a)의 직경을 조절 가능하게 구성되어도 좋다.
도 2에 도시된 바와 같이, 도금조(50)는, 첨가제를 포함하는 도금액(Q)을 수용하는 도금 처리조(52)와, 도금 처리조(52)로부터 오버플로우한 도금액(Q)을 받아 배출하는 도금액 배출조(54)와, 도금 처리조(52)와 도금액 배출조(54)를 구획하는 구획벽(55)을 갖는다.
도금 처리조(52)는, 조 내부에 도금액(Q)을 공급하기 위한 도금액 공급구(56)를 갖는다. 도금액 배출조(54)는, 도금 처리조(52)로부터 오버플로우한 도금액(Q)을 배출하기 위한 도금액 배출구(57)를 갖는다. 도금액 공급구(56)는 도금 처리조(52)의 바닥부에 배치되고, 도금액 배출구(57)는 도금액 배출조(54)의 바닥부에 배치된다.
도금액(Q)이 도금액 공급구(56)로부터 도금 처리조(52)에 공급되면, 도금액(Q)은 도금 처리조(52)로부터 넘치고, 구획벽(55)을 넘어 도금액 배출조(54)로 유입된다. 도금액 배출조(54)로 유입된 도금액(Q)은 도금액 배출구(57)로부터 배출되고, 도금액 순환 장치(58)가 갖는 필터 등으로 불순물이 제거된다. 불순물이 제거된 도금액(Q)은, 도금액 순환 장치(58)에 의해 도금액 공급구(56)를 통해 도금 처리조(52)에 공급된다.
다시 도 1을 참조하면, 도금 해석 시스템(100)의 컴퓨터(120)는, 프로세서(122) 및 메모리(124)를 구비한다. 메모리(124)에는, 본 발명의 일 실시형태에 따른 도금 해석 방법을 실현하기 위한 도금 해석 프로그램(126)이 저장된다. 프로세서(122)는, 메모리(124)로부터 도금 해석 프로그램(126)을 판독하여 실행한다.
도 3은 본 발명의 일 실시형태에 따른 도금 해석 방법(300)을 도시한 흐름도이다.
처음으로 단계 302에 있어서, 전해 도금 장치(10)의 기판 홀더(40)에 기판(W)을 세트한다. 기판(W)은, 예컨대, 그 표면 전체 중, 도금 처리에 의해 미세한 배선 등의 패턴을 형성해야 할 부분을 제외하고 레지스트막이 성막되어 있는 레지스트 부착 패턴 기판으로 할 수 있다. 환언하면, 이 예에 있어서, 기판(W)은, 그 표면에 레지스트막을 구비하고, 상기 레지스트막은, 도금 처리에 의해 형성해야 할 미세한 배선 등의 패턴에 대응한 형상으로 레지스트 개구를 갖는다. 전술한 바와 같이, 이러한 기판(W)에 있어서는, 터미널 이펙트가 현저히 발생할 수 있다.
다음으로 단계 304에 있어서, 전해 도금 장치(10)를 이용하여 기판(W)에 대해 전기 화학 측정을 행한다. 기판(W)에 대한 전기 화학 측정은, 전해 도금 장치(10)의 제어 유닛(60)이 포텐시오스탯(70)을 제어함으로써 행해진다. 구체적으로, 제어 유닛(60)은, 포텐시오스탯(70)의 전위 측정 회로(73)에 의해 측정되는 기판(W)의 피도금면(W1)의 전위가 미리 정해진 일정값이 되도록, 직류 전원(71)으로부터의 출력 전압[애노드(21)와 기판(W) 사이의 전압]을 제어한다. 이에 의해, 금속 이온이 기판(W)의 피도금면(W1)에 있어서 환원되고, 그에 따라 애노드(21)와 기판(W) 사이에 전자의 이동, 즉 전류가 발생한다. 그리고 제어 유닛(60)은, 이때 포텐시오스탯(70)의 전류 측정 회로(72)에 의해 측정되는 전류의 값과, 일정값으로 제어된 기판(W)의 피도금면(W1)의 전위[전위 측정 회로(73)에 의한 측정 전위]의 세트를 기록한다. 제어 유닛(60)은, 이러한 전위와 전류의 세트의 측정을, 기판(W)의 피도금면(W1)의 전위를 여러 가지로 변경하여 반복한다. 이에 의해, 기판(W)의 피도금면(W1)의 전위와, 애노드(21)와 기판(W) 사이를 흐르는 전류의 관계를 나타내는 분극 곡선(전류-전위 곡선)이 얻어진다.
다음으로 단계 306에 있어서, 전해 도금 장치(10)의 GUI(65)를 통해, 후술하는 수치 해석에서 이용하는 미리 정해진 도금 조건이 사용자로부터 입력된다. 미리 정해진 도금 조건은, 애노드(21)-기판(W) 사이에 흘리는 전류를 기판(W)의 레지스트 개구 부분의 면적으로 나눈 전류 밀도, 도금액(Q)의 온도, 도금 처리를 행하는 시간의 길이(또는 목표로 하는 도금막 두께), 애노드 마스크(25)의 제1 개구(25a)의 직경, 레귤레이션 플레이트(30)의 제2 개구(30a)의 직경, 전극 간 거리[즉 애노드(21)와 기판(W)과의 거리], 기판(W)의 피도금면(W1) 상에 형성된 시드층의 막 두께, 레귤레이션 플레이트(30)의 터널 길이[제2 개구(30a)의 깊이], 기판(W)과 레귤레이션 플레이트(30)와의 거리 등을 포함한다. 미리 정해진 도금 조건 중, 도금액(Q)의 온도, 전극 간 거리, 시드층의 막 두께는, 분극 곡선에 영향을 주는 파라미터이기 때문에, 단계 304에 있어서 기판(W)에 대해 전기 화학 측정을 행했을 때의 조건을 이용하는 것이 바람직하다.
다음으로 단계 308에 있어서, 기판(W)에 대해 행해진 전기 화학 측정의 결과(분극 곡선의 데이터) 및 사용자로부터 입력된 도금 조건이, 전해 도금 장치(10)로부터 컴퓨터(120)에 송신된다.
다음으로 단계 310에 있어서, 컴퓨터(120) 상에서 도금 해석 프로그램(126)이 실행됨으로써, 기판(W)에 대한 전기 화학 측정의 결과로부터 전기 화학 파라미터가 도출된다. 전기 화학 파라미터는, 분극 저항[Tafel 구배(勾配)], 교환 전류 밀도, 및 평형 전위를 포함한다. 이들 각 파라미터는, 전기 화학 측정으로 얻어진 분극 곡선의 Tafel 플롯으로부터 구할 수 있다. 한편, 전기 화학 파라미터의 도출을 전해 도금 장치(10)의 제어 유닛(60)에 의해 행하고, 도출된 전기 화학 파라미터를 전해 도금 장치(10)로부터 컴퓨터(120)에 송신하는 것으로 해도 좋다.
다음으로 단계 312에 있어서, 도금 해석 프로그램(126)의 실행에 의해, 상기한 전기 화학 파라미터에 기초하여 기판(W)의 표면의 전류 밀도 분포가 결정된다. 결정된 전류 밀도 분포는, 단계 306에 있어서 전해 도금 장치(10)에 입력된 미리 정해진 도금 조건을 반영한 것이다. 기판(W)의 표면의 전류 밀도 분포는, 터미널 이펙트를 모의한 위치 의존성을 갖는 미리 정해진 함수식으로서 나타난다. 이 함수식의 각 계수를 상기한 전기 화학 파라미터에 기초하여 산출함으로써, 기판(W)의 표면의 전류 밀도 분포가 결정된다.
일례로서, 기판(W) 상의 위치 r에 있어서의 전류 밀도 Ip(r) 및 과전압 ηp(r)는 각각 다음 식과 같이 나타낼 수 있다. 단, 기판(W) 상의 위치 r은, 기판(W)의 중심으로부터 상기 위치까지의 거리를 x, 기판(W)의 전기 접점(42)과 기판(W)의 중심과의 거리를 L로 하여 r=x/L로 나타나는 것으로 한다.
Figure 112018103887268-pat00001
Figure 112018103887268-pat00002
여기서, 무차원 분극 파라미터 ξ, 전류 변이점 rt, 및 전류 변이점 rt에 있어서의 과전압 놈(norm) φt2는 각각 다음 식과 같이 정의된다.
Figure 112018103887268-pat00003
Figure 112018103887268-pat00004
단, 상기 식에 있어서의 각 변수의 정의에 관해, I0은 교환 전류 밀도, b는 분극 저항, η0은 애노드(21)-기판(W) 사이의 인가 전류에 대한 과전압, φs는 기판(W)의 전위, φl은 도금액(Q) 중의 전위, Eeq는 평형 전위, Rs는 기판(W) 상의 시드층의 표면 저항이다. 또한, κ는 임의의 보정 계수이다. 이들 변수는, 기판(W)에 대한 전기 화학 측정의 결과로부터, 또는 별도의 측정 혹은 해석에 의해 구해진다.
식 (1)에 나타나는 바와 같이, 전류 밀도 Ip(r)는, 기판(W)의 중심부에 가까울수록 작아지고, 기판(W)의 주연부에 가까울수록 커진다. 따라서, 식 (1)의 전류 밀도 Ip(r)에 의해 나타나는 기판(W)의 표면의 전류 밀도 분포는, 터미널 이펙트의 위치 의존성을 반영한 것으로 되어 있다.
다음으로 단계 314에 있어서, 도금 해석 프로그램(126)의 실행에 의해, 상기한 바와 같이 결정된 기판(W)의 표면의 전류 밀도 분포에 기초하여, 기판(W) 상에 도금되는 도금막의 막 두께가 산출된다. 일례로서, 도금막의 막 두께 Th(r)는, 전류 밀도 Ip(r)를 이용하여 다음 식에 따라 산출할 수 있다. 단, Mw는 도금 금속의 원자량, t는 도금 처리를 행하는 시간의 길이, ρ는 도금 금속의 밀도, n은 반응 전자수, F는 패러데이 상수이다.
Figure 112018103887268-pat00005
이와 같이, 터미널 이펙트를 반영한 도금막의 막 두께 분포를, 수치 해석에 의해 구할 수 있다.
다음으로 단계 316에 있어서, 상기 산출된 도금막의 막 두께 Th(r)의 데이터가, 컴퓨터(120)로부터 전해 도금 장치(10)에 송신된다.
다음으로 단계 318에 있어서, 전해 도금 장치(10)의 GUI(65) 상에, 수치 해석 결과인 막 두께 Th(r)의 데이터가 표시된다. 사용자는 막 두께 Th(r)의 데이터를 확인하고, 필요에 따라, 새로운 다른 도금 조건을 이용한 도금막의 막 두께의 재계산을 행하기 위해서, 단계 306 이후의 공정을 재차 실시할 수 있다. 막 두께의 재계산은, 원하는 막 두께 분포가 얻어질 때까지 임의의 횟수 반복할 수 있다. 이에 의해 사용자는, 상기 원하는 막 두께 분포를 실현하는 데 필요한 최종적인 도금 조건을 얻을 수 있다.
실시형태에 따른 도금 해석 시스템(100)을 이용함으로써, 전해 도금 장치(10)와 떨어진 장소에서 컴퓨터(120)를 이용하여 도금막 두께의 해석을 행할 수 있다. 전해 도금 장치(10)에 도금 해석 프로그램(126)을 인스톨할 필요가 없고, 또한 하나의 컴퓨터(120)로 복수의 전해 도금 장치(10)에 대응한 도금막 두께의 해석을 행할 수 있다. 원하는 막 두께 분포를 얻기 위해서 다른 도금 조건을 설정하는 작업은, 전해 도금 장치(10)를 조작하는 오퍼레이터가 행해도 좋고, 컴퓨터(120)를 조작하는 오퍼레이터가 행해도 좋다.
실시형태에 따른 도금 해석 방법에 의하면, 도금막 두께 분포를 최적화하고자 하는 대상의 기판을 이용하여 먼저 전기 화학 측정을 행한다. 따라서, 레지스트 개구율 등의 기판의 특징을 반영한, 기판에 고유의 분극 곡선(전류-전위 곡선)이 얻어진다. 따라서 정확한 도금막 두께 분포를 해석에 의해 구할 수 있다.
이상, 몇 가지 예에 기초하여 본 발명의 실시형태에 대해 설명해 왔으나, 상기한 발명의 실시형태는, 본 발명의 이해를 용이하게 하기 위한 것이고, 본 발명을 한정하는 것이 아니다. 본 발명은 그 취지를 일탈하지 않고, 변경, 개량될 수 있고, 본 발명에는, 그 균등물이 포함되는 것은 물론이다. 또한, 전술한 과제의 적어도 일부를 해결할 수 있는 범위, 또는, 효과의 적어도 일부를 나타내는 범위에 있어서, 특허청구의 범위 및 명세서에 기재된 각 구성 요소의 임의의 조합, 또는, 생략이 가능하다.
10: 전해 도금 장치 20: 애노드 홀더
21: 애노드 23: 전기 단자
25: 애노드 마스크 25a: 제1 개구
30: 레귤레이션 플레이트 30a: 제2 개구
40: 기판 홀더 42: 전기 접점
43: 전기 단자 50: 도금조
52: 도금 처리조 54: 도금액 배출조
55: 구획벽 56: 도금액 공급구
57: 도금액 배출구 58: 도금액 순환 장치
60: 제어 유닛 65: GUI
70: 포텐시오스탯 71: 직류 전원
72: 전류 측정 회로 73: 전위 측정 회로
80: 참조 전극 100: 도금 해석 시스템
120: 컴퓨터 122: 프로세서
124: 메모리 126: 도금 해석 프로그램
130: 네트워크 Q: 도금액
W: 기판 W1: 피도금면

Claims (7)

  1. 도금 해석 방법에 있어서,
    전해 도금 장치에 있어서 전기 화학 측정을 행하는 단계와,
    상기 전기 화학 측정의 결과로부터 전기 화학 파라미터를 도출하는 단계로서, 상기 전기 화학 파라미터는, 분극 저항, 교환 전류 밀도, 및 평형 전위를 포함하는 단계와,
    상기 전기 화학 파라미터에 기초하여, 도금 처리의 대상인 기판의 표면의 전류 밀도 분포를 결정하는 단계로서, 상기 전류 밀도 분포는, 상기 기판 상의 위치를 변수로 하는 미리 정해진 함수식에 의해 표현되는 단계와,
    상기 전류 밀도 분포에 기초하여, 상기 기판 상에 도금되는 막 두께를 산출하는 단계
    를 포함하고,
    상기 미리 정해진 함수식은, 다음 식
    [수학식 1]
    Figure 112021064714043-pat00009

    으로 주어지며, 상기 미리 정해진 함수식에 있어서, Ip(r)는 상기 기판 상의 위치 r에 있어서의 전류 밀도이고, 무차원 분극 파라미터 ξ, 전류 변이점 rt, 및 전류 변이점 rt에 있어서의 과전압 놈(norm) φt2는 각각 다음 식
    [수학식 2]
    Figure 112021064714043-pat00010

    으로 정의되며, I0은 교환 전류 밀도, b는 분극 저항, η0은 인가 전류에 대한 과전압, φs는 상기 기판의 전위, φl은 도금액 내의 전위, Eeq는 평형 전위, Rs는 상기 기판 상의 시드층의 표면 저항, κ는 임의의 보정 계수, L은 상기 기판의 전기 접점과 상기 기판의 중심과의 거리인 것인 도금 해석 방법.
  2. 제1항에 있어서, 상기 미리 정해진 함수식은, 상기 기판의 중심부에 있어서 작은 전류 밀도를 부여하고 상기 기판의 주연부(周緣部)에 있어서 큰 전류 밀도를 부여하는 함수식인 것인 도금 해석 방법.
  3. 제1항 또는 제2항에 있어서, 상기 전류 밀도 분포를 결정하는 상기 단계는, 상기 전기 화학 파라미터에 적어도 기초하여 상기 미리 정해진 함수식의 변수를 결정하는 단계를 포함하는 것인 도금 해석 방법.
  4. 전해 도금 장치와 컴퓨터를 구비하는 도금 해석 시스템에 있어서,
    상기 컴퓨터는,
    상기 전해 도금 장치에 있어서의 전기 화학 측정의 결과로부터 전기 화학 파라미터를 도출하고,
    상기 전기 화학 파라미터에 기초하여, 도금 처리의 대상인 기판의 표면의 전류 밀도 분포를, 상기 기판 상의 위치를 변수로 하는 미리 정해진 함수식으로서 결정하며,
    상기 전류 밀도 분포에 기초하여, 상기 기판 상에 도금되는 막 두께를 산출하도록 구성되고,
    상기 전기 화학 파라미터는, 분극 저항, 교환 전류 밀도, 및 평형 전위를 포함하며,
    상기 미리 정해진 함수식은, 다음 식
    [수학식 3]
    Figure 112021064714043-pat00011

    으로 주어지고, 상기 미리 정해진 함수식에 있어서, Ip(r)는 상기 기판 상의 위치 r에 있어서의 전류 밀도이며, 무차원 분극 파라미터 ξ, 전류 변이점 rt, 및 전류 변이점 rt에 있어서의 과전압 놈 φt2는 각각 다음 식
    [수학식 4]
    Figure 112021064714043-pat00012

    으로 정의되고, I0은 교환 전류 밀도, b는 분극 저항, η0은 인가 전류에 대한 과전압, φs는 상기 기판의 전위, φl은 도금액 내의 전위, Eeq는 평형 전위, Rs는 상기 기판 상의 시드층의 표면 저항, κ는 임의의 보정 계수, L은 상기 기판의 전기 접점과 상기 기판의 중심과의 거리인 것인 도금 해석 시스템.
  5. 제4항에 있어서, 상기 전해 도금 장치와 상기 컴퓨터는 서로 떨어진 장소에 설치되고, 통신 수단을 통해 상호 통신 가능하게 접속되어 있는 것인 도금 해석 시스템.
  6. 매체에 저장된 도금 해석을 위한 컴퓨터 프로그램에 있어서,
    컴퓨터에,
    전해 도금 장치에 있어서의 전기 화학 측정의 결과로부터 전기 화학 파라미터를 도출하는 단계로서, 상기 전기 화학 파라미터는, 분극 저항, 교환 전류 밀도, 및 평형 전위를 포함하는 단계와,
    상기 전기 화학 파라미터에 기초하여, 도금 처리의 대상인 기판의 표면의 전류 밀도 분포를, 상기 기판 상의 위치를 변수로 하는 미리 정해진 함수식으로서 결정하는 단계와,
    상기 전류 밀도 분포에 기초하여, 상기 기판 상에 도금되는 막 두께를 산출하는 단계
    를 실시시키도록 구성되고,
    상기 미리 정해진 함수식은, 다음 식
    [수학식 5]
    Figure 112021064714043-pat00013

    으로 주어지며, 상기 미리 정해진 함수식에 있어서, Ip(r)는 상기 기판 상의 위치 r에 있어서의 전류 밀도이고, 무차원 분극 파라미터 ξ, 전류 변이점 rt, 및 전류 변이점 rt에 있어서의 과전압 놈 φt2는 각각 다음 식
    [수학식 6]
    Figure 112021064714043-pat00014

    으로 정의되며, I0은 교환 전류 밀도, b는 분극 저항, η0은 인가 전류에 대한 과전압, φs는 상기 기판의 전위, φl은 도금액 내의 전위, Eeq는 평형 전위, Rs는 상기 기판 상의 시드층의 표면 저항, κ는 임의의 보정 계수, L은 상기 기판의 전기 접점과 상기 기판의 중심과의 거리인 것인 매체에 저장된 도금 해석을 위한 컴퓨터 프로그램.
  7. 삭제
KR1020180125896A 2017-11-07 2018-10-22 도금 해석 방법, 도금 해석 시스템, 및 도금 해석을 위한 컴퓨터 판독 가능 기억 매체 KR102281073B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-214416 2017-11-07
JP2017214416A JP6861610B2 (ja) 2017-11-07 2017-11-07 めっき解析方法、めっき解析システム、及びめっき解析のためのコンピュータプログラム

Publications (2)

Publication Number Publication Date
KR20190051798A KR20190051798A (ko) 2019-05-15
KR102281073B1 true KR102281073B1 (ko) 2021-07-23

Family

ID=66326999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180125896A KR102281073B1 (ko) 2017-11-07 2018-10-22 도금 해석 방법, 도금 해석 시스템, 및 도금 해석을 위한 컴퓨터 판독 가능 기억 매체

Country Status (5)

Country Link
US (1) US10768140B2 (ko)
JP (1) JP6861610B2 (ko)
KR (1) KR102281073B1 (ko)
CN (1) CN109753676B (ko)
TW (1) TWI753215B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110408971B (zh) * 2019-06-17 2021-06-25 深圳市玄羽科技有限公司 智能脱液方法及系统
CN111323471A (zh) * 2020-02-25 2020-06-23 江苏寅昊智能装备有限公司 一种锡层厚度检测装置及检测方法
JP7074937B1 (ja) * 2021-06-04 2022-05-24 株式会社荏原製作所 めっき装置
TWI786665B (zh) * 2021-06-07 2022-12-11 日商荏原製作所股份有限公司 鍍覆裝置
CN113668023A (zh) * 2021-08-26 2021-11-19 长江存储科技有限责任公司 电镀方法、电镀装置以及电镀系统
JP7135234B1 (ja) * 2022-04-22 2022-09-12 株式会社荏原製作所 めっき装置
JP7233588B1 (ja) * 2022-05-10 2023-03-06 株式会社荏原製作所 めっき装置
JP7297180B1 (ja) * 2022-08-26 2023-06-23 株式会社荏原製作所 基板状態測定装置、めっき装置、及び基板状態測定方法
JP7373684B1 (ja) 2023-03-02 2023-11-02 株式会社荏原製作所 めっき装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001152397A (ja) 1999-11-19 2001-06-05 Ebara Corp めっき解析方法
JP2003268598A (ja) 2002-03-18 2003-09-25 Fujitsu Ltd めっき装置及びめっき方法
JP2005314754A (ja) 2004-04-28 2005-11-10 Fujitsu Ltd めっき解析装置、めっき解析方法とめっき解析方法を実行させるためのプログラム
JP2008014699A (ja) 2006-07-04 2008-01-24 Tokyo Institute Of Technology 電解処理における膜厚測定方法及び膜厚測定装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0835099A (ja) * 1994-07-21 1996-02-06 Matsushita Electric Works Ltd 基板の電気メッキ方法
JPH10130896A (ja) * 1996-10-28 1998-05-19 Matsushita Electric Works Ltd 電気めっき方法
JP3400278B2 (ja) * 1997-01-28 2003-04-28 株式会社東芝 半導体製造装置及び半導体装置の製造方法
JP3548081B2 (ja) * 2000-03-29 2004-07-28 三洋電機株式会社 メッキ方法およびそれに用いるメッキ装置
JP2002184733A (ja) * 2000-12-18 2002-06-28 Hitachi Ltd 処理方法、測定方法及び半導体装置の製造方法
JP3829281B2 (ja) * 2002-04-11 2006-10-04 株式会社日立製作所 膜厚分布解析方法、電子回路基板及び製造プロセスの設計装置
JP2007263788A (ja) * 2006-03-29 2007-10-11 Ebara Corp マクロ的電気化学系の解析方法
JP4852333B2 (ja) * 2006-03-31 2012-01-11 株式会社荏原製作所 分極曲線測定方法及び電解処理装置
JP4682285B2 (ja) * 2007-08-30 2011-05-11 日立電線株式会社 配線及び層間接続ビアの形成方法
JP2011516856A (ja) * 2008-04-04 2011-05-26 アリゾナ・ボード・オブ・リージェンツ・フォー・アンド・オン・ビハーフ・オブ・アリゾナ・ステイト・ユニバーシティー 液体中の多数の重金属イオンの同時電気化学的検出
JP2010095762A (ja) * 2008-10-16 2010-04-30 Fuji Electric Systems Co Ltd 電気めっき方法
JP6044926B2 (ja) * 2012-09-06 2016-12-14 国立大学法人弘前大学 ビア接続の多層配線の信頼性を評価する信頼性評価シミュレーションプログラム、ビア接続の多層配線の許容電流密度向上方法およびビア接続の多層配線
JP6335763B2 (ja) 2014-11-20 2018-05-30 株式会社荏原製作所 めっき装置及びめっき方法
JP6400512B2 (ja) * 2015-03-18 2018-10-03 株式会社東芝 電気めっき方法及び電気めっき装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001152397A (ja) 1999-11-19 2001-06-05 Ebara Corp めっき解析方法
JP2003268598A (ja) 2002-03-18 2003-09-25 Fujitsu Ltd めっき装置及びめっき方法
JP2005314754A (ja) 2004-04-28 2005-11-10 Fujitsu Ltd めっき解析装置、めっき解析方法とめっき解析方法を実行させるためのプログラム
JP2008014699A (ja) 2006-07-04 2008-01-24 Tokyo Institute Of Technology 電解処理における膜厚測定方法及び膜厚測定装置

Also Published As

Publication number Publication date
JP6861610B2 (ja) 2021-04-21
US20190137445A1 (en) 2019-05-09
KR20190051798A (ko) 2019-05-15
CN109753676A (zh) 2019-05-14
US10768140B2 (en) 2020-09-08
JP2019085612A (ja) 2019-06-06
CN109753676B (zh) 2023-08-18
TWI753215B (zh) 2022-01-21
TW201925546A (zh) 2019-07-01

Similar Documents

Publication Publication Date Title
KR102281073B1 (ko) 도금 해석 방법, 도금 해석 시스템, 및 도금 해석을 위한 컴퓨터 판독 가능 기억 매체
JP2006328537A (ja) 電気メッキ処理におけるイン・シトゥープロファイル測定
EP1270766A2 (en) Electrodeposition coating film thickness calculating method and electrodeposition coating film thickness simulation apparatus
TW200905018A (en) Apparatus for plating and method for controlling plating
KR20140147044A (ko) 전기-도금 프로세서의 자동 인­시츄 제어
JP2016114391A (ja) 電気銅めっき液分析装置、及び電気銅めっき液分析方法
US9964518B2 (en) Electroplating solution analyzing apparatus
US11773504B2 (en) Plating support system, plating support device, and recording medium
TWI680294B (zh) 電鍍銅液分析裝置及電鍍銅液分析方法
KR102020572B1 (ko) 도금욕 계측의 개선
JP6877070B2 (ja) めっき装置及びめっきシステム
CN110413495B (zh) 显示面板温度预测方法及温度预测装置
JP4720217B2 (ja) めっき液の分析方法と銅めっき装置
CN110088362B (zh) 镀覆装置
JP2006317197A (ja) めっき液中の添加剤の分析方法、分析装置及びそれを備えためっき装置
KR20120079414A (ko) 인쇄회로기판의 도금 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant