JP3829281B2 - 膜厚分布解析方法、電子回路基板及び製造プロセスの設計装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、電子回路基板形成を電気めっき法により、回路パターン部に選択的にめっき膜を成膜するパターンめっき法を用いるプロセスにおける膜厚分布解析方法、電子回路基板及び製造プロセスの設計装置に関する。
【０００２】
【従来の技術】
近年のＬＳＩの高速化・高密度化に伴い、半導体やモバイル機器実装における電子回路基板において、配線の微細化、多層化に対する要求が高まっている。
電子回路基板上の配線形成には、従来、サブトラクティブ法が広く用いられていた。サブトラクティブ法とは、基板全面に電気めっき法によりメタルを成膜（パネルめっき）した後、配線として不要な部分のメタルをエッチングで除去し、電子回路基板上に配線を形成する方法である。しかし、サブトラクティブ法では、１０μｍオーダーの厚みを持つメタルをエッチングする必要があり、メタル配線ラインの側壁もエッチングされることが避けられず、細い配線ライン及びスペースの形成が困難であり、およそ５０μｍの配線ライン及びスペース幅が限界であった。
このため、近年、電子回路基板上の配線微細化のために、アディティブ法が用いられるようになった。アディティブ法では、電子回路基板上にレジストで回路パターンを形成した後、電気めっき法にて回路パターン部のみに選択的にメタルを成膜（パターンめっき）させる。この方法では、メタル配線のアスペクト比はほぼレジストの解像度と同じであるため、微細配線の形成に適している。
アディティブ法には、電気めっき前後のプロセスの違いにより、フルアディティブ、セミアディティブ、パートリーアディティブ方式が存在するが、いずれも電気めっき工程においては、回路パターン部のみに選択的にメタルを成膜させるパターンめっき法が用いられる。
パターンめっき法では、回路パターン部のみに選択的に成膜するため、配線ラインの粗密、チップの配置（チップが被めっき面の中央にあるか端にあるか等）により膜厚分布に大きな不均一が生じる。膜厚分布の不均一性が大きいと、歩留まり、信頼性が低下する。更に、配線の多層化も困難となる。
膜厚分布の均一化のためには、回路パターンの最適化、めっき装置の改良が必要であるが、実験のみでは、多大な開発コスト・期間がかかる。このため、計算機シミュレーションによる膜厚分布の予測が切望されていた。
従来、計算機シミュレーションによる電気めっき膜厚解析プログラムとして下記が存在した。
（株）上村工業「膜厚案内人」｛ＨＹＰＥＲＬＩＮＫ”ｈｔｔｐ：／／ｗｗｗ．ｕｅｍｕｒａ．ｃｏ．ｊｐ／ｕｅｍｕｒａ／ｅｐｐｓ／ｉｎｄｅｘ．ｈｔｍｌ”，ｈｔｔｐ：／／ｗｗｗ．ｕｅｍｕｒａ．ｃｏ．ｊｐ／ｕｅｍｕｒａ／ｅｐｐｓ／ｉｎｄｅｘ．ｈｔｍｌ｝
Ｃａｓｅ Ｗｅｓｔｅｒｎ Ｒｅｖｅｒｓ Ｕｎｉｖ． Ｃｅｌｌ Ｄｅｓｉｇｎ ｈｔｔｐ：／／ｗｗｗ．Ｌ−Ｃｈｅｍ．ｃｏｍ
これら従来の有限要素法や境界要素法を用いた電解解析によるシミュレーション手法では、数十ｃｍ角の基板上に微細幅配線（数μｍ）が存在する実製品を模擬するためには、膨大なメッシュ数〜１０^１０が必要であったため、計算が容易ではなかった。
【０００３】
【発明が解決しようとする課題】
本発明の課題は、従来困難であったパターンめっきプロセスにおける計算機シミュレーションによる膜厚分布の予測を短時間かつ効率的に実現する膜厚分布解析方法、電子回路基板及び製造プロセスの設計装置を提供することにある。
【０００４】
【課題を解決するための手段】
上器課題を解決するために、電子回路基板の回路パターン上に選択的にメタルを析出させる電気めっき方法によって形成された析出メタルの膜厚の分布を解析する膜厚分布解析方法において、一つもしくは複数の電子回路基板を任意の一つもしくは複数の領域に分割し、任意の領域ｊの面積Ｓｊ及び領域ｊ内の被めっき面の面積Ａｊとしたとき、膜厚分布解析に用いる関数に比Ａｊ／Ｓｊで定義されるパターン率θｊ＝Ａｊ／Ｓｊを導入して平均的な電流密度または膜厚分布を計算する。
ここで、領域ｊにおける境界条件を求めるに当って、パターン率θｊ＝Ａｊ／Ｓｊを領域ｊの境界条件を表す数式に含むこと、または、領域ｊごとにパターン率θｊに対応して異なる境界条件を用いる。
ここで、分割した電子回路基板上の領域ｊ内のメッシュｍ_（ｊ）における電流密度をＩ_ｍ（ｊ）を用いて、解析体系全体の平均電流密度＝［Σ_{ｊ＝１，Ｎ}Σ_{ｍ＝１，Ｍ（ｊ）}θ_ｊ×Ｉ_ｍ（ｊ）×Ｓ_ｍ（ｊ）］／［Σ_{ｊ＝１，Ｎ}Σ_{ｍ＝１，Ｍ（ｊ）}θ_ｊ×Ｓ_ｍ（ｊ）］（ただし、Ｎは分割領域数、Ｍ（ｊ）は領域ｊに含まれるメッシュ数）を所定の値Ｉ_０とする。
ここで、１つもしくは複数の特定領域の面積を他領域の面積に比べて小さくする。
また、パターン率θｊ＝Ａｊ／Ｓｊを導入した膜厚分布解析方法を用いて所望の膜厚分布となる回路パターン及びめっきプロセス条件を設計する電子回路基板及び製造プロセス設計装置であって、電子回路基板に所望の膜圧分布を指定する回路パターン及びめっきプロセスを指定する解析条件入力部と、電子回路基板を任意の領域に分割し、各領域のパターン率を設定する解析体系作成部と、該パターン率を用いて膜厚分布を計算する膜厚分布解析部と、該膜厚分布を出力する出力部と、該膜厚分布出力と前記所望の膜圧分布を比較する膜厚分布評価部を有する。
ここで、顧客の指定する回路パターン及びめっきプロセス条件に対応する膜厚分布を出力結果として顧客に提示する設計支援サービスを行う。
【０００５】
【発明の実施の形態】
以下、本発明の実施形態を図面を用いて説明する。
本発明の第１の実施形態として、電界解析により、電子回路基板上の電流密度を求め、析出メタルの電気化学当量、比重、電流効率（電子回路基板に流れた電流のうち成膜に寄与する割合）から膜厚分布を解析する電気めっき解析手法を説明する。第１の実施形態では、めっき液内のイオンの拡散及びめっき液の撹拌による流れの効果は無視する。
電界解析により膜厚分布を解析する手法（近似手法）は、めっき液の撹拌が早く、電子回路基板上でめっき液の流れが電子回路基板上に平行で一様な層流であり、かつ、イオン濃度が十分大きい場合は、精度良く実験と一致することが分かっている。
電界解析では、従来、電位ψに対するラプラス方程式（１）を境界条件（２）〜（４）式のもとで解くことにより、ウェハ面上の電流密度分布を計算していた。
Δψ＝０ （１）
ψ＝Ｖａ−｛ａ_０＋ａ_１・ｌｏｇ（Ｋ∂ψ／∂ｎ）｝ （２）
ψ＝ｃ_０＋ｃ_１・ｌｏｇ（−Ｋ∂ψ／∂ｎ）｝ （３）
∂ψ／∂ｎ＝０ （４）
ここで、（２）式はアノード境界、（３）式は被めっき面境界、（４）式はレジストや装置側壁等の絶縁材における境界条件を表す。また、（２）〜（４）式のｎは境界面の法線方向であり、∂ψ／∂ｎは法線方向の電位勾配を表す。Ｋはめっき液の伝導度であり、−Ｋ∂ψ／∂ｎは電流密度を表す。（２）式のＶａはアノード−ウェハ間に印加した電圧である。ここでは、ウェハは１つもしくは複数の電子回路基板が配置された板を表す。（２）式第２項及び（３）式はそれぞれアノード上の還元反応及びホール又はＬｉｎｅ（回路パターン）で形成される被めっき面上でのめっき反応を進行させるための過電圧である。
本実施形態では、電流密度−Ｋ∂ψ／∂ｎと電位ψの関係がｌｏｇの関係で結ばれるターフェル型曲線を採用した。（２）式、（３）式は以下の等価な表現に書き直すことができる。
−Ｋ∂ψ／∂ｎ＝Ａ_０・ｅｘｐ［ψ／ａ_１］ （２ｂ）
−Ｋ∂ψ／∂ｎ＝Ｃ_０・ｅｘｐ［ψ／ｃ_１］ （３ｂ）
ただし、Ａ_０＝ｅｘｐ［（Ｖａ−ａ_０）／ａ_１］、Ｃ_０＝ｅｘｐ［−ｃ_０／ｃ_１］であり、共に定数である。
パターンめっき法では、フォトレジストにより形成された回路パターン上にのみめっきを行う。１チップ（チップ＝電子回路基板）の面積（１辺＝数〜数十ｍｍ）中に、１００μｍ径スケールのホールや、数μｍスケール幅の微細Ｌｉｎｅ及びＳｐａｃｅ（レジスト面）が密に分布している。更に、チップはウェハ上に１００個のオーダー存在する。
従って、上述の従来解析手法では、数ｃｍ径の電子回路基板上に存在する数〜数百μｍの被めっき面（境界条件（３））及びレジスト面（境界条件（４））を再現するために必要なメッシュ数が膨大な計算が必要となり、メッシュ数を節約可能な境界要素法においても、１辺１μｍの三角メッシュを作成したとして、ウェハ面内のみでメッシュ数〜１０^１０個のメッシュを要し、事実上計算は不可能である。
【０００６】
そこで、本実施形態では、実回路パターンを考慮する代わりに、ウェハを特定の領域に区分けし、領域ｊ内の回路パターン率θｊ（＝領域ｊ内被めっき面積Ａｊ／領域ｊのＳｊ）を導入して平均的な電流密度を計算する。本実施形態による近似では、領域ｊにおける境界条件（３）又は（３ｂ）を次のように変更する。
ψ＝ｃ_０＋ｃ_１・ｌｏｇ［（−Ｋ∂ψ／∂ｎ）／θｊ］ （５）
−Ｋ∂ψ／∂ｎ＝θｊ・Ｃ_０・ｅｘｐ［ψ／ｃ_１］ （５ｂ）
（５ｂ）式右辺にθｊを乗じることは、図１（表１）に示す近似を施したことに対応する。すなわち、厳密計算（従来手法による計算）では、被めっき面における電流密度ｉを計算するが、ウェハ面積あたりに換算すると、電流密度はｉ×パターン率となる。本実施形態による近似では、この性質を利用して（５）式又は（５ｂ）式を用いることにより、被めっき面での電流密度ではなく、ウェハ面積あたりの電流密度を計算する。本実施形態による近似手法では、上記境界条件のもとで電界解析により得られた領域ｊの電流密度ｉ_ｊをθ_ｊで割る。すなわち、
ｉ_ｊ＝−Ｋ∂ψ／∂ｎ→（−Ｋ∂ψ／∂ｎ）／θ_ｊ （６）
として、ウェハ面積当りの電流密度をメタル配線面積当りの実際の電流密度に再変換することにより、パターンめっきプロセスにおける電流密度分布を得る。以下、本解析方法を「パターン率平均化近似」と呼ぶ。
パターン率平均化近似では、電子回路基板を適切な領域に区分することにより、メッシュ数を大幅に削減することが可能となる。
本実施形態による近似手法において、パターン率を定義する領域の区分法として、（１）配線が一様に分布しているとみなせる領域ごと、（２）１メッシュごと、（３）チップごと、（４）ウェハ全面で一定とする等がある。また、配線の粗密分布が激しい領域が存在する場合は、その領域のみ実パターンに対応するメッシュとし、正確に取り扱い、その他の領域を平均化する（ズームイン法）ことが可能である。
【０００７】
本発明の第２の実施形態として、第１の実施形態において示したパターン率平均化近似がイオン拡散を考慮した解析手法にも適用可能であることを説明する。めっき液中には様々なイオンが存在するが、ここでいうイオンは、めっき成膜する成分を指すものとする。例えば、銅を成膜させる電気めっきでは、めっき液中のＣｕ^２+イオンを指す。
イオン拡散の効果に関して説明する。電界効果のみを考慮した（３）又は（３ｂ）式では、電位ψが大きくなるほど、電流密度の絶対値｜−Ｋ∂ψ／∂ｎ｜は単調に増加する。しかし、電流密度が大きくなると、成膜速度が増大する。成膜速度が増大すると、被めっき面近傍ではイオンが被めっき面における成膜のために消費されるため、めっき液側のイオンの濃度が低くなる。成膜速度に比べ、被めっき面沖合いから被めっき面近傍へのイオンの供給速度（通常は拡散により供給されるので、拡散速度と呼ぶ。）が遅くなると、被めっき面近傍のイオン濃度は枯渇するので、電流密度には最大値（拡散限界電流密度）が存在する。
ネルンストの拡散層モデルを用いてイオン拡散の効果を考慮すると、被めっき面での境界条件は（３）又は（３ｂ）式から

のように変更される。ここで、δはネルンスト拡散層厚さ、ｚはイオンの価数、Ｆはファラデー定数、Ｄはイオンのめっき液内での拡散係数、Ｃ_ｂｕｌｋはバルク（被めっき面からめっき液側にδ以上離れた場所）のイオン濃度である。その他の変数は第１の実施形態と同じである。
（７）又は（７ｂ）式では、確かに電流密度に最大値（ψ→無限大）が存在し、拡散限界電流＝ｚＦＤ Ｃｂｕｌｋ／δで与えられる。拡散限界電流よりも十分小さな電流密度領域では（３）又は（３ｂ）式と同じ関数型となる。
イオン拡散効果を考慮した場合であっても、電流密度に対する図１（表１）の考え方が適用可能であるため、第１の実施形態と同様に、電流密度を領域ｊのパターン率θｊを用いて、

とすることで、電流密度をウェハ面積あたりに平均化することが可能である。
本実施形態においても、（８）又は（８ｂ）の境界条件のもとで電界解析により得られた電流密度に（６）式の変換を施す。
以上のように、イオン拡散を考慮した場合であっても、パターン率平均化近似を適用することが可能である。
【０００８】
第２の実施形態は、めっき液流れがウェハ面に平行で一様な層流とすることにより、拡散層厚さδが一定である場合に成り立つ。めっき液層流がウェハ面に平行かつ一様でない場合には、めっき液の流体方程式を解くことで場所に依存するδを計算すればよい。また、δが一定でない場合には、被めっき面へのイオンの供給速度（拡散速度）の場所依存性が生じるため、イオン濃度が不均一となる。この場合には、イオンの濃度拡散方程式解法により被めっき面上のイオン濃度を計算し、電界解析と結合させて電流密度を計算するように拡張することも可能である。
より複雑な実施形態を考える上でも、被めっき面における電流密度と電位の関係、
ψ＝Ｆ（−Ｋ∂ψ／∂ｎ） （９）
又は
−Ｋ∂ψ／∂ｎ＝Ｆ*（ψ） （９ｂ）
が与えられれば、ウェハ面の領域ｊ内の境界条件を
ψ＝Ｆ（−Ｋ∂ψ／∂ｎ／θｊ） （１０）
又は
−Ｋ∂ψ／∂ｎ＝θｊ・Ｆ*（ψ） （１０ｂ）
に変更することで、パターン率平均化近似を適用することが可能である。
【０００９】
パターン率平均化近似を用いて、平均電流密度（被めっき面の全電流Ｉ／被めっき面積Ｓ）一定条件のもとで計算を遂行する場合、以下に示すようにＩ及びＳの算出方法を従来法から変更する必要がある。すなわち、
従来法では、
Ｉ＝Σ_{ｍ＝１，Ｍ}ｉ_ｍ・Ｓ_ｍ （１１）
Ｓ＝Σ_{ｍ＝１，Ｍ}Ｓ_ｍ （１２）
で表されていた。ただし、ｍは被めっき面のメッシュ番号、ｉ_ｍはメッシュｍの電流密度、Ｓ_ｍは面積である。
これに対し、パターン率平均化近似では、
Ｉ＝Σ_{ｊ＝１，Ｎ}Σ_{ｍ＝１，Ｍ（ｊ）}θ_ｊ×Ｉ_ｍ（ｊ）×Ｓ_ｍ（ｊ） （１３）
Ｓ＝Σ_{ｊ＝１，Ｎ}Σ_{ｍ＝１，Ｍ（ｊ）}θ_ｊ×Ｓ_ｍ（ｊ） （１４）
として、平均電流密度Ｉ／Ｓを算出する。ただし、ｊはウェハ上でパターン率を定義した分割領域番号、Ｎは分割した領域数、ｍ（ｊ）は領域ｊ内のメッシュ番号、Ｍ（ｊ）は領域ｊ内のメッシュ数である。
【００１０】
図２に、電子回路基板にパターンめっき法にて配線を形成する場合の膜厚分布を本発明のパターン率平均化近似を用いて解析する場合のフローを示す。
まず、回路パターンを設計する。次に、ウエハ面を任意の領域に分割し、各領域のパターン率を設定する。続いて、めっき液伝導度、ターフェル曲線、平均電流密度等のめっき条件を設定し、解析体系を作成する。この解析体を用いて系各領域のパターン率を考慮した解析方法により被めっき面の電流密度又は膜厚分布を計算する。
【００１１】
前述のように、電界解析により膜厚分布を解析する手法（近似手法）は、めっき液流れがウェハ面に平行で一様な層流であり、かつ、電流密度が拡散限界電流よりも小さい場合には、十分よい精度が得られることが分かっている。
以下の実施例により、第１の実施形態で示した計算方法に基づき、本発明のパターン率平均化近似を用いて解析する場合の効果を示す。
【００１２】
実施例１では、厳密計算（従来手法よる計算）可能な太幅でＬｉｎｅ本数の少ない２次元解析体系を例にとり、パターン平均化近似の妥当性を検証する。
図３（表２）に解析体系及び解析結果を示す。めっき条件は図４（表３）で与えられる銅めっき条件とした。（２）式のＶａは、被めっき面の平均電流密度が設定値Ｉ_０となるように決定した。
めっき装置の断面図を図３（表２）左上の解析体系−全体に示す。２次元解析のため、めっき装置断面が奥行方向に対し無限に続く。
電子回路基板（カソード）上には、チップＡが５つ配置されている（チップ番号１〜５で示す。）。チップＡは、Ｌｉｎｅ（被めっき面）長さ２００μｍ、Ｓｐａｃｅ（レジスト）８００μｍのパターン１０本からなる（Ｌ／Ｓ［μｍ］＝２００／８００×１０と表示する。）。
厳密計算（従来手法よる計算）では、図３（表２）左下の解析体系−中央チップ拡大に示すように、全てのＬｉｎｅ及びＳｐａｃｅに対応するメッシュを割り当て、Ｌｉｎｅ部に対しては境界条件（３）式、Ｓｐａｃｅ部に対しては境界条件（４）式を適用する。この結果、メッシュ数＝１９５／チップである。
これに対し、本発明のパターン率平均化近似では、チップ全面のパターンθ＝０．２（＝Ｌｉｎｅ幅２００μｍ／（Ｌｉｎｅ幅２００μｍ＋Ｓｐａｃｅ幅８００μｍ））とし、チップ全面で境界条件（５）式としたため、メッシュ数＝２０／チップであり、メッシュ数の大幅削減が可能である。
図３（表２）右に解析結果の比較を示す。厳密計算及び本発明のパターン率平均化近似の解析結果はよく一致することが分かる。
【００１３】
実施例２では、回路パターンの粗密が激しい場合の解析に対して、実施例１と同様に、厳密計算（従来手法よる計算）可能な太幅でＬｉｎｅ本数の少ない２次元解析体系を例にとり、パターン平均化近似の妥当性を検証する。
図５（表４）に解析体系及び解析結果を示す。めっき装置及びめっき条件は実施例１と同一である。
電子回路基板（カソード）上には、チップＢが５つ配置されている。チップＢは、Ｌｉｎｅ（被めっき面）長さ２００μｍ、Ｓｐａｃｅ（レジスト）８００μｍのパターン５本及びＬｉｎｅ（被めっき面）長さ５００μｍ、Ｓｐａｃｅ（レジスト）５００μｍのパターン５本からなる（Ｌ／Ｓ［μｍ］＝２００／８００×５＋５００／５００×５と表示する。）。
厳密計算（従来手法よる計算）では、実施例１と同様に、全てのＬｉｎｅ及びＳｐａｃｅに対応するメッシュを割り当て、Ｌｉｎｅ部に対しては境界条件（３）式、Ｓｐａｃｅ部に対しては境界条件（４）式を適用する。
本発明のパターン率平均化近似では、チップ左側でパターン率θ＝０．２（＝Ｌｉｎｅ幅２００μｍ／（Ｌｉｎｅ幅２００μｍ＋Ｓｐａｃｅ幅８００μｍ））とし、右側でパターン率θ＝０．２（＝Ｌｉｎｅ幅５００μｍ／（Ｌｉｎｅ幅５００μｍ＋Ｓｐａｃｅ幅５００μｍ））とし、チップ全面で境界条件（５）式とした。
図５（表４）右に解析結果の比較を示す。厳密計算及び本発明のパターン率平均化近似の解析結果はよく一致する。
このように、チップ内の領域ごとに異なるパターン率（従って、領域ごとに異なる境界条件）とすることで、メッシュ数を少なく保ったまま、厳密計算と一致する解析結果を得た。
【００１４】
実施例３では、実施例２で用いた配線粗密が激しい場合の解析に対して、もう１つの有効な解析方法（ズームイン法）を導入した。中央のチップ３の電流分布を詳細に解析したい場合を考える。
図６（表５）に解析体系及び解析結果を示す。
図６（表５）左下に示すように、チップ３のメッシュは厳密計算用のメッシュを割り当て、チップ３以外はパターン率平均化近似と同一のメッシュ（パターン率θ＝０．３５（＝｛Ｌｉｎｅ幅２００＋５００μｍ／（Ｌｉｎｅ幅２００＋５００μｍ＋Ｓｐａｃｅ幅８００＋５００μｍ）｝／２）とした。
図６（表５）右に解析結果の比較を示す。チップ３での電流密度分布は、厳密計算の解析結果とよく一致する。メッシュ数もチップ３のメッシュ数のみ多くなるが、全体のメッシュ数は大幅に削減できる。
【００１５】
図７は、本発明の第３の実施形態であり、本発明のパターン率平均化近似を用いた電子回路基板及び製造プロセス設計装置を示す。
図７において、電子回路基板及び製造プロセス指定部１は、電子回路基板の回路パターン指定部及びめっきプロセス指定部からとからなる。本実施形態に関わる設計装置は、主として回路パターンの設計及び製造プロセス中のめっき工程のプロセス設計を行う。回路パターン指定部では、回路パターンが電子回路基板に要求される電気的動作を可能とするように設計される。後の膜厚分布解析処理のためには、回路パターンは電子データとして作成されることが望ましい。また、回路パターンの膜厚及び許容される不均一範囲等の所望の膜厚分布を指定する。めっきプロセス指定部では、成膜させる物質に応じてめっき液組成、電流密度等及び使用するめっき装置の構造を指定する。
解析条件入力部２では、パターン率平均化近似を用いた膜厚分布解析に必要な入力を行う。解析体系作成部では、ウェハ面を任意の領域に分割し、各領域のパターン率を設定する。任意の領域に分割したウェハ面及びめっき装置からなる解析体系メッシュを作成する。解析パラメータ抽出部では、解析に必要なパラメータ（めっき液伝導度や（２）、（３）式のターフェル曲線等）を抽出する。めっき液組成からデータベースを用いるか、実験による測定値を用いる。
これらの入力を用いて、膜厚分布解析部３においてパターン率平均化近似を用いた解析方法により、膜厚分布を計算し、膜厚分布出力部４において結果出力を行う。
次いで、膜厚分布評価部５において、膜厚分布出力結果と所望の膜厚分布を比較する。両膜厚分布の一致は、電子回路基板及び製造プロセスの設計の達成を意味し、設計を終了する。両膜厚分布が不一致の場合には、再び電子回路基板及び製造プロセス指定部に戻り、異なる条件にて再計算を行う。条件の変更には、回路パターンの変更、ダミーパターン（実際の回路としては機能しない配線）の導入、めっき液組成の変更、装置構造の変更等が考えられるが、本設計装置では、膜厚分布評価時に変更指針も提示する。
従来の電子回路基板及び製造プロセス設計においては、パターン設計、パターンに応じたマスクの作成、実際のウェハにレジスト塗布及びその露光、めっき、膜厚分布の測定を行う必要があった。これに対し、本実施形態による電子回路基板及び製造プロセス設計では、実験試作工程を大幅に節減できるため、開発期間の短縮、コストの削減を達成できる。
【００１６】
図８は、本発明の第３の実施形態であり、本発明のパターン率平均化近似を用いた電子回路基板及び製造プロセス設計支援サービスの形態を示す。図８は、図７の電子回路基板及び製造プロセス設計装置と同様の形態をとる。
サービス形態は、点線で示したブロックＡ〜Ｄの顧客及びサービス提供者の担当範囲により異なる。
第１のサービス形態としては、Ａ〜Ｄの全てのブロックをサービス提供者が担当し、顧客の要求する電気動作をする電子回路基板を設計する。第２のサービス形態としては、ブロックＡを顧客が提示し、ブロックＢの全てを顧客もしくはサービス提供者が担当するか、作業を顧客及びサービス提供者で分担する。ブロックＣはサービス提供者が担当する。ブロックＤは顧客の要望によりサービス提供者が担当し、電子回路基板及び製造プロセス設計を行い、設計結果を顧客に提出する。顧客がブロックＤを要望しない場合には、顧客がブロックＡにて指定した条件に対応する出力結果のみを顧客に提出する。
本サービスにより、顧客は、実験試作工程を大幅に節減できるため、開発期間の短縮、コスのト削減を達成できる。
【００１７】
【発明の効果】
以上説明したように、本発明によれば、従来の解析手法では困難であった実製品のパターンめっきプロセスにおける膜厚分布を短時間かつ効率的に予測可能となり、装置構造設計、パターン設計の効率化を実現することができる。
また、電子回路基板及び製造プロセス設計では、実験試作工程を大幅に節減できるため、開発期間の短縮、コストの削減を達成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態による膜厚分布解析方法（パターン率平均化近似）の説明図（表１）
【図２】本発明のパターン率平均化近似を用いた膜厚分布解析方法のフロー
【図３】本発明のパターン率平均化近似と従来手法による厳密計算の比較図（全面でパターン率一定の場合）（表２）
【図４】本発明の解析で使用した銅めっき条件の表図（表３）
【図５】本発明のパターン率平均化近似と従来手法による厳密計算の比較図（パターン率に粗密がある場合）（表４）
【図６】本発明のパターン率平均化＋ズームイン近似と従来手法による厳密計算の比較図（表５）
【図７】本発明のパターン率平均化近似を用いた電子回路基板及び製造プロセス設計装置
【図８】本発明のパターン率平均化近似を用いた電子回路基板及び製造プロセス設計サービス支援の説明図
【符号の説明】
１…解析条件入力部、２…解析体系作成部、３…膜厚分布解析部、４…膜厚分布出力部、５…膜厚分布評価部

Claims (6)

1. 電子回路基板の回路パターン上に選択的にメタルを析出させる電気めっき方法によって形成された析出メタルの膜厚の分布を解析する膜厚分布解析方法において、一つもしくは複数の電子回路基板を任意の一つもしくは複数の領域に分割し、任意の領域ｊの面積Ｓｊ及び領域ｊ内の被めっき面の面積Ａｊとしたとき、膜厚分布解析に用いる関数に比Ａｊ／Ｓｊで定義されるパターン率θｊ＝Ａｊ／Ｓｊを導入して平均的な電流密度または膜厚分布を計算することを特徴とする膜厚分布解析方法。
2. 電子回路基板の回路パターン上に選択的にメタルを析出させる電気めっき方法によって形成された析出メタルの膜厚分布解析方法及びプログラムにおいて、１つもしくは複数の電子回路基板を任意の一つもしくは複数の領域に分割し、任意の領域ｊの面積Ｓｊ及び領域ｊ内の被めっき面の面積Ａｊとしたとき、領域ｊにおける境界条件を求めるに当って、比Ａｊ／Ｓｊで定義されるパターン率θｊ＝Ａｊ／Ｓｊを領域ｊの境界条件を表す数式に含むこと、または、領域ｊごとにパターン率θｊに対応して異なる境界条件を用いることを特徴とする膜厚分布解析方法。
3. 請求項１または請求項２において、分割した電子回路基板上の領域ｊ内のメッシュｍ_（ｊ）における電流密度をＩ_ｍ（ｊ）を用いて、解析体系全体の平均電流密度＝［Σ_{ｊ＝１，Ｎ}Σ_{ｍ＝１，Ｍ（ｊ）}θ_ｊ×Ｉ_ｍ（ｊ）×Ｓ_ｍ（ｊ）］／［Σ_{ｊ＝１，Ｎ}Σ_{ｍ＝１，Ｍ（ｊ）}θ_ｊ×Ｓ_ｍ（ｊ）］（ただし、Ｎは分割領域数、Ｍ（ｊ）は領域ｊに含まれるメッシュ数）を所定の値Ｉ_０とすることを特徴とする膜厚分布解析方法。
4. 請求項１から請求項３のいずれかにおいて、１つもしくは複数の特定領域の面積を他領域の面積に比べて小さくすることを特徴とする膜厚分布解析方法。
5. 請求項１から請求項４の少なくとも１つもしくは複数の膜厚分布解析方法を用いて所望の膜厚分布となる回路パターン及びめっきプロセス条件を設計する電子回路基板及び製造プロセス設計装置であって、
   電子回路基板に所望の膜圧分布を指定する回路パターン及びめっきプロセスを指定する解析条件入力部と、電子回路基板を任意の領域に分割し、各領域のパターン率を設定する解析体系作成部と、該パターン率を用いて膜厚分布を計算する膜厚分布解析部と、該膜厚分布を出力する出力部と、該膜厚分布出力と前記所望の膜圧分布を比較する膜厚分布評価部を有することを特徴とする電子回路基板及び製造プロセス設計装置。
6. 請求項５において、顧客の指定する回路パターン及びめっきプロセス条件に対応する膜厚分布を出力結果として顧客に提示する設計支援サービスを行うことを特徴とする電子回路基板及び製造プロセス設計装置。

Images