KR101303570B1 - 피씨비 트랙의 신호충실성을 위한 임피던스 계산 방법을 이용한 설계 시뮬레이터 장치 - Google Patents

피씨비 트랙의 신호충실성을 위한 임피던스 계산 방법을 이용한 설계 시뮬레이터 장치 Download PDF

Info

Publication number
KR101303570B1
KR101303570B1 KR1020110060203A KR20110060203A KR101303570B1 KR 101303570 B1 KR101303570 B1 KR 101303570B1 KR 1020110060203 A KR1020110060203 A KR 1020110060203A KR 20110060203 A KR20110060203 A KR 20110060203A KR 101303570 B1 KR101303570 B1 KR 101303570B1
Authority
KR
South Korea
Prior art keywords
pcb
track
impedance
design simulator
signal
Prior art date
Application number
KR1020110060203A
Other languages
English (en)
Other versions
KR20120140457A (ko
Inventor
윤달환
오선진
Original Assignee
세명대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세명대학교 산학협력단 filed Critical 세명대학교 산학협력단
Priority to KR1020110060203A priority Critical patent/KR101303570B1/ko
Publication of KR20120140457A publication Critical patent/KR20120140457A/ko
Application granted granted Critical
Publication of KR101303570B1 publication Critical patent/KR101303570B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Algebra (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 PCB 트랙의 신호충실성을 위한 임피던스 계산 방법을 이용한 설계 시뮬레이터 장치에 관한 것이다. 본 발명은, 유저 인터페이스를 통해 사용자로부터 데이터를 입력받는 PCB 설계 시뮬레이터에 있어서, 사용자에 의해 쿠폰 계층의 프로파일이 선택되면, 선택된 쿠폰 계층을 통하여 PCB의 회로폭과 절연층 간격을 조정하여 쿠폰이 제작되는 제 1 단계; 시험/측정을 반복함으로써 공정의 특성을 파악하고, 상기 PCB의 제어 임피던스(Z0)를 계산하는 제 2 단계; 및 상기 PCB의 트랙폭(W)과 트랙 두께(h) 값을 변경하여 시험을 반복하고, 설계자의 요구치를 맞추는 공정변수들을 찾아내는 일을 반복하여 설계하여 저장하는 제 3 단계; 를 포함하는 것을 특징으로 한다.
이에 의해, 종래 현장에서 사용했던 경험이나 수동적인 임피던스 계산 방법을 용이하게 할 수 있도록 제어 임피던스 계산 툴을 개발함으로서 PCB설계 능률 및 주문자의 요구 조건을 손쉽게 계산할 수 있도록 하는 효과를 제공한다.
또한, 본 발명은 회로모델의 조건 기술을 통해 모든 정보가 다음 단계의 시뮬레이션에 이용될 수 있도록 설계하고, 연속한 구현 단계가 요소개발을 설명할 수 있도록 시스템의 전체적인 개발 모델을 구성하여 신호충실성을 기할 수 있고, PCB 설계시간을 절약할 수 있는 경제적인 효과를 얻도록 하는 효과를 제공한다.

Description

피씨비 트랙의 신호충실성을 위한 임피던스 계산 방법을 이용한 설계 시뮬레이터 장치{Design simulator using Impedance test method for the signal fidelity in PCB Tracks}
본 발명은 PCB 트랙의 신호충실성을 위한 임피던스 계산 방법 및 이의 설계 시뮬레이터 장치에 관한 것으로, 보다 구체적으로는, 종래 현장에서 사용했던 경험이나 수동적인 임피던스 계산 방법을 용이하게 할 수 있도록 제어 임피던스 계산 툴을 개발함으로써 PCB설계 능률 및 주문자의 요구 조건을 손쉽게 계산할 수 있도록 하기 위한 PCB 트랙의 신호충실성을 위한 임피던스 계산 방법을 이용한 설계 시뮬레이터에 관한 것이다.
디지털시스템은 다양한 계층의 전파를 사용하고 시스템의 규모가 축소 지향형을 추구하고 있기 때문에 고밀도로 집적된 PCB(printed citcuit board)가 필수적이다. 또한 통신 단말기들의 경박단소화도 그 내부의 PCB를 단층구조에서 다층구조로 지향하게 하고 있다.
여기에 더 빠른 천이 시간과 높은 클럭속도를 가진 소자들로 구현되고, 동작 주파수가 수 GHz 범위의 고주파 영역으로 진입함에 따라 신호의 충실성(fidelity)에 대한 문제는 시스템의 성능에 중요한 변수로 대두되고 있다.
이러한 신호의 충실성을 저해하는 요인들은 PCB 신호경로설계, PCB구성재질, 시스템의 회로패턴, 전송신호종류, 커넥터 및 케이블 등을 들 수 있다.
한편, PCB의 신호전송경로를 설계할 때 신호선로를 전송선으로 간주함에 따라 신호 파형의 반사 및 이웃 선로간 상호 전자파 간섭으로 인한 누화가 고려돼야 한다. 또한, PCB 기판의 재질이나 유전율, 표피효과 등으로 인한 신호 감쇄 요인도 해석상의 정확성을 기하기 위해 고려된다. 뿐만 아니라, 이러한 통신시스템의 성능은 PCB 신호전송라인의 길이, 재질의 손실, 라인 형태 및 임피던스 불일치 등에도 영향을 받는다.
또한, 신호의 누화 현상이 자주 발생하는 커넥터를 어떻게 설계하느냐에 따라 최상의 신호를 수신단에 전송할 수 있다. 이처럼 신호 전송의 충실성을 저해하는 요소들로 인해 시스템의 오율증가와 오동작 문제가 나타난다.
특히 PCB를 설계할 경우, 신호의 오율은 임피던스의 영향을 받는다. 이러한 임피던스를 제어하기 위한 여러 가지 시험 쿠폰의 임피던스 계산 방법을 시뮬레이션하고 측정 툴의 개발이 요구되고 있다.
본 발명은 상기의 문제점을 해결하기 위한 것으로, 종래 현장에서 사용했던 경험이나 수동적인 임피던스 계산 방법을 용이하게 할 수 있도록 제어 임피던스 계산 툴을 개발함으로써 PCB설계 능률 및 주문자의 요구 조건을 손쉽게 계산할 수 있도록 하기 위한 PCB 트랙의 신호충실성을 위한 임피던스 계산 방법을 이용한 설계 시뮬레이터 장치를 제공하기 위한 것이다.
또한, 본 발명은 회로모델의 조건 기술을 통해 모든 정보가 다음 단계의 시뮬레이션에 이용될 수 있도록 설계하고, 연속한 구현 단계가 요소개발을 설명할 수 있도록 시스템의 전체적인 개발 모델을 구성하여 신호충실성을 기할 수 있고, PCB 설계시간을 절약할 수 있는 경제적인 효과를 얻도록 하기 위한 PCB 트랙의 신호충실성을 위한 임피던스 계산 방법을 이용한 설계 시뮬레이터 장치를 제공하기 위한 것이다.
그러나 본 발명의 목적들은 상기에 언급된 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기의 목적을 달성하기 위해 본 발명의 실시예에 따른 PCB 트랙의 신호충실성을 위한 임피던스 계산 방법을 이용한 설계 시뮬레이터 장치는, 유저 인터페이스를 통해 사용자로부터 데이터를 입력받는 PCB 설계 시뮬레이터 장치에 있어서, 사용자에 의해 쿠폰 계층의 프로파일이 선택되면, 선택된 쿠폰 계층을 통하여 PCB의 회로폭과 절연층 간격을 조정하여 쿠폰이 제작되는 제 1 단계; 상기 PCB의 제어 임피던스(Z0)를 W는 트랙폭, T는 트랙의 두께, H는 프리프레그(Prepreg)의 높이일 경우, 표면 마이크로스트립(surface microstrip) 형 구조에서의 트랙의 제어 임피던스(Z0)는,
Figure 112013019188016-pat00026
에 의해 연산되며, 삽입 마이크로스트립(embeded microstrip) 형 구조에서의 트랙의 제어 임피던스(Z0)는,
Figure 112013019188016-pat00027
에 의해 연산되며, 대칭 스트립라인(symmetrical stripline) 형 구조에서의 트랙의 제어 임피던스(Z0)는,
Figure 112013019188016-pat00028
에 의해 연산되면, 이중 스트립라인(dual stripline)형 구조에서의 트랙의 제어 임피던스(Z0)는,
Figure 112013019188016-pat00029
에 의해 연산되며, 동일면의 결합 트랙(coupled tracks) 형 구조에서의 트랙의 제어 임피던스(Z0)는,
Figure 112013019188016-pat00030
에 의해 연산되도록 계산하는 제 2 단계; 및
상기 PCB의 트랙폭(W)과 트랙 두께(h) 값을 변경하여 시험을 반복하고, 설계자의 요구치를 맞추는 공정변수들을 찾아내는 일을 반복하여 설계하여 저장하는 제 3 단계; 를 포함하여 구성되는 것을 특징으로 한다.
삭제
본 발명의 다른 실시예에 따른 PCB 트랙의 신호충실성을 위한 임피던스 계산 방법을 이용한 설계 시뮬레이터 장치에 있어서, 상기 PCB 설계 시뮬레이터의 유저 인터페이스는, 프로그램을 셋업(setup) 한 뒤, 시작 화면을 통하여 PCB 쿠폰 설계자에게 자신의 이름과 패스워드를 입력할 영역을 제공하는 메인화면을 구현하며, 사용자로부터 확인, 취소 및 도움말을 통해 예전 작업을 계속하거나 새로운 작업을 제공하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 PCB 트랙의 신호충실성을 위한 임피던스 계산 방법을 이용한 설계 시뮬레이터 장치에 있어서, 상기 PCB 설계 시뮬레이터의 유저 인터페이스는, 상기 사용자명과 패스워드를 치면 나타나는 전체 작업 화면으로, 파일을 열면 PCB의 층수와 신호 경로의 코어(Core) 개수를 요청할 수 있으며, 새로운 파일 구축과 데이터베이스에 접근할 수 있는 데이터를 생성해 주는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 PCB 트랙의 신호충실성을 위한 임피던스 계산 방법을 이용한 설계 시뮬레이터 장치에 있어서, 상기 PCB 설계 시뮬레이터의 유저 인터페이스는, PCB의 층수와 코어 개수를 입력하면, 사용자에게 각 플랫 화면을 클릭하면서 데이터를 입력할 수 있도록 제공하며, PCB의 계층과 계층의 구조의 형태를 선택하는 방법과, 직접 상기 데이터베이스와 연동시켜 데이터를 관리하는 방법을 제공하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 PCB 트랙의 신호충실성을 위한 임피던스 계산 방법을 이용한 설계 시뮬레이터 장치에 있어서, 상기 PCB 설계 시뮬레이터의 유저 인터페이스는, PCB의 배열계층(Lay-up)과 카퍼(copper)를 선택하는 데이터 입력을 위한 화면을 나타내며, 데이터베이스화된 데이터를 불러오는 방식을 취하며, 상기 배열계층(lay-up)에 대한 셋업(setup)을 통해 signal, power 및 ground를 선택하는 방법을 제공하며, 상기 카퍼(copper)에서는 B-copper와 P-copper를 선택하는 방법을 제공하는 것을 특징으로 한다.
삭제
본 발명의 다른 실시예에 따른 PCB 트랙의 신호충실성을 위한 임피던스 계산 방법을 이용한 설계 시뮬레이터 장치에 있어서, 상기 PCB 설계 시뮬레이터의 유저 인터페이스는, 상기 PCB 트랙의 신호충실성을 위한 임피던스 계산을 위한 설계 시뮬레이터에서의 최종적으로 계산한 상기 제어 임피던스(Z0)의 값과 오차를 표시해주는 창을 제공하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 PCB 트랙의 신호충실성을 위한 임피던스 계산 방법을 이용한 설계 시뮬레이터 장치에 있어서, 상기 PCB 설계 시뮬레이터의 유저 인터페이스는, 상기 PCB 트랙의 신호충실성을 위한 임피던스 계산을 위한 설계 시뮬레이터에서의 최종결과값을 계산하고 저장하는 창을 제공하며, 상기 최종결과값을 계산하고 저장하는 창으로 계층, 신호선과 그라운드, 기본 임피던스, 두께, 유전율 및 코어수 전체 데이터를 나타내는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 PCB 트랙의 신호충실성을 위한 임피던스 계산 방법을 이용한 설계 시뮬레이터 장치에 있어서, 상기 PCB 설계 시뮬레이터의 유저 인터페이스는, 상기 PCB 트랙의 신호충실성을 위한 임피던스 계산을 위한 설계 시뮬레이터에서의 최종 결과치를 그래프로 나타나는 창을 제공하며, 오율(εr), 폭(W), 두께(T), 높이(h) 및 임피던스(Z0)로부터 PCB 쿠폰 형태를 표시해 주고, W/h에 대한 변화율, 제어 임피던스의 최종 결과치를 그래프로 나타내는 것을 특징으로 한다.
본 발명의 실시예에 따른 PCB 트랙의 신호충실성을 위한 임피던스 계산 방법을 이용한 설계 시뮬레이터 장치는, 종래 현장에서 사용했던 경험이나 수동적인 임피던스 계산 방법을 용이하게 할 수 있도록 제어 임피던스 계산 툴을 개발함으로서 PCB설계 능률 및 주문자의 요구 조건을 손쉽게 계산할 수 있도록 하는 효과를 제공한다.
또한, 본 발명의 다른 실시예에 따른 PCB 트랙의 신호충실성을 위한 임피던스 계산 방법을 이용한 설계 시뮬레이터 장치는, 회로모델의 조건 기술을 통해 모든 정보가 다음 단계의 시뮬레이션에 이용될 수 있도록 설계하고, 연속한 구현 단계가 요소개발을 설명할 수 있도록 시스템의 전체적인 개발 모델을 구성하여 신호충실성을 기할 수 있고, PCB 설계시간을 절약할 수 있는 경제적인 효과를 얻도록 하는 효과를 제공한다.
도 1은 본 발명의 실시예에 따른 PCB 트랙의 신호충실성을 위한 임피던스 계산 방법 및 설계 시뮬레이터에 사용되는 제어임피던스 PCB의 다양한 형태와 각 경우의 제어임피던스 쿠폰 설계예시 등을 나타낸다.
도 2는 본 발명의 실시예에 따른 PCB 트랙의 신호충실성을 위한 임피던스 계산을 위한 설계 시뮬레이터에서의 사용자 이름과 패스워드 입력화면을 나타낸다.
도 3은 도 2에서 사용자명과 패스워드 입력에 따른 전체 작업 화면을 나타내는 도면이다.
도 4는 도 3 이후에 수행되는 층간 데이터 입력을 위한 화면을 나타낸다.
도 5는 도 3의 배열계층(Lay-up)과 카퍼(copper)를 선택하는 데이터 입력을 위한 화면을 나타내며, 데이터베이스화된 데이터를 불러오는 방식을 취한다.
도 6은 본 발명의 실시예에 따른 PCB 트랙의 신호충실성을 위한 임피던스 계산을 위한 설계 시뮬레이터에서의 사용할 재질의 종류와 범위를 입력하고, 폭과 오율을 입력을 위한 화면을 나타낸다.
도 7은 본 발명의 실시예에 따른 PCB 트랙의 신호충실성을 위한 임피던스 계산을 위한 설계 시뮬레이터에서의 최종적으로 계산한 임피던스값을 표시해주는 창이다.
도 8은 본 발명의 실시예에 따른 PCB 트랙의 신호충실성을 위한 임피던스 계산을 위한 설계 시뮬레이터에서의 최종결과값을 계산하고 저장하는 창을 나타내는 도면이다.
도 9는 본 발명의 실시예에 따른 PCB 트랙의 신호충실성을 위한 임피던스 계산을 위한 설계 시뮬레이터에서의 최종 결과치를 그래프로 나타나는 창을 도시한 도면이다.
도 10은 본 발명의 실시예에 따른 PCB 트랙의 신호충실성을 위한 임피던스 계산 방법을 나타내는 흐름도이다.
이하, 본 발명의 바람직한 실시 예의 상세한 설명은 첨부된 도면들을 참조하여 설명할 것이다. 하기에서 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
본 명세서에 있어서는 어느 하나의 구성요소가 다른 구성요소로 데이터 또는 신호를 '전송'하는 경우에는 구성요소는 다른 구성요소로 직접 상기 데이터 또는 신호를 전송할 수 있고, 적어도 하나의 또 다른 구성요소를 통하여 데이터 또는 신호를 다른 구성요소로 전송할 수 있음을 의미한다.
도 1은 본 발명의 실시예에 따른 PCB 트랙의 신호충실성을 위한 임피던스 계산 방법 및 설계 시뮬레이터에 사용되는 제어임피던스 PCB의 다양한 형태와 각 경우의 제어임피던스 쿠폰 설계예시 등을 나타낸다.
도 1(a)는 표면 마이크로스트립(surface microstrip) 형 구조로, PCB의 외부에 위치한 형태로 W는 트랙폭, T는 트랙의 두께, H는 프리프레그(Prepreg)의 높이를 나타낸다.
도 1(b)는 삽입 마이크로스트립(embeded microstrip) 형 구조로, 접지는 한쪽에만 있고 회로가 PCB 내층에 위치한 형태로 h는 트랙과 기준면인 전원 또는 접지와의 거리이다.
도 1(c)는 대칭 스트립라인(symmetrical stripline) 형 구조로, 회로가 내층에 있고 양측에 접지층 또는 전원층이 형성된다.
도 1(d)는 이중 스트립라인(dual stripline)형 구조로, 두 개의 회로가 내층에서 양쪽 접지층 사이에 위치한 형태로 기준면간 거리가 B와 C로 다르게 위치해 있다.
도 1(e)는 동일면의 결합 트랙(coupled tracks) 형 구조로, 두 개의 스트립라인 트랙이 동일평면에 중심을 둔 결합 트랙 형태이다. 이들을 다층으로 구축하여 PCB를 설계함으로써, 많은 구조로도 응용한다. 이들 4가지 제어임피던스용 PCB 형태 외에도 다양한 형태가 존재한다.
한편, 도 1에서 각 형태의 PCB가 갖는 트랙(track)의 각 제어 임피던스 계산식은 다음과 같다. 여기서 εr은 유전상수이다.
도 1(a)의 표면 마이크로스트립(surface microstrip) 형 구조에서의 트랙의 제어 임피던스는, 하기의 수학식 1과 같다.
[수학식 1]
Figure 112011047154210-pat00006

도 1(b)의 삽입 마이크로스트립(embeded microstrip) 형 구조에서의 트랙의 제어 임피던스는, 하기의 수학식 2과 같다.
[수학식 2]
Figure 112011047154210-pat00007

도 1(c)의 대칭 스트립라인(symmetrical stripline) 형 구조에서의 트랙의 제어 임피던스는, 하기의 수학식 3과 같다.
[수학식 3]
Figure 112011047154210-pat00008
도 1(d)의 이중 스트립라인(dual stripline)형 구조에서의 트랙의 제어 임피던스는, 하기의 수학식 4와 같다.
[수학식 4]
Figure 112011047154210-pat00009

도 1(e)의 동일면의 결합 트랙(coupled tracks) 형 구조에서의 트랙의 제어 임피던스는, 하기의 수학식 5와 같다.
[수학식 5]
Figure 112011047154210-pat00010
PCB에서 중요한 문제는 전파지연, 전송선 반사, 신호손실 및 높은 접속밀도에 따른 상호연결 등이 있다.
이 문제를 해결하기 위해서 도 1과 같이, 회로폭, 유전상수, 유전율 두께 및 평판두께를 제어하는 것이다.
이는 회로 생산자가 가격대 성능의 비를 고려하여 생산할 때 중요한 임피던스 제어인자가 된다.
더욱이 경박단소화를 추구하는 과정에서 PCB의 층이 다층(multi-layer)으로 진행됨에 따라 이들 인자의 영향을 어떻게 적절히 제어해 주느냐는 중요한 일이다.
본 발명은 PCB생산 공정에서 임피던스 측정시 고객이 제작하고자하는 시스템의 특성, 상품의 용도 파악, 요구사양 등이 필수적인 고객정보를 이용해 임피던스 값과 허용오차, 층수/회로폭/층간 절연간격, 사양의 주의사항을 준수하면서 PCB를 최종 생산하기 위한 방법 및 시뮬레이터를 제공한다.
도 2는 본 발명의 실시예에 따른 PCB 트랙의 신호충실성을 위한 임피던스 계산을 위한 설계 시뮬레이터에서의 사용자 이름과 패스워드 입력화면을 나타낸다.
프로그램 시작시에 도 2와 같이 나타나며, 여기서 사용자는 자신의 이름과 패스워드를 친다. 그 다음으로 후술할 도 3의 메인화면이 뜨고 사용자는 예전 작업을 계속하거나 새로운 작업을 할 수 있다.
보다 구체적으로, 프로그램을 셋업(setup) 한 뒤, 시작 화면을 통하여 PCB 쿠폰 설계자는 자신의 이름과 패스워드를 친다.
그 다음으로 도 3의 메인화면이 구현되고, 사용자는 확인, 취소 및 도움말을 통해 예전 작업을 계속하거나 새로운 작업을 하는 그래픽 유저 인터페이스가 제공된다.
도 3은 도 2에서 사용자명과 패스워드 입력에 따른 전체 작업 화면을 나타내는 도면이다.
도 3을 참조하면, 도 2에서 사용자명과 패스워드를 치면 나타나는 전체 작업 화면으로, 여기서 파일을 열면 PCB의 층수와 신호 경로의 코어(Core) 개수를 요청할 수 있으며, 새로운 파일 구축과 데이터베이스에 접근할 수 있는 데이터를 생성해 줄 수 있다.
도 4는 도 3 이후에 수행되는 층간 데이터 입력을 위한 화면을 나타낸다.
도 4를 참조하면, PCB의 층수와 코어 개수를 입력한 뒤에 나오는 데이터 입력 창이다. 이때 화면이 사용자는 각 플랫 화면을 클릭하면서 데이터를 입력할 수 있다. 기본적인 화면은 계층과 계층의 구조가 어떤 형태 인가를 기재할 수 있다.
이 화면은 직접 데이터베이스와 연동되어 있다.
계층(layer)화면은 미리 입력한 층수를 바탕으로 데이터베이스에 저장한 층을 불러낸 것이다.
보다 구체적으로, 도 4에서는 층수와 코어 개수를 입력한 뒤에 나오는 데이터를 입력하며, 이때 유저 인터페이스 화면은 사용자에게 각 플랫 화면을 클릭하면서 데이터를 입력할 수 있도록 제공된다.
이때 계층과 계층의 구조의 형태를 선택하는 방법과, 직접 데이터베이스와 연동시켜 데이터를 관리하는 방법이 있다.
한편, 계층(layer) 입력을 위한 유저 인터페이스에서는 앞서 입력한 층수를 바탕으로 확인, 선택, 취소 등의 선택 버튼을 제공한다.
도 5는 도 3의 배열계층(Lay-up)과 카퍼(copper)를 선택하는 데이터 입력을 위한 화면을 나타내며, 데이터베이스화된 데이터를 불러오는 방식을 취한다.
도 5는 도 4의 유저 인터페이스 중 데이터 입력부를 나타낸다.
입력데이터는 기본적으로 데이터베이스화된 데이터를 불러오는 방식을 취한다. 이는 자주 사용하는 규격일 경우 편리를 위함이다.
도 5의 배열계층(lay-up)에 대한 셋업(setup)을 통해 signal, power 및 ground를 선택하는 방법을 제공하며, 카퍼(copper)에서는 B-copper와 P-copper를 선택하여 입력한 데이터는 저장하거나 데이터베이스화된 데이터를 불러오는 방식을 취하여 자주 사용하는 규격일 경우 사용을 편리하도록 한다.
도 6은 본 발명의 실시예에 따른 PCB 트랙의 신호충실성을 위한 임피던스 계산을 위한 설계 시뮬레이터에서의 사용할 재질의 종류와 범위를 입력하고, 폭과 오율을 입력을 위한 화면을 나타낸다.
도 6을 참조하면, 사용할 재질의 종류와 범위를 입력하고, 폭과 오율을 입력한다.
보다 구체적으로, 사용할 재질의 종류로 프리프레그(Prepreg)와 코어(Core)의 범위를 입력하고, 폭 메뉴에서 폭과 오율(error rate)을 입력한다.
도 7은 본 발명의 실시예에 따른 PCB 트랙의 신호충실성을 위한 임피던스 계산을 위한 설계 시뮬레이터에서의 최종적으로 계산한 임피던스값을 표시해주는 창이다.
도 7을 참조하면, 최종적으로 계산한 임피던스값을 표시해주는 창을 나타낸다. 여기서, 오차에 대한 입력은 계산값이 꼭 맞지 않아도 오차범위에 들어오면 마킹이 되도록 범위를 설정해 준다.
도 7에서 도 6에서 입력한 데이터를 기본으로 상술한 수학식 1 내지 수학식 5로 계산한 임피던스값(Z0)와 오차를 표시해 주는 것이다.
도 8은 본 발명의 실시예에 따른 PCB 트랙의 신호충실성을 위한 임피던스 계산을 위한 설계 시뮬레이터에서의 최종결과값을 계산하고 저장하는 창을 나타내는도면이다.
도 8을 참조하면, 최종결과 값을 계산하고 저장하는 창으로 계층, 신호선과 그라운드, 기본 임피던스, 두께, 유전율 및 코어수 전체 데이터를 나타내는 창이다.
보다 구체적으로, 계층과 신호선과 그라운드를 통하여
표면 마이크로스트립(surface microstrip) 형 구조,삽입 마이크로스트립(embeded microstrip) 형 구조, 대칭 스트립라인(symmetrical stripline) 형 구조, 이중 스트립라인(dual stripline)형 구조, 동일면의 결합 트랙(coupled tracks) 형 구조 등을 선택할 수 있는 메뉴, 기본 임피던스, 두께, 유전율 및 코어수 전체 데이터를 표시하고 데이터베이스를 관리할 수 있는 화면을 제공한다.
도 9는 본 발명의 실시예에 따른 PCB 트랙의 신호충실성을 위한 임피던스 계산을 위한 설계 시뮬레이터에서의 최종 결과치를 그래프로 나타나는 창을 도시한 도면이다.
도 9를 참조하면, PCB 쿠폰 형태를 표시해 주고, W/h에 대한 변화율, 제어임피던스 등 최종 결과치를 그래프로 나타나는 창이다.
보다 구체적으로, 오율(εr), 폭(W), 두께(T), 높이(h) 및 임피던스(Z0)로부터 PCB 쿠폰 형태를 표시해 주고, W/h에 대한 변화율, 제어임피던스 등 최종 결과치를 그래프로 나타낸다.
도 10은 본 발명의 실시예에 따른 PCB 트랙의 신호충실성을 위한 임피던스 계산 방법을 나타내는 흐름도이다. 도 1 및 도 2를 참조하면, 사용자에 의해 쿠폰 계층의 프로파일 선택된다(S1).
선택된 쿠폰계층을 통하여 PCB 제작자는 회로폭과 절연층 간격을 조정하여 쿠폰을 제작한다(S2).
시험/측정을 반복함으로써 공정의 특성을 파악하고, 제어 임피던스를 계산한다(S3).
트랙폭(W)과 트랙 두께(h) 값을 변경하여 시험을 반복하고, 설계자의 요구치를 맞추는 공정변수들을 찾아내는 일을 반복하여 설계한다(S4).
단계(S3)의 작업이 끝난 후 저장되는 데이터는 사용자가 원하는 브라우저(browser)를 통해 데이터로 저장된다(S5).
본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록 장치를 포함한다.
컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기테이프, 플로피 디스크, 광 데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(예를 들어, 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다.
또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술 분야의 프로그래머들에 의해 용이하게 추론될 수 있다.
이상과 같이, 본 명세서와 도면에는 본 발명의 바람직한 실시 예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (7)

  1. 유저 인터페이스를 통해 사용자로부터 데이터를 입력받는 PCB 설계 시뮬레이터 장치에 있어서,
    사용자에 의해 쿠폰 계층의 프로파일이 선택되면, 선택된 쿠폰 계층을 통하여 PCB의 회로폭과 절연층 간격을 조정하여 쿠폰이 제작되는 제 1 단계;
    PCB의 제어 임피던스(Z0)를 W는 트랙폭, T는 트랙의 두께, H는 프리프레그(Prepreg)의 높이일 경우,
    표면 마이크로스트립(surface microstrip) 형 구조에서의 트랙의 제어 임피던스(Z0)는,
    Figure 112013019188016-pat00031
    에 의해 연산되며,
    삽입 마이크로스트립(embeded microstrip) 형 구조에서의 트랙의 제어 임피던스(Z0)는,
    Figure 112013019188016-pat00032
    에 의해 연산되며,
    대칭 스트립라인(symmetrical stripline) 형 구조에서의 트랙의 제어 임피던스(Z0)는,
    Figure 112013019188016-pat00033
    에 의해 연산되면,
    이중 스트립라인(dual stripline)형 구조에서의 트랙의 제어 임피던스(Z0)는,
    Figure 112013019188016-pat00034
    에 의해 연산되며,
    동일면의 결합 트랙(coupled tracks) 형 구조에서의 트랙의 제어 임피던스(Z0)는,
    Figure 112013019188016-pat00035
    에 의해 연산되도록 계산하는 제 2 단계; 및
    상기 PCB의 트랙폭(W)과 트랙 두께(h) 값을 변경하여 시험을 반복하고, 설계자의 요구치를 맞추는 공정변수들을 찾아내는 일을 반복하여 설계하여 저장하는 제 3 단계; 를 포함하여 이루어지는 것을 특징으로 하는 PCB 트랙의 신호충실성을 위한 임피던스 계산 방법을 이용한 설계 시뮬레이터 장치.
  2. 삭제
  3. 제 1 항에 있어서, 상기 PCB 설계 시뮬레이터의 유저 인터페이스는,
    프로그램을 셋업(setup) 한 뒤, 시작 화면을 통하여 PCB 쿠폰 설계자에게 자신의 이름과 패스워드를 입력할 영역을 제공하는 메인화면을 구현하며, 사용자로부터 확인, 취소 및 도움말을 통해 예전 작업을 계속하거나 새로운 작업을 제공하고,
    사용자명과 패스워드를 입력하면 나타나는 전체 작업 화면으로, 파일을 열면 PCB의 층수와 신호 경로의 코어(Core) 개수를 요청할 수 있으며, 새로운 파일 구축과 데이터베이스에 접근할 수 있는 데이터를 생성하는 것을 특징으로 하는 PCB 트랙의 신호충실성을 위한 임피던스 계산 방법을 이용한 설계 시뮬레이터 장치.
  4. 제 3 항에 있어서, 상기 PCB 설계 시뮬레이터의 유저 인터페이스는,
    PCB의 층수와 코어 개수를 입력하면, 사용자에게 각 플랫 화면을 클릭하면서 데이터를 입력할 수 있도록 제공하며, PCB의 계층과 계층의 구조의 형태를 선택하는 방법과, 직접 상기 데이터베이스와 연동시켜 데이터를 관리하는 방법을 제공하고,
    PCB의 배열계층(Lay-up)과 카퍼(copper)를 선택하는 데이터 입력을 위한 화면을 나타내며, 데이터베이스화된 데이터를 불러오는 방식을 취하며,
    상기 배열계층(lay-up)에 대한 셋업(setup)을 통해 signal, power 및 ground를 선택하는 방법을 제공하며, 상기 카퍼(copper)에서는 B-copper와 P-copper를 선택하는 방법을 제공하는 것을 특징으로 하는 PCB 트랙의 신호충실성을 위한 임피던스 계산 방법을 이용한 설계 시뮬레이터 장치.
  5. 삭제
  6. 제 3 항에 있어서, 상기 PCB 설계 시뮬레이터의 유저 인터페이스는,
    PCB 트랙의 신호충실성을 위한 임피던스 계산을 위한 설계 시뮬레이터에서의 최종결과값을 계산하고 저장하는 창을 제공하며,
    상기 최종결과값을 계산하고 저장하는 창으로 계층, 신호선과 그라운드, 기본 임피던스, 두께, 유전율 및 코어수 전체 데이터를 나타내는 것을 특징으로 하는 PCB 트랙의 신호충실성을 위한 임피던스 계산 방법을 이용한 설계 시뮬레이터 장치.
  7. 제 3 항에 있어서, 상기 PCB 설계 시뮬레이터의 유저 인터페이스는,
    PCB 트랙의 신호충실성을 위한 임피던스 계산을 위한 설계 시뮬레이터에서의 최종 결과치를 그래프로 나타나는 창을 제공하며,
    오율(εr), 폭(W), 두께(T), 높이(h) 및 임피던스(Z0)로부터 PCB 쿠폰 형태를 표시해 주고, W/h에 대한 변화율, 제어 임피던스의 최종 결과치를 그래프로 나타내는 것을 특징으로 하는 PCB 트랙의 신호충실성을 위한 임피던스 계산 방법을 이용한 설계 시뮬레이터 장치.
KR1020110060203A 2011-06-21 2011-06-21 피씨비 트랙의 신호충실성을 위한 임피던스 계산 방법을 이용한 설계 시뮬레이터 장치 KR101303570B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110060203A KR101303570B1 (ko) 2011-06-21 2011-06-21 피씨비 트랙의 신호충실성을 위한 임피던스 계산 방법을 이용한 설계 시뮬레이터 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110060203A KR101303570B1 (ko) 2011-06-21 2011-06-21 피씨비 트랙의 신호충실성을 위한 임피던스 계산 방법을 이용한 설계 시뮬레이터 장치

Publications (2)

Publication Number Publication Date
KR20120140457A KR20120140457A (ko) 2012-12-31
KR101303570B1 true KR101303570B1 (ko) 2013-09-09

Family

ID=47906503

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110060203A KR101303570B1 (ko) 2011-06-21 2011-06-21 피씨비 트랙의 신호충실성을 위한 임피던스 계산 방법을 이용한 설계 시뮬레이터 장치

Country Status (1)

Country Link
KR (1) KR101303570B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101394909B1 (ko) * 2013-08-28 2014-05-14 장영권 임피던스 쿠폰 설계에 대한 자동화 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020094117A (ko) * 2001-06-09 2002-12-18 고윤석 인쇄회로기판상의 저항 인덕터 및 커패시터 병렬 회로의검사를 위한 방법
KR20030081139A (ko) * 2002-04-11 2003-10-17 가부시키가이샤 히타치세이사쿠쇼 막 두께 분포 해석 방법과, 전자 회로 기판 및 제조프로세스의 설계 장치
KR20040053657A (ko) * 2002-12-17 2004-06-24 삼성전기주식회사 인쇄회로기판의 유전율 측정 방법
KR20050101766A (ko) * 2004-04-20 2005-10-25 박진홍 인쇄회로기판 설계를 위한 실험장치 및 이를 위한 실험용모듈

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020094117A (ko) * 2001-06-09 2002-12-18 고윤석 인쇄회로기판상의 저항 인덕터 및 커패시터 병렬 회로의검사를 위한 방법
KR20030081139A (ko) * 2002-04-11 2003-10-17 가부시키가이샤 히타치세이사쿠쇼 막 두께 분포 해석 방법과, 전자 회로 기판 및 제조프로세스의 설계 장치
KR20040053657A (ko) * 2002-12-17 2004-06-24 삼성전기주식회사 인쇄회로기판의 유전율 측정 방법
KR20050101766A (ko) * 2004-04-20 2005-10-25 박진홍 인쇄회로기판 설계를 위한 실험장치 및 이를 위한 실험용모듈

Also Published As

Publication number Publication date
KR20120140457A (ko) 2012-12-31

Similar Documents

Publication Publication Date Title
Wu et al. Overview of signal integrity and EMC design technologies on PCB: Fundamentals and latest progress
Kushta et al. Resonance stub effect in a transition from a through via hole to a stripline in multilayer PCBs
CN114417781B (zh) Pcb走线串扰评估方法、系统、装置、设备及存储介质
Guo et al. An analysis of conductor surface roughness effects on signal propagation for stripline interconnects
Orlandi et al. Electromagnetic Bandgap (EBG) Structures: Common Mode Filters for High Speed Digital Systems
JP2009238130A (ja) プリント基板設計装置およびプリント基板設計方法
KR101303570B1 (ko) 피씨비 트랙의 신호충실성을 위한 임피던스 계산 방법을 이용한 설계 시뮬레이터 장치
Cheng et al. Enhanced microstrip guard trace for ringing noise suppression using a dielectric superstrate
Thierauf Understanding signal integrity
Le Gouguec et al. Modeling up to 45 GHz of coupling between microvias and PCB cavities considering several boundary conditions
CN1989503A (zh) 优化过孔结构的高频性能的方法
Mutnury et al. Modeling and characterization of high speed interfaces in blade and rack servers using response surface model
US8104013B2 (en) Design method of semiconductor package substrate to cancel a reflected wave
Sharma et al. Analytical model for optimum signal integrity in PCB interconnects using ground tracks
Sreerama et al. Flexible printed circuit meshed ground plane modeling methodology
Wu et al. Investigation of crosstalk among vias
WO2014080610A1 (ja) 回路基板設計システム、回路基板設計方法及びプログラム記録媒体
Thompson et al. Challenges and methodologies in EM simulation with circuit models
JP4613671B2 (ja) 多層配線板の製造方法およびマルチワイヤ配線板の製造方法
Rayas-Sánchez et al. EM-based optimization of a single layer SIW with microstrip transitions using linear output space mapping
Kasule et al. Printed Microwave Connector
Wu et al. Microwave and Millimeter-Wave Chips Based on Thin-Film Integrated Passive Device Technology: Design and Simulation
Raj et al. Elegant Way of Designing Printed Circuit Board via Multilayer Technique Using Ultiboard 12.0
Blecic et al. Multisegment multiconductor transmission line model of high-current card-edge connectors with analytically calculated model parameters
Shringarpure The study of a model for via transition and the multi-layer via transition tool GUI design

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160823

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170823

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180830

Year of fee payment: 6