JP4282186B2 - めっき解析方法 - Google Patents

めっき解析方法 Download PDF

Info

Publication number
JP4282186B2
JP4282186B2 JP33015999A JP33015999A JP4282186B2 JP 4282186 B2 JP4282186 B2 JP 4282186B2 JP 33015999 A JP33015999 A JP 33015999A JP 33015999 A JP33015999 A JP 33015999A JP 4282186 B2 JP4282186 B2 JP 4282186B2
Authority
JP
Japan
Prior art keywords
plating
cathode
anode
equation
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP33015999A
Other languages
English (en)
Other versions
JP2001152397A (ja
Inventor
賢治 天谷
繁 青木
松甫 宮坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebara Corp
Original Assignee
Ebara Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebara Corp filed Critical Ebara Corp
Priority to JP33015999A priority Critical patent/JP4282186B2/ja
Priority to EP00125141A priority patent/EP1113094A3/en
Priority to TW89124346A priority patent/TW574435B/zh
Priority to US09/714,211 priority patent/US6542784B1/en
Priority to KR1020000068588A priority patent/KR20010051787A/ko
Publication of JP2001152397A publication Critical patent/JP2001152397A/ja
Application granted granted Critical
Publication of JP4282186B2 publication Critical patent/JP4282186B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00Processes for servicing or operating cells for electrolytic coating
    • C25D21/12Process control or regulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Automation & Control Theory (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Prevention Of Electric Corrosion (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電解めっきにおけるめっき膜の成長速度分布を予測し、均一なめっき厚さ分布を得るための、コンピュータを用いた解析方法に関するものであり、特に、半導体ウエハ上への配線を目的とした、金属のめっき速度分布の解析に好適な方法に関する。
【0002】
【従来の技術】
めっき問題、あるいは腐食問題のように、アノードおよびカソードが電解質を介して電池を構成し、電解質内に電位場を形成するような系において、系内の電位および電流密度分布を予測するために、境界要素法、有限要素法または差分法などを適用し、コンピュータを用いて数値解析を行う試みがなされている。
この解析は、電解質内の電位がラプラス方程式に支配されること、アノードおよびカソード表面での電位および電流密度は、アノードおよびカソードがその電解質に浸漬したときの反応によって決まる分極曲線(電位と電流密度の関係を示す非線形の関数で、実験的に求められる)という電気化学的特性に支配されること、電流密度は、電位勾配と電解質の電気伝導度の積で表されること、などを利用して行われる。
【0003】
電解めっきにおいては、解析されたカソード電流密度から、ファラデーの法則を用いて、カソード上へ付着する金属のめっき速度を計算することができる。従って、上記の数値解析によって、めっき槽の構造、めっき液の種類、アノードおよびカソードの材料の種類などの条件に応じて、事前にめっき速度分布を予測することができ、めっき槽の合理的な設計を行うことが可能となる。
近年、半導体集積回路の配線に電解めっきにより形成した銅を利用することが試みられている。この場合には、図1(a)に示すように、半導体ウエハW上のSiOなどの層間絶縁膜1の表面に、エッチングによって配線用の微細な溝2が形成され、この溝2内に配線材料である銅が電解めっきによって埋め込まれる。そして、銅とSiO膜の間の相互拡散を防ぐため、SiO膜表面にはあらかじめTaNなどのバリア層3がスパッタリングなどの方法で形成される。SiOおよびTaNは絶縁体あるいは高抵抗体であるため、電解めっきのための導体および電極のはたらきをする銅の薄膜(シード層と呼ぶ)4がTaN上にスパッタリングなどの方法で形成される。
【0004】
あらかじめ形成された銅のシード層4は数十nm程度のきわめて薄いものであるために、銅のシード層を電流が流れる際に、銅のシード層の抵抗によってシード層内で電位勾配が生じてしまう。従って、図1のような配置でめっきがなされた場合には、周辺ほど電流が流れ易いため、図中の実線5で示すように外周側で厚く、内周側で薄いめっき厚の不均一が生じてしまう。また、図1(b)に示すように、微細孔または微細溝へ、めっきによって金属例えば銅を埋め込む場合には、銅のシード層の抵抗によってシード層内で電位勾配が生じ孔または溝の入口近くでめっき速度が大きくなり、孔または溝の内部に銅の空孔部等の欠陥が生じる結果となる。ちなみに、溝の入口近くでの優先的なめっきの成長速度を抑え、内部欠陥の発生を防ぐために、反応を抑制するための添加剤が利用される。
【0005】
従来のめっき解析法の多くは、電位勾配が生じるのは電解質内のみを考えており、アノードおよびカソードの抵抗は極めて小さく無視できるとされてきた。しかしながら、半導体ウエハ上での電解めっきの電流密度分布及び電圧分布を解析する場合には、電極側の抵抗が無視できないため、それを考慮に入れることが必要になってくる。
電極側の抵抗を考慮にいれためっき解析方法としては、有限要素法で試みた例がある。この方法では、めっき液領域内部を要素分割し、これら要素にはめっき液の抵抗条件を入れ、また抵抗のある電極を堆積要素として要素分割し、これらの要素には電極の抵抗条件を入れ、さらに、電極(主にカソード)表面の、めっき液に接する位置に過電圧要素と呼ばれる要素を新たに作りだし、この要素には電極の分極抵抗の条件を入れ、全体を一つの領域として有限要素法で解析を行っている。堆積要素はめっき被膜に相当し、めっきスタート時の厚さはゼロで、その後は経過する時間毎に計算された電流密度から求められる膜厚を積算して、その数値を厚さとして取扱っている。
数値計算によって、あるいは経験則に基づいて、適切なめっき槽の構造および電極の配置が考案されている。めっき速度を均一化するためには、例えば、周辺部への電流の集中をさけるためにめっき液の中に遮蔽板を配置する方法が提案され、試みがなされているが、十分な効果が得られず、また遮蔽版の設計に関する合理的な手法も、現時点では見当たらないのが実情である。
【0006】
めっきおよび腐食・防食問題のように、材料表面での電位および電流密度分布が重要な問題の解析には、内部の要素分割を必要としない境界要素法が有利であることは一般に指摘されている。そして、電極の抵抗を考慮する必要のないめっき問題の解析には境界要素法が適用され、既にその有効性が確認されている。しかしながら、電極の抵抗を考慮する必要のあるめっき問題に対して境界要素法が適用され得ることは知られていない。
上述したように、電極の抵抗を考慮する必要のあるめっき問題に対して有限要素法が適用されているが、有限要素法は、内部の要素分割まで行う必要があるため、要素数が膨大なものになり、要素分割と解析に長時間を要するという問題がある。
【0007】
【発明が解決しようとする課題】
本発明は、上述した事情に鑑みて為されたもので、電極の抵抗を考慮する必要のあるめっき問題に対して、効率的に電流密度及び電位分布を得ることができるめっき解析方法を提供することを目的とする。また、カソードの外周部近くに集中しがちな電流を均一にして、めっき速度を均一化するためのめっき槽の構造を最適化するめっき解析方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
請求項1に記載の発明は、アノード及び/又はカソードの抵抗が無視できない系での電解めっきにおいて、めっき液を含む領域に対しては3次元ラプラス方程式を支配方程式として与え、これを境界要素法で離散化し、アノード及び/又はカソード内部の領域に対しては、平面または曲面を扱う2次元又は3次元のポアソン方程式を支配方程式として与え、これらを境界要素法または有限要素法で離散化し、それらを連立させ、系内の電流密度および電位分布を算出することを特徴とするめっき解析方法である。
【0009】
これにより、アノード、及び又はカソードの内部の領域に対して、その抵抗を考慮してポアソン方程式により与えるようにしたので、めっき液内部の3次元ラプラス方程式の領域との整合性が取れる。従って、アノード、及び又はカソードの抵抗分の影響を考慮しつつ、めっき液内部領域の要素分割を必要としないので、要素分割及び解析に要する時間を大幅に短縮することができる。それ故、本発明によれば、アノード、及び又はカソードの抵抗分の影響を踏まえためっき槽内部の電流密度及び電位分布を正確に且つ効率的にシミュレーションすることができる。
【0010】
請求項2に記載の発明は、アノード、及び/又はカソード内部の領域に対しては、アノード、及び/又はカソードの電気伝導度または抵抗を時間の関数として与えることを特徴とするめっき解析方法である。これにより、例えばカソードであるめっき対象の半導体ウエハに時間の経過とともにめっき膜が被着して、この抵抗値分布が変化しても、その時の状態をシミュレーションすることが可能となる。
【0011】
請求項3に記載の発明は、アノードを2つ以上に分割し、カソード表面の電流密度分布を均一にするような、それぞれのアノードに流す最適な電流値を算出し、めっき速度を均一化することを特徴とするめっき解析方法である。これにより、半導体ウエハの全面にわたって均一な厚さのめっき膜を被着させるめっき槽の構造及びアノード分割形状、電流の供給方法などをシミュレーションすることができる。
【0012】
請求項4に記載の発明は、それぞれのアノードに流す最適な電流値を時間毎に計算して与え、めっき速度を均一化することを特徴とするめっき解析方法である。これにより、時間の経過と共にめっき膜が厚く被着しても、ウエハ全面に均一な電流密度分布が得られ、均一なめっき膜厚が得られるようにシミュレーションすることができる。
【0015】
請求項に記載の発明は、アノード、及び/又はカソードの抵抗が無視できない系での腐食および防食において、電解質を含む領域に対しては3次元ラプラス方程式を支配方程式として与え、これを境界要素法で離散化し、アノード、及び/又はカソード内部の領域に対しては、平面または曲面を扱う2次元又は3次元のポアソン方程式を支配方程式として与え、これらを境界要素法または有限要素法で離散化し、それらを連立させ、系内の電流密度および電位分布を算出することを特徴とする腐食及び防食の解析方法である。これにより、腐食及び防食の解析に本発明を同様に利用することができる。
【0016】
【発明の実施の形態】
以下、本発明の実施の形態について、添付図面を参照しながら説明する。
【0017】
以下、ウエハ上に銅配線を行うための銅めっきの例について述べる。ウエハ表面の絶縁膜の上にあらかじめ形成されたTaNなどのバリア層、およびCuシード層を、抵抗を持つカソードとして扱う。通常、アノードとして用いられるめっき源である銅板は十分な厚さを持つため、その抵抗を無視して扱う。カソードは細かい凹凸を有するが、ここではウエハ面上のマクロなめっき速度を求めることを前提として、まず、ウエハ表面を巨視的には凹凸がない面とみなす。また、カソード内の電流密度および電気伝導度はウエハ表面を平面と見なして各要素の平均値として与える。めっきが開始されると時間の経過とともにカソードの厚みは変化してくるが、めっき速度の不均一は初期(時間ゼロ)の電流密度の不均一によって支配されるため、この解析ではまず初期の電流密度分布を求める。
【0018】
一般に、初期(時間ゼロ)におけるカソードの抵抗は均一である場合が多く、この場合には、カソードの支配方程式であるポアソン方程式の離散化は境界要素法によって行う。初期(時間ゼロ)におけるカソードの抵抗が不均一である場合には、ポアソン方程式の離散化は有限要素法によって行い、各要素に異なった抵抗値を境界条件として与える。カソードの抵抗が均一であっても、カソードが曲面である場合は、同じくポアソン方程式の離散化は有限要素法によって行う。以下の説明において、アノードを厚い銅板として電気抵抗を無視して扱うが、抵抗を無視できない場合には、カソードと同様の扱いをすることによって解析を行うことができる。
【0019】
図2に示すように、めっき槽内の溶液の示す領域をΩとし、Ω内における電位をφとする。通常の電気化学の問題では、ある参照電極に対する電位Eを用いるが、本実施例においてはカソード内のある基準点に対する溶液内の任意の点の電位をφとして、また、この基準点に対するアノードおよびカソード内の任意の点の電位をそれぞれφおよびφとして用いる。金属(アノードおよびカソード)表面のごく近傍を除けば、φはΩ内で次のLaplace方程式を満足する。
φ=0 (1)
金属表面のごく近傍の複雑な挙動は、金属表面における金属と溶液間の電位ギャップとして分極曲線の中に取り込み、境界条件として取り扱う。金属表面に電極配線用の狭い溝が多数存在していても、溝の幾何学的形状を考慮せずに、巨視的な(溝の影響を一括して含む)分極曲線を測定しておき、これを境界条件として用いる。
【0020】
従って、上式の境界条件を次式で与える。
φ=φ Γ上で (2)
i(≡κ∂φ/∂n)=i Γ上で (3)
−(φ−φ)=f(i) Γ上で (4)
−(φ−φ)=f(i) Γ上で (5)
ここで、ΩはΓ+Γ+Γ+Γ(≡Γ)で囲まれているとし、ΓおよびΓはそれぞれ電位φおよび電流密度iが指定された境界(φおよびiはそれぞれ指定された値)であり、ΓおよびΓはそれぞれアノードおよびカソード表面を表す。κは溶液の電導度である。∂/∂nは外向き法線方向であり、物体表面を通して溶液に流れ込む電流値を正としている。f(i)およびf(i)はそれぞれアノードおよびカソードの巨視的な分極曲線を表す一般に非線形の関数であり、実験により求める。
【0021】
アノードは厚い銅板であるからその電気抵抗が無視できるので、アノード内の電位φは一定と仮定することができる。しかし、アノードに供給される電流量Iが指定される場合にはφの値は未知であるので、式(4)に次式を補う必要がある。
【数1】
Figure 0004282186
複数のアノードを用いる場合は各アノード毎にそれらの中の電位は一定と仮定し、各アノード毎に上式に相当する式を用いる。
【0022】
実際の工程では、シリコンウェハ表面のSiO絶縁膜上に薄い窒化タンタル(TaN)等のバリヤ層およびCuシード層をスパッタリングなどの方法で作成し、この上に銅めっきを施す。この際のカソード内、即ち、バリヤ層およびシード層の電気抵抗が無視できないので、カソードの電位φはカソード内の電流密度
=(icx,icy
に依存する。ここで、シリコンウェハ上にx軸とy軸を持つ直角座標系0−xyを用い、icxおよびicyはそれぞれ電流密度iのx方向成分およびy方向成分を表す。
【0023】
シリコンウェハの表面は、狭い溝が多数存在しても、巨視的には平面と見做す。カソード内の電流密度および電気伝導度(又は膜厚)は巨視的な(表面を平面と見做した場合の等価的な)値として与える。従って、カソード内の電流密度i[A/m]を次のように定義する。
=−(tκ+tκ)▽(φ) (7)
ここで、tおよびκはそれぞれTaNバリヤ層の厚さ[m]および電気伝導度[Ω−1−1]であり、tおよびκはそれぞれCuシード層の厚さ[m]および電気伝導度[Ω−1−1]である。▽の下添字2は(x−y面内の)2次元の演算子であることを示す。尚、SiO絶縁膜の電気抵抗は大きいので、その中の電流密度は無視できると仮定する。
【0024】
溶液からカソードの表面へ電流(−i)が流入しているとすると、カソード内の微小領域における電荷の保存則より、次式が得られる。
div(i)+i=0 (8)
式(7)および(8)より、次式がカソード内の支配方程式となる。
(t+tκ)▽ (φ)=i (9)
めっき速度はカソード表面上の電流(i)に比例するので、式(1)-(5)と(6)および(9)を連立させてiについて解けば、めっき速度の分布形状を知ることができる。
【0025】
式(1)に対する境界条件積分方程式は次式となる。
【数2】
Figure 0004282186
ここで、xおよびyはそれぞれ観測点およびソース点の位置ベクトルであり、基本解φおよびiはそれぞれ次式で与えられる。
φ(x,y)=1/4πr (11)
(x,y)=κ∂φ(x,y)/∂n (12)
ただし、
r=|r|=|x−y|
であり、nは観測点xにおける境界外向き単位法線ベクトルを表す。
【0026】
式(10)に境界条件(2)および(3)を代入し、離散化すると次式が得られる。
[H]{φ}=[G]{i} (13)
ここで、[H]および[G]はΓと要素の形状に依存する既知マトリックスであり、{φ}および{i}はそれぞれ各節点におけるφおよびiの値を成分とするベクトルである。この式は、境界条件(4)の中のφおよび式(5)の中のφが未知であるので、このままでは解けない。そこで、まず、アノード面における境界条件を考える。式(4)と(6)を離散化すると次の二つの式が得られる。
{φ}={φ+{−f(i)} (14)
{A} {i}=I(15)
ここで、{ }はアノード面(Γ)上の節点における値を成分とするベクトルである。Aは要素面積であり、{ }は転置を表す。(簡単のために、一定要素の場合の式を示したが、一般の要素の場合でも容易に離散化できる。)
{φの各成分は同じ一定の値φとなっていること、および{i} は式(13)における{i}の一部となっていることに注意を要する。
【0027】
次に、カソード面における境界条件について考察する。式(9)に対する境界積分方程式は次式となる。
【数3】
Figure 0004282186
ここで、γはカソード面Γを囲む曲線であり、太字でないiはγから流入する電流密度(≡(tκ+tκ)∂φ/∂n))である。∂/∂nは2次元問題の外向き法線微分である。
【0028】
二次元問題の基本解φ およびi はそれぞれ次式で与えられる。
【数4】
Figure 0004282186
式(15)を離散化すると次式が得られる。
[H]{φ}=[G]{i}+[B]{i} (19)
ここで、[H][G]および[B]はγと要素の形状に依存する既知マトリックスであり、{φγおよび{i}はそれぞれγ上の各節点におけるφおよびi の値を成分とするベクトルである。
【0029】
{ }はカソード面(Γ)上の節点における値を成分とするベクトルを表わし、境界γのある部分ではiが、その他の部分ではφが与えられるので、カソード面上のiが与えられると、式(19)は解くことができ、内点の式を用いるとカソード面上の電位分布が以下のように求められる。
{φ=1/(tκ+tκ)[C]{i} (20)
ここで、[C]は内点の位置に依存するマトリックスである。この式と境界条件式(5)により次式が得られる。
{φ}={−f(i)}+1/(tκ+tκ)[C]{i} (21)
{i}は式(13)における{i}の一部となっていることに注意する。式(14)および(21)をそれぞれアノード面およびカソード面上における境界条件として用い、ニュートン・ラフトン法などの繰り返し計算を行うことにより、式(13)と(15)の連立方程式を解くことができる。即ち、次に示す手順で計算を行う。
【0030】
1.{i},φ,{i}と式(13)の未知量(Γ上のiおよびΓ上のφに 対するベクトル成分)を適当に仮定する。
2.仮定した{i}とφを式(14)に代入して{φ}を求め、{i}を式 (21)に代入して{φ}を計算する。
3.上の二つのステップで得られた値を式(13)および(15)に代入し、両辺の値の差異を求める。
4.この差異が小さくなるように、ステップ1で仮定した{i}などの値をニュ ートン・ラフソン法などに従って修正し、ステップ2に戻り差異が許容誤差以 下になるまで繰り返す。
【0031】
式(20)を検証するために、半径Rの円形のカソード(シリコンウェハ)を想定し、カソードの外周でφ=0とする。溶液からの電流密度が均一(i=−i)と仮定すると、中心からρだけ離れた位置のカソード内の電位φの解析解は次のように求められる。
φ=i(R−ρ)/4(t+tκ) (22)
一方、2次元境界要素解析を行い、式(20)によりφを求めた。解析領域は対称性を利用して、カソードを16分割した領域とし、図3に示すように三角形および四角形一定要素によって要素分割を行い、図中に示す境界条件を用いた。解析には以下に示すような数値を用いた。
R=100[mm],i=0.05[mA/mm],t=0.03[μm] κ=4.0×10[Ω−1mm−1],t=0.1[μm],κ=5.0×10[Ω−1mm−1
図4にカソード内の電位φの分布を示す。式(20)による境界要素解(図中、白丸で示す)は式(22)による解析解(図中、実線で示す)とよく一致していることがわかる。
【0032】
上述の手法を用いて、図5のようなめっき槽を用いてシリコンウェハに銅めっきを施すシミュレーションを行った。このめっき浴槽は、銅板からなるアソード11と、被めっきウエハからなるカソード12と、これらの間に存在する電解質めっき液13と、アノード・カソード間に通電する電源14とから主に構成されている。この場合は、アノード及びカソードの直径が190mmであり、間隔が10mmであり、カソードの銅スパッタ層12aの厚さが0.03μmであり、めっき層12bの厚さが0.1μmである。また、電気伝導度κは、電解質めっき液13が0.056/Ω・mmであり、めっき層12bが5.0×10/Ω・mmであり、スパッタ層12aが4.0×10/Ω・mmである。通電電流は1.5Aである。
【0033】
ここで、カソード(シリコンウェハ)上では図6のように電流端子(−)を等間隔に8個所接続した。対称性を考慮して図7のようにめっき浴槽の解析領域を全体の1/16とし、三角形または四角形一定要素によって要素分割を行った。シミュレーションに用いたアノードおよびカソードの分極曲線を図8に示す。めっき槽の側面は絶縁体とした。その他の計算条件は図5の説明に示した通りである。
【0034】
図9にカソード上の電流密度分布((−i)がめっき速度に比例する)を示す。また、図10にカソード内の電位分布を示す。カソード内の電気抵抗を無視した場合にはカソード内のいたるところで電位がゼロになるので、カソード内の電気抵抗を考慮することにより、電位分布がゼロから離れ不均一となる様子が計算結果によく現れている。なお、図9および図10では、要素の中心点における値を連ねて表示している。
【0035】
上述の実施例では、カソード(シリコンウェハ)周上の電流端子(−)の数が比較的少ない(8個)場合について解析したが、この数が大きくなると軸対称近似が可能となり、計算量の低減を図ることができる。従って、次に軸対称近似の方法について考察する。
軸対称場ではカソード内の電流密度iは半径方向成分のみしか存在しない。その成分をi[A/m]と記すこととする。カソード内の半径ρの位置にある微小環状領域では、電荷の保存則より次の関係が成立する。
idS+d(Li)=0 (23)
ここで、S=πρおよびL=2πρである。
【0036】
上式を半径方向にn分割して差分をとると、内側からj番目の円環(以下では要素jと呼ぶ)において、次式が成り立つ。
=L −L+1ic j+1 (24)
ここで、
=π(ρ j+1−ρ ) (25)
=2πρ(26)
式(25)および(26)を(24)に代入し、ρ=0およびi を考慮して整理すると次式が得られる。
【数5】
Figure 0004282186
【0037】
この関係を次式のようにマトリックス表示する。
{i=[E]{i} (28)
ここで、{ }の意味については式(15)に関連して述べた通りである。
軸対称場では電流は半径方向だけに流れるので、式(7)に対応する式は次式となる。
=−(tκ+tκ)dφ/dr (29)
上式を離散化すると、次式が得られる。
【数6】
Figure 0004282186
ここで、γn+1=R(Rはカソードの半径)の電位を基準とした。即ち、
φc,n+1=0
とした。
【0038】
めっき浴槽内の電位・電流密度を解析する際に一定要素を用いる場合には、カソード上の要素中央の電位を求める必要がある。そこで、要素jの中央におけるカソードの電位を
φ c,j=(φc,j+φc,j+1)/2
とすると、式(30)から次式が得られる。
{φ =[D]{i(31)
ここで、マトリックス[D]の各要素は式(30)より容易に求められる。式(28)と(31)より
{φ =[D][E]{i} (32)
この式は式(21)に相当するので、軸対称要素を用いて要素分割し、上述した計算手順に従えば、軸対称問題を解くことができる。
【0039】
式(32)を検証するために、上述と同じ事例を設定し、差分法により式(32)の{φ }を求め、解析解(式(22))と比較した。結果(図中、黒丸で示す)を図4に示す。両者は良く一致していることを確かめることができる。なお、差分法ではカソードを半径方向に20分割して計算を行っている。
【0040】
カソードに均一なめっき膜を施すために、アノードを分割して、分割した各アノードに異なった最適な電流を与えることについて考察する。軸対称問題とし、アノードを同心円状(ドーナッツ状)にN分割するとする。また、簡単のために、こうして分割された各アノードにはそれぞれ一定の電流密度を与えるとする。(分割された各アノードの大きさがあまり大きくない場合にはこのように近似しても、大きな誤差は生じないと考えられる)。
【0041】
そこで、本最適化問題の設計変数を分割された各アノードに与える電流密度をi0,j(i=1,...,N)とする。目的関数としては、次式に示すようにカソード上の各境界要素に流れ込む電流密度(めっき速度に比例する)の平均値i’からの差分の二乗和とした。
【数7】
Figure 0004282186
ここで、mはカソード面の要素数である。従って、本最適化問題は目的関数式(34)を最小にするi0,j(i=1,...,N)を求めることに帰着する。なお、全電流量Iは一定(I)と指定するので、各設計変数の間には次のような関係がある。このため、独立な設計変数の数はN−1となる。
0,1+i0,2A2+...+i0,N=I(35)
ここで、Aκは分割されたアノードκの面積である。
【0042】
上述したと同様なカソードの全周を電流端子(−)とした軸対称問題を想定し、図10のようにアノードを5分割した場合の電流密度分布の最適化を行った。図11に最適化前後におけるアノード面とカソード面での電流密度分布を示す。最適化後は、最適化前に比べて、カソード面での電流密度分布が均一になっていることがわかる。なお、目的関数の最小化には、Simplex法を用いた。
【0043】
以上、まず、被めっき部材表面およびアノードを平面と見なして、2次元ポアソン方程式を境界要素法で離散化する方法について説明した。被めっき部材表面及び/又はアノードが曲面である場合には、支配方程式であるポソン方程式を有限要素法によって離散化する必要がある。以下に解析方法を説明する。
【0044】
図面上の抵抗体Ω(2D)の内部の電位の満足する方程式は次式となる。
div(κgradφ)+i=0 (36)
但し、
κ:抵抗体の電気伝導度[Ω−1
is:めっき液Ωに流入する電流密度[A/m
div,grad:めっき液Ω内で定義された微分演算子
(36)式のカラーキン方程式は、次式となる。
【数8】
Figure 0004282186
ここで、Ψは試験関数である。
(37)式を部分積分すると
【数9】
Figure 0004282186
Ωを要素分割し、要素e内のφを次のように内挿関数Neで近似する。
【数10】
Figure 0004282186
【0045】
そして、めっき液内は、下記のラプラスの方程式により支配される。
φ=0(i≡k∇φ) ▲1▼
ここで∇の下添字3は3次元を意味する。
カソード(シリコンウエハ)内は、下記のポアソンの方程式により支配される。
(K(T)∇φω)+iω=0 ▲2▼
界面は、
−(φ−φω)= fω(−iω) ▲3▼
ω+i=0 ▲4▼
であり、側面は、
i=0 ▲5▼
である。
▲1▼式を境界要素法で、及び▲2▼式を有限要素法でそれぞれ離散化して、境界条件と接続条件▲3▼▲4▼▲5▼を考慮して連立方程式を作りニュートン法などで解くと、解として電流密度分布iω及び電位分布φωが求まる。
【0046】
この方法によると、被めっき部材表面、及び/又はアノードが曲面である場合や、孔または溝内面のめっきを行う場合において有効な解析方法を提供することができる。
【0047】
次に、本発明の変形例について説明する。この発明は、電極及び/又は被めっき部材内部の領域に対しては、電極及び/又は被めっき部材の電気伝導度または抵抗を、時間の、または電極及び/又は被めっき部材の厚さの関数として、ポアソン方程式を支配方程式として与え、それを有限要素法で離散化し、それらを連立させ、めっき厚さの時間変化を求めることを特徴とするめっき解析方法である。
一例として、上述と同様、ウエハ上に銅配線を行うための銅めっきについて考える。めっきが開始されると時間の経過とともにカソードの厚みが変化するため、カソード領域内部の抵抗または電気伝導度の2次元的な分布が不均一になってくる。このため、カソード領域内各部の抵抗または電気伝導度を時間の関数として扱い、一定時間毎にくり返し計算を行えば、めっき厚さの時間変化を求めることができる。
尚、複雑な形状のめっき槽内部のめっき液の領域は、支配方程式を境界要素法で離散化しているので、要素分割および計算に要する時間を短縮し効率的な解析を行うことが可能である。
【0048】
以下に、本発明の変形例の解析方法を簡単に説明する。
まず、めっき液内の電位分布は、上述の式▲1▼の3次元のラプラス方程式に支配される。また、電極及び/又は被めっき部材での支配方程式は、上述の▲2▼の2次元のポアソン方程式に支配される。
ここで、電極及び/又は被めっき部材と、めっき液との界面での境界条件は、電極及び/又は被めっき部材の分極曲線であり、一般的に上述の▲3▼式で示される。
また、めっき液からカソードの表面へ電流(−i)が流入しているとすると、カソード内の微小領域における電荷の保存則より、上述の▲4▼式が得られる。そして、絶縁面では上述の▲5▼式となる。
【0049】
▲1▼式を境界要素法で離散化し、▲2▼式を有限要素法で離散化し、境界条件と接続条件▲3▼▲4▼▲5▼を考慮して連立方程式を作り、ニュートン・ラフソン法などによって解くと電流密度及び電位分布が求められる。
ここで電気伝導度κはめっき厚Tの関数であり、めっき厚Tは時間tの関数であり、上式は常微分方程式を形成するので、オイラー式、ルンゲクッタ法などの方法で解くことができる。
即ち、時間ゼロにおけるウエハ上の電流密度分布を解き、一定時間後のめっき膜厚分布を計算し、この膜厚分布から再びウエハ上の電流密度分布を解き、次の一定時間後の膜厚分布を計算する。この計算をくり返すことによって所定の時間後のめっき膜厚分布を求めることができる。
【0050】
ウエハのように、電極が平面である場合は、電極内部の支配方程式を2次元ポアソン方程式とするが、被めっき部材表面が3次元である場合には支配方程式を3次元ポアソン方程式とすることによって解析する。
【0051】
次に、本発明の他の変形例について説明する。電極及び/又は被めっき部材の抵抗が無視できない系での電解めっきにおいて、アノードを2つ以上に分割し、めっき液を含む領域に対しては3次元ラプラス方程式を、電極及び/又は被めっき部材内部の領域に対しては平面または曲面を扱う2次元ポアソン方程式を、それぞれ別個に支配方程式として与え、それぞれを境界要素法で離散化し、それらを連立させ、カソード表面の電流密度分布を均一にするような、それぞれのアノードに流す最適な電流値を計算して与え、めっき速度を均一化することを特徴とするめっき解析方法である。
【0052】
図1のようなめっき浴槽においては、カソード(被めっきウエハ)の有する抵抗によってウエハの内周側の電流密度が抑制され、外周側で厚く、内周側で薄いめっき厚の不均一が生じる。そこで、例えば、アノードを同心円状に分割し、内周側のアノードに高い電流密度を与えればカソード面上の電流密度が均一化することが可能である。めっき厚の均一化のための各分割アノードへ与える電流の最適値を求めるには、数値解析を採用することが必要である。数値解析は、上記各実施例の方法を基本とし、最適化手法を採用する。
【0053】
本発明の更に他の変形例は、電極及び/又は被めっき部材の抵抗が無視できない系での電解めっきにおいて、アノードを2つ以上に分割し、めっき液を含む領域に対しては3次元ラプラス方程式を支配方程式として与え、それを境界要素法で離散化し、電極及び/又は被めっき部材内部の領域に対しては、電極及び/又は被めっき部材の電気伝導度または抵抗を、時間の、または電極及び/又は被めっき部材の厚さの関数として、平面または曲面を扱う2次元のポアソン方程式を支配方程式として与え、それを境界要素法または有限要素法で離散化し、それらを連立させ、カソード表面の電流密度分布を均一にするような、それぞれのアノードに流す最適な電流値を時間毎に計算して与え、めっき速度を均一化することを特徴とするめっき解析方法である。
【0054】
上述の各発明においては、初期の(時間ゼロにおける)、均一なカソード抵抗を前提として解析を行うものである。ところが、一定の時間が経過した後は、めっき厚さが全体的に増大し、カソード抵抗が全体的に低下してくる。従って、時間ゼロにおける各分割アノードの最適電流配分と、一定時間後の各分割アノードの最適電流配分とは異なってくる筈である。そこで、めっき厚さの経時的な増大に応じてカソードの抵抗が経時的に変化して、その時間毎の最適な分割アノード電流配分を与えることが必要である。カソードの電流密度分布が常に均一になるように、分割アノードの最適電流配分を経時的に変化させて与える場合には、カソード面上での抵抗は均一であるので、カソードの支配方程式の離散化には境界要素法を与えてよい。一方、分割アノードの電流配分を、一定時間の間隔をおいて変化させる場合には、一定時間後にカソードのめっき厚の不均一が生じてしまう。このカソードのめっき厚の不均一を考慮に入れて分割アノードの最適電流配分の再計算を行う場合には、上述した方法と同様に、カソードの支配方程式の離散化には有限要素法を適用することが必要となる。
【0055】
上述した各実施例によれば、アノード及びカソード(被めっきウエハ)の形状を与えることで、アノード及び又はカソードに抵抗成分がある場合にも、これを考慮した電流密度及び電位分布を求めることができる。従って、この解析法を利用して、ウエハにめっきを行うことで、均一性の良好なめっきを行うことができる。また、めっき槽の設計において、実験的な試行錯誤を繰返すことなく、最適なパラメータを得ることができる。
【0056】
尚、以上の説明は、主として半導体ウエハに銅めっきを行う例について説明したが、下地が薄く抵抗成分を有し、且つ面内均一性の良好な精密なめっきに広く利用可能なことは勿論である。又、本発明の原理は、めっきのみならず、金属の腐食・防食の解析方法にも同様に適用可能である。即ち、水中又は土中に配設される埋設管や各種機器等において、アノード又はカソードとなる部材が抵抗成分を有する場合において、この抵抗成分を考慮して電流密度分布及び電位分布を効率的に解析することが可能になる。
【0057】
【発明の効果】
これまで、アノード及び/又はカソードの抵抗が無視できない系の電解めっきに関し、めっき速度分布を数値解析する場合において、有限要素法で解析する方法しか実用化されておらず、領域を要素に分割する際、内部の領域まで分割が必要で要素分割および解析に膨大な時間を要していた。
境界要素法を用いた本発明による方法によれば、めっき液内部の要素分割を必要としないので、要素分割および解析に要する時間を大幅に短縮することができる。また、めっき槽の形状が軸対象でモデル化できる場合には、溶液の占める領域を軸対象要素を用いて要素分割できるので、よりいっそう効率的な解析が可能となる。
これまで、カソードの抵抗が無視できない系での電解めっきに関し、カソードの抵抗の存在によって生じるめっき速度の不均一性を是正する方法が求められていた。アノードを適当に分割して、それぞれの分割アノードに流す最適な電流値を計算する本発明の方法によれば、短時間の解析によってカソード周辺部に集中しがちな電流を均一化することができる。
【図面の簡単な説明】
【図1】(a)は解析対象のめっきのモデルを示す図であり、(b)は(a)のB部分の拡大図である。
【図2】電位又は電流密度分布を求めるための境界条件を説明する図である。
【図3】境界要素分割例を示す図である。
【図4】境界要素解と解析解の比較を示す図である。
【図5】シミュレーションの対象のめっき浴槽を示す図である。
【図6】 カソードの解析モデルを示す図である。
【図7】図4のめっき浴槽の境界要素分割例を示す図である。
【図8】分極曲線を示す図である。
【図9】カソード(ウェハ)上の電流密度分布を示す図である。
【図10】カソード(ウェハ)内の電位分布を示す図である。
【図11】 アノードの分割例を示す図である。
【図12】 最適化前後のアノードおよびカソード上の電流密度分布を示す図である。
【符号の説明】
1 絶縁膜(SiO膜)
2 溝
3 バリア層(TaN膜)
4 シード層(Cuスパッタ膜)
5 めっき膜
11 アノード
12 カソード
13 めっき液
14 直流電源
W ウエハ

Claims (5)

  1. アノード、及び/又はカソードの抵抗が無視できない系での電解めっきにおいて、めっき液を含む領域に対しては3次元ラプラス方程式を支配方程式として与え、これを境界要素法で離散化し、アノード、及び/又はカソード内部の領域に対しては、平面または曲面を扱う2次元又は3次元のポアソン方程式を支配方程式として与え、これらを境界要素法または有限要素法で離散化し、それらを連立させ、系内の電流密度および電位分布を算出することを特徴とするめっき解析方法。
  2. 請求項1に記載のめっき解析方法において、
    アノード、及び/又はカソード内部の領域に対しては、アノード、及び/又はカソードの電気伝導度または抵抗を時間の関数として与えることを特徴とするめっき解析方法。
  3. 請求項1又は2に記載のめっき解析方法において、
    アノードを2つ以上に分割し、カソード表面の電流密度分布を均一にするような、それぞれのアノードに流す最適な電流値を算出し、めっき速度を均一化することを特徴とするめっき解析方法。
  4. 請求項3に記載のめっき解析方法において、
    それぞれのアノードに流す最適な電流値を時間毎に計算して与え、めっき速度を均一化することを特徴とするめっき解析方法。
  5. アノード、及び/又はカソードの抵抗が無視できない系での腐食および防食において、電解質を含む領域に対しては3次元ラプラス方程式を支配方程式として与え、これを境界要素法で離散化し、アノード、及び/又はカソード内部の領域に対しては、平面または曲面を扱う2次元又は3次元のポアソン方程式を支配方程式として与え、これらを境界要素法または有限要素法で離散化し、それらを連立させ、系内の電流密度および電位分布を算出することを特徴とする腐食及び防食の解析方法。
JP33015999A 1999-11-19 1999-11-19 めっき解析方法 Expired - Lifetime JP4282186B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP33015999A JP4282186B2 (ja) 1999-11-19 1999-11-19 めっき解析方法
EP00125141A EP1113094A3 (en) 1999-11-19 2000-11-17 Plating analysis method
TW89124346A TW574435B (en) 1999-11-19 2000-11-17 Plating analysis method
US09/714,211 US6542784B1 (en) 1999-11-19 2000-11-17 Plating analysis method
KR1020000068588A KR20010051787A (ko) 1999-11-19 2000-11-17 도금 분석 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33015999A JP4282186B2 (ja) 1999-11-19 1999-11-19 めっき解析方法

Publications (2)

Publication Number Publication Date
JP2001152397A JP2001152397A (ja) 2001-06-05
JP4282186B2 true JP4282186B2 (ja) 2009-06-17

Family

ID=18229485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33015999A Expired - Lifetime JP4282186B2 (ja) 1999-11-19 1999-11-19 めっき解析方法

Country Status (5)

Country Link
US (1) US6542784B1 (ja)
EP (1) EP1113094A3 (ja)
JP (1) JP4282186B2 (ja)
KR (1) KR20010051787A (ja)
TW (1) TW574435B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4384825B2 (ja) * 2001-04-26 2009-12-16 上村工業株式会社 電着塗膜の膜厚算出方法
JP3829281B2 (ja) * 2002-04-11 2006-10-04 株式会社日立製作所 膜厚分布解析方法、電子回路基板及び製造プロセスの設計装置
US7128823B2 (en) 2002-07-24 2006-10-31 Applied Materials, Inc. Anolyte for copper plating
US7247222B2 (en) * 2002-07-24 2007-07-24 Applied Materials, Inc. Electrochemical processing cell
JP4421370B2 (ja) 2004-04-28 2010-02-24 富士通株式会社 めっき解析装置、めっき解析方法とめっき解析方法を実行させるためのプログラム
TWI414639B (zh) * 2005-05-25 2013-11-11 Applied Materials Inc 具有一陽極陣列的電鍍裝置
KR100651919B1 (ko) * 2005-09-29 2006-12-01 엘지전자 주식회사 녹화 속도 조절 기능을 갖는 이동통신단말기 및 이를이용한 방법
DE102006033721A1 (de) * 2006-03-21 2007-09-27 Daimlerchrysler Ag Verfahren und Vorrichtung zur Vorhersage der Lackschichtdicke
JP2008014699A (ja) * 2006-07-04 2008-01-24 Tokyo Institute Of Technology 電解処理における膜厚測定方法及び膜厚測定装置
NL1033973C2 (nl) * 2007-06-12 2008-12-15 Elsyca N V Werkwijze en inrichting voor het deponeren of verwijderen van een laag op een werkstuk, analysemethode en inrichting voor het analyseren van een te verwachten laagdikte, een werkwijze voor het vervaardigen van een database voor een dergelijke analysemethode of inrichting, alsmede een dergelijke database.
JP5463539B2 (ja) * 2008-10-31 2014-04-09 国立大学法人東京工業大学 導電性の液体中における電極の電流測定方法及び電流測定装置
JP5378935B2 (ja) * 2009-09-30 2013-12-25 株式会社日立製作所 解析装置、フランジ形状の評価方法
CN103849922A (zh) * 2013-12-24 2014-06-11 三星高新电机(天津)有限公司 基于cae分析的旋转电镀阴极电流密度分布的评价方法
JP6861610B2 (ja) 2017-11-07 2021-04-21 株式会社荏原製作所 めっき解析方法、めっき解析システム、及びめっき解析のためのコンピュータプログラム
JP7501519B2 (ja) 2019-03-19 2024-06-18 株式会社Gsユアサ シミュレーション方法、シミュレーション装置、及びシミュレーションプログラム
JP7358251B2 (ja) 2020-01-17 2023-10-10 株式会社荏原製作所 めっき支援システム、めっき支援装置、めっき支援プログラムおよびめっき実施条件決定方法
CN117144436B (zh) * 2023-10-31 2024-01-26 南通赛可特电子有限公司 提升镀铜均匀性的镀铜工艺优化方法及装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2605669C3 (de) * 1976-02-13 1982-11-18 E.D. Rode KG, 2000 Hamburg Verfahren und Anlage zur Regelung der kathodischen Stromdichte in galvanischen Bädern
US6074544A (en) * 1998-07-22 2000-06-13 Novellus Systems, Inc. Method of electroplating semiconductor wafer using variable currents and mass transfer to obtain uniform plated layer

Also Published As

Publication number Publication date
US6542784B1 (en) 2003-04-01
JP2001152397A (ja) 2001-06-05
EP1113094A2 (en) 2001-07-04
KR20010051787A (ko) 2001-06-25
EP1113094A3 (en) 2004-04-28
TW574435B (en) 2004-02-01

Similar Documents

Publication Publication Date Title
JP4282186B2 (ja) めっき解析方法
TWI753215B (zh) 鍍覆解析方法、鍍覆解析系統及鍍覆解析用的電腦程式
Contolini et al. Electrochemical planarization for multilevel metallization
US8048283B2 (en) Method and apparatus for plating semiconductor wafers
JP3829281B2 (ja) 膜厚分布解析方法、電子回路基板及び製造プロセスの設計装置
US6790331B2 (en) Electrodeposition coating film thickness calculating method, recording medium stored with film thickness calculating program and readable by means of computer, and electrodeposition coating film thickness simulation apparatus
TWI363107B (en) Method of wafer plating
TWI774857B (zh) 電鍍裝置之供電點之配置的決定方法及用以對矩形基板進行鍍覆之電鍍裝置
Yang et al. Multi-scale modeling of direct copper plating on resistive non-copper substrates
JP4989541B2 (ja) めっき方法、半導体装置の製造方法およびめっき処理システム
TW202043552A (zh) 用於惰性陽極鍍覆槽的流量分配設備
US20240162049A1 (en) Electrochemical additive manufacturing system having conductive seed layer
Volgin et al. Effect of anode shape on uniformity of electrodeposition onto resistive substrates
CN111801445B (zh) 镀层装置以及镀层系统
TW202022370A (zh) 電化學製程裝置以及電化學製程裝置的操作方法
Ma et al. The physical improvement of copper deposition uniformity with the simulation models
HAYABUSA et al. Development of Multifunction Electro Plating Analysis System Using Boundary Element Method
Radisic et al. Direct Copper Plating
Smeltzer et al. Current Distribution in a Parallel‐Plate Reactor: A Comparison of Steady and Sinusoidal Cell‐Voltage Control
Volgin et al. Effect of Tool-electrode Shape on Uniformity of Electrochemical Deposition and Dissolution on Resistive Workpieces
Deligianni et al. Model of wafer thickness uniformity in an electroplating tool
CN108350599A (zh) 在恒压模式下电化学抛光的方法
Filippov et al. Measurement of the metal-semiconductor contact resistance and control of the specific resistance of semiconductor films
Purcar et al. Optimal Design of the Deposited Layer Thickness during the Electroplating Process
Chivilikhin et al. Current distribution on a resistive wafer under copper deposition kinetics

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090317

R150 Certificate of patent or registration of utility model

Ref document number: 4282186

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140327

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term