JP7358251B2 - めっき支援システム、めっき支援装置、めっき支援プログラムおよびめっき実施条件決定方法 - Google Patents
めっき支援システム、めっき支援装置、めっき支援プログラムおよびめっき実施条件決定方法 Download PDFInfo
- Publication number
- JP7358251B2 JP7358251B2 JP2020005826A JP2020005826A JP7358251B2 JP 7358251 B2 JP7358251 B2 JP 7358251B2 JP 2020005826 A JP2020005826 A JP 2020005826A JP 2020005826 A JP2020005826 A JP 2020005826A JP 7358251 B2 JP7358251 B2 JP 7358251B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- plane uniformity
- substrate
- conditions
- variables
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D21/00—Processes for servicing or operating cells for electrolytic coating
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D21/00—Processes for servicing or operating cells for electrolytic coating
- C25D21/12—Process control or regulation
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
- C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B13/00—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion
- G05B13/02—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric
- G05B13/04—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric involving the use of models or simulators
- G05B13/048—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric involving the use of models or simulators using a predictor
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM]
- G05B19/41885—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM] characterised by modeling, simulation of the manufacturing system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/31—Design entry, e.g. editors specifically adapted for circuit design
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/49—Nc machine tool, till multiple
- G05B2219/49056—Control of flow of fluid or temperature as function of speed for uniform coating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/10—Numerical modelling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1146—Plating
- H01L2224/11462—Electroplating
Description
データ分析工程410において、シミュレーションと回帰分析の技術により、良好な実施条件を予測する。従来は、前提となるウェハ仕様に適したハード条件およびプロセス条件を任意に選定していた。ここでは、ウェハ仕様、ハード条件およびプロセス条件を含めて実施条件とする。データ分析工程410については、後に詳述する。
めっき装置100に付属するめっき支援装置200は、たとえばLAN(Local Area Network )を介してめっき装置100と接続している。めっき支援装置200は、めっき支援サーバ300と外部ネットワーク(たとえば、インターネットや専用回線)を介して接続している。めっき支援サーバ300は、めっき支援装置200に、データ分析工程410に関するサービスを提供する。めっき支援サーバ300とめっき支援装置200の機能によって、データ分析工程410が行われる。めっき支援サーバ300は、たとえばめっき装置100のメーカーが提供する。めっき装置100およびめっき支援装置200は、めっき装置100のユーザによって保持される。
データ分析工程410は、準備フェーズ412、モデル生成フェーズ414および探索フェーズ416の順に進行する。第1実施形態では、めっき支援サーバ300において準備フェーズ412の処理を実行し、めっき支援装置200においてモデル生成フェーズ414の処理と探索フェーズ416の処理を実行する。その他の実装については、第2実施形態から第4実施形態で説明する。
数値解析データは、たとえばテーブル形式である。1つのレコードは、1つのサンプルを示し、想定条件ごとに行われるシミュレーションに対応する。シミュレータは、異なる複数の想定条件についてシミュレーションを行い、それぞれの想定条件において面内均一性値を予測する。すなわち、想定条件に関してシミュレーションを行った結果として、その面内均一性値Uが得られたことを示している。想定条件は、回帰モデルの式における説明変数を含んでいる。この例では、想定条件の変数として、シード層厚さWa、開口率Wb、めっき時間Pa、めっき膜の目標厚さPb、電流密度Pc、めっき液種Pd、アノードマスクサイズHaおよび中間マスクサイズHbが設定されている。各変数ともに、所定範囲内の複数の想定値が選定され、それらの想定値を組み合わせて想定条件が生成される。たとえば、めっき液種Pd以外の7種の変数についてN個の想定値を選定し、めっき液種Pdについて3個の想定値を選定した場合には、M=Nの7乗×3とおりの想定条件が生成される。
線形回帰モデルでは、以下の式1を用いる。
β5×Pc + β6×Pd + β7×Ha + β8×Hb + E [式2]
上述の変数の値を受け付けるための入力画面がめっき支援装置200のディスプレイに表示される。操作者は、めっき支援装置200のキーボードやマウスなどの入力デバイスを操作して、これらの指定値を入力する。
探索用データは、たとえばテーブル形式であって、候補条件ごとのレコードを有している。この例では、シード層厚さWa_in(nm)、開口率Wb_in(%)、めっき時間Pa_in(秒)、めっき膜の目標厚さPb_in(μm)、めっき液種Pd=中酸性と指定されたものとする。この例で、めっき支援装置200は、電流密度PcについてPc_min~Pc_max(10-2A/m2)の範囲において、所定間隔(たとえば、0.1)で候補値を設ける。また、めっき支援装置200は、アノードマスクサイズHaについてHa_min~Ha_max(mm)の範囲において、所定間隔(たとえば、1)で候補値を設ける。さらに、めっき支援装置200は、中間マスクサイズHbについてHb_min~Hb_max(mm)の範囲において、所定間隔(たとえば、1)で候補値を設ける。
推測結果は、出力画面としてめっき支援装置200のディスプレイに表示される。上述例の場合には、電流密度Pc_s(10-2A/m2)から算出される平均電流値Ac_s(A)、アノードマスクサイズHa_s(mm)および中間マスクサイズHb_s(mm)が出力画面に表示される。このとき、めっき時間=Pa_in(秒)のように、操作者の指定値が共に表示されてもよい。また、推測された面内均一性値が共に表示されてもよい。
横軸は、アノードマスクサイズHaを示す。縦軸は、中間マスクサイズHbを示す。座標空間には、アノードマスクサイズHaと中間マスクサイズHbに対応して推測される面内均一性値uを色分けして示す。面内均一性値uが小さくなる条件に相当する位置は、暖色で示され、面内均一性値uが大きくなる条件に相当する位置は、寒色で示される。中心領域500は赤色で表示され、第1周辺領域502は橙色で表示され、第2周辺領域504は黄色で表示され、第4周辺領域506は緑色で表示され、第5周辺領域508は青色で表示される。紙面の都合により、グラデーションを5段階で示しているが、さらに多くの段階で表すようにしてもよい。明度や彩度など他の色彩表現によってグラデーションを示してもよい。あるいは、等値線図で面内均一性値uを示してもよい。
この例は、電流密度Pc、中間マスクサイズHbおよび開口率Wbに関して、面内均一性値uへの影響度を立体的な棒グラフとして示している。左側の列は、めっき液種Pdが強酸性である場合に、電流密度Pc、中間マスクサイズHbおよび開口率Wbの影響度を棒の長さで示している。中央の列は、めっき液種Pdが中酸性である場合に、電流密度Pc、中間マスクサイズHbおよび開口率Wbの影響度を棒の長さで示している。右側の列は、めっき液種Pdが弱酸性である場合に、電流密度Pc、中間マスクサイズHbおよび開口率Wbの影響度を棒の長さで示している。影響度には、たとえば探索用データの分析によって求められる相関係数を正規化した値を用いる。相関係数は、面内均一性値uと変数との相関の強さを示す。
詳細な説明の前に、全体処理について概説する。第1実施形態におけるめっき支援サーバ300は、準備フェーズ412の処理を実行するために、シミュレータ362および数値解析データ記憶部370を有する。シミュレータ362は、想定条件に基づいてシミュレーションを実行し、面内均一性値を算出する。面内均一性値は想定条件と対応づけられて、数値解析データ記憶部370に蓄積される。その他の機能ブロックについては、後述する。
めっき支援サーバ300は、通信部304、データ処理部306およびデータ格納部308を含む。
めっき支援装置200は、通信部204、データ処理部206、データ格納部208およびユーザインターフェース処理部202を含む。図13は、通信部204、データ処理部206およびデータ格納部208の詳細を示す。図14は、ユーザインターフェース処理部202の詳細を示す。
出力部216は、入力画面出力部280、実施条件出力部282、相関マップ出力部284および影響度グラフ出力部286を含む。入力画面出力部280は、入力画面をディスプレイに出力する。実施条件出力部282は、出力画面の実施条件をディスプレイに出力する。相関マップ出力部284は、出力画面の相関マップをディスプレイに出力する。影響度グラフ出力部286は、出力画面の影響度グラフをディスプレイに出力する。
準備フェーズ412において、めっき支援サーバ300の想定条件生成部360は、複数の想定条件を生成する(S10)。シミュレータ362は、生成された各想定条件によるシミュレーションを実行し、面内均一性値を求める(S12)。想定条件と面内均一性値は、数値解析データ記憶部270で記憶される。
めっき支援装置200の入力画面出力部280と指定値受付部290は、指定値の受付処理を実行する(S20)。具体的には、入力画面出力部280が入力画面を出力し、指定値受付部290が入力画面において入力された指定値を受け付ける。
実施条件探索部252は、上述したように複数の候補条件を生成する(S40)。回帰モデル実行部260は、1つの候補条件を線形回帰モデルに適用して面内均一性値を求める(S42)。未適用の候補条件があれば(S44のY)、実施条件探索部252は、S42において次の候補条件を適用する。未適用の候補条件がなければ(S44のN)、すべての候補条件に対する面内均一性値を求めたことになるので、実施条件探索部252は、そのうち最小の面内均一性値を特定する(S46)。そして、実施条件探索部252は、最小の面内均一性値に対応する候補条件を実施条件とする(S48)。ここでは、最小の面内均一性値を特定する例を示したが、最小でなくてもよい。実施条件探索部252は、少なくとも2回以上の線形回帰モデルの適用を行って、面内均一性の値がより小さい方を選択する。実施条件探索部252は、最小値以外の所定条件を満たす面内均一性値を特定してもよい。具体的には、実施条件探索部252が基準値以下の面内均一性値を特定してもよい。
数値解析データに基づく機械学習によって、均一性値を目的変数とし、一または複数の変数を説明変数とする学習モデルを生成してもよい。すなわち、回帰分析に代えて機械学習を行い、線形回帰モデルに代えて学習モデルを生成してもよい。第1実施形態の変形例におけるめっき支援装置200は、回帰分析部250に代えて機械学習部(不図示)を備え、回帰モデル記憶部272に代えて学習モデル記憶部(不図示)を備え、回帰モデル実行部260に代えて学習モデル実行部(不図示)を備える。
学習モデルは、たとえばニューラルネットワークを用いる。ニューラルネットワークの構成は、学習モデル部(不図示)に設定されている。ニューラルネットワークは、説明変数に対応する複数の入力ノードと、複数の中間ノードと、目的変数に対応する出力ノードを有する。この例では、シード層厚さWa、開口率Wb、めっき時間Pa、めっき膜の目標厚さPb、電流密度Pc、めっき液種Pd、アノードマスクサイズHaおよび中間マスクサイズHbに対応する入力ノードが設けられる。さらに、面内均一性値Uに対応する出力ノードが設けられる。
第2実施形態では、めっき支援サーバ300で準備フェーズ412の処理とモデル生成フェーズ414の処理を実行し、めっき支援装置200で探索フェーズ416の処理を実行する例について説明する。
第2実施形態におけるめっき支援サーバ300は、準備フェーズ412の処理を実行するために、第1実施形態と同様にシミュレータ362および数値解析データ記憶部370を有する。さらに、めっき支援サーバ300は、モデル生成フェーズ414の処理を実行するために、回帰分析部364を有する。回帰分析部364は、第1実施形態で説明した回帰分析部250と同様に、数値解析データに基づく回帰モデルを推計する。
準備フェーズ412について、S10に示した想定条件生成部360の処理とS12に示したシミュレータ362の処理は、第1実施形態の場合と同じである。
回帰分析部364は、数値解析データに基づいて回帰モデルを生成する(S52)。生成された回帰モデルは、めっき支援サーバ300の回帰モデル記憶部(不図示)に記憶される。そして、モデル送信部(不図示)は、回帰モデルをめっき支援装置200へ送信する(S54)。
第2実施形態を基礎として、回帰分析に代えて機械学習を行い、線形回帰モデルに代えて学習モデルを生成してもよい。第2実施形態の変形例におけるめっき支援サーバ300は、回帰分析部364に代えて機械学習部(不図示)を備える。第2実施形態の変形例におけるめっき支援装置200は、回帰モデル記憶部272に代えて学習モデル記憶部(不図示)を備え、回帰モデル実行部260に代えて学習モデル実行部(不図示)を備える。
第3実施形態では、めっき支援サーバ300で準備フェーズ412の処理、モデル生成フェーズ414の処理及び探索フェーズ416の処理を実行する例について説明する。
第3実施形態におけるめっき支援サーバ300は、準備フェーズ412の処理を実行するために、第1実施形態と同様にシミュレータ362および数値解析データ記憶部370を有する。また、めっき支援サーバ300は、第2実施形態と同様にモデル生成フェーズ414の処理を実行するために、回帰分析部364を有する。さらに、めっき支援サーバ300は、探索フェーズ416の処理を実行するために、実施条件探索部366を有する。実施条件探索部366は、第1実施形態で説明した実施条件探索部252と同様に、実施条件を探索する。
めっき支援装置200の入力画面出力部280と指定値受付部290は、上述の受付処理を実行する(S60)。めっき支援装置200の指定値送信部(不図示)は、指定値をめっき支援サーバ300へ送信する(S62)。
第3実施形態を基礎として、回帰分析に代えて機械学習を行い、線形回帰モデルに代えて学習モデルを生成してもよい。第3実施形態の変形例におけるめっき支援サーバ300は、回帰分析部364に代えて機械学習部(不図示)を備え、回帰モデル記憶部(不図示)に代えて学習モデル記憶部(不図示)を備え、回帰モデル実行部(不図示)に代えて学習モデル実行部(不図示)を備える。
第4実施形態では、準備フェーズ412の処理、モデル生成フェーズ414の処理及び探索フェーズ416の処理を、めっき支援装置200で実行する例について説明する。
第4実施形態におけるめっき支援装置200は、準備フェーズ412の処理を実行するために、シミュレータ258および数値解析データ記憶部270を有する。また、めっき支援装置200は、モデル生成フェーズ414の処理を実行するために、回帰分析部250を有する。さらに、めっき支援装置200は、探索フェーズ416の処理を実行するために、実施条件探索部252および指定値受付部290を有する。
準備フェーズ412において、めっき支援装置200の想定条件生成部(不図示)は、複数の想定条件を生成する(S80)。シミュレータ258は、各想定条件によるシミュレーションを実行し、面内均一性値を求める(S82)。
第4実施形態を基礎として、回帰分析に代えて機械学習を行い、線形回帰モデルに代えて学習モデルを生成してもよい。第4実施形態の変形例におけるめっき支援装置200は、回帰分析部250に代えて機械学習部(不図示)を備え、回帰モデル記憶部272に代えて学習モデル記憶部(不図示)を備え、回帰モデル実行部260に代えて学習モデル実行部(不図示)を備える。
上述の実施形態では、実施条件の変数のうち一部の変数について、操作者が値を指定する例を示したが、操作者がいずれの変数についても値を指定しなくてもよい。その場合には、実施条件探索部252は、すべての変数について候補値を設けて、それらを組み合わせて候補条件を設定する。出力画面には、推奨される実施条件すべての変数の値が表示される。
一般化線形モデルは、以下の式3を用いる。
βi+1×X1×X2 + βi+2×X1×X3 + ・・・ + E [式3]
変形例のめっき槽42では、中間マスク46と基板Wの間に、イオン電導制御体90を設置する。また、基板Wを回転させる回転機構(不図示)を設けて、基板Wを回転させる。基板Wの円形の中心を通る垂直方向の軸を、回転の中心軸とする。
多孔体の孔径は数十μmオーダー以下であり、多孔体の内部は3次元的な細孔ネットワークになっている。3次元的な細孔ネットワークでは、イオンが直進せず、曲がりながら進行する。すなわちイオン移動の進路が屈曲し、移動経路が多孔体の厚みよりも長くなる。このため、イオン移動の自由度が低く、多孔体の電気抵抗は大きくなる。
パンチングプレートの厚み方向に、柱状の孔が形成されている。孔径はmmオーダー以上である。パンチングプレートがめっき槽42に設定された状態で、イオンは基板Wに対して垂直に移動する。したがって、多孔体よりもイオン移動の自由度が高く、電気抵抗は小さい。
Claims (11)
- 基板の電解めっき処理に関する想定条件に基づいて、前記基板に形成されるめっき膜の面内均一性値を予測するシミュレータと、
複数の想定条件に関して、各想定条件を特定する一または複数の変数の値に、前記シミュレータによって予測された前記面内均一性値を対応づける数値解析データを記憶する記憶部と、
前記数値解析データに基づく回帰分析によって、前記面内均一性値を目的変数とし、前記一または複数の変数を説明変数とするモデルを推計する分析部と、
推計された前記モデルを用いて、めっき対象基板の電解めっき処理において形成されるめっき膜の面内均一性に関わる前記想定条件の推奨値である実施条件を探索する探索部と
を有することを特徴とするめっき支援システム。 - 基板の電解めっき処理に関する想定条件に基づいて、前記基板に形成されるめっき膜の面内均一性値を予測するシミュレータと、
複数の想定条件に関して、各想定条件を特定する一または複数の変数の値に、前記シミュレータによって予測された前記面内均一性値を対応づける数値解析データを記憶する記憶部と、
前記数値解析データに基づく機械学習によって、前記面内均一性値を目的変数とし、前記一または複数の変数を説明変数とするモデルを生成する学習部と、
生成された前記モデルを用いて、めっき対象基板の電解めっき処理において形成されるめっき膜の面内均一性に関わる前記想定条件の推奨値である実施条件を探索する探索部と
を有することを特徴とするめっき支援システム。 - 前記想定条件を特定する前記変数は、前記電解めっき処理を行うめっき槽内のアノードと前記基板の間に設けられているマスクの開口部のサイズを含み、
前記回帰分析は、非線形回帰による分析であることを特徴とする請求項1に記載のめっき支援システム。 - 前記想定条件を特定する前記変数は、前記基板において前記めっき膜が形成される電気活性表面の面積割合を示す開口率と、前記基板においてめっきが施される領域の数とを含み、
前記モデルは、交互作用項を含む回帰モデルであることを特徴とする請求項1に記載のめっき支援システム。 - 前記めっき対象基板の電解めっき処理において実施可能な複数の条件について、各条件に含まれる2以上の変数の値と前記面内均一性値の関係を、一括して表すグラフを出力するグラフ出力部を有し、
前記2以上の変数は、前記電解めっき処理を行うめっき槽内のアノードと前記基板の間に設けられているマスクの開口部のサイズを含むことを特徴とする請求項1から4のいずれかに記載のめっき支援システム。 - 前記実施条件が2つ以上の変数の値を含む場合に、当該2つ以上の変数の一部の変数の値を指定する指定部を有し、
前記探索部は、指定された前記一部の変数の値を適用して、前記実施条件を探索することを特徴とする請求項1から5のいずれかに記載のめっき支援システム。 - 基板の電解めっき処理に関する想定条件を特定する一または複数の変数の値と、前記想定条件において前記基板に形成されるめっき膜の面内均一性値のシミュレーション結果とを対応付ける数値解析データに基づく回帰分析によって、前記面内均一性値を目的変数とし、前記一または複数の変数を説明変数とするモデルを推計する機能と、
推計された前記モデルを用いて、めっき対象基板の電解めっき処理において形成されるめっき膜の面内均一性に関わる前記想定条件の推奨値である実施条件を探索する機能と
をコンピュータに発揮させることを特徴とするめっき支援プログラム。 - 基板の電解めっき処理に関する想定条件を特定する一または複数の変数の値と、前記想定条件において前記基板に形成されるめっき膜の面内均一性値のシミュレーション結果とを対応付ける数値解析データに基づく機械学習によって、前記面内均一性値を目的変数とし、前記一または複数の変数を説明変数とするモデルを生成する機能と、
生成された前記モデルを用いて、めっき対象基板の電解めっき処理において形成されるめっき膜の面内均一性に関わる前記想定条件の推奨値である実施条件を探索する機能と
をコンピュータに発揮させることを特徴とするめっき支援プログラム。 - 基板の電解めっき処理に関する想定条件を特定する一または複数の変数の値と、前記想定条件において前記基板に形成されるめっき膜の面内均一性値のシミュレーション結果とを対応付ける数値解析データに基づく回帰分析によって、前記面内均一性値を目的変数とし、前記一または複数の変数を説明変数とするモデルを推計する分析部と、
推計された前記モデルを用いて、めっき対象基板の電解めっき処理において形成されるめっき膜の面内均一性に関わる前記想定条件の推奨値である実施条件を探索する探索部と
を有することを特徴とするめっき支援装置。 - 基板の電解めっき処理に関する想定条件を特定する一または複数の変数の値と、前記想定条件において前記基板に形成されるめっき膜の面内均一性値のシミュレーション結果とを対応付ける数値解析データに基づく機械学習によって、前記面内均一性値を目的変数とし、前記一または複数の変数を説明変数とするモデルを生成する学習部と、
生成された前記モデルを用いて、めっき対象基板の電解めっき処理において形成されるめっき膜の面内均一性に関わる前記想定条件の推奨値である実施条件を探索する探索部と
を有することを特徴とするめっき支援装置。 - 基板に形成されるめっき膜の面内均一性値を予測するシミュレーションと、回帰分析または機械学習とによって、めっき槽内の構成を特定するハード条件及び電解めっき処理の制御を特定するプロセス条件を含む良好な実施条件を予測するデータ分析工程と、
前記ハード条件に従って前記めっき槽内の部品の位置と寸法の両方又は一方を調整し、前記プロセス条件のとおりめっき装置の制御パラメータを設定するセットアップ工程と、
前記基板がセットされた基板ホルダを前記めっき槽に入れ、前記めっき装置が電流を発生させてめっき処理を施すめっき処理工程と、
めっきが施された前記基板を取り出し、前記めっきの膜厚分布を計測し、前記膜厚分布に基づいて面内均一性値を算出する検査工程と、
前記膜厚分布と前記面内均一性値に基づいて、面内均一性を改善するために前記ハード条件と前記プロセス条件の両方又は一方を変更する調整工程と、を含み、
前記データ分析工程と前記セットアップ工程によるフィードフォワード制御を実施した後に、前記めっき処理工程と前記検査工程と前記調整工程とを繰り返すフィードバック制御によって、目標の面内均一性値が得られる実施条件を決定することを特徴とするめっき実施条件決定方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020005826A JP7358251B2 (ja) | 2020-01-17 | 2020-01-17 | めっき支援システム、めっき支援装置、めっき支援プログラムおよびめっき実施条件決定方法 |
CN202011579486.0A CN113139363A (zh) | 2020-01-17 | 2020-12-28 | 镀敷辅助系统、镀敷辅助装置以及存储介质 |
TW110100062A TWI841817B (zh) | 2020-01-17 | 2021-01-04 | 鍍敷支援系統、鍍敷支援裝置以及記錄媒體 |
KR1020210003962A KR20210093168A (ko) | 2020-01-17 | 2021-01-12 | 도금 지원 시스템, 도금 지원 장치 및 기록 매체 |
US17/149,691 US11773504B2 (en) | 2020-01-17 | 2021-01-14 | Plating support system, plating support device, and recording medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020005826A JP7358251B2 (ja) | 2020-01-17 | 2020-01-17 | めっき支援システム、めっき支援装置、めっき支援プログラムおよびめっき実施条件決定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021114073A JP2021114073A (ja) | 2021-08-05 |
JP7358251B2 true JP7358251B2 (ja) | 2023-10-10 |
Family
ID=76809853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020005826A Active JP7358251B2 (ja) | 2020-01-17 | 2020-01-17 | めっき支援システム、めっき支援装置、めっき支援プログラムおよびめっき実施条件決定方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11773504B2 (ja) |
JP (1) | JP7358251B2 (ja) |
KR (1) | KR20210093168A (ja) |
CN (1) | CN113139363A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7297180B1 (ja) | 2022-08-26 | 2023-06-23 | 株式会社荏原製作所 | 基板状態測定装置、めっき装置、及び基板状態測定方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050109624A1 (en) | 2003-11-25 | 2005-05-26 | Mackenzie King | On-wafer electrochemical deposition plating metrology process and apparatus |
WO2016203757A1 (ja) | 2015-06-18 | 2016-12-22 | 日本電気株式会社 | 制御装置、それを使用する情報処理装置、制御方法、並びにコンピュータ・プログラムが格納されているコンピュータ読み取り可能な記憶媒体 |
JP2019168453A (ja) | 2018-03-20 | 2019-10-03 | 株式会社Gsユアサ | 劣化推定装置、コンピュータプログラム及び劣化推定方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4282186B2 (ja) | 1999-11-19 | 2009-06-17 | 株式会社荏原製作所 | めっき解析方法 |
US20050183959A1 (en) * | 2000-04-13 | 2005-08-25 | Wilson Gregory J. | Tuning electrodes used in a reactor for electrochemically processing a microelectric workpiece |
US6689686B2 (en) * | 2001-09-27 | 2004-02-10 | Texas Instruments Incorporated | System and method for electroplating fine geometries |
US6630360B2 (en) * | 2002-01-10 | 2003-10-07 | Advanced Micro Devices, Inc. | Advanced process control (APC) of copper thickness for chemical mechanical planarization (CMP) optimization |
AU2003274370A1 (en) * | 2002-06-07 | 2003-12-22 | Praesagus, Inc. | Characterization adn reduction of variation for integrated circuits |
US7025860B2 (en) * | 2003-04-22 | 2006-04-11 | Novellus Systems, Inc. | Method and apparatus for the electrochemical deposition and removal of a material on a workpiece surface |
JP4136830B2 (ja) | 2003-07-10 | 2008-08-20 | 株式会社荏原製作所 | めっき装置 |
US8627243B1 (en) * | 2012-10-12 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for optimizing conductor patterns for ECP and CMP in semiconductor processing |
JP6545585B2 (ja) | 2014-10-16 | 2019-07-17 | 株式会社荏原製作所 | 基板ホルダおよびめっき装置 |
JP6335763B2 (ja) * | 2014-11-20 | 2018-05-30 | 株式会社荏原製作所 | めっき装置及びめっき方法 |
JP6859150B2 (ja) * | 2017-03-22 | 2021-04-14 | 株式会社荏原製作所 | めっき装置及びめっき槽構成の決定方法 |
CN113056575A (zh) * | 2018-11-19 | 2021-06-29 | 朗姆研究公司 | 用于防止在高对流电镀槽中起泡的横流导管 |
-
2020
- 2020-01-17 JP JP2020005826A patent/JP7358251B2/ja active Active
- 2020-12-28 CN CN202011579486.0A patent/CN113139363A/zh active Pending
-
2021
- 2021-01-12 KR KR1020210003962A patent/KR20210093168A/ko unknown
- 2021-01-14 US US17/149,691 patent/US11773504B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050109624A1 (en) | 2003-11-25 | 2005-05-26 | Mackenzie King | On-wafer electrochemical deposition plating metrology process and apparatus |
WO2016203757A1 (ja) | 2015-06-18 | 2016-12-22 | 日本電気株式会社 | 制御装置、それを使用する情報処理装置、制御方法、並びにコンピュータ・プログラムが格納されているコンピュータ読み取り可能な記憶媒体 |
JP2019168453A (ja) | 2018-03-20 | 2019-10-03 | 株式会社Gsユアサ | 劣化推定装置、コンピュータプログラム及び劣化推定方法 |
Also Published As
Publication number | Publication date |
---|---|
US11773504B2 (en) | 2023-10-03 |
US20210222315A1 (en) | 2021-07-22 |
CN113139363A (zh) | 2021-07-20 |
JP2021114073A (ja) | 2021-08-05 |
KR20210093168A (ko) | 2021-07-27 |
TW202129527A (zh) | 2021-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102281073B1 (ko) | 도금 해석 방법, 도금 해석 시스템, 및 도금 해석을 위한 컴퓨터 판독 가능 기억 매체 | |
US10947632B1 (en) | Electrochemical additive manufacturing method using deposition feedback control | |
US11232956B2 (en) | Electrochemical additive manufacturing of interconnection features | |
CN105986305B (zh) | 电镀装置中的电流密度的控制 | |
US6444481B1 (en) | Method and apparatus for controlling a plating process | |
JP7358251B2 (ja) | めっき支援システム、めっき支援装置、めっき支援プログラムおよびめっき実施条件決定方法 | |
JP3829281B2 (ja) | 膜厚分布解析方法、電子回路基板及び製造プロセスの設計装置 | |
Drews et al. | Multiscale simulations of copper electrodeposition onto a resistive substrate | |
US6511898B1 (en) | Method for controlling deposition parameters based on polysilicon grain size feedback | |
US20080271989A1 (en) | Apparatus for plating and method for controlling plating | |
CN110622288B (zh) | 电镀过程中监测籽晶层上的表面氧化物 | |
US20230059846A1 (en) | Electrochemical additive manufacturing method using deposition feedback control | |
TWI680294B (zh) | 電鍍銅液分析裝置及電鍍銅液分析方法 | |
Pohjoranta et al. | Microvia fill process model and control | |
CN114071014A (zh) | 一种提高ic载板线路图形成像精度的方法及系统 | |
KR20060090822A (ko) | 기판 표면상의 금속의 도금 동안 멀티-애노드 구성의 전류분포를 자동으로 제어하는 방법 및 시스템 | |
Lang et al. | Modeling and controlling layout dependent variations in semi-additive copper electrochemical plating | |
Lang et al. | Modelling pattern dependent variations in semi-additive copper electrochemical plating: AP/DFM: Advanced patterning/design for manufacturability | |
US20240162049A1 (en) | Electrochemical additive manufacturing system having conductive seed layer | |
JP2021028652A (ja) | リソグラフィ処理される半導体デバイスのためのプロセス制御方法 | |
TW202340542A (zh) | 改變光微影圖案以調整電鍍均勻性的方法及設備 | |
Fredenberg et al. | Simulation of copper deposition by electrochemical pattern replication | |
JP2023098121A (ja) | めっき装置およびめっき方法 | |
TW202105063A (zh) | 用於經光刻加工的半導體裝置的工藝控制方法 | |
Pohjoranta | Computational models for microvia fill process control |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230418 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230607 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230927 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7358251 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |