KR20210093168A - 도금 지원 시스템, 도금 지원 장치 및 기록 매체 - Google Patents

도금 지원 시스템, 도금 지원 장치 및 기록 매체 Download PDF

Info

Publication number
KR20210093168A
KR20210093168A KR1020210003962A KR20210003962A KR20210093168A KR 20210093168 A KR20210093168 A KR 20210093168A KR 1020210003962 A KR1020210003962 A KR 1020210003962A KR 20210003962 A KR20210003962 A KR 20210003962A KR 20210093168 A KR20210093168 A KR 20210093168A
Authority
KR
South Korea
Prior art keywords
plating
substrate
plane uniformity
variables
value
Prior art date
Application number
KR1020210003962A
Other languages
English (en)
Inventor
미츠히로 샤모토
마사시 시모야마
츠토무 나카다
히데하루 아오야마
마사유키 후지키
Original Assignee
에바라코포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에바라코포레이숀 filed Critical 에바라코포레이숀
Publication of KR20210093168A publication Critical patent/KR20210093168A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B13/00—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion
    • G05B13/02—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric
    • G05B13/04—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric involving the use of models or simulators
    • G05B13/048—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric involving the use of models or simulators using a predictor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41885—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by modeling, simulation of the manufacturing system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/31—Design entry, e.g. editors specifically adapted for circuit design
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/49—Nc machine tool, till multiple
    • G05B2219/49056—Control of flow of fluid or temperature as function of speed for uniform coating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/10—Numerical modelling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Evolutionary Computation (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Medical Informatics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Quality & Reliability (AREA)
  • Ceramic Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • General Factory Administration (AREA)
  • Complex Calculations (AREA)

Abstract

[과제] 도금 처리에서 얻어지는 면내 균일성을 높이기 위한 실시 조건을 결정하기 쉽게 한다.
[해결수단] 어떤 형태의 도금 지원 시스템은, 기판의 전해 도금 처리에 관한 상정 조건에 기초하여, 기판에 형성되는 도금막의 면내 균일성 값을 예측하는 시뮬레이터(362)와, 복수의 상정 조건에 관해, 각 상정 조건과 면내 균일성 값을 대응시키는 수치 해석 데이터를 기억하는 수치 해석 데이터 기억부(370)와, 수치 해석 데이터에 기초한 회귀 분석에 의해, 면내 균일성 값을 목적 변수로 하고, 상정 조건의 변수를 설명 변수로 하는 모델을 추계하는 회귀 분석부(250)와, 추계된 모델을 이용하여, 도금 대상 기판의 전해 도금 처리에서 형성되는 도금막의 면내 균일성에 관한 상정 조건의 추천값인 실시 조건을 탐색하는 실시 조건 탐색부(252)를 가진다.

Description

도금 지원 시스템, 도금 지원 장치 및 기록 매체{PLATING SUPPORT SYSTEM, PLATING SUPPORT DEVICE, AND RECORDING MEDIUM}
본 발명은, 도금 지원 시스템, 도금 지원 장치 및 도금 지원 프로그램에 관한 것이다.
반도체 웨이퍼 등의 원형 기판에 배선이나 범프(돌기형 전극)를 형성하는 수법으로서, 비교적 저가이고 처리 시간이 짧은 전해 도금법이 널리 이용되고 있다. 전해 도금법에 이용하는 도금 장치는, 표면을 노출시킨 상태로 기판을 보유지지하는 기판 홀더와, 기판과 대향하여 배치되는 애노드를 구비한다. 기판은, 기판 홀더를 개재하여 전원에 접속되고, 애노드는 이를 보유지지하는 애노드 홀더를 개재하여 전원에 접속된다. 도금 처리시에는, 이 기판 홀더마다 도금액 중에 침지시키고, 마찬가지로 도금액 중에 침지시킨 애노드와 기판의 사이에 전류를 인가함으로써, 기판 표면에 도전 재료를 퇴적시킨다.
일반적으로, 기판에 전기를 흘려보내기 위한 전기 접점은, 기판의 주연부에 배치된다. 이 때문에, 기판의 중앙부와 기판 주연부에서는 전기 접점까지의 거리가 다르고, 시드층의 전기 저항분만큼 기판의 중앙부와 기판 주연부에서 전위차가 발생한다. 따라서, 기판 중앙부에서 도금층은 얇아지고, 기판 주연부의 도금층은 두꺼워진다. 이 현상은, 「터미널 이펙트」라고 불린다.
기판 표면에서의 도금막의 두께의 균일함을 「면내 균일성」이라고 한다. 종래, 터미널 이펙트의 영향을 완화시켜 면내 균일성이 높은 도금막을 얻기 위해, 애노드와 기판의 사이에 형성되는 전기장의 제어가 이루어져 왔다. 예를 들어, 기판의 주연부에 대한 전기장을 차폐하는 차폐체를 구비한 기판 홀더(특허문헌 1)가 개시되어 있다. 특허문헌 2 및 특허문헌 3에는, 애노드 마스크에 의해 도금막의 면내 균일성을 향상시키는 기술이 개시되어 있다.
특허문헌 1: 일본공개특허 2016-079504호 공보 특허문헌 2: 일본공개특허 2016-098399호 공보 특허문헌 3: 일본공개특허 2005-029863호 공보 특허문헌 4: 일본공개특허 2001-152397호 공보
기판 상에 높은 면내 균일성을 가진 도금막이 얻어지는 것이 바람직하다. 그러나, 높은 면내 균일성을 갖는 도금막을 얻기 위해 적합한 차폐판이나 애노드 마스크의 크기를 선정하는 것은 용이하지 않다.
도금 처리의 실시 조건이 되는 그 밖의 조정 항목에 대해서도 마찬가지이다. 예를 들어, 극간 거리 등도 실시 조건에 포함되는데, 적합한 극간 거리를 선정하는 것도 어렵다. 특히, 조정 항목으로서 복수의 변수를 조정하는 경우에는, 조합에 의한 효과를 예측할 필요가 있어, 조정 난이도가 더해진다. 또, 특허문헌 4에는, 기판의 전해 도금 처리에 관한 상정 조건에 기초하여, 기판에 형성되는 도금막의 면내 균일성 값을 예측하는 시뮬레이터의 기술이 개시되어 있지만, 모든 조건에 관해 시뮬레이션을 행하는 것은 처리 부담이 크고, 현실적이지 않다.
본 발명은 이러한 사정을 감안하여 이루어진 것으로, 그 목적의 하나는, 높은 면내 균일성의 도금막을 얻기 위해 적합한 실시 조건의 결정을 평이화하고, 도금 처리 작업을 원활화함으로써, 생산 효율을 향상시키는 것에 있다.
본 발명의 어떤 형태는, 도금 지원 시스템이다. 이 도금 지원 시스템은, 기판의 전해 도금 처리에 관한 상정 조건에 기초하여, 기판에 형성되는 도금막의 면내 균일성 값을 예측하는 시뮬레이터와, 복수의 상정 조건에 관해, 각 상정 조건을 특정하는 하나 또는 복수의 변수의 값에, 시뮬레이터에 의해 예측된 면내 균일성 값을 대응시키는 수치 해석 데이터를 기억하는 기억부와, 수치 해석 데이터에 기초한 회귀 분석에 의해, 면내 균일성 값을 목적 변수로 하고, 하나 또는 복수의 변수를 설명 변수로 하는 모델을 추계(推計)하는 분석부와, 추계된 모델을 이용하여, 도금 대상 기판의 전해 도금 처리에서 형성되는 도금막의 면내 균일성에 관한 상정 조건의 추천값인 실시 조건을 탐색하는 탐색부를 가진다.
본 발명의 다른 형태는, 도금 지원 시스템이다. 이 도금 지원 시스템은, 기판의 전해 도금 처리에 관한 상정 조건에 기초하여, 기판에 형성되는 도금막의 면내 균일성 값을 예측하는 시뮬레이터와, 복수의 상정 조건에 관해, 각 상정 조건을 특정하는 하나 또는 복수의 변수의 값에, 시뮬레이터에 의해 예측된 면내 균일성 값을 대응시키는 수치 해석 데이터를 기억하는 기억부와, 수치 해석 데이터에 기초한 기계 학습에 의해, 면내 균일성 값을 목적 변수로 하고, 하나 또는 복수의 변수를 설명 변수로 하는 모델을 생성하는 학습부와, 생성된 모델을 이용하여, 도금 대상 기판의 전해 도금 처리에서 형성되는 도금막의 면내 균일성에 관한 상정 조건의 추천값인 실시 조건을 탐색하는 탐색부를 가진다.
본 발명의 또 다른 형태는, 도금 지원 프로그램을 기록하는 비일시적 컴퓨터 판독 가능한 기록 매체이다. 이 도금 지원 프로그램은, 기판의 전해 도금 처리에 관한 상정 조건을 특정하는 하나 또는 복수의 변수의 값과, 상정 조건에서 기판에 형성되는 도금막의 면내 균일성 값의 시뮬레이션 결과를 대응시키는 수치 해석 데이터에 기초한 회귀 분석에 의해, 면내 균일성 값을 목적 변수로 하고, 하나 또는 복수의 변수를 설명 변수로 하는 모델을 추계하는 기능과, 추계된 모델을 이용하여, 도금 대상 기판의 전해 도금 처리에서 형성되는 도금막의 면내 균일성에 관한 상정 조건의 추천값인 실시 조건을 탐색하는 기능을 컴퓨터에 발휘시킨다.
본 발명의 또 다른 형태는, 도금 지원 프로그램을 기록하는 비일시적 컴퓨터 판독 가능한 기록 매체이다. 이 도금 지원 프로그램은, 기판의 전해 도금 처리에 관한 상정 조건을 특정하는 하나 또는 복수의 변수의 값과, 상정 조건에서 기판에 형성되는 도금막의 면내 균일성 값의 시뮬레이션 결과를 대응시키는 수치 해석 데이터에 기초한 기계 학습에 의해, 면내 균일성 값을 목적 변수로 하고, 하나 또는 복수의 변수를 설명 변수로 하는 모델을 생성하는 기능과, 생성된 모델을 이용하여, 도금 대상 기판의 전해 도금 처리에서 형성되는 도금막의 면내 균일성에 관한 상정 조건의 추천값인 실시 조건을 탐색하는 기능을 컴퓨터에 발휘시킨다.
본 발명의 또 다른 형태는, 도금 지원 장치이다. 이 도금 지원 장치는, 기판의 전해 도금 처리에 관한 상정 조건을 특정하는 하나 또는 복수의 변수의 값과, 상정 조건에서 기판에 형성되는 도금막의 면내 균일성 값의 시뮬레이션 결과를 대응시키는 수치 해석 데이터에 기초한 회귀 분석에 의해, 면내 균일성 값을 목적 변수로 하고, 하나 또는 복수의 변수를 설명 변수로 하는 모델을 추계하는 분석부와, 추계된 모델을 이용하여, 도금 대상 기판의 전해 도금 처리에서 형성되는 도금막의 면내 균일성에 관한 상정 조건의 추천값인 실시 조건을 탐색하는 탐색부를 갖는 것을 특징으로 한다.
본 발명의 또 다른 형태는, 도금 지원 장치이다. 이 도금 지원 장치는, 기판의 전해 도금 처리에 관한 상정 조건을 특정하는 하나 또는 복수의 변수의 값과, 상정 조건에서 기판에 형성되는 도금막의 면내 균일성 값의 시뮬레이션 결과를 대응시키는 수치 해석 데이터에 기초한 기계 학습에 의해, 면내 균일성 값을 목적 변수로 하고, 하나 또는 복수의 변수를 설명 변수로 하는 모델을 생성하는 학습부와, 생성된 모델을 이용하여, 도금 대상 기판의 전해 도금 처리에서 형성되는 도금막의 면내 균일성에 관한 상정 조건의 추천값인 실시 조건을 탐색하는 탐색부를 갖는 것을 특징으로 하는 도금 지원 장치.
본 발명에 의하면, 도금 처리에서 얻어지는 면내 균일성을 높이기 위한 실시 조건을 결정하기 쉽게 할 수 있다.
도 1은, 도금조의 개요를 나타내는 도면이다.
도 2는, 피드 포워드 제어 및 피드백 제어의 개념도이다.
도 3은, 도금 지원 시스템의 구성도이다.
도 4는, 데이터 분석 공정에서의 단계의 천이도이다.
도 5는, 수치 해석 데이터의 구조도이다.
도 6은, 입력 화면의 예를 나타내는 도면이다.
도 7은, 탐색용 데이터의 구조도이다.
도 8은, 출력 화면의 예를 나타내는 도면이다.
도 9는, 상관 맵의 예이다.
도 10은, 영향도 그래프의 예이다.
도 11은, 제1 실시형태에서의 전체 처리의 개요도이다.
도 12는, 제1 실시형태에서의 도금 지원 서버의 기능 블록도이다.
도 13은, 제1 실시형태에서의 도금 지원 장치의 기능 블록도이다.
도 14는, 제1 실시형태에서의 도금 지원 장치의 기능 블록도이다.
도 15는, 제1 실시형태에서의 준비 단계 및 모델 생성 단계의 시퀀스도이다.
도 16은, 제1 실시형태에서의 탐색 단계의 시퀀스도이다.
도 17은, 도금 지원 장치에서의 탐색 처리 과정을 나타내는 흐름도이다.
도 18은, 뉴럴 네트워크의 구성도이다.
도 19는, 제2 실시형태에서의 전체 처리의 개요도이다.
도 20은, 제2 실시형태에서의 준비 단계 및 모델 생성 단계의 시퀀스도이다.
도 21은, 제3 실시형태에서의 전체 처리의 개요도이다.
도 22는, 제3 실시형태에서의 탐색 단계의 시퀀스도이다.
도 23은, 제4 실시형태에서의 전체 처리의 개요도이다.
도 24는, 제4 실시형태에서의 준비 단계 및 모델 생성 단계의 시퀀스도이다.
도 25는, 도금조의 변형예를 나타내는 도면이다.
도 26(a)은, 이온 도전 제어체의 사시도이다. 도 26(b)은, 다공체의 이온 도전 제어체의 단면도이다. 도 26(c)은, 펀칭 플레이트의 이온 도전 제어체의 단면도이다.
이하, 도면을 참조하면서, 본 실시형태에 대해 설명한다. 또, 이하의 실시형태 및 그 변형예에 있어서, 대략 동일한 구성 요소에 대해서는 동일한 부호를 부여하고, 그 설명을 적절히 생략한다.
[제1 실시형태]
도 1은, 도금조(42)의 개요를 나타내는 도면이다. 본 실시형태에 있어서, 기판(W)의 한쪽 면에 도금이 실시된다. 도금조(42) 중에는, 애노드 홀더(44), 중간 마스크(46), 패들(48), 기판 홀더(24)가 구비된다. 애노드 홀더(44)에는, 애노드(62)가 보유지지되어 있다. 애노드(62)는, 애노드 홀더(44) 내의 배선을 통해 외부 전원(80)에 접속되어 있다. 기판 홀더(24)에는, 원형의 기판(W)이 보유지지되어 있다. 도금 처리 중, 애노드(62)가 기판(W)의 표면에 대향하도록 배치된다.
애노드 홀더(44)와 기판 홀더(24)의 사이에 중간 마스크(46)가 설치되어 있다. 중간 마스크(46)에는, 개구부(58)가 설치되어 있다. 개구부(58)의 크기나 형상을 조정함으로써, 중간 마스크(46)와 기판(W)의 사이의 전기장이 조정된다. 중간 마스크(46)에 개구부(58)의 크기 혹은 형상의 가변 기능을 마련하여 조정해도 되고, 다른 크기 혹은 다른 형상의 개구부를 갖는 중간 마스크로 대신해도 된다. 애노드 홀더(44)와 기판 홀더(24)의 사이에, 기판(W)의 표면 근방의 도금액(60)을 교반하기 위한 패들(48)이 설치되어 있다. 패들(48)은, 예를 들어, 봉상(棒狀)의 부재로서, 연직 방향을 향하도록 도금조(42) 내에 설치된다. 패들(48)은, 구동 장치(50)에 의해 기판(W)의 표면에 대해 평행 이동할 수 있도록 구성된다. 중간 마스크(46)는, 레귤레이션 플레이트라고 불리는 조정판이어도 된다.
애노드 홀더(44)에는, 애노드 마스크(52)가 장착되어 있다. 개구부가 설치되어 있는 애노드 마스크(52)는, 고정부(54)에 의해 애노드 홀더(44)에 고정되어 있다. 애노드 마스크(52)는, 애노드 홀더(44)와 따로 설치되어도 된다.
애노드(62)와 기판(W)의 사이에 외부 전원(80)으로부터 전압이 인가되면, 외부 전원(80)을 통해, 애노드(62)로부터 기판(W)으로 전자가 흐른다. 이 전자에 의해, 도금액(60) 중의 기판(W) 근방의 금속 이온이 환원되어, 기판(W)의 표면에 도금이 이루어진다.
도금조(42)의 외주에는, 도금조(42)로부터 흘러넘친 도금액(60)을 받아들이는 외부조(66)가 설치되어 있다. 도금 장치는, 도금액(60)을 도금조(42)와 외부조(66)의 사이에서 순환시키는 순환 기구(68)를 구비하고 있다. 순환 기구(68)는, 외부조(66)와 도금조(42)를 접속하는 순환 라인(70)을 구비한다. 순환 라인(70)에는, 밸브(72), 펌프(74), 온도 제어 장치(76) 및 필터(78)가 각각 설치되어 있다. 외부조(66)의 배출구(30)로부터 순환 기구(68)에 도입된 도금액(60)은, 밸브(72), 펌프(74), 온도 제어 장치(76) 및 필터(78)를 경유하여, 공급구(32)로부터 도금조(42)로 되돌려진다.
도금막의 면내 균일성은, 기판(W)의 구성을 특정하는 웨이퍼 사양, 전해 도금 처리의 제어를 특정하는 프로세스 조건 및 도금조 내의 구성을 특정하는 하드 조건의 영향을 받는다. 제1 실시형태에서는, 웨이퍼 사양의 변수로서, 시드층 두께(Wa)와 개구율(Wb)을 예시한다. 개구율(Wb)은, 기판(W)에서 도금막이 형성되는 전기 활성 표면의 면적 비율이다. 마찬가지로 프로세스 조건의 변수로서, 도금 시간(Pa), 도금막의 목표 두께(Pb), 전류 밀도(Pc) 및 도금액 종류(Pd)를 예시한다. 도금액 종류(Pd)는, 강산성, 중산성 및 약산성의 값 중 어느 하나로 나타내는 것으로 한다. 각각 강산성, 중산성 및 약산성에 상당하는 소정값을 할당한다. 예를 들어, 강산성=3, 중산성=2, 약산성=1로 한다. 마찬가지로 하드 조건의 변수로서, 애노드 마스크 사이즈(Ha)와 중간 마스크 사이즈(Hb)를 예시한다. 애노드 마스크 사이즈(Ha)는, 애노드 마스크(52)에서의 원형의 개구부의 직경, 혹은 개구부의 치수를 나타낸다. 중간 마스크 사이즈(Hb)는, 중간 마스크(46)에서의 원형의 개구부의 직경을 나타낸다. 도금 처리의 실시 조건은, 이들 변수에 의해 특정된다.
종래는, 시행을 반복하여 실시 조건을 조정하는 피드백 제어에 의해, 양호한 실시 조건을 결정하였다. 즉, 도금 처리를 시행하여, 도금이 실시된 기판(W)에서의 도금막의 두께를 측정하여, 도금막의 두께 분포로부터 면내 균일성 값을 산출하고, 목표의 면내 균일성 값이 얻어질 때까지 실시 조건을 변경하여 시행을 반복한다. 실시 조건의 조정값의 판단과, 이에 의한 면내 균일성의 개선 예측은, 도금 처리에 관한 지식이나 경험에 의지하였다. 따라서, 숙달된 조작자가 아니면, 조정에 많은 공수를 필요로 하였다. 양산을 위한 초기 설정에 한정하지 않고, 양산 과정에서도 가공 대상의 기판 사양의 변경에 따라, 다시 실시 조건을 설정할 필요가 있다. 따라서, 도금 제품의 품질 향상과, 생산 효율 향상을 위해, 실시 조건의 조정을 정확하고 신속하게 행하는 것이 요구된다.
본 실시형태에서는, 피드백 제어 전에 양호한 실시 조건을 예측하고, 그 실시 조건을 적용하여 피드 포워드 제어를 실시한다. 이와 같이 하면, 피드백 제어의 초기 단계부터 적성이 높은 결과가 얻어지기 때문에, 실시 조건을 조정하는 공수가 저감된다. 즉, 원하는 면내 균일성 값을 얻기 위한 시행 횟수가 최소화된다. 또한, 도금 처리에 관한 지식이나 경험이 적은 조작자도, 비교적 용이하게 조정할 수 있다고 기대된다.
도 2는, 피드 포워드 제어 및 피드백 제어의 개념도이다.
데이터 분석 공정(410)에 있어서, 시뮬레이션과 회귀 분석의 기술에 의해, 양호한 실시 조건을 예측한다. 종래는, 전제가 되는 웨이퍼 사양에 적합한 하드 조건 및 프로세스 조건을 임의로 선정하였다. 여기서는, 웨이퍼 사양, 하드 조건 및 프로세스 조건을 포함하여 실시 조건으로 한다. 데이터 분석 공정(410)에 대해서는, 나중에 상술한다.
조작자는, 셋업 작업(420)에서, 데이터 분석 공정(410)으로부터 얻어진 실시 조건에 따라 도금 장치를 셋업한다. 구체적으로는, 조작자는, 하드 조건에 따라 도금조 내의 중간 마스크(46)로 대표되도록 조정 가능한 부품의 위치나 치수를 조정한다. 조작자는, 프로세스 조건과 같이 도금 장치의 제어 파라미터를 설정한다. 이 제어 파라미터를, 레시피라고 표현하는 경우도 있다. 여기까지가, 피드 포워드 제어에 상당한다.
도금 처리 공정(430)에서는, 기판(W)이 세팅된 기판 홀더를 도금조에 넣고, 전류를 발생시켜 도금 처리를 실시한다. 도금 장치는, 설정되어 있는 제어 파라미터나 조정된 하드 조건에 따라 도금 처리를 제어한다.
도금 처리가 끝나면, 조작자는, 도금이 실시된 기판(W)을 취출하고, 검사 공정(440)에서 검사 장치를 이용하여, 도금의 막두께 분포를 계측한다. 나아가 검사 장치(혹은 임의의 컴퓨터)는, 막두께 분포에 기초하여 면내 균일성 값을 산출한다.
조정 작업(450)에서는, 조작자가 검사 결과인 막두께 분포와 면내 균일성 값을 참고하여, 면내 균일성을 개선하기 위한 실시 조건을 예측하는 판단을 하여, 다음 시행으로 이동한다. 즉, 셋업 작업(420)과 도금 처리 공정(430)과 검사 공정(440)을 반복한다. 통상, 웨이퍼 사양은 변하지 않고, 하드 조건과 프로세스 조건 둘 다 또는 한쪽이 변경된다. 목표의 면내 균일성 값이 얻어질 때까지, 이들 공정을 계속 반복한다. 이 반복이, 피드백 제어에 상당한다. 이하에서는, 데이터 분석 공정(410)을 메인으로 하여, 도금 지원 시스템의 동작에 대해 설명한다.
도 3은, 도금 지원 시스템의 구성도이다.
도금 장치(100)에 부속되는 도금 지원 장치(200)는, 예를 들어 LAN(Local Area Network)을 통해 도금 장치(100)와 접속되어 있다. 도금 지원 장치(200)는, 도금 지원 서버(300)와 외부 네트워크(예를 들어, 인터넷이나 전용 회선)를 통해 접속되어 있다. 도금 지원 서버(300)는, 도금 지원 장치(200)에, 데이터 분석 공정(410)에 관한 서비스를 제공한다. 도금 지원 서버(300)와 도금 지원 장치(200)의 기능에 따라, 데이터 분석 공정(410)이 행해진다. 도금 지원 서버(300)는, 예를 들어 도금 장치(100)의 제조사가 제공한다. 도금 장치(100) 및 도금 지원 장치(200)는, 도금 장치(100)의 사용자에 의해 보유지지된다.
도 4는, 데이터 분석 공정(410)에서의 단계의 천이도이다.
데이터 분석 공정(410)은, 준비 단계(412), 모델 생성 단계(414) 및 탐색 단계(416)의 순으로 진행한다. 제1 실시형태에서는, 도금 지원 서버(300)에서 준비 단계(412)의 처리를 실행하고, 도금 지원 장치(200)에서 모델 생성 단계(414)의 처리와 탐색 단계(416)의 처리를 실행한다. 그 밖의 실장에 대해서는, 제2 실시형태부터 제4 실시형태에서 설명한다.
준비 단계(412)에서는, 복수의 상정 조건의 각각에 관한 시뮬레이션에 의해 면내 균일성 값을 추측하고, 회귀 분석의 기초가 되는 수치 해석 데이터를 준비한다. 상정 조건은, 실시 조건의 경우와 동종의 변수를 포함한다. 즉, 상정 조건은, 웨이퍼 사양, 하드 조건 및 프로세스 조건을 정한다. 단, 이 조건으로 실제로 도금 처리를 행하는 것은 아니고, 이 조건은 수치 해석에 있어서 이용되는 것이므로, 상정 조건이라고 부른다. 시뮬레이터는, 웨이퍼 사양, 하드 조건 및 프로세스 조건에 기초하여 도금조 내의 전기장을 해석하여, 기판(W)에서의 도금막의 형성 과정을 추측한다. 그리고, 시뮬레이터는, 도금 처리가 종료된 시점에서의 기판(W)에서의 피막의 막두께 분포를 얻는다. 막두께 분포의 데이터는, 기판(W) 상에서 균등한 밀도로 설정된 다수의 위치의 좌표와 그 위치에서의 도금막의 두께의 세트를 포함하고 있다. 막두께 분포에 기초하여, 이미 알려진 방법으로 면내 균일성 값이 산출된다. 면내 균일성 값은, 예를 들어 막두께의 표준편차/평균 막두께라고 정의된다. 혹은, 면내 균일성 값은, 막두께의 최대값과 최소값의 차/평균 막두께라고 정의되는 경우도 있다. 즉, 작은 면내 균일성 값은, 면내 균일성이 높은 것을 나타내고, 큰 면내 균일성 값은, 면내 균일성이 낮은 것을 나타낸다.
도 5는, 수치 해석 데이터의 구조도이다.
수치 해석 데이터는, 예를 들어 테이블 형식이다. 하나의 레코드는, 하나의 샘플을 나타내고, 상정 조건마다 행해지는 시뮬레이션에 대응한다. 시뮬레이터는, 다른 복수의 상정 조건에 대해 시뮬레이션을 행하여, 각각의 상정 조건에서 면내 균일성 값을 예측한다. 즉, 상정 조건에 관해 시뮬레이션을 행한 결과로서, 그 면내 균일성 값(U)이 얻어진 것을 나타내고 있다. 상정 조건은, 회귀 모델의 식에서의 설명 변수를 포함하고 있다. 이 예에서는, 상정 조건의 변수로서, 시드층 두께(Wa), 개구율(Wb), 도금 시간(Pa), 도금막의 목표 두께(Pb), 전류 밀도(Pc), 도금액 종류(Pd), 애노드 마스크 사이즈(Ha) 및 중간 마스크 사이즈(Hb)가 설정되어 있다. 각 변수 모두 소정 범위 내의 복수의 상정값이 선정되고, 이들 상정값을 조합하여 상정 조건이 생성된다. 예를 들어, 도금액 종류(Pd) 이외의 7종의 변수에 대해 N개의 상정값을 선정하고, 도금액 종류(Pd)에 대해 3개의 상정값을 선정한 경우에는, M=N의 7승×3과 같은 상정 조건이 생성된다.
도 4의 설명으로 되돌아간다. 모델 생성 단계(414)에서는, 수치 해석 데이터에 기초한 회귀 분석에 의해, 회귀 모델을 생성한다. 제1 실시형태~제4 실시형태에서는, 선형 회귀 모델을 생성하는 예를 설명한다. 비선형 회귀 모델을 생성하는 변형예에 대해서는, 후술한다.
선형 회귀 모델에서는, 이하의 식 1을 이용한다.
Y=β0+β1×X1+β2×X2+β3×X3+···+βi×Xi+E [식 1]
Y는, 목적 변수를 나타낸다. i는, 설명 변수의 수를 나타낸다. X1은, 제1 설명 변수를 나타내고, X2는, 제2 설명 변수를 나타내며, X3은, 제3 설명 변수를 나타내고, Xi는, 제i 설명 변수를 나타낸다. β0은, 상수를 나타내고, β1은, 제1 계수를 나타내며, β2는, 제2 계수를 나타내고, β3은, 제3 계수를 나타내며, βi는, 제i 계수를 나타낸다. E는, 오차항을 나타낸다. 오차항(E)은, 정규 분포를 따르는 것으로 한다. 즉, 오차항(E)은, 평균 및 표준편차에 의해 특정 가능하다.
본 실시형태에서의 선형 회귀 모델에서는, 면내 균일성 값(U)이, 목적 변수(Y)에 상당한다. 제1 설명 변수(X1)를 시드층 두께(Wa)로 하고, 제2 설명 변수(X2)를 개구율(Wb)로 하며, 제3 설명 변수(X3)를 도금 시간(Pa)으로 하고, 제4 설명 변수(X4)를 도금막의 목표 두께(Pb)로 하며, 제5 설명 변수(X5)를 전류 밀도(Pc)로 하고, 제6 설명 변수(X6)를 도금액 종류(Pd)로 하며, 제7 설명 변수(X7)를 애노드 마스크 사이즈(Ha)로 하고, 제8 설명 변수(X8)를 중간 마스크 사이즈(Hb)로 하면, 이 예에서의 선형 회귀 모델은, 이하의 식 2를 이용한다.
U=β0+β1×Wa+β2×Wb+β3×Pa+β4×Pb+β5×Pc+β6×Pd+β7×Ha+β8×Hb+E [식 2]
상술한 수치 해석 데이터에 기초하여 회귀 분석을 행하면, 상수(β0), 제1 계수(β1)~제8 계수(β8) 및 오차항(E)이 구해진다. 이에 따라, 선형 회귀 모델이 특정된다.
탐색 단계(416)에서는, 선형 회귀 모델을 이용하여, 실제로 도금 대상이 되는 기판(W)의 전해 도금 처리에서 형성되는 도금막의 면내 균일성이 보다 좋아지는 실시 조건을 탐색한다. 실시 조건의 변수 중, 일부의 변수에 대해서는, 조작자가 지정할 수 있도록 한다. 이 예에서는, 시드층 두께(Wa), 개구율(Wb), 도금 시간(Pa), 도금막의 목표 두께(Pb) 및 도금액 종류(Pd)의 값을 조작자가 지정하는 것으로 한다.
도 6은, 입력 화면의 예를 나타내는 도면이다.
상술한 변수의 값을 접수하기 위한 입력 화면이 도금 지원 장치(200)의 디스플레이에 표시된다. 조작자는, 도금 지원 장치(200)의 키보드나 마우스 등의 입력 디바이스를 조작하여, 이들의 지정값을 입력한다.
실시 조건의 나머지 변수에 대해서는, 후보값을 조합한 복수의 패턴을 생성한다. 이 예에서는, 전류 밀도(Pc), 애노드 마스크 사이즈(Ha) 및 중간 마스크 사이즈(Hb)에 대해 복수의 후보값을 마련하고, 이들을 조합한다. 그리고, 각 패턴의 후보값을 조작자가 지정한 값과 합하여, 후보 조건으로 한다. 후보 조건은, 탐색용 데이터로 설정된다.
도 7은, 탐색용 데이터의 구조도이다.
탐색용 데이터는, 예를 들어 테이블 형식으로, 후보 조건마다의 레코드를 가지고 있다. 이 예에서는, 시드층 두께(Wa_in(nm)), 개구율(Wb_in(%)), 도금 시간(Pa_in(초)), 도금막의 목표 두께(Pb_in(μm)), 도금액 종류(Pd)=중산성이라고 지정된 것으로 한다. 이 예에서, 도금 지원 장치(200)는, 전류 밀도(Pc)에 대해 Pc_min~Pc_max(10-2A/㎡)의 범위에 있어서, 소정 간격(예를 들어, 0.1)으로 후보값을 마련한다. 또한, 도금 지원 장치(200)는, 애노드 마스크 사이즈(Ha)에 대해 Ha_min~Ha_max(mm)의 범위에 있어서, 소정 간격(예를 들어, 1)으로 후보값을 마련한다. 나아가 도금 지원 장치(200)는, 중간 마스크 사이즈(Hb)에 대해 Hb_min~Hb_max(mm)의 범위에 있어서, 소정 간격(예를 들어, 1)으로 후보값을 마련한다.
그리고, 시드층 두께(Wa), 개구율(Wb), 도금 시간(Pa), 도금막의 목표 두께(Pb), 전류 밀도(Pc), 도금액 종류(Pd), 애노드 마스크 사이즈(Ha) 및 중간 마스크 사이즈(Hb)의 순으로, [Wa_in, Wb_in, Pa_in, Pb_in, Pc_min, 중산성, Ha_min, Hb_min]으로부터 [Wa_in, Wb_in, Pa_in, Pb_in, Pc_max, 중산성, Ha_max, Hb_max]까지의 R(=전류 밀도(Pc)의 후보값의 수×애노드 마스크 사이즈(Ha)의 후보값의 수×중간 마스크 사이즈(Hb)의 후보값의 수)과 같은 후보 조건을 생성한다.
도금 지원 장치(200)는, 각 상정 조건의 값을 선형 회귀 모델에 적용하여, u1로부터 uR까지의 면내 균일성 값(u)을 산출한다. 면내 균일성 값(u)은, 탐색용 데이터에 있어서 상정 조건에 대응된다.
도금 지원 장치(200)는, u1로부터 uR까지의 면내 균일성 값(u) 중 최소값에 대응하는 상정 조건을 특정하여, 실시 조건으로 한다. 만약 상정 조건 [Wa_in, Wb_in, Pa_in, Pb_in, Pc_s, 중산성, Ha_s, Hb_s]에서의 면내 균일성 값(uS)이 최소이면, 전류 밀도(Pc_s(10-2A/㎡)), 애노드 마스크 사이즈(Ha_s(mm)) 또한 중간 마스크 사이즈(Hb_s(mm))의 실시 조건으로, 가장 면내 균일성(u)이 높아진다고 추측되게 된다.
도 8은, 출력 화면의 예를 나타내는 도면이다.
추측 결과는, 출력 화면으로서 도금 지원 장치(200)의 디스플레이에 표시된다. 상술한 예의 경우에는, 전류 밀도(Pc_s(10-2A/㎡))로부터 산출되는 평균 전류값(Ac_s(A)), 애노드 마스크 사이즈(Ha_s(mm)) 및 중간 마스크 사이즈(Hb_s(mm))가 출력 화면에 표시된다. 이 때, 도금 시간=Pa_in(초)과 같이, 조작자의 지정값이 함께 표시되어도 된다. 또한, 추측된 면내 균일성 값이 함께 표시되어도 된다.
모든 상정 조건에 대해 시뮬레이션을 행하는 것은, 처리 부하가 높고 현실적이지 않다. 그 때문에, 상정 조건은 이산적이 되지 않을 수 없는 면이 있다. 따라서, 상정 조건보다 양호한 실시 조건이 있었다고 해도, 놓치게 된다.
본 실시형태에서는, 시뮬레이션의 결과에 기초하여 회귀 모델을 생성하고, 회귀 모델에 의해 다양한 후보 조건에서의 면내 균일성 값이 구해지도록 하였으므로, 연속적인 후보 조건 중에서 양호한 실시 조건을 추출할 수 있다. 예를 들어, 시뮬레이션에서의 상정 조건의 사이에 있는 실시 조건도 선출할 수 있다. 즉, 보다 치밀한 조건 선택을 행할 수 있게 된다. 회귀 분석의 기술을 이용함으로써, 시뮬레이션만으로는 다 예측할 수 없는 범위를 보완하는 의의가 있다.
또한, 회귀 분석의 기초 데이터를 시뮬레이션으로 생성하므로, 실제의 시험을 행할 필요가 없어, 비용의 저감을 도모할 수 있다는 면도 있다. 대체로, 도금 처리에서 얻어지는 면내 균일성을 높이기 위한 실시 조건을 결정하기 쉽다.
나아가 출력 화면에는, 상관 맵 및 영향도 그래프도 표시된다.
도 9는, 상관 맵의 예이다.
가로축은, 애노드 마스크 사이즈(Ha)를 나타낸다. 세로축은, 중간 마스크 사이즈(Hb)를 나타낸다. 좌표 공간에는, 애노드 마스크 사이즈(Ha)와 중간 마스크 사이즈(Hb)에 대응하여 추측되는 면내 균일성 값(u)을 색 구분하여 나타낸다. 면내 균일성 값(u)이 작아지는 조건에 상당하는 위치는, 난색(暖色)으로 나타나고, 면내 균일성 값(u)이 커지는 조건에 상당하는 위치는, 한색(寒色)으로 나타난다. 중심 영역(500)은 적색으로 표시되고, 제1 주변 영역(502)은 등색으로 표시되며, 제2 주변 영역(504)은 황색으로 표시되고, 제4 주변 영역(506)은 녹색으로 표시되며, 제5 주변 영역(508)은 청색으로 표시된다. 지면의 형편에 따라, 그라데이션을 5단계로 나타내고 있지만, 더 많은 단계로 나타내도록 해도 된다. 명도나 채도 등 다른 색채 표현에 의해 그라데이션을 나타내도 된다. 혹은, 등치선도로 면내 균일성 값(u)을 나타내도 된다.
조작자는, 상관 맵을 참조하면, 애노드 마스크 사이즈(Ha) 혹은 중간 마스크 사이즈(Hb)를 변화시킨 경우에, 면내 균일성 값(u)에 어떠한 영향을 미치는지를 한눈에 파악할 수 있다.
이 예에서는, 애노드 마스크 사이즈(Ha)와 중간 마스크 사이즈(Hb)의 관계에 따라, 면내 균일성 값(u)이 변화하는 모습을 나타내고 있지만, 다른 2개의 변수의 관계에 따라, 면내 균일성 값(u)이 변화하는 모습을 나타내도 된다. 상관 맵은, 도금 대상 기판의 전해 도금 처리에서 실시 가능한 복수의 조건에 대해, 각 조건에 포함되는 2개 이상의 변수의 값과 면내 균일성 값(u)의 관계를, 일괄하여 나타내는 그래프의 예이다.
도 10은, 영향도 그래프의 예이다.
이 예는, 전류 밀도(Pc), 중간 마스크 사이즈(Hb) 및 개구율(Wb)에 관해, 면내 균일성 값(u)에의 영향도를 입체적인 막대그래프로서 나타내고 있다. 좌측의 열은, 도금액 종류(Pd)가 강산성인 경우에, 전류 밀도(Pc), 중간 마스크 사이즈(Hb) 및 개구율(Wb)의 영향도를 막대의 길이로 나타내고 있다. 중앙의 열은, 도금액 종류(Pd)가 중산성인 경우에, 전류 밀도(Pc), 중간 마스크 사이즈(Hb) 및 개구율(Wb)의 영향도를 막대의 길이로 나타내고 있다. 우측의 열은, 도금액 종류(Pd)가 약산성인 경우에, 전류 밀도(Pc), 중간 마스크 사이즈(Hb) 및 개구율(Wb)의 영향도를 막대의 길이로 나타내고 있다. 영향도에는, 예를 들어 탐색용 데이터의 분석에 의해 구해지는 상관 계수를 정규화한 값을 이용한다. 상관 계수는, 면내 균일성 값(u)과 변수의 상관의 강도를 나타낸다.
조작자는, 영향도 그래프를 참조하면, 전류 밀도(Pc), 중간 마스크 사이즈(Hb) 및 개구율(Wb) 중, 어느 변수가 보다 면내 균일성 값(u)에 영향을 주기 쉬운지를 한눈에 파악할 수 있다. 여기서 예시한 전류 밀도(Pc), 중간 마스크 사이즈(Hb) 및 개구율(Wb) 이외의 설명 변수에 대해 영향도 그래프를 나타내도 된다.
또, 출력 화면은, 도금 지원 장치(200)로부터 도금 장치(100)로 보내져, 도금 장치(100)의 디스플레이에도 표시된다. 셋업 작업(420)의 편의를 위해서이다. 조작자는, 출력 화면을 참고하여, 도금 장치(100)의 셋업 작업(420)에 착수한다.
또, 준비 단계(412), 모델 생성 단계(414) 및 탐색 단계(416)는, 시간적으로 연속되어도 되고, 연속되지 않아도 된다. 준비 단계(412)를 끝내고 나서, 모델 생성 단계(414)를 시작하기까지 시간이 비어도 된다. 모델 생성 단계(414)를 끝내고 나서, 탐색 단계(416)를 시작하기까지 시간이 비어도 된다. 각 단계의 처리는, 도금 지원 서버(300) 및 도금 지원 장치(200)의 어느 것에서 행해져도 된다. 다른 실장예에 대해서는, 제2 실시형태~제4 실시형태에서 설명한다.
도 11은, 제1 실시형태에서의 전체 처리의 개요도이다.
상세한 설명 전에, 전체 처리에 대해 개략 설명한다. 제1 실시형태에서의 도금 지원 서버(300)는, 준비 단계(412)의 처리를 실행하기 위해, 시뮬레이터(362) 및 수치 해석 데이터 기억부(370)를 가진다. 시뮬레이터(362)는, 상정 조건에 기초하여 시뮬레이션을 실행하여, 면내 균일성 값을 산출한다. 면내 균일성 값은 상정 조건과 대응되어, 수치 해석 데이터 기억부(370)에 축적된다. 그 밖의 기능 블록에 대해서는, 후술한다.
제1 실시형태에서의 도금 지원 장치(200)는, 모델 생성 단계(414)의 처리와 탐색 단계(416)의 처리를 실행하기 위해, 회귀 분석부(250), 실시 조건 탐색부(252) 및 지정값 접수부(290)를 가진다. 도금 지원 장치(200)는 도금 지원 서버(300)로부터 수치 해석 데이터를 얻고, 회귀 분석부(250)가 수치 해석 데이터에 기초하여 회귀 모델을 추계한다. 지정값 접수부(290)는, 조작자에 의한 일부의 변수에 관해 값의 지정을 접수하고, 실시 조건 탐색부(252)는, 지정값을 전제로 하는 후보 조건을 회귀 모델에 적용하여 면내 균일성 값을 산출한다. 보다 좋은 면내 균일성 값에 대응하는 후보 조건이, 실시 조건으로서 추천된다. 그 밖의 기능 블록에 대해서는, 후술한다.
도금 지원 시스템에 포함되는 도금 지원 서버(300) 및 도금 지원 장치(200)의 각 구성 요소는, CPU(Central Processing Unit) 및 각종 코프로세서 등의 연산기, 메모리나 스토리지 등의 기억 장치, 이들을 연결하는 유선 또는 무선의 통신선을 포함하는 하드웨어와, 기억 장치에 저장되어, 연산기에 처리 명령을 공급하는 소프트웨어에 의해 실현된다. 컴퓨터 프로그램은, 디바이스 드라이버, 오퍼레이팅 시스템, 이들의 상위층에 위치하는 각종 어플리케이션 프로그램, 또한 이들 프로그램에 공통 기능을 제공하는 라이브러리에 의해 구성되어도 된다. 이하에 설명하는 각 블록은, 하드웨어 단위의 구성이 아니라, 기능 단위의 블록을 나타내고 있다.
도 12는, 도금 지원 서버(300)의 기능 블록도이다.
도금 지원 서버(300)는, 통신부(304), 데이터 처리부(306) 및 데이터 저장부(308)를 포함한다.
통신부(304)는, 외부 네트워크와 LAN을 통해 도금 지원 장치(200)와의 통신 처리를 담당한다. 데이터 저장부(308)는 각종 데이터를 저장한다. 데이터 처리부(306)는, 통신부(304)에 의해 취득된 데이터와, 데이터 저장부(308)에 저장되어 있는 데이터에 기초하여 각종 처리를 실행한다. 데이터 처리부(306)는, 통신부(304) 및 데이터 저장부(308)의 인터페이스로서도 기능한다.
데이터 처리부(306)는, 상정 조건 생성부(360) 및 시뮬레이터(362)를 포함한다. 상정 조건 생성부(360)는, 상술한 바와 같이 상정 조건을 생성한다.
데이터 저장부(308)는, 수치 해석 데이터 기억부(370)를 포함한다. 수치 해석 데이터 기억부(370)는, 도 5에 예시한 수치 해석 데이터를 기억한다.
통신부(304)는, 데이터를 수신하는 수신부(312)와, 데이터를 송신하는 송신부(314)를 포함한다. 수신부(312)는, 데이터 요구 수신부(320)를 포함한다. 데이터 요구 수신부(320)는, 도금 지원 장치(200)로부터 데이터 요구를 수신한다. 데이터 요구는, 수치 해석 데이터의 요구를 의미한다. 송신부(314)는, 수치 해석 데이터 송신부(340)를 포함한다. 수치 해석 데이터 송신부(340)는, 수치 해석 데이터를 도금 지원 장치(200)로 송신한다.
도 13과 도 14는, 도금 지원 장치(200)의 기능 블록도이다.
도금 지원 장치(200)는, 통신부(204), 데이터 처리부(206), 데이터 저장부(208) 및 사용자 인터페이스 처리부(202)를 포함한다. 도 13은, 통신부(204), 데이터 처리부(206) 및 데이터 저장부(208)의 상세를 나타낸다. 도 14는, 사용자 인터페이스 처리부(202)의 상세를 나타낸다.
통신부(204)는, 외부 네트워크와 LAN을 통해 도금 지원 서버(300)와의 통신 처리를 담당하고, 나아가 LAN을 통해 도금 장치(100)와의 통신 처리를 담당한다. 데이터 저장부(208)는 각종 데이터를 저장한다. 데이터 처리부(206)는, 통신부(204)에 의해 취득된 데이터와, 사용자 인터페이스 처리부(202)를 통해 입력된 조작 지시 및 데이터 저장부(208)에 저장되어 있는 데이터에 기초하여 각종 처리를 실행한다. 데이터 처리부(206)는, 통신부(204), 사용자 인터페이스 처리부(202) 및 데이터 저장부(208)의 인터페이스로서도 기능한다. 사용자 인터페이스 처리부(202)는, 키보드나 터치 패널 등의 입력 디바이스를 통해 조작자의 지시를 접수하는 것 외에, 화상 표시나 음성 출력 등, 사용자 인터페이스에 관한 처리를 담당한다.
통신부(204)는, 데이터를 수신하는 수신부(212)와, 데이터를 송신하는 송신부(214)를 포함한다. 수신부(212)는, 수치 해석 데이터 수신부(220)를 포함한다. 수치 해석 데이터 수신부(220)는, 도금 지원 서버(300)로부터 수치 해석 데이터를 수신한다.
송신부(214)는, 데이터 요구 송신부(230), 실시 조건 송신부(232), 상관 맵 송신부(234) 및 영향도 그래프 송신부(236)를 포함한다. 데이터 요구 송신부(230)는, 데이터 요구를 도금 지원 서버(300)로 송신한다. 실시 조건 송신부(232)는, 실시 조건을 도금 장치(100)로 송신한다. 상관 맵 송신부(234)는, 상관 맵을 도금 장치(100)로 송신한다. 영향도 그래프 송신부(236)는, 영향도 그래프를 도금 장치(100)로 송신한다.
데이터 처리부(206)는, 회귀 분석부(250), 실시 조건 탐색부(252), 상관 맵 작성부(254) 및 영향도 그래프 작성부(256)를 포함한다. 실시 조건 탐색부(252)는, 회귀 모델 실행부(260)를 포함한다. 회귀 모델 실행부(260)는, 선형 회귀 모델에 상정 조건을 적용하여 면내 균일성 값을 산출한다. 상관 맵 작성부(254)는, 상관 맵을 작성한다. 영향도 그래프 작성부(256)는, 영향도 그래프를 작성한다.
데이터 저장부(208)는, 수치 해석 데이터 기억부(270), 회귀 모델 기억부(272) 및 탐색용 데이터 기억부(274)를 포함한다. 회귀 모델 기억부(272)는, 선형 회귀 모델을 기억한다. 탐색용 데이터 기억부(274)는, 탐색용 데이터를 기억한다.
도 14에 도시된 바와 같이, 사용자 인터페이스 처리부(202)는, 조작자에 대해 화상이나 음성 등의 각종 정보를 출력하는 출력부(216)와, 조작자로부터의 입력을 접수하는 입력부(218)를 포함한다.
출력부(216)는, 입력 화면 출력부(280), 실시 조건 출력부(282), 상관 맵 출력부(284) 및 영향도 그래프 출력부(286)를 포함한다. 입력 화면 출력부(280)는, 입력 화면을 디스플레이에 출력한다. 실시 조건 출력부(282)는, 출력 화면의 실시 조건을 디스플레이에 출력한다. 상관 맵 출력부(284)는, 출력 화면의 상관 맵을 디스플레이에 출력한다. 영향도 그래프 출력부(286)는, 출력 화면의 영향도 그래프를 디스플레이에 출력한다.
입력부(218)는, 지정값 접수부(290)를 포함한다. 지정값 접수부(290)는, 입력 화면에서 입력되는 지정값을 접수한다.
도 15는, 제1 실시형태에서의 준비 단계(412) 및 모델 생성 단계(414)의 시퀀스도이다.
준비 단계(412)에 있어서, 도금 지원 서버(300)의 상정 조건 생성부(360)는, 복수의 상정 조건을 생성한다(S10). 시뮬레이터(362)는, 생성된 각 상정 조건에 의한 시뮬레이션을 실행하여, 면내 균일성 값을 구한다(S12). 상정 조건과 면내 균일성 값은, 수치 해석 데이터 기억부(270)에서 기억된다.
모델 생성 단계(414)에 있어서, 도금 지원 장치(200)의 데이터 요구 송신부(230)는, 데이터 요구를 도금 지원 서버(300)로 송신한다(S14). 상술한 바와 같이, 데이터 요구는, 수치 해석 데이터의 요구를 의미한다.
도금 지원 서버(300)의 데이터 요구 수신부(320)가 데이터 요구를 수신하면, 수치 해석 데이터 송신부(340)는, 수치 해석 데이터를 도금 지원 장치(200)로 송신한다(S16).
도금 지원 장치(200)의 수치 해석 데이터 수신부(220)가 수신한 수치 해석 데이터는, 수치 해석 데이터 기억부(270)에서 기억된다. 회귀 분석부(250)는, 수치 해석 데이터에 기초하여 선형 회귀 모델을 생성한다(S18). 생성된 선형 회귀 모델은, 회귀 모델 기억부(272)에 기억된다.
도 16은, 제1 실시형태에서의 탐색 단계(416)의 시퀀스도이다.
도금 지원 장치(200)의 입력 화면 출력부(280)와 지정값 접수부(290)는, 지정값의 접수 처리를 실행한다(S20). 구체적으로는, 입력 화면 출력부(280)가 입력 화면을 출력하고, 지정값 접수부(290)가 입력 화면에서 입력된 지정값을 접수한다.
도금 지원 장치(200)의 실시 조건 탐색부(252)는, 실시 조건을 탐색하는 처리를 실행한다(S22). 이 탐색 처리에 대해서는, 도 17에 관련하여 후술한다. 데이터 처리부(206)는, 상관 맵 및 영향도 그래프의 작도 처리를 실행한다(S24). 구체적으로는, 상관 맵 작성부(254)가 상관 맵을 작성하고, 영향도 그래프 작성부(256)가 영향도 그래프를 작성한다.
도금 지원 장치(200)의 출력부(216)는, 실시 조건, 상관 맵 및 영향도 그래프의 출력 처리를 실행한다(S26). 구체적으로는, 실시 조건 출력부(282)는, 출력 화면의 실시 조건을 디스플레이에 출력한다. 상관 맵 출력부(284)는, 출력 화면의 상관 맵을 디스플레이에 출력한다. 영향도 그래프 출력부(286)는, 출력 화면의 영향도 그래프를 디스플레이에 출력한다. 송신부(214)는, 실시 조건, 상관 맵 및 영향도 그래프의 송신 처리를 실행한다(S28). 실시 조건 송신부(232)는, 실시 조건을 도금 장치(100)로 송신한다. 상관 맵 송신부(234)는, 상관 맵을 도금 장치(100)로 송신한다. 영향도 그래프 송신부(236)는, 영향도 그래프를 도금 장치(100)로 송신한다.
도금 장치(100)의 수신부(도시생략)가 실시 조건, 상관 맵 및 영향도 그래프를 수신하면, 도금 장치(100)의 출력부(도시생략)는, 실시 조건, 상관 맵 및 영향도 그래프를 디스플레이에 출력한다(S30).
도 17은, 도금 지원 장치(200)에서의 탐색 처리 과정을 나타내는 흐름도이다.
실시 조건 탐색부(252)는, 상술한 바와 같이 복수의 후보 조건을 생성한다(S40). 회귀 모델 실행부(260)는, 하나의 후보 조건을 선형 회귀 모델에 적용하여 면내 균일성 값을 구한다(S42). 미적용된 후보 조건이 있으면(S44의 Y), 실시 조건 탐색부(252)는, S42에서 다음 후보 조건을 적용한다. 미적용된 후보 조건이 없으면(S44의 N), 모든 후보 조건에 대한 면내 균일성 값을 구한 것이 되므로, 실시 조건 탐색부(252)는, 그 중 최소의 면내 균일성 값을 특정한다(S46). 그리고, 실시 조건 탐색부(252)는, 최소의 면내 균일성 값에 대응하는 후보 조건을 실시 조건으로 한다(S48). 여기서는, 최소의 면내 균일성 값을 특정하는 예를 나타내었지만, 최소가 아니어도 된다. 실시 조건 탐색부(252)는, 적어도 2회 이상의 선형 회귀 모델의 적용을 행하여, 면내 균일성의 값이 보다 작은 쪽을 선택한다. 실시 조건 탐색부(252)는, 최소값 이외의 소정 조건을 만족하는 면내 균일성 값을 특정해도 된다. 구체적으로는, 실시 조건 탐색부(252)가 기준값 이하의 면내 균일성 값을 특정해도 된다.
[제1 실시형태의 변형예]
수치 해석 데이터에 기초한 기계 학습에 의해, 균일성 값을 목적 변수로 하고, 하나 또는 복수의 변수를 설명 변수로 하는 학습 모델을 생성해도 된다. 즉, 회귀 분석 대신에 기계 학습을 행하여, 선형 회귀 모델 대신에 학습 모델을 생성해도 된다. 제1 실시형태의 변형예에서의 도금 지원 장치(200)는, 회귀 분석부(250) 대신에 기계 학습부(도시생략)를 구비하고, 회귀 모델 기억부(272) 대신에 학습 모델 기억부(도시생략)를 구비하며, 회귀 모델 실행부(260) 대신에 학습 모델 실행부(도시생략)를 구비한다.
도 18은, 뉴럴 네트워크의 구성도이다.
학습 모델은, 예를 들어 뉴럴 네트워크를 이용한다. 뉴럴 네트워크의 구성은, 학습 모델부(도시생략)에 설정되어 있다. 뉴럴 네트워크는, 설명 변수에 대응하는 복수의 입력 노드와, 복수의 중간 노드와, 목적 변수에 대응하는 출력 노드를 가진다. 이 예에서는, 시드층 두께(Wa), 개구율(Wb), 도금 시간(Pa), 도금막의 목표 두께(Pb), 전류 밀도(Pc), 도금액 종류(Pd), 애노드 마스크 사이즈(Ha) 및 중간 마스크 사이즈(Hb)에 대응하는 입력 노드가 설치된다. 나아가 면내 균일성 값(U)에 대응하는 출력 노드가 설치된다.
모델 생성 단계(414)에서, 기계 학습부(도시생략)는, 수치 해석 데이터의 각 샘플에 대해, 상정 조건의 각 변수의 값을 그 변수의 입력 노드에 설정하고, 면내 균일성 값(U)을 출력 노드에 설정한다. 그리고, 기계 학습부(도시생략)는, 각 샘플에 관해 중량 데이터를 조정한다. 이와 같이 하여, 뉴럴 네트워크에서 최적해가 되는 중량 데이터를 학습시킨다. 중량 데이터는, 학습 모델부(도시생략)에 기억된다.
탐색 단계(416)에서, 학습 모델 실행부(도시생략)는, 후보 조건에 포함되는 변수의 값을 그 변수의 입력 노드에 설정하고, 학습 완료된 중량 데이터를 사용하여 뉴럴 네트워크의 연산을 행한다. 이에 의해, 출력 노드로부터 추측되는 면내 균일성 값(u)을 얻을 수 있다. 실시 조건 탐색부(252)에서는, 회귀 모델 실행부(260)로부터 얻어지는 면내 균일성 값(u) 대신에, 학습 모델 실행부(도시생략)로부터 얻어지는 면내 균일성 값(u)을 이용한다.
회귀 분석의 경우보다 기계 학습이 면내 균일성 값(u)의 추측의 정밀도가 높으면, 기계 학습에 의해 면내 균일성 값(u)을 추측해도 된다.
[제2 실시형태]
제2 실시형태에서는, 도금 지원 서버(300)에서 준비 단계(412)의 처리와 모델 생성 단계(414)의 처리를 실행하고, 도금 지원 장치(200)에서 탐색 단계(416)의 처리를 실행하는 예에 대해 설명한다.
도 19는, 제2 실시형태에서의 전체 처리의 개요도이다.
제2 실시형태에서의 도금 지원 서버(300)는, 준비 단계(412)의 처리를 실행하기 위해, 제1 실시형태와 마찬가지로 시뮬레이터(362) 및 수치 해석 데이터 기억부(370)를 가진다. 나아가 도금 지원 서버(300)는, 모델 생성 단계(414)의 처리를 실행하기 위해, 회귀 분석부(364)를 가진다. 회귀 분석부(364)는, 제1 실시형태에서 설명한 회귀 분석부(250)와 마찬가지로, 수치 해석 데이터에 기초한 회귀 모델을 추계한다.
그 밖에, 도금 지원 서버(300)의 데이터 저장부(308)는, 회귀 모델을 기억하는 회귀 모델 기억부(도시생략)를 포함한다. 도금 지원 서버(300)의 수신부(312)는, 모델 요구를 수신하는 모델 요구 수신부(도시생략)를 포함한다. 도금 지원 서버(300)의 송신부(314)는, 선형 회귀 모델을 도금 지원 장치(200)로 송신하는 모델 송신부(도시생략)를 포함한다. 선형 회귀 모델은, 목표 변수의 종류, 설명 변수의 종류, 각 계수 및 오차항의 정의 등을 포함한다.
제2 실시형태에서의 도금 지원 장치(200)는, 탐색 단계(416)의 처리를 실행하기 위해, 제1 실시형태와 마찬가지로 실시 조건 탐색부(252) 및 지정값 접수부(290)를 가진다.
그 밖에, 도금 지원 장치(200)의 수신부(212)는, 도금 지원 서버(300)로부터 선형 회귀 모델을 수신하는 모델 수신부(도시생략)를 포함한다. 도금 지원 장치(200)의 송신부(214)는, 모델 요구를 도금 지원 서버(300)로 송신하는 모델 요구 송신부(도시생략)를 포함한다.
도 20은, 제2 실시형태에서의 준비 단계(412) 및 모델 생성 단계(414)의 시퀀스도이다.
준비 단계(412)에 대해, S10에 나타낸 상정 조건 생성부(360)의 처리와 S12에 나타낸 시뮬레이터(362)의 처리는, 제1 실시형태의 경우와 동일하다.
모델 생성 단계(414)에 있어서, 도금 지원 장치(200)의 모델 요구 송신부(도시생략)는, 모델 요구를 도금 지원 서버(300)로 송신한다(S50).
도금 지원 서버(300)의 모델 요구 수신부(도시생략)가 모델 요구를 수신하면, 회귀 분석부(364)는, 수치 해석 데이터에 기초하여 회귀 모델을 생성한다(S52). 생성된 회귀 모델은, 도금 지원 서버(300)의 회귀 모델 기억부(도시생략)에 기억된다. 그리고, 모델 송신부(도시생략)는, 회귀 모델을 도금 지원 장치(200)로 송신한다(S54).
도금 지원 장치(200)의 모델 수신부(도시생략)에 의해 수신된 회귀 모델은, 회귀 모델 기억부(272)에서 기억된다.
제2 실시형태에서의 탐색 단계(416)의 시퀀스는, 도 16에 관련하여 설명한 제1 실시형태에서의 탐색 단계(416)의 시퀀스와 마찬가지이다.
제2 실시형태에서는, 도금 지원 서버(300)에서 모델 생성 단계(414)의 처리를 행하므로, 도금 지원 장치(200)에서의 처리 부하가 경감된다.
[제2 실시형태의 변형예]
제2 실시형태를 기초로 하고, 회귀 분석 대신에 기계 학습을 행하여, 선형 회귀 모델 대신에 학습 모델을 생성해도 된다. 제2 실시형태의 변형예에서의 도금 지원 서버(300)는, 회귀 분석부(364) 대신에 기계 학습부(도시생략)를 구비한다. 제2 실시형태의 변형예에서의 도금 지원 장치(200)는, 회귀 모델 기억부(272) 대신에 학습 모델 기억부(도시생략)를 구비하고, 회귀 모델 실행부(260) 대신에 학습 모델 실행부(도시생략)를 구비한다.
그리고, 도금 지원 서버(300)의 모델 송신부(도시생략)는, 선형 회귀 모델 대신에 학습 모델을 도금 지원 장치(200)로 송신하고, 도금 지원 장치(200)의 모델 수신부(도시생략)는, 도금 지원 서버(300)로부터 선형 회귀 모델 대신에 학습 모델을 수신한다. 수신한 학습 모델은, 학습 모델 기억부(도시생략)에 기억된다.
기계 학습부(도시생략) 및 학습 모델 실행부(도시생략)의 처리에 대해서는, 제1 실시형태의 변형예의 경우와 마찬가지이다.
[제3 실시형태]
제3 실시형태에서는, 도금 지원 서버(300)에서 준비 단계(412)의 처리, 모델 생성 단계(414)의 처리 및 탐색 단계(416)의 처리를 실행하는 예에 대해 설명한다.
도 21은, 제3 실시형태에서의 전체 처리의 개요도이다.
제3 실시형태에서의 도금 지원 서버(300)는, 준비 단계(412)의 처리를 실행하기 위해, 제1 실시형태와 마찬가지로 시뮬레이터(362) 및 수치 해석 데이터 기억부(370)를 가진다. 또한, 도금 지원 서버(300)는, 제2 실시형태와 마찬가지로 모델 생성 단계(414)의 처리를 실행하기 위해, 회귀 분석부(364)를 가진다. 나아가 도금 지원 서버(300)는, 탐색 단계(416)의 처리를 실행하기 위해, 실시 조건 탐색부(366)를 가진다. 실시 조건 탐색부(366)는, 제1 실시형태에서 설명한 실시 조건 탐색부(252)와 마찬가지로, 실시 조건을 탐색한다.
그 밖에, 도금 지원 서버(300)의 데이터 처리부(306)는, 상관 맵 작성부(254)와 마찬가지의 상관 맵 작성부(도시생략), 영향도 그래프 작성부(256)와 마찬가지의 영향도 그래프 작성부(도시생략)를 포함한다. 또한, 도금 지원 서버(300)의 데이터 저장부(308)는, 회귀 모델을 기억하는 회귀 모델 기억부(도시생략) 및 탐색용 데이터를 기억하는 탐색용 데이터 기억부(도시생략)를 포함한다. 나아가 도금 지원 서버(300)의 수신부(312)는, 도금 지원 장치(200)로부터 지정값을 수신하는 지정값 수신부(도시생략)를 포함한다. 도금 지원 서버(300)의 송신부(314)는, 실시 조건을 도금 지원 장치(200)로 송신하는 실시 조건 송신부(도시생략), 상관 맵을 도금 지원 장치(200)로 송신하는 상관 맵 송신부(도시생략) 및 영향도 그래프를 도금 지원 장치(200)로 송신하는 영향도 그래프 송신부(도시생략)를 포함한다.
제3 실시형태에서의 도금 지원 장치(200)는, 제1 실시형태와 마찬가지로 지정값 접수부(290)를 가진다. 그 밖에, 도금 지원 장치(200)의 수신부(212)는, 도금 지원 서버(300)로부터 실시 조건을 수신하는 실시 조건 수신부(도시생략), 도금 지원 서버(300)로부터 상관 맵을 수신하는 상관 맵 수신부(도시생략), 및 도금 지원 서버(300)로부터 영향도 그래프를 수신하는 영향도 그래프 수신부(도시생략)를 포함한다. 또한, 도금 지원 장치(200)의 송신부(214)는, 지정값을 도금 지원 서버(300)로 송신하는 지정값 송신부(도시생략)를 포함한다.
준비 단계(412)의 시퀀스는, 제1 실시형태의 경우와 마찬가지이다. 그리고, 준비 단계(412)에 이어서, 모델 생성 단계(414)의 처리로 이동한다. 도금 지원 장치(200)로부터의 모델 요구에 의해 모델 생성 단계(414)로 이동해도 되고, 도금 지원 장치(200)로부터의 모델 요구에 따르지 않고 자동으로 모델 생성 단계(414)로 이동해도 된다. 모델 생성 단계(414)에서, 회귀 분석부(364)는, 수치 해석 데이터에 기초하여 회귀 모델을 생성한다. 생성된 회귀 모델은, 도금 지원 서버(300)의 회귀 모델 기억부(도시생략)에 기억된다.
도 22는, 제3 실시형태에서의 탐색 단계(416)의 시퀀스도이다.
도금 지원 장치(200)의 입력 화면 출력부(280)와 지정값 접수부(290)는, 상술한 접수 처리를 실행한다(S60). 도금 지원 장치(200)의 지정값 송신부(도시생략)는, 지정값을 도금 지원 서버(300)로 송신한다(S62).
도금 지원 서버(300)의 지정값 수신부(도시생략)가 지정값을 수신하면, 실시 조건 탐색부(366)는, 지정값을 이용하여 탐색 처리를 실행한다(S64). 이 때, 탐색용 데이터 기억부(도시생략)에 탐색용 데이터가 기억된다. 실시 조건 탐색부(366)가 갖는 회귀 모델 실행부(도시생략)는, 탐색 조건을 선형 회귀 모델에 적용한다. 나아가 상관 맵 작성부(도시생략)는, 상관 맵을 작성하고, 영향도 그래프 작성부(도시생략)는, 영향도 그래프를 작성한다. 실시 조건 송신부(도시생략)는, 실시 조건을 도금 지원 장치(200)로 송신한다. 상관 맵 송신부(도시생략)는, 상관 맵을 도금 지원 장치(200)로 송신한다. 영향도 그래프 송신부(도시생략)는, 영향도 그래프를 도금 지원 장치(200)로 송신한다.
도금 지원 장치(200)의 실시 조건 수신부(도시생략)는, 도금 지원 서버(300)로부터 실시 조건을 수신하고, 상관 맵 수신부(도시생략)는, 도금 지원 서버(300)로부터 상관 맵을 수신하며, 영향도 그래프 수신부(도시생략)는, 도금 지원 서버(300)로부터 영향도 그래프를 수신한다. 그리고, 도금 지원 장치(200)는, 제1 실시형태와 마찬가지로, 출력 처리를 실행하고(S70), 추가로 송신 처리를 실행한다(S72). 도금 장치(100)도, 제1 실시형태와 마찬가지로, 출력 처리를 실행한다(S74).
제3 실시형태에서는, 도금 지원 서버(300)가 탐색 단계(416)의 처리도 행하므로, 도금 지원 장치(200)에서의 처리 부하가 더욱 경감된다.
[제3 실시형태의 변형예]
제3 실시형태를 기초로 하고, 회귀 분석 대신에 기계 학습을 행하여, 선형 회귀 모델 대신에 학습 모델을 생성해도 된다. 제3 실시형태의 변형예에서의 도금 지원 서버(300)는, 회귀 분석부(364) 대신에 기계 학습부(도시생략)를 구비하고, 회귀 모델 기억부(도시생략) 대신에 학습 모델 기억부(도시생략)를 구비하며, 회귀 모델 실행부(도시생략) 대신에 학습 모델 실행부(도시생략)를 구비한다.
기계 학습부(도시생략) 및 학습 모델 실행부(도시생략)의 처리에 대해서는, 제1 실시형태의 변형예의 경우와 마찬가지이다.
[제4 실시형태]
제4 실시형태에서는, 준비 단계(412)의 처리, 모델 생성 단계(414)의 처리 및 탐색 단계(416)의 처리를, 도금 지원 장치(200)에서 실행하는 예에 대해 설명한다.
도 23은, 제4 실시형태에서의 전체 처리의 개요도이다.
제4 실시형태에서의 도금 지원 장치(200)는, 준비 단계(412)의 처리를 실행하기 위해, 시뮬레이터(258) 및 수치 해석 데이터 기억부(270)를 가진다. 또한, 도금 지원 장치(200)는, 모델 생성 단계(414)의 처리를 실행하기 위해, 회귀 분석부(250)를 가진다. 나아가 도금 지원 장치(200)는, 탐색 단계(416)의 처리를 실행하기 위해, 실시 조건 탐색부(252) 및 지정값 접수부(290)를 가진다.
그 밖에, 도금 지원 장치(200)의 데이터 처리부(206)는, 상정 조건 생성부(360)와 마찬가지의 처리를 행하는 상정 조건 생성부(도시생략)를 포함한다.
도 24는, 제4 실시형태에서의 준비 단계(412) 및 모델 생성 단계(414)의 시퀀스도이다.
준비 단계(412)에 있어서, 도금 지원 장치(200)의 상정 조건 생성부(도시생략)는, 복수의 상정 조건을 생성한다(S80). 시뮬레이터(258)는, 각 상정 조건에 의한 시뮬레이션을 실행하여, 면내 균일성 값을 구한다(S82).
모델 생성 단계(414)에 있어서, 도금 지원 장치(200)의 회귀 분석부(250)는, 수치 해석 데이터에 기초하여 회귀 모델을 생성한다(S84).
탐색 단계(416)의 처리에 대해서는, 제1 실시형태의 경우와 마찬가지이다.
제4 실시형태에서는, 도금 지원 서버(300)를 마련하지 않아도 되므로, 도금 지원 시스템의 구성이 단순하다. 또한, 통신 부하도 발생하지 않는다.
[제4 실시형태의 변형예]
제4 실시형태를 기초로 하고, 회귀 분석 대신에 기계 학습을 행하여, 선형 회귀 모델 대신에 학습 모델을 생성해도 된다. 제4 실시형태의 변형예에서의 도금 지원 장치(200)는, 회귀 분석부(250) 대신에 기계 학습부(도시생략)를 구비하고, 회귀 모델 기억부(272) 대신에 학습 모델 기억부(도시생략)를 구비하며, 회귀 모델 실행부(260) 대신에 학습 모델 실행부(도시생략)를 구비한다.
기계 학습부(도시생략) 및 학습 모델 실행부(도시생략)의 처리에 대해서는, 제1 실시형태의 변형예의 경우와 마찬가지이다.
[그 밖의 변형예]
상술한 실시형태에서는, 실시 조건의 변수 중 일부의 변수에 대해, 조작자가 값을 지정하는 예를 나타내었지만, 조작자가 어떤 변수에 대해서도 값을 지정하지 않아도 된다. 그 경우에는, 실시 조건 탐색부(252)는, 모든 변수에 대해 후보값을 마련하고, 이들을 조합하여 후보 조건을 설정한다. 출력 화면에는, 추천되는 실시 조건 모든 변수의 값이 표시된다.
출력 화면에 표시되는 실시 조건의 변수의 값 중, 프로세스 조건에 관한 변수의 값을, 도금 장치(100)에서 실행되는 실시 조건으로서 설정하는 설정부를, 도금 지원 장치(200)에 설치해도 된다. 즉, 도금 지원 장치(200)의 설정부가, 프로세스 조건에 관한 변수의 값을 자동으로 도금 장치(100)에 설정해도 된다. 예를 들어 도 8에 도시된 평균 전류값(Ac_s(A))이 도금 지원 장치(200)로부터 도금 장치(100)로 전송되고, 도금 장치(100)의 실시 조건으로서, 자동으로 평균 전류값(Ac_s(A))이 설정되어도 된다. 이와 같이 하면, 셋업 작업의 노력이 경감된다.
여기서, 비선형의 회귀 분석에 대해 설명한다. 상술한 실시형태에서는, 선형 회귀 모델을 이용하는 예를 나타내었지만, 비선형의 회귀 모델을 이용해도 된다. 예를 들어, 일반화 선형 모델을 이용해도 된다. 일반화 선형 모델은, 설명 변수(X)와 목적 변수(Y)의 비선형의 관계를 나타낼 수 있다. 또한, 일반화 선형 모델의 오차항에서는, 확률 분포로서 정규 분포 이외의 분포를 이용할 수 있다.
일반화 선형 모델은, 이하의 식 3을 이용한다.
f(Y)=β0+β1×X1+β2×X2+β3×X3+···+βi×Xi
βi +1×X1×X2+βi +2×X1×X3+···+E [식 3]
f(Y)는, 링크 함수를 나타낸다. βi +1×X1×X2와 βi +2×X1×X3은, 상호작용항을 나타낸다. 상호작용항은, 변수끼리 영향을 주는 경우에, 이들 변수의 조합에 의한 작용을 나타내는 항이다. 예를 들어, βi +1×X1×X2는, 변수(X1)와 변수(X2)의 조합에 의한 작용을 나타낸다.
일반화 선형 모델의 제1예로서, 링크 함수를 로그 선형으로 하고, 오차 분포를 푸아송 분포로 해도 된다. 이는, 푸아송 회귀 모델이라고 불린다. 마찬가지로 제2예로서, 링크 함수를 로그 선형으로 하고, 오차 분포를 감마 분포로 해도 된다. 마찬가지로 제3예로서, 링크 함수를 로그 선형으로 하고, 오차 분포를 음의 이항 분포로 해도 된다. 그 밖에, 링크 함수를 로지스틱 함수로 하고, 오차 분포를 이항 분포로 하는 로지스틱 회귀나, 링크 함수를 프로빗 함수로 하고, 오차 분포를 이항 분포로 하는 프로빗 회귀를 이용해도 된다. 혹은, 일반화 선형 모델을 확장한 일반화 선형 혼합 모델을 이용해도 된다.
또한, 상술한 회귀 분석 혹은 기계 학습 이외의 다변량 해석을 이용하여 모델을 생성해도 된다.
또한, 상술한 실시형태에서는, 도금액 종류(Pd)를 나타내는 강산성, 중산성 및 약산성으로 소정값을 할당하는 예를 나타내었지만, ph값을 이용해도 된다. 혹은, 도금액 종류(Pd) 대신에, 도금액(60)에 포함되는 각 성분의 농도를 설명 변수로 해도 된다. 예를 들어, Cu 농도, H2SO4 농도 및 염소이온 농도를 각각 설명 변수로서 이용해도 된다.
또한, 설명 변수를 선택하는 기준으로서, 목적 변수인 면내 균일성 값과 상관이 강한 것을 선택해도 된다. 이하에서는, 설명 변수로서 이용하는 것이 상정되는 변수에 대해, 면내 균일성 값과의 관련을 설명한다.
기판(W)의 개구율(Wb)과 면내 균일성의 관련에 대해 설명한다. 개구율(Wb)이 큰 경우, 즉 도금이 실시되는 영역의 면적이 큰 경우에는, 도금층은 3차원적으로 성장한다. 따라서, 넓은 면적을 갖는 석출물을 얻을 수 있다. 또한, 석출물의 두께가 nm오더로부터 μm오더로 늘어남으로써, 고유 저항률이 저하됨과 아울러, 그 형상이 벌크에 가까워진다. 이러한 것이 요인이 되어, 도금 초기에서의 nm오더의 시드층밖에 없는 상태와 비교하여 기판(W) 자체의 저항값이 저하되고, 도금 석출의 진행과 함께 면내 균일성이 높아진다. 한편, 개구율(Wb)이 작은 경우, 즉 도금이 실시되는 영역의 면적이 작은 경우에는, 도금층의 수평 방향으로의 성장이 제한되기 때문에, 석출물의 면적이 작고, 기판(W) 자체의 저항값은, 도금 초기로부터 그다지 변화하지 않는다. 기판(W) 자체의 저항값이 큰 그대로이면, 기판(W) 중심의 과전압이 크고, 급전부 부근의 과전압이 작아진다. 이와 같이 기판(W) 내에서의 과전압 차분이 크면, 도금의 형성에 치우침이 발생하여, 면내 균일성이 낮아진다.
또한, 도금이 실시되는 영역의 면적뿐만 아니라, 도금이 실시되는 영역의 수도 면내 균일성과 관련된다. 도금이 실시되는 영역이 밀집되어 있는 경우에는, 영역 사이의 이온 이동 패스가 짧고, 전극과 도금액 계면의 전류 밀도(Pc)가 균일해지므로, 면내 균일성이 높아진다. 이에 반해, 도금이 실시되는 영역이 떨어져 있는 경우에는, 영역 사이의 이온 이동 패스가 길고, 전극과 도금액 계면의 전류 밀도(Pc)가 불균일해지므로, 면내 균일성이 낮아진다.
시드층의 두께와 면내 균일성의 관련에 대해 설명한다. 면내 균일성은, 초기에 형성되는 막두께 분포에 크게 의존한다. 시드층은, 일반적으로 10~300nm 정도이며, 이와 같이 얇은 시드층에서는 고유 저항률이 변화한다. 시드층이 보다 얇을수록 고유 저항률이 높기 때문에, 도금 처리의 초기 단계에서 기판(W) 중심부에서의 과전압과 급전부 부근에서의 과전압의 차가 커진다. 따라서, 도금의 막두께에 차가 발생하여, 면내 균일성이 낮아진다.
전류의 크기와 면내 균일성의 관련에 대해 설명한다. 전류가 클수록, 급전 부근과 기판(W) 중심의 과전압 차분이 증가한다. 따라서, 전류가 크면 면내 균일성이 낮고, 전류가 작으면 면내 균일성이 높다.
또한, 도금액 온도를 설명 변수로서 이용해도 된다. 도금액(60)의 온도와 면내 균일성의 관련에 대해 설명한다. 도금액(60)의 온도가 높으면, 도금액(60) 중에서의 이온의 이동은 빠르고, 기판(W) 표면에서의 이온 농도의 차가 발생하기 어렵다. 그 때문에, 이온 농도에 기초한 과전압이 각 개소에서 동일하고, 도금 막두께가 균등해지기 쉽다. 반대로, 도금액(60)의 온도가 낮으면, 도금액(60) 중에서의 이온의 이동이 느리고, 기판(W) 표면에서의 이온 농도에 차가 발생하기 쉽다. 그 때문에, 이온 농도의 영향에 따라 과전압 차분이 커지고, 도금 막두께가 불균일해진다.
도금액(60)의 종류 또는 특성과 면내 균일성의 관련에 대해 설명한다. 조성이 다른 도금액(60)에서는, 액도전율이나 점성 등의 특성이 다르다. 면내 균일성을 높이기 쉬운 조건으로서, 액도전율이 낮은 것과, 점도가 낮은 것을 들 수 있다. 액도전율이 낮으면, 기판(W) 표면에서의 과전압 차분이 면내 균일성에 미치는 영향이 작아진다. 또한, 점도가 낮으면, 도금액(60) 중의 이온이 원활하게 이동하므로, 이온이 각 개소에 균등하게 공급되고, 이온 농도차에 의한 도금의 얼룩이 일어나기 어렵다. 액도전율이나 점도는, 도금액(60)의 특성값의 예이다. 액도전율 또는 점도를 설명 변수로서 이용해도 되고, 액도전율이나 점도 이외의 특성값을 설명 변수로서 이용해도 된다.
애노드 마스크 사이즈(Ha)나 중간 마스크 사이즈(Hb)와 면내 균일성의 관련에 대해 설명한다. 애노드 마스크(52)나 중간 마스크(46) 등의 차폐 부재는, 1차 전류 밀도 분포, 즉 도금액(60) 중의 이온 도전 경로에 영향을 준다. 따라서, 애노드 마스크 사이즈(Ha) 또는 중간 마스크 사이즈(Hb)의 선정에 의해, 도금막의 균일성을 조정할 수 있다.
기판(W)과 애노드(62)의 거리, 즉 전극 간의 거리를 설명 변수로서 이용해도 된다. 전극 간의 거리와 면내 균일성의 관련에 대해 설명한다. 도금액(60)의 종류나 기판 구성에 따라, 기판(W) 표면에서의 도금 반응의 적절한 저항(분극 저항)은 다르다. 전극 간의 거리의 변경은, 발생하는 전압을 변화시켜 분극 저항의 미조정에 기여한다. 따라서, 전극 간의 거리를 적절히 선정하면, 양호한 도금 반응에 의해 균일성이 높은 도금층을 형성하기 쉬워진다.
도 25는, 도금조(42)의 변형예를 나타내는 도면이다.
변형예의 도금조(42)에서는, 중간 마스크(46)와 기판(W)의 사이에, 이온 도전 제어체(90)를 설치한다. 또한, 기판(W)을 회전시키는 회전 기구(도시생략)를 마련하여, 기판(W)을 회전시킨다. 기판(W)의 원형의 중심을 통과하는 수직 방향의 축을, 회전의 중심축으로 한다.
도 26(a)은, 이온 도전 제어체(90)의 사시도이다. 이온 도전 제어체(90)는, 원반의 형상이다. 이온 도전 제어체(90)에는, 다수의 구멍이 형성되어 있다. 구멍은, 이온이 통과할 수 있는 지름을 가진다. 이온 도전 제어체(90)로서, 예를 들어 다공질 세라믹이나 메소포라스 실리카 등의 다공체, 혹은 펀칭 플레이트가 이용된다. 이온 도전 제어체(90)는, 전기적인 저항체의 역할을 한다. 즉, 도금조(42)의 변형예에서는, 중간 마스크(46)와 기판(W)의 사이에, 도금액(60)보다 낮은 도전율의 저항 부재가 존재한다.
도 26(b)은, 다공체의 이온 도전 제어체(90)의 단면도이다.
다공체의 구멍 지름은 수십μm 오더 이하이며, 다공체의 내부는 3차원적인 세공(細孔) 네트워크로 되어 있다. 3차원적인 세공 네트워크에서는, 이온이 직진하지 않고, 구부러지면서 진행한다. 즉 이온 이동의 진로가 굴곡되어, 이동 경로가 다공체의 두께보다 길어진다. 이 때문에, 이온 이동의 자유도가 낮고, 다공체의 전기 저항은 커진다.
도 26(c)은, 펀칭 플레이트의 이온 도전 제어체(90)의 단면도이다.
펀칭 플레이트의 두께 방향으로, 기둥 형상의 구멍이 형성되어 있다. 구멍 지름은 mm오더 이상이다. 펀칭 플레이트가 도금조(42)에 설정된 상태로, 이온은 기판(W)에 대해 수직으로 이동한다. 따라서, 다공체보다 이온 이동의 자유도가 높고, 전기 저항은 작다.
이온 도전 제어체(90)를 마련하면, 전류 경로 전체의 저항에 차지하는 시드층의 저항의 비율이 저하되고, 기판(W)의 중앙 부근과 주변부에서 시드층의 저항차에 의해 발생하는 과전압 차분이 저감되어, 면내 균일성이 향상된다. 또한, 기판(W) 근처의 도금액(60) 중의 이온 이동에 제한이 가해지므로, 기판(W)의 계면의 전류 밀도(Pc)가 균일화되는 효과도 있다.
또한, 기판(W)을 회전시킴으로써 도금액(60)이 교반되어, 이온 농도가 균등해지기 쉽다.
기판(W)의 회전과 마찬가지로, 이온 도전 제어체(90)를 회전 기구에 의해 회전시켜도 된다. 이 경우도, 도금액(60)이 교반되어, 이온 농도가 균등해지기 쉽다.
상기 변형예의 도금조(42)를 구비한 도금 장치(100)를 사용하는 경우에, 이온 도전 제어체(90)와 기판(W)의 사이의 거리(Hh)를 설명 변수로서 이용해도 된다. 이온 도전 제어체(90)와 기판(W)의 사이의 거리는, 이온 농도의 분포에 관해, 면내 균일성에 영향을 준다.
또한, 이온 도전 제어체(90)의 기공률을 설명 변수로서 이용해도 된다. 이온 도전 제어체(90)의 기공률은, 저항의 크기에 관해, 면내 균일성에 영향을 준다.
또한, 이온 도전 제어체(90)의 두께(He)를 설명 변수로서 이용해도 된다. 이온 도전 제어체(90)의 두께는, 저항의 크기에 관해, 면내 균일성에 영향을 준다.
또한, 이온 도전 제어체(90)의 종류를 설명 변수로서 이용해도 된다. 이온 도전 제어체(90)의 종류는, 저항의 크기에 관해, 면내 균일성에 영향을 준다.
또한, 다공체나 펀칭 플레이트 이외에, 이온 교환막으로 닫힌 공간을 도금액(60)보다 낮은 도전율의 전기액으로 채운 부재를, 이온 도전 제어체(90)로서 설치해도 된다. 그 경우에는, 전기액의 도전율을 설명 변수로서 이용해도 된다. 이온 도전 제어체(90)의 종류는, 저항의 크기에 관해, 면내 균일성에 영향을 준다.
또한, 기판(W)의 회전 속도를 설명 변수로서 이용해도 된다. 나아가 이온 도전 제어체(90)의 회전 속도를 설명 변수로서 이용해도 된다.
또한, 베이즈 추정에 의해, 당초의 설명 변수가 아닌 변수를 설명 변수로서 추가하도록 해도 된다. 베이즈 추정을 행하는 경우에는, 새로운 설명 변수를 조건에 더하여, 그 조건에서의 면내 균일성 값을 실측하고, 혹은 예상한 데이터를 이용한다. 베이즈 추정에 의해 회귀 모델을 개변하는 방법은, 종래기술에 의한다.
또한, 어떤 후보 조건에 대해 회귀 모델에 의해 산출된 면내 균일성 값을, 수치 해석 데이터에 더하도록 해도 된다.
또한, 실시 조건은, 회귀 모델 혹은 학습 모델의 설명 변수의 전부여도 되고, 설명 변수의 일부여도 된다. 즉, 회귀 모델 혹은 학습 모델은, 실시 조건에 해당하지 않는 변수를 설명 변수로서 포함해도 된다.
또한, 수치 해석 데이터가 아니라, 실험에 의한 실적 데이터를 이용하여 회귀 분석 혹은 기계 학습을 행해도 된다. 수치 해석 데이터와 실적 데이터 모두를 이용하여 회귀 분석 혹은 기계 학습을 행해도 된다.
또한, 반도체 웨이퍼는, 각형(角形)이어도 된다. 그 경우, 애노드 마스크(52)의 개구 구멍, 중간 마스크(46)의 개구 구멍은, 각형이어도 된다.
이상, 본 발명의 적합한 실시형태에 대해 설명하였지만, 본 발명은 그 특정의 실시형태에 한정되는 것은 아니고, 본 발명의 기술 사상의 범위 내에서 여러 가지의 변형이 가능한 것은 물론이다.
또, 본 발명은 상기 실시형태나 변형예에 한정되는 것은 아니고, 요지를 벗어나지 않는 범위에서 구성요소를 변형하여 구체화할 수 있다. 상기 실시형태나 변형예에 개시되어 있는 복수의 구성요소를 적절히 조합함으로써 여러 가지의 발명을 형성해도 된다. 또한, 상기 실시형태나 변형예에 나타나는 전체 구성요소로부터 몇 가지의 구성요소를 삭제해도 된다.
W 기판, 24 기판 홀더, 30 배출구, 32 공급구, 42 도금조, 44 애노드 홀더, 46 중간 마스크, 48 패들, 50 구동 장치, 52 애노드 마스크, 54 고정부, 58 개구부, 60 도금액, 62 애노드, 66 외부조, 68 순환 기구, 70 순환 라인, 72 밸브, 74 펌프, 76 온도 제어 장치, 78 필터, 80 외부 전원, 100 도금 장치, 200 도금 지원 장치, 300 도금 지원 서버, 202 사용자 인터페이스 처리부, 204 통신부, 206 데이터 처리부, 208 데이터 저장부, 212 수신부, 214 송신부, 216 출력부, 218 입력부, 220 수치 해석 데이터 수신부, 230 데이터 요구 송신부, 232 실시 조건 송신부, 234 상관 맵 송신부, 236 영향도 그래프 송신부, 250 회귀 분석부, 252 실시 조건 탐색부, 254 상관 맵 작성부, 256 영향도 그래프 작성부, 258 시뮬레이터, 260 회귀 모델 실행부, 270 수치 해석 데이터 기억부, 272 회귀 모델 기억부, 274 탐색용 데이터 기억부, 280 입력 화면 출력부, 282 실시 조건 출력부, 284 상관 맵 출력부, 286 영향도 그래프 출력부, 290 지정값 접수부, 304 수신부, 306 데이터 처리부, 308 데이터 저장부, 312 수신부, 314 송신부, 320 데이터 요구 수신부, 340 수치 해석 데이터 송신부, 360 상정 조건 생성부, 362 시뮬레이터, 364 회귀 분석부, 366 실시 조건 탐색부, 370 수치 해석 데이터 기억부, 410 데이터 분석 공정, 412 준비 단계, 414 모델 생성 단계, 416 탐색 단계, 420 셋업 작업, 430 도금 처리 공정, 440 검사 공정, 450 조정 작업.

Claims (20)

  1. 기판의 전해 도금 처리에 관한 상정(想定) 조건에 기초하여, 상기 기판에 형성되는 도금막의 면내 균일성 값을 예측하는 시뮬레이터와,
    복수의 상정 조건에 관해, 각 상정 조건을 특정하는 하나 또는 복수의 변수의 값에, 상기 시뮬레이터에 의해 예측된 상기 면내 균일성 값을 대응시키는 수치 해석 데이터를 기억하는 기억부와,
    상기 수치 해석 데이터에 기초한 회귀 분석에 의해, 상기 면내 균일성 값을 목적 변수로 하고, 상기 하나 또는 복수의 변수를 설명 변수로 하는 모델을 추계하는 분석부와,
    추계된 상기 모델을 이용하여, 도금 대상 기판의 전해 도금 처리에서 형성되는 도금막의 면내 균일성에 관한 상기 상정 조건의 추천값인 실시 조건을 탐색하는 탐색부를 갖는 것을 특징으로 하는 도금 지원 시스템.
  2. 기판의 전해 도금 처리에 관한 상정 조건에 기초하여, 상기 기판에 형성되는 도금막의 면내 균일성 값을 예측하는 시뮬레이터와,
    복수의 상정 조건에 관해, 각 상정 조건을 특정하는 하나 또는 복수의 변수의 값에, 상기 시뮬레이터에 의해 예측된 상기 면내 균일성 값을 대응시키는 수치 해석 데이터를 기억하는 기억부와,
    상기 수치 해석 데이터에 기초한 기계 학습에 의해, 상기 면내 균일성 값을 목적 변수로 하고, 상기 하나 또는 복수의 변수를 설명 변수로 하는 모델을 생성하는 학습부와,
    생성된 상기 모델을 이용하여, 도금 대상 기판의 전해 도금 처리에서 형성되는 도금막의 면내 균일성에 관한 상기 상정 조건의 추천값인 실시 조건을 탐색하는 탐색부를 갖는 것을 특징으로 하는 도금 지원 시스템.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 실시 조건은, 상기 하나의 변수의 값 또는 상기 복수의 변수 중 어느 하나의 값을 포함하는 것을 특징으로 하는 도금 지원 시스템.
  4. 청구항 3에 있어서,
    상기 실시 조건이 2개 이상의 변수의 값을 포함하는 경우에, 그 2개 이상의 변수의 일부의 변수의 값을 지정하는 지정부를 가지며,
    상기 탐색부는, 지정된 상기 일부의 변수의 값을 적용하여, 상기 실시 조건을 탐색하는 것을 특징으로 하는 도금 지원 시스템.
  5. 청구항 1 또는 청구항 2에 있어서,
    상기 탐색부는, 상기 도금 대상 기판의 전해 도금 처리에서 실시 가능한 복수의 조건 중, 면내 균일성 값이 소정 조건을 만족하는 상기 실시 조건을 특정하는 것을 특징으로 하는 도금 지원 시스템.
  6. 청구항 1 또는 청구항 2에 있어서,
    상기 상정 조건은, 적어도 상기 기판의 구성, 도금 장치의 구성 및 상기 전해 도금 처리의 제어 중 어느 하나에 관한 것을 특징으로 하는 도금 지원 시스템.
  7. 청구항 1 또는 청구항 2에 있어서,
    상기 설명 변수로 하는 상기 하나의 변수 또는 상기 복수의 변수 중 하나는, 상기 기판의 개구율 또는 상기 기판의 시드층의 두께인 것을 특징으로 하는 도금 지원 시스템.
  8. 청구항 1 또는 청구항 2에 있어서,
    상기 설명 변수로 하는 상기 하나의 변수 또는 상기 복수의 변수 중 하나는, 상기 기판의 회전 속도인 것을 특징으로 하는 도금 지원 시스템.
  9. 청구항 1 또는 청구항 2에 있어서,
    상기 설명 변수로 하는 상기 하나의 변수 또는 상기 복수의 변수 중 하나는, 상기 전해 도금 처리에서의 전류의 크기에 관한 것을 특징으로 하는 도금 지원 시스템.
  10. 청구항 1 또는 청구항 2에 있어서,
    상기 설명 변수로 하는 상기 하나의 변수 또는 상기 복수의 변수 중 하나는, 상기 전해 도금 처리의 시간 혹은 도금막의 두께인 것을 특징으로 하는 도금 지원 시스템.
  11. 청구항 1 또는 청구항 2에 있어서,
    상기 설명 변수로 하는 상기 하나의 변수 또는 상기 복수의 변수 중 하나는, 상기 전해 도금 처리에 이용되는 도금액의 온도, 종류 또는 특성에 관한 것을 특징으로 하는 도금 지원 시스템.
  12. 청구항 1 또는 청구항 2에 있어서,
    상기 설명 변수로 하는 상기 하나의 변수 또는 상기 복수의 변수 중 하나는, 도금 장치의 도금조 내에 설치되는 전기장 차폐 부재의 형상에 관한 것을 특징으로 하는 도금 지원 시스템.
  13. 청구항 1 또는 청구항 2에 있어서,
    상기 설명 변수로 하는 상기 하나의 변수 또는 상기 복수의 변수 중 하나는, 도금 장치의 도금조 내에 설치되는 이온 도전을 제어하는 기능을 갖는 플레이트의 기공율, 상기 도금조 내에 설치되는 이온 도전 제어체의 두께, 상기 이온 도전 제어체의 회전 속도, 또는 상기 이온 도전 제어체와 상기 기판의 사이의 거리인 것을 특징으로 하는 도금 지원 시스템.
  14. 청구항 1 또는 청구항 2에 있어서,
    상기 설명 변수로 하는 상기 하나의 변수 또는 상기 복수의 변수 중 하나는, 도금 장치에서의 전극간 거리인 것을 특징으로 하는 도금 지원 시스템.
  15. 청구항 1 또는 청구항 2에 있어서,
    탐색된 상기 실시 조건을 출력하는 조건 출력부를 갖는 것을 특징으로 하는 도금 지원 시스템.
  16. 청구항 1 또는 청구항 2에 있어서,
    상기 도금 대상 기판의 전해 도금 처리에서 실시 가능한 복수의 조건에 대해, 각 조건에 포함되는 2개 이상의 변수의 값과 상기 면내 균일성 값의 관계를, 일괄하여 나타내는 그래프를 출력하는 그래프 출력부를 갖는 것을 특징으로 하는 도금 지원 시스템.
  17. 기판의 전해 도금 처리에 관한 상정 조건을 특정하는 하나 또는 복수의 변수의 값과, 상기 상정 조건에서 상기 기판에 형성되는 도금막의 면내 균일성 값의 시뮬레이션 결과를 대응시키는 수치 해석 데이터에 기초한 회귀 분석에 의해, 상기 면내 균일성 값을 목적 변수로 하고, 상기 하나 또는 복수의 변수를 설명 변수로 하는 모델을 추계하는 기능과,
    추계된 상기 모델을 이용하여, 도금 대상 기판의 전해 도금 처리에서 형성되는 도금막의 면내 균일성에 관한 상기 상정 조건의 추천값인 실시 조건을 탐색하는 기능을 컴퓨터에 발휘시키는 것을 특징으로 하는 도금 지원 프로그램을 기록하는 비일시적 컴퓨터 판독 가능한 기록 매체.
  18. 기판의 전해 도금 처리에 관한 상정 조건을 특정하는 하나 또는 복수의 변수의 값과, 상기 상정 조건에서 상기 기판에 형성되는 도금막의 면내 균일성 값의 시뮬레이션 결과를 대응시키는 수치 해석 데이터에 기초한 기계 학습에 의해, 상기 면내 균일성 값을 목적 변수로 하고, 상기 하나 또는 복수의 변수를 설명 변수로 하는 모델을 생성하는 기능과,
    생성된 상기 모델을 이용하여, 도금 대상 기판의 전해 도금 처리에서 형성되는 도금막의 면내 균일성에 관한 상기 상정 조건의 추천값인 실시 조건을 탐색하는 기능을 컴퓨터에 발휘시키는 것을 특징으로 하는 도금 지원 프로그램을 기록하는 비일시적 컴퓨터 판독 가능한 기록 매체.
  19. 기판의 전해 도금 처리에 관한 상정 조건을 특정하는 하나 또는 복수의 변수의 값과, 상기 상정 조건에서 상기 기판에 형성되는 도금막의 면내 균일성 값의 시뮬레이션 결과를 대응시키는 수치 해석 데이터에 기초한 회귀 분석에 의해, 상기 면내 균일성 값을 목적 변수로 하고, 상기 하나 또는 복수의 변수를 설명 변수로 하는 모델을 추계하는 분석부와,
    추계된 상기 모델을 이용하여, 도금 대상 기판의 전해 도금 처리에서 형성되는 도금막의 면내 균일성에 관한 상기 상정 조건의 추천값인 실시 조건을 탐색하는 탐색부를 갖는 것을 특징으로 하는 도금 지원 장치.
  20. 기판의 전해 도금 처리에 관한 상정 조건을 특정하는 하나 또는 복수의 변수의 값과, 상기 상정 조건에서 상기 기판에 형성되는 도금막의 면내 균일성 값의 시뮬레이션 결과를 대응시키는 수치 해석 데이터에 기초한 기계 학습에 의해, 상기 면내 균일성 값을 목적 변수로 하고, 상기 하나 또는 복수의 변수를 설명 변수로 하는 모델을 생성하는 학습부와,
    생성된 상기 모델을 이용하여, 도금 대상 기판의 전해 도금 처리에서 형성되는 도금막의 면내 균일성에 관한 상기 상정 조건의 추천값인 실시 조건을 탐색하는 탐색부를 갖는 것을 특징으로 하는 도금 지원 장치.
KR1020210003962A 2020-01-17 2021-01-12 도금 지원 시스템, 도금 지원 장치 및 기록 매체 KR20210093168A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020005826A JP7358251B2 (ja) 2020-01-17 2020-01-17 めっき支援システム、めっき支援装置、めっき支援プログラムおよびめっき実施条件決定方法
JPJP-P-2020-005826 2020-01-17

Publications (1)

Publication Number Publication Date
KR20210093168A true KR20210093168A (ko) 2021-07-27

Family

ID=76809853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210003962A KR20210093168A (ko) 2020-01-17 2021-01-12 도금 지원 시스템, 도금 지원 장치 및 기록 매체

Country Status (5)

Country Link
US (1) US11773504B2 (ko)
JP (1) JP7358251B2 (ko)
KR (1) KR20210093168A (ko)
CN (1) CN113139363A (ko)
TW (1) TWI841817B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI831609B (zh) * 2021-12-07 2024-02-01 日商荏原製作所股份有限公司 鍍覆方法及鍍覆裝置
TWI802133B (zh) * 2021-12-07 2023-05-11 日商荏原製作所股份有限公司 鍍覆方法及鍍覆裝置
KR20240028974A (ko) 2022-08-26 2024-03-05 가부시키가이샤 에바라 세이사꾸쇼 기판 상태 측정 장치, 도금 장치, 및 기판 상태 측정 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001152397A (ja) 1999-11-19 2001-06-05 Ebara Corp めっき解析方法
JP2005029863A (ja) 2003-07-10 2005-02-03 Ebara Corp めっき装置
JP2016079504A (ja) 2014-10-16 2016-05-16 株式会社荏原製作所 基板ホルダおよびめっき装置
JP2016098399A (ja) 2014-11-20 2016-05-30 株式会社荏原製作所 めっき装置及びめっき方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050183959A1 (en) * 2000-04-13 2005-08-25 Wilson Gregory J. Tuning electrodes used in a reactor for electrochemically processing a microelectric workpiece
US6689686B2 (en) * 2001-09-27 2004-02-10 Texas Instruments Incorporated System and method for electroplating fine geometries
US6630360B2 (en) * 2002-01-10 2003-10-07 Advanced Micro Devices, Inc. Advanced process control (APC) of copper thickness for chemical mechanical planarization (CMP) optimization
AU2003274370A1 (en) * 2002-06-07 2003-12-22 Praesagus, Inc. Characterization adn reduction of variation for integrated circuits
US7025860B2 (en) * 2003-04-22 2006-04-11 Novellus Systems, Inc. Method and apparatus for the electrochemical deposition and removal of a material on a workpiece surface
US20050109624A1 (en) * 2003-11-25 2005-05-26 Mackenzie King On-wafer electrochemical deposition plating metrology process and apparatus
TWI341554B (en) * 2007-08-02 2011-05-01 Enthone Copper metallization of through silicon via
WO2010042344A2 (en) * 2008-10-08 2010-04-15 University Of Utah Research Foundation Organic spintronic devices and methods for making the same
JP6317874B2 (ja) * 2012-06-26 2018-04-25 日揮触媒化成株式会社 反射防止膜付基材の製造方法および光電気セル
US8627243B1 (en) * 2012-10-12 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for optimizing conductor patterns for ECP and CMP in semiconductor processing
WO2016203757A1 (ja) * 2015-06-18 2016-12-22 日本電気株式会社 制御装置、それを使用する情報処理装置、制御方法、並びにコンピュータ・プログラムが格納されているコンピュータ読み取り可能な記憶媒体
JP6859150B2 (ja) * 2017-03-22 2021-04-14 株式会社荏原製作所 めっき装置及びめっき槽構成の決定方法
CN111868540A (zh) * 2018-03-20 2020-10-30 株式会社杰士汤浅国际 劣化估计装置、计算机程序以及劣化估计方法
US11585007B2 (en) * 2018-11-19 2023-02-21 Lam Research Corporation Cross flow conduit for foaming prevention in high convection plating cells

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001152397A (ja) 1999-11-19 2001-06-05 Ebara Corp めっき解析方法
JP2005029863A (ja) 2003-07-10 2005-02-03 Ebara Corp めっき装置
JP2016079504A (ja) 2014-10-16 2016-05-16 株式会社荏原製作所 基板ホルダおよびめっき装置
JP2016098399A (ja) 2014-11-20 2016-05-30 株式会社荏原製作所 めっき装置及びめっき方法

Also Published As

Publication number Publication date
US11773504B2 (en) 2023-10-03
TWI841817B (zh) 2024-05-11
TW202129527A (zh) 2021-08-01
CN113139363A (zh) 2021-07-20
US20210222315A1 (en) 2021-07-22
JP7358251B2 (ja) 2023-10-10
JP2021114073A (ja) 2021-08-05

Similar Documents

Publication Publication Date Title
KR20210093168A (ko) 도금 지원 시스템, 도금 지원 장치 및 기록 매체
KR102281073B1 (ko) 도금 해석 방법, 도금 해석 시스템, 및 도금 해석을 위한 컴퓨터 판독 가능 기억 매체
US10947632B1 (en) Electrochemical additive manufacturing method using deposition feedback control
KR102113096B1 (ko) 탐색 장치, 탐색 방법 및 플라스마 처리 장치
US11232956B2 (en) Electrochemical additive manufacturing of interconnection features
CN112160003B (zh) 电镀装置中的电流密度的控制
CN105223914B (zh) 管控机台生产数据的系统及其方法
JP2017042882A (ja) 加工条件を調整しながら加工を行うワイヤ放電加工機
US20240162049A1 (en) Electrochemical additive manufacturing system having conductive seed layer
Xiang et al. Numerical simulation and experiments to improve throwing power for practical PCB through-holes plating
Kosarev et al. Effect of the macro-and microthrowing power of the electrolyte on the uniformity of distribution of electroplated copper in through-holes for PCB
CN110989538B (zh) 一种复杂生产过程闭环调度优化方法
US20230330940A1 (en) Systems for updating target maps based on position change in electrochemical-additive manufacturing systems
TWI680294B (zh) 電鍍銅液分析裝置及電鍍銅液分析方法
JP2020172682A (ja) 形状設定方法、形状設定装置、及びコンピュータプログラム
CN114071014A (zh) 一种提高ic载板线路图形成像精度的方法及系统
JP4897392B2 (ja) ライン選定方法、部品実装基板生産方法及びライン選定プログラム
JP5365296B2 (ja) 湿式めっき方法及び湿式めっき装置
KR20060090822A (ko) 기판 표면상의 금속의 도금 동안 멀티-애노드 구성의 전류분포를 자동으로 제어하는 방법 및 시스템
Debnath et al. Investigation into generation of micro features by localised electrochemical deposition
JP2023026839A (ja) 電気めっき方法、電気めっき装置
JP2024112065A (ja) 予測モデル生成方法、制御方法、予測モデル生成装置、制御装置、予測モデル生成プログラム、及び制御プログラム
JP2018072166A (ja) 電解メッキ液分析装置および電解メッキ液分析方法
Pohjoranta Computational models for microvia fill process control
KR20230058061A (ko) 증착 프로세스의 계산적 표현