TW202043552A - 用於惰性陽極鍍覆槽的流量分配設備 - Google Patents

用於惰性陽極鍍覆槽的流量分配設備 Download PDF

Info

Publication number
TW202043552A
TW202043552A TW108135448A TW108135448A TW202043552A TW 202043552 A TW202043552 A TW 202043552A TW 108135448 A TW108135448 A TW 108135448A TW 108135448 A TW108135448 A TW 108135448A TW 202043552 A TW202043552 A TW 202043552A
Authority
TW
Taiwan
Prior art keywords
anode
electroplating
feed plate
wafer
anode chamber
Prior art date
Application number
TW108135448A
Other languages
English (en)
Other versions
TWI835872B (zh
Inventor
貴格瑞 卡恩斯
布萊恩 L 巴克羅
雅各 柯蒂斯 布利肯斯德弗
Original Assignee
美商蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商蘭姆研究公司 filed Critical 美商蘭姆研究公司
Publication of TW202043552A publication Critical patent/TW202043552A/zh
Application granted granted Critical
Publication of TWI835872B publication Critical patent/TWI835872B/zh

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/004Sealing devices
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06Suspending or supporting devices for articles to be coated
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10Electrodes, e.g. composition, counter electrode
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10Electrodes, e.g. composition, counter electrode
    • C25D17/12Shape or form
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/08Electroplating with moving electrolyte e.g. jet electroplating
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/6723Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one plating chamber
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

在一範例中,提供一種用以電鍍的電鍍設備。該電鍍設備包含:一晶圓支架,用以在一電鍍操作期間固持一晶圓;以及一鍍覆槽,用以在該電鍍操作期間容納一電解質。一陽極腔室係配置在該鍍覆槽內,以及一進料板係配置在該陽極腔室內。一陽極係安置在位於該陽極腔室內的該進料板上方。在某些範例中,該陽極腔室為一無膜陽極腔室。

Description

用於惰性陽極鍍覆槽的流量分配設備
[優先權主張]本申請案主張美國臨時申請案第62/740,845號的優先權,其發明名稱為『FLOW DISTRIBUTION APPARATUS FOR AN INERT ANODE PLATING CELL』,並且申請於2018年10月3日;其整體揭露內容乃藉由參考文獻方式合併於此。
本揭露內容大體上係與用於半導體製造的電鍍(鍍覆)系統與方法有關。尤其,本揭露內容係與用以將一或多個材料電鍍到基板上的方法與設備有關。在諸多情況下,該材料為金屬,而該基板為半導體晶圓,但所揭露之實施例並非如此受到限制。
在此提供的先前技術說明係為了大致呈現本揭露內容背景之目的。在該先前技術段落中所述之目前列名發明人之工作、以及不可以其他方式認定為申請時之先前技術的實施態樣敘述皆不被明示或暗示地承認為針對本揭露內容之先前技術。
在現代積體電路加工中,電化學沉積製程被完善地制定。在二十一世紀初期,從鋁到銅金屬線互連的演變迫使對日益複雜之電沉積製程與鍍覆工具的需求。因應對裝置金屬化層中之更小電流承載線的需求而發展出大量的複雜度。在一般被稱為『鑲嵌處理』(預鈍化金屬化)的方法中,係藉由將金屬電鍍到非常細、高縱橫比之溝渠與穿孔內,以形成這些銅線。
電化學沉積現已準備好滿足對複雜封裝與多晶片互連技術(通常口語地被稱為晶圓級封裝(WLP,wafer level packaging)與直通矽穿孔(TSV,through silicon via)電連接技術)的商業需求。在某種程度上,因為一般較大的特徵部尺寸(相較於前段製程(FEOL,Front End of Line)互連)及高縱橫比,所以這些技術面臨著非常重大的挑戰。
根據封裝特徵部的類型與應用(例如,直通晶片連接TSV、互連重分配佈線、或晶片對板或晶片接合,如倒裝晶片柱),在現今的技術中,經鍍覆的特徵部在其主要尺寸上通常大於約2微米,且通常為約5-100微米(例如,銅柱可為約50微米)。對於某些晶片上的結構(例如功率匯流排)而言,欲鍍覆的特徵部可能大於100微米。WLP特徵部的縱橫比通常為約 1:1(高度對寬度)或更小(雖其可高達約2:1左右),而TSV結構可具有非常高的縱橫比(例如接近約20:1)。
所揭露之實施例係關於用以在電鍍期間控制電解質流體力學的方法與設備。更具體而言,在此所述之方法與設備係特別有利於將金屬鍍覆到半導體晶圓基板上,例如具有小於例如約50 um寬度之小微凸塊特徵部、以及金直通矽穿孔(TSV)特徵部的直通阻劑鍍覆。
在某些範例中,一種用以電鍍晶圓的電鍍設備包含:一晶圓支架,用以在一電鍍操作期間固持一晶圓;一鍍覆槽,用以在該電鍍操作期間容納一電解質;一陽極腔室,配置在該鍍覆槽內;一進料板(charge plate),配置在該陽極腔室內;以及一陽極,安置在位於該陽極腔室內的該進料板上方。
在某些範例中,該陽極腔室為一無膜陽極腔室。在某些範例中,該電鍍設備更包含一流成型板或CIRP,其在該電鍍操作期間被安置在該晶圓支架中所固持的一晶圓與該陽極之間。在某些範例中,該進料板的一部分係與該鍍覆槽的一壁密封。在某些範例中,該陽極為一複合陽極並且包含複數陽極層。在某些範例中,該複數陽極層中的每一層相對於彼此而錯開,以界定出該陽極之一網狀結構的開口或不同孔。
在某些範例中,該陽極係藉由複數間隙銷支撐在該進料板上方。在某些範例中,該複數間隙銷的一高度界定出在該陽極與該進料板之間的一間隙,其中該高度係在0.39到0.59吋的範圍內。在某些範例中,該進料板包含形成於其中的複數孔洞,其中每一孔洞具有在0.03到0.05吋之範圍內的一直徑並且以一柵圖案而分布,該柵圖案具有在0.4到0.7吋之範圍內的一柵間隔。
以下說明內容包含體現本發明之例示性實施例的系統、方法、技術、指令序列、以及計算機程式產品。在以下說明內容中,為了解釋之目的,提出許多具體細節以提供示範實施例的徹底理解。然而,熟習本項技術者將明白,本案實施例可在不具有這些具體細節的情況下被實施。
本專利文件之揭露內容的部分包含受著作權保護之資料。當本專利文件或本專利揭露內容出現在專利商標局的專利檔案或記錄中時,著作權人不反對任何人對本專利文件或本專利揭露內容進行相同之重製,但在其他方面則保留所有著作權權利。以下聲明係適用於如下所述以及在圖式中之形成本文件部分的任何資料:著作權蘭姆研究公司版權所有,2018。
作為一般背景,半導體通常以經純化之半導體材料的晶圓薄片開始。通常這些晶圓係藉由下列方式加以生產:對材料進行加熱,使其成型,並且對其進行處理,以將其切割並且磨成小、平滑的晶圓。在沉積階段中,製備好的晶圓被清理、加熱、以及曝露至擴散爐內的純氧。此引起在晶圓之表面上產生均勻二氧化矽膜的反應。在遮罩(masking)階段(亦稱為光微影或光罩(photo-masking))中,此製程保護晶圓的一區域,而另一區域則被操作。在將光敏膜塗佈至晶圓的一部份之後,接著透過遮罩將強光投射到其上,以遮罩圖案使該膜曝光。在蝕刻階段中,製造者烘烤晶圓,以使剩下的膜圖案硬化,然後將其曝露至化學溶液,以腐蝕掉未被已硬化之膜所覆蓋的區域。在此步驟之後,將該膜移除,並且檢查晶圓以確保適當的影像轉移。
在摻雜階段中,將比該材料少一個或多一個電子的原子導入到經曝光的晶圓區域內,以改變矽的電性。對於矽而言,這些原子分別為硼與磷。加入多一個電子的原子稱為『N型摻雜』,因為此係將一自由電子加入至矽晶格而給予該材料負電荷。加入少一個電子的原子稱為『P型摻雜』,因為所加入的原子在矽晶格中產生電洞,於此處,矽電子沒有可鍵結的對象。此產生正電荷。兩摻雜類型皆使半導體變成優異的導體。製造者之後重複這些步驟數次,沉積到摻雜,直到完成最後的層並且形成所有的有效電路為止。
與本申請案較相關的是介電沉積與鍍覆階段。在完成半導體的內部部分之後,製造者藉由加入金屬與絕緣體的層來連接裝置。此同時保護這些電路並且在半導體之內部運作與外界之間產生連接。加入最終絕緣層以保護電路免於受到損壞與污染。將開口蝕刻到膜內,以允許進入頂部金屬板。鍍覆為半導體製造程序中之最終步驟的其中一者,但卻擔任一個重要的角色,例如保護殼及半導體的內部電路與外界之間的交互層。
製造者通常係使用稱為電鍍的製程來對半導體進行鍍覆。亦稱為電沉積,此製程係將薄金屬層沉積於工件(稱為基板)的表面上。鍍覆金屬係連接到電路之帶正電的電極。此電極被稱為陽極。工件,或基板,係放置在帶負電的電極,其被稱為陰極。鍍覆金屬與基板皆浸入稱為浴(bath)的電解質溶液中。在浸沒之後,將DC電流供應至陽極,以使鍍覆金屬的原子氧化並且使其溶解到浴中。在陰極,負電荷使原子還原,以使其鍍覆基板。
在金電鍍的情況下,鍍覆金屬不被使用作為陽極。惰性陽極被加以使用,於此處,氧的產生(或在含亞硫酸鹽浴的情況下,亞硫酸鹽的氧化)使電路得以完成。金離子被提供作為鍍覆浴的可溶成份並且藉由對浴施加金離子而被再生。在金電鍍的情況下,可使用直流電流或脈衝電流。
目前的半導體電鍍在尺度上係比平均電鍍製程要小得多。正在討論中的晶片在直徑上通常係小於一吋,且在其內部的電路可由僅為奈米大小的微小導線或結構所構成。任何失誤,例如破裂或對半導體的灰塵粒子加入,都可能會造成有缺陷的產品。因此,為了確保成品的品質,半導體電鍍包含了許多額外的防護措施與考量因素。
如上所述,本案發明人已確認Au鍍覆浴的不穩定性係與在鍍覆期間位於陰極(晶圓表面)之浴成份的還原有關。在鍍覆浴中,這些經還原之物種的累積代價極高,因為該等物種會造成晶圓缺陷,影響晶圓良率與浴壽命。具體來說,高價的Au鍍覆浴易受此種降解的影響。在某些本案實施例中,當提供電鍍浴的高度或頻繁曝露時,所產生的浴降解產物係於陽極再氧化成穩定狀況。此結果可包含晶圓缺陷的實質消除以及延長的浴壽命。某些實施例係藉由去除陽極腔室與陰極腔室的分隔並且迫使所有的流橫越陽極,以對陽極提供改善的施灌(irrigation)而改善晶圓良率與浴壽命。在下文中進一步說明在這方面的具體實施例。
用於惰性陽極鍍覆的某些習知裝置係使用配置在陽極與晶圓之間的膜來防止在陽極所產生的氧氣泡到達晶圓。陽極腔室並非真的與陰極電解質隔開,因為兩者會返回到浴中並且在浴中混合。在陽極腔室與鍍覆槽之間劃分槽流,且為了鍍覆均勻性,大多數的流係移動到鍍覆槽,以使在晶圓的剪切流最大化。因此,陽極腔室中的浴溶液流動率係非常低的。低陽極腔室流動率會造成在晶圓表面所產生之降解成份的受限氧化/再生。
在某些本案實施例中,所有的浴流在移動到晶圓之前被強迫通過陽極。更具體而言,在一實施例中,移除習知的浴膜,並且去除標準的槽入口與陽極腔室出口,以使所有的浴流通過陽極並且直接到達晶圓。由於以亞硫酸鹽為基礎的Au浴不產生氧氣泡(在陽極,亞硫酸鹽被直接氧化成硫酸鹽,而非從H2 O產生O2 ),所以不需要膜。浴溶液流過陽極並且到達晶圓橫流區域。於在此所述的某些範例中,提供重新配置的入口歧管與陽極,以使施灌最大化,並且同時使陽極面積增加至少3倍,以使陽極曝露最大化。另一實施例包含配置更靠近於晶圓的陽極,並使用槽橫流來施灌陽極,且去除習知的槽入口與出口。
圖1係描繪用以將金屬鍍覆到晶圓110上之鍍覆設備100之概括構件的橫剖面,該晶圓係藉由晶圓杯120固持在適當位置。設備100包含鍍覆槽130,該鍍覆槽為雙腔室槽,其具有包含金屬(例如,銅Cu或金Au)陽極140與陽極電解質150的陽極腔室135。在Au電鍍的某些範例中,不使用金屬陽極。相反地,陽極140包含惰性網狀陽極(例如塗佈有鉑Pt或銥氧化物IrOx的鈦Ti),其被使用作為電解質之直接氧化的催化部位(catalytic site)。在某些範例中,陽極140將附近的H2 O氧化成O2 + H+,但在以亞硫酸鹽為基礎之Au浴的情況下,陽極140催化使亞硫酸鹽變為硫酸鹽的氧化反應。在某些範例中,陽極140包含網狀線「板」。
陽極140可如圖所示配置在陽極腔室135的底面上,或者以板件的形式懸浮在陽極電解質150中。在某些範例中,陽極腔室135與陰極腔室145係彼此流體連通,但被膜160區域性地隔開,該膜可被支撐部件或膜框架170所支撐。在金鍍覆系統或使用惰性陽極之其他硬體的情況下,該膜並非為離子膜。其為不具有離子選擇性的多孔膜,並且僅作為用以阻擋氣泡並且限制流動的結構元件。
鍍覆設備100包含流成型(flow-shaping)板180。流成型板180亦可被稱為『具有通道之離子阻性板』(CIRP,channeled ionically resistive plate)180或『具有通道之離子阻性元件』。在鍍覆期間,為了使電場成型並且控制電解質(陽極電解質與陰極電解質)流動特性,CIRP 180係安置在工作電極(即,晶圓110或基板)與反向電極(即,陽極140)之間。
流動轉向器190係設置在CIRP 180的頂部上,並且有助於產生橫向剪切流。經由流動埠105,將陰極電解質導入到陰極腔室145(在膜160之上)內。這些流動埠105可設置在鍍覆設備100內的不同高度。從流動埠105,陰極電解質向上通過CIRP 180並且產生到晶圓110之下側鍍覆表面上的衝擊流。除了陰極電解質流動埠105之外,額外的流動埠115在其位於位置125的出口處導入陰極電解質,該位置係位在流動轉向器190之口或間隙136的遠側。在本範例中,流動埠115的出口係形成為在CIRP 180中的通道。一功能性結果為:為了增進橫越晶圓表面的橫向流動並藉此使橫越晶圓110(與CIRP 180)的流動向量標準化,將陰極電解質流直接導入到形成在CIRP 180與晶圓鍍覆表面之間的虛擬腔室內。
圖2係描繪用以將Au鍍覆到晶圓210上之習知鍍覆設備200之概括構件的橫剖面,該晶圓係藉由晶圓杯220固持在適當位置。設備200包含鍍覆槽230,該鍍覆槽為雙腔室槽,其具有包含網狀惰性陽極240與陽極電解質的陽極腔室235。陽極腔室235與陰極腔室245係流體連通,但被膜260區域性地隔開。鍍覆設備200包含CIRP 280,在鍍覆期間,為了使電場成型並且控制電解質(陽極電解質與陰極電解質)流動特性,該CIRP係安置在工作電極(即,晶圓210)與反向電極(即,陽極240)之間。
鍍覆設備200具有晶圓流動入口212以及陽極腔室入口214。鍍覆設備200亦包含晶圓流動出口216以及陽極腔室出口224。在陽極腔室入口214(2 lpm)與晶圓流動入口212(14 lpm上部流、4 lpm下部流)之間劃分引入之電解質流218,即,大多數的電解質流218最終係移動到晶圓210。從入口214通過陽極腔室235的流動係由虛線箭頭226加以顯示。通過入口212與214並且到出口216與224之電解質的示範流率,如視圖所示,係以每分鐘公升(lpm,liters per minute)加以表示。
在某些本案實施例中,例如圖3A-3B之橫剖面圖中所顯示者,入口212與214、以及出口216與224,已被移除或修改。與圖2中所顯示者相似的構件被相應地標記。如圖3A所示,所有的電解質流318(20 lpm)進入陽極腔室335,通過惰性陽極340,然後在342處向上流至晶圓310。如圖3B所例示,缺少膜360(顯示於圖3A中,但未顯示於圖3B中)則表示沒有阻礙,且此對流342不具有影響。在某些範例中,若有設置的話,膜360可包含聚丙烯網。膜360之材料可包含具有120 µm開孔的織物或非織物。如果有的話,選擇膜材料以提供極小的流體流動阻力。
圖4係描繪本揭露內容之鍍覆設備400之另一範例之概括構件的橫剖面。本範例可將Au鍍覆到晶圓(未顯示)上。設備400包含用於CIRP的上側插件420。當在鍍覆操作期間使(固持晶圓的)杯下降到適當位置時,插件420可對流達到某種程度的密封。設備400包含鍍覆槽430,該鍍覆槽為雙腔室槽,其具有包含網狀惰性陽極440的陽極腔室435,該網狀惰性陽極被安置在具有孔洞之進料板455上方並且被間隙銷500(更詳細地顯示於圖5中)固定至該進料板。
陽極腔室435亦包含陽極電解質。在某些範例中,陽極腔室435與陰極腔室445係彼此流體連通,但可被濾材或網(未顯示)區域性地隔開,該濾材或網在使用時可被呈向下錐形的膜框架470所支撐。該濾材或網允許流體流動,但可濾除某些粒子。在某些實施例中,不設置膜與膜框架470(舉例來說,如上述圖3B所示)。
鍍覆設備400包含流成型板或CIRP 480。在鍍覆期間,為了使電場成型並且控制電解質(陽極電解質與陰極電解質)流動特性,CIRP 480係安置在工作電極與反向電極(即,陽極440)之間。壁環(walled ring)485可與CIRP 480一起設置,此允許電解質溶液在操作時溢過該環的壁,如此以致使溶液之液位被維持在該高度。
電解質經由入口414A與416A進入鍍覆設備400並且在朝向晶圓之箭頭442的方向上向上流動而穿過進料板455的孔洞與網狀陽極440,該等入口係與標示414B及416B的導管流體連通。導管414B與416B可整體形成為位在進料板455下方的圓形路徑。
缺少膜與膜框架470可使從陽極440到晶圓的流442最大化。進料板455可在位於482處的其外周邊附近,與該雙腔室槽密封,以促進從導管414B與416B到陽極440之電解質的完全且均勻流動。電解質流無法在進料板455的邊緣附近漏出。陽極間隙銷500允許流在進料板455與陽極440之間的空間內會合並且增進陽極施灌。
參考圖5,間隙銷500包含頭部504、桿部506、以及足部508。桿部506穿過在陽極440中的適當尺寸孔洞,而足部508被保持在進料板455中的適當尺寸孔洞內。間隙銷500的長度或「腰部(rise)」510可在增進鍍覆設備400內之均勻流量分配時扮演重要角色。可設計或調整間隙銷500的腰部510,以調節陽極440與進料板455之間的陽極到板(anode-to-plate)距離502,陽極440係藉由間隙銷500支撐在該進料板上方。根據進料板之幾何形狀,複數間隙銷的高度界定出在陽極與進料板之間的間隙,其中該高度係在0.39到0.59吋的範圍內。
參考圖6,在鍍覆設備的某些範例中,一示範陽極440可包括包含多個層的複合陽極,在某些範例中,每一層具有相同或不同的陽極性質。例如,如圖6所示,三個惰性陽極層440A、440B、以及440C相互疊加而形成具有例如圖5所示之橫剖面的複合陽極。每一層係相對於另一層稍微錯開,俾能在陽極440的多層網狀結構中界定出開孔602或不同形狀。孔602可允許增進電解質通過該等孔。在此視圖中,可看見間隙銷500的頂部,且在此情況下,間隙銷500的位置已被移動到足夠大以容納其的開孔602。
在某些範例中,於測試中,例如複合陽極之陽極440的曝露表面使陽極曝露增加到上至三倍。在某些範例中,藉由流(箭頭442,圖4)之陽極440的施灌係增加到上至二十倍。在某些範例中,陽極曝露的增加,結合通過其之施灌流的增加,係使鍍覆結構改善到上至六十倍。
陽極440(或140、或340、或其層)可包含銥氧化物(IrO2 )以作為一示範陽極材料。鉑(Pt)與金(Au)陽極材料亦係可行的。在此方面,圖7顯示針對各自包含Pt、Au、及Ir材料之樣品陽極之線性掃描伏安法測試的圖示結果。該等測試結果指出,於測試槽中,在負伏安值(區域702)即存在有陽極電流(mA)。陽極反應可包含亞硫酸鹽變為硫酸鹽材料的氧化反應,例如SO3 2- + 2OH- → SO4 2- + 2H+ 。該等測試結果亦指出,直到表示亞硫酸鹽變為硫酸鹽之進一步氧化的反曲點706為止,在704處之每一陽極樣品的線性電流勻變。於進一步測試中,在不形成O2 氣泡的情況下,已獲得對於單一陽極而言高達23.4 A的電流密度,或對於三層堆疊陽極而言 > 70 A的相當值。
在某些範例中,增加惰性陽極面積係顯著減少晶圓缺陷的面積。舉例而言,單一300 mm陽極(網)層,例如陽極層440A,係提供大約116 in2 之可曝露至電解質的IrO2 表面。此面積包含一既定層的頂表面、底表面、以及側表面。在複合陽極440的某些範例中,頂部陽極層440A係曝露大約33 in2 至電解質,底部陽極層440C亦係曝露大約33 in2 至電解質,而剩下的曝露面積則係由複合陽極440之層440A-C的側邊所提供。考慮到當複合陽極440的三個陽極層440A、440B、以及440C被堆疊在一起以形成具有孔洞之網結構時的重疊面積,基於頂部陽極表面積,曝露之網狀陽極面積對陰極面積的比值係在0.6-0.7的範圍內。在某些範例中,基於總陽極表面積,曝露之網狀陽極面積對陰極面積的比值係在1.8-21.1的範圍內。用以增加陽極之表面積或使其最大化的其他裝置係可行的。例如,可使用一高孔隙度單層來替代多個層,以使具有大量孔的壁用以增加有用的面積。
圖8A-8D顯示零吋(即,位在板455的陽極440)、0.2吋、0.39吋、以及0.59吋的各個陽極到板距離502的進料板分配圖案。圖8C-D所示之進料板圖案的均勻度指出,可以在大約0.39吋到0.59吋之範圍內的陽極到板距離(或間隙銷500之高度)來更均勻地分配通過安置在進料板455上方之陽極440的流。在某些範例中,對於陽極流的最大增進均勻度而言,最佳間隙銷高度(或陽極到板距離502)為大約0.55吋。
圖9顯示進料板455之一示範部分的孔隙度與孔洞(開孔)間隔值。在某些範例中,孔洞902的直徑為0.040吋,以及在某些範例中,大約348個孔洞902被設置在進料板455中。孔洞902係以如圖所示在柵線之間具有0.60吋間隔的一示範柵圖案加以分布。其他的孔洞尺寸與分配圖案係可行的。在某些範例中,孔洞902在數量或尺寸上可被減少,以更均勻地分配通過進料板455的流量。在某些範例中,進料板455包含形成於其中的複數孔洞902,以及每一孔洞902具有在0.03到0.05吋之範圍內的直徑並且以一柵圖案而分布,該柵圖案具有在0.4到0.7吋之範圍內的柵間隔。
本揭露內容亦包含示範方法。在一範例中,參考圖10,電鍍方法1000包含:在1002,使電解質溶液通過電鍍設備,該電鍍設備包含用以在電鍍操作期間固持晶圓的晶圓支架以及用以在電鍍操作期間容納電解質溶液的鍍覆槽;在1004,提供配置在鍍覆槽內的無膜陽極腔室;以及在1006,在電鍍操作期間將配置在無膜陽極腔室內的陽極通電。
方法1000可更包含在無膜陽極腔室內提供進料板,以及在某些範例中,使進料板的一部分與鍍覆槽的壁密封。方法1000可更包含將陽極安置而使其遠離進料板一距離D,其中距離D係在0.39到0.59吋的範圍內。在某些範例中,將陽極安置而使其遠離進料板距離D的步驟包含在陽極與進料板之間設置複數間隙銷,以及每一間隙銷具有相當於距離D的高度或者能夠保持距離D。
在某些範例中,在無膜陽極腔室內提供進料板的步驟包含提供於其中包含複數孔洞的進料板,以及每一孔洞具有在0.03到0.05吋之範圍內的尺寸或直徑並且以一柵圖案而分布,該柵圖案具有在0.4到0.7吋之範圍內的柵間隔。
在某些範例中,方法1000更包含在電鍍操作期間,將流成型板或CIRP安置在晶圓支架中所固持的晶圓與陽極之間。
在某些範例中,方法1000更包含在陽極腔室中提供具有複合陽極形式的陽極,該複合陽極包含複數陽極層。方法1000可更包含將複合陽極的層排列為相對於彼此而錯開或偏移的形式,以界定出陽極之網狀結構的開口或不同孔。
在某些範例中,如在下文中進一步說明的非暫態機器可讀媒體係包含指令1124,當該等指令被機器1100讀取時,使該機器控制包含至少在上文中所概述之非限制性示範操作之方法中的操作。
圖11係一方塊圖,其說明機器1100的一範例,在此所述的一或多個示範製程實施例可在該機器上被實施,或者在此所述的一或多個示範製程實施例可藉由該機器所控制。在替代實施例中,機器1100可像獨立操作的裝置一樣進行操作,或者可連接(例如以網路方式)至其他機器。在網路配置中,機器1100可以伺服-用戶網路環境中的伺服端機器、用戶端機器、或兩者的身份進行操作。在一範例中,機器1100可作為同儕式(P2P,peer-to-peer)(或其他經分配之)網路環境中的同儕機器。又,雖然僅說明單一機器1100,但『機器』一詞亦應被理解為包含任何機器集合,其係例如經由雲端計算、軟體即服務(SaaS,software as a service)、或其他電腦叢集配置,單獨或共同地執行一組(或多組)指令,以執行在此所討論之方法中的任何一或多者。
如在此所述的範例可包含邏輯、若干構件或機構。電路系統係在包含硬體(例如,簡單電路、閘、邏輯等等)之有形實體中所實施的一電路集合。電路系統成員資格可隨著時間及基礎硬體可變性而具有彈性。電路系統包含在操作時可單獨或組合地執行特定操作的成員。在一範例中,電路系統之硬體可經恆定地設計以實現一特定操作(例如,硬接線)。在一範例中,電路系統之硬體可包含可變連接之實體構件(例如,執行單元、電晶體、簡單電路等等),包含物理上經修改(例如,藉由不變集結(invariant massed)粒子的可移動放置等等在磁性、電性上)以編碼特定操作之指令的一電腦可讀媒體。在連接實體構件時,硬體構成之基礎電性被改變(例如,從絕緣體改變成導體,反之亦然)。指令使嵌入式硬體(例如,執行單元或負載機構)能夠經由可變連接產生硬體中之電路系統之成員,以在操作時實現特定操作的部分。因此,當裝置操作時,電腦可讀媒體通信地耦合至電路系統之其他構件。在一範例中,實體構件之任一者可用於一個以上電路系統的一個以上成員中。例如,在操作中,執行單元可在一時間點被使用於第一電路系統之一第一電路中,並且在不同時間被第一電路系統的第二電路或第二電路系統的第三電路重新使用。
機器(例如電腦系統)1100可包含硬體處理器1102(例如中央處理單元(CPU,central processing unit)、硬體處理器核心、或其任何組合)、圖形處理單元(GPU,graphics processing unit)1103、主記憶體1104、以及靜態記憶體1106,其中若干者或全部係經由互連部(例如匯流排)1108而彼此進行通信。機器1100可更包含顯示裝置1110、字母數字輸入裝置1112(例如鍵盤)、以及使用者介面(UI,user interface)導引裝置1114(例如游標控制器)。在一範例中,顯示裝置1110、字母數字輸入裝置1112、以及UI導引裝置1114可為觸控式螢幕顯示器。機器1100可額外包含大量儲存裝置(例如驅動單元)1116、信號產生裝置1118(例如揚聲器)、網路介面裝置1120、以及一或多個感測器1121(例如全球定位系統(GPS,Global Positioning System)感測器、羅盤、加速度計、或另一感測器)。機器1100可包含輸出控制器1128,例如串列(例如通用串列匯流排(USB,universal serial bus))、並列、或其他有線或無線(例如紅外線(IR,infrared)、近場通信(NFC,near field communication)等等)連接部,其係與一或多個周邊裝置(例如列印機、讀卡機等等)進行通信或控制該等周邊裝置。
大量儲存裝置1116可包含機器可讀媒體1122,在該機器可讀媒體上儲存有用以體現在此所述之技術或功能中之任何一或多者或被其所利用的一或多組資料結構或指令1124(例如軟體)。指令1124在藉由機器1100執行其之期間亦可完全或至少部分地常駐在主記憶體1104內、在靜態記憶體1106內、在硬體處理器1102內、或在GPU 1103內。在一範例中,硬體處理器1102、GPU 1103、主記憶體1104、靜態記憶體1106、或大量儲存裝置1116的一或任何組合可構成機器可讀媒體1122。
雖然將機器可讀媒體1122描述成單一媒體,但『機器可讀媒體』一詞可包含用以儲存一或多個指令1124的單一媒體或多媒體(例如經統一或分配之資料庫、及/或相關聯之快取記憶體與伺服器)。
『機器可讀媒體』一詞可包含任何媒體,其可儲存、編碼、或攜帶用於被機器1100所執行的指令1124,並且使機器1100執行本揭露內容之技術中的任何一或多者,或者可儲存、編碼、或攜帶被此種指令1124所使用或與此種指令相關聯的資料結構。非限制性的機器可讀媒體範例可包含固態記憶體、以及光學與磁性媒體。在一範例中,集結型機器可讀媒體包含具有複數粒子的機器可讀媒體1122,該等粒子具有不變(例如靜止(rest))質量。因此,集結型機器可讀媒體並非暫態傳播信號。集結型機器可讀媒體的具體範例可包含:非揮發性記憶體,例如半導體記憶體裝置(如電子可程式化唯讀記憶體(EPROM,electrically programmable read-only memory)、電子可抹除可程式化唯讀記憶體(EEPROM,electrically erasable programmable read-only memory))以及快閃記憶體裝置;磁碟,例如內部硬磁碟以及可移式磁碟;磁光碟;以及CD-ROM與DVD-ROM碟片。可進一步經由網路介面裝置1120,使用傳輸媒體而透過通信網路1126來傳輸或接收指令1124。
雖然已參考具體示範實施例來說明一實施例,但吾人將明白在不背離發明申請標的之較廣泛精神與範圍的情況下,可對這些實施例做出各種修改與變化。因此,應在例示性意義而非限制性意義上看待本說明書與圖式。形成本揭露內容之一部分的隨附圖式係透過例示之方式而非限制之方式來顯示具體實施例,在這些具體實施例中可實施申請標的。所述之實施例被充分詳細地加以說明,以使熟習本項技術者能夠實施在此所揭露之教示內容。其他實施例可被利用並且從其所衍生,以在不背離本揭露內容之範圍的情況下,做出結構與邏輯替代。因此,並非在限制性意義上理解此實施方式,並且僅藉由隨附請求項以及該等請求項有權要求之等效物的全部範圍來界定各種實施例的範圍。
僅出於方便之目的且並非意欲在實際上揭示一個以上發明或發明概念之情況下將本申請案之範圍自動限制於任何單一發明或發明概念,本發明申請標的之此類實施例在此可單獨及/或共同地指「本發明」一詞。因此,儘管在此已顯示及描述具體實施例,但吾人應明白,經計算以達成相同目的之任何裝置可替代所顯示之具體實施例。本揭露內容意欲涵蓋各種實施例之所有改編或變化。在閱讀以上說明之後,熟習本項技術者將明白以上實施例之組合及在此並未特別說明之其他實施例。
100:鍍覆設備 105:流動埠 110:晶圓 115:流動埠 120:晶圓杯 125:位置 130:鍍覆槽 135:陽極腔室 136:間隙 140:陽極 145:陰極腔室 150:陽極電解質 160:膜 170:膜框架 180:流成型板(CIRP) 190:流動轉向器 200:鍍覆設備 210:晶圓 212:晶圓流動入口 214:陽極腔室入口 216:晶圓流動出口 218:電解質流 220:晶圓杯 224:陽極腔室出口 226:虛線箭頭 230:鍍覆槽 235:陽極腔室 240:陽極 245:陰極腔室 260:膜 280:CIRP 310:晶圓 318:電解質流 335:陽極腔室 340:惰性陽極 342:流 360:膜 400:鍍覆設備 414A:入口 414B:導管 416A:入口 416B:導管 420:插件 430:鍍覆槽 435:陽極腔室 440:陽極 440A:陽極層 440B:陽極層 440C:陽極層 442:流 445:陰極腔室 455:進料板 470:膜框架 480:CIRP 485:壁環 500:間隙銷 502:陽極到板距離 504:頭部 506:桿部 508:足部 510:腰部 602:開孔 702:區域 706:反曲點 902:孔洞 1000:電鍍方法 1100:機器 1102:硬體處理器 1103:圖形處理單元 1104:主記憶體 1106:靜態記憶體 1108:互連部 1110:顯示裝置 1112:字母數字輸入裝置 1114:使用者介面 1116:大量儲存裝置 1118:信號產生裝置 1120:網路介面裝置 1121:感測器 1122:機器可讀媒體 1124:指令 1126:通信網路 1128:輸出控制器
在隨附圖式的視圖中,係藉由範例而非限制的方式來說明某些實施例:
依照一示範實施例,圖1顯示鍍覆設備的剖面圖。
依照一示範實施例,圖2顯示習知鍍覆設備的概略剖面圖。
依照示範實施例,圖3A與3B顯示鍍覆設備的概略剖面圖。
依照一示範實施例,圖4顯示鍍覆設備的剖面圖。
依照一示範實施例,圖5顯示間隙銷的剖面圖。
依照一示範實施例,圖6顯示陽極的俯視圖。
圖7顯示某些示範實施例之測試結果的圖表。
依照示範實施例,圖8A-8D顯示進料板分配圖案。
依照一示範實施例,圖9顯示進料板之一示範部分的孔隙度與孔洞(開孔)間隔值。
依照一示範實施例,圖10說明一方法中的示範操作。
圖11係一方塊圖,其說明一機器的一範例,一或多個示範實施例可在該機器上被實施,或者一或多個示範實施例可藉由該機器所控制。
400:鍍覆設備
414A:入口
414B:導管
416A:入口
416B:導管
420:插件
430:鍍覆槽
435:陽極腔室
440:陽極
440A:陽極層
440B:陽極層
440C:陽極層
442:流
445:陰極腔室
455:進料板
470:膜框架
480:CIRP
485:壁環
500:間隙銷

Claims (19)

  1. 一種用以電鍍晶圓的電鍍設備,該電鍍設備包含: 一晶圓支架,用以在一電鍍操作期間固持一晶圓; 一鍍覆槽,用以在該電鍍操作期間容納一電解質; 一陽極腔室,配置在該鍍覆槽內; 一進料板,配置在該陽極腔室內;以及 一陽極,安置在位於該陽極腔室內的該進料板上方。
  2. 如請求項1之用以電鍍晶圓的電鍍設備,其中該陽極腔室為一無膜陽極腔室。
  3. 如請求項1之用以電鍍晶圓的電鍍設備,更包含一流成型板或CIRP,其在該電鍍操作期間被安置在該晶圓支架中所固持的一晶圓與該陽極之間。
  4. 如請求項1之用以電鍍晶圓的電鍍設備,其中該進料板的一部分係與該鍍覆槽的一壁密封。
  5. 如請求項1之用以電鍍晶圓的電鍍設備,其中該陽極為一複合陽極並且包含複數陽極層。
  6. 如請求項5之用以電鍍晶圓的電鍍設備,其中該複數陽極層中的每一層相對於彼此而錯開,以界定出該陽極之一網狀結構的開口或不同孔。
  7. 如請求項1之用以電鍍晶圓的電鍍設備,其中該陽極係藉由複數間隙銷支撐在該進料板上方。
  8. 如請求項7之用以電鍍晶圓的電鍍設備,其中該複數間隙銷的一高度界定出在該陽極與該進料板之間的一間隙,其中該高度係在0.39到0.59吋的範圍內。
  9. 如請求項1之用以電鍍晶圓的電鍍設備,其中該進料板包含形成於其中的複數孔洞,其中每一孔洞具有在0.03到0.05吋之範圍內的一直徑並且以一柵圖案而分布,該柵圖案具有在0.4到0.7吋之範圍內的一柵間隔。
  10. 一種電鍍方法,包含下列步驟: 使一電解質溶液通過一電鍍設備,該電鍍設備包含: 一晶圓支架,用以在一電鍍操作期間固持一晶圓,以及 一鍍覆槽,用以在該電鍍操作期間容納該電解質溶液; 提供配置在該鍍覆槽內的一無膜陽極腔室;以及 在該電鍍操作期間將配置在該無膜陽極腔室內的一陽極通電。
  11. 如請求項10之電鍍方法,更包含在該無膜陽極腔室內提供一進料板。
  12. 如請求項11之電鍍方法,更包含使該進料板的一部分與該鍍覆槽的一壁密封。
  13. 如請求項11之電鍍方法,更包含將該陽極安置而使其遠離該進料板一距離D,其中該距離D係在0.39到0.59吋的範圍內。
  14. 如請求項13之電鍍方法,其中將該陽極安置而使其遠離該進料板一距離D的步驟包含在該陽極與該進料板之間設置複數間隙銷,其中每一間隙銷具有相當於該距離D的一高度或者能夠保持該距離D。
  15. 如請求項11之電鍍方法,其中在該無膜陽極腔室內提供該進料板的步驟包含提供於其中包含複數孔洞的該進料板,其中每一孔洞具有在0.03到0.05吋之範圍內的一尺寸或直徑並且以一柵圖案而分布,該柵圖案具有在0.4到0.7吋之範圍內的一柵間隔。
  16. 如請求項10之電鍍方法,更包含在該電鍍操作期間,將一流成型板或CIRP安置在該晶圓支架中所固持的一晶圓與該陽極之間。
  17. 如請求項10之電鍍方法,更包含在該陽極腔室中提供具有一複合陽極形式的該陽極,該複合陽極包含複數陽極層。
  18. 如請求項17之電鍍方法,更包含將該複合陽極中的該層排列為相對於彼此而錯開或偏移的形式,以界定出該陽極之一網狀結構的開口或不同孔。
  19. 一種機器可讀媒體,包含指令,當該等指令被一機器讀取時,使該機器控制一電鍍方法中的操作,該電鍍方法至少包含下列步驟: 使一電解質溶液通過一電鍍設備,該電鍍設備包含: 一晶圓支架,用以在一電鍍操作期間固持一晶圓, 一鍍覆槽,用以在該電鍍操作期間容納該電解質溶液,以及 一無膜陽極腔室,配置在該鍍覆槽內;以及 在該電鍍操作期間將配置在該無膜陽極腔室內的一陽極通電。
TW108135448A 2018-10-03 2019-10-01 用於惰性陽極鍍覆槽的流量分配設備 TWI835872B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862740845P 2018-10-03 2018-10-03
US62/740,845 2018-10-03

Publications (2)

Publication Number Publication Date
TW202043552A true TW202043552A (zh) 2020-12-01
TWI835872B TWI835872B (zh) 2024-03-21

Family

ID=70055877

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108135448A TWI835872B (zh) 2018-10-03 2019-10-01 用於惰性陽極鍍覆槽的流量分配設備

Country Status (5)

Country Link
US (2) US11560642B2 (zh)
KR (1) KR20210054591A (zh)
CN (1) CN112805415A (zh)
TW (1) TWI835872B (zh)
WO (1) WO2020072649A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI758006B (zh) * 2020-12-10 2022-03-11 日商荏原製作所股份有限公司 鍍覆裝置及鍍覆處理方法
TWI814116B (zh) * 2021-10-27 2023-09-01 日商荏原製作所股份有限公司 鍍覆處理方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI835872B (zh) 2018-10-03 2024-03-21 美商蘭姆研究公司 用於惰性陽極鍍覆槽的流量分配設備

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62158838A (ja) * 1985-12-30 1987-07-14 Tokuriki Honten Co Ltd 銀一酸化物系の接点材料
JPS62158838U (zh) * 1986-03-31 1987-10-08
US6544391B1 (en) * 2000-10-17 2003-04-08 Semitool, Inc. Reactor for electrochemically processing a microelectronic workpiece including improved electrode assembly
FR2815644B1 (fr) * 2000-10-20 2003-09-05 Electricite De France Procede electrochimique de transformation selective des composes alkylaromatiques en aldehydes
US20060113192A1 (en) * 2003-01-23 2006-06-01 Keiichi Kurashina Plating device and planting method
US8563339B2 (en) * 2005-08-25 2013-10-22 Cree, Inc. System for and method for closed loop electrophoretic deposition of phosphor materials on semiconductor devices
US8029653B2 (en) * 2006-02-21 2011-10-04 Ebara Corporation Electroplating apparatus and electroplating method
US8177945B2 (en) * 2007-01-26 2012-05-15 International Business Machines Corporation Multi-anode system for uniform plating of alloys
US8795480B2 (en) * 2010-07-02 2014-08-05 Novellus Systems, Inc. Control of electrolyte hydrodynamics for efficient mass transfer during electroplating
US9028657B2 (en) * 2010-09-10 2015-05-12 Novellus Systems, Inc. Front referenced anode
US9534308B2 (en) * 2012-06-05 2017-01-03 Novellus Systems, Inc. Protecting anodes from passivation in alloy plating systems
US9809897B2 (en) * 2013-03-13 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Metal plating apparatus and method using solenoid coil
US9677190B2 (en) 2013-11-01 2017-06-13 Lam Research Corporation Membrane design for reducing defects in electroplating systems
GB201414847D0 (en) * 2014-08-20 2014-10-01 Lain Eva Maria Leaching of sulphide minerals
US9567685B2 (en) * 2015-01-22 2017-02-14 Lam Research Corporation Apparatus and method for dynamic control of plated uniformity with the use of remote electric current
EP3253907B1 (en) * 2015-08-05 2018-06-20 ATOTECH Deutschland GmbH Substrate holder reception apparatus
US9765443B2 (en) * 2015-09-02 2017-09-19 Applied Materials, Inc. Electroplating processor with current thief electrode
TWI835872B (zh) 2018-10-03 2024-03-21 美商蘭姆研究公司 用於惰性陽極鍍覆槽的流量分配設備

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI758006B (zh) * 2020-12-10 2022-03-11 日商荏原製作所股份有限公司 鍍覆裝置及鍍覆處理方法
TWI814116B (zh) * 2021-10-27 2023-09-01 日商荏原製作所股份有限公司 鍍覆處理方法

Also Published As

Publication number Publication date
WO2020072649A1 (en) 2020-04-09
KR20210054591A (ko) 2021-05-13
US20210340687A1 (en) 2021-11-04
TWI835872B (zh) 2024-03-21
CN112805415A (zh) 2021-05-14
US11560642B2 (en) 2023-01-24
US20230084072A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
TW202043552A (zh) 用於惰性陽極鍍覆槽的流量分配設備
TWI810195B (zh) 通遮罩互連線製造中的電氧化金屬移除
TW202038409A (zh) 低溫銅-銅直接接合
JP2020534430A (ja) 電気メッキ中に直交流動および衝突電解質の配送を制御するための方法および装置
US20220275531A1 (en) Differential contrast plating for advanced packaging applications
US11603602B2 (en) Method for controlling electrochemical deposition to avoid defects in interconnect structures
US20160108538A1 (en) Substrate processing method and template
KR100755661B1 (ko) 도금 처리 장치 및 이를 이용한 도금 처리 방법
TW202208701A (zh) 半導體處理中伴隨微粒污染減輕的電氧化金屬移除
US11598016B2 (en) Electrochemical plating system and method of using
US20140311530A1 (en) Substrate processing method and template
KR20240021678A (ko) 다이 레벨 전착 두께 분포 제어를 위한 마이크로 불활성 애노드 어레이
CN108350599A (zh) 在恒压模式下电化学抛光的方法
TW202248466A (zh) 用於電鍍期間之特定流體動力學的空間及尺寸上非均勻之通道板
TW201441428A (zh) 用於電鍍之基板的電流斜坡修整及電流脈動進入
KR20200066562A (ko) 기판의 에지에서 전기도금을 튜닝하기 위한 일체형 애노드
TW202236517A (zh) 電鍍方法