CN116344355A - 封装基板的制作方法 - Google Patents
封装基板的制作方法 Download PDFInfo
- Publication number
- CN116344355A CN116344355A CN202310342776.0A CN202310342776A CN116344355A CN 116344355 A CN116344355 A CN 116344355A CN 202310342776 A CN202310342776 A CN 202310342776A CN 116344355 A CN116344355 A CN 116344355A
- Authority
- CN
- China
- Prior art keywords
- etching
- copper
- line
- production
- line width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 91
- 239000000758 substrate Substances 0.000 title claims abstract description 70
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 93
- 238000005530 etching Methods 0.000 claims abstract description 92
- 229910052802 copper Inorganic materials 0.000 claims abstract description 71
- 239000010949 copper Substances 0.000 claims abstract description 71
- 238000009826 distribution Methods 0.000 claims abstract description 44
- 238000009713 electroplating Methods 0.000 claims abstract description 28
- 238000005259 measurement Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 67
- 238000012360 testing method Methods 0.000 claims description 43
- 238000007747 plating Methods 0.000 claims description 33
- 239000011889 copper foil Substances 0.000 claims description 22
- 239000011347 resin Substances 0.000 claims description 15
- 229920005989 resin Polymers 0.000 claims description 15
- 239000003822 epoxy resin Substances 0.000 claims description 6
- 229920000647 polyepoxide Polymers 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 239000009719 polyimide resin Substances 0.000 claims description 4
- -1 bismaleimide modified triazine Chemical class 0.000 claims description 3
- 239000004744 fabric Substances 0.000 claims description 3
- 239000012530 fluid Substances 0.000 claims description 3
- 239000003365 glass fiber Substances 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 3
- 239000011368 organic material Substances 0.000 claims description 3
- 229920003192 poly(bis maleimide) Polymers 0.000 claims description 3
- 229920002492 poly(sulfone) Polymers 0.000 claims description 3
- 238000007788 roughening Methods 0.000 claims description 3
- 238000009390 chemical decontamination Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 229920013636 polyphenyl ether polymer Polymers 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 abstract description 10
- 230000008901 benefit Effects 0.000 abstract description 5
- 238000012876 topography Methods 0.000 abstract description 5
- 101100421296 Caenorhabditis elegans set-6 gene Proteins 0.000 description 12
- 238000013461 design Methods 0.000 description 6
- 238000005070 sampling Methods 0.000 description 6
- 238000011161 development Methods 0.000 description 4
- 238000005553 drilling Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 101100042371 Caenorhabditis elegans set-3 gene Proteins 0.000 description 2
- 102100029768 Histone-lysine N-methyltransferase SETD1A Human genes 0.000 description 2
- 101000865038 Homo sapiens Histone-lysine N-methyltransferase SETD1A Proteins 0.000 description 2
- 239000004721 Polyphenylene oxide Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000003814 drug Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 229920006380 polyphenylene oxide Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 238000003490 calendering Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
本发明提供一种封装基板的制作方法，包括先通过试产得出图形补偿值，然后依得到的图形补偿值对既有的工艺参数进行修正，并基于与试产时相同的电镀生产线、蚀刻生产线以及放板规则进行量产封装基板的制作。本发明经改善的流程设计，在正式生产前先进行试样生产，且试样生产过程中，对不同图形选择不同的曝光补偿值，进行线宽、间距、铜厚度的测量，与电镀后建立的铜厚度等高线分布数据(分布图)进行匹配，找出蚀刻的地形图，依电镀铜厚度、线宽的补偿值与蚀刻均匀性之间的关系以及实测结果进行线宽补偿值的修订，最后根据修订后的线宽补偿值进行蚀刻，可以极大提高封装基板整板面的精细线路制作的一致性，减少报废率，从而提高经济收益。
Description
技术领域
本发明涉及半导体制造技术领域，特别是涉及一种封装基板的制作方法。
背景技术
随着电子产品越来越向着轻、薄、短、小的方向发展，封装基板的图形密度越来越高，线路的线宽间距和互连孔的直径越来越小，因此对于封装基板的制程能力提出了更高的挑战。在精细线路的制作过程中，传统的减成法因成本低、设备投资小而被广泛使用，但是在减成法中，由于以下几个原因导致精细线路的制作受到限制：第一，减成法存在水池效应，导致在蚀刻过程中，线路在向下蚀刻的同时，会向侧面进行蚀刻(也称为侧蚀问题)，因此制作精细线路的能力不高；第二，电镀时，由于电力线的分布及药水能力等问题，电镀的均匀性不佳，最终导致蚀刻时铜厚度不一致；第三，减成法中蚀刻线的均匀性会因为喷嘴的压力、上下面的药水交换速度的差异等导致蚀刻时不同位置蚀刻能力不同。以上三个主要原因将导致减成法制作精细线路的程度不高。因此，如何解决上述问题，提升减成法制作精细线路的能力是急需解决的问题。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种封装基板的制作方法，用于解决现有技术中采用减成法制作封装基板的线路时，因侧蚀、电镀均匀性不佳以及喷嘴压力等导致不同位置的蚀刻能力不同而难以制作出精细线路等问题。
为实现上述目的及其他相关目的，本发明提供一种封装基板的制作方法，所述制作方法包括先通过试产得出图形补偿值，然后依得到的图形补偿值对既有的工艺参数进行修正，并基于与试产时相同的电镀生产线、蚀刻生产线以及放板规则进行量产封装基板的制作，其中，通过试产得出图形补偿值包括步骤：
S1：准备测试基板，于测试基板上电镀铜形成所需目标铜厚；
S2：将测试基板划分成多个网格，对不同网格内的铜厚进行多点测量以得到铜厚分布值；
S3：于测试基板上形成抗蚀层并进行曝光，曝光过程中对不同的曝光图形进行不同的补偿，补偿值选自0，n和n+N×m中的任一种，其中，n为线宽，m为最小曝光调整值，N为大于等于1的整数；
S4：对曝光后的抗蚀层进行显影；
S5：对线路进行蚀刻并去除残余的抗蚀层，且蚀刻过程中额外采用2Oz厚铜板进行同步蚀刻；
S6：测量得到每条蚀刻线的线宽分布值；
S7：将步骤S2得到的铜厚分布值与步骤S5中厚铜板蚀刻均匀性分布值进行匹配，并与蚀刻后线路的线宽分布值进行对比，得到线宽分布值与测试基板的电镀铜厚度均匀性以及蚀刻均匀性之间的关系，并根据实测结果得到图形补偿值。
可选地，准备测试基板的过程包括：
1)制作芯板图形；
2)在芯板上形成介电层、第一铜箔层和第二铜箔层并进行层压；
3)制作互连孔；
4)对芯板进行除污；
5)在芯板表面沉积化铜层。
可选地，第一铜箔层和第二铜箔层的粗糙度小于2μm。
可选地，对芯板进行除污的方法包括化学除污法；芯板表面沉积的化铜层的厚度为0.5μm-1μm。
可选地，芯板所用铜箔包括电解铜箔和/或压延铜箔。
可选地芯板内使用的有机材料包括玻璃纤维布涂树脂覆铜板，树脂包括环氧树脂、耐高温环氧树脂、聚酰亚胺树脂、双马来酰亚胺改性三嗪树脂、聚砜系树脂和聚苯醚树脂中的若干种。
可选地，步骤S1中电镀使用垂直连续电镀线或水平电镀线。
可选地，步骤S3中的抗蚀层为干膜层。
可选地，步骤S2中将测试基板的上下两面均划分为a×b个网格，其中，a和b均为大于1的整数。
可选地，每个网格内的测量点不少于3个，依测量的数据建立每条电镀线的铜厚度等高线分布图，并记录每条电镀线的放板规则，与后续蚀刻线数据库进行对应。
可选地，蚀刻线的放板规则包括：基板板面有防反孔、每块基板的放板方向一致、板边与设备边距离一致、板与板之间的距离一致。
可选地，步骤S3中，于测试基板上形成干膜层前还包括采用粗化药水对测试基板进行预处理的步骤。
可选地，步骤S4的显影过程中，显影点为30％-50％。
可选地，步骤S5中的蚀刻在真空蚀刻设备或真空二流体蚀刻设备上进行。
如上所述，本发明提供的封装基板的制作方法，具有以下有益效果：本发明经改善的流程设计，在正式生产前先进行试样生产，且试样生产过程中，对不同图形选择不同的曝光补偿值，进行线宽、间距、铜厚度的测量，与电镀后建立的铜厚度等高线分布数据(分布图)进行匹配，找出蚀刻的地形图，依电镀铜厚度、线宽的补偿值与蚀刻均匀性之间的关系以及实测结果进行线宽补偿值的修订，最后根据修订后的线宽补偿值进行蚀刻，可以极大提高封装基板整板面的精细线路制作的一致性，减少报废率，从而提高经济收益。
附图说明
图1显示为本发明的实施例中1#蚀刻线的走板方向及取样方式示意图。
图2显示为本发明的实施例中20μm铜厚板的W/Wμm线宽分布的等高线分布图。
图3显示为本发明的实施例中1#蚀刻线的蚀刻均匀性等高线分布图。
图4显示为本发明的实施例中1#电镀线的电镀均匀性等高线分布图。
图5和图6分别显示为本发明的实施例中搭配1#电镀线+1#蚀刻线下的优化曝光补偿前后的图形设计对比图。
图7显示为本发明的实施例中优化曝光补偿前后的Set6的良率对比图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。为使图示尽量简洁，各附图中并未对所有的结构全部标示。
本发明提供一种封装基板的制作方法，所述制作方法包括先通过试产得出图形补偿值，然后依得到的图形补偿值对既有的工艺参数进行修正，并基于与试产时相同的电镀生产线、蚀刻生产线以及放板规则进行量产封装基板的制作。即，试产与后续的正式生产在相同的电镀生产线和蚀刻生产线上进行，各工艺中的放板规则完全一致。其中，通过试产得出图形补偿值包括步骤：
S1：准备测试基板，于测试基板上电镀铜形成所需目标铜厚；
S2：将测试基板划分成多个网格，对不同网格内的铜厚进行多点测量以得到铜厚度分布值；
S3：于测试基板上形成抗蚀层并进行曝光，曝光过程中对不同的曝光图形进行不同的补偿，补偿值选自0，n和n+N×m中的任一种，其中，n为电镀线路的线宽，m为最小曝光调整值，该值与使用的曝光设备有关，例如在本实施例中，最小曝光调整值为2.5μm，N为大于等于1的整数；
S4：对曝光后的抗蚀层进行显影；
S5：对线路进行蚀刻并去除残余的干膜，蚀刻过程中额外采用2Oz厚铜板进行同步蚀刻；
S6：测量得到每条蚀刻线的线宽分布值；
S7：将步骤S2得到的铜厚分布值与步骤S5中厚铜板蚀刻均匀性分布值进行匹配，并与蚀刻后的线路的线宽分布值进行对比，得到线宽分布值与测试基板的电镀铜厚度均匀性以及蚀刻均匀性之间的关系，并根据实测结果得到图形补偿值。
需要说明的是，上述各步骤并没有严格的区分，例如步骤S1的电镀和S2的测量可以认为是同一个步骤，只要确保相应的操作均被执行即可。
本发明经改善的流程设计，在正式生产(量产)前先进行试样生产，且试样生产过程中，对不同图形选择不同的曝光补偿值，进行线宽、间距、铜厚度的测量，与电镀后建立的铜厚度等高线分布数据(分布图)进行匹配，找出蚀刻的地形图，依电镀铜厚度、线宽的补偿值与蚀刻均匀性之间的关系以及实测结果进行线宽补偿值的修订，最后根据修订后的线宽补偿值进行蚀刻，可以极大提高封装基板整板面的精细线路制作的一致性，减少报废率，从而提高经济收益。
接下来将结合具体实施例对本发明进行进一步说明。本申请中，准备测试基板的过程可以是从制作芯板开始，当然也可以是从提供已经完成芯板图形制作的基板开始，具体不限，重要的是试产与量产的流程完全一致。为完整展示封装基板的制作过程，本实施例中将从芯板的制作过程开始说明。
首先进行芯板图形制作。芯板所用铜箔可以是电解铜箔，也可以是压延铜箔，或是同时包含这两种类型的铜箔，但通常只选用一种。芯板内所用有机材料优选玻璃纤维布涂树脂覆铜板但不仅限于此，树脂可以是环氧树脂、耐高温环氧树脂、聚酰亚胺树脂(PI)、双马来酰亚胺改性三嗪树脂(BT)、聚砜系树脂和聚苯醚树脂(PPO)中的若干种。
接下来，在芯板上形成介电层、第一铜箔层和第二铜箔层并进行层压。介电层可以采用包括但不限于光敏环氧树脂层，其形成方法可以采用涂布法或者贴膜法。较佳地，第一铜箔层和第二铜箔层的粗糙度Rz小于2μm，较低的粗糙度才能保证后续蚀刻中不会造成线路层的脱落等不良。
然后于芯板上制作互联用的孔，此处简称互连孔。互连孔可以是通孔，也可以是盲孔，还可以同时包含这两种类型的互连孔。制作互连孔的方法可采用激光打孔或机械打孔的方法。
钻孔后，测试基板上会有钻污残留，因而需要进行除污，本实施例中优选化学除污。因为通过化学的方法去除钻污的同时，可以增加基板表面的粗糙度，能够更好地和化铜层紧密结合。
接下来进行化学沉铜作为线路种子层，例如在基板表面沉积一层0.5μm～2μm的化铜层。
化学沉铜后进行电镀。电镀过程中优选使用垂直连续电镀线或水平电镀线，以减小同一块基板内及基板与基板之间的电镀铜厚差异，有助于制备精细线路。每条电镀线都电镀到目标铜厚，按照后续图形设计交货单元(Unit)的排布将测试基板的图形面，例如将测试基板的上、下两面划分成a×b个网格(a和b均为大于1的整数)，采用铜厚度测量仪进行铜厚度测量，每个网格至少收集3个数据，由此得到铜厚度分布值。且本实施例中，依得到的数值建立铜厚度等高线分布图，后续得到的数据均相应建立等高线分布图。建立等高线分布图，使得数据更为直观，后续的数据比对也将更加简单，例如后续可以采用拟合法进行数据比对。在一具体示例中，由于后续图形设计是每面12个Unit，所以将测试基板分为了2×6个网格，与Unit对应，每个Unit测量3个数据，测试结果如图4所示。此时，应该收集每条电镀线的铜厚度等高线分布图，以及记录每条电镀线的放板规则，与后续蚀刻线数据库进行对应。
通常，工厂电镀工序一般会同时对每批板的铜厚均值、铜厚极差的均匀性及过程能力进行管控，管控下的测试板才会进入下工序。
完成电镀后于基板表面形成抗蚀层，本实施例中采用干膜。干膜可以充分满足本实施例的精度要求。同时，采用贴干膜的方法相较于涂布光刻胶的方式有助于提高生产效率和降低生产成本。在一较佳示例中，贴干膜前会对基板进行预处理，例如采用粗化药水进行贴干膜前处理，之后再于电镀层表面贴干膜，可以增强干膜和基板的粘附力。
下一步进行曝光。曝光方式可以根据需要选择，例如根据曝光线宽和/或抗蚀层的材料选择。在满足曝光线宽的前提下，可以选择无光罩(Mask)曝光方式。经曝光后，干膜的被曝光区域发生改性而变得不溶于显影液，因而在后续的刻蚀工艺中，被曝光区域可以抗蚀刻而保护位于其底部的铜线路。理论上被曝光的干膜宽度与位于其底部的未刻蚀区域的宽度应该是一样的，但是实际工艺中，由于刻蚀液会渗入到被曝光区域底部，使得被曝光区域底部的线路也会被刻蚀掉一部分，最终得到的图像小于目标线宽。因而为了得到目标线宽，在曝光时会增加补偿以增加曝光尺寸。追加的补偿值对于最终能否得到准确的目标线宽非常重要。本实施例中，曝光时对不同的曝光图形进行不同等级的补偿，具体实施方式为：不同曝光图形的补偿值为：0，n，n+m，n+2m，n+3m，n+4m，n+5m……，其中，n为电镀线路线宽，而m为最小曝光调整单元，其具体值与曝光设备有关。例如于一示例中，m为2.5μm，曝光图形为5个，则对这5个曝光图形的曝光补偿值分别为0(也即按照基准值进行曝光)，n，n+2.5，n+2×2.5，n+3×2.5。通过对不同的曝光图形进行不同等级的补偿，以找出最佳的补充值。
完成曝光后即进行显影。显影方法较佳地为采用水平喷淋式显影，即显影液保持在恒定温度，测试基板在滚轴的传动下向前移动。较佳地，本实施例中，显影点控制在30％～50％。
接下来执行蚀刻工艺。收集每条蚀刻线的线宽等高线分布图，以及记录每条蚀刻线的放板规则，与前述的电镀线的铜厚度等高线分布图进行对应。若要进行超精细线路的制作，则优选使用真空蚀刻设备或真空二流体蚀刻设备，以减少封装基板上表面的水池效应带来的侧蚀问题。同时，规定每条蚀刻线的放板规则，例如基板板面一定有防反孔、每块板的放板方向一致、板边与设备边距离一致、板与板之间的距离要一致等，确保每条蚀刻线的均匀性是稳定可靠的。
此外，本实施例中，蚀刻测试基板的同时还额外采用2Oz厚铜板进行蚀刻，以得到蚀刻线的蚀刻均匀性结果，并与线宽分布图和电镀均匀性分布图结果进行一一对应，测试结果如图3所示。
完成蚀刻后去除残余的干膜，例如可采用有机或无机去膜液去除线路上的干膜，本实施例采用的是无机去膜液。
接下来进行线宽、间距的测量，收集每条蚀刻线的线宽数据，由此得到等高线分布图。将前述步骤的电镀后建立的铜厚度等高线分布图和蚀刻后的厚铜板蚀刻均匀性分布图进行匹配，与蚀刻的线宽分布地形图进行对比，找出线宽的分布与测试基板的电镀铜厚度均匀性、蚀刻均匀性之间的关系，并根据实测结果进行线宽补偿值的修订。收集并记录搭配对应的电镀线和蚀刻线的优化后补偿值，以待接下来批量化生产板精细线路的制作。
本实施例中的修改补偿的方式与现有技术中统一修改每个Unit的补偿方法的区别在于，本发明修改的是特定位置Unit的补偿值，而不是每个Unit的补偿都做同样的图形设计资料修改。举例来说，如图5的图形设计中，总共有12个Unit，Set6左侧的所有Unit补偿值不变，只针对蚀刻均匀性修改了底部的Set6的2个Unit，单独进行了补偿值的修改。
本实施例中，1#蚀刻线的走板方向及取样方式如图1所示。其中，走样方向指基板在设备中的移动方向，例如基板放置于设备的滚轴中且浸置于蚀刻液中，随着滚轴的移动，基板向前移动。图1中的每个Set中的一个小方框代表一个取样位置，规定在Set1、Set3和Set6位置分别选取8个位置进行测试，每个取样位置测量3个点的数据。20μm铜厚板的W/Wμm线宽分布的测量结果用等高线分布图表示如图2所示，可以明显看出Set6位置的线宽偏低，与Wμm的目标值偏差较大，因此需分析线宽分布Set6位置线宽偏小的原因。分析过程包括：在同一条蚀刻生产线上使用厚铜板考察蚀刻均匀性，绘制蚀刻地形图，结果如图3所示，可以很明显看到Set6位置蚀刻量偏大，与图2结果一致。再考察前工序电镀均匀性(1#电镀线)，结果如图4所示，Set1、Set3和Set6的电镀后铜厚较均匀。与图3对比，由此可以得出图2中Set6线宽偏小的原因主要是蚀刻均匀性造成的。
因此，在无法调节蚀刻线蚀刻均匀性的条件下，就可以通过找出电镀铜厚度、线宽的补偿值与蚀刻均匀性之间的关系，并根据实测结果进行线宽补偿值的修订，整板中着重优化Set6的曝光补偿来提高精细线路的良率。优化补偿调整前后的图分别如图5和图6所示，由于Set6蚀刻量较大，可以单独给Set6增加适当的补偿。
在经前述步骤得到优化补偿值后，对既有的工艺参数进行修正，基于修正后的工艺参数，按与前述制作测试基板时相同的工序(即提供基板后依次进行电镀、曝光显影和刻蚀，只是不用在每个步骤后对每片基板进行量测，但可以采用抽检方式，抽检结果可以用于对之前的优化补偿值进行校正)，基于与试产时相同的电镀生产线、蚀刻生产线以及放板规则进行生产板精细线路的批量生产制作。需要说明的是，上述试产过程通常进行一次即可，但在需要时，也可以进行两次以上，每次试产时的测试基板可以为单片或两片以上，重要的是确保所有的试产都在与正式量产时的条件完全相同，可以将基于所有测试基板得到的补偿值的均值作为最终的优化补偿值。
再次需要强调的是，采用本发明的方法的前提是固定电镀生产线、蚀刻生产线及放板规则。举例来说，如果要使用1#电镀线和3#蚀刻线进行生产板的生产，且规定了蚀刻和电镀的放板规则，那么同时应该选择第一步中1#电镀线和3#蚀刻线制作的测试板得出的优化后的补偿值进行生产板的制作。不同的蚀刻线、电镀线及放板规则都会在一定程度上影响铜厚的均匀性。固定电镀生产线、蚀刻生产线及放板规则能够确保优化后的补偿值得到针对性的运用。本实施例采用1#电镀线和1#蚀刻线制作测试板的优化后补偿值(图6)后，检测线路开短路良率，检测结果如图7所示，Set6的良率从40.91％提高至95.45％，精细线路良率明显提升，工厂可以大大减少报废成本。
综上所述，本发明经改善的流程设计，在正式生产先进行试样生产，且试样生产过程中，对不同图形选择不同的曝光补偿值，进行线宽、间距、铜厚度的测量，与电镀后建立的铜厚度等高线分布数据(分布图)进行匹配，找出蚀刻的地形图，依电镀铜厚度、线宽的补偿值与蚀刻均匀性之间的关系以及实测结果进行线宽补偿值的修订，最后根据修订后的线宽补偿值进行蚀刻，可以极大提高封装基板整板面的精细线路制作的一致性，减少报废率，从而提高经济收益。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种封装基板的制作方法，其特征在于，所述制作方法包括先通过试产得出图形补偿值，然后依得到的图形补偿值对既有的工艺参数进行修正，并基于与试产时相同的电镀生产线、蚀刻生产线以及放板规则进行量产封装基板的制作，其中，通过试产得出图形补偿值包括步骤：
S1：准备测试基板，于测试基板上电镀铜形成所需目标铜厚；
S2：将测试基板划分成多个网格，对不同网格内的铜厚进行多点测量以得到铜厚分布值；
S3：于测试基板上形成抗蚀层并进行曝光，曝光过程中对不同的曝光图形进行不同的补偿，补偿值选自0，n和n+N×m中的任一种，其中，n为线宽，m为最小曝光调整值，N为大于等于1的整数；
S4：对曝光后的抗蚀层进行显影；
S5：对线路进行蚀刻并去除残余的抗蚀层，且蚀刻过程中额外采用2Oz厚铜板进行同步蚀刻；
S6：测量得到每条蚀刻线的线宽分布值；
S7：将步骤S2得到的铜厚分布值与步骤S5中厚铜板蚀刻均匀性分布值进行匹配，并与蚀刻线的线宽分布值进行对比，得到线宽分布值与测试基板的电镀铜厚度均匀性以及蚀刻均匀性之间的关系，并根据实测结果得到图形补偿值。
2.根据权利要求1所述的制作方法，其特征在于，准备测试基板的过程包括：
1)制作芯板图形；
2)在芯板上形成介电层、第一铜箔层和第二铜箔层并进行层压；
3)制作互连孔；
4)对芯板进行除污；
5)在芯板表面沉积化铜层。
3.根据权利要求2所述的制作方法，其特征在于，第一铜箔层和第二铜箔层的粗糙度小于2μm；对芯板进行除污的方法包括化学除污法；芯板表面沉积的化铜层的厚度为0.5μm-1μm。
4.根据权利要求2所述的制作方法，其特征在于，芯板所用铜箔包括电解铜箔和/或压延铜箔；芯板内使用的有机材料包括玻璃纤维布涂树脂覆铜板，树脂包括环氧树脂、耐高温环氧树脂、聚酰亚胺树脂、双马来酰亚胺改性三嗪树脂、聚砜系树脂和聚苯醚树脂中的若干种。
5.根据权利要求1所述的制作方法，其特征在于，步骤S1中电镀使用垂直连续电镀线或水平电镀线，步骤S3中使用的抗蚀层为干膜层。
6.根据权利要求1所述的制作方法，其特征在于，步骤S2中将测试基板的上下两面均划分为a×b个网格，其中，a和b均为大于1的整数；每个网格内的测量点不少于3个，依测量的数据建立每条电镀线的铜厚度等高线分布图，并记录每条电镀线的放板规则，与后续蚀刻线数据库进行对应。
7.根据权利要求6所述的制作方法，其特征在于，蚀刻线的放板规则包括：基板板面有防反孔、每块基板的放板方向一致、板边与设备边距离一致、板与板之间的距离一致。
8.根据权利要求1所述的制作方法，其特征在于，步骤S3中，于测试基板上形成抗蚀层前还包括采用粗化药水对测试基板进行预处理的步骤。
9.根据权利要求1所述的制作方法，其特征在于，步骤S4的显影过程中，显影点为30％-50％。
10.根据权利要求1所述的制作方法，其特征在于，步骤S5中的蚀刻在真空蚀刻设备或真空二流体蚀刻设备上进行。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310342776.0A CN116344355A (zh) | 2023-04-03 | 2023-04-03 | 封装基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310342776.0A CN116344355A (zh) | 2023-04-03 | 2023-04-03 | 封装基板的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116344355A true CN116344355A (zh) | 2023-06-27 |
Family
ID=86885603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310342776.0A Pending CN116344355A (zh) | 2023-04-03 | 2023-04-03 | 封装基板的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116344355A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117787507A (zh) * | 2024-02-23 | 2024-03-29 | 宝鸡核力材料科技有限公司 | 卷带轧制工艺全链条优化方法和装置 |
-
2023
- 2023-04-03 CN CN202310342776.0A patent/CN116344355A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117787507A (zh) * | 2024-02-23 | 2024-03-29 | 宝鸡核力材料科技有限公司 | 卷带轧制工艺全链条优化方法和装置 |
| CN117787507B (zh) * | 2024-02-23 | 2024-05-03 | 宝鸡核力材料科技有限公司 | 卷带轧制工艺全链条优化方法和装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101156256B1 (ko) | 회로 캐리어 제조 방법 및 이 방법의 사용 | |
| CN109451665B (zh) | 一种光电板的制作工艺 | |
| US20060204904A1 (en) | Metal mask and manufacturing method thereof | |
| CN116344355A (zh) | 封装基板的制作方法 | |
| WO1994008443A1 (en) | Method and apparatus for fabricating printed circuit boards | |
| CN110213895A (zh) | 一种pcb线路制作方法及pcb | |
| JP3829281B2 (ja) | 膜厚分布解析方法、電子回路基板及び製造プロセスの設計装置 | |
| CN111158217A (zh) | 一种套刻偏差的确定方法及系统 | |
| CN109884862A (zh) | 三维存储器曝光系统中套刻偏差的补偿装置及方法 | |
| JP4567360B2 (ja) | 銅箔の製造方法及びその製造方法で得られる銅箔 | |
| CN112685993B (zh) | 一种柔性pcb板湿法化学蚀刻工艺仿真方法 | |
| CN113613399A (zh) | 电路板制作方法及电路板 | |
| KR100899588B1 (ko) | 인쇄 회로 기판 제조에서 옥사이드 공정을 대체하고 미세라인을 제조하기 위해 구리 포일을 금속 처리하는 인쇄회로 기판 제조 방법 | |
| CN109496080B (zh) | 一种线路板电镀工艺方法 | |
| CN115767934A (zh) | 一种微小间距绑定焊盘的制作方法 | |
| CN114096068A (zh) | 一种白油板生产方法 | |
| CN114071014B (zh) | 一种提高ic载板线路图形成像精度的方法及系统 | |
| CN115866933A (zh) | 埋铜块板制作方法及埋铜块板 | |
| CN106350769B (zh) | 一种金属荫罩及其制备方法 | |
| JP2685017B2 (ja) | 印刷配線板の製造方法 | |
| CN219499654U (zh) | 一种细线路蚀刻补偿装置 | |
| JP2014210427A (ja) | キャリア付銅箔、プリント配線板、銅張積層板、電子機器及びプリント配線板の製造方法 | |
| CN219577362U (zh) | 一种新型基板 | |
| CN113608412B (zh) | 一种半导体器件及其制作方法和电子设备 | |
| JP2014201828A (ja) | キャリア付銅箔、プリント配線板、プリント回路板、銅張積層板及びプリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |