CN115291473A - 套刻精度的补偿方法 - Google Patents

套刻精度的补偿方法 Download PDF

Info

Publication number
CN115291473A
CN115291473A CN202210808458.4A CN202210808458A CN115291473A CN 115291473 A CN115291473 A CN 115291473A CN 202210808458 A CN202210808458 A CN 202210808458A CN 115291473 A CN115291473 A CN 115291473A
Authority
CN
China
Prior art keywords
compensation
region
overlay accuracy
wafer
overlay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210808458.4A
Other languages
English (en)
Inventor
姜冒泉
姚振海
金乐群
李玉华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202210808458.4A priority Critical patent/CN115291473A/zh
Publication of CN115291473A publication Critical patent/CN115291473A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70508—Data handling in all parts of the microlithographic apparatus, e.g. handling pattern data for addressable masks or data transfer to or from different components within the exposure apparatus

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供一种套刻精度的补偿方法，所述方法包括：提供一晶圆，且根据预设规则将所述晶圆划分为至少两个区域，并确定所述晶圆的目标区域；获取各区域的套刻精度量测值，并根据各区域的所述套刻精度量测值得到各区域的套刻精度补偿值；对各区域的套刻精度补偿值进行加权后计算以得到晶圆的配比补偿值。通过本发明解决了现有的未对晶圆边缘区域的套刻精度进行优化补偿的问题。

Description

套刻精度的补偿方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种套刻精度的补偿方法。
背景技术
套刻精度是指在光刻制造工艺中当层图形和前层图形的叠对位置精度，其是衡量光刻工艺的关键参数之一，而且，随着产品制程工艺的提升，器件对不同图层间的套刻精度的要求越来越高。
现有技术中，通过套刻精度补偿处理来提高晶圆的套刻精度。如图1所示，目前常用的方法是在晶圆中心区域选取多个检测区域，并从各检测区域选取多个检测位置(图中小箭头所在位置)来对晶圆进行量测以得到量测值，再将量测值输入至APC(先进工艺控制)系统，通过APC系统进行补偿以得到补偿值。然而，上述方法未对晶圆边缘区域进行监控，因此，无法对晶圆边缘区域的套刻精度进行优化补偿，从而也就无法通过套刻精度的改善来提升晶圆边缘区域的良率。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种套刻精度的补偿方法，用于解决现有的未对晶圆边缘区域的套刻精度进行优化补偿的问题。
为实现上述目的及其他相关目的，本发明提供一种套刻精度的补偿方法，所述方法包括：
提供一晶圆，且根据预设规则将所述晶圆划分为至少两个区域，并确定所述晶圆的目标区域；
获取各区域的套刻精度量测值，并根据各区域的所述套刻精度量测值得到各区域的套刻精度补偿值；
对各区域的套刻精度补偿值进行加权后计算以得到晶圆的配比补偿值；
其中，各区域的所述套刻精度补偿值的加权系数之和为1。
可选地，对各区域的所述套刻精度补偿值进行加权时，所述加权系数的调整方法包括：
根据所述目标区域的所述套刻精度量测值的均值及标准方差来调整各区域的所述套刻精度补偿值的加权系数。
可选地，根据各区域的所述套刻精度量测值得到各区域的所述套刻精度补偿值的方法包括：
利用套刻精度补偿模型来确定各区域的所述套刻精度补偿值。
可选地，所述套刻精度补偿模型包括线性套刻精度补偿模型或高阶套刻精度补偿模型。
可选地，对各区域的所述套刻精度补偿值进行加权后计算以得到所述晶圆的所述配比补偿值的计算方法包括：
将加权后的各区域的所述套刻精度补偿值进行求和以得到所述配比补偿值。
可选地，各区域均包括至少一个检测区域，且每个所述检测区域均包括至少一个检测位置。
可选地，将所述晶圆划分为中心区域及围绕所述中心区域的边缘区域，且所述边缘区域为所述目标区域。
可选地，所述方法还包括将所述配比补偿值输入至先进工艺控制系统的步骤。
如上所述，本发明的套刻精度的补偿方法，通过将晶圆划分为不同的区域，利用套刻精度补偿模型得到不同区域的套刻精度补偿值，并将不同区域的套刻精度补偿值进行加权求和以得到整个晶圆的补偿值，从而改善晶圆整面的套刻精度，进而使得晶圆边缘区域的良率得到提高。
附图说明
图1显示为现有的对晶圆进行套刻精度量测时中心区域的检测区域及检测位置的分布示意图。
图2显示为本发明的套刻精度的补偿方法的流程图。
图3显示为本发明的对晶圆进行套刻精度量测时边缘区域的检测区域及检测位置的分布示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
本实施例提供一种套刻精度的补偿方法，所述方法包括：
提供一晶圆，且根据预设规则将所述晶圆划分为至少两个区域，并确定所述晶圆的目标区域；
获取各区域的套刻精度量测值，并根据各区域的所述套刻精度量测值得到各区域的套刻精度补偿值；
对各区域的套刻精度补偿值进行加权后计算以得到晶圆的配比补偿值；
其中，各区域的所述套刻精度补偿值的加权系数之和为1。
具体的，所述晶圆包括中心区域及围绕所述中心区域的边缘区域，且所述边缘区域为所述目标区域。
如图3所示，本实施例中，通过将所述晶圆划分为所述中心区域及围绕所述中心区域的边缘区域以实现对所述边缘区域的套刻精度的监控，从而使得所述边缘区域的良率得到改善。
具体的，各区域均包括至少一个检测区域，且每个所述检测区域均包括至少一个检测位置。本实施例中，所述中心区域及所述边缘区域均包括多个检测区域，每个所述检测区域均包括多个检测位置，其中，所述中心区域的所述检测区域及所述检测位置的分布情况如图1所示，所述边缘区域的所述检测区域及所述检测位置的分布情况如图3所示。
具体的，对各区域的所述套刻精度补偿值进行加权时，所述加权系数的调整方法包括：根据所述目标区域的所述套刻精度量测值的均值及标准方差来调整各区域的所述套刻精度补偿值的加权系数。
本实施例中，调整所述加权系数的具体方法包括：提供第一批晶圆，并从所述第一批晶圆中取出第一晶圆，得到所述第一晶圆各区域的所述套刻精度补偿值，同时提供所述套刻精度补偿值的初始加权系数，根据所述初始加权系数及各区域的所述套刻精度补偿值得到初始配比补偿值，其中，所述第一晶圆包括所述中心区域及所述边缘区域，所述目标区域为边缘区域；利用所述初始配比补偿值对第二批晶圆进行补偿，并从所述第二批晶圆中取出第二晶圆，获取所述第二晶圆各区域(包括中心区域及边缘区域)的所述套刻精度量测值，计算得到边缘区域的所述套刻精度量测值的均值及标准方差；判断所述均值及所述标准方差是否为最小值，若判断结果为否，则调整所述初始加权系数得到新的加权系数，并根据所述新的加权系数及所述第二晶圆的套刻精度补偿值得到第二配比补偿值；利用所述第二配比补偿值对下一批晶圆进行补偿。多次重复上述操作来调整所述加权系数，直至晶圆边缘区域的所述套刻精度量测值的均值及标准方差最小，由此获得所需的所述加权系数。
具体的，根据各区域的所述套刻精度量测值得到各区域的所述套刻精度补偿值的方法包括：利用套刻精度补偿模型来确定各区域的所述套刻精度补偿值。
作为示例的，所述套刻精度补偿模型包括线性套刻精度补偿模型或高阶套刻精度补偿模型。
本实施例中，所述套刻精度补偿模型可根据实际需要进行选择。可选地，本实施例选用线性套刻精度补偿模型。
表1及表2给出了晶圆中心区域在两种不同线性套刻精度补偿模型下所得到的所述套刻精度补偿值，其中，表1为晶圆模型(Wafer Model)，表2为区域模型(Field Model)；表3及表4给出了晶圆边缘区域在两种不同线性套刻精度补偿模型下所得到的所述套刻精度补偿值，其中，表3表示为晶圆模型(Wafer Model)，表4为区域模型(Field Model)。
表1
Terms Lot Average
Trans.X(nm) 0.8804
Trans.Y(nm) 1.3756
Expan.X(ppm) -0.0136
Expan.Y(ppm) 0.0195
Wafer.Rot(urd) 0.0098
NonOrt(urd) -0.0110
表2
Terms Lot Average
Shot.Mag(ppm) -0.0025
Shot.Rot(urd) 0.0341
Aysm.Mag(ppm) -0.0146
Aysm.Rot(urd) 0.0003
表3
Terms Lot Average
Trans.X(nm) 0.4042
Trans.Y(nm) -3.3056
Expan.X(ppm) -0.0260
Expan.Y(ppm) 0.0158
Wafer.Rot(urd) 0.0138
NonOrt(urd) -0.0084
表4
Terms Lot Average
Shot.Mag(ppm) -0.0216
Shot.Rot(urd、) 0.0254
Aysm.Mag(ppm) -0.0124
Aysm.Rot(urd) 0.0223
具体的，对各区域的所述套刻精度补偿值进行加权后计算以得到所述晶圆的所述配比补偿值的计算方法包括：将加权后的各区域的所述套刻精度补偿值进行求和以得到所述配比补偿值。
本实施例中，所述套刻精度补偿值为具有方向的向量值，可将其在x方向及y方向上进行分解。所述套刻精度补偿值包括偏移补偿值，整面晶圆在x方向的偏移补偿值为Trans_x，在y方向的偏移补偿值为Trans_y，计算公式如下：
Trans_x＝Trans_x1*α+Trans_x2(1-α)
Trans_y＝Trans_y1*α+Trans_y2(1-α)
其中，Trans_x1表示所述中心区域的偏移补偿值在x方向上的分量，Trans_x2表示边缘区域的偏移补偿值在x轴方向上分量；Trans_y1表示所述中心区域的偏移补偿值在y轴方向上的分量，Trans_y2表示边缘区域的偏移补偿值在y轴方向上分量；α表示所述加权系数。
所述套刻精度补偿值还包括缩放补偿值，整面晶圆在x方向的缩放补偿值为Expan_x，在y方向的缩放补偿值为Expan_y，计算公式如下：
Expan_x＝Expan_x1*α+Expan_x2(1-α)
Expan_y＝Expan_y1*α+Expan_y2(1-α)
其中，Expan_x1表示所述中心区域的缩放补偿值在x方向上的分量，Expan_x2表示边缘区域的缩放补偿值在x方向上分量；Expan_y1表示所述中心区域的缩放补偿值在y方向上的分量，Expan_y2表示边缘区域的缩放补偿值在y方向上分量；α表示所述加权系数。
具体的，所述方法还包括将所述配比补偿值输入至先进工艺控制系统的步骤。
综上所述，本发明的套刻精度的补偿方法，通过将晶圆划分为不同的区域，利用套刻精度补偿模型得到不同区域的套刻精度补偿值，并将不同区域的套刻精度补偿值进行加权求和以得到整个晶圆的补偿值，从而改善晶圆整面的套刻精度，进而使得晶圆边缘区域的良率得到提高。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种套刻精度的补偿方法，其特征在于，所述方法包括：
提供一晶圆，且根据预设规则将所述晶圆划分为至少两个区域，并确定所述晶圆的目标区域；
获取各区域的套刻精度量测值，并根据各区域的所述套刻精度量测值得到各区域的套刻精度补偿值；
对各区域的套刻精度补偿值进行加权后计算以得到晶圆的配比补偿值；
其中，各区域的所述套刻精度补偿值的加权系数之和为1。
2.根据权利要求1所述的套刻精度的补偿方法，其特征在于，对各区域的所述套刻精度补偿值进行加权时，所述加权系数的调整方法包括：
根据所述目标区域的所述套刻精度量测值的均值及标准方差来调整各区域的所述套刻精度补偿值的加权系数。
3.根据权利要求1所述的套刻精度的补偿方法，其特征在于，根据各区域的所述套刻精度量测值得到各区域的所述套刻精度补偿值的方法包括：
利用套刻精度补偿模型来确定各区域的所述套刻精度补偿值。
4.根据权利要求3所述的套刻精度的补偿方法，其特征在于，所述套刻精度补偿模型包括线性套刻精度补偿模型或高阶套刻精度补偿模型。
5.根据权利要求1所述的套刻精度的补偿方法，其特征在于，对各区域的所述套刻精度补偿值进行加权后计算以得到所述晶圆的所述配比补偿值的计算方法包括：
将加权后的各区域的所述套刻精度补偿值进行求和以得到所述配比补偿值。
6.根据权利要求1所述的套刻精度的补偿方法，其特征在于，各区域均包括至少一个检测区域，且每个所述检测区域均包括至少一个检测位置。
7.根据权利要求1所述的套刻精度的补偿方法，其特征在于，将所述晶圆划分为中心区域及围绕所述中心区域的边缘区域，且所述边缘区域为所述目标区域。
8.根据权利要求1～7任一项所述的套刻精度的补偿方法，其特征在于，所述方法还包括将所述配比补偿值输入至先进工艺控制系统的步骤。
CN202210808458.4A 2022-07-08 2022-07-08 套刻精度的补偿方法 Pending CN115291473A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210808458.4A CN115291473A (zh) 2022-07-08 2022-07-08 套刻精度的补偿方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210808458.4A CN115291473A (zh) 2022-07-08 2022-07-08 套刻精度的补偿方法

Publications (1)

Publication Number Publication Date
CN115291473A true CN115291473A (zh) 2022-11-04

Family

ID=83822849

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210808458.4A Pending CN115291473A (zh) 2022-07-08 2022-07-08 套刻精度的补偿方法

Country Status (1)

Country Link
CN (1) CN115291473A (zh)

Similar Documents

Publication Publication Date Title
KR20190005955A (ko) 측정치 획득 방법, 프로세스 단계 수행 장치, 계측 장치, 디바이스 제조 방법
US11442367B2 (en) Optimizing a sequence of processes for manufacturing of product units
US20130201461A1 (en) Method and apparatus to characterize photolithography lens quality
KR102356361B1 (ko) 변형 결정 방법
KR20140126341A (ko) 반도체 웨이퍼를 정렬하고 노광하는 오버레이 모델
CN114137803A (zh) 改变蚀刻参数的方法
CN116520646A (zh) 改善套刻精度的方法
KR102084026B1 (ko) 리소그래피 장치의 성능을 예측하는 방법, 리소그래피 장치의 캘리브레이션, 디바이스 제조 방법
KR20160142354A (ko) 마스크들을 위한 고밀도 레지스트레이션 맵들을 생성하기 위한 방법, 시스템 및 컴퓨터 프로그램 제품
CN104022049B (zh) 校准目标值的方法以及配置用于校准目标值的处理系统
CN110568726A (zh) 一种曝光聚焦补偿方法
CN115291473A (zh) 套刻精度的补偿方法
KR20090039878A (ko) 반도체 메모리 디바이스 제조를 위한 패턴 매칭 방법
CN108885407B (zh) 叠加方差稳定化方法及系统
US20220066329A1 (en) Compensation method for overlay deviation
JP7211627B2 (ja) パターン測定装置、方法及びプログラム、並びに、パターン検査装置、方法及びプログラム
EP3862814A1 (en) Multi-step process inspection method
CN112415864A (zh) 一种确定opc最小分割长度的方法
CN114326330B (zh) 一种光刻图形的优化方法及装置
CN113314430B (zh) Cmp工艺中的监测方法以及监测系统
US20230238291A1 (en) Process control system including process condition determination using attribute-relative process condition
US20220091514A1 (en) Methods and apparatus for controlling a lithographic process
CN117518723A (zh) 光学临近修正模型的评估方法、评估系统及其工作方法
CN115576173A (zh) 一种提高套刻精度的方法
CN112504213A (zh) 半导体膜平面度计算方法、系统及半导体机台调整方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination