KR102149259B1 - 반도체 소자 탑재용 리드 프레임 및 그 제조방법 - Google Patents

반도체 소자 탑재용 리드 프레임 및 그 제조방법 Download PDF

Info

Publication number
KR102149259B1
KR102149259B1 KR1020157019302A KR20157019302A KR102149259B1 KR 102149259 B1 KR102149259 B1 KR 102149259B1 KR 1020157019302 A KR1020157019302 A KR 1020157019302A KR 20157019302 A KR20157019302 A KR 20157019302A KR 102149259 B1 KR102149259 B1 KR 102149259B1
Authority
KR
South Korea
Prior art keywords
semiconductor element
lead frame
element mounting
mounting portion
terminal portion
Prior art date
Application number
KR1020157019302A
Other languages
English (en)
Other versions
KR20150130265A (ko
Inventor
료우이치 요시모토
료헤이 야마시타
Original Assignee
오쿠치 마테리얼스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오쿠치 마테리얼스 가부시키가이샤 filed Critical 오쿠치 마테리얼스 가부시키가이샤
Publication of KR20150130265A publication Critical patent/KR20150130265A/ko
Application granted granted Critical
Publication of KR102149259B1 publication Critical patent/KR102149259B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

[과제]
반도체 소자 탑재부 및 단자부와 봉지 수지와의 밀착성을 효과적으로 만족하는 반도체 소자 탑재용 리드 프레임을 제공하는 것이다.
[해결수단]
리드 프레임의 반도체 소자 탑재부 및 단자부 중 적어도 한 측면에는, 상기 반도체 소자 탑재부 또는 단자부의 상하면의 가장자리로부터 수평방향으로 돌출한 돌기부(4)를 구비하고, 상기 돌기부(4)의 선단부(5)는 대략 평면 혹은 그 단면 윤곽이 원호형을 이루고 있어 두껍다.

Description

반도체 소자 탑재용 리드 프레임 및 그 제조방법{LEAD FRAME FOR MOUNTING SEMICONDUCTOR ELEMENTS, AND PRODUCTION METHOD THEREFOR}
본 발명은 반도체 소자를 탑재하는 리드 프레임, 특히 반도체 소자 탑재부 및 단자부의 형상에 관한 것이다.
반도체 소자를 탑재하는 리드 프레임에 있어서는, 반도체 소자와 접속되면서 외부와도 접속되는 단자부에 대한 봉지용 수지의 밀착성의 향상이 제품의 신뢰성을 향상시키는 중요한 포인트의 하나이며, 수지와의 밀착성을 향상시켜, 단자부의 누락을 방지하기 위한 기술이 여러 가지로 제안되어 있다. 구체적으로는, 단자부의 상면측에 돌기부(차양)를 형성하는 기술이나 측면을 조화시키는 기술등이 있다.
예를 들면, 특허 문헌 1에는 안팎으로부터 에칭을 실시함으로써 측면에 요철을 형성하는 기술이 개시되어 있지만, 이 기술은, 종래부터 행해지고 있는 표리면으로부터의 에칭 가공에 있어서, 표면측과 이면측의 에칭 마스크에 차이를 내 형성하여 대응할 수 있는 기술이며, 금속판의 두께와 동일한 정도 혹은 두께 이하의 거리를 에칭할 때에, 표면측을 좁게 개구하고, 이면측을 크게 개구한 에칭 마스크를 형성하여 리드 프레임을 제조하는 등으로 목적을 달성하고 있다.
[특허문헌 1] 일본특허공개 2011－151069호 공보
그러나, 상기 종래 기술에 의한 경우, 수지와의 밀착성을 향상시키기 위해 형성된 돌기부여도, 그 선단이 예각이 되는 경우는, 봉지 수지에 크랙이 발생하기 때문에, 돌기부의 선단에 대략 평면이거나 또는 그 단면이 원호형의 윤곽을 가지도록 형성할 필요가 있다.
특히, QFN(quad flat non-leaded package)나 LED용의 리드 프레임의 경우에는, 실장 후 노출하는 면의 단면에 대해, 소자 탑재면의 단면이 오버행하도록 설계되어, 수지 벗겨짐 방지책의 하나로서 기능시키고 있지만, 개편으로 절단할 때 블레이드와의 마찰 시에 일어나는, 높은 열 이력에 의한 팽창·수축이나 진동의 영향으로 수지가 리드 프레임으로부터 벗겨져 버리는 현상이 문제가 되고, 시장에서는 수지 밀착성의 향상이 더 요구되고 있다.
따라서, 본 발명은, 상기 문제점을 감안하여 창안된 것이며, 그 목적은, 봉지 수지와의 밀착성을 효과적으로 만족하도록 한 반도체 소자 탑재용 리드 프레임을 제공하는데 있다.
상기 목적을 달성하기 위해서, 본 발명의 일실시형태에 따른 반도체 소자 탑재용 리드 프레임은, 반도체 소자 탑재부 및 단자부 중의 적어도 한측면 또는 양측면에, 상기 탑재부 또는 단자부의 상하면의 가장자리로부터 수평방향으로 돌출한 돌기부를 구비하고, 상기 돌기부의 선단은 대략 평면 혹은 단면이 원호형의 윤곽을 가지는 형상을 이루고 있어 두꺼운 것을 특징으로 한다.
또, 본 발명의 일실시형태에 따른 반도체 소자 탑재용 리드 프레임은, 반도체 소자 탑재부 혹은 단자부 중의 적어도 한측면 또는 양측면에, 상면측이 상기 반도체 소자 탑재부 혹은 단자부의 하면 가장자리로부터 수평방향으로 돌출하고, 그 돌출한 상면측의 하방에서 더 경사지게 하방으로 연장함으로써, 상기 반도체 소자 탑재부 혹은 단자부 상면의 가장자리로부터 수평방향으로 돌출하면서 상면에서 하방으로도 돌출하고 있는 돌기부가 형성되고, 상기 돌기부의 선단은 25μm 이상의 두께를 가지면서 둥그스름하게 형성되어 있는 것을 특징으로 한다.
또, 본 발명의 일실시형태에 따른 반도체 소자 탑재용 리드 프레임은, 반도체 소자 탑재부 및 단자부 중의 적어도 한측면에, 상면측이 상기 반도체 소자 탑재부 혹은 단자부의 하면 가장자리로부터 수평방향으로 돌출하고, 그 돌출한 상면측의 하방에서 상기 반도체 소자 탑재부 혹은 단자부의 상면의 가장자리로부터 수평방향으로 더 돌출한 돌기부가 형성되고, 상기 돌기부는 그 선단부의 하방측 모서리로부터 하면측으로 더 연장하고 있는 것을 특징으로 한다.
본 발명의 일실시형태에 따르면, 반도체 소자 탑재부 혹은 단자부의 측면으로 평면 방향 뿐만 아니라 높이 방향에도 돌기부를 형성함으로써, 모든 방향으로부터의 스트레스에 강하고, 수지와의 접촉 면적도 증가하기 때문에 개편으로 절단할 때의 열 이력에 의한 팽창·수축에 기인하는 수지 벗겨짐 및 개편으로 절단할 때의 진동에 의한 수지 벗겨짐을 방지할 수 있다.
도 1은 본 발명을 완성한 시행예에 의한 돌기부의 형성 공정을 설명하기 위한 주요부 확대도이다.
도 2는 도 1의 공정에서 형성한 돌기부 선단의 형상 및 크기를 설명하기 위한 주요부 확대도이다.
도 3은 본 발명의 일실시형태에 따른 돌기부의 형태를 설명하기 위한 설명도이다.
도 4는 본 발명의 일실시형태에 따른 돌기부의 형성 공정을 설명하기 위한 주요부 확대도이다.
도 5는 본 발명의 일실시형태에 따른 돌기부를 형성하기 위한 에칭 조건과 돌기부 단면 형상 및 치수의 변화의 관계를 나타내는 일람표이다.
도 6은 본 발명의 다른 실시형태에 따른 돌기부의 형성 공정을 설명하기 위한 주요부 확대도이다.
도 7은 본 발명의 실시예 2에 의한 돌기부의 형상 및 크기를 설명하기 위한 주요부 확대 사진이다.
도 8은 본 발명의 실시예 3에 의한 돌기부의 형상 및 크기를 설명하기 위한 주요부 확대 사진이다.
도 9는 본 발명의 일실시형태에 따른 거친면의 상태를 나타내기 위해 수지 봉지 후에 노출하는 면측으로부터, 상세하게는 돌기의 선단부에 마주하는 각도에서 돌기부를 촬영한 사진이다.
도 10은 도 9에 나타내는 조화한 돌기부의 이면측을 바로 아래 방향으로부터(노출면 측으로부터 가공전의 금속판의 면과 수직하는 각도에서) 촬영한 사진이다.
본 발명의 일실시형태에 따른 리드 프레임의 패턴 형성 공정은, 알칼리·산 처리를 한 리드 프레임용 금속판(1)에 감광성 레지스트층을 실시하고, 돌기물을 형성하기 위한 패턴을 포함하는 리드 프레임 제조용 마스크를 사용하여 감광성 레지스트층을 노광하여 패턴을 전사하고, 리드 프레임용 금속판의 표면에 반도체 소자 탑재부와 단자부를 형성하는 공정과, 상기 리드 프레임용 금속판(1)에 에칭을 실시하여, 반도체 소자 탑재부와 단자부의 측면의 일측 또는 양측에 돌기부를 포함하는 리드 프레임 형상을 형성하는 공정을 구비하는 것을 특징으로 한다.
돌기부(4)를 형성하는 방법으로서, 예를 들면, 반도체 소자 탑재부를 포함하는 형상 측면 부근에 매우 가는 폭의 레지스트층을 형성시킨 상태에서 에칭하는 것에 의해, 돌기부 형성을 위한 레지스트층을 형성한 부분에 대해, 에칭에 의한 금속판의 용해 시간을 다른 부위보다 늦추어 다른 부위의 형상 형성이 완료된 상태에서 돌기부를 형성하는 것을 시도했다.
상기 방법으로 돌기부를 형성할 때, 도 1과 같이, 반도체 소자 탑재부를 포함하는 면에 레지스트층(2)을 형성함과 함께, 그 안쪽 즉 수지 봉지 후에 노출하는 면측에, 매우 좁은 폭의 레지스트층(3)을 형성시켜 에칭을 한 결과, 반도체 소자 탑재부의 표면(실장면)으로부터 수평방향 및 그 높이 방향(하방)으로 연장한 돌기부(4)를 형성할 수 있었다. 그러나, 형성된 돌기부(4)의 두께는 10 ~ 15μm로 매우 얇고, 에칭 컨디션의 약간의 차이에서도 형상이 크게 변동해 돌기부가 소실되고, 돌기부를 유지하는 것이 곤란했다. 또, 돌기부(4)의 선단 형상이 예리하고, 수지 봉지 후의 크랙의 기점이 될 우려가 컸다(도 2 및 도 3 참조).
이것을 회피하기 위해서는, 도 3의 오른쪽 도면과 같이, 돌기부(4)의 두께를 가능한한 두껍게 하여, 에칭 컨디션에 차이가 생겨도, 안정적으로 돌기부가 형성되는 상태를 만들 필요가 있었다. 그방법으로서 도 4에 나타내는 바와 같이, 수지 봉지 후 노출하는 면측에만 했던 매우 가는 폭의 레지스트층(3)을 실장면측에도 실시하여, 에칭 후의 돌기부를 두껍게 하는 것을 시도했다. 여기서, 금속판(1)과 에칭 레지스트 패턴층(2, 3)의 조건은 후술하는 실시예 1, 4, 5와 동일하다. 그 결과, 돌기부의 두께를 50μm로 두껍게 할 수 있었다(도 5 중앙 도면 참조). 또, 의도적으로 에칭량을 증감시켜 돌기부의 소실 유무도 확인했지만, 에칭량을 늘렸을 때에도 돌기부의 두께는 30μm으로 두껍게 남길 수가 있었다(도 5의 좌측 도면 참조).
또, 돌기부(4)의 선단부(5)도 예리한 형상으로부터 둥그스름한 형상(도 5의 좌측도 및 중앙 도면 참조) 혹은 대략 평면 형상(도 5의 우측 도면 참조)으로 되고, 수지 봉지 후의 돌기부 선단(5)으로부터의 수지 크랙의 발생도 억제될 수 있는 것이 확인되었다.
이상, 돌기부(4)는, 반도체 소자 탑재부의 한측면에 형성되는 것으로서 설명했지만, 이 돌기부는, 반도체 소자 탑재부의 양측면 및 단자부의 일측면 및/또는 양측면에도, 동일하게 형성될 수 있는 것은 말할 필요도 없다.
리드 프레임용 금속판(1)으로서 두께 0.2 mm, 폭 180 mm의 띠모양 구리재(주식회사 코베 제강소 제조：KLF－194)를 사용하고, 이 금속판의 양면에, 두께 20μm의 감광성 레지스트층(Asahi Kasei E-materials Corporation 제조：네가티브형 감광성 레지스트 AQ－2058)을 형성했다. 그리고, 돌기부(4)를 형성하기 위해, 실장면측에 폭A：40μm, 수지 봉지 후 노출하는 면측에 폭B：80μm의 에칭 레지스트 패턴층을 형성하기 위한 패턴(도 4 참조)을 포함하는 리드 프레임용 디자인을 실시한 유리 마스크(KONICA MINOLTA ADVANCED LAYERS, INC 제조：HY2－50P)를 사용하여 감광성 레지스트층을 실시한 금속판(1)의 양면을 노광, 현상하고, 돌기부(4)를 형성하기 위한 에칭 레지스트 패턴(에칭 속도 제어용 더미 패턴)을 포함한 리드 프레임 에칭 레지스트 패턴층을 형성했다. 그리고, 돌기부 형성용 패턴을 포함하는 에칭 레지스트 패턴층을 형성한 금속판(1)을 에칭하고, 금속판(1)의 양면에 실시한 돌기부 형성을 위한 매우 가는 에칭 레지스트층(3)에 의해, 그 부분의 에칭 진행을 늦추어 폭(상면의 가장자리로부터 수평방향으로의 돌출량) E:70μm, 높이(상면으로부터 하방으로의 돌출량) G:100μm, 두께 F:50μm의 돌기부(4)를 포함하는 리드 프레임 형상을 형성하고, 그 후, 에칭 레지스트층을 박리하여 띠모양의 구리재 리드 프레임을 얻었다(도 5 중앙 도면 참조). 이때, 실장면측에서, 리드 프레임 형성용 에칭 레지스트층(2)과 돌기부(4)를 형성하기 위한 에칭 레지스트층(3) 사이의 개구폭：C를 40μm로 하고, 수지 봉지 후 노출하는 면측에서, 리드 프레임 형성용 에칭 레지스트층(2)과 돌기부(4)를 형성하기 위한 에칭 레지스트층(3) 사이의 개구폭：D를 120μm로 했다(도 4 참조). 그 후, 띠모양인 채로 매우 얇은 금속 도금을 실시하고, 그 후, 횡단 방향으로 가늘게 절단하여, 봉지 수지 고정용 수지 테이프를 붙여 완성된 리드 프레임 제품으로 했다.
리드 프레임용 금속판(1)으로서, 두께 0.2 mm, 폭 180 mm의 띠모양 구리재(주식회사 코베 제강소 제조：KLF－194)를 사용하고, 이 금속판(1)의 양면에, 두께 20μm의 감광성 레지스트층(Asahi Kasei E-materials Corporation 제조：네가티브형 감광성 레지스트 AQ－2058)을 형성했다. 그리고, 돌기부(4)를 형성하기 위해, 수지 봉지 후 노출하는 면측에만 폭B：90μm의 에칭 레지스트층(3)을 형성하기 위한 패턴을 포함하는 리드 프레임용 디자인을 실시한 유리 마스크(KONICA MINOLTA ADVANCED LAYERS, INC 제조：HY2－50P)를 사용하고, 감광성 레지스트층을 실시한 금속판(1)의 양면을 노광하고 현상하여, 돌기부(4)를 형성하기 위한 에칭 레지스트 패턴을 포함하는 리드 프레임용 에칭 레지스트 패턴층을 형성했다. 그리고, 돌기부 형성용 패턴(에칭 속도 제어용 더미 패턴)을 포함하는 에칭 레지스트 패턴층을 형성한 금속판(1)을 에칭하고, 금속판(1)의 양면에 실시한 돌기부 형성을 위한 폭B：90μm의 에칭 레지스트층(3)에 의해, 그 부분의 에칭 진행을 늦추고, 폭(상면의 가장자리로부터 수평방향으로의 돌출량) E:10μm, 높이(상면으로부터 하방으로의 돌출량) G: 90μm, 두께 F: 50μm의 돌기부(4)를 포함하는 리드 프레임 형상을 형성하고, 그 후, 에칭 레지스트층을 박리하여 띠모양의 리드 프레임을 제조했다(도 6 및 7 참조). 돌기부 폭에 있어서는, 실시예 1과 비교해 작고, 돌기부의 높이에 있어서는, 거의 동일하게 마무리가 되었다. 이때, 리드 프레임 형성용 에칭 레지스트 패턴층(2)과 돌기부(4)를 형성하기 위한 에칭 레지스트층(3)사이의 개구폭： D를 95μm로 했다. 그 후, 에칭 레지스트 패턴층을 박리하고, 띠모양인 채 극히 얇은 금속 도금을 실시하고, 그 후, 횡단 방향으로 가늘게 절단하고, 봉지 수지 고정용 수지 테이프를 붙여, 완성된 리드 프레임 제품으로 했다.
리드 프레임용 금속판(1)으로서, 두께 0.2 mm, 폭 180 mm의 띠모양 구리재(주식회사 코베 제강소 제조：KLF－194)를 사용하고, 이 금속판(1)의 양면에, 두께 20μm의 감광성 레지스트층(Asahi Kasei E-materials Corporation 제조：네가티브형 감광성 레지스트 AQ－2058)을 형성했다.그리고, 돌기부(4)를 형성하기 위해, 실장면측에 폭A:55μm, 수지 봉지 후 노출하는 면측에 폭B：100μm의 에칭 레지스트 패턴층을 형성하기 위한 패턴(도 4 참조)을 포함하는 리드 프레임용 디자인을 실시한 유리 마스크(KONICA MINOLTA ADVANCED LAYERS, INC 제조：HY2－50P)를 사용하고, 감광성 레지스트층을 실시한 금속판(1)의 양면을 노광하고 현상하여, 돌기부(4)를 형성하기 위한 에칭 레지스트 패턴(에칭 속도 제어용 더미 패턴)을 포함하는 리드 프레임용 에칭 레지스트 패턴층을 형성했다. 그리고, 돌기부 형성용 패턴을 포함하는 에칭 레지스트 패턴층을 형성한 금속판(1)을 에칭하고, 금속판(1)의 양면에 실시한 돌기부 형성을 위한 매우 가는 에칭 레지스트층(3)에 의해, 그 부분의 에칭 진행을 늦추고, 폭(상면의 가장자리로부터 수평방향으로의 돌출량) E:30μm, 높이(상명으로부터 하방으로의 돌출량) G:150μm, 두께 F:50μm의 돌기부(4)를 포함하는 리드 프레임 형상을 형성하고, 그 후, 에칭 레지스트층을 박리하여 띠모양의 구리재 리드 프레임을 제조했다(도 4및 8 참조). 이때, 실장면측에 있어서, 리드 프레임 형성용 에칭 레지스트층(2)과 돌기부(4)를 형성하기 위한 에칭 레지스트층(3)사이의 개구폭：C를 30μm로 하고, 수지 봉지 후 노출하는 면측에 있어서, 리드 프레임 형성용 에칭 레지스트층(2)과 돌기부(4)를 형성하기 위한 에칭 레지스트층(3) 사이의 개구폭：D를 115μm로 했다(도 4 참조). 그 후, 에칭 레지스트 패턴층을 박리하고, 띠모양인 채 극히 얇은 금속 도금을 실시하고, 그 후, 횡단 방향으로 가늘게 절단하고, 봉지 수지 고정용 수지 테이프를 붙여 완성된 리드 프레임 제품으로 했다.
리드 프레임용 금속판(1)으로서, 두께 0.2 mm, 폭 180 mm의 띠모양 구리재(주식회사 코베 제작소 제조：KLF－194)를 사용하고, 이 금속판(1)의 양면에, 두께 20μm의 감광성 레지스트층(Asahi Kasei E-materials Corporation 제조：네가티브형 감광성 레지스트 AQ－2058)을 형성했다. 그리고, 돌기부(4)를 형성하기 위해, 실장면측에 폭A：40μm, 수지 봉지 후 노출하는 면측에 폭B：80μm의 에칭 레지스트 패턴층(에칭 속도 제어용 더미 패턴)을 형성하기 위한 패턴(도 4 참조)을 포함하는 리드 프레임용 디자인을 실시한 유리 마스크(KONICA MINOLTA ADVANCED LAYERS, INC 제조：HY2－50P)를 사용하고, 감광성 레지스트층을 실시한 금속판(1)의 양면을 노광하고 현상하여, 돌기부(4)를 형성하기 위한 에칭 레지스트 패턴을 포함하는 리드 프레임용 에칭 레지스트 패턴층을 형성했다. 그리고, 돌기부 형성용 패턴을 포함하는 에칭 레지스트 패턴층을 형성한 금속판(1)을 에칭하고, 금속판(1)의 양면에 실시한 돌기부 형성을 위한 매우 가는 에칭 레지스트층(3)에 의해, 그 부분의 에칭 진행을 늦추고, 폭(상면의 가장자리로부터 수평방향으로의 돌출량) E:70μm, 높이(상면으로부터 하방으로의 돌출량) G:100μm, 두께 F:50μm의 돌기부(4)를 포함하는 리드 프레임 형상을 형성하고(도 5 중앙 사진 참조), 그 후, 에칭 레지스트 패턴층의 박리를 실시하지 않는 채의 상태로 했다. 이때, 실장면측에 있어서, 리드 프레임 형성용 에칭 레지스와 층(2)과 돌기부(4)를 형성하기 위한 에칭 레지스트층(3)사이의 개구폭：C를 40μm로 하고, 수지 봉지 후 노출하는 면측에 있어서, 리드 프레임 형성용 에칭 레지스트층(2)과 돌기부(4)를 형성하기 위한 에칭 레지스트층(3)사이의 개구폭：D를 120μm로 했다(도 4 참조). 그 후, 에칭 레지스트 패턴층의 박리를 실시하지 않은 띠모양의 리드 프레임을, 유기산계 혹은 과산화 수소-황산계의 조화액으로 돌기부를 포함하는, 에칭 레지스트 패턴층에 의해 보호되지 않는 부위의 표면을 평균 거칠기(Ra)가 0.12~0.2μm가 되도록 조면화하여, 수지 밀착성이 보다 향상된 리드 프레임으로 했다(도 9 및 도 10 참조). 그 후, 에칭 레지스트 패턴층을 박리하여, 띠모양인 채 얇은 금속 도금을 실시하고, 횡단 방향으로 가늘게 절단하여, 봉지 수지 고정용 수지 테이프를 붙여 완성된 리드 프레임 제품으로 했다.
금속판(1)으로서 두께 0.2 mm, 폭 180 mm의 띠모양 구리재(주식회사 코베 제강소 제조：KLF－194)를 사용하고, 이 금속판(1)의 양면에, 두께 20μm의 감광성 레지스트층(Asahi Kasei E-materials Corporation 제조：AQ－2058)을 형성했다. 그리고, 리드 프레임의 도금 부위의 패턴을 가지는 유리 마스크를 패턴 위치 맞춤한 상태로 금속판(1)의 표리면 상에 씌워, 이 양면을 유리 마스크를 개입시켜 자외선으로 노광했다. 노광 후, 유리 마스크를 벗기고, 감광성 레지스트층이 형성된 금속판을 현상액에 침지하여 현상하면, 자외선이 차광된 부분 즉 반도체 소자 탑재부 및 단자부 등 도금을 실시한 부분의 감광성 레지스트층만 제거된 도금 레지스트층이 얻어진다. 그 다음, 도금 레지스트층이 형성된 금속판을 도금조에 넣고, 상기 금속판의 금속이 노출한 부분에 Ag도금을 3μm 실시했다. 그 후, 도금 레지스트층을 박리하는 것에 의해, 도금층이 형성된 금속판을 얻을 수 있었다. 이 경우, 도금의 종류에 대해서는, 상기의 것으로 한정되지 않고, Ni/Pd/Au 등 일반적으로 리드 프레임에 적용 가능한 모든 종류의 금속이어도 좋고, 또, 모든 도금 구성이어도 좋다. 그 다음에, 금속판의 표리면 전체에 재차 감광성 레지스트층을 형성했다. 그리고, 돌기부(4)를 형성하기 위해, 실장면측에 폭 A:40μm, 수지 봉지 후 노출하는 면측에 폭 B:80μm의 에칭 레지스트 패턴층(에칭 속도 제어용 더미 패턴)을 형성하기 위한 패턴(도 4 참조)을 포함하는, 상기 도금 영역보다 외형이 50μm 크고, 도금 영역을 완전하게 덮을 수 있는 리드 프레임용 에칭 레지스트 패턴층을 형성하기 위한 유리 마스크(KONICA MINOLTA ADVANCED LAYERS, INC 제조：HY2－50P)를 사용하고, 감광성 레지스트층을 실시한 금속판(1)의 양면에 노광을 하고 현상하여, 돌기부(4)를 형성하기 위한 패턴을 포함하는 리드 프레임용 에칭 패턴층을 형성했다. 그리고, 돌기부 형성을 위한 매우 가는 에칭 레지스트층(3)에 의해, 그 부분의 에칭 진행을 늦추고, 폭(상면의 가장자리부터 수평 방향으로의 돌출량) E: 70μm, 높이(상면으로부터 하방으로의 돌출량) G: 100μm, 두께 F: 50μm의 돌기부(4)를 포함하는 리드 프레임을 작성했다(도 5 중앙 도면 참조). 이때, 실장면측에 있어서, 리드 프레임 형성용 에칭 레지스트층(2)과 돌기부(4)를 형성하기 위한 에칭 레지스트층(3) 사이의 개구폭：C를 40μm로 하고, 수지 봉지 후 노출하는 면측에서, 리드 프레임 형성용 레지스트층(2)과 돌기부(4)를 형성하기 위한 에칭 레지스트층(3) 사이의 개구폭：D를 120μm로 했다(도 4 참조). 또, 본 돌기부 형상을 포함하는 에칭에서의 리드 프레임 형성 시에, 에칭 후에 에칭 레지스트 패턴층을 박리하여 제거하지만, 에칭 레지스트 패턴층을 남긴 채로, 유기산계 혹은 과산화 수소-황산계의 조화액에 의해, 돌기부를 포함하는 에칭 레지스트 패턴층에 의해 보호되지 않는 부위의 표면을 평균 거칠기(Ra)가 0.12 ~ 0.2μm가 되도록 조면화한 후(도 9 및 도 10 참조), 에칭 레지스트 패턴층을 박리함으로써 몰드 잠금용 측면 돌기부와 그 표면에 수지 밀착성을 향상시킨 조면을 가지는 리드 프레임을 얻었다.
[비교예]
리드 프레임용 금속판(1)으로서 두께 0.2 mm, 폭 180 mm의 띠모양 구리재(주식회사 코베 제강소 제조：KLF－194)를 사용하고 이 금속판의 양면에, 두께 20μm의 감광성 레지스트층(Asahi Kasei E-materials Corporation 제조：네가티브형 감광성 레지스트 AQ－2058)을 형성했다. 그리고, 돌기부(4)를 형성하기 위해, 수지 봉지 후 노출하는 면측에만, 폭 B:110μm의 에칭 레지스트 패턴층을 형성하기 위한 패턴(도 6 참조)을 포함하는, 리드 프레임용 에칭 레지스트 패턴용 유리 마스크(KONICA MINOLTA ADVANCED LAYERS, INC 제조：HY2－50P)를 사용하고 감광성 레지스트층을 실시한 금속판(1)의 양면을 노광해 현상하고, 리드 프레임용 에칭 레지스트 패턴층을 형성했다. 그리고, 에칭 레지스트 패턴층을 형성한 금속판(1)을 에칭하고, 수지 봉지 후 노출하는 면측에 실시한 돌기부 형성을 위한 매우 가는 폭의 에칭 레지스트층(3)에 의해 그 부분의 에칭 진행을 늦추고, 돌기부(4)를 포함하는 리드 프레임을 제조했다. 이때, 리드 프레임 형성용 에칭 레지스트층(2)과 돌기부(4)를 형성하기 위한 레지스트층(3)사이의 개구폭：D를 125μm로 했다(도 6 참조). 그러나, 형성된 돌기부(4)의 두께는 15μm로 얇고, 또 부분적으로 돌기부가 변형, 소실되는 부분도 있을 뿐만 아니라 선단 형상도 예리하고, 수지 봉지 후의 밀착력 부족 및 수지 크랙의 기점이 될 가능성의 큰 형상이었다(도 2 참조).
1 리드 프레임용 금속판
2 레지스트
3 레지스트(돌기부 형성용)
4 형성된 돌기부
5 돌기부 선단

Claims (17)

  1. 반도체 소자 탑재부 및 단자부를 구비한 리드 프레임에 있어서, 상기 반도체 소자 탑재부 및 상기 단자부의 적어도 일측면에 상기 반도체 소자 탑재부 및 단자부의 적어도 일측 상하면의 가장자리로부터 수평방향으로 돌출한 돌기부를 구비하고,
    상기 돌기부는,
    상기 반도체 소자 탑재부 또는 단자부의 아래면의 가장자리로부터 형성되고, 그 선단 측이 경사진 하방으로 연장된 아래면 측 오목부에 있어서의, 상기 반도체 소자 탑재부 또는 단자부의 아래면의 가장자리로부터 수평 방향으로 돌출한 부위,
    상기 반도체 소자 탑재부 또는 단자부의 상면의 가장자리로부터 형성되고, 그 선단 측이 경사진 하방으로 연장된 상면 측 오목부에 있어서의, 상기 반도체 소자 탑재부 또는 단자부의 상면의 가장자리로부터 수평 방향으로 돌출한 부위,
    상기 아래면 측 오목부의 선단과 상기 상면측 오목부의 선단을 양단으로 하는 선단의 부위를 가지며,
    상기 돌기부의 선단은 평면 또는 단면 윤곽이 원호형을 이루고 있어 두꺼운 것을 특징으로 하는 리드 프레임.
  2. 반도체 소자가 상면에 탑재되는 반도체 소자 탑재부 및 단자부를 구비한 리드 프레임에 있어서, 상기 반도체 소자 탑재부 및 상기 단자부의 적어도 일측면에, 상면측이 상기 반도체 소자 탑재부 혹은 단자부의 아래면의 가장자리로부터 수평방향으로 돌출하고, 그 돌출한 상면측의 하방에서 경사진 아래방향으로 더 연장함으로써, 상기 반도체 소자 탑재부 혹은 단자부의 상면의 가장자리로부터 수평방향으로 더 돌출하고, 상면으로부터 하방으로도 돌출하고 있는 돌기부가 형성되고,
    상기 돌기부는,
    상기 반도체 소자 탑재부 또는 단자부의 아래면의 가장자리로부터 형성되고, 그 선단 측이 경사진 하방으로 연장된 아래면 측 오목부에 있어서의, 상기 반도체 소자 탑재부 또는 단자부의 아래면의 가장자리로부터 수평 방향으로 돌출한 부위,
    상기 반도체 소자 탑재부 또는 단자부의 상면의 가장자리로부터 형성되고, 그 선단 측이 경사진 하방으로 연장된 상면 측 오목부에 있어서의, 상기 반도체 소자 탑재부 또는 단자부의 상면의 가장자리로부터 수평 방향으로 돌출한 부위,
    상기 아래면 측 오목부의 선단과 상기 상면측 오목부의 선단을 양단으로 하는 선단의 부위를 가지며,
    상기 돌기부는 25μm이상의 두께를 가지는 것을 특징으로 하는 리드 프레임.
  3. 반도체 소자가 상면에 탑재되는 반도체 소자 탑재부 및 단자부를 구비한 리드 프레임에 있어서, 상기 반도체 소자 탑재부 혹은 상기 단자부의 적어도 일측면에 상면측이 상기 반도체 소자 탑재부 또는 단자부 아래면의 가장자리로부터 수평방향으로 돌출하고, 그 돌출한 상면측의 하방에서 상기 반도체 소자 탑재부 혹은 단자부 상면의 가장자리로부터 수평방향으로 더 돌출한 돌기부가 형성되고,
    상기 돌기부는,
    상기 반도체 소자 탑재부 또는 단자부의 아래면의 가장자리로부터 형성되고, 그 선단 측이 경사진 하방으로 연장된 아래면 측 오목부에 있어서의, 상기 반도체 소자 탑재부 또는 단자부의 아래면의 가장자리로부터 수평 방향으로 돌출한 부위,
    상기 반도체 소자 탑재부 또는 단자부의 상면의 가장자리로부터 형성되고, 그 선단 측이 경사진 하방으로 연장된 상면 측 오목부에 있어서의, 상기 반도체 소자 탑재부 또는 단자부의 상면의 가장자리로부터 수평 방향으로 돌출한 부위,
    상기 아래면 측 오목부의 선단과 상기 상면측 오목부의 선단을 양단으로 하는 선단의 부위를 가지며,
    상기 돌기부는 그 선단부의 하방측 모서리로부터 아래면 측으로 더 연장하고 있는 것을 특징으로 하는 리드 프레임.
  4. 제 1 항 내지 제 3 항 중의 어느 한 항에 있어서,
    상기 반도체 소자 탑재부 및 단자부의 측면이 조화 처리에 의해 조면화되어 조화면으로 되어 있는 것을 특징으로 하는 리드 프레임.
  5. 제 4 항에 있어서,
    상기 반도체 소자 탑재부 측면의 조화면 및 상기 단자부 측면의 조화면의 적어도 일면에는 도금이 실시되어 있지 않은 것을 특징으로 하는 리드 프레임.
  6. 제 4 항에 있어서,
    상기 조화면은 0.12 ~ 0.2μm의 평균 거칠기를 가지는 것을 특징으로 하는 리드 프레임.
  7. 제 1 항 내지 제 3 항 중의 어느 한 항에 있어서,
    상기 돌기부는 30μm 이상의 두께를 가지는 것을 특징으로 하는 리드 프레임.
  8. 제 2 항 또는 제 3 항에 있어서,
    상기 반도체 소자 탑재부 또는 단자부의 상면의 가장자리로부터 수평 방향으로의 상기 돌기부의 돌출량은 10μm 이상인 것을 특징으로 하는 리드 프레임.
  9. 제 2 항 또는 제 3 항에 있어서,
    상기 반도체 소자 탑재부 또는 단자부의 상면의 가장자리로부터 수평 방향으로의 상기 돌기부의 돌출량은 40μm 이상인 것을 특징으로 하는 리드 프레임.
  10. 제 2 항 또는 제 3 항에 있어서,
    상기 반도체 소자 탑재부 또는 단자부의 상면으로부터 하방향으로의 상기 돌기부의 선단에 있어서의 가장 아래 측에 위치하는 부위까지의 돌출량은 85μm 이상인 것을 특징으로 하는 리드 프레임.
  11. 리드 프레임용 금속판의 양면에 감광성 레지스트층을 형성하는 공정과;
    리드 프레임 제조용 마스크를 사용하여 감광성 레지스트층을 노광, 현상하여 리드 프레임용 에칭 레지스트 패턴층을 형성하는 공정과;
    상기 리드 프레임용 금속판에 에칭을 실시하여 반도체 소자 탑재부와 단자부 측면의 일측 또는 양측에 상기 반도체 소자 탑재부 또는 단자부의 아래면의 가장자리로부터 형성되고, 그 선단 측이 경사진 하방으로 연장된 아래면 측 오목부에 있어서의, 상기 반도체 소자 탑재부 또는 단자부의 아래면의 가장자리로부터 수평 방향으로 돌출한 부위, 상기 반도체 소자 탑재부 또는 단자부의 상면의 가장자리로부터 형성되고, 그 선단 측이 경사진 하방으로 연장된 상면 측 오목부에 있어서의, 상기 반도체 소자 탑재부 또는 단자부의 상면의 가장자리로부터 수평 방향으로 돌출한 부위, 상기 아래면 측 오목부의 선단과 상기 상면측 오목부의 선단을 양단으로 하는 선단의 부위를 가지는 돌기부를 포함하는 리드 프레임 형상을 형성하는 공정을 포함하는 리드 프레임의 제조방법에 있어서,
    상기 에칭 레지스트 패턴층은 에칭 측면에 상기 돌기부를 형성하기 위한 에칭 속도 제어용 더미 패턴을 포함하고 있는 것을 특징으로 하는 리드 프레임의 제조방법.
  12. 제 11 항에 있어서,
    상기 에칭 속도 제어용 더미 패턴은 반도체 소자 탑재부 및 단자부의 외형으로부터 일정 간격을 두고 리드 프레임용 금속판의 표리에 배치되는 것을 특징으로 하는 리드 프레임의 제조방법.
  13. 제 12 항에 있어서,
    상기 에칭 속도 제어용 더미 패턴과 상기 반도체 소자 탑재부 및 단자부 외형과의 거리는 리드 프레임용 금속판의 표리에서 다른 것을 특징으로 하는 리드 프레임의 제조방법.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 에칭 속도 제어용 더미 패턴의 사이즈 및 형상은 리드 프레임용 금속판의 표리에서 다른 것을 특징으로 하는 리드 프레임의 제조방법.
  15. 제 12 항 또는 제 13 항에 있어서,
    상기 반도체 소자 탑재부를 포함하는 면의 리드 프레임 패턴과 에칭 속도 제어용 더미 패턴의 간격보다 이면측의 실장용 단자를 포함하는 면의 리드 프레임 패턴과 에칭 속도 제어용 더미 패턴의 간격을 더 넓게 취한 것을 특징으로 하는 리드 프레임의 제조방법.
  16. 제 12 항 또는 제 13 항에 있어서,
    리드 프레임 형상 형성을 위한 에칭 공정 후에 에칭 레지스트 패턴층을 남긴 상태에서 노출하고 있는 금속판의 측면을 조화액으로 처리하는 것에 의해 반도체 소자 탑재부 및 단자부의 측면에 조화면을 형성하는 공정을 더 포함하는 것을 특징으로 하는 리드 프레임의 제조방법.
  17. 제 11 항에 있어서,
    상기 에칭 속도 제어용 더미 패턴은 폭 90μm 을 가지고, 반도체 소자 탑재부 및 단자부의 외형으로부터 95μm 의 간격을 두고 금속판의 이면에 배치되어 있는 것을 특징으로 하는 리드 프레임의 제조방법.
KR1020157019302A 2013-03-18 2014-03-18 반도체 소자 탑재용 리드 프레임 및 그 제조방법 KR102149259B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013055771A JP6052734B2 (ja) 2013-03-18 2013-03-18 半導体素子搭載用リードフレーム及びその製造方法
JPJP-P-2013-055771 2013-03-18
PCT/JP2014/057315 WO2014148484A1 (ja) 2013-03-18 2014-03-18 半導体素子搭載用リードフレーム及びその製造方法

Publications (2)

Publication Number Publication Date
KR20150130265A KR20150130265A (ko) 2015-11-23
KR102149259B1 true KR102149259B1 (ko) 2020-08-28

Family

ID=51580162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157019302A KR102149259B1 (ko) 2013-03-18 2014-03-18 반도체 소자 탑재용 리드 프레임 및 그 제조방법

Country Status (6)

Country Link
US (1) US9691689B2 (ko)
JP (1) JP6052734B2 (ko)
KR (1) KR102149259B1 (ko)
CN (1) CN105190878B (ko)
TW (1) TWI608576B (ko)
WO (1) WO2014148484A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6291713B2 (ja) 2013-03-14 2018-03-14 日亜化学工業株式会社 発光素子実装用基体及びそれを備える発光装置、並びにリードフレーム
JP6362108B2 (ja) * 2014-09-08 2018-07-25 大口マテリアル株式会社 半導体素子搭載用リードフレーム及びその製造方法
JP6362111B2 (ja) * 2014-12-01 2018-07-25 大口マテリアル株式会社 リードフレームの製造方法
JP6270052B2 (ja) * 2014-12-05 2018-01-31 Ｓｈマテリアル株式会社 リードフレーム及びその製造方法
JP2017017086A (ja) * 2015-06-29 2017-01-19 Ｓｈマテリアル株式会社 半導体素子搭載用リードフレーム及びその製造方法
JP6213582B2 (ja) 2016-01-22 2017-10-18 日亜化学工業株式会社 発光装置
US10535812B2 (en) * 2017-09-04 2020-01-14 Rohm Co., Ltd. Semiconductor device
JP6736716B1 (ja) * 2019-03-22 2020-08-05 大口マテリアル株式会社 リードフレーム
CN111668184B (zh) * 2020-07-14 2022-02-01 甬矽电子(宁波)股份有限公司 引线框制作方法和引线框结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
JP2002519848A (ja) * 1998-06-24 2002-07-02 アムコール・テクノロジー・インコーポレイテッド 集積回路プラスチックパッケージ及びその形成方法、並びにそのパッケージを形成するためのリードフレーム
JP2012164877A (ja) * 2011-02-08 2012-08-30 Shinko Electric Ind Co Ltd リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0457348A (ja) * 1990-06-27 1992-02-25 Toppan Printing Co Ltd 金属薄板とその金属薄板の抜きパターン形成方法、および金属加工薄板
US5866939A (en) * 1996-01-21 1999-02-02 Anam Semiconductor Inc. Lead end grid array semiconductor package
US5977630A (en) * 1997-08-15 1999-11-02 International Rectifier Corp. Plural semiconductor die housed in common package with split heat sink
US6714839B2 (en) * 1998-12-08 2004-03-30 Intuitive Surgical, Inc. Master having redundant degrees of freedom
DE69710903T2 (de) * 1997-11-28 2002-09-19 Nexans Aussenschutz mit Abschirmungsunterbrechung für Hochspannungskabelverbindung
US6281568B1 (en) * 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
JP4574868B2 (ja) 2001-01-12 2010-11-04 ローム株式会社 半導体装置
US6734536B2 (en) 2001-01-12 2004-05-11 Rohm Co., Ltd. Surface-mounting semiconductor device and method of making the same
TW200418149A (en) * 2003-03-11 2004-09-16 Siliconware Precision Industries Co Ltd Surface-mount-enhanced lead frame and method for fabricating semiconductor package with the same
JP5710128B2 (ja) 2010-01-19 2015-04-30 大日本印刷株式会社 樹脂付リードフレームの製造方法
US8519518B2 (en) * 2010-09-24 2013-08-27 Stats Chippac Ltd. Integrated circuit packaging system with lead encapsulation and method of manufacture thereof
JP2012182207A (ja) * 2011-02-28 2012-09-20 Toppan Printing Co Ltd Ｌｅｄ素子用リードフレームおよびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
JP2002519848A (ja) * 1998-06-24 2002-07-02 アムコール・テクノロジー・インコーポレイテッド 集積回路プラスチックパッケージ及びその形成方法、並びにそのパッケージを形成するためのリードフレーム
JP2012164877A (ja) * 2011-02-08 2012-08-30 Shinko Electric Ind Co Ltd リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US9691689B2 (en) 2017-06-27
CN105190878A (zh) 2015-12-23
WO2014148484A1 (ja) 2014-09-25
KR20150130265A (ko) 2015-11-23
JP2014183134A (ja) 2014-09-29
CN105190878B (zh) 2018-03-13
JP6052734B2 (ja) 2016-12-27
TWI608576B (zh) 2017-12-11
TW201507070A (zh) 2015-02-16
US20160276252A1 (en) 2016-09-22

Similar Documents

Publication Publication Date Title
KR102149259B1 (ko) 반도체 소자 탑재용 리드 프레임 및 그 제조방법
TWI608552B (zh) Semiconductor element mounting substrate manufacturing method
JP2015099874A (ja) 電子素子パッケージ、およびその製造方法
JP6214431B2 (ja) Ｌｅｄ用リードフレーム
JP2016111169A (ja) リードフレーム及びその製造方法
JP2016021515A (ja) 半導体装置用リードフレーム及びその製造方法
JP6536992B2 (ja) リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにそれらの製造方法
JP6362108B2 (ja) 半導体素子搭載用リードフレーム及びその製造方法
JP2016139760A (ja) リードフレーム、光半導体装置用樹脂付きリードフレーム及びこれらの製造方法、並びに光半導体装置
KR20220002200A (ko) 렌즈 스페이서, 이를 포함하는 렌즈 모듈 및 그 제조방법
TWI735704B (zh) 導線框
JP2017163086A (ja) 光半導体素子搭載用のリードフレーム及びその製造方法
JP6774785B2 (ja) リードフレームおよびリードフレームの製造方法
JP2017011097A (ja) Ｌｅｄパッケージ及び多列型ｌｅｄ用リードフレーム、並びにそれらの製造方法
JP5787319B2 (ja) リードフレーム製造用マスク、および、これを用いたリードフレームの製造方法
JP2017017161A (ja) Ｌｅｄパッケージ及び多列型ｌｅｄ用リードフレーム、並びにそれらの製造方法
JP6369691B2 (ja) 半導体素子搭載用基板及びその製造方法
KR19980083162A (ko) 리드프레임의 식각방법
JP5098452B2 (ja) 半導体装置の製造方法
JP2012235172A (ja) 半導体装置用基板及び半導体装置
CN211047389U (zh) 一种无引线上金的封装基板以及电子装置
KR100858055B1 (ko) 박판 인쇄 회로 기판을 위한 동박 하프 에칭 방법
JP2015179758A (ja) 半導体装置用リードフレーム及びその製造方法
JP2005026646A (ja) 回路基板及びその製造方法
JP2012084938A (ja) 半導体装置製造用基板

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant