TWI608576B - Lead frame for mounting semiconductor device and manufacturing method thereof - Google Patents

Lead frame for mounting semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
TWI608576B
TWI608576B TW103110091A TW103110091A TWI608576B TW I608576 B TWI608576 B TW I608576B TW 103110091 A TW103110091 A TW 103110091A TW 103110091 A TW103110091 A TW 103110091A TW I608576 B TWI608576 B TW I608576B
Authority
TW
Taiwan
Prior art keywords
lead frame
semiconductor element
element mounting
mounting portion
top surface
Prior art date
Application number
TW103110091A
Other languages
English (en)
Other versions
TW201507070A (zh
Inventor
Ryouichi YOSHIMOTO
Ryohei Yamashita
Original Assignee
Sh Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sh Materials Co Ltd filed Critical Sh Materials Co Ltd
Publication of TW201507070A publication Critical patent/TW201507070A/zh
Application granted granted Critical
Publication of TWI608576B publication Critical patent/TWI608576B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

半導體元件搭載用引線框架及其之製造方法
本發明有關搭載半導體元件的引線框架，特別是有關半導體元件搭載部及端子部的形狀者。
在搭載半導體元件的引線框架中，對與半導體元件連接且與外部連接的端子部之密封用樹脂的緊貼性的提升是1個使製品的可靠性提升的重點，提案有種種用於使與樹脂的緊貼性提升，防止端子部的脫落的技術。具體方面，是有在端子部的頂面側形成突起部(庇)的技術或使側面粗糙化的技術等。
例如，於專利文獻1揭示有以從內外施以蝕刻的方式在側面形成凹凸的技術，但該技術乃是在由以往所進行之始自內外面的蝕刻加工中，可以對應到以對表面側與背面側的蝕刻遮罩賦予差而形成的方式的技術者，以在蝕刻與金屬板的厚度為同一程度或為厚度以下的距離之際，形成對表面側做狹窄開口、對背面側做大的開口之蝕刻遮罩以製造引線框架的方式，來達成目的。
[先前技術文獻]
[專利文獻1]日本特開2011-151069號專利公報
順便一說，在利用上述以往技術的場合，即便是為了使與樹脂的緊貼性提升所形成的突起部，在其前端為銳角的情況下，因為於密封樹脂發生破裂的緣故，是有必要把突起部的前端形成是否為大致平面或是其剖面為具有圓弧狀的輪廓。
特別是，在QFN(四方平面無引腳封裝)或LED用的引線框架的場合，設計成相對於安裝後露出的面的端面而外伸元件搭載面的端面，並作為1個樹脂剝離防止對策而發揮功能，但在因為裁切成個別片材之際之由與刀片摩擦時所引起之高的熱歷程所致的膨脹、收縮或振動的影響，看到有樹脂從引線框架剝離之不適切的問題，遂市場上需求有提升更高的樹脂緊貼性。
在此，本發明係有鑑於上述問題點而為者，其目的為提供有更有效滿足與密封樹脂的緊貼之半導體元件搭載用引線框架。
為了達成上述目的，本發明之其中一實施方式的半導體元件搭載用引線框架，係在半導體元件搭載部 及端子部之至少其中一方之一側面或兩側面，具備比該搭載部或端子部之頂底面的邊緣更突出到水平方向的突起部，該突起部的前端乃是形成具有大致平面或剖面為有厚度的圓弧狀的輪廓的形狀之肉厚。
而且，本發明之其中一實施方式的半導體元件搭載用引線框架，係在半導體元件搭載部及端子部之至少其中一方的一側面或兩側面，以頂面側比前述半導體元件搭載部或端子部的底面的邊緣更朝水平方向突出且在其所突出的頂面側的下方更進一步朝斜下方向延伸那般，形成有比前述半導體元件搭載部或端子部的頂面的邊緣更朝水平方向突出且也從頂面突出到下方之突起部，該突起部的前端具有25μm以上的厚度且帶有圓度。
而且，本發明之其中一實施方式的半導體元件搭載用引線框架，係在半導體元件搭載部及端子部之至少其中一方的側面，頂面側比前述半導體元件搭載部或端子部的底面的邊緣更朝水平方向突出且在其所突出的頂面側的下方形成有比前述半導體元件搭載部或端子部的頂面的邊緣更朝水平方向突出之突起部，該突起部係從其前端部的下方側的角更進一步延伸到底面側。
根據本發明之其中一實施方式，在半導體元件搭載部或端子部的側面不僅朝水平方向也朝高度方向形成突起部的方式，因為更適應來自所有方向的應力，且與 樹脂的接觸面積也增加的緣故，可以防止起因於因裁切成個別片材之際的熱歷程所致的膨脹、收縮而所導致的樹脂剝離、及因裁切成個別片材之際的振動所致的樹脂剝離。
1‧‧‧引線框架用金屬板
2‧‧‧阻材
3‧‧‧阻材(突起部形成用)
4‧‧‧被形成之突起部
5‧‧‧突起部前端
[圖1]為用於說明利用達成本發明的試行例所為之突起部的形成製程的重要部分放大圖。
[圖2]為用於說明以圖1的製程所形成之突起部前端的形狀及大小之重要部分放大圖。
[圖3]為用於說明利用本發明之其中一實施方式所為之突起部的型態之說明圖。
[圖4]為用於說明利用本發明之其中一實施方式所為之突起部的形成製程的重要部分放大圖。
[圖5]為表示為了形成利用本發明之其中一實施方式所為之突起部之蝕刻條件與突起部剖面形狀及尺寸的變化的關係之一覽表。
[圖6]為用於說明利用本發明之其他實施方式所為之突起部的形成製程的重要部分放大圖。
[圖7]為用以說明利用本發明的實施例2所為之突起部的形狀及大小之重要部分放大照片。
[圖8]為用以說明利用本發明的實施例3所為之突起部的形狀及大小之重要部分放大照片。
[圖9]乃是為了顯示利用本發明之其中一實施方式所 為之粗糙面的狀態，從於樹脂密封後所露出的面側，詳細為以正對突起的前端部的角度所拍攝的突起部之照片。
[圖10]乃是把於圖9所顯示之粗糙化過的突起部的背側面，從正下的方向(為從露出面側與加工前的金屬板的面垂直的角度)所拍攝之照片。
利用本發明之其中一實施方式所為之引線框架之圖案形成製程，係其特徵具有：在施過鹼、酸處理的引線框架用金屬板1施以感光性阻障層，使用包含用於形成突起物的圖案之引線框架製造用遮罩對感光性阻障層進行曝光後轉寫圖案，於引線框架用金屬板的表面形成半導體元件搭載部與端子部之製程；以及，對該引線框架用金屬板1施以蝕刻，於半導體元件搭載部與端子部的側面之其中一方或兩方形成包含突起部之引線框架形狀之製程。
作為形成突起部4的方法，例如，利用以在包含半導體元件搭載部的形狀側面附近形成了極細的寬度的阻障層之狀態下進行蝕刻的方式，有關形成了用於突起部形成的阻障層的部分，嘗試有比其他部位更延遲利用蝕刻所致之金屬板的溶解時間，在其他的部位的形狀形成結束的狀態下，形成突起部。
在前述方法下之突起部的形成時，如圖1所示，於包含半導體元件搭載部的面形成阻障層2，同時，朝其背側也就是在樹脂密封後所露出的面側，形成極狹窄 的寬度之阻障層3後進行了蝕刻的結果，可以形成從半導體元件搭載部的表面(安裝面)朝水平方向及其高度方向(下方)延伸之突起部4。但是，所形成之突起部4的厚度為10~15μm，是非常的薄，僅蝕刻條件些許的不同做出來的形狀就會有很大的變動，突起部會消失掉，維持突起部是困難的。而且，突起部4的前端形狀為銳利，恐怕很有可能成為樹脂密封後的破裂的起點(參閱圖2及圖3左圖)。
為了迴避這些，如圖3的右圖般，盡可能維持住突起部4的厚度，即便發生蝕刻條件有所不同，產生安定形成突起部的狀態是有必要的。作為該方法，如圖4所示，嘗試有：把僅在樹脂密封後露出的面側施以了極細的寬度的阻障層3也朝安裝面側施作、於蝕刻後的突起部維持有厚度。在此，金屬版1與蝕刻阻材圖案層2、3的條件是與後述的實施例1、4、5共通。其結果，可以把突起部的厚度做成50μm厚(參閱圖5中央欄圖)。而且，也意圖性使蝕刻量增減來確認突起部有無消失，但即便蝕刻量增加時，突起部的厚度也可以殘留有30μm厚(參閱圖5左欄圖)。
而且，突起部4的前端部5也從銳利的形狀成為帶有圓度的形狀(參閱圖5左欄圖及中央欄圖)或者是大致平面形狀(參閱圖5右欄圖)，也被確認到可以抑制來自樹脂密封後的突起部前端5之樹脂破裂的發生。
以上，說明了突起部4作為被形成在半導體 元件搭載部之其中一側面者，但該突起部也可以在半導體元件搭載部之兩側面及端子部之一側面及/或兩側面做同様形成這一點是不言而喻的。
[實施例1]
作為引線框架用金屬板1，使用厚度0.2mm、寬度180mm的帶狀銅材(股份有限公司神戸製鋼所製：KLF-194)，於該金屬板的兩面，形成厚度20μm的感光性阻障層(旭化成電子材料股份有限公司製：負片型感光性阻材AQ-2058)。接著，為了形成突起部4，使用施作了把用於在安裝面側形成寬度A：40μm、在樹脂密封後露出的面側形成寬度B：80μm的蝕刻阻材圖案層之圖案(參閱圖4)予以包含之引線框架用設計的玻璃遮罩(柯尼卡美能達控股股份有限公司製：HY2-50P)，把施作了感光性阻障層之金屬板1的兩面予以曝光、顯影，形成了把用於形成突起部4的蝕刻阻材圖案(蝕刻速度控制用虛擬圖案)予以包含之引線框架蝕刻阻材圖案層。接著，蝕刻把包含突起部形成用的圖案之蝕刻阻材圖案層予以形成之金屬板1，利用朝金屬板1的兩面所施作之用於突起部形成之極細的蝕刻阻障層3，讓該部分的蝕刻進行延遲，形成把寬度(從頂面的邊緣朝水平方向的突出量)E：70μm、高度(從頂面朝下方的突出量)G：100μm、厚度F：50μm的突起部4予以包含之引線框架形狀，之後，剝離蝕刻阻障層，得到帶狀的銅材引線框架(參閱圖5中央 欄圖)。此時，於安裝面側中，令在引線框架形成用的蝕刻阻障層2與用於形成突起部4的蝕刻阻障層3之間的開口寬度：C為40μm，於樹脂密封後露出的面側中，令引線框架形成用的蝕刻阻障層2與用於形成突起部4的蝕刻阻障層3之間的開口寬度：D為120μm(參閱圖4)。之後，在維持帶狀的狀態下施以極薄的金屬鍍覆，之後，於橫斷方向裁切成細片，貼附止密封樹脂用的樹脂膠帶而完成了引線框架製品。
[實施例2]
作為引線框架用金屬板1，使用厚度0.2mm、寬度180mm的帶狀銅材(股份有限公司神戸製鋼所製：KLF-194)，於該金屬板的1兩面，形成厚度20μm的感光性阻障層(旭化成電子材料股份有限公司製：負片型感光性阻材AQ-2058)。接著，為了形成突起部4，使用施作了把用於僅在樹脂密封後露出的面側形成寬度B：90μm的蝕刻阻材層3之圖案予以包含之引線框架用設計的玻璃遮罩(柯尼卡美能達控股股份有限公司製：HY2-50P)，把施作了感光性阻障層之金屬板1的兩面予以曝光、顯影，形成了把用於形成突起部4的蝕刻阻材圖案(蝕刻速度控制用虛擬圖案)予以包含之引線框架用蝕刻阻材圖案層。接著，蝕刻把包含突起部形成用的圖案之蝕刻阻材圖案層予以形成之金屬板1，利用朝金屬板1兩面所施作之用於突起部形成之寬度B：90μm的蝕刻阻障層3，讓該部 分的蝕刻進行延遲，形成把寬度(從頂面的邊緣朝水平方向的突出量)E：10μm、高度(從頂面朝下方的突出量)G：90μm、厚度F：50μm的突起部4予以包含之引線框架形狀，之後，剝離蝕刻阻障層，製造了帶狀的引線框架(參閱圖6及7)。於突起部寬度方面，與實施例1比較是為小，且於突起部的高度方面，做了大致相同的修整。此時，令引線框架形成用的蝕刻阻材圖案層2與用於形成突起部4的蝕刻阻障層3之間的開口寬度：D為95μm。之後，剝離蝕刻阻材圖案層，在維持帶狀的狀態下施以極薄的金屬鍍覆，之後，於橫斷方向裁切成細片，貼附止密封樹脂用的樹脂膠帶而完成了引線框架製品。
[實施例3]
作為引線框架用金屬板1，使用厚度0.2mm、寬度180mm的帶狀銅材(股份有限公司神戸製鋼所製：KLF-194)，於該金屬板的1兩面，形成厚度20μm的感光性阻障層(旭化成電子材料股份有限公司製：負片型感光性阻材AQ-2058)。接著，為了形成突起部4，使用施作了把用於在安裝面側形成寬度A：55μm、在樹脂密封後露出的面側形成寬度B：100μm的蝕刻阻材圖案層之圖案(參閱圖4)予以包含之引線框架用設計的玻璃遮罩(柯尼卡美能達控股股份有限公司製：HY2-50P)，把施作了感光性阻障層之金屬板1的兩面予以曝光、顯影，形成了把用於形成突起部4的蝕刻阻材圖案(蝕刻速度控制用虛 擬圖案)予以包含之引線框架用蝕刻阻材圖案層。接著，蝕刻把包含突起部形成用的圖案之蝕刻阻材圖案層予以形成之金屬板1，利用朝金屬板1的兩面所施作之用於突起部形成之極細的蝕刻阻障層3，讓該部分的蝕刻進行延遲，形成把寬度(從頂面的邊緣朝水平方向的突出量)E：30μm、高度(從頂面朝下方的突出量)G：150μm、厚度F：50μm的突起部4予以包含之引線框架形狀，之後，剝離蝕刻阻障層，製造了帶狀的銅材引線框架(參閱圖4及8)。此時，於安裝面側中，令在引線框架形成用的蝕刻阻障層2與用於形成突起部4的蝕刻阻障層3之間的開口寬度：C為30μm，於樹脂密封後露出的面側中，令引線框架形成用的蝕刻阻障層2與用於形成突起部4的蝕刻阻障層3之間的開口寬度：D為115μm(參閱圖4)。之後，剝離蝕刻阻材圖案層，在維持帶狀的狀態下施以極薄的金屬鍍覆，之後，於橫斷方向裁切成細片，貼附止密封樹脂用的樹脂膠帶而完成了引線框架製品。
[實施例4]
作為引線框架用金屬板1，使用厚度0.2mm、寬度180mm的帶狀銅材(股份有限公司神戸製作所製：KLF-194)，於該金屬板的1兩面，形成厚度20μm的感光性阻障層(旭化成電子材料股份有限公司製：負片型感光性阻材AQ-2058)。接著，為了形成突起部4，使用施作了把用於在安裝面側形成寬度A：40μm、在樹脂密封後 露出的面側形成寬度B：80μm的蝕刻阻材圖案層(蝕刻速度控制用虛擬圖案)之圖案(參閱圖4)予以包含之引線框架用設計的玻璃遮罩(柯尼卡美能達控股股份有限公司製：HY2-50P)，把施作了感光性阻障層之金屬板1的兩面予以曝光、顯影，形成了把用於形成突起部4的蝕刻阻材圖案予以包含之引線框架用蝕刻阻材圖案層。接著，蝕刻把包含突起部形成用的圖案之蝕刻阻材圖案層予以形成之金屬板1，利用朝金屬板1的兩面所施作之用於突起部形成之極細的蝕刻阻障層3，讓該部分的蝕刻進行延遲，形成把寬度(從頂面的邊緣朝水平方向的突出量)E：70μm、高度(從頂面朝下方的突出量)G：100μm、厚度F：50μm的突起部4予以包含之引線框架形狀(參閱圖5中央欄圖)，之後，保持在未實施剝離蝕刻阻障層的狀態。此時，於安裝面側中，令在引線框架形成用的蝕刻阻障層2與用於形成突起部4的蝕刻阻障層3之間的開口寬度：C為40μm，於樹脂密封後露出的面側中，令引線框架形成用的蝕刻阻障層2與用於形成突起部4的蝕刻阻障層3之間的開口寬度：D為120μm(參閱圖4)。之後，把尚未實施蝕刻阻材圖案層的剥離之帶狀的引線框架，以有機酸系或者是過氧化氫-硫酸系的粗糙化液進行粗糙面化，使得把包含突起部之未被蝕刻阻材圖案層所保護的部位之表面作成平均粗糙度(Ra)為0.12~0.2μm，作成更提升樹脂緊貼性的引線框架(參閱圖9及圖10)。之後，剝離蝕刻阻材圖案層，在維持帶狀的狀態下 施以薄的金屬鍍覆，於橫斷方向裁切成細片，貼附止密封樹脂用的樹脂膠帶，完成了引線框架製品。
[實施例5](對側面的粗糙化部不施以鍍覆的場合)
作為金屬板1，使用厚度0.2mm、寬度180mm的帶狀銅材(股份有限公司神戸製鋼所製：KLF-194)，於該金屬板的1兩面，形成厚度20μm的感光性阻障層(旭化成電子材料股份有限公司製：AQ-2058)。接著，在把具有引線框架的鍍覆部位的圖案之玻璃遮罩予以施行了圖案對位的狀態下被覆到金屬板1的內外面上，把該兩面介隔著玻璃遮罩以紫外線進行曝光。曝光後，移走玻璃遮罩，把附有感光性阻障層之金屬板浸漬到顯影液中，得到僅除去了施有遮住紫外線的部分亦即半導體元件搭載部及端子部等的鍍覆的部分的感光性阻障層之鍍覆阻障層。接著，把形成了鍍覆阻障層的金屬板移進鍍覆槽，對前述金屬板的金屬所露出的部分施以Ag鍍覆有3μm。之後，經由剥離鍍覆阻障層的方式，可以得到附有鍍覆層之金屬板。尚且，該場合，有關鍍覆的種類，不限於上述者，亦可是Ni/Pd/Au等之一般可以適用到引線框架之任意種類的金屬，而且，亦可為任意的鍍覆構成。接著，於金屬板的內外面全體再度形成感光性阻障層。接著，為了形成突起部4，使用用於形成把用於在安裝面側形成寬度A：40μm、在樹脂密封後露出的面側形成寬度B：80μm的蝕刻阻材圖案層(蝕刻速度控制用虛擬圖案)之 圖案(參閱圖4)予以包含之比起前述鍍覆範圍其外形有50μm大且可以完全包覆鍍覆範圍之引線框架用蝕刻阻材圖案層之玻璃遮罩(柯尼卡美能達控股股份有限公司製：HY2-50P)，朝施作了感光性阻障層之金屬板1的兩面予以曝光、顯影，形成了把用於形成突起部4的圖案予以包含之引線框架用蝕刻圖案層。接著，經由用於突起部形成之極細的蝕刻阻障層3，延遲該部分的蝕刻進行，作成把寬度(從頂面的邊緣朝水平方向的突出量)E：70μm、高度(從頂面朝下方的突出量)G：100μm、厚度F：50μm的突起部4予以包含之引線框架(參閱圖5中央欄圖)。此時，於安裝面側中，令在引線框架形成用的蝕刻阻障層2與用於形成突起部4的蝕刻阻障層3之間的開口寬度：C為40μm，於樹脂密封後露出的面側中，令引線框架形成用的阻障層2與用於形成突起部4的蝕刻阻障層3之間的開口寬度：D為120μm(參閱圖4)。而且，在包含本突起部形狀之蝕刻下的引線框架形成時，於蝕刻後剥離除去蝕刻阻材圖案層，但殘留了蝕刻阻材圖案層，經由有機酸系或者是過氧化氫一硫酸系的粗糙化液予以粗糙面化過，使得把利用包含突起部的蝕刻阻材圖案層所未保護的部位之表面作成平均粗糙度(Ra)為0.12~0.2μm(參閱圖9及圖10)，之後，以剥離蝕刻阻材圖案層的方式，得到具有模具閉鎖用的側面突起部與在該表面使樹脂緊貼性提升的粗糙面之引線框架。
[比較例]
作為引線框架用金屬板1，使用厚度0.2mm、寬度180mm的帶狀銅材(股份有限公司神戸製鋼所製：KLF-194)，於該金屬板的兩面，形成厚度20μm的感光性阻障層(旭化成電子材料股份有限公司製：負片型感光性阻材AQ-2058)。接著，為了形成突起部4，僅在樹脂密封後露出的面側、使用包含用於形成寬度B：110μm的蝕刻阻材圖案層的圖案(圖6參閱)之引線框架用的蝕刻阻材圖案用玻璃遮罩(柯尼卡美能達控股股份有限公司製：HY2-50P)，把施作了感光性阻障層之金屬板1的兩面予以曝光、顯影，形成了引線框架用蝕刻阻材圖案層。接著，蝕刻形成了蝕刻阻材圖案層之金屬板1，利用於樹脂密封後露出的面側所施作之用於突起部形成之極細的寬度的蝕刻阻障層3讓部分的蝕刻進行延遲，製造包含有突起部4之引線框架。此時，令引線框架形成用的蝕刻阻障層2與用於形成突起部4的阻障層3之間的開口寬度：D為125μm(參閱圖6)。但是，已被形成的突起部4的厚度為15μm薄，又在部分的突起部變形、消失的情況下前端形狀也是銳利，樹脂密封後的緊貼力不足及成為樹脂破裂的起點之可能性為大的形狀者(參閱圖2)。
1‧‧‧引線框架用金屬板
2‧‧‧阻材
3‧‧‧阻材(突起部形成用)
4‧‧‧被形成之突起部
5‧‧‧突起部前端

Claims (17)

  1. 一種具備半導體元件搭載部及端子部之引線框架，其特徵為：於前述半導體元件搭載部及前述端子部中至少其中一方的側面，具備突出部，該突出部形成比該半導體元件搭載部及端子部之至少其中一方的頂底面的邊緣還要朝水平方向突出，以頂面側比前記半導體元件搭載部或前述端子部的底面的邊緣更朝水平方向突出且在其所突出的頂面側的下方更進一步朝斜下方向延伸那般，比前記半導體元件搭載部或前述端子部的頂面的邊緣更朝水平方向突出且也從頂面突出到下方；該突起部的前端為大致平面或是剖面的輪廓成為有厚度的圓弧狀。
  2. 一種具備搭載半導體元件在頂面之半導體元件搭載部及在頂面施以打線的端子部之引線框架；其特徵為：在前述半導體元件搭載部及前述端子部之至少其中一方的側面，以頂面側比前記半導體元件搭載部或端子部的底面的邊緣更朝水平方向突出且在其所突出的頂面側的下方更進一步朝斜下方向延伸那般，形成有比前記半導體元件搭載部或端子部的頂面的邊緣更朝水平方向突出且也從頂面突出到下方之突起部，該突起部具有25μm以上的厚度。
  3. 一種具備搭載半導體元件在頂面之半導體元件搭載部及在頂面施以打線的端子部之引線框架；其特徵為：在前述半導體元件搭載部及前述端子部之至少其中一 方的側面，頂面側比前記半導體元件搭載部或端子部的底面的邊緣更朝水平方向突出且在其所突出的頂面側的下方形成有比前記半導體元件搭載部或端子部的頂面的邊緣更朝水平方向突出之突起部，該突起部係從其前端部的下方側的角更進一步延伸到底面側。
  4. 如請求項1至3中任一項之引線框架，其中，前述半導體元件搭載部及端子部的側面，是利用粗糙化處理而被粗糙面化。
  5. 如請求項4之引線框架，其中，於前述半導體元件搭載部的側面的粗糙化面及前述端子部的側面的粗糙化面之至少其中一方，尚未施以鍍覆。
  6. 如請求項4之引線框架，其中，前述粗糙化面具有0.12~0.2μm之平均粗糙度。
  7. 如請求項1至3中任一項之引線框架，其中，該突起部具有30μm以上的厚度。
  8. 如請求項2或3之引線框架，其中，從前述半導體元件搭載部或端子部的頂面的邊緣朝水平方向之前述突起部的突出量為10μm以上。
  9. 如請求項2或3之引線框架，其中，從前述半導體元件搭載部或端子部的頂面的邊緣朝水平方向之前述突起部的突出量為40μm以上。
  10. 如請求項2或3之引線框架，其中，從前述半導體元件搭載部或端子部的頂面朝下方之前述突起部的突出量為85μm以上。
  11. 一種引線框架的製造方法，具有：於引線框架用金屬板的兩面形成感光性阻障層之製程；使用引線框架製造用遮罩，對感光性阻障層曝光、顯影，形成引線框架用蝕刻阻材圖案層之製程；於該引線框架用金屬板施以蝕刻，於半導體元件搭載部與端子部的側面之其中一方或兩方形成包含突起部的引線框架形狀之製程；其特徵為：該蝕刻阻材圖案層包含有用於在蝕刻側面形成該突起部之蝕刻速度控制用虛擬圖案；前述突出部形成以頂面側比前記半導體元件搭載部或前述端子部的底面的邊緣更朝水平方向突出且在其所突出的頂面側的下方更進一步朝斜下方向延伸那般，比前記半導體元件搭載部或前述端子部的頂面的邊緣更朝水平方向突出且也從頂面突出到下方。
  12. 如請求項11之引線框架的製造方法，其中，該蝕刻速度控制用虛擬圖案，係根據半導體元件搭載部及端子部的外形隔一定的間隔配置到引線框架用金屬板的內外。
  13. 如請求項12之引線框架的製造方法，其中，前述蝕刻速度控制用虛擬圖案與前述半導體元件搭載部及端子部外形之距離係在引線框架用金屬板的內外為相異。
  14. 如請求項12或13之引線框架的製造方法，其中，前述蝕刻速度控制用虛擬圖案的尺寸及形狀係在引線框架用金屬板的內外為相異。
  15. 如請求項12之引線框架的製造方法，其中，比起把前述半導體元件搭載部予以包含的面之引線框架圖案與蝕刻速度控制用虛擬圖案的間隔，將把背面側的安裝用端子予以包含的面之引線框架圖案與蝕刻速度控制用虛擬圖案的間隔，取的更寬。
  16. 如請求項12之引線框架的製造方法，其中更進一步包含，在用於引線框架形狀形成的蝕刻製程之後殘留了蝕刻阻材圖案層的狀態下，經由把露出著的金屬板的側面用粗糙化液來進行處理的方式，於半導體元件搭載部及端子部的側面形成粗糙化面之製程。
  17. 如請求項11之引線框架的製造方法，其中，該蝕刻速度控制用虛擬圖案，係具有寬度90μm，並根據半導體元件搭載部及端子部的外形隔有95μm的間隔來配置到金屬板的背面。
TW103110091A 2013-03-18 2014-03-18 Lead frame for mounting semiconductor device and manufacturing method thereof TWI608576B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013055771A JP6052734B2 (ja) 2013-03-18 2013-03-18 半導体素子搭載用リードフレーム及びその製造方法

Publications (2)

Publication Number Publication Date
TW201507070A TW201507070A (zh) 2015-02-16
TWI608576B true TWI608576B (zh) 2017-12-11

Family

ID=51580162

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103110091A TWI608576B (zh) 2013-03-18 2014-03-18 Lead frame for mounting semiconductor device and manufacturing method thereof

Country Status (6)

Country Link
US (1) US9691689B2 (zh)
JP (1) JP6052734B2 (zh)
KR (1) KR102149259B1 (zh)
CN (1) CN105190878B (zh)
TW (1) TWI608576B (zh)
WO (1) WO2014148484A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6291713B2 (ja) * 2013-03-14 2018-03-14 日亜化学工業株式会社 発光素子実装用基体及びそれを備える発光装置、並びにリードフレーム
JP6362108B2 (ja) * 2014-09-08 2018-07-25 大口マテリアル株式会社 半導体素子搭載用リードフレーム及びその製造方法
JP6362111B2 (ja) * 2014-12-01 2018-07-25 大口マテリアル株式会社 リードフレームの製造方法
JP6270052B2 (ja) * 2014-12-05 2018-01-31 Ｓｈマテリアル株式会社 リードフレーム及びその製造方法
JP2017017086A (ja) * 2015-06-29 2017-01-19 Ｓｈマテリアル株式会社 半導体素子搭載用リードフレーム及びその製造方法
JP6213582B2 (ja) 2016-01-22 2017-10-18 日亜化学工業株式会社 発光装置
US10535812B2 (en) * 2017-09-04 2020-01-14 Rohm Co., Ltd. Semiconductor device
CN111668184B (zh) * 2020-07-14 2022-02-01 甬矽电子(宁波)股份有限公司 引线框制作方法和引线框结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
US6684496B2 (en) * 1998-06-24 2004-02-03 Amkor Technology, Inc. Method of making an integrated circuit package
JP2012164877A (ja) * 2011-02-08 2012-08-30 Shinko Electric Ind Co Ltd リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0457348A (ja) * 1990-06-27 1992-02-25 Toppan Printing Co Ltd 金属薄板とその金属薄板の抜きパターン形成方法、および金属加工薄板
US5866939A (en) * 1996-01-21 1999-02-02 Anam Semiconductor Inc. Lead end grid array semiconductor package
US5977630A (en) * 1997-08-15 1999-11-02 International Rectifier Corp. Plural semiconductor die housed in common package with split heat sink
US6714839B2 (en) * 1998-12-08 2004-03-30 Intuitive Surgical, Inc. Master having redundant degrees of freedom
DE69710903T2 (de) * 1997-11-28 2002-09-19 Nexans Aussenschutz mit Abschirmungsunterbrechung für Hochspannungskabelverbindung
US6281568B1 (en) * 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
US6734536B2 (en) 2001-01-12 2004-05-11 Rohm Co., Ltd. Surface-mounting semiconductor device and method of making the same
JP4574868B2 (ja) 2001-01-12 2010-11-04 ローム株式会社 半導体装置
TW200418149A (en) * 2003-03-11 2004-09-16 Siliconware Precision Industries Co Ltd Surface-mount-enhanced lead frame and method for fabricating semiconductor package with the same
JP5710128B2 (ja) 2010-01-19 2015-04-30 大日本印刷株式会社 樹脂付リードフレームの製造方法
US8519518B2 (en) * 2010-09-24 2013-08-27 Stats Chippac Ltd. Integrated circuit packaging system with lead encapsulation and method of manufacture thereof
JP2012182207A (ja) * 2011-02-28 2012-09-20 Toppan Printing Co Ltd Ｌｅｄ素子用リードフレームおよびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
US6684496B2 (en) * 1998-06-24 2004-02-03 Amkor Technology, Inc. Method of making an integrated circuit package
JP2012164877A (ja) * 2011-02-08 2012-08-30 Shinko Electric Ind Co Ltd リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2014183134A (ja) 2014-09-29
CN105190878B (zh) 2018-03-13
US20160276252A1 (en) 2016-09-22
TW201507070A (zh) 2015-02-16
JP6052734B2 (ja) 2016-12-27
US9691689B2 (en) 2017-06-27
KR102149259B1 (ko) 2020-08-28
CN105190878A (zh) 2015-12-23
KR20150130265A (ko) 2015-11-23
WO2014148484A1 (ja) 2014-09-25

Similar Documents

Publication Publication Date Title
TWI608576B (zh) Lead frame for mounting semiconductor device and manufacturing method thereof
JP2013074289A (ja) 電子部品モジュール及びその製造方法
JP2016143730A (ja) リードフレーム及びその製造方法
JP6221585B2 (ja) 蒸着マスクおよび蒸着マスクの製造方法
JP2015076470A (ja) 半導体装置
JP6344090B2 (ja) メタルマスクの製造方法
JP2016021515A (ja) 半導体装置用リードフレーム及びその製造方法
JP6214431B2 (ja) Ｌｅｄ用リードフレーム
JP6724775B2 (ja) 配線基板の個片化方法及びパッケージ用基板
JP4543943B2 (ja) 半導体装置用リードフレームの製造方法
TWI445096B (zh) 薄膜電晶體基板與其製法、顯示器
JP6362108B2 (ja) 半導体素子搭載用リードフレーム及びその製造方法
JP5565819B2 (ja) 半導体装置用基板及び半導体装置
JP6156745B2 (ja) 半導体装置用リードフレーム及びその製造方法
JP2011181640A (ja) 配線導体の形成方法
JP2008263018A (ja) 半導体装置用基板及び半導体装置
JP2012182179A (ja) Ｌｅｄ素子用リードフレーム基板および発光素子
JP5787319B2 (ja) リードフレーム製造用マスク、および、これを用いたリードフレームの製造方法
JP5554543B2 (ja) リードフレーム及び半導体装置の中間製品
TW201824487A (zh) 導線框
JP2012253234A (ja) Ｌｅｄ素子用リードフレーム基板および発光素子
JP4664024B2 (ja) チップ抵抗器の製造方法、集合基板及びチップ抵抗器
JP3159898U (ja) プリント回路基板用基材
JP2008277637A (ja) チップ抵抗器
JP6146732B2 (ja) 半導体素子搭載用基板及びその製造方法