KR102146830B1 - 다이내믹 랜덤 액세스 메모리 및 그 제조 방법 - Google Patents

다이내믹 랜덤 액세스 메모리 및 그 제조 방법 Download PDF

Info

Publication number
KR102146830B1
KR102146830B1 KR1020170113746A KR20170113746A KR102146830B1 KR 102146830 B1 KR102146830 B1 KR 102146830B1 KR 1020170113746 A KR1020170113746 A KR 1020170113746A KR 20170113746 A KR20170113746 A KR 20170113746A KR 102146830 B1 KR102146830 B1 KR 102146830B1
Authority
KR
South Korea
Prior art keywords
substrate
word line
buried
convex portion
trench
Prior art date
Application number
KR1020170113746A
Other languages
English (en)
Other versions
KR20190014440A (ko
Inventor
카즈아키 타케사코
카즈타카 마나베
Original Assignee
윈본드 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윈본드 일렉트로닉스 코포레이션 filed Critical 윈본드 일렉트로닉스 코포레이션
Publication of KR20190014440A publication Critical patent/KR20190014440A/ko
Application granted granted Critical
Publication of KR102146830B1 publication Critical patent/KR102146830B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
    • H01L27/10826—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L27/10876—
    • H01L27/10879—
    • H01L27/10891—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7856—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with an non-uniform gate, e.g. varying doping structure, shape or composition on different sides of the fin, or different gate insulator thickness or composition on opposing fin sides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Abstract

다이내믹 랜덤 액세스 메모리 및 그 제조 방법이 제공된다. 상기 다이내믹 랜덤 액세스 메모리는 기판, 분리 구조체, 매립 워드 라인 구조체, 및 복수의 제1 핀 구조체들을 포함한다. 상기 분리구조체는 상기 기판 내에 배치되며, 제1 방향을 따라 일렬로 배열된 복수의 활성 영역들을 정의한다. 상기 매립 워드 라인 구조체는 상기 기판 내에 위치하며 상기 제1 방향을 따라 그리고 상기 복수의 활성 영역들 및 상기 분리 구조체를 가로질러 연장된다. 상기 복수의 제1 핀 구조체들은 상기 복수의 활성 영역들과 상기 매립 워드 라인 구조체의 교차 영역 내에 위치하고, 상기 제1 방향을 따라 일렬로 배열되며, 상기 매립 워드 라인 구조체에 의해 둘러싸이고 덮인다.

Description

다이내믹 랜덤 액세스 메모리 및 그 제조 방법{Dynamic random access memory and method of fabricating the same}
[0001] 본 발명은 다이내믹 랜덤 액세스 메모리(dynamic random access memory) 및 그 제조 방법에 관한 것이다.
[0002] 다이내믹 랜덤 액세스 메모리의 성능은 그것의 수율 및 예컨대 라이트 리커버리 시간(write recovery time, tWR) 및 리프레쉬(refresh) 성능과 같은 관련 사양에 직접적으로 영향을 준다. 그러나, 다이내믹 랜덤 액세스 메모리의 설계 크기가 작아짐에 따라, 반도체 장치는 더 높은 밀도를 가지도록 지속적으로 개발되며, 그 결과 다이내믹 랜덤 액세스 메모리의 성능이 저하된다. 따라서, 다이내믹 랜덤 액세스 메모리의 성능을 유지 또는 향상시키는 방법은 당 업계에서 중요한 문제이다.
본 발명의 목적은 전술한 문제들을 극복하기 위한 것이다.
[0003] 본 발명의 실시예는 다이내믹 랜덤 액세스 메모리의 성능을 향상시킬 수 있는 핀(fin) 구조체들 및 매립 게이트 구조체들을 갖는 다이내믹 랜덤 액세스 메모리를 제공한다.
[0004] 본 발명의 실시예는 기판, 분리 구조체, 매립 워드 라인 구조체, 및 복수의 제1 핀 구조체들을 포함하는 다이내믹 랜덤 액세스 메모리를 제공한다. 상기 분리 구조체는 상기 기판 내에 위치하며, 상기 기판 내에 제1 방향을 따라 일렬로 배열된 복수의 활성 영역들을 정의한다. 상기 매립 워드 라인 구조체는 상기 기판 내에 위치하며, 상기 제1 방향을 따라 그리고 상기 복수의 활성 영역들 및 상기 분리 구조체를 가로질러 연장된다. 상기 복수의 제1 핀 구조체들은 상기 활성 영역들과 상기 매립 워드 라인 구조체의 교차 영역 내에 위치하고, 상기 제1 방향을 따라 일렬로 배열되며 상기 매립 워드 라인 구조체에 의해 둘러싸이고 덮인다.
[0006] 본 발명은 기판, 제1 매립 게이트 구조체, 및 유전물질층을 포함하는 다이내믹 랜덤 액세스 메모리를 제공한다. 상기 기판은 제1 워드 라인 터널을 갖는다. 상기 제1 매립 게이트 구조체는 상기 제1 워드 라인 터널 위의 상기 기판 내에 위치하며, 그것의 측벽 및 하면은 상기 기판에 의해 덮이며, 그것의 상면은 유전층에 의해 덮인다. 상기 유전물질층은 적어도 상기 제1 워드 라인 터널의 표면을 덮는다.
[0007] 본 발명은 기판이 볼록부 및 오목부를 포함하도록 상기 기판의 일부를 제거하는 단계를 포함하는 다이내믹 랜덤 액세스 메모리 제조 방법을 제공한다. 상기 볼록부의 제1 볼록부는 보호되고 상기 제1 볼록부 아래의 제2 볼록부는 제거되어 상기 기판 내에 제1 워드 라인 터널을 형성한다. 상기 제1 볼록부의 일부가 제거되어 게이트 트렌치 및 제1 핀 구조체를 형성한다. 게이트 유전층 및 전도층을 포함하는 제1 매립 게이트 구조체가 상기 게이트 트렌치 내에 형성된다.
[0008] 전술한 바에 기초하여, 본 발명의 다이내믹 랜덤 액세스 메모리는 핀 구조체들 및 매립 게이트 구조체들 또는 절연 구조체들을 갖는다. 상기 핀 구조체들은 매립 워드 라인 구조체들에 의해 둘러싸이므로, 스위칭 성능이 향상될 수 있으며, 그것의 문턱 값(threshold value)이 감소될 수 있으며, 이로써 리프레쉬 성능이 향상될 수 있다. 일부 실시예들에서, 상기 매립 게이트 구조체는 상기 기판에 의해 둘러싸이며, 이로써 채널 저항이 감소될 수 있으며 라이트 리커버리 시간 측면에서 본 발명의 다이내믹 랜덤 액세스 메모리의 성능이 향상될 수 있다. 일부 다른 실시예들에서, 상기 핀 구조체들 및 상기 기판은 상기 절연 구조체들에 의해 분리되며, 이로써 상기 핀 구조체들은 더 낮은 공핍층(depletion layer) 전기용량(capacitance)을 초래할 수 있어 소자 성능을 효과적으로 향상시킨다.
[0009] 본 개시의 전술한 특징들 및 이점들을 보다 이해하기 쉽도록 하기 위하여, 도면들을 수반하는 실시예들이 아래에 상세히 기술된다.
[0010] 첨부 도면들은 본 발명의 더 깊은 이해를 제공하기 위하여 포함되었으며, 본 명세서에 통합되어 본 명세서의 일부를 구성하며, 설명과 함께 본 발명의 원리들을 설명하는 역할을 한다.
[0011] 도 1 내지 도 3은 본 발명에 따른 다이내믹 랜덤 액세스 메모리 제조 방법 공정의 평면도들이다.
[0012] 도 4a 내지 도 4j는 본 발명의 제1 실시예에 따른 도 1 내지 도 3의 AA' 선분의 다이내믹 랜덤 액세스 메모리 제조 방법 공정의 단면 개략도들이다.
[0013] 도 5a 내지 도 5j는 본 발명의 제1 실시예에 따른 도 1 내지 도 3의 BB' 선분의 다이내믹 랜덤 액세스 메모리 제조 방법 공정의 단면 개략도들이다.
[0014] 도 6a 내지 도 6i는 본 발명의 제1 실시예에 따른 도 1 내지 도 3의 CC' 선분의 다이내믹 랜덤 액세스 메모리 제조 방법 공정의 단면 개략도들이다.
[0015] 도 7a 내지 도 7d는 본 발명의 제2 실시예에 따른 도 3의 AA' 선분의 다이내믹 랜덤 액세스 메모리 제조 방법 공정의 단면 개략도들이다.
[0016] 도 8a 내지 도 8d는 본 발명의 제2 실시예에 따른 도 3의 BB' 선분의 다이내믹 랜덤 액세스 메모리 제조 방법 공정의 단면 개략도들이다.
[0017] 도 9a 내지 도 9c는 본 발명의 제2 실시예에 따른 도 3의 CC' 선분의 다이내믹 랜덤 액세스 메모리 제조 방법 공정의 단면 개략도들이다.
[0018] 도 10a 내지 도 10g는 본 발명의 제3 실시예에 따른 도 3의 AA' 선분의 다이내믹 랜덤 액세스 메모리 제조 방법 공정의 단면 개략도들이다.
[0019] 도 11a 내지 도 11g는 본 발명의 제3 실시예에 따른 도 3의 BB' 선분의 다이내믹 랜덤 액세스 메모리 제조 방법 공정의 단면 개략도들이다.
[0020] 도 12a 내지 도 12f는 본 발명의 제3 실시예에 따른 도 3의 CC' 선분의 다이내믹 랜덤 액세스 메모리 제조 방법 공정의 단면 개략도들이다.
[0021] 도 13 내지 도 15는 본 발명의 제1 실시예에 따른 다이내믹 랜덤 액세스 메모리의 3차원도들이다.
[0022] 도 16은 본 발명의 제2 실시예에 따른 다이내믹 랜덤 액세스 메모리의 3차원도이다.
[0023] 도 17은 본 발명의 제3 실시예에 따른 다이내믹 랜덤 액세스 메모리의 3차원도이다.
[0024] 이하의 상이한 실시예들에서, 동일한 참조 번호들은 동일한 구성들을 나타내며, 간결성을 위하여, 그것들의 재료들 및 형성 방법들 등은 반복되지 않았다. 숫자들은 상이하나 문자들이 동일한 도면들(예컨대 도 4a 내지 도 6a)은 동일한 단계에서 상이한 선분들을 따르는 단면 개략도들을 나타내며, 도 1 내지 도 3의 평면도에서, 열 방향은 제1 방향(D1), 행 방향은 제2 방향(D2), 상기 평면도와 수직한 방향은 제3 방향(D3)이며, 그러나 이에 한정되는 것은 아니다.
[0025] 도 1 내지 도 3은 본 발명에 따른 다이내믹 랜덤 액세스 메모리 제조 방법 공정의 평면도들이다. 도 4a 내지 도 4j, 도 5a 내지 도 5j, 및 도 6a 내지 도 6i는 각각 AA', BB', 및 CC' 선분들에서 본 발명의 제1 실시예에 따른 다이내믹 랜덤 액세스 메모리 제조 방법 공정의 단면 개략도들이다.
[0026] 도 1 및 도 4a 내지 도 6a를 참조하면, 기판(10)이 제공된다. 상기 기판(10)은, 예를 들어, 반도체 기판, 반도체 화합물, 또는 반도체 합금이다. 예를 들어, 상기 반도체 기판은 실리콘 기판을 포함할 수 있다. 상기 실리콘 기판은 도핑되지 않은 실리콘 기판 또는 도핑된 실리콘 기판일 수 있다. 상기 도핑된 실리콘 기판은 N-타입 도핑된 실리콘 기판 또는 P-타입 도핑된 실리콘 기판일 수 있다.
[0027] 도 1 및 도 4a 내지 도 6a를 참조하면, 마스크층(11)이 상기 기판(10) 상에 형성된다. 명확성을 위하여, 도 1은 오직 분리 구조체(9) 및 활성 영역들(8)만을 보여준다. 상기 마스크층(11)의 재료는 절연 물질을 포함하며, 상기 절연 물질은, 예를 들어, 실리콘 질화물이다. 상기 마스크층(11)의 형성 방법은, 예를 들어, 화학 기상 퇴적(chemical vapor deposition) 방법, 물리 기상 퇴적(physical vapor deposition) 방법, 스핀 코팅 방법 또는 이들의 조합이다. 다음으로, 상기 분리 구조체(9)가 상기 기판(10) 내에 형성되어 상기 활성 영역들(8)을 정의한다. 상기 분리 구조체(9)의 재료는 절연 물질을 포함하며, 상기 절연 물질은, 예를 들어, 실리콘 산화물이다. 상기 분리 구조체(9)의 형성 방법은, 예를 들어, 쉘로우 트렌치 아이솔레이션(shallow trench isolation, STI) 방법이다. 상기 분리 구조체(9)가 형성될 때, 리소그래피 및 식각 방법을 통해 상기 마스크층(11)을 마스크로서 사용하여 복수의 오목부들(39)이 상기 기판(10) 내에 먼저 형성된다. 상기 오목부들(39)과 인접한 상기 기판(10)은 볼록부(38)이다. 다시 말해서, 상기 기판(10)은 오목부들(39) 및 볼록부들(38)을 갖는다. 제1 방향(D1)으로, 상기 오목부들(39) 및 상기 볼록부들(38)이 서로 번갈아 나타난다. 상기 분리 구조체(9)는 상기 오목부들(39) 내에 채워지며 상기 볼록부들(38)은 상기 활성 영역들(8) 내에 위치한다. 상기 활성 영역들(8)은 상기 마스크층(11)에 의해 덮인다. 일부 실시예들에서, 상기 분리 구조체(9)의 표면은 상기 기판(10)의 표면을 넘어 돌출되며 상기 마스크 층(11) 표면과 레벨이 같다.
[0028] 도 1을 참조하면, 일부 실시예들에서, 상기 기판(10)의 상기 활성 영역들(8)은 스트립들(strips) 이며 어레이의 형태로 정렬된다. 상기 활성 영역들(8)의 두 인접한 열들은 서로 거울 상들로 배치될 수 있다. 예를 들어, 도 1의 R1 및 R2는 상기 기판(10)의 두 활성 영역 열들(R1, R2)이다. 상기 R1 활성 영역 열(R1)에서, 상기 활성 영역들(8)의 길이 방향 및 상기 제2 방향(D2)은 수직하지 않고 각도 θ를 이룬다. 상기 R2 활성 영역 열(R2)에서, 상기 활성 영역들(8)의 길이 방향 및 상기 제2 방향(D2)은 수직하지 않고 각도 (180˚-θ)를 이룬다. 그러나, 본 발명에 이에 한정되는 것은 아니며, 두 인접한 활성 영역 열들(R1, R2)은 비-거울 상들로 배치될 수 있다.
[0029] 도 4a 내지 도 6a를 참조하면, 다음으로, 하드 마스크층(12)이 상기 기판(10) 상에 형성된다. 상기 하드 마스크층(12)은 상기 마스크층(11) 및 상기 분리 구조체(9)를 덮는다. 상기 하드 마스크층(12)의 재료는 상기 마스크층(11)의 재료와 다르다. 상기 하드 마스크층(12)의 재료는 절연 물질을 포함하며, 상기 절연 물질은, 예를 들어, 실리콘 산화물, 실리콘 질화물, 또는 이들의 조합이다. 상기 하드 마스크층(12)의 형성 방법은, 예를 들어, 화학 기상 퇴적 방법, 물리 기상 퇴적 방법, 또는 스핀 코팅 방법이다. 다음으로, 패터닝된 마스크층(6)이 상기 기판(10) 상에 형성된다. 상기 패터닝된 마스크층(6)은, 예를 들어, 패터닝된 포토레지스트 층이다. 상기 패터닝된 마스크층(6)은 개구부(5)를 갖는다. 상기 개구부(5)는 상기 기판(10) 상의 상기 제1 방향(D)을 따라 연장되는 워드 라인 영역(7)(도 1)을 노출시킨다.
[0030] 도 2, 도 4a 내지 도 6a, 및 도 4b 내지 도 6b를 참조하면, 상기 개구부(5)에 의해 노출되는 상기 워드 라인 영역(7) 내의 상기 하드 마스크층(12)이 상기 패터닝된 마스크층(6)을 마스크로서 사용하여 제거되어 패터닝된 하드 마스크층(12a)을 형성한다. 상기 제거 방법은, 예를 들어, 식각, 예컨대 이방성 식각이다. 상기 패터닝된 하드 마스크층(12a)은 개구부(14)를 갖는다. 상기 개구부(14)는 상기 워드 라인 영역(7) 내의 상기 마스크층(11) 및 상기 분리 구조체(9)를 노출시킨다. 다음으로, 상기 패터닝된 마스크층(6) 및 상기 패터닝된 하드 마스크층(12a)을 마스크로서 사용하여 상기 워드 라인 영역(7) 내의 상기 마스크층(11) 및 상기 분리 구조체(9)의 일부가 제거되어 상기 분리 구조체(9) 내에 트렌치(13)를 형성하며 상기 볼록부(38)의 제1 볼록부(10a)를 노출한다. 상기 제거 방법은 비등방성 식각과 같은 식각일 수 있다..
[0031] 도 2, 도 4c 내지 도 6c, 및 도 4e 내지 도 6e를 참조하면, 상기 패터닝된 마스크층(6)이 제거된다. 상기 패터닝된 마스크층(6)은 애싱(ashing), 습식 제거, 또는 이들의 조합에 의해 제거될 수 있다. 상기 패터닝된 마스크층(6)이 제거된 후, 상기 패터닝된 하드 마스크층(12a)이 노출된다. 상기 패터닝된 하드 마스크층(12a)의 상기 개구부(14)는 상기 워드 라인 영역(7) 내에 교대로 배열되어 있는 상기 분리 구조체들(9) 및 상기 활성 영역들(8)을 노출시킨다.
[0032] 도 2, 도 4c 내지 도 6c, 및 도 4e 내지 도 6e를 참조하면, 상기 볼록부(38)의 상기 제1 볼록부(10a)는 보호되고 상기 제1 볼록부(10a) 아래의 상기 볼록부(38)의 일부(제2 볼록부(10b))가 제거되어 상기 기판(10) 내에 제1 워드 라인 터널(16)을 형성한다. 이 단계는 이하에서 상세히 기술된다.
[0033] 도 2 및 도 4c 내지 도 6c를 참조하면, 라이너(15)가 상기 제1 볼록부(10a)의 측벽 상에 형성된다. 상기 라이너(15)의 재료는 절연 물질을 포함한다. 상기 절연 물질은, 예를 들어, 실리콘 산화물이고 제조 방법은, 예를 들어, 열적 산화 방법이다. 상기 마스크층(11)의 일부가 실리콘 질화물인 일 실시예에서, 본 공정에서, 상기 마스크층(11) 또한 산화되어 얇은 산화물층(미도시)이 그 측벽 상에 형성될 수 있다.
[0034] 도 13 및 도 4d 내지 도 6d를 참조하면, 예를 들어 식각 공정을 통해 상기 패터닝된 하드 마스크층(12a) 및 상기 마스크층(11)을 마스크로서 사용하여 상기 트렌치(13) 아래의 상기 분리 구조체(9)의 일부가 제거되어 상기 분리 구조체(9) 내에 상기 트렌치(13)보다 더 깊은 트렌치(13a)를 형성하고 상기 기판(10) 내에 상기 볼록부(38)의 제2 볼록부(10b)를 노출시킨다. 상기 제2 볼록부(10b)는 상기 제1 볼록부(10a) 아래에 위치하고, 상기 제2 볼록부(10b)의 측벽은 상기 라이너에 의해 덮이지 않고 노출된다(도 5d). 다음으로, 세정 공정이 수행되어 상기 마스크층(11)의 측벽 상에 형성될 수 있는 얇은 산화물층을 청소 및 제거한다. 그러나, 상기 세정 공정에서, 상기 라이너(15)의 매우 작은 일부가 제거될 수 있으나, 상기 라이너(15)의 충분한 두께는 유지된다. 상기 세정 방법은, 예를 들어, 습식 식각이다.
[0035] 도 2 및 도 4e 내지 도 6e를 참조하면, 상기 마스크층(11) 및 상기 라이너(15)를 보호층으로서 사용하여 상기 제2 볼록부(10b)가 제거되어 상기 제1 볼록부(10a) 및 상기 기판(10) 사이에 상기 워드 라인 터널(16)을 형성한다. 상기 제거 방법은, 예를 들어, 식각이며, 상기 식각은 건식 식각, 습식 식각, 또는 이들의 조합을 포함한다.
[0036] 일부 실시예들에서, 상기 워드 라인 터널(16)은 상기 제1 방향(D1)을 따라서 연장되며 상기 트렌치(13a)에 연결된 기둥 모양의 홀이다(도 5e). 도 4e를 참조하면, 일부 실시예들에서, 상기 워드 라인 터널(16)의 상기 AA' 선분에서 단면은 타원형, 원형, 직사각형, 정사각형, 또는 이들의 조합이다. 도 5e(도 2의 BB' 선분의 단면)를 참조하면, 상기 워드 라인 터널(16)은 상기 제1 볼록부(10a) 및 상기 기판(10) 사이에 위치하여 상기 제1 볼록부(10a) 및 상기 기판(10)을 분리시킨다. 상기 워드 라인 터널(16)의 상면은 상기 제1 볼록부(10a)의 하면이며, 상기 워드 라인 터널(16)의 하면은 상기 워드 라인 영역(7) 내 상기 기판(10)의 표면이다. 일부 실시예들에서, 상기 워드 라인 터널(16)의 하면 및 상기 분리 구조체(9)의 표면은 실질적으로 동일한 레벨이다. 그러나, 본 발명이 이에 한정되는 것은 아니다. 일부 실시예들에서, 상기 워드 라인 터널(16)의 상면 및 하면은 평평한 면들이다. 일부 다른 실시예들에서, 상기 워드 라인 터널(16)의 상면 및 하면은 비평면이며, 예를들어, v-형, r-형, γ-형, ν-형, 또는 이들의 조합이다. 일부 예시적인 실시예들에서, 상기 워드 라인 터널(16)의 하면의 형상은 상면의 거울상이다.
[0037] 도 2, 도 14, 및 도 4f 내지 도 6f를 참조하면, 상기 패터닝된 하드 마스크층(12a)을 마스크로서 사용하여, 예를 들어, 식각 방법을 통해 상기 워드 라인 영역(7) 내의 상기 제1 볼록부(10a) 상의 상기 마스크층(11), 상기 제1 볼록부(10a)의 일부, 및 상기 라이너(15)의 일부가 제거되어 상기 활성 영역들(8) 내에 게이트 트렌치(18)를 형성한다. 여기서, 남아 있는 상기 제1 볼록부들(10a)은 핀 구조체들(17)이라 지칭된다. 상기 핀 구조체들(17)은 라이너(15a)를 가지며 상기 제1 방향(D1)을 따라 일렬로 배열된다. 일부 실시예들에서, 상기 핀 구조체들(17)은 나노와이어 핀 구조들이다. 도 14를 참조하면, 상기 워드 라인 영역(7) 범위 이내의 상기 활성 영역들(8) 내에서, 상기 게이트 트렌치(18), 상기 핀 구조체들(17) 및 이의 상기 라이너(15a), 상기 워드 라인 터널(16), 및 상기 기판(10)이 위에서부터 아래로(제3 방향(D3)으로) 배열되어 있다. 상기 게이트 트렌치(18)는 상기 워드 라인 터널(16) 및 상기 트렌치(13a)를 연결한다.
[0038] 도 4g 내지 도 6g를 참조하면, 다음으로, 상기 패터닝된 하드 마스크층(12a)이 제거된다. 유전물질층(19)이 상기 기판(10) 상에 형성되어 상기 마스크층(11), 상기 게이트 트렌치(18), 및 상기 워드 라인 터널(16)의 표면들을 덮는다. 여기서, 상기 유전물질층(19)은 게이트 유전층(19)으로서 사용된다. 상기 게이트 유전층(19)의 재료는 절연 물질을 포함하며, 상기 절연 물질은, 예를 들어, 실리콘 산화물이고, 형성 방법은, 예를 들어, 열적 산화 방법이다. 상기 핀 구조체들(17)의 상면은 상기 게이트 트렌치(18)의 하면이고 상기 핀 구조체들(17)의 하면은 상기 워드 라인 터널(16)의 상면이므로, 상기 핀 구조체들(17)의 상면 및 하면은 양자 모두 상기 게이트 유전층(19)에 의해 덮인다. 상기 핀 구조체들(17)의 상면 및 하면의 상기 게이트 유전층(19)과 그 측벽의 상기 라이너(15a)는 보호 구조체(20)를 형성한다. 다시 말해서, 상기 보호 구조체(20)는 상기 핀 구조체들(17)을 둘러싸고 덮는다.
[0039] 도 4g 내지 도 6g를 참조하면, 전도층(23)이 상기 기판(10) 상에 형성된다. 상기 전도층(23)은 단층 또는 다층 구조일 수 있다. 상기 전도층(23)의 재료는, 예를 들어, 전도성 물질이며, 상기 전도성 물질은, 예를 들어, 금속, 금속 합금, 금속 질화물, 또는 이들의 조합이다. 상기 금속 물질은, 예를 들어, 텅스텐, 알루미늄, 구리, 또는 이들의 조합이다. 상기 금속 합금은, 예를 들어, 구리 알루미늄 합금이다. 상기 금속 질화물은, 예를 들어, 티타늄 질화물, 탄탈륨 질화물, 또는 이들의 조합이다. 일부 실시예들에서, 상기 전도층(23)은 2층 구조이며 이들의 형성 방법은 제1 전도층(21) 및 제2 전도층(22)을 차례로 형성하는 단계를 포함한다. 상기 제1 전도층(21)은 접착층 또는 배리어층으로서 사용될 수 있다. 상기 제1 전도층(21)의 재료는, 예를 들어, 티타늄 질화물 또는 탄탈륨 질화물과 같은 금속 질화물이다. 상기 제2 전도층(22)의 재료는, 예를 들어, 텅스텐, 알루미늄, 구리, 또는 구리 알루미늄 합금과 같은 금속 또는 금속 합금이다. 상기 전도층(23)은 상기 트렌치(13a), 상기 게이트 트렌치(18), 및 상기 워드 라인 터널(16) 내에 채워지며, 상기 분리 구조체(9), 상기 핀 구조체들(17), 및 상기 마스크층(11)을 덮는다. 상기 게이트 트렌치(18) 내에서, 상기 전도층(23)은 상기 게이트 유전층(19)의 표면을 덮는다. 상기 워드 라인 터널(16) 내에서, 상기 전도층(23)은 상기 게이트 유전층(19)에 의해 둘러싸인다(도 4g). 다른 관점에서, 상기 전도층(23)은 상기 핀 구조체들(17)을 둘러싼다(도 5g).
[0040] 도 15, 도 4g 내지 도 6g, 및 도 4h 내지 도 6h를 참조하면, 상기 마스크층(11) 및 상기 분리 구조체(9) 상의 상기 전도층(23), 및 상기 마스크층(11) 상의 상기 게이트 유전층(19)이 제거되고, 상기 게이트 트렌치(18) 및 상기 트렌치(13a) 내의 상기 전도층(23)의 일부가 제거되어 전도층(23a)을 형성한다. 상기 전도층(23a)은 제1 전도층(21a) 및 제2 전도층(22a)을 포함한다. 상기 제거 방법은 식각 공정 또는 화학적 기계적 연마(chemical mechanical polishing) 방법 및 식각 공정일 수 있다.
[0041] 도 4h를 참조하면, 상기 게이트 트렌치(18) 내의 상기 전도층(23a) 및 상기 게이트 유전층(19)은 제1 매립 게이트 구조체(25a)를 형성한다. 상기 워드 라인 터널(16) 내의 상기 전도층(23a) 및 상기 게이트 유전층(19)은 제2 매립 게이트 구조체(25b)를 형성한다. 상기 제1 매립 게이트 구조체(25a)의 하면 및 측벽은 상기 기판(10)에 의해 덮인다. 상기 제2 매립 게이트 구조체(25b)는 상기 기판(10)에 의해 둘러싸이고 덮인다. 상기 제1 매립 게이트 구조체(25a) 및 상기 제2 매립 게이트 구조체(25b) 사이의 상기 기판(10)은 상기 핀 구조체(17)이다.
[0042] 도 15 및 도 5h를 참조하면, 여기서, 상기 전도층(23a)은 매립 워드 라인 구조체(26)로서 사용된다. 상기 매립 워드 라인 구조체(26)는 상기 제1 방향(D1)을 따라 연장되며 상기 트렌치(13a), 상기 게이트 트렌치(18), 및 상기 워드 라인 터널(16) 내에 위치한다. 상기 핀 구조체들(17)의 표면은 상기 보호 구조체(20)에 의해 덮이며 상기 핀 구조체들(17)은 상기 매립 워드 라인 구조체(26) 내에 위치하고 상기 매립 워드 라인 구조체(26)에 의해 둘러싸이고 덮인다.
[0043] 도 4i 내지 도 6i를 참조하면, 유전층(24)이 상기 기판(10) 상에 형성되어 상기 트렌치(13a) 및 상기 게이트 트렌치(18) 내에 채워지고, 상기 유전층(24)은 상기 매립 워드 라인 구조체(26), 상기 분리 구조체(9), 및 상기 마스크층(11)을 덮는다. 상기 유전층(24)은 단층 또는 이중층일 수 있다. 상기 유전층(24)의 재료는 절연 물질을 포함한다. 상기 절연 물질은, 예를 들어, 실리콘 산화물, 실리콘 질화물, 또는 이들의 조합이다. 상기 유전층(24)의 형성 방법은, 예를 들어, 화학 기상 퇴적 방법이다.
[0044] 다음으로, 다른 구성 요소들이 상기 기판(10) 상에 형성된다. 도 3, 도 4j, 및 도 5j를 참조하면, 상기 마스크층(11) 및 상기 마스크층(11) 상의 상기 유전층(24)이 제거된다. 소스 및 드레인 영역들(30)이 상기 제1 매립 게이트 구조체(25a)의 양 측들에서 상기 활성 영역들(8) 내의 상기 기판(10) 내에 형성된다. 상기 소스 및 드레인 영역들(30)은 이온 주입(ion implantation) 방법을 사용하여 상기 활성 영역들(8) 내의 상기 기판(10) 내에 도펀트를 주입함으로써 형성될 수 있다. 다음으로, 유전층(36), 비트 라인 컨택(33), 캐패시터 컨택(32), 비트 라인(34), 및 캐패시터(35)가 형성된다. 상기 비트 라인(34)은 상기 비트 라인 컨택(33)을 통하여 상기 소스 및 드레인 영역들(30) 중 하나에 전기적으로 연결된다. 상기 캐패시터(35)는 상기 캐패시터 컨택(32)을 통하여 상기 소스 및 드레인 영역들(30) 중 다른 하나에 전기적으로 연결된다.
[0045] 도 3 및 도 4j를 참조하면, 본 발명의 일 실시예에 따른 다이내믹 랜덤 액세스 메모리는 상기 기판(10), 상기 분리 구조체(9), 상기 매립 워드 라인 구조체(26), 및 상기 비트 라인(34)을 포함한다. 상기 매립 워드 라인 구조체(26)는 상기 제1 방향(D1)을 따라 그리고 상기 활성 영역들(8) 및 상기 분리 구조체(9)를 가로질러 연장된다. 상기 비트 라인(34)은 상기 제2 방향(D2)을 따라 그리고 상기 분리 구조체(9), 상기 활성 영역들(8) 및 상기 매립 워드 라인 구조체(26)를 가로질러 연장된다. 일부 실시예들에서, 상기 매립 워드 라인 구조체(26) 및 상기 비트 라인(34)은 서로 수직이나, 이에 제한되는 것은 아니다.
[0046] 각각의 상기 매립 워드 라인 구조체(26)의 양 측들의 상기 활성 영역들(8)은 비트 라인 컨택(33) 및 캐패시터 컨택(32)을 포함한다. 상기 비트 라인(34)은 상기 비트 라인 컨택(33)을 통하여 상기 활성 영역들(8)의 소스 및 드레인 영역들(30) 중 하나에 전기적으로 연결된다. 상기 캐패시터(35)는 상기 캐패시터 컨택(32)을 통하여 상기 활성 영역들(8)의 소스 및 드레인 영역들(30) 중 다른 하나에 전기적으로 연결된다.
[0047] 일부 실시예들에서, 각각의 상기 활성 영역들(8)은 두 매립 워드 라인 구조체들(26)에 의해 교차된다. 또한, 각각의 상기 활성 영역들(8) 내에, 두 매립 워드 라인 구조체들(26) 사이에 위치하는 상기 소스 및 드레인 영역들(30)이 상기 비트 라인 컨택(33)을 통해 상기 비트 라인(34)에 전기적으로 연결된다. 각각의 상기 활성 영역들(8) 내에, 상기 두 매립 워드 라인 구조체들(26) 밖에 위치하는 두 소스 및 드레인 영역들(30)은 상기 캐패시터 컨택(32)을 통하여 상기 캐패시터(35)에 전기적으로 연결된다. 즉, 동일한 활성 영역 열(R1/R2)의 캐패시터들(35)은 상기 제1 방향(D1)을 따라 2열로 배열된다. 또한, 동일한 R1 활성 영역 열(R1) 내의 두 인접한 활성 영역들(8)의 두 인접한 캐패시터들(35)은 인접한 상기 R2 활성 영역 열(R2) 내의 두 인접한 활성 영역들(8)의 두 인접한 캐패시터들(35)과 함께 일렬로 배열된다. 다시 말해서, 상기 활성 영역 열들(R1 및 R2) 상의 상기 캐패시터들(35)은 어레이 형태로 정렬된다. 다른 관점에서, 동일한 열 내의 상기 캐패시터들(35) 및 상기 비트 라인들(34)은 상기 제1 방향(D1)을 따라 번갈아 배열된다. 동일한 행 내의 상기 캐패시터(35) 각각은 상기 제2 방향(D2)을 따라 두 인접한 비트 라인들(34) 사이에 위치한다.
[0048] 각각의 상기 활성 영역들(8)은 두 매립 워드 라인 구조체들(26)에 의해 교차된다. 하나의 매립 게이트 구조체(25a/25b) 및 하나의 핀 구조체(17)가 각 교차 영역에 있다. 따라서, 상기 매립 게이트 구조체들(25a/25b)/핀 구조체들(17)은 상기 제1 방향(D1)을 따라 일렬로 배열된다. 각각의 상기 활성 영역들(8) 내에, 상기 매립 게이트 구조체들(25a/25b)/핀 구조체들(17)이 상기 활성 영역들(8)의 길이 방향을 따라 배열되어 있다. 상기 활성 영역들(8)의 상기 길이 방향 및 열 방향 제2 방향(D2)이 수직하지 않고 각도 θ를 이루므로, 동일한 R1 활성 영역 열(R1) (또는 R2) 내의 매립 게이트 구조체들(25a/25b)/핀 구조체들(17)의 인접한 두 열들은 서로 엇갈린다.
[0049] 도 4j를 참조하면, 상기 활성 영역들(8) 내에, 본 실시예의 다이내믹 랜덤 액세스 메모리는 상기 제3 방향(D3)을 따라 위에서부터 아래로 상기 제1 매립 게이트 구조체(25a), 상기 핀 구조체들(17), 상기 제2 매립 게이트 구조체(25b), 및 상기 기판(10)을 포함한다. 일부 실시예들에서, 상기 제1 매립 게이트 구조체(25a)는 곡선형(curved), 반-원형(semi-circular), 또는 반-타원형(semi-elliptical)이다. 상기 제2 매립 게이트 구조체(25b)는 원형, 타원형, 직사각형, 정사각형, 또는 이들의 조합이나, 본 발명이 이에 제한되는 것은 아니다.
[0050] 전술한 바에 기초하여, 본 실시예의 다이내믹 랜덤 액세스 메모리는 상기 매립 워드 라인 구조체에 의해 둘러싸인 핀 구조체들을 갖고, 이로써 소자의 성능이 향상될 수 있다. 실시예들은 소자의 스위칭 성능을 향상시키고, 그것의 문턱 전압(Vt)을 감소시키고, 채널 용량(channel dosage)을 감소시킬 수 있으며, 이로써 리프레쉬 성능이 향상된다. 게다가, 일부 실시예들에서, 상기 제2 매립 게이트 구조체가 상기 기판에 의해 완전히 둘러싸이고 덮이며 이로써 채널 저항이 감소될 수 있으며 그것의 라이트 리커버리 시간(tWR) 성능이 그 결과 향상된다.
[0051] 도 7a 내지 도 9a 및 도 7c 내지 도 9c는 본 발명의 다른 실시예에 따른 단면도들이다. 도 7a 내지 도 7d, 도 8a 내지 도 8d, 및 도 9a 내지 도 9c는 각각 도 3의 AA', BB' 및 CC' 선분들에서 본 발명의 제2 실시예에 따른 다이내믹 랜덤 액세스 메모리 제조 방법의 단면 개략도들이다. 본 실시예와 상술한 실시예들과의 차이점은 상기 워드 라인 터널(16)이 절연 구조체(27)를 형성한다는 것이다. 상세한 설명은 다음과 같다.
[0052] 도 7a 내지 도 9a를 참조하면, 도 4f 내지 도 6f에 나타낸 공정들에 따라 상기 워드 라인 터널(16) 및 상기 게이트 트렌치(18)가 형성된 후에, 유전물질층(27)이 상기 워드 라인 터널(16) 내에 형성된다. 여기서, 상기 유전물질층(27)은 또한 절연 구조체(27)로 지칭된다. 상기 절연 구조체들(27)의 재료는 예컨대 실리콘 산화물, 실리콘 질화물, 또는 이들의 조합과 같은 절연 물질을 포함한다. 형성 방법은, 예를 들어, 열적 산화 방법 또는 화학 기상 퇴적 방법이다. 일부 실시예들에서, 절연물질층이 화학 기상 퇴적 방법을 사용하여 상기 기판(10) 상에 퇴적되며, 상기 절연물질층은 상기 워드 라인 터널(16) 내에 채워지고, 그 후 상기 워드 라인 터널(16) 밖의 상기 절연 물질층은 식각 방법을 통해 제거되어 상기 워드 라인 터널(16) 내에 상기 절연 구조체들(27)을 형성한다.
[0053] 도 7a 내지 도 9a를 더 참조하면, 다음으로, 게이트 유전층(19)이 상기 워드 라인 영역(7) 내의 상기 활성 영역들(8) 내에 형성된다. 상기 게이트 유전층(19)의 재료는 절연 물질을 포함하며, 상기 절연 물질은, 예를 들어, 실리콘 산화물이고, 형성 방법은, 예를 들어, 열적 산화 방법 또는 화학 기상 퇴적 방법이다. 일부 실시예들에서, 상기 게이트 유전층(19) 및 상기 절연 구조체들(27)은 동시에 형성될 수 있다. 상기 절연 구조체들(27)은 상기 핀 구조체들(17)과 상기 기판(10)을 분리시킨다.
[0054] 도 7b 내지 도 9b, 도 7c 내지 도 9c, 및 도 16을 참조하면, 다음으로, 위와 동일한 방법에 따라 상기 전도층(23a) 및 상기 유전층(24)이 상기 기판(10) 상에 형성된다. 상기 전도층(23)이 상기 트렌치(13a) 및 상기 게이트 트렌치(18) 내에 채워지고 상기 분리 구조체(9)를 덮는다. 상기 워드 라인 터널(16)은 상기 절연 구조체들(27)에 의해 채워지므로, 상기 전도층(23)은 상기 워드 라인 터널(16) 내에 채워지지 않는다. 상기 전도층(23)은 상기 핀 구조체들(17)의 상기 보호 구조체(20)의 상면과 측벽 및 상기 절연 구조체들(27)의 측벽을 덮는다. 다시 말해서, 일부 실시예들에서, 상기 전도층(23a)은 복수의 연속적인 역-U자형(reverse-U shape)이다(도 8b). 상기 핀 구조체들(17) 및 상기 절연 구조체들(27)은 상기 전도층(23a)의 상기 역-U자의 개구부들 내에 위치하고 상기 전도층(23a)과 맞물려있다. 상기 전도층(23a)의 하부(상기 분리 구조체(9)에 상응하는)는 상기 핀 구조체들(17) 및 상기 절연 구조체들(27)에 의해 분리되고 연속적이지 않다. 상기 전도층(23a) 및 상기 절연 구조체들(27)은 상기 매립 워드 라인 구조체(26)를 형성하고, 상기 매립 워드 라인 구조체(26)는 상기 핀 구조체들(17)을 둘러싸고 덮는다.
[0055] 다음으로, 도 7d 내지 도 8d를 참조하면, 위의 방법에 따라 상기 소스 및 드레인 영역들(30), 상기 유전층(36), 상기 비트 라인 컨택(33), 상기 캐패시터 컨택(32), 상기 비트 라인(34), 및 상기 캐패시터(35)가 형성된다.
[0056] 도 7d를 참조하면, 본 실시예의 다이내믹 랜덤 액세스 메모리는 상기 활성 영역들(8) 내에 상기 제3 방향(D3)을 따라 위에서부터 아래로 상기 제1 매립 게이트 구조체(25a), 상기 핀 구조체들(17), 상기 절연 구조체들(27), 및 상기 기판(10)을 포함한다. 또한, 상기 캐패시터(35)는 상기 캐패시터 컨택(32)을 통해 상기 소스 및 드레인 영역들(30) 중 하나에 전기적으로 연결된다. 상기 비트 라인(34)은 상기 비트 라인 컨택(33)을 통해 상기 소스 및 드레인 영역들(30) 중 다른 하나에 전기적으로 연결된다.
[0057] 도 8d를 참조하면, 다음으로, 본 실시예에서, 상기 핀 구조체들(17)은 상기 매립 워드 라인 구조체(26)에 의해 둘러싸이고 덮인다. 또한, 상기 매립 워드 라인 구조체(26)의 상기 절연 구조체들(27)은 상기 핀 구조체들(17)과 상기 기판(10) 사이에 위치한다.
[0058] 본 실시예의 다이내믹 랜덤 액세스 메모리에서, 상기 핀 구조체들과 상기 기판은 상기 절연 구조체들에 의해 분리되며 이로써 상기 핀 영역은 더 낮은 공핍층 전기용량을 초래할 수 있어 소자 성능을 효과적으로 향상시킨다.
[0059] 도 10a 내지 도 10g, 도 11a 내지 도 11g, 및 도 12a 내지 도 12f는 각각 도 3의 AA', BB', 및 CC' 선분들에서 본 발명의 제3 실시예에 따른 다이내믹 랜덤 액세스 메모리 제조 방법 공정의 단면 개략도들이다. 본 실시예와 상기 제1 실시예의 차이점은 2개의 워드 라인 터널들(16a 및 16b)이 형성된다는 것이다. 구체적으로, 제2 워드 라인 터널(16b)이 더 형성되고, 제3 매립 게이트 구조체(25c)가 상기 제2 워드 라인 터널(16b) 내에 형성된다. 상세한 설명은 다음과 같다.
[0060] 도 10a 내지 도 12a를 참조하면, 본 실시예에서, 상기 워드 라인 터널(16)은 제1 워드 라인 터널(16a)이라 지칭된다. 상기 제1 실시예의 도 4e 내지 도 6e에 대응하는 방법에 따라 상기 제1 워드 라인 터널(16a)을 형성하는 단계들 후에, 상기 볼록부(38)의 상기 제1 볼록부(10a) 및 상기 제1 워드 라인 터널(16a) 아래의 상기 볼록부(38)(제3 볼록부(10c))는 보호되고, 상기 제3 볼록부(10c) 아래의 상기 볼록부(38)의 일부(제4 볼록부(10d))가 제거되어 상기 기판(10) 내에 상기 제2 워드 라인 터널(16b)을 형성한다. 이 단계는 이하에서 상세히 설명된다.
[0061] 도 4e 내지 도 6e 및 도 10a 내지 도 12a를 참조하면, 본 발명의 상기 제1 실시예의 도 4e 내지 도 6e에 대응하는 방법에 따라 상기 제1 워드 라인 터널(16a) 및 상기 트렌치(13a)를 형성하는 단계들 후에, 상기 패터닝된 하드 마스크층(12a) 및 상기 마스크층(11)을 마스크로서 사용하여 상기 트렌치(13a) 아래의 상기 분리 구조체(9)의 일부가 제거되어(예를 들어 식각) 트렌치(13b)를 형성한다. 상기 트렌치(13b)는 상기 트렌치(13a)에 비해 깊고 이에 따라 상기 기판(10)의 상기 볼록부(38)의 상기 제3 볼록부(10c)가 노출된다(도 11a). 다음으로, 라이너(15b)가 상기 제3 볼록부(10c)의 측벽 상에 형성된다. 상기 라이너(15b)의 재료는 절연 물질을 포함한다. 상기 절연 물질은, 예를 들어, 실리콘 산화물이다.
[0062] 도 10b 내지 도 12b를 참조하면, 상기 패터닝된 하드 마스크층(12a) 및 상기 마스크층(11)을 마스크로서 사용하여 상기 트렌치(13b) 아래의 상기 분리 구조체(9)의 일부가 제거되어 트렌치(13c)를 형성한다. 상기 트렌치(13c)는 상기 트렌치(13b)보다 깊고 상기 기판(10)의 상기 볼록부(38)의 상기 제4 볼록부(10d)가 노출된다.
[0063] 도 10c 내지 도 12c를 참조하면, 상기 제1 볼록부(10a) 및 상기 제3 볼록부(10c)는 상기 라이너들(15 및 15b)에 의해 보호되고 상기 제4 볼록부(10d)는 제거되어, 이로써 상기 제3 볼록부(10c) 및 상기 기판(10) 사이에 상기 제2 워드 라인 터널(16b)을 형성한다. 일부 실시예들에서, 기둥 모양의 홀들이 상기 제1 방향(D1)을 따라 상기 제2 워드 라인 터널(16b)부터 연장되고 상기 트렌치(13c)에 연결된다. 도 10c를 참조하면, 일부 실시예들에서, AA' 선분에서 상기 제2 워드 라인 터널(16b)의 단면은 타원형, 원형, 직사각형, 정사각형, 또는 이들의 조합이다. 도 11c의 BB' 선분의 단면을 참조하면, 상기 제2 워드 라인 터널(16b)은 상기 제3 볼록부(10c) 및 상기 기판(10) 사이에 위치하여 상기 제3 볼록부(10c) 및 상기 기판(10)을 분리시킨다. 상기 제2 워드 라인 터널(16b)의 상면은 상기 제3 볼록부(10c)의 하면이고, 상기 제2 워드 라인 터널(16b)의 하면은 상기 기판(10)의 표면이다. 일부 실시예들에서, 상기 제2 워드 라인 터널(16b)의 하면 및 상기 분리 구조체(9)의 표면은 실질적으로 동일한 레벨이다. 그러나, 본 발명은 이에 제한되지 않는다. 일부 실시예들에서, 상기 제2 워드 라인 터널(16b)의 상면 및 하면은 평평한 면들이다. 일부 다른 실시예들에서, 상기 제2 워드 라인 터널(16b)의 상면 및 하면은 비평면이며, 예를들어, v-형, r-형, γ-형, ν-형, 또는 이들의 조합이다. 일부 예시적인 실시예들에서, 상기 제2 워드 라인 터널(16b)의 하면의 형상은 상기 제2 워드 라인 터널(16b)의 상면의 거울상이다.
[0064] 도 10d 내지 도 12d를 참조하면, 상기 제1 볼록부(10a)의 일부가 제거되어 상기 게이트 트렌치(18) 및 제1 핀 구조체들(17a)을 형성한다. 다시 말해서, 상기 제거 후 상기 제1 볼록부(10a)는 상기 제1 핀 구조체(17a)로 지칭된다. 상기 제3 볼록부(10c)는 제2 핀 구조체(17b)로 지칭되며 상기 제1 핀 구조체들(17a) 아래에 위치하고 상기 제1 방향(D1)을 따라 일렬로 배열된다. 일부 실시예들에서, 상기 제2 핀 구조체들(17b)은 나노와이어 핀 구조체들이다. 도 10d를 참조하면, 본 실시예의 다이내믹 랜덤 액세스 메모리는 상기 활성 영역들(8) 내에 위에서부터 아래로 상기 게이트 트렌치(18), 상기 제1 핀 구조체들(17a), 상기 제1 워드 라인 터널(16a), 상기 제2 핀 구조체들(17b), 상기 제2 워드 라인 터널(16b), 및 상기 기판(10)을 포함한다. 상기 게이트 트렌치(18), 상기 제1 워드 라인 터널(16a), 및 상기 제2 워드 라인 터널(16b)은 상기 트렌치(13c)에 연결된다.
[0065] 도 10e 내지 도 12e를 참조하면, 게이트 유전층(19)이 상기 워드 라인 영역(7) 내의 상기 활성 영역들(8) 내에 형성된다. 상기 게이트 유전층(19)은 상기 게이트 트렌치(18)의 측벽 및 하면, 상기 제1 워드 라인 터널(16a)의 표면, 상기 제2 워드 라인 터널(16b)의 표면, 및 상기 마스크층(11)을 덮는다. 도 11e를 참조하면, 상기 제1 핀 구조체들(17a) 및 상기 제2 핀 구조체들(17b)의 상면과 하면 양자 모두는 상기 게이트 유전층(19)에 의해 덮인다. 상기 제1 핀 구조체들(17a)의 상면 및 하면 상의 상기 게이트 유전층(19)과 상기 라이너(15a)는 제1 보호 구조체(20a)를 형성한다. 상기 제2 핀 구조체들(17b)의 상면 및 하면 상의 상기 게이트 유전층(19)과 상기 라이너(15b)는 제2 보호 구조체(20b)를 형성한다. 상기 제1 핀 구조체들(17a)은 상기 제1 보호 구조체(20a)에 의해 둘러싸이고 덮인다. 상기 제2 핀 구조체들(17b)은 상기 제2 보호 구조체(20b)에 의해 둘러싸이고 덮인다.
[0066] 도 10e 내지 도 12e 및 도 10f 내지 도 12f를 참조하면, 상기 전도층(23a) 및 상기 유전층(24)이 상기 기판(10) 상에 형성된다. 상기 전도층(23a)은 상기 트렌치(13c), 상기 게이트 트렌치(18), 상기 제1 워드 라인 터널(16a), 및 상기 제2 워드 라인 터널(16b) 내에 채워지며, 상기 분리 구조체(9)를 덮고 상기 제1 핀 구조체들(17a) 및 상기 제2 핀 구조체들(17b)을 둘러싸고 덮는다. 상기 게이트 트렌치(18) 내에서, 상기 전도층(23a)은 상기 게이트 유전층(19)의 표면을 덮는다. 상기 제1 워드 라인 터널(16a) 및 상기 제2 워드 라인 터널(16b) 내에서, 상기 전도층(23a)은 상기 게이트 유전층(19)에 의해 둘러싸이고 덮인다(도 10e).
[0067] 본 실시예에서, 상기 전도층(23a)은 상기 매립 워드 라인 구조체(26)를 형성한다. 도 17 및 도 11f를 참조하면, 상기 매립 워드 라인 구조체(26)는 상기 제1 방향(D1)을 따라 연장되고 상기 트렌치(13c), 상기 게이트 트렌치(18), 상기 제1 워드 라인 터널(16a), 및 상기 제2 워드 라인 터널(16b) 내에 위치하고 상기 제1 핀 구조체들(17a) 및 상기 제2 핀 구조체들(17b)을 둘러싸고 덮는다.
[0068] 도 10f를 참조하면, 상기 게이트 트렌치(18) 내의 상기 전도층(23a) 및 상기 게이트 유전층(19)은 상기 제1 매립 게이트 구조체(25a)를 형성한다. 상기 제1 워드 라인 터널(16a) 내의 상기 전도층(23a) 및 상기 게이트 유전층(19)은 상기 제2 매립 게이트 구조체(25b)를 형성한다. 상기 제2 워드 라인 터널(16b) 내의 상기 전도층(23a) 및 상기 게이트 유전층(19)은 상기 제3 매립 게이트 구조체(25c)를 형성한다. 상기 제1 매립 게이트 구조체(25a)는 곡선형, 반-원형, 또는 반-타원형이다. 상기 제2 매립 게이트 구조체(25b) 및 상기 제3 매립 게이트 구조체(25c)는 원형, 타원형, 직사각형, 정사각형, 또는 이들의 조합이고, 상기 기판(10)에 의해 둘러싸이고 덮인다. 상기 제1 핀 구조체들(17a)은 상기 제1 매립 게이트 구조체(25a) 및 상기 제2 매립 게이트 구조체(25b) 사이에 위치한다. 상기 제2 핀 구조체들(17b)은 상기 제2 매립 게이트 구조체(25b) 및 상기 제3 매립 게이트 구조체(25c) 사이에 위치한다. 다시 말해서, 본 실시예의 다이내믹 랜덤 액세스 메모리는 상기 워드 라인 영역(7) 내의 상기 활성 영역들(8) 내에 상기 제3 방향(D3)으로 위에서부터 아래로 상기 유전층(24), 상기 제1 매립 게이트 구조체(25a), 상기 제1 핀 구조체들(17a), 상기 제2 매립 게이트 구조체(25b), 상기 제2 핀 구조체들(17b), 상기 제3 매립 게이트 구조체(25c), 및 상기 기판(10)을 포함한다.
[0069] 다음으로, 상기 소스 및 드레인 영역들(30), 상기 유전층(36), 상기 비트 라인 컨택(33), 상기 캐패시터 컨택(32), 상기 비트 라인(34), 및 상기 캐패시터(35)가 전술한 방법에 따라 형성될 수 있다.
[0070] 도 3 및 도 10g 내지 도 11g를 참조하면, 본 실시예와 전술한 두 실시예들 사이의 차이점은 본 실시예의 다이내믹 랜덤 액세스 메모리는 3개의 매립 게이트 구조체들(25a, 25b, 및 25c) 및 2개의 핀 구조체들(17a, 17b)을 가진다는 것이며, 이로써 소자 성능이 더욱 향상될 수 있다.
[0071] 전술한 바에 기초하여, 본 발명의 일부 실시예들에서, 다이내믹 랜덤 액세스 메모리는 핀 구조체들을 가지고, 상기 핀 구조체들은 상기 매립 워드 라인 구조체에 의해 상기 기판으로부터 분리된다. 상기 핀 구조체들이 상기 매립 워드 라인 구조체에 의해 둘러싸이므로, 상기 핀 구조체들은 향상된 문턱전압이하 기울기(subthreshold slope)를 가지고, 따라서 스위칭 성능이 향상될 수 있으며 그것의 문턱 값이 감소될 수 있고, 이로써 리프레쉬 성능이 향상될 수 있다.
[0072] 더욱이, 본 발명의 일부 실시예들에서, 상기 게이트 트렌치는 매립 게이트 구조체를 가지고, 하나 또는 복수의 매립 게이트 구조체들은 하나 또는 복수의 기판들에 의해 둘러싸이고 덮이며, 따라서 다이내믹 랜덤 액세스 메모리의 성능이 향상될 수 있고 채널 저항이 감소될 수 있으며, 이로써 다이내믹 랜덤 액세스 메모리의 성능이 라이트 리커버리 시간의 측면에서 향상된다. 본 발명의 일부 다른 실시예들에서, 상기 핀 구조체들 및 상기 기판은 절연 구조체들에 의해 분리되며 이로써 상기 핀 구조체들은 더 낮은 공핍층 전기용량을 초래할 수 있어 소자 성능을 효과적으로 향상시킬 수 있다.
[0073] 본 발명이 이상의 실시예들을 참조하여 설명되었으나, 본 발명의 기술적 사상을 벗어나지 않고 설명된 실시예들에 대한 변형이 이루어질 수 있다는 것이 당 업계의 통상의 기술자에게 자명할 것이다. 따라서, 본 발명의 범위는 상술한 발명을 실시하기 위한 구체적 설명이 아니라 첨부된 청구범위에 의해 정의된다.

Claims (17)

  1. 게이트 트렌치를 포함하는 기판;
    상기 기판 내에 위치하며, 제1 방향을 따라 일렬로 배열된 복수의 활성 영역들을 정의하는 분리 구조체로서, 상기 기판의 상기 활성 영역들의 길이 방향과 상기 제1 방향은 평행하지 않고, 상기 기판의 상기 활성 영역들은 상기 분리 구조체에 의해 둘러싸인, 분리 구조체;
    상기 분리 구조체 내에 위치된 트렌치;
    상기 기판의 상기 활성 영역들 내에 위치된 상기 게이트 트렌치;
    상기 기판 내에 위치하고 상기 게이트 트렌치 및 상기 트렌치를 부분적으로 채우며, 상기 제1 방향을 따라 그리고 상기 기판의 상기 복수의 활성 영역들 및 상기 분리 구조체를 가로질러 연장되는 매립 워드 라인 구조체;
    상기 기판의 상기 활성 영역들과 상기 매립 워드 라인 구조체의 교차 영역 내에 위치하고, 상기 제1 방향을 따라 일렬로 배열되며 상기 매립 워드 라인 구조체에 의해 둘러싸이고 덮이는 복수의 제1 핀(fin) 구조체들; 및
    상기 기판 상에 배치되며, 상기 게이트 트렌치를 채우고 상기 매립 워드 라인 구조체와 상기 분리 구조체를 덮는 유전층을 포함하고,
    상기 분리 구조체는 상기 기판과 상기 제1 핀 구조체들 각각의 하부 사이로 연장되지 않는 것을 특징으로 하는 다이내믹 랜덤 액세스 메모리.
  2. 청구항 1에 있어서,
    상기 매립 워드 라인 구조체는 전도층을 포함하고, 상기 복수의 제1 핀 구조체들은 상기 전도층에 의해 둘러싸이고 덮이는 것을 특징으로 하는 다이내믹 랜덤 액세스 메모리.
  3. 청구항 2에 있어서,
    상기 매립 워드 라인 구조체는 상기 복수의 제1 핀 구조체들 및 상기 기판 사이에 위치하는 복수의 절연 구조체들을 더 포함하는 것을 특징으로 하는 다이내믹 랜덤 액세스 메모리.
  4. 청구항 3에 있어서,
    상기 매립 워드 라인 구조체의 상기 전도층은 상기 복수의 제1 핀 구조체들의 표면과 측벽 및 상기 복수의 절연 구조체들의 측벽을 덮는 것을 특징으로 하는 다이내믹 랜덤 액세스 메모리.
  5. 청구항 1에 있어서,
    상기 복수의 제1 핀 구조체들 아래에 위치하는 복수의 제2 핀 구조체들을 더 포함하고, 상기 복수의 제1 핀 구조체들 및 상기 복수의 제2 핀 구조체들은 양자 모두 상기 매립 워드 라인 구조체 내에 위치하며 상기 매립 워드 라인 구조체에 의해 덮이는 것을 특징으로 하는 다이내믹 랜덤 액세스 메모리.
  6. 제1 워드 라인 터널 및 게이트 트렌치를 갖는 기판;
    상기 제1 워드 라인 터널 위의 상기 기판의 상기 게이트 트렌치 내에 위치하는 제1 매립 게이트 구조체;
    적어도 상기 제1 워드 라인 터널의 표면을 덮는 유전물질층; 및
    상기 기판 내에 위치되고 상기 기판의 복수의 활성 영역들을 둘러싸는 분리 구조체를 포함하고,
    상기 제1 매립 게이트 구조체의 측벽 및 하면은 상기 기판에 의해 덮이며,
    상기 제1 매립 게이트 구조체의 상면은 상기 게이트 트렌치를 채우는 유전층에 의해 덮이고,
    상기 유전층은 부분적으로 상기 기판 내에 형성되고,
    상기 제1 워드 라인 터널은 상기 기판의 상기 활성 영역들 상에 위치되고,
    상기 제1 매립 게이트 구조체는 상기 기판의 상기 복수의 활성 영역들 및 상기 분리 구조체를 가로지르며,
    상기 분리 구조체는 상기 기판과 상기 제1 매립 게이트 구조체 아래의 상기 유전물질층 사이로 연장되지 않는 것을 특징으로 하는 다이내믹 랜덤 액세스 메모리.
  7. 청구항 6에 있어서,
    상기 제1 워드 라인 터널 내에 위치하는 전도층을 더 포함하며, 상기 유전물질층은 게이트 유전층이고 상기 전도층과 함께 제2 매립 게이트 구조체를 구성하는 것을 특징으로 하는 다이내믹 랜덤 액세스 메모리.
  8. 청구항 6에 있어서,
    상기 유전물질층은 절연 구조체로서 상기 제1 워드 라인 터널 내에 완전히 채워지는 것을 특징으로 하는 다이내믹 랜덤 액세스 메모리.
  9. 청구항 7에 있어서,
    상기 기판은 상기 제1 워드 라인 터널 아래에 위치하는 제2 워드 라인 터널을 더 가지고, 상기 제2 워드 라인 터널 및 상기 제1 워드 라인 터널은 서로 연결되지 않는 것을 특징으로 하는 다이내믹 랜덤 액세스 메모리.
  10. 청구항 9에 있어서,
    상기 제2 워드 라인 터널 내에 위치하며 상기 기판에 의해 둘러싸이고 덮이는 제3 매립 게이트 구조체를 더 포함하고, 상기 기판 내에서, 상기 제1 매립 게이트 구조체, 상기 제2 매립 게이트 구조체, 및 상기 제3 매립 게이트 구조체는 위에서부터 아래로 배열되는 것을 특징으로 하는 다이내믹 랜덤 액세스 메모리.
  11. 기판을 제공하는 단계;
    상기 기판이 복수의 볼록부들 및 복수의 오목부들을 포함하도록 상기 기판의 일부를 제거하는 단계;
    상기 기판의 상기 오목부들 내에 분리 구조체를 형성하여 상기 볼록부들 내에 복수의 활성 영역들을 정의하는 단계로서, 상기 활성 영역들은 제1 방향을 따라 일렬로 배열되고, 상기 활성 영역들의 길이 방향과 상기 제1 방향은 평행하지 않은, 단계;
    상기 분리 구조체 내에 트렌치를 형성하는 단계;
    상기 볼록부의 제1 볼록부를 보호하고 상기 제1 볼록부 아래의 제2 볼록부를 제거하여 상기 기판 내에 제1 워드 라인 터널을 형성하는 단계;
    상기 제1 볼록부의 일부를 제거하여 상기 기판 내에 게이트 트렌치 및 제1 핀 구조체를 형성하는 단계;
    상기 분리 구조체 내 상기 트렌치 및 상기 게이트 트렌치 내에 제1 매립 게이트 구조체를 형성하는 단계; 및
    상기 기판 상에, 상기 게이트 트렌치를 채우고 상기 제1 매립 게이트 구조체를 덮는 유전층을 형성하는 단계를 포함하고,
    상기 제1 매립 게이트 구조체를 형성하는 단계는 게이트 유전층 및 전도층을 형성하는 단계를 포함하는 것을 특징으로 하는 다이내믹 랜덤 액세스 메모리 제조 방법.
  12. 청구항 11에 있어서,
    상기 제1 매립 게이트 구조체가 형성될 때 상기 제1 워드 라인 터널 내에 제2 매립 게이트 구조체를 형성하는 단계를 더 포함하는 것을 특징으로 하는 다이내믹 랜덤 액세스 메모리 제조 방법.
  13. 청구항 11에 있어서,
    상기 제1 매립 게이트 구조체가 형성되기 전에, 상기 제1 워드 라인 터널 내에 절연 구조체를 형성하는 단계를 더 포함하는 것을 특징으로 하는 다이내믹 랜덤 액세스 메모리 제조 방법.
  14. 청구항 12에 있어서,
    상기 제1 워드 라인 터널이 형성된 후, 상기 제1 볼록부의 상기 일부가 제거되기 전에, 상기 볼록부의 제3 볼록부를 보호하고 상기 제3 볼록부 아래의 상기 볼록부의 제4 볼록부를 제거하여 상기 기판 내에 제2 워드 라인 터널 및 제2 핀 구조체 및 분리 구조체의 일부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 다이내믹 랜덤 액세스 메모리 제조 방법.
  15. 청구항 14에 있어서,
    상기 제1 매립 게이트 구조체 및 상기 제2 매립 게이트 구조체가 형성될 때, 상기 제2 워드 라인 터널 내에 제3 매립 게이트 구조체를 형성하는 단계를 더 포함하고, 상기 제3 매립 게이트 구조체를 형성하는 단계는 게이트 유전층 및 전도층을 형성하는 단계를 포함하는 것을 특징으로 하는 다이내믹 랜덤 액세스 메모리 제조 방법.
  16. 청구항 14에 있어서,
    상기 제3 볼록부를 보호하는 단계는 상기 제3 볼록부의 측벽 상에 라이너를 형성하는 단계를 포함하는 것을 특징으로 하는 다이내믹 랜덤 액세스 메모리 제조 방법.
  17. 청구항 11에 있어서,
    상기 제1 볼록부를 보호하는 단계는 상기 제1 볼록부의 측벽 상에 라이너를 형성하는 단계를 포함하는 것을 특징으로 하는 다이내믹 랜덤 액세스 메모리 제조 방법.
KR1020170113746A 2017-08-02 2017-09-06 다이내믹 랜덤 액세스 메모리 및 그 제조 방법 KR102146830B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/666,571 US10636796B2 (en) 2017-08-02 2017-08-02 Dynamic random access memory and method of fabricating the same
US15/666,571 2017-08-02

Publications (2)

Publication Number Publication Date
KR20190014440A KR20190014440A (ko) 2019-02-12
KR102146830B1 true KR102146830B1 (ko) 2020-08-24

Family

ID=62951848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170113746A KR102146830B1 (ko) 2017-08-02 2017-09-06 다이내믹 랜덤 액세스 메모리 및 그 제조 방법

Country Status (6)

Country Link
US (2) US10636796B2 (ko)
EP (1) EP3439034A1 (ko)
JP (1) JP6684294B2 (ko)
KR (1) KR102146830B1 (ko)
CN (1) CN109390339B (ko)
TW (1) TWI665764B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10431695B2 (en) 2017-12-20 2019-10-01 Micron Technology, Inc. Transistors comprising at lease one of GaP, GaN, and GaAs
US10825816B2 (en) * 2017-12-28 2020-11-03 Micron Technology, Inc. Recessed access devices and DRAM constructions
KR102534246B1 (ko) 2018-08-30 2023-05-18 삼성전자주식회사 반도체 장치
TWI702711B (zh) * 2019-07-04 2020-08-21 華邦電子股份有限公司 動態隨機存取記憶體及其製造方法
KR20210011214A (ko) 2019-07-22 2021-02-01 삼성전자주식회사 도핑 영역을 갖는 저항 소자 및 이를 포함하는 반도체 소자
CN112310078B (zh) * 2019-07-31 2023-08-04 华邦电子股份有限公司 动态随机存取存储器及其制造方法
US10998321B1 (en) * 2019-10-28 2021-05-04 Nanya Technology Corporation Semiconductor device having a stacked nanowire structure disposed over a buried word line and method of manufacturing the same
KR20210052660A (ko) 2019-10-29 2021-05-11 삼성전자주식회사 3차원 반도체 메모리 소자
US11056576B1 (en) * 2020-01-31 2021-07-06 Nanya Technology Corporation Method of manufacturing semiconductor device
CN113270405A (zh) * 2020-02-14 2021-08-17 长鑫存储技术有限公司 半导体器件及其制作方法
US11101273B1 (en) * 2020-02-25 2021-08-24 Nanya Technology Corporation Semiconductor structure having word line disposed over portion of an oxide-free dielectric material in the non-active region
US11121135B1 (en) * 2020-05-15 2021-09-14 Winbond Electronics Corp. Structure of memory device
CN116133371A (zh) * 2021-08-17 2023-05-16 长鑫存储技术有限公司 半导体结构及其形成方法
CN114023743B (zh) * 2022-01-05 2022-04-22 芯盟科技有限公司 半导体结构及半导体结构的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050169096A1 (en) * 2003-07-01 2005-08-04 Lee Hyo-San PAA- based etchant, methods of using same, and resultant structures
KR100756808B1 (ko) * 2006-04-14 2007-09-07 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US20160240619A1 (en) * 2015-02-12 2016-08-18 Samsung Electronics Co., Ltd. Semiconductor device having buried gate structure and method of fabricating the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3962009B2 (ja) 2003-12-05 2007-08-22 株式会社東芝 半導体装置の製造方法
KR100594327B1 (ko) 2005-03-24 2006-06-30 삼성전자주식회사 라운드 형태의 단면을 가지는 나노와이어를 구비한 반도체소자 및 그 제조 방법
KR20060118891A (ko) 2005-05-17 2006-11-24 삼성전자주식회사 핀구조의 셀 트랜지스터를 갖는 디램 소자 및 그 제조방법
KR101471858B1 (ko) 2008-09-05 2014-12-12 삼성전자주식회사 바 타입의 액티브 패턴을 구비하는 반도체 장치 및 그 제조방법
US8143121B2 (en) * 2009-10-01 2012-03-27 Nanya Technology Corp. DRAM cell with double-gate fin-FET, DRAM cell array and fabrication method thereof
US7948027B1 (en) 2009-12-10 2011-05-24 Nanya Technology Corp. Embedded bit line structure, field effect transistor structure with the same and method of fabricating the same
JP5731858B2 (ja) * 2011-03-09 2015-06-10 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及び半導体装置の製造方法
KR101868401B1 (ko) 2011-05-25 2018-06-20 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2013149686A (ja) 2012-01-17 2013-08-01 Elpida Memory Inc 半導体装置
US8735869B2 (en) 2012-09-27 2014-05-27 Intel Corporation Strained gate-all-around semiconductor devices formed on globally or locally isolated substrates
US9425200B2 (en) * 2013-11-07 2016-08-23 SK Hynix Inc. Semiconductor device including air gaps and method for fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050169096A1 (en) * 2003-07-01 2005-08-04 Lee Hyo-San PAA- based etchant, methods of using same, and resultant structures
KR100756808B1 (ko) * 2006-04-14 2007-09-07 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US20160240619A1 (en) * 2015-02-12 2016-08-18 Samsung Electronics Co., Ltd. Semiconductor device having buried gate structure and method of fabricating the same

Also Published As

Publication number Publication date
TW201911483A (zh) 2019-03-16
US10636796B2 (en) 2020-04-28
TWI665764B (zh) 2019-07-11
EP3439034A1 (en) 2019-02-06
JP6684294B2 (ja) 2020-04-22
US20200212044A1 (en) 2020-07-02
CN109390339A (zh) 2019-02-26
US20190043864A1 (en) 2019-02-07
JP2019029639A (ja) 2019-02-21
US10714482B1 (en) 2020-07-14
KR20190014440A (ko) 2019-02-12
CN109390339B (zh) 2021-05-18

Similar Documents

Publication Publication Date Title
KR102146830B1 (ko) 다이내믹 랜덤 액세스 메모리 및 그 제조 방법
CN109192728B (zh) 动态随机存取存储器及其制造方法
US10573651B2 (en) Semiconductor devices
KR102321868B1 (ko) 반도체 메모리 장치
US10573652B2 (en) Semiconductor device and method for fabricating the same
KR102222542B1 (ko) 반도체 장치 및 그 제조 방법
US9613967B1 (en) Memory device and method of fabricating the same
KR102476141B1 (ko) 스페이서를 포함하는 반도체 소자 및 그 제조 방법
US10784265B2 (en) Semiconductor device
CN105390542B (zh) 具有旁路栅极的半导体器件及其制备方法
KR100532435B1 (ko) 스토리지 노드 및 저항체를 포함하는 반도체 메모리 소자및 그 제조방법
US10439048B2 (en) Photomask layout, methods of forming fine patterns and method of manufacturing semiconductor devices
CN107104043B (zh) 图案形成方法以及使用其的半导体器件制造方法
US10424586B2 (en) Memory device including a trench isolation structure between buried word lines and manufacturing method thereof
US11800702B2 (en) Method of forming a memory device
US11056175B1 (en) Semiconductor device and manufacturing method thereof
KR20200142908A (ko) 반도체 장치 및 그 제조 방법
US9397044B2 (en) Semiconductor device and method for forming the same
TWI471947B (zh) 電晶體元件及其製造方法
KR20210063577A (ko) 반도체 장치 및 이의 제조 방법
JP2007180570A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)