CN109390339B - 动态随机存取存储器及其制造方法 - Google Patents

动态随机存取存储器及其制造方法 Download PDF

Info

Publication number
CN109390339B
CN109390339B CN201710879694.4A CN201710879694A CN109390339B CN 109390339 B CN109390339 B CN 109390339B CN 201710879694 A CN201710879694 A CN 201710879694A CN 109390339 B CN109390339 B CN 109390339B
Authority
CN
China
Prior art keywords
word line
substrate
fin
layer
buried
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710879694.4A
Other languages
English (en)
Other versions
CN109390339A (zh
Inventor
竹迫寿晃
真锅和孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN109390339A publication Critical patent/CN109390339A/zh
Application granted granted Critical
Publication of CN109390339B publication Critical patent/CN109390339B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7856—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with an non-uniform gate, e.g. varying doping structure, shape or composition on different sides of the fin, or different gate insulator thickness or composition on opposing fin sides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种动态随机存取存储器及其制造方法，所述动态随机存取存储器包括衬底、隔离结构、埋入式字线结构以及多个第一鳍型结构。隔离结构位于所述衬底中，定义出沿第一方向排列成一列的多个主动区域。所述埋入式字线结构位于衬底内，沿第一方向延伸，跨过多个主动区域和隔离结构。所述多个第一鳍型结构，位于多个主动区域与埋入式字线结构相交的区域中，沿第一方向排列成一列，并被所述埋入式字线结构环绕包覆。

Description

动态随机存取存储器及其制造方法
技术领域
本发明涉及一种动态随机存取存储器及其制造方法。
背景技术
动态随机存取存储器的效能直接影响其产量及其相关规格，例如写入恢复时间(write recovery time,tWR)以及刷新效能(refresh performance)。然而随着动态随机存取存储器设计的尺寸不断缩小，半导体装置不断的往高集成度发展，动态随机存取存储器的效能也随之降低。因此如何维持或提升动态随机存取存储器的效能成为本领域亟待解决的问题。
发明内容
本发明提供一种动态随机存取存储器，其具有鳍型结构和埋入式栅极结构，可提高动态随机存取存储器的效能。
本发明提供一种动态随机存取存储器，其包括衬底、隔离结构、埋入式字线结构和多个第一鳍型结构。隔离结构位于所述衬底中，在所述衬底中定义出沿第一方向排列成一列的多个主动区域。所述埋入式字线结构位于衬底内，沿第一方向延伸，跨过所述多个主动区域和所述隔离结构。所述多个第一鳍型结构，位于主动区域与所述埋入式字线结构相交的区域中，沿第一方向排列成一列，并被所述埋入式字线结构环绕包覆。
本发明提供一种动态随机存取存储器，其包括衬底、第一埋入式栅极结构以及介电材料层。所述衬底中具有第一字线隧道。所述第一埋入式栅极结构位于第一字线隧道上方的衬底中，其侧壁和底面被衬底包覆，其顶面被介电层包覆。所述介电材料层至少覆盖第一字线隧道的表面。
本发明提供一种动态随机存取存储器的制造方法，其包括：提供衬底，移除部分所述衬底，以使衬底包括凸部与凹部。保护凸部的第一凸出部，移除第一凸出部下方的第二凸出部，以在衬底中形成第一字线隧道。移除部分第一凸出部，以形成栅极沟渠与第一鳍型结构。形成第一埋入式栅极结构于栅极沟渠中，其中形成第一埋入式栅极结构包括形成栅介电层与导体层。
基于以上所述，本发明的动态随机存取存储器具有鳍型结构和埋入式栅极结构或绝缘结构。由于鳍型结构被埋入式字线结构环绕，因此可提升切换效能，降低其阈值电压，有利于提高刷新效能。在一些实施例中，埋入式栅极结构被衬底环绕，可降低通道电阻，提高本发明的动态随机存取存储器在写入恢复时间方面的效能。在另一些实施例中，鳍型结构与衬底之间被绝缘结构隔开，使得鳍型结构可以产生较低的耗尽层电容(lowerdepletion layer capacitance)，从而有效提高元件的效能。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1至图3为根据本发明的动态随机存取存储器的制造方法流程的俯视图。
图4A至图4J为根据本发明的第一实施例的动态随机存取存储器的制造方法流程图，其为图1至图3中A-A’线段的剖面示意图。
图5A至图5J为根据本发明的第一实施例的动态随机存取存储器的制造方法流程图，其为图1至图3中B-B’线段的剖面示意图。
图6A至图6I为根据本发明的第一实施例的动态随机存取存储器的制造方法流程图，其为图1至图3中C-C’线段的剖面示意图。
图7A至图7D为根据本发明的第二实施例的动态随机存取存储器的制造方法流程图，其为图3中A-A’线段的剖面示意图。
图8A至图8D为根据本发明的第二实施例的动态随机存取存储器的制造方法流程图，其为图3中B-B’线段的剖面示意图。
图9A至图9C为根据本发明的第二实施例的动态随机存取存储器的制造方法流程图，其为图3中C-C’线段的剖面示意图。
图10A至图10G为根据本发明的第三实施例的动态随机存取存储器的制造方法流程图，其为图3中A-A’线段的剖面示意图。
图11A至图11G为根据本发明的第三实施例的动态随机存取存储器的制造方法流程图，其为图3中B-B’线段的剖面示意图。
图12A至图12F为根据本发明的第三实施例的动态随机存取存储器的制造方法流程图，其为图3中C-C’线段的剖面示意图。
图13至图15为根据本发明的第一实施例的动态随机存取存储器的立体图。
图16为根据本发明的第二实施例的动态随机存取存储器的立体图。
图17为根据本发明的第三实施例的动态随机存取存储器的立体图。
附图标号说明
5、14：开口
6：图案化的掩模层
7：字线区域
8：主动区域
9：隔离结构
10：衬底
10a、10b、10c、10d：凸出部
11：掩模层
12：硬掩模层
12a：图案化的硬掩模层
13、13a、13b、13c：沟渠
15、15a、15b：衬层
16：字线隧道
16a：第一字线隧道
16b：第二字线隧道
17：鳍型结构
17a：第一鳍型结构
17b：第二鳍型结构
18：栅极沟渠
19：栅介电层/介电材料层
20：遮蔽结构
20a：第一遮蔽结构
20b：第二遮蔽结构
21、21a：第一导体层
22、22a：第二导体层
23、23a：导体层
24：介电层
25a：第一埋入式栅极结构
25b：第二埋入式栅极结构
25c：第三埋入式栅极结构
26：埋入式字线结构
27：绝缘结构/介电材料层
30：源极与漏极区
32：电容器接触窗
33：位线接触窗
34：位线
35：电容器
36、37：介电层
38：凸部
39：凹部
R1、R2：主动区列
D1：第一方向
D2：第二方向
D3：第三方向
具体实施方式
在以下不同的实施例中，相同的元件符号代表相同的元件，为简要起见，不重复提及其材料、形成方法等。附图中同一字母不同数字的附图(如图4A至图6A)代表同一步骤中沿不同线段的剖面示意图，定义图1至图3俯视图平面的列方向为第一方向D1，行方向为第二方向D2，与俯视图平面垂直的方向为第三方向D3,但本发明并不以此为限。
图1至图3为根据本发明的动态随机存取存储器的制造方法流程的俯视图。图4A至图4J、图5A至图5J以及图6A至图6I分别为根据本发明的第一实施例的动态随机存取存储器的制造方法流程在A-A’、B-B’以及C-C’线段的剖面示意图。
请参照图1及图4A至图6A，提供衬底10。衬底10例如是半导体衬底、半导体化合物或是半导体合金。举例而言，半导体衬底可包括硅衬底。硅衬底可为未经掺杂的硅衬底或掺杂的硅衬底。掺杂的硅衬底可以是经N型掺杂的硅衬底或经P型掺杂的硅衬底。
请参照图1及图4A至图6A，在衬底10上形成掩模层11。为附图清楚起见，图1仅示出隔离结构9以及主动区域8。掩模层11的材料包括绝缘材料，绝缘材料例如是氮化硅。掩模层11的形成方法例如是化学气相沉积法、物理气相沉积法或者旋转涂布法。接着在衬底10中形成隔离结构9，以定义出主动区域8。隔离结构9的材料包括绝缘材料，绝缘材料例如是氧化硅。隔离结构9形成的方法例如是浅沟渠隔离结构(STI)法。在形成隔离结构9时，会以掩模层11为掩模利用光刻与蚀刻的方式先在衬底10中形成多个凹部39。与凹部39相邻的衬底10为凸部38。换言之，衬底10具有凹部39和凸部38。在第一方向D1上，凹部39和凸部38相互交替。凹部39中填有隔离结构9；凸部38位于主动区域8中。主动区域8被掩模层11覆盖。在一些实施例中，隔离结构9的表面凸出于衬底10的表面，并与掩模层11的表面齐平。
请参照图1，在一些实施例中，衬底10的主动区域8呈条状且排列成一个阵列。相邻两列的主动区域8彼此呈镜像配置。举例来说，图1中R1和R2为衬底10的两个主动区列R1与R2。在主动区列R1中，主动区域8的长边方向与第二方向D2呈现非正交而具有夹角θ。主动区列R2中的主动区域8的长边方向与第二方向D2呈现非正交而具有夹角(180°-θ)。但本发明并不仅限于此，相邻两个主动区列R1和R2也可以是非镜像配置。
请参照图4A至图6A，接着在衬底10上形成硬掩模层12。硬掩模层12覆盖掩模层11以及隔离结构9。硬掩模层12的材料与掩模层11的材料不同。硬掩模层12的材料包括绝缘材料，绝缘材料例如是氧化硅、氮化硅或其组合。硬掩模层12形成的方法例如是化学气相沉积法、物理气相沉积法或者旋转涂布法。接着在衬底10上形成图案化的掩模层6。图案化的掩模层6例如是图案化的光刻胶层。图案化的掩模层6具有开口5。开口5所裸露出衬底10上沿第一方向D1延伸的字线区域7(图2)。
请参照图2、图4A至图6A及图4B至图6B，以图案化的掩模层6为掩模，移除开口5所裸露的字线区域7中的硬掩模层12，以形成图案化的硬掩模层12a。移除的方式例如是蚀刻，例如是各向异性蚀刻。图案化的硬掩模层12a具有开口14。开口14裸露出字线区域7中的掩模层11以及隔离结构9。接着以图案化的掩模层6、图案化的硬掩模层12a为掩模，移除字线区域7中的掩模层11和部分隔离结构9，以在隔离结构9中形成沟渠13，并使所述凸部38的第一凸出部10a裸露出来。移除的方式可以是蚀刻，例如是各向异性蚀刻。
请参照图2及图4C至图6C至图4E至图6E，移除图案化的掩模层6。图案化的掩模层6可以使用灰化、湿式移除或其组合来移除。图案化的掩模层6移除之后，裸露出图案化的硬掩模层12a。图案化的硬掩模层12a的开口14裸露出字线区域7中交替排列的隔离结构9与主动区域8。
请参照图2、图4C至图6C至图4E至图6E，保护所述凸部38的第一凸出部10a，移除第一凸出部10a下方的部分凸部38(第二凸出部10b)，以在衬底10中形成字线隧道16，此步骤将详细说明如下。
请参照图2及图4C至图6C，在第一凸出部10a的侧壁形成衬层15。衬层15的材料包括绝缘材料。绝缘材料例如是氧化硅，形成的方法例如是热氧化法。在一些掩模层11为氮化硅的实施例中，在此过程中，掩模层11也可能会被氧化并在其侧壁形成一层薄氧化层(未示出)。
请参照图13及图4D至图6D，以图案化的硬掩模层12a以及掩模层11为掩模，通过例如是蚀刻工艺，移除沟渠13下方的部分隔离结构9，以在隔离结构9中形成比沟渠13更深的沟渠13a，并且使衬底10中凸部38的第二凸出部10b裸露出来。第二凸出部10b位于第一凸出部10a的下方，且第二凸出部10b的侧壁未被衬层覆盖，裸露出来(图5D)。之后进行清洗工艺，以清洗移除可能形成在掩模层11侧壁的薄氧化层。然而，在此清洗工艺中，可能有极少部分的衬层15被移除，但，仍有足够厚度的衬层15被保留下来。清洗的方式例如是用湿式蚀刻液浸泡的方式。
请参照图2及图4E至图6E，以掩模层11以及衬层15为保护层，移除第二凸出部10b，以在第一凸出部10a和衬底10之间形成字线隧道16。移除的方法例如是蚀刻，蚀刻包括干式蚀刻、湿式蚀刻或其组合。
在一些实施例中，字线隧道16呈沿第一方向D1延伸且与沟渠13a连通的柱状孔(图5E)。请参照图4E，在一些实施例中，字线隧道16在A-A’线段的剖面呈椭圆形、圆形、矩形、方形或其组合。请参照图5E(其为图2的B-B’线段的剖面图)，字线隧道16位于第一凸出部10a与衬底10之间，将第一凸出部10a与衬底10隔开。字线隧道16的顶面即为第一凸出部10a的底面；而字线隧道16的底面即为字线区域7中衬底10的表面。在一些实施例中，字线隧道16的底面与隔离结构9的表面在大致相同的高度(level)。但本发明不以此为限。在一些实施例中，字线隧道16的顶面与底面为平坦的表面。在另一些实施例中，字线隧道16的顶面与底面为非平坦的表面，例如是呈v型，r型、γ型、ν型或其组合。在一些示范实施例中，字线隧道16的底面的形状为顶面的镜像。
请参照图2、图14及图4F至图6F，以图案化的硬掩模层12a为掩模，以例如是蚀刻的方式，移除字线区域7中第一凸出部10a上的掩模层11、部分的第一凸出部10a以及部分的衬层15，以在主动区域8内形成栅极沟渠18。在此，所留下的第一凸出部10a称为鳍型结构17。鳍型结构17具有衬层15a且沿第一方向D1排列成一列。在一些实施例中，鳍型结构17为纳米线鳍型结构(nanowire fin structure)。请参照图14，在字线区域7的范围内的主动区域8中，自上而下(在第三方向D3上)为栅极沟渠18、鳍型结构17及其衬层15a、字线隧道16以及衬底10。栅极沟渠18连通字线隧道16与沟渠13a。
请参照图4G至图6G，之后移除图案化的硬掩模层12a。在衬底10上形成介电材料层19，以覆盖掩模层11、栅极沟渠18以及字线隧道16的表面。在此，介电材料层19作为栅介电层19。栅介电层19的材料包括绝缘材料，绝缘材料例如是氧化硅，形成的方法例如是热氧化法。由于鳍型结构17的上表面为栅极沟渠18的底面；鳍型结构17的下表面为字线隧道16的上表面，因此鳍型结构17的上表面与下表面均被栅介电层19覆盖。鳍型结构17的上表面与下表面上的栅介电层19及其侧壁的衬层15a共同形成遮蔽结构20。换言之，遮蔽结构20环绕包覆鳍型结构17。
请继续参照图4G至图6G，在衬底10上形成导体层23。导体层23可为单层或多层结构。导体层23的材料为导体材料，导体材料例如是金属、金属合金、金属氮化物或其组合。金属材料例如是钨、铝、铜或其组合。金属合金例如是铜铝合金。金属氮化物例如是氮化钛(titanium nitride)、氮化钽(tantalum nitride)或其组合。在一些实施例中，导体层23为两层结构，其形成的方法包括依序形成第一导体层21和第二导体层22。第一导体层21可作为黏着层或阻挡层。第一导体层21的材料例如是金属氮化物，例如是氮化钛或氮化钽。第二导体层22的材料例如是金属或金属合金，例如是钨、铝、铜或铜铝合金。导体层23填入沟渠13a、栅极沟渠18以及字线隧道16中，并覆盖隔离结构9、鳍型结构17以及掩模层11。在栅极沟渠18中，导体层23覆盖栅介电层19的表面。在字线隧道16中，导体层23被栅介电层19环绕(图4G)。从另一方面来说，导体层23环绕鳍型结构17(图5G)。
请参照图15、图4G至图6G以及图4H至图6H，移除掩模层11及隔离结构9上的导体层23以及掩模层11上的栅介电层19，并且移除栅极沟渠18及沟渠13a中的部分导体层23以形成导体层23a。导体层23a包括第一导体层21a以及第二导体层22a。移除的方式可以是通过蚀刻工艺，或是化学机械研磨法以及蚀刻工艺。
请参照图4H，栅极沟渠18中的导体层23a以及栅介电层19共同构成第一埋入式栅极结构25a。字线隧道16中的导体层23a以及栅介电层19共同构成第二埋入式栅极结构25b。第一埋入式栅极结构25a的底面与侧壁被衬底10包覆。第二埋入式栅极结构25b被衬底10环绕包覆。第一埋入式栅极结构25a以及第二埋入式栅极结构25b之间的衬底10为鳍型结构17。
请参照图15及图5H，在此，导体层23a作为埋入式字线结构26。埋入式字线结构26沿第一方向D1延伸，位于沟渠13a、栅极沟渠18以及字线隧道16中。鳍型结构17的表面被遮蔽结构20覆盖，并且鳍型结构17位于埋入式字线结构26中，被埋入式字线结构26环绕包覆。
请参照图4I至图6I，在衬底10上形成介电层24，以填入沟渠13a以及栅极沟渠18中，且覆盖埋入式字线结构26、隔离结构9以及掩模层11。介电层24可以是单层或是双层。介电层24的材料包括绝缘材料。绝缘材料例如是氧化硅、氮化硅或其组合。介电层24的形成方法例如是化学气相沉积法。
接着，在衬底10上形成其他构件。请参照图3、图4J以及图5J，移除掩模层11上方的介电层24以及掩模层11。在第一埋入式栅极结构25a两侧的主动区8内的衬底10中形成源极与漏极区30。源极与漏极区30可以利用离子植入法将掺质植入于主动区8内的衬底10中。接着形成介电层36、位线接触窗33、电容器接触窗32、位线34以及电容器35。位线34通过位线接触窗33与源极与漏极区30其中之一电性连接。电容器35通过电容器接触窗32与源极与漏极区30的另一电性连接。
请参照图3及图4J，根据本发明一实施例的动态随机存取存储器，其包括衬底10、隔离结构9、埋入式字线结构26以及位线34。埋入式字线结构26沿第一方向D1延伸，跨过主动区域8以及隔离结构9。位线34沿第二方向D2延伸，跨过隔离结构9、主动区域8以及埋入式字线结构26。在一些实施例中，埋入式字线结构26及位线34彼此垂直，但不以此为限。
在每一个埋入式字线结构26两侧的主动区域8中包括位线接触窗33以及电容器接触窗32。位线34通过位线接触窗33电性连接主动区域8的源极与漏极区30其中之一。电容器35通过电容器接触窗32电性连接主动区域8的源极与漏极区30其中之另一。
在一些实施例中，每一个主动区域8会被两条埋入式字线结构26跨过。并且，每个主动区域8中，位于两条埋入式字线结构26之间的源极与漏极区30会通过位线接触窗33以与一条位线34电性连接。每一个主动区域8中，位于两条埋入式字线结构26之外的两个源极与漏极区30会通过电容器接触窗32以与电容器35电性连接。也就是说，同一主动区列R1/R2的电容器35沿着第一方向D1排成两列。而且，同一主动区列R1中的相邻的两个主动区8的两个相邻的电容器35会与相邻主动区列R2中相邻的两个主动区8的两个相邻的电容器35排成一行。换言之，在主动区列R1与R2上的电容器35排列成一个阵列。从另一方面来说，在沿第一方向D1上，同一列的电容器35会与位线34交替排列。在沿第二方向D2上，同一行的每一个电容器35，则是位于相邻两条位线34之间。
每一个主动区域8会与两条埋入式字线结构26相交。在每一个相交的位置具有一个埋入式栅极结构(25a/25b)和一个鳍型结构17。因此，在沿着第一方向D1上，埋入式栅极结构(25a/25b)/鳍型结构17排成一列。在同一个主动区域8中，埋入式栅极结构(25a/25b)/鳍型结构17沿主动区域8的长边方向排列。由于主动区域8的长边方向与行方向第二方向D2非正交而具有夹角θ，因此，同一主动区列R1(或R2)中相邻两列的埋入式栅极结构(25a/25b)/鳍型结构17彼此相错开。
请参照图4J，在本实施例的动态随机存取存储器中，在主动区域8中沿D3方向自上而下依次包括第一埋入式栅极结构25a、鳍型结构17、第二埋入式栅极结构25b以及衬底10。在一些实施例中，第一埋入式栅极结构25a呈弧形、半圆形或半椭圆形。第二埋入式栅极结构25b呈圆形、椭圆形、矩形、方形或其组合，但本发明并不仅限于此。
综上所述，本实施例的动态随机存取存储器具有鳍型结构，其被埋入式字线结构环绕，可提高元件的效能。具体体现在可提高元件的切换效能，降低其阈值电压(Vt)，减少通道的掺杂剂量(channel dosage)，有助于提高刷新效能(refresh performance)。另外，第二埋入式栅极结构完全被衬底环绕包覆，可降低通道电阻，从而提高其在写入恢复时间(tWR)方面的效能。
图7A至图9A至图7C至图9C为根据本发明另一实施例的剖面图。图7A至图7D、图8A至图8D以及图9A至图9C分别为根据本发明的第二实施例的动态随机存取存储器的制造方法流程在图3中A-A’、B-B’、C-C’线段的剖面示意图。
此实施例与以上实施例的差异在于字线隧道16中是形成绝缘结构27。详细说明如下。
请参照图7A至图9A，依据图4F至图6F所示的步骤形成字线隧道16及栅极沟渠18之后，在字线隧道16中形成介电材料层27。在此，介电材料层27又称为绝缘结构27。绝缘结构27的材料包括绝缘材料，例如是氧化硅、氮化硅或其组合。形成的方法例如是热氧化法或化学气相沉积法。在一些实施例中，使用化学气相沉积法在衬底10上沉积绝缘材料层，绝缘材料层填入字线隧道16中，之后再通过蚀刻的方式移除字线隧道16以外的绝缘材料层，以形成字线隧道16中的绝缘结构27。
请继续参照图7A至图9A，接着在字线区域7中的主动区域8形成栅介电层19。栅介电层19的材料包括绝缘材料，绝缘材料例如是氧化硅，形成的方法例如是热氧化法或是化学气相沉积法。在一些实施例中，栅介电层19和绝缘结构27可同时形成。绝缘结构27将鳍型结构17和衬底10隔开。
请继续参照图7B至图9B、图7C至图9C以及图16，之后，依照上述相同的方法，在衬底10上形成导体层23a以及介电层24。导体层23填入沟渠13a以及栅极沟渠18中，并覆盖隔离结构9。由于字线隧道16中已形成绝缘结构27，因此，导体层23不会填入字线隧道16。导体层23覆盖鳍型结构17的遮蔽结构20的顶面与侧壁以及绝缘结构27的侧壁。换言之，在一些实施例中，导体层23a呈多个连续的倒U型(图8B)。鳍型结构17以及绝缘结构27位于导体层23a倒U型的开口中，与导体层23a相啮合。导体层23a的下段部分(与隔离结构9对应)被鳍型结构17和绝缘结构27间隔开，而为不连续的。导体层23a和绝缘结构27共同构成埋入式字线结构26，环绕包覆鳍型结构17。
之后，请参照图7D至图8D，依照上述方法形成源极与漏极区30、介电层36、位线接触窗33、电容器接触窗32、位线34以及电容器35。
请参照图7D，在本实施例的主动区域8中，沿第三方向D3，自上而下包括第一埋入式栅极结构25a、鳍型结构17、绝缘结构27以及衬底10。此外，电容器35通过电容器接触窗32与源极与漏极区30其中的一电性连接。位线34通过位线接触窗33与源极与漏极区30其中的另一电性连接。
请参照图8D，再者，在本实施例中，鳍型结构17被埋入式字线结构26环绕包覆。且埋入式字线结构26的绝缘结构27位于鳍型结构17和衬底10之间，将鳍型结构17和衬底10隔开。
本实施例的动态随机存取存储器的鳍型结构与衬底之间被绝缘结构隔开，使得鳍型区域可以产生较低的耗尽层电容(lower depletion layer capacitance)，从而有效提高元件的效能。
图10A至图10G、图11A至图11G以及图12A至图12F分别为根据本发明的第三实施例的动态随机存取存储器的制造方法流程在图3中A-A’、B-B’、C-C’线段的剖面示意图。此实施例与第一实施例的差异在于形成两个字线隧道16a与16b。具体来说，多了一个第二字线隧道16b，且于第二字线隧道16b中形成第三埋入式栅极结构25c。详细说明如下。
请参照图10A至图12A。在本实施例中，将上述字线隧道16称为第一字线隧道16a。在依照上述第一实施例中对应图4E至图6E的方法形成第一字线隧道16a的步骤之后，保护所述凸部38的第一凸出部10a与第一字线隧道16a下方的凸部38(第三凸出部10c)，移除第三凸出部10c下方的部分凸部38(第四凸出部10d)，以在衬底10中形成第二字线隧道16b，此步骤将详细说明如下。
请参照图4E至图6E与图10A至图12A，在依照上述第一实施例中对应图4E至图6E的方法形成第一字线隧道16a以及沟渠13a的步骤之后，以图案化的硬掩模层12a以及掩模层11为掩模，移除(例如是蚀刻)沟渠13a下方的部分隔离结构9，以形成沟渠13b。沟渠13b比沟渠13a更深，以使衬底10的凸部38的第三凸部10c裸露出来(图11A)。接着，在第三凸出部10c的侧壁形成衬层15b。衬层15b的材料包括绝缘材料。绝缘材料例如是氧化硅。
请参照图10B至图12B，以图案化的硬掩模层12a以及掩模层11为掩模，移除沟渠13b下方的部分隔离结构9，以形成沟渠13c。沟渠13c比沟渠13b更深，并使衬底10的凸部38的第四凸出部10d裸露出来。
请参照图10C至图12C，以衬层15以及15b保护第一凸出部10a以及第三凸出部10c，移除第四凸出部10d，以在第三凸出部10c和衬底10之间形成第二字线隧道16b。在一些实施例中，第二字线隧道16b为沿第一方向D1延伸的柱状孔，并与沟渠13c连通。请参照图10C，在一些实施例中，第二字线隧道16b在A-A’线段的剖面呈椭圆形、圆形、矩形、方形或其组合。请参照图11C B-B’线段的剖面图，第二字线隧道16b位于第三凸出部10c与衬底10之间，将第三凸出部10c与衬底10隔开。第二字线隧道16b的顶面即为第三凸出部10c的底面；第二字线隧道16b的底面即为衬底10的表面。在一些实施例中，第二字线隧道16b的底面与隔离结构9的表面在大致相同的高度(level)。但本发明不以此为限。在一些实施例中，第二字线隧道16b的顶面与底面为平坦的表面。在另一些实施例中，第二字线隧道16b的顶面与底面为非平坦的表面，例如是呈v型，r型、γ型、ν型或其组合。在一些示范实施例中，第二字线隧道16b的底面的形状为顶面的镜像。
请参照图10D至图12D，移除部分的第一凸出部10a，以形成栅极沟渠18以及第一鳍型结构17a。换言之，将移除之后的第一凸出部10a称为第一鳍型结构17a。第三凸出部10c称为第二鳍型结构17b，其位于第一鳍型结构17a的下方，沿第一方向D1排列成一列。在一些实施例中，第二鳍型结构17b为纳米线鳍型结构。请参照图10D，主动区域8在D3方向自上而下依次包括栅极沟渠18、第一鳍型结构17a、第一字线隧道16a、第二鳍型结构17b、第二字线隧道16b以及衬底10。栅极沟渠18、第一字线隧道16a以及第二字线隧道16b与沟渠13c连通。
请参照图10E至图12E，在字线区域7中的主动区域8形成栅介电层19。栅介电层19覆盖栅极沟渠18的侧壁与底面、第一字线隧道16a的表面、第二字线隧道16b的表面以及掩模层11。请参照图11E，第一鳍型结构17a和第二鳍型结构17b的上下表面均被栅介电层19覆盖。在第一鳍型结构17a的上、下表面上的栅介电层19与衬层15a共同形成第一遮蔽结构20a。在第二鳍型结构17b的上、下表面上的栅介电层19与衬层15a共同形成第二遮蔽结构20b。第一鳍型结构17a被第一遮蔽结构20a环绕包覆。第二鳍型结构17b被第二遮蔽结构20b环绕包覆。
请参照图10E至图12E以及图10F至图12F，在衬底10上形成导体层23a以及介电层24。导体层23a填入沟渠13c、栅极沟渠18、第一字线隧道16a以及第二字线隧道16b中，并覆盖隔离结构9，且环绕包覆第一鳍型结构17a和第二鳍型结构17b。在栅极沟渠18中，导体层23a覆盖栅介电层19的表面。在第一字线隧道16a及第二字线隧道16b中，导体层23a被栅介电层19环绕包覆(图10E)。
此本实施例中，导体层23a构成埋入式字线结构26。请参照图17及图11F，埋入式字线结构26沿第一方向D1延伸，位于沟渠13c、栅极沟渠18、第一字线隧道16a及第二字线隧道16b中，环绕包覆第一鳍型结构17a和第二鳍型结构17b。
请参照图10F，栅极沟渠18中的导体层23a以及栅介电层19共同形成第一埋入式栅极结构25a。第一字线隧道16a中的导体层23a以及栅介电层19共同形成第二埋入式栅极结构25b。第二字线隧道16b中的导体层23a以及栅介电层19共同形成第三埋入式栅极结构25c。第一埋入式栅极结构25a呈弧形、半圆形或半椭圆形。第二埋入式栅极结构25b和第三埋入式栅极结构25c呈圆形、椭圆形、矩形、方形或其组合，被衬底10环绕包覆。第一鳍型结构17a位于第一埋入式栅极结构25a和第二埋入式栅极结构25b之间。第二鳍型结构17b位于第二埋入式栅极结构25b和第三埋入式栅极结构25c之间。也就是说，字线区域7的主动区域8中，在第三方向D3上，自上而下依次包括介电层24、第一埋入式栅极结构25a、第一鳍型结构17a、第二埋入式栅极结构25b、第二鳍型结构17b、第三埋入式栅极结构25c以及衬底10。
接着，可依照上述方法形成源极与漏极区30、介电层36、位线接触窗33、电容器接触窗32、位线34以及电容器35。
请参照图3及图10G至图11G，本实施例与前述两个实施例的差异在于本实施例的动态随机存取存储器具有三个埋入式栅极结构(25a、25b、25c)以及两个鳍型结构(17a、17b)，可更加提高元件的效能。
综上所述，在本发明的一些实施例中，动态随机存取存储器具有鳍型结构，鳍型结构通过埋入式字线结构而与衬底隔开。由于鳍型结构被埋入式字线结构环绕，使其具有更佳的次临界斜率(subthreshold slope)，因此可提升切换效能(switching performance)，降低其阈值电压，有利于提高刷新效能。
另外，在本发明的一些实施例中，除了在栅极沟渠之中具有埋入式栅极结构之外，还具有一个或多个被衬底环绕包覆的一个或多个埋入式栅极结构，因此可提高动态随机存取存储器的效能，降低通道电阻，从而提高动态随机存取存储器在写入恢复时间方面的效能。在本发明的另一些实施例中，鳍型结构与衬底之间被绝缘结构隔开，使得鳍型结构可以产生较低的耗尽层电容(lower depletion layer capacitance)，从而有效提高元件的效能。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (17)

1.一种动态随机存取存储器，包括：
衬底；
隔离结构，位于所述衬底中，所述隔离结构定义出多个主动区域，其沿第一方向排列成一列；
埋入式字线结构，位于所述衬底内，沿所述第一方向延伸，跨过所述多个主动区域和所述隔离结构；以及
多个第一鳍型结构，位于所述主动区域与所述埋入式字线结构相交的区域中，沿所述第一方向排列成一列，并被所述埋入式字线结构环绕包覆，
其中所述第一鳍型结构的底部与所述衬底分隔开，且所述隔离结构未延伸至所述第一鳍型结构的所述底部与所述衬底之间，
其中栅介电层位于所述第一鳍型结构下方的所述衬底的凸部上，且与所述凸部接触。
2.根据权利要求1所述的动态随机存取存储器，其中所述埋入式字线结构包括导体层，所述多个第一鳍型结构被所述导体层环绕包覆，且所述埋入式字线结构的位于所述多个主动区域上方的顶面与位于所述隔离结构上方的顶面是共平面的。
3.根据权利要求2所述的动态随机存取存储器，其中所述埋入式字线结构还包括多个绝缘结构，位于所述多个第一鳍型结构和所述衬底之间。
4.根据权利要求3所述的动态随机存取存储器，其中所述埋入式字线结构的所述导体层覆盖所述多个第一鳍型结构的表面和侧壁以及所述多个绝缘结构的侧壁。
5.根据权利要求1所述的动态随机存取存储器，还包括多个第二鳍型结构，位于所述多个第一鳍型结构下方，所述多个第一鳍型结构和所述多个第二鳍型结构均位于所述埋入式字线结构中，被所述埋入式字线结构环绕包覆。
6.一种动态随机存取存储器，包括：
衬底，所述衬底中具有第一字线隧道；
隔离结构，位于所述衬底中，所述隔离结构定义出多个主动区域，其沿第一方向排列成一列；
第一埋入式栅极结构，位于所述第一字线隧道上方的所述衬底中，所述第一埋入式栅极结构的侧壁和底面被所述衬底包覆，所述第一埋入式栅极结构的顶面被介电层包覆；
多个第一鳍型结构，位于所述主动区域与所述第一埋入式栅极结构相交的区域中，沿所述第一方向排列成一列，并被所述第一埋入式栅极结构环绕包覆；以及
介电材料层，至少覆盖所述第一字线隧道的表面，
其中所述隔离结构未延伸至所述第一埋入式栅极结构下方的所述介电材料层与所述衬底之间，
其中所述介电材料层为栅介电层，所述栅介电层的一部分位于所述第一鳍型结构下方的所述衬底的凸部上，且与所述凸部接触。
7.根据权利要求6所述的动态随机存取存储器，还包括导体层位于所述第一字线隧道中，且所述栅介电层的一部分与所述导体层共同组成第二埋入式栅极结构。
8.根据权利要求6所述的动态随机存取存储器，其中所述介电材料层填满所述第一字线隧道，作为绝缘结构，且其中所述第一埋入式栅极结构还包括导体层，所述栅介电层还覆盖所述第一鳍型结构的上表面与下表面，所述导体层覆盖所述栅介电层且位于所述隔离结构上方，且所述导体层的位于所述第一鳍型结构上方的顶面与位于所述隔离结构上方的顶面是共平面的。
9.根据权利要求7所述的动态随机存取存储器，在所述衬底中还具有第二字线隧道，位于所述第一字线隧道下方，且所述第二字线隧道和所述第一字线隧道彼此不相通。
10.根据权利要求9所述的动态随机存取存储器，还包括第三埋入式栅极结构，位于所述第二字线隧道中，被所述衬底环绕包覆，并且在所述衬底中，所述第一埋入式栅极结构、所述第二埋入式栅极结构以及所述第三埋入式栅极结构自上而下排列。
11.一种动态随机存取存储器的制造方法，包括：
提供衬底；
移除部分所述衬底，以使所述衬底包括凸部与凹部，其中所述凸部作为主动区域；
保护所述凸部的第一凸出部，移除所述第一凸出部下方的第二凸出部，以在所述衬底中形成第一字线隧道；
移除部分所述第一凸出部，以形成栅极沟渠与第一鳍型结构；以及
形成第一埋入式栅极结构于所述栅极沟渠中；
其中形成所述第一埋入式栅极结构包括形成栅介电层与导体层，其中所述栅介电层覆盖所述第一鳍型结构的上表面与下表面，且所述导体层覆盖所述栅介电层。
12.根据权利要求11所述的动态随机存取存储器的制造方法，其中在形成所述第一埋入式栅极结构的同时，还包括形成第二埋入式栅极结构于所述第一字线隧道中。
13.根据权利要求11所述的动态随机存取存储器的制造方法，其中在形成所述第一埋入式栅极结构之前，还包括形成绝缘结构于所述第一字线隧道中。
14.根据权利要求12所述的动态随机存取存储器的制造方法，其中在形成所述第一字线隧道之后与移除部分所述第一凸出部之前，还包括保护所述凸部的第三凸出部，移除所述第三凸出部下方的第四凸出部，以在所述衬底中形成第二字线隧道和第二鳍型结构。
15.根据权利要求14所述的动态随机存取存储器的制造方法，其中在形成所述第一埋入式栅极结构和所述第二埋入式栅极结构的同时，还包括形成第三埋入式栅极结构于所述第二字线隧道中，其中形成所述第三埋入式栅极结构包括形成栅介电层与导体层。
16.根据权利要求14所述的动态随机存取存储器的制造方法，其中保护所述第三凸出部包括在所述第三凸出部的侧壁形成衬层。
17.根据权利要求11所述的动态随机存取存储器的制造方法，其中保护所述第一凸出部包括在所述第一凸出部的侧壁形成衬层。
CN201710879694.4A 2017-08-02 2017-09-26 动态随机存取存储器及其制造方法 Active CN109390339B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/666,571 2017-08-02
US15/666,571 US10636796B2 (en) 2017-08-02 2017-08-02 Dynamic random access memory and method of fabricating the same

Publications (2)

Publication Number Publication Date
CN109390339A CN109390339A (zh) 2019-02-26
CN109390339B true CN109390339B (zh) 2021-05-18

Family

ID=62951848

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710879694.4A Active CN109390339B (zh) 2017-08-02 2017-09-26 动态随机存取存储器及其制造方法

Country Status (6)

Country Link
US (2) US10636796B2 (zh)
EP (1) EP3439034A1 (zh)
JP (1) JP6684294B2 (zh)
KR (1) KR102146830B1 (zh)
CN (1) CN109390339B (zh)
TW (1) TWI665764B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10431695B2 (en) 2017-12-20 2019-10-01 Micron Technology, Inc. Transistors comprising at lease one of GaP, GaN, and GaAs
US10825816B2 (en) * 2017-12-28 2020-11-03 Micron Technology, Inc. Recessed access devices and DRAM constructions
KR102534246B1 (ko) 2018-08-30 2023-05-18 삼성전자주식회사 반도체 장치
TWI702711B (zh) * 2019-07-04 2020-08-21 華邦電子股份有限公司 動態隨機存取記憶體及其製造方法
KR20210011214A (ko) 2019-07-22 2021-02-01 삼성전자주식회사 도핑 영역을 갖는 저항 소자 및 이를 포함하는 반도체 소자
CN112310078B (zh) * 2019-07-31 2023-08-04 华邦电子股份有限公司 动态随机存取存储器及其制造方法
US10998321B1 (en) * 2019-10-28 2021-05-04 Nanya Technology Corporation Semiconductor device having a stacked nanowire structure disposed over a buried word line and method of manufacturing the same
KR20210052660A (ko) 2019-10-29 2021-05-11 삼성전자주식회사 3차원 반도체 메모리 소자
US11056576B1 (en) * 2020-01-31 2021-07-06 Nanya Technology Corporation Method of manufacturing semiconductor device
WO2021160130A1 (zh) * 2020-02-14 2021-08-19 长鑫存储技术有限公司 半导体器件及其制作方法
US11101273B1 (en) * 2020-02-25 2021-08-24 Nanya Technology Corporation Semiconductor structure having word line disposed over portion of an oxide-free dielectric material in the non-active region
US11121135B1 (en) * 2020-05-15 2021-09-14 Winbond Electronics Corp. Structure of memory device
CN116133371A (zh) * 2021-08-17 2023-05-16 长鑫存储技术有限公司 半导体结构及其形成方法
CN114023743B (zh) * 2022-01-05 2022-04-22 芯盟科技有限公司 半导体结构及半导体结构的形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167132A (ja) * 2003-12-05 2005-06-23 Toshiba Corp 半導体装置及びその製造方法
US20050169096A1 (en) * 2003-07-01 2005-08-04 Lee Hyo-San PAA- based etchant, methods of using same, and resultant structures
CN1855390A (zh) * 2005-03-24 2006-11-01 三星电子株式会社 具有圆形形状的纳米线晶体管沟道的半导体器件及其制造方法
US20130181271A1 (en) * 2012-01-17 2013-07-18 Elpida Memory, Inc. Semiconductor device and manufacturing method thereof
US8742494B2 (en) * 2011-03-09 2014-06-03 Nan Wu Semiconductor device and method of forming the same
US20160240619A1 (en) * 2015-02-12 2016-08-18 Samsung Electronics Co., Ltd. Semiconductor device having buried gate structure and method of fabricating the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060118891A (ko) 2005-05-17 2006-11-24 삼성전자주식회사 핀구조의 셀 트랜지스터를 갖는 디램 소자 및 그 제조방법
KR100756808B1 (ko) 2006-04-14 2007-09-07 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR101471858B1 (ko) 2008-09-05 2014-12-12 삼성전자주식회사 바 타입의 액티브 패턴을 구비하는 반도체 장치 및 그 제조방법
US8143121B2 (en) * 2009-10-01 2012-03-27 Nanya Technology Corp. DRAM cell with double-gate fin-FET, DRAM cell array and fabrication method thereof
US7948027B1 (en) 2009-12-10 2011-05-24 Nanya Technology Corp. Embedded bit line structure, field effect transistor structure with the same and method of fabricating the same
KR101868401B1 (ko) 2011-05-25 2018-06-20 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8735869B2 (en) 2012-09-27 2014-05-27 Intel Corporation Strained gate-all-around semiconductor devices formed on globally or locally isolated substrates
US9425200B2 (en) * 2013-11-07 2016-08-23 SK Hynix Inc. Semiconductor device including air gaps and method for fabricating the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050169096A1 (en) * 2003-07-01 2005-08-04 Lee Hyo-San PAA- based etchant, methods of using same, and resultant structures
JP2005167132A (ja) * 2003-12-05 2005-06-23 Toshiba Corp 半導体装置及びその製造方法
CN1855390A (zh) * 2005-03-24 2006-11-01 三星电子株式会社 具有圆形形状的纳米线晶体管沟道的半导体器件及其制造方法
US8742494B2 (en) * 2011-03-09 2014-06-03 Nan Wu Semiconductor device and method of forming the same
US20130181271A1 (en) * 2012-01-17 2013-07-18 Elpida Memory, Inc. Semiconductor device and manufacturing method thereof
US20160240619A1 (en) * 2015-02-12 2016-08-18 Samsung Electronics Co., Ltd. Semiconductor device having buried gate structure and method of fabricating the same

Also Published As

Publication number Publication date
JP6684294B2 (ja) 2020-04-22
US20190043864A1 (en) 2019-02-07
KR20190014440A (ko) 2019-02-12
US20200212044A1 (en) 2020-07-02
JP2019029639A (ja) 2019-02-21
TW201911483A (zh) 2019-03-16
US10714482B1 (en) 2020-07-14
CN109390339A (zh) 2019-02-26
KR102146830B1 (ko) 2020-08-24
TWI665764B (zh) 2019-07-11
US10636796B2 (en) 2020-04-28
EP3439034A1 (en) 2019-02-06

Similar Documents

Publication Publication Date Title
CN109390339B (zh) 动态随机存取存储器及其制造方法
CN109192728B (zh) 动态随机存取存储器及其制造方法
CN107706179B (zh) 半导体存储器件
US10573651B2 (en) Semiconductor devices
US10573652B2 (en) Semiconductor device and method for fabricating the same
KR100688576B1 (ko) 수직채널 트랜지스터를 갖는 반도체 메모리 장치 및 그제조방법
KR101323526B1 (ko) 반도체 디바이스 및 그 형성 방법
CN108962892B (zh) 半导体元件及其制作方法
CN105390542B (zh) 具有旁路栅极的半导体器件及其制备方法
US8981467B2 (en) Semiconductor device having vertical-type channel
US10424586B2 (en) Memory device including a trench isolation structure between buried word lines and manufacturing method thereof
US20210202492A1 (en) Method of forming a memory device
US11056175B1 (en) Semiconductor device and manufacturing method thereof
CN116113231A (zh) 半导体结构及其制作方法
CN111863727B (zh) 半导体存储器件的制作方法
US20090261459A1 (en) Semiconductor device having a floating body with increased size and method for manufacturing the same
CN117529103B (zh) 半导体结构及其形成方法
KR102688159B1 (ko) 반도체 장치
CN113903709B (zh) 存储器的形成方法及存储器
KR20100082505A (ko) 반도체 메모리 소자 및 그 제조 방법
CN115346982A (zh) 动态随机存取存储器及其制造方法
CN114284215A (zh) 半导体结构及其制备方法、存储装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant