KR101863365B1 - 전류 생성 회로 및 이를 이용한 기준 전압 회로 - Google Patents

전류 생성 회로 및 이를 이용한 기준 전압 회로 Download PDF

Info

Publication number
KR101863365B1
KR101863365B1 KR1020110038895A KR20110038895A KR101863365B1 KR 101863365 B1 KR101863365 B1 KR 101863365B1 KR 1020110038895 A KR1020110038895 A KR 1020110038895A KR 20110038895 A KR20110038895 A KR 20110038895A KR 101863365 B1 KR101863365 B1 KR 101863365B1
Authority
KR
South Korea
Prior art keywords
current
transistor
base
circuit
fixed voltage
Prior art date
Application number
KR1020110038895A
Other languages
English (en)
Other versions
KR20110119571A (ko
Inventor
히로키 기쿠치
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20110119571A publication Critical patent/KR20110119571A/ko
Application granted granted Critical
Publication of KR101863365B1 publication Critical patent/KR101863365B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
    • G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/225—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage producing a current or voltage as a predetermined function of the temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

온도 의존성을 가지는 전류를 생성 가능한 전류 생성 회로를 제공하는 것으로서, 제1 전류원(42)은, 양의 온도 특성을 가지는 제1 전류(I1)를 생성한다. 제2 전류원(44)은, 제2 전류(I2)를 생성한다. 제1 커런트 미러 회로(46)는, 제2 전류(I2)의 경로 상에 설치된, NPN형 바이폴라 트랜지스터인 보상용 트랜지스터(Q5)의 베이스 전류(Ib)를 제1 계수(K1)배하여 제3 전류(I3)를 생성한다. 제2 커런트 미러 회로(48)는, 제1 전류(I1)와 제3 전류(I3)의 차에 비례한 제4 전류(I4’)를 생성한다. 전류 생성 회로(40)는, 베이스 전류(Ib)와 비례한 제5 전류(I5)와 제4 전류(I4’)의 합계 전류를 출력한다.

Description

전류 생성 회로 및 이를 이용한 기준 전압 회로{CURRENT GENERATION CIRCUIT AND REFERENCE VOLTAGE CIRCUIT USING THE SAME}
본 발명은, 전류 생성 회로에 관한 것이다.
반도체 집적 회로에 있어서, 전원 전압 변동이나 온도 변동에 의하지 않는 일정한 전압을 생성하는 목적으로, 밴드 갭 기준 전압 회로(밴드 갭 레퍼런스(BGR) 회로라고도 한다)가 이용된다. 특허문헌 1에는, BGR 회로의 일예가 개시된다.
특허문헌 1에 기재된 BGR 회로는, 전원 전압 및 온도에 대하여 안정된 기준 전압(Vref)을 생성할 수 있는데, 온도 계수(δVref/δT)가 완전히 제로가 아니라, 용도에 따라서는 불충분한 경우가 있다.
일본국 특허공개 평 5-088767호 공보
PAUL R. GRAY, PAUL J. HURST, STEPHEN H. LEWIS, ROBERT G. MEYER, ANALYSIS AND DESING OF ANALOG INTEGRATED CIRCUIT 4th Edition, JOHN WILEY & SONS, INC. pp. 229-336
본 발명자는, 이러한 밴드 갭 레퍼런스 회로의 온도 의존성에 대해서 검토한 결과, 이하의 과제를 인식하기에 이르렀다.
밴드 갭 레퍼런스 회로의 출력 전압의 온도 의존성은 위로 볼록하게(주발형상) 되고, 그 전압 레벨은, 상온 25∼30℃를 피크로 하여, 이보다 고온 및 저온으로 저하한다.
여기에서 상온에서 편평하게 되고, 고온 및/또는 저온에서 증가하는 전류를 생성할 수 있으면, 이 전류를 이용하여, 밴드 갭 레퍼런스 회로의 온도 특성을 개선할 수 있다.
본 발명은 이러한 과제를 감안하여 이루어진 것으로, 그 하나의 양태의 예시적인 목적의 하나는, 온도 의존성을 가지는 전류를 생성 가능한 전류 생성 회로의 제공에 있다.
본 발명의 하나의 양태는, 전류 생성 회로에 관한 것이다. 이 전류 생성 회로는, 양의 온도 특성을 가지는 제1전류를 생성하는 제1전류원과, 제2전류를 생성하는 제2전류원과, 제2전류의 경로 상에 설치된, NPN형 바이폴라 트랜지스터인 보상용 트랜지스터와, 보상용 트랜지스터의 베이스 전류를 제1계수배하여 제3전류를 생성하는 제1 커런트 미러 회로를 구비하고, 제1 전류와 제3 전류의 차에 비례한 제4 전류를 출력한다.
이 양태에 의하면, 어느 온도 이하에서는 일정 레벨을 가지고, 어느 온도보다 높아지면, 온도에 따라서 커지는 전류를 생성할 수 있다.
제1 커런트 미러 회로는, 보상용 트랜지스터의 베이스 전류를 제2 계수배하여 제5 전류를 생성하도록 구성되어도 된다. 전류 생성 회로는, 제4전류를 대신하여, 제4 전류와 제5 전류의 합에 비례한 제6 전류를 출력해도 된다.
이 양태에 의하면, 어떤 온도에서 최소값을 구하고, 여기로부터 온도가 벗어남에 따라 증대하는 전류를 생성할 수 있다.
제1 전류원은, 제1 고정 전압 단자와 제2 고정 전압 단자의 사이에 순서대로 직렬로 설치된, 제1 콜렉터 저항 및 그 베이스 콜렉터간이 접속된 NPN형 바이폴라 트랜지스터인 제1 트랜지스터와, 그 베이스가 제1 트랜지스터의 베이스와 접속된 NPN형 바이폴라 트랜지스터인 제2 트랜지스터와, 제2 트랜지스터의 이미터와 제2 고정 전압 단자의 사이에 설치된 폴리 저항인 제1 이미터 저항을 포함해도 된다. 제1 전류원은, 제2 트랜지스터에 흐르는 전류를, 제1 전류로서 출력해도 된다.
폴리 저항은 양의 온도 특성을 가진다. 따라서 이 제1 전류원에 의하면, 양의 온도 특성을 가지는 제1 전류를 생성할 수 있다.
제2 전류원은, 제1 고정 전압 단자와 제2 고정 전압 단자의 사이에 순서대로 직렬로 설치된, 제2 콜렉터 저항, 그 베이스 콜렉터간이 접속된 NPN형 바이폴라 트랜지스터인 제3 트랜지스터, 및 다이오드와, 그 베이스가 제3트랜지스터의 베이스와 접속된 NPN형 바이폴라 트랜지스터인 제4 트랜지스터와, 제4 트랜지스터의 이미터와 제2 고정 전압 단자의 사이에 설치된 폴리 저항인 제2 이미터 저항을 포함해도 된다. 제2 전류원은, 제4 트랜지스터에 흐르는 전류를, 제2 전류로서 출력해도 된다.
이 제2 전류원에 의하면, 폴리 저항인 제2 이미터 저항의 온도 특성을, 다이오드에 의해 캔슬할 수 있으므로, 온도 특성이 편평한 제2 전류를 생성할 수 있다.
제1 커런트 미러 회로는, P채널 MOSFET를 이용하여 구성되어도 된다. 제1 커런트 미러 회로는, 캐스코드형 커런트 미러 회로여도 된다.
본 발명의 다른 태양도 또한 전류 생성 회로이다. 이 전류 생성 회로는, 제2 전류를 생성하는 제2 전류원과, 제2 전류의 경로 상에 설치된, NPN형 바이폴라 트랜지스터인 보상용 트랜지스터와, 보상용 트랜지스터의 베이스 전류를 제1 계수배하여 제3 전류를 생성하는 제1 커런트 미러 회로를 구비하고, 제3 전류에 따른 전류를 출력한다.
본 양태에 의하면, 온도가 낮아짐에 따라 증대하는 전류를 생성할 수 있다.
제2 전류원은, 제1 고정 전압 단자와 제2 고정 전압 단자의 사이에 순서대로 직렬로 설치된, 제2 콜렉터 저항, 그 베이스 콜렉터간이 접속된 NPN형 바이폴라 트랜지스터인 제3 트랜지스터, 및 다이오드와, 그 베이스가 제3 트랜지스터의 베이스와 접속된 NPN형 바이폴라 트랜지스터인 제4 트랜지스터와, 제4 트랜지스터의 이미터와 제2 고정 전압 단자의 사이에 설치된 폴리 저항인 제2 이미터 저항을 포함해도 된다. 제2 전류원은, 제4 트랜지스터에 흐르는 전류를, 제2 전류로서 출력해도 된다.
본 발명의 다른 별도의 양태도 또한 전류 생성 회로이다. 이 전류 생성 회로는, 제1 고정 전압 단자와 제2 고정 전압 단자의 사이에 순서대로 직렬로 설치된, 제1 콜렉터 저항 및 그 베이스 콜렉터간이 접속된 NPN형 바이폴라 트랜지스터인 제1트랜지스터와, 그 베이스가 제1 트랜지스터의 베이스와 접속된 NPN형 바이폴라 트랜지스터인 제2 트랜지스터와, 제2 트랜지스터의 이미터와 제2 고정 전압 단자의 사이에 설치된 폴리 저항인 제1 이미터 저항과, 제1 고정 전압 단자와 제2 고정 전압 단자의 사이에 순서대로 직렬로 설치된, 제2 콜렉터 저항, 그 베이스 콜렉터간이 접속된 NPN형 바이폴라 트랜지스터인 제3 트랜지스터, 및 다이오드와, 그 베이스가 제3 트랜지스터의 베이스와 접속된 NPN형 바이폴라 트랜지스터인 제4 트랜지스터와, 제4 트랜지스터의 이미터와 제2 고정 전압 단자의 사이에 설치된 폴리 저항인 제2 이미터 저항과, 제4 트랜지스터의 콜렉터와 제1 고정 전압 단자의 사이에 설치된 NPN형 바이폴라 트랜지스터인 보상용 트랜지스터와, 그 입력 단자가 보상용 트랜지스터의 베이스에 접속되고, 그 제1 출력 단자가 제2 트랜지스터의 콜렉터와 접속된 제1커런트 미러 회로와, 그 입력 단자가 제2 트랜지스터의 콜렉터와 접속된 제2 커런트 미러 회로를 구비하고, 제2 커런트 미러 회로의 출력 전류를 출력한다.
본 양태에 의하면, 어느 온도 이하에서는 일정 레벨을 가지고, 어느 온도보다 높아지면, 온도에 따라서 커지는 전류를 생성할 수 있다.
제1 커런트 미러 회로는, 제2 출력 단자로부터 보상용 트랜지스터의 베이스 전류를 제2 계수배한 전류를 출력하도록 구성되어도 된다. 제1 커런트 미러 회로의 제2 출력 단자는 제2 커런트 미러 회로의 출력 단자와 접속되어도 된다. 전류 생성 회로는, 제1 커런트 미러 회로의 제2 출력 단자로부터 출력되는 전류와 제2 커런트 미러 회로의 출력 단자로부터 출력되는 전류의 합계 전류를 출력해도 된다.
이 양태에 의하면, 어느 온도에서 최소값을 구하고, 그로부터 온도가 벗어남에 따라 증대하는 전류를 생성할 수 있다.
본 발명의 또 다른 양태도 또한 전류 생성 회로이다. 이 전류 생성 회로는, 제1 고정 전압 단자와 제2 고정 전압 단자의 사이에 순서대로 직렬로 설치된, 제2 콜렉터 저항, 그 베이스 콜렉터간이 접속된 NPN형 바이폴라 트랜지스터인 제3 트랜지스터, 및 다이오드와, 그 베이스가 제3 트랜지스터의 베이스와 접속된 NPN형 바이폴라 트랜지스터인 제4 트랜지스터와, 제4 트랜지스터의 이미터와 제2 고정 전압 단자의 사이에 설치된 폴리 저항인 제2 이미터 저항과, 제4 트랜지스터 콜렉터와 제1 고정 전압 단자의 사이에 설치된 NPN형 바이폴라 트랜지스터인 보상용 트랜지스터와, 그 입력 단자가 보상용 트랜지스터의 베이스에 접속된 제1 커런트 미러 회로를 구비하고, 제1 커런트 미러 회로의 출력 전류를 출력한다.
이 양태에 의하면, 온도가 낮아짐에 따라 증대하는 전류를 생성할 수 있다.
본 발명의 또 다른 양태는, 기준 전압 회로이다. 이 기준 전압 회로는, 밴드 갭 레퍼런스 회로와, 밴드 갭 레퍼런스 회로의 하나의 노드에 접속되는 상술의 어느 하나의 양태의 전류 생성 회로를 구비한다.
이 양태에 의하면, 밴드 갭 레퍼런스 회로의 출력 전압의 온도 특성을 개선할 수 있다.
또한, 이상의 구성 요소가 임의의 조합이나 본 발명의 구성 요소나 표현을, 방법, 장치, 시스템 등의 사이에서 상호 치환한 것도 또한 본 발명의 양태로서 유효하다.
본 발명의 어느 양태에 의하면, 온도 의존성을 가지는 전류를 생성할 수 있다.
도 1은 실시의 형태에 관련된 기준 전압 회로의 구성을 나타내는 회로도이다.
도 2는 실시의 형태에 관련된 전류 생성 회로의 구성을 나타내는 회로도이다.
도 3은 도 2의 전류 생성 회로의 각 전류의 온도 의존성을 나타내는 도면이다.
도 4는 도 1의 기준 전압 회로의 출력 전압(Vref)의 온도 의존성을 나타내는 도면이다.
도 5는 제1의 변형예에 관련된 전류 생성 회로의 구성을 나타내는 회로도이다.
도 6은 제2의 변형예에 관련된 전류 생성 회로의 구성을 나타내는 회로도이다.
이하, 본 발명을 적합한 실시의 형태를 바탕으로 도면을 참조하면서 설명한다. 각 도면에 나타내는 동일 또는 동등한 구성 요소, 부재, 처리에는, 동일한 부호를 붙이는 것으로 하고, 적절히 중복된 설명은 생략한다. 또한, 실시의 형태는, 발명을 한정하는 것은 아니고, 예시이며, 실시의 형태에 기술되는 모든 특징이나 그 조합은, 반드시 발명의 본질적인 것이라고는 할 수 없다.
본 명세서에 있어서, 「부재 A가, 부재 B와 접속된 상태」는, 부재 A와 부재 B가 물리적으로 직접적으로 접속되는 경우 외, 부재 A와 부재 B가, 전기적인 접속 상태에 영향을 끼치지 않는 다른 부재을 통해서 간접적으로 접속되는 경우도 포함한다.
마찬가지로, 「부재 C가, 부재 A와 부재 B의 사이에 설치된 상태」는, 부재 A와 부재 C, 혹은 부재 B와 부재 C가 직접적으로 접속되는 경우 외, 전기적인 접속 상태에 영향을 끼치지 않는 다른 부재을 통해서 간접적으로 접속되는 경우도 포함한다.
도 1은, 실시의 형태에 관련된 기준 전압 회로(100)의 구성을 나타내는 회로도이다. 기준 전압 회로(100)는, 밴드 갭 레퍼런스 회로(10), 전류원(30), 전류 생성 회로(40)를 구비한다.
전류원(30)과 밴드 갭 레퍼런스 회로(10)는, 전원 전압(Vcc)이 인가되는 제1 고정 전압 단자(전원 단자)와, 접지 전압(Vgnd)이 인가되는 제2 고정 전압 단자(접지 단자)의 사이에 순서대로 직렬로 스택된다. 밴드 갭 레퍼런스 회로(10)는 그 양단간에 기준 전압(Vref)을 발생시킨다.
밴드 갭 레퍼런스 회로(10)의 구체적인 구성을 설명한다.
밴드 갭 레퍼런스 회로(10)는, 제1 단자(P1), 제2 단자(P2), 위들러(widlar)형 커런트 미러 회로(12), 부하 회로(14), 출력 회로(16)를 구비한다. 밴드 갭 레퍼런스 회로(10)는, 제1 단자(P1)와 제2 단자(P2)의 사이에, 기준 전압(Vref)을 발생한다.
위들러형 커런트 미러 회로(12)는, 제2 단자(P2)측에 설치된다. 위들러형 커런트 미러 회로(12)는, NPN형 바이폴라 트랜지스터의 제1 트랜지스터(Q11), 제2 트랜지스터(Q12) 및 이미터 저항(Re11)을 포함한다. 제1 트랜지스터(Q11)와 제2 트랜지스터(Q12)의 사이즈비는, 1:N이다.
부하 회로(14)는, 위들러형 커런트 미러 회로(12)와 제2 단자(P2)의 사이에 설치된다. 구체적으로 부하 회로(14)는, 제1 트랜지스터(Q11)의 경로 상에 설치된 제1 부하 저항(RL1)과, 제2 트랜지스터(Q12)의 경로 상에 설치된 제2 부하 저항(RL2)을 포함한다. 또한 부하 회로(14)로서 능동 부하(커런트 미러 회로)를 이용해도 된다.
출력 회로(16)는, 부하 회로(14)와 제2 트랜지스터(Q12)의 접속점(N1)의 전위(VN1)에 따른 기준 전압(Vref)을, 제1 단자(P1)와 제2 단자(P2)의 사이에 발생시킨다.
출력 회로(16)는, 제3 트랜지스터(Q13)∼제7 트랜지스터(Q17)를 포함한다. 제3 트랜지스터(Q13)(제1 증폭용 트랜지스터)의 베이스에는, 접속점(N1)의 전압(VN1)이 입력된다. 트랜지스터(Q15∼Q17)는, 트랜지스터(Q11, Q12)에 흐르는 전류에 비례한 전류를, 제3 트랜지스터(Q13)에 공급하는 바이어스 회로로서 동작한다. 제4 트랜지스터(제1 출력 트랜지스터)(Q14)는, 그 게이트에 제3 트랜지스터(Q13)의 콜렉터 전압을 받는 소스 폴로어 회로이다. 제4 트랜지스터(Q14)는, PNP형의 바이폴라 트랜지스터여도 된다.
트랜지스터(Q14∼Q17)는, 제3 트랜지스터(Q13)의 상태에 따른 전압(전류)을 출력하는 버퍼 회로로 간주할 수 있다. 또한 출력 회로(16)의 구성은 도 1의 그것에는 한정되지 않는다.
밴드 갭 레퍼런스 회로(10)에 주목하면, 제1 트랜지스터(Q11)에 흐르는 전류(IQ11)는, 이하의 식(1)로 주어진다.
IQ11＝VTN·1n(N)/Re11… (1)
여기에서 VTN은 NPN형 바이폴라 트랜지스터(Q11)의 열전압을 나타낸다. 따라서 밴드 갭 레퍼런스 회로(10)가 발생하는 기준 전압(Vref)은, 이하의 식(2)로 주어진다.
Vref＝VF＋IQ11×RL1
＝VF＋VTN·ln(N)/Re11×RL1… (2)
여기에서 VF는 바이폴라 트랜지스터(Q11)의 베이스 이미터간의 순방향 전압이다.
식(2)로 주어지는 기준 전압(Vref)은, 위로 볼록한 온도 의존성을 가진다. 이 온도 의존성은, 용도에 따라서는 불충분하고, 보다 개선된 편평한 온도 특성이 필요해지는 상황도 있다.
전류 생성 회로(40)는, 밴드 갭 레퍼런스 회로(10)의 온도 의존성을 개선하기 위해서, 온도 의존성을 가지는 보상 전류(ICOMP)를 생성하여, 밴드 갭 레퍼런스 회로(10)의 노드(N2)에 공급한다.
이하, 이러한 용도에 적합하게 이용 가능한 전류 생성 회로(40)의 구성을 설명한다. 도 2는, 실시의 형태에 관련된 전류 생성 회로(40)의 구성을 나타내는 회로도이다.
전류 생성 회로(40)는, 제1 전류원(42), 제2 전류원(44), 제1 커런트 미러 회로(46), 제2 커런트 미러 회로(48) 및 보상용 트랜지스터(Q5)를 구비한다.
제1 전류원(42)은, 양의 온도 특성을 가지는 제1 전류(I1)를 생성한다. 제1 전류원(42)은, 제1 콜렉터 저항(Rc1), 제1 트랜지스터(Q1), 제2 트랜지스터(Q2), 제1 이미터 저항(Re1)을 포함한다.
제1 콜렉터 저항(Rc1) 및 제1 트랜지스터(Q1)는, 전원 전압(Vdd)이 인가된 제1 고정 전압 단자(전원 단자)와, 접지 전압(Vgnd)이 인가된 제2 고정 전압 단자(접지 단자)의 사이에 순서대로 직렬로 설치된다. 제1 트랜지스터(Q1)는 NPN형 바이폴라 트랜지스터이며, 그 베이스와 콜렉터가 접속되어 있다.
제2 트랜지스터(Q2)는 제1 트랜지스터(Q1)와 동일 도전형의 NPN형 바이폴라 트랜지스터이며, 그 베이스는, 제1 트랜지스터(Q1)의 베이스와 접속된다. 제1 이미터 저항(Re1)은 양의 온도 특성을 가지는 폴리 저항이며, 제2 트랜지스터(Q2)의 이미터와 접지 단자의 사이에 설치된다. 제1 트랜지스터(Q1), 제2 트랜지스터(Q2) 및 제1 이미터 저항(Re1)은, 소위 위들러형의 커런트 미러 회로를 형성한다.
제1 전류원(42)은, 제2 트랜지스터(Q2)에 흐르는 콜렉터 전류를, 제1 전류(I1)로서 출력한다. 제1 이미터 저항(Re1)을 폴리 저항으로 형성함으로써, 제1 전류(I1)에는, 제1 이미터 저항(Re1)의 온도 특성이 반영되며, 양의 온도 특성을 가지는 제1 전류(I1)를 생성할 수 있다.
제2 전류원(44)은, 제2 전류(I2)를 생성한다. 제2 전류(I2)의 온도 특성은 편평한 것이 바람직하다. 제2 전류원(44)은, 제2 콜렉터 저항(Rc2), 제3 트랜지스터(Q3), 제4 트랜지스터(Q4), 제2 이미터 저항(Re2) 및 다이오드(D1)를 포함한다.
제2 콜렉터 저항(Rc2), 제3 트랜지스터(Q3) 및 다이오드(D1)는, 전원 단자와 접지 단자의 사이에 순서대로 직렬로 설치된다. 제3 트랜지스터(Q3)는 NPN형 바이폴라 트랜지스터이며, 그 베이스와 콜렉터가 접속되어 있다. 다이오드(D1)는, 베이스 콜렉터간이 접속된 NPN형의 바이폴라 트랜지스터이다. 다이오드(D1)로서, PN 접합의 다이오드를 이용해도 된다.
제4 트랜지스터(Q4)는, 제3 트랜지스터(Q3)와 동일 도전형의 NPN형 바이폴라 트랜지스터이며, 그 베이스는 제3 트랜지스터(Q3)의 베이스와 접속된다. 제2 이미터 저항(Re2)은 폴리 저항이며, 제4 트랜지스터(Q4)의 이미터와 접지 단자의 사이에 설치된다.
제2 전류원(44)은, 제4 트랜지스터(Q4)에 흐르는 콜렉터 전류를, 제2 전류(I2)로서 출력한다. 제2 이미터 저항(Re2)의 저항치는, 양의 온도 특성을 가지고, 다이오드(D1)의 순방향 전압도 양의 온도 특성을 가지므로, 이들이 상쇄함으로써, 온도 특성이 편평한 제2 전류(I2)를 생성할 수 있다.
보상용 트랜지스터(Q5)는, NPN형 바이폴라 트랜지스터이며, 제2 전류(I2)의 경로 상에 설치된다. 보상용 트랜지스터(Q5)를 전류 증폭율(β)로 할 때, 그 베이스 전류(Ib)는,
Ib＝I2/β로 주어진다. 제2 전류(I2)의 온도 특성이 편평하다고 가정하면, NPN형 바이폴라 트랜지스터의 전류 증폭율(β)은, 양의 온도 특성을 가지므로, 베이스 전류(Ib)는, 음의 온도 특성을 가진다.
제1 커런트 미러 회로(46)는, 입력 단자(50), 제1 출력 단자(52), 제2 출력 단자(54)를 구비한다. 제1 커런트 미러 회로(46)의 입력 단자(50)는, 보상용 트랜지스터(Q5)의 베이스와 접속된다. 제1 커런트 미러 회로(46)는, 보상용 트랜지스터(Q5)의 베이스 전류(Ib)를 제1 계수(K1)배하여 제3 전류(I3(＝Ib×K1))를 생성하고, 제1 출력 단자(52)로부터 출력한다. 도 2에 있어서 K1＝1이다. 즉 제3 전류(I3)도, 베이스 전류(Ib)와 마찬가지로 음의 온도 특성을 가진다.
제1 커런트 미러 회로(46)의 제1 출력 단자(52)는, 제1 전류원(42)의 출력 단자, 즉 제2 트랜지스터(Q2)의 콜렉터와 접속된다.
제1 커런트 미러 회로(46)는, 보상용 트랜지스터(Q5)의 베이스 전류(Ib)를 제2 계수(K2)배하여 제5 전류(I5(＝Ib×K2))를 생성하고, 그 제2 출력 단자(54)로부터 출력한다. 제1 커런트 미러 회로(46)의 제2 출력 단자(54)는, 전류 생성 회로(40)의 출력 단자(OUT)와 접속된다.
제1 커런트 미러 회로(46)는, 다이오드(D2), P채널 MOSFET인 트랜지스터(M1∼M6)를 포함하는 캐스코드형 커런트 미러 회로이다. 이 제1 커런트 미러 회로(46)에 의하면, 폭넓은 전류 레인지에 있어서, 안정된 미러비(K1, K2)를 얻을 수 있다.
또한, 제1 커런트 미러 회로(46)로서, 게이트와 소스가 공통으로 접속된 2개의 트랜지스터로 이루어지는 간단한 커런트 미러 회로를 이용해도 된다.
제2 커런트 미러 회로(48)의 입력 단자(60)는, 제1 전류원(42)의 출력 단자, 즉 제2 트랜지스터(Q2)의 콜렉터와 접속된다. 노드(N3)에 있어서 전류의 보존측이 성립된다.
I1＝I3＋I4
I4는, 제2 커런트 미러 회로(48)의 입력 단자(60)에 흐르는 입력 전류이다. 즉 제2 커런트 미러 회로(48)의 입력 전류(I4)는,
I4＝I1－I3로 주어지고, 제1 전류(I1)와 제3 전류(I3)의 차전류가 된다.
제2 커런트 미러 회로(48)는, 그 입력 전류(I4)를 정수배한 전류 I4’＝I4×K3을 생성하고, 그 출력 단자(62)로부터 출력한다. 제2 커런트 미러 회로(48)의 출력 단자(62)는, 전류 생성 회로(40)의 출력 단자(OUT)와 접속된다. K3은 제2 커런트 미러 회로(48)의 미러비이다. 도 2에 있어서 K3＝1이며, I4’＝I4이 성립한다.
제2 커런트 미러 회로(48)는, 제1 커런트 미러 회로(46)와 마찬가지로 캐스코드형 커런트 미러 회로이며, P채널 MOSFET인 트랜지스터(M7∼M10) 및 다이오드(D3)를 포함한다.
전류 생성 회로(40)의 출력 단자(OUT)로부터 출력되는 전류(ICOMP)는, 제4 전류(I4’)와 제5 전류(I5)의 합계 전류(I4’＋I5)가 된다.
이상이 전류 생성 회로(40)의 구성이다. 계속해서 그 동작을 설명한다. 도 3은, 도 2의 전류 생성 회로(40)의 각 전류의 온도 의존성을 나타내는 도면이다.
제1 전류(I1)는, 양의 온도 특성을 가진다. 제3 전류(I3) 및 보상용 트랜지스터(Q5)의 베이스 전류(Ib)는, 음의 온도 특성을 가진다. 제4 전류(I4)는, 제1 전류(I1)와 제3 전류(I3)의 차전류인데, 제4 전류(I4)는 반대 방향으로는 흐르지 않으므로, I3＞I1인 온도 영역(I)에서 제4 전류(I4)는 제로가 된다. I3＜I1이 되는 온도 영역(Ⅱ)에서는, 제4 전류(I4)는, 양의 온도 의존성을 가진다.
보상 전류(ICOMP)는,
ICOMP＝Ib×K2＋I4로 주어진다.
이와같이, 실시의 형태에 관련된 전류 생성 회로(40)에 의하면, 어느 중심 온도(Tc)에서 최소값을 구하고, 그로부터 온도가 낮아짐에 따라, 또한 그로부터 온도가 높아짐에 따라, 증대하는 보상 전류(ICOMP)를 생성할 수 있다.
이러한 온도 의존성을 가지는 보상 전류(ICOMP)를, 도 1의 밴드 갭 레퍼런스 회로(10)의 노드(N2)에 공급하면, 밴드 갭 레퍼런스 회로(10)에 의해 생성되는 기준 전압(Vref)의 온도 의존성을 개선할 수 있다. 도 4는, 도 1의 기준 전압 회로(100)의 출력 전압(Vref)의 온도 의존성을 나타내는 도면이다. 실선은, 도 2의 전류 생성 회로(40)가 생성하는 보상 전류(ICOMP)를 주입한 경우의 온도 의존성을 나타내고, 파선은 보상 전류(ICOMP)를 주입하지 않을 때의 온도 의존성을 나타낸다. 세로축은, 상온 25℃를 기준으로 한 상대적인 오차를 %로 표시한다.
일반적인 전자 기기의 동작 보증 온도 범위(사용 범위)는, 일예로서 －50∼150℃이다. 파선으로 표시하는 바와같이, 보상 전류(ICOMP)를 주입하지 않는 경우, 위로 볼록한 온도 의존성을 가진다. 이에 대하여, 전류 생성 회로(40)에 의해 오목형(아래로 볼록한)의 보상 전류(ICOMP)를 생성하고, 이를 밴드 갭 레퍼런스 회로(10)에 주입함으로써, 사용 범위에 있어서의 온도 의존성을 크게 개선할 수 있다.
또한 도 3의 중심 온도(Tc)는, 오차가 작아지도록 설계하면 된다. 중심 온도(Tc)의 조정은, 도 2의 커런트 미러 회로의 계수(K1∼K3)에 의해 최적화할 수 있다.
이상, 본 발명에 대해서, 실시의 형태에 의거하여 설명했다. 이 실시의 형태는 예시이며, 이들 각 구성 요소나 각 처리 프로세스, 이들의 조합에는, 다양한 변형예가 존재할 수 있다. 이하, 이러한 변형예에 대해서 설명한다.
(제1의 변형예)
도 2의 전류 생성 회로(40)가 생성하는 보상 전류(ICOMP)는, 전류 생성 회로(40)의 저온과 고온의 양쪽의 온도 의존성을 개선할 수 있었다. 이에 대하여, 기준 전압 회로(100)의 용도에 따라서는, 저온만의 온도 의존성을 개선하면 되는 경우도 있다. 제1의 변형예는, 이러한 용도에 이용 가능한 전류 생성 회로(40a)에 관한 것이다. 도 5는, 제1의 변형예에 관련된 전류 생성 회로(40a)의 구성을 나타내는 회로도이다.
도 5의 전류 생성 회로(40a)는, 제2 전류원(44), 보상용 트랜지스터(Q5), 제1 커런트 미러 회로(46)를 구비한다. 각각의 구성에 대해서는 이미 설명했기 때문에 생략한다. 전류 생성 회로(40a)는, 보상용 트랜지스터(Q5)의 베이스 전류(Ib)에 따른 제3 전류(I3)를 보상 전류(ICOMP)로서 출력한다.
이 전류 생성 회로(40a)에 의하면, 도 3의 음의 온도 특성을 가지는 보상 전류(ICOMP)를 생성할 수 있다.
도 4의 일점 쇄선은, 도 5의 전류 생성 회로(40a)가 생성하는 보상 전류(ICOMP)를 주입한 경우의 온도 의존성을 나타낸다. 음의 온도 특성을 가지는 보상 전류(ICOMP)를, 도 1의 밴드 갭 레퍼런스 회로(10)의 노드(N2)에 공급하면, 밴드 갭 레퍼런스 회로(10)에 의해 생성되는 기준 전압(Vref)이 낮은 온도 영역에 있어서의 온도 의존성을 개선할 수 있다.
(제2의 변형예)
기준 전압 회로(100)의 용도에 따라서는, 고온만의 온도 의존성을 개선하면 되는 경우도 있다. 예를 들면 LED 드라이버는, 기준 전압(Vref)에 의거하여 LED의 구동 전류를 생성하는데, 발열에 의해 IC의 온도가 높아지기 쉽다. 따라서 특히 고온 영역에서 기준 전압(Vref)의 온도 의존성의 개선이 요구된다. 제2의 변형예는, 이러한 용도에 이용 가능한 전류 생성 회로(40b)에 관한 것이다. 도 6은, 제2의 변형예에 관련된 전류 생성 회로(40b)의 구성을 나타내는 회로도이다.
도 6의 전류 생성 회로(40b)는, 제1 전류원(42), 제2 전류원(44), 제1 커런트 미러 회로(46), 제2 커런트 미러 회로(48)를 구비한다. 이 전류 생성 회로(40b)는 제2 커런트 미러 회로(48)의 출력 전류(I4’), 바꿔 말하면 제1 전류(I1)와 제3 전류(I3)의 차에 비례한 전류를, 보상 전류(ICOMP)로서 출력한다.
이 전류 생성 회로(40b)에 의하면, 도 3에 도시하는 제4 전류(I4)와 마찬가지로, 어느 온도보다 낮은 영역(I)에서 편평하고, 그보다 높은 온도 영역(Ⅱ)에서 양의 온도 특성을 가지는 보상 전류(ICOMP)를 생성할 수 있다.
이러한 보상 전류(ICOMP)를 도 1의 기준 전압 회로(100)에 주입하면, 온도가 높은 온도 영역의 온도 의존성을 개선할 수 있다.
상술한 몇개의 전류 생성 회로(40)에 의해 생성한 보상 전류(ICOMP)를 주입해야 할 노드는, 도 1의 노드(N2)에 한정되지 않는다. 예를 들면 전류 생성 회로(40)를, 보상 전류(ICOMP)를 빨아들이는 형식(씽크형)으로 구성하고, 그 출력 단자(OUT)를, 제5 트랜지스터(Q15)의 콜렉터인 노드(N2’)와 접속해도, 동일한 보상 효과를 얻을 수 있다.
또한 밴드 갭 레퍼런스 회로(10)의 구성은 도 1의 그것에 한정되지 않고, 별도의 구성이어도 된다. 당업자라면, 밴드 갭 레퍼런스 회로(10)의 회로 형식에 따라, 전류 생성 회로(40)가 생성한 보상 전류(ICOMP)를 어떠한 노드와 접속해야 할지를 적절하게 설계할 수 있다.
다시 말하면, 전류 생성 회로(40)의 용도는, 밴드 갭 레퍼런스 회로(10)의 온도 특성의 개선에 한정되지 않고, 상술한 것과 같은 온도 의존성을 가지는 전류(ICOMP)는, 다양한 용도에 이용할 수 있다.
실시의 형태에 의거하여, 구체적인 어구를 이용하여 본 발명을 설명했는데, 실시의 형태는, 본 발명의 원리, 응용을 나타내는데 불구하고, 실시의 형태에는, 청구의 범위에 규정된 본 발명의 사상을 일탈하지 않는 범위에 있어서, 많은 변형예나 배치의 변경이 인정된다.
100 : 기준 전압 회로 10 : 밴드 갭 레퍼런스 회로
P1 : 제1 단자 P2 : 제2 단자
12 : 위들러형 커런트 미러 회로 14 : 부하 회로
16 : 출력 회로 30 : 전류원
40 : 전류 생성 회로 Q1 : 제1 트랜지스터
Q2 : 제2 트랜지스터 Q3 : 제3 트랜지스터
Q4 : 제4 트랜지스터 Q5 : 보상용 트랜지스터
Rc1 : 제1 콜렉터 저항 Rc2 : 제2 콜렉터 저항
Re1 : 제1 이미터 저항 Re2 : 제2 이미터 저항
D1 : 다이오드 42 : 제1 전류원
44 : 제2 전류원 46 : 제1 커런트 미러 회로
48 : 제2 커런트 미러 회로 Vref : 기준 전압

Claims (12)

  1. 양의 온도 특성을 가지는 제1 전류를 생성하는 제1 전류원과,
    제2 전류를 생성하는 제2 전류원과,
    상기 제2 전류의 경로 상에 설치된, NPN형 바이폴라 트랜지스터인 보상용 트랜지스터와,
    상기 보상용 트랜지스터의 베이스 전류를 제1 계수배하여 제3 전류를 생성하는 제1 커런트 미러 회로를 구비하고, 상기 제1 전류와 상기 제3 전류의 차에 비례한 제4 전류를 출력하는 것을 특징으로 하는 전류 생성 회로.
  2. 청구항 1에 있어서,
    상기 제1 커런트 미러 회로는, 상기 보상용 트랜지스터의 베이스 전류를 제2계수배하여 제5 전류를 생성하도록 구성되고,
    상기 제4 전류를 대신하여, 상기 제4 전류와 상기 제5 전류의 합에 비례한 제6 전류를 출력하는 것을 특징으로 하는 전류 생성 회로.
  3. 청구항 1에 있어서,
    상기 제1 전류원은,
    제1 고정 전압 단자와 제2 고정 전압 단자의 사이에 순서대로 직렬로 설치된, 제1 콜렉터 저항 및 그 베이스 콜렉터간이 접속된 NPN형 바이폴라 트랜지스터인 제1 트랜지스터와,
    그 베이스가 상기 제1 트랜지스터의 베이스와 접속된 NPN형 바이폴라 트랜지스터인 제2 트랜지스터와,
    상기 제2 트랜지스터의 이미터와 상기 제2 고정 전압 단자의 사이에 설치된 폴리 저항인 제1 이미터 저항을 포함하고,
    상기 제2 트랜지스터에 흐르는 전류를, 상기 제1 전류로서 출력하는 것을 특징으로 하는 전류 생성 회로.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 제2 전류원은,
    제1 고정 전압 단자와 제2 고정 전압 단자의 사이에 순서대로 직렬로 설치된, 제2 콜렉터 저항, 그 베이스 콜렉터간이 접속된 NPN형 바이폴라 트랜지스터인 제3 트랜지스터, 및 다이오드와,
    그 베이스가 상기 제3 트랜지스터의 베이스와 접속된 NPN형 바이폴라 트랜지스터인 제4 트랜지스터와,
    상기 제4 트랜지스터의 이미터와 상기 제2 고정 전압 단자의 사이에 설치된 폴리 저항인 제2 이미터 저항을 포함하고,
    상기 제4 트랜지스터에 흐르는 전류를, 상기 제2 전류로서 출력하는 것을 특징으로 하는 전류 생성 회로.
  5. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 제1 커런트 미러 회로는, P채널 MOSFET를 이용하여 구성되는 것을 특징으로 하는 전류 생성 회로.
  6. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 제1 커런트 미러 회로는, 캐스코드형 커런트 미러 회로인 것을 특징으로 하는 전류 생성 회로.
  7. 삭제
  8. 제2 전류를 생성하는 제2 전류원과,
    상기 제2 전류의 경로 상에 설치된, NPN형 바이폴라 트랜지스터인 보상용 트랜지스터와,
    상기 보상용 트랜지스터의 베이스 전류를 제1 계수배하여 제3 전류를 생성하는 제1 커런트 미러 회로를 구비하고, 상기 제3 전류에 따른 전류를 출력하는 것을 특징으로 하고,
    상기 제2 전류원은,
    제1 고정 전압 단자와 제2 고정 전압 단자의 사이에 순서대로 직렬로 설치된, 제2 콜렉터 저항, 그 베이스 콜렉터간이 접속된 NPN형 바이폴라 트랜지스터인 제3 트랜지스터, 및 다이오드와,
    그 베이스가 상기 제3 트랜지스터의 베이스와 접속된 NPN형 바이폴라 트랜지스터인 제4 트랜지스터와,
    상기 제4 트랜지스터의 이미터와 상기 제2 고정 전압 단자의 사이에 설치된 폴리 저항인 제2 이미터 저항을 포함하고,
    상기 제4 트랜지스터에 흐르는 전류를, 상기 제2 전류로서 출력하는 것을 특징으로 하는 전류 생성 회로.
  9. 제1 고정 전압 단자와 제2 고정 전압 단자의 사이에 순서대로 직렬로 설치된, 제1 콜렉터 저항 및 그 베이스 콜렉터간이 접속된 NPN형 바이폴라 트랜지스터인 제1 트랜지스터와,
    그 베이스가 상기 제1 트랜지스터의 베이스와 접속된 NPN형 바이폴라 트랜지스터인 제2 트랜지스터와,
    상기 제2 트랜지스터의 이미터와 상기 제2 고정 전압 단자의 사이에 설치된 폴리 저항인 제1 이미터 저항과,
    상기 제1 고정 전압 단자와 상기 제2 고정 전압 단자의 사이에 순서대로 직렬로 설치된, 제2 콜렉터 저항, 그 베이스 콜렉터간이 접속된 NPN형 바이폴라 트랜지스터인 제3 트랜지스터, 및 다이오드와,
    그 베이스가 상기 제3 트랜지스터의 베이스와 접속된 NPN형 바이폴라 트랜지스터인 제4 트랜지스터와,
    상기 제4 트랜지스터의 이미터와 상기 제2 고정 전압 단자의 사이에 설치된 폴리 저항인 제2 이미터 저항과,
    상기 제4 트랜지스터의 콜렉터와 상기 제1 고정 전압 단자의 사이에 설치된 NPN형 바이폴라 트랜지스터인 보상용 트랜지스터와,
    그 입력 단자가 상기 보상용 트랜지스터의 베이스에 접속되고, 그 제1 출력 단자가 상기 제2 트랜지스터 콜렉터와 접속된 제1 커런트 미러 회로와,
    그 입력 단자가 상기 제2 트랜지스터의 콜렉터와 접속된 제2 커런트 미러 회로를 구비하고, 상기 제2 커런트 미러 회로의 출력 전류를 출력하는 것을 특징으로 하는 전류 생성 회로.
  10. 청구항 9에 있어서,
    상기 제1 커런트 미러 회로는, 제2 출력 단자로부터 상기 보상용 트랜지스터의 베이스 전류를 제2 계수배한 전류를 출력하도록 구성되고,
    상기 제1 커런트 미러 회로의 제2 출력 단자는 상기 제2 커런트 미러 회로의 출력 단자와 접속되고,
    상기 제1 커런트 미러 회로의 제2 출력 단자로부터 출력되는 전류와 상기 제2 커런트 미러 회로의 출력 단자로부터 출력되는 전류의 합계 전류를 출력하는 것을 특징으로 하는 전류 생성 회로.
  11. 제1 고정 전압 단자와 제2 고정 전압 단자의 사이에 순서대로 직렬로 설치된, 제2 콜렉터 저항, 그 베이스 콜렉터간이 접속된 NPN형 바이폴라 트랜지스터인 제3 트랜지스터, 및 다이오드와,
    그 베이스가 상기 제3 트랜지스터의 베이스와 접속된 NPN형 바이폴라 트랜지스터인 제4 트랜지스터와,
    상기 제4 트랜지스터의 이미터와 상기 제2 고정 전압 단자의 사이에 설치된 폴리 저항인 제2 이미터 저항과,
    상기 제4 트랜지스터의 콜렉터와 상기 제1 고정 전압 단자의 사이에 설치된 NPN형 바이폴라 트랜지스터인 보상용 트랜지스터와,
    그 입력 단자가 상기 보상용 트랜지스터의 베이스에 접속된 제1 커런트 미러 회로를 구비하고, 상기 제1 커런트 미러 회로의 출력 전류를 출력하는 것을 특징으로 하는 전류 생성 회로.
  12. 밴드 갭 레퍼런스 회로와,
    상기 밴드 갭 레퍼런스 회로의 하나의 노드에 접속되는 청구항 1 내지 청구항 3, 청구항 8 내지 청구항 11중 어느 한 항에 기재된 전류 생성 회로를 구비하는 것을 특징으로 하는 기준 전압 회로.
KR1020110038895A 2010-04-27 2011-04-26 전류 생성 회로 및 이를 이용한 기준 전압 회로 KR101863365B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010102114A JP5554134B2 (ja) 2010-04-27 2010-04-27 電流生成回路およびそれを用いた基準電圧回路
JPJP-P-2010-102114 2010-04-27

Publications (2)

Publication Number Publication Date
KR20110119571A KR20110119571A (ko) 2011-11-02
KR101863365B1 true KR101863365B1 (ko) 2018-05-31

Family

ID=45322193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110038895A KR101863365B1 (ko) 2010-04-27 2011-04-26 전류 생성 회로 및 이를 이용한 기준 전압 회로

Country Status (4)

Country Link
US (1) US8749219B2 (ko)
JP (1) JP5554134B2 (ko)
KR (1) KR101863365B1 (ko)
CN (1) CN102298412B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8829883B2 (en) * 2011-09-09 2014-09-09 Atmel Corporation Leakage-current compensation for a voltage regulator
KR20160062491A (ko) * 2014-11-25 2016-06-02 에스케이하이닉스 주식회사 온도 센서
US9886047B2 (en) 2015-05-01 2018-02-06 Rohm Co., Ltd. Reference voltage generation circuit including resistor arrangements
US9946289B1 (en) * 2015-12-08 2018-04-17 Marvell International Ltd. Bias current generator having blended temperature response
TWI646796B (zh) * 2017-02-14 2019-01-01 旺宏電子股份有限公司 電流平坦化電路、電流補償電路與其相關的控制方法
CN107656569B (zh) * 2017-10-10 2022-11-25 杭州百隆电子有限公司 一种带隙基准源
CN111448531B (zh) * 2017-12-05 2022-09-09 赛灵思公司 可编程温度系数模拟二阶曲率补偿电压参考以及电压参考电路的微调技术
EP3546956B1 (en) 2018-03-29 2020-10-14 AMS Sensors UK Limited Circuit for measuring a resistance
JP7161950B2 (ja) * 2019-01-30 2022-10-27 日清紡マイクロデバイス株式会社 基準電流源回路
US11112315B1 (en) * 2020-06-09 2021-09-07 Qualcomm Incorporated Blending temperature-dependent currents to generate bias current with temperature dependent profile
WO2023120433A1 (ja) * 2021-12-24 2023-06-29 ローム株式会社 電流生成回路および半導体集積回路
CN115390611B (zh) * 2022-09-13 2024-01-23 思瑞浦微电子科技（苏州）股份有限公司 带隙基准电路、基极电流补偿方法及芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2613944B2 (ja) 1989-09-28 1997-05-28 日本電気アイシーマイコンシステム株式会社 電流ミラー回路
JP2004362475A (ja) * 2003-06-06 2004-12-24 Sharp Corp 基準電圧発生装置、受光アンプ回路および光ディスク装置
JP2009130892A (ja) 2007-11-28 2009-06-11 Toshiba Corp 温度補償回路

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2412850A1 (fr) * 1977-04-26 1979-07-20 Suwa Seikosha Kk Circuit integre a semi-conducteurs
US4792748A (en) * 1987-11-17 1988-12-20 Burr-Brown Corporation Two-terminal temperature-compensated current source circuit
JP2793393B2 (ja) * 1991-09-25 1998-09-03 日本電気株式会社 バンドギャップリファレンス回路
JPH06110573A (ja) * 1992-09-29 1994-04-22 Nec Ic Microcomput Syst Ltd 定電圧回路
JP3091801B2 (ja) * 1993-02-09 2000-09-25 松下電器産業株式会社 電流発生装置
US6600302B2 (en) * 2001-10-31 2003-07-29 Hewlett-Packard Development Company, L.P. Voltage stabilization circuit
GB2425419B (en) * 2002-10-01 2007-05-02 Wolfson Microelectronics Plc Temperature sensing apparatus and methods
US6815941B2 (en) * 2003-02-05 2004-11-09 United Memories, Inc. Bandgap reference circuit
US6954058B2 (en) * 2003-03-18 2005-10-11 Denso Corporation Constant current supply device
GB2404460B (en) * 2003-07-31 2006-09-06 Zetex Plc A temperature independent low voltage reference circuit
JP4433790B2 (ja) * 2003-12-25 2010-03-17 株式会社デンソー 定電圧回路
US7106041B1 (en) * 2004-06-14 2006-09-12 Analog Devices, Inc. Current mirror apparatus and method for reduced early effect
JP2006074129A (ja) * 2004-08-31 2006-03-16 Sanyo Electric Co Ltd 温度特性補正回路
EP1810108A1 (en) * 2004-10-08 2007-07-25 Freescale Semiconductor, Inc. Reference circuit
WO2006051486A2 (en) 2004-11-11 2006-05-18 Koninklijke Philips Electronics N.V. All npn-transistor ptat current source
US7486065B2 (en) * 2005-02-07 2009-02-03 Via Technologies, Inc. Reference voltage generator and method for generating a bias-insensitive reference voltage
JP2006221370A (ja) * 2005-02-09 2006-08-24 Toyota Motor Corp 定電圧発生回路
JP2007200233A (ja) * 2006-01-30 2007-08-09 Nec Electronics Corp ダイオードの非直線性を補償した基準電圧回路
KR100712555B1 (ko) * 2006-05-26 2007-05-02 삼성전자주식회사 기준전류 발생방법 및 이를 이용하는 전류 기준회로
US7768248B1 (en) * 2006-10-31 2010-08-03 Impinj, Inc. Devices, systems and methods for generating reference current from voltage differential having low temperature coefficient
WO2009037532A1 (en) * 2007-09-21 2009-03-26 Freescale Semiconductor, Inc. Band-gap voltage reference circuit
JP5285371B2 (ja) * 2008-09-22 2013-09-11 セイコーインスツル株式会社 バンドギャップ基準電圧回路
US7728575B1 (en) * 2008-12-18 2010-06-01 Texas Instruments Incorporated Methods and apparatus for higher-order correction of a bandgap voltage reference
JP5315981B2 (ja) * 2008-12-24 2013-10-16 富士通セミコンダクター株式会社 電流生成回路、電流生成方法及び電子機器
US7932772B1 (en) * 2009-11-02 2011-04-26 Delphia Technologies, Inc. Curvature-compensated band-gap voltage reference circuit
JP5475598B2 (ja) * 2010-09-07 2014-04-16 株式会社東芝 基準電流発生回路
TWI418968B (zh) * 2010-09-21 2013-12-11 Novatek Microelectronics Corp 參考電壓與參考電流產生電路及方法
JP5722015B2 (ja) * 2010-12-06 2015-05-20 ラピスセミコンダクタ株式会社 基準電流出力装置及び基準電流出力方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2613944B2 (ja) 1989-09-28 1997-05-28 日本電気アイシーマイコンシステム株式会社 電流ミラー回路
JP2004362475A (ja) * 2003-06-06 2004-12-24 Sharp Corp 基準電圧発生装置、受光アンプ回路および光ディスク装置
JP2009130892A (ja) 2007-11-28 2009-06-11 Toshiba Corp 温度補償回路

Also Published As

Publication number Publication date
CN102298412A (zh) 2011-12-28
JP2011232931A (ja) 2011-11-17
US8749219B2 (en) 2014-06-10
CN102298412B (zh) 2014-12-31
KR20110119571A (ko) 2011-11-02
US20120119724A1 (en) 2012-05-17
JP5554134B2 (ja) 2014-07-23

Similar Documents

Publication Publication Date Title
KR101863365B1 (ko) 전류 생성 회로 및 이를 이용한 기준 전압 회로
US6661713B1 (en) Bandgap reference circuit
US7902912B2 (en) Bias current generator
US8786271B2 (en) Circuit and method for generating reference voltage and reference current
JP5326648B2 (ja) 基準信号発生回路
JP2007524944A (ja) Ｃｍｏｓ定電圧発生器
EP0072589A2 (en) Current stabilizing arrangement
KR102544302B1 (ko) 밴드갭 레퍼런스 회로
US7944272B2 (en) Constant current circuit
US6630859B1 (en) Low voltage supply band gap circuit at low power process
US20050179496A1 (en) Operational amplifier
US10141897B2 (en) Source follower
WO2006090452A1 (ja) 基準電圧発生回路
JP5554081B2 (ja) 基準電圧回路
CN112306129B (zh) 参考电压产生电路
US4577119A (en) Trimless bandgap reference voltage generator
JP2000124744A (ja) 定電圧発生回路
CN109391234B (zh) 差动放大电路
CN100429865C (zh) 恒定电流产生电路
US7362166B2 (en) Apparatus for polarity-inversion-protected supplying of an electronic component with an intermediate voltage from a supply voltage
KR20050106885A (ko) 온도의 변화에 관계없는 기준전압과 기준전류를 공급하는기준전압 및 전류 발생기
US20240176378A1 (en) Band gap reference circuit under low supply voltage
TWI827090B (zh) 驅動電路與其電路系統
WO2021111994A1 (ja) 基準電圧生成回路
US7411441B2 (en) Bias circuitry

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant