CN102298412B - 电流生成电路及使用它的基准电压电路 - Google Patents

电流生成电路及使用它的基准电压电路 Download PDF

Info

Publication number
CN102298412B
CN102298412B CN201110106199.2A CN201110106199A CN102298412B CN 102298412 B CN102298412 B CN 102298412B CN 201110106199 A CN201110106199 A CN 201110106199A CN 102298412 B CN102298412 B CN 102298412B
Authority
CN
China
Prior art keywords
current
transistor
electric current
circuit
generating circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110106199.2A
Other languages
English (en)
Other versions
CN102298412A (zh
Inventor
菊池弘基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN102298412A publication Critical patent/CN102298412A/zh
Application granted granted Critical
Publication of CN102298412B publication Critical patent/CN102298412B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
    • G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/225—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage producing a current or voltage as a predetermined function of the temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明提供可生成具有温度依赖性的电流的电流生成电路。第1电流源(42)生成具有正的温度特性的第1电流(I1)。第2电流源(44)生成第2电流(I2)。第1电流镜电路(46)将设置在第2电流I2的路径上。将NPN型双极晶体管即补偿用晶体管(Q5)的基极电流(Ib)乘以第1系数(K1)倍而生成第3电流(I3)。第2电流镜电路(48)生成与第1电流(I1)和第3电流(I3)之差成比例的第4电流(I4’)。电流生成电路(40)输出与基极电流(Ib)成比例的第5电流(I5)和第4电流(I4’)的合计电流。

Description

电流生成电路及使用它的基准电压电路
技术领域
本发明涉及电流生成电路。
背景技术
在半导体集成电路中，在无论电源电压变动或温度变动如何都生成一定的电压的目的下，采用带隙基准电压电路(也称为带隙基准(BGR)电路(bandgap reference circuit))。在专利文献1中，公开了一例BGR电路。
专利文献1中记载的BGR电路，能够对于电源电压和温度生成稳定的基准电压Vref，但温度系数δVref/δT不完全为零，有因用途而不充分的情况。
[现有技术文献]
[专利文献]
[专利文献1]特开平5-088767号公报
[非专利文献1]PAUL R.GRAY，PAUL J.HURST，STEPHEN H.LEWIS，ROBERT G.MEYER、ANALYSIS AND DESING OF ANALOG INTEGRATEDCIRCUIT 4th Edition、JOHN WILEY & SONS，INC.pp.229-336
发明内容
发明要解决的课题
本发明人研究了有关这样的带隙基准电路的温度依赖性的结果，完成了认识以下课题。
带隙基准电路的输出电压的温度依赖性为向上凸(碗形)，其电压电平以常温25～30℃作为峰值(peak)，在比其高温和低温时下降。
这里，如果能够生成在常温中为平坦的，在高温和/或低温中增加的电流，则使用这种电流，能够改善带隙基准电路的温度特性。
本发明鉴于这样的课题而完成，其一形态的例示性的目的之一在于，提供可生成具有温度依赖性的电流的电流生成电路。
用于解决课题的方案
本发明的一形态涉及电流生成电路。该电流生成电路包括：生成具有正的温度特性的第1电流的第1电流源；生成第2电流的第2电流源；补偿用晶体管，其为NPN型双极晶体管，设置在第2电流的路径上；以及将补偿用晶体管的基极电流乘以第1系数倍而生成第3电流的第1电流镜电路，该电流生成电路输出与第1电流和第3电流之差成比例的第4电流。
根据该形态，在某一温度以下具有一定电平(level)，在比某一温度高时，可以生成随着温度增大的电流。
第1电流镜电路也可以将补偿用晶体管的基极电流乘以第2系数倍而生成第5电流。电流生成电路也可以输出与第4电流和第5电流之差成比例的第6电流，取代输出第4电流。
根据该形态，以某一温度取最小值，可以生成随着温度偏离该最小值而增大的电流。
第1电流源也可以包括：第1集电极电阻和第1晶体管，依次串联地设置在第1固定电压端子和第2固定电压端子之间，第1晶体管为NPN型双极晶体管，其基极-发射极间进行了连接；第2晶体管，其为NPN型双极晶体管，其基极与第1晶体管的基极连接；以及第1发射极电阻，其为多晶硅电阻，设置在第2晶体管的发射极和第2固定电压端子之间。第1电流源也可以将流过第2晶体管的电流作为第1电流输出。
多晶硅电阻具有正的温度特性。因此，根据该第1电流源，可以生成具有正的温度特性的第1电流。
第2电流源也可以包括：第2集电极电阻、第3晶体管及二极管，依次串联地设置在第1固定电压端子和第2固定电压端子之间，第3晶体管为NPN型双极晶体管，其基极-发射极间进行了连接；第4晶体管，其为NPN型双极晶体管，其基极与第3晶体管的基极连接；以及第2发射极电阻，其为多晶硅电阻，设置在第4晶体管的发射极和第2固定电压端子之间。第2电流源也可以将流过第4晶体管的电流作为第2电流输出。
根据该第2电流源，通过二极管可以抵消多晶硅电阻即第2发射极电阻的温度特性，所以可以生成温度特性平坦的第2电流。
第1电流镜电路也可以使用P沟道MOSFET构成。第1电流镜电路也可以是共源共栅型电流镜电路。
本发明的另一形态也是电流生成电路。该电流生成电路包括：生成第2电流的第2电流源；补偿用晶体管，其为NPN型双极晶体管，设置在第2电流的路径上；以及将补偿用晶体管的基极电流乘以第1系数倍而生成第3电流的第1电流镜电路，该电流生成电路输出与第3电流对应的电流。
根据该形态，可以生成随着温度降低而增大的电流。
第2电流源也可以包括：第2集电极电阻、第3晶体管及二极管，依次串联地设置在第1固定电压端子和第2固定电压端子之间，第3晶体管为NPN型双极晶体管，其基极-发射极间进行连接；第4晶体管，其为NPN型双极晶体管，其基极与第3晶体管的基极连接；以及第2发射极电阻，其为多晶硅电阻，设置在第4晶体管的发射极和第2固定电压端子之间。第2电流源也可以将流过第4晶体管的电流作为第2电流输出。
本发明的再一形态也是电流生成电路。该电流生成电路包括：第1集电极电阻和第1晶体管，依次串联地设置在第1固定电压端子和第2固定电压端子之间，第1晶体管为NPN型双极晶体管，其基极-发射极间进行了连接；第2晶体管，其为NPN型双极晶体管，其基极与第1晶体管的基极连接；第1发射极电阻，其为多晶硅电阻，设置在第2晶体管的发射极和第2固定电压端子之间；第2集电极电阻、第3晶体管及二极管，依次串联地设置在第1固定电压端子和第2固定电压端子之间，第3晶体管为NPN型双极晶体管，其基极-发射极间进行了连接；第4晶体管，其为NPN型双极晶体管，其基极与第3晶体管的基极连接；第2发射极电阻，其为多晶硅电阻，设置在第4晶体管的发射极和第2固定电压端子之间；补偿用晶体管，其为NPN型双极晶体管，设置在第4晶体管的集电极和第1固定电压端子之间；其输入端子连接到补偿用晶体管的基极，其第1输出端子与第2晶体管的集电极连接的第1电流镜电路；以及其输入端子与第2晶体管的集电极连接的第2电流镜电路，该电流生成电路输出第2电流镜电路的输出电流。
根据该形态，在某一温度以下具有一定电平，在比某一温度高时，可以生成随着温度而增大的电流。
第1电流镜电路也可以构成为从第2输出端子输出将补偿用晶体管的基极电流乘以了第2系数倍的电流。第1电流镜电路的第2输出端子也可以与第2电流镜电路的输出端子连接。电流生成电路也可以输出从第1电流镜电路的第2输出端子输出的电流和从第2电流镜电路的输出端子输出的电流的合计电流。
根据该形态，以某一温度取最小值，可以生成随着温度偏离该最小值而增大的电流。
本发明的又一形态也是电流生成电路。该电流生成电路包括：第2集电极电阻、第3晶体管及二极管，依次串联地设置在第1固定电压端子和第2固定电压端子之间，第3晶体管为NPN型双极晶体管，其基极-发射极间进行了连接；第4晶体管，其为NPN型双极晶体管，其基极与第3晶体管的基极连接；第2发射极电阻，其为多晶硅电阻，设置在第4晶体管的发射极和第2固定电压端子之间；补偿用晶体管，其为NPN型双极晶体管，设置在第4晶体管的集电极和第1固定电压端子之间；以及其输入端子连接到补偿用晶体管的基极的第1电流镜电路，该电流生成电路输出第1电流镜电路的输出电流。
根据该形态，可以生成随着温度降低而增大的电流。
本发明的再一形态是基准电压电路。该基准电压电路包括：带隙基准电路；以及连接到带隙基准电路的一个节点上的上述任何一个形态的电流生成电路。
根据该形态，能够改善带隙基准电路的输出电压的温度特性。
再有，以上的构成要素的任意的组合或将本发明的结构要素或表现在方法、装置、系统等之间相互地置换所得的方案，作为本发明的形态是有效的。
发明效果
根据本发明的一些形态，可以生成具有温度依赖性的电流。
附图说明
图1是表示实施方式的基准电压电路的结构的电路图。
图2是表示实施方式的电流生成电路的结构的电路图。
图3是表示图2的电流生成电路的各个电流的温度依赖性的图。
图4是表示图1的基准电压电路的输出电压Vref的温度依赖性的图。
图5是表示第1变形例的电流生成电路的结构的电路图。
图6是表示第2变形例的电流生成电路的结构的电路图。
标号说明
100...基准电压电路、10...带隙基准电路、P1...第1端子、P2...第2端子、12...宽镜型电流镜电路、14...负载电路、16...输出电路、30...电流源、40...电流生成电路、Q1...第1晶体管、Q2...第2晶体管、Q3...第3晶体管、Q4...第4晶体管、Q5...补偿用晶体管、Rc1...第1集电极电阻、Rc2...第2集电极电阻、Re1...第1发射极电阻、Re2...第2发射极电阻、D1...二极管、42...第1电流源、44...第2电流源、46...第1电流镜电路、48...第2电流镜电路、Vref...基准电压
具体实施方式
以下，根据优选的实施方式并参照附图说明本发明。在各个附图中所示的相同或同等的结构要素、构件、处理上附加相同的标号，并省略相应重复的说明。此外，实施方式不是限定发明而是例示，实施方式所记述的所有特征或其组合不一定是发明的本质特征或组合。
在本说明书中，所谓“构件A与构件B连接了的状态”，除了构件A与构件B物理性直接地连接的情况外，还包括构件A与构件B通过不对电连接状态产生影响的其他构件间接地连接的情况。
同样地，所谓“构件C被设置在构件A与构件B之间的状态”，除构件A与构件C、或构件B与构件C直接地连接的情况外，还包括通过不对电连接状态产生影响的其他构件间接地连接的情况。
图1是表示实施方式的基准电压电路100的结构的电路图。基准电压电路100包括带隙基准电路10、电流源30、电流生成电路40。
电流源30和带隙基准电路10依次串联地叠置于(stack)被施加电源电压Vcc的第1固定电压端子(电源端子)和被施加接地电压Vgnd的第2固定电压端子(接地端子)之间。带隙基准电路10在其两端间产生基准电压Vref。
下面说明带隙基准电路10的具体结构。
带隙基准电路10包括第1端子P1、第2端子P2、宽镜型电流镜电路12、负载电路14、输出电路16。带隙基准电路10在第1端子P1和第2端子P2之间产生基准电压Vref。
宽镜型电流镜电路12设置在第2端子P2侧。宽镜型电流镜电路12包括NPN型双极晶体管的第1晶体管Q11、第2晶体管Q12和发射极电阻Re11。第1晶体管Q11和第2晶体管Q12的尺寸比(size ratio)为1∶N。
负载电路14设置在宽镜型电流镜电路12和第2端子P2之间。具体地说，负载电路14包括设置在第1晶体管Q11的路径上的第1负载电阻RL1和设置在第2晶体管Q12的路径上的第2负载电阻RL2。再有，也可以使用有源负载(电流镜电路)作为负载电路14。
输出电路16在第1端子P1和第2端子P2之间产生与负载电路14和第2晶体管Q12的连接点N1的电位VN1对应的基准电压Vref。
输出电路16包括第3晶体管Q13～第7晶体管Q17。第3晶体管Q13(第1放大用晶体管)的基极上，被输入连接点N1的电压VN1。晶体管Q15～晶体管Q17具有作为将与流过晶体管Q11、Q12的电流成比例的电流供给到第3晶体管Q13的偏置电路的功能。第4晶体管(第1输出晶体管)Q14是在其栅极上接受第3晶体管Q13的集电极电压的源极跟随器电路。第4晶体管Q14也可以是PNP型的双极晶体管。
晶体管Q14～Q17可以看作输出与第3晶体管Q13的状态对应的电压(电流)的缓冲器电路。再有，输出电路16的结构不限于图1的结构。
着眼于带隙基准电路10时，流过第1晶体管Q11的电流IQ11按以下的式(1)提供。
IQ11＝VTN·In(N)/Re11              ...(1)
其中，VTN表示NPN型双极晶体管Q11的热电压。因此，带隙基准电路10产生的基准电压Vref按以下的式(2)提供。
Vref＝VF+IQ11×RL1
＝VF+VTN·In(N)/Re11×RL1          ...(2)
其中，VF是双极晶体管Q11的基极-发射极间间的正向电压。
按式(2)提供的基准电压Vref具有向上凸的温度依赖性。该温度依赖性因用途而不足，还有需要进一步改善了的平坦的温度特性的状况。
为了改善带隙基准电路10的温度依赖性，电流生成电路40生成具有温度依赖性的补偿电流ICOMP，并供给到带隙基准电路10的节点N2。
以下，说明可适合于用于这样的用途的电流生成电路40的结构。图2是表示实施方式的电流生成电路40的结构的电路图。
电流生成电路40包括第1电流源42、第2电流源44、第1电流镜电路46、第2电流镜电路48和补偿用晶体管Q5。
第1电流源42生成具有正的温度特性的第1电流I1。第1电流源42包括第1集电极电阻Rc1、第1晶体管Q1、第2晶体管Q2、第1发射极电阻Re1。
第1集电极电阻Rc1和第1晶体管Q1依次串联地设置在被施加了电源电压Vdd的第1固定电压端子(电源端子)和被施加了接地电压Vgnd的第2固定电压端子(接地端子)之间。第1晶体管Q1是NPN型双极晶体管，其基极和集电极被连接。
第2晶体管Q2是与第1晶体管Q1相同导电型的NPN型双极晶体管，其基极与第1晶体管Q1的基极连接。第1发射极电阻Re1是具有正的温度特性的多晶硅电阻，设置在第2晶体管Q2的发射极和接地端子之间。第1晶体管Q1、第2晶体管Q2和第1发射极电阻Re1形成所谓的宽镜型的电流镜电路。
第1电流源42将流过第2晶体管Q2的集电极电流作为第1电流I1输出。通过由多晶硅电阻形成第1发射极电阻Re1，第1发射极电阻Re1的温度特性被反映在第1电流I1中，能够生成具有正的温度特性的第1电流I1。
第2电流源44生成第2电流I2。期望第2电流I2的温度特性是平坦的。第2电流源44包括第2集电极电阻Rc2、第3晶体管Q3、第4晶体管Q4、第2发射极电阻Re2和二极管D1。
第2集电极电阻Rc2、第3晶体管Q3和二极管D1依次串联地设置在电源端子和接地端子之间。第3晶体管Q3是NPN型双极晶体管，其基极和集电极被连接。二极管D1是基极-集电极间被连接了的NPN型的双极晶体管。作为二极管D1，也可以使用PN结的二极管。
第4晶体管Q4是与第3晶体管Q3相同导电型的NPN型双极晶体管，其基极与第3晶体管Q3的基极连接。第2发射极电阻Re2是多晶硅电阻，设置在第4晶体管Q4的发射极和接地端子之间。
第2电流源44将流过第4晶体管Q4的集电极电流作为第2电流I2输出。第2发射极电阻Re2的电阻值具有正的温度特性，由于二极管D1的正向电压也具有正的温度特性，所以通过它们相互抵消，可以生成温度特性平坦的第2电流I2。
补偿用晶体管Q5是NPN型双极晶体管，设置在第2电流I2的路径上。在将补偿用晶体管Q5的电流放大率设为β时，其基极电流Ib按
Ib＝I2/β
提供。将第2电流I2的温度特性假设为平坦的时，NPN型双极晶体管的电流放大率β具有正的温度特性，所以基极电流Ib具有负的温度特性。
第1电流镜电路46包括输入端子50、第1输出端子52、第2输出端子54。第1电流镜电路46的输入端子50与补偿用晶体管Q5的基极连接。第1电流镜电路46将补偿用晶体管Q5的基极电流Ib乘以第1系数K1倍而生成第3电流I3(＝Ib×K1)，并从第1输出端子52输出。在图2中，K1＝1。即，第3电流I3与基极电流Ib同样也具有负的温度特性。
第1电流镜电路46的第1输出端子52与第1电流源42的输出端子、即第2晶体管Q2的集电极连接。
第1电流镜电路46将补偿用晶体管Q5的基极电流Ib乘以第2系数(K2)倍而生成第5电流I5(＝Ib×K2)，并从其第2输出端子54输出。第1电流镜电路46的第2输出端子54与电流生成电路40的输出端子OUT连接。
第1电流镜电路46是包括二极管D2、本身为P沟道MOSFET的晶体管M1～M6的共源共栅型电流镜电路。根据该第1电流镜电路46，在幅度宽的电流范围中，可以获得稳定的电流镜比(mirror ratio)K1、K2。
再有，作为第1电流镜电路46，也可以使用由栅极和源极公共地连接了的两个晶体管构成的简单的电流镜电路。
第2电流镜电路48的输入端子60与第1电流源42的输出端子、即第2晶体管Q2的集电极连接。在节点N3中电流的守恒定律成立。
I1＝I3+I4
I4是流过第2电流镜电路48的输入端子60的输入电流。即，第2电流镜电路48的输入电流I4按
I4＝I1-I3
提供，成为第1电流I1和第3电流I3的差电流。
第2电流镜电路48生成将其输入电流I4乘以了固定倍数所得的电流I4’＝I4×K3，并从其输出端子62输出。第2电流镜电路48的输出端子62与电流生成电路40的输出端子OUT连接。K3是第2电流镜电路48的电流镜比。在图2中K3＝1，I4’＝I4成立。
第2电流镜电路48与第1电流镜电路46同样是共源共栅型电流镜电路，包含本身为P沟道MOSFET的晶体管M7～M10和二极管D3。
从电流生成电路40的输出端子OUT输出的电流ICOMP为第4电流I4’和第5电流I5的合计电流I4’+I5。
以上是电流生成电路40的结构。接着说明其动作。图3是表示图2的电流生成电路40的各个电流的温度依赖性的图。
第1电流I1具有正的温度特性。第3电流I3和补偿用晶体管Q5的基极电流Ib具有负的温度特性。第4电流I4是第1电流I1和第3电流I3之差的电流，但第4电流I4不流入相反方向，所以在I3＞I1的温度区域(I)中第4电流I4为零。在I3＜I1的温度区域(II)中，第4电流I4具有正的温度依赖性。
补偿电流ICOMP以
ICOMP＝Ib×K2+I4提供。
这样，根据实施方式的电流生成电路40，以某一中心温度Tc取最小值，可以生成从该温度起随着温度降低、或从该温度起随着温度升高而增大的补偿电流ICOMP。
将具有这样的温度依赖性的补偿电流ICOMP供给图1的带隙基准电路10的节点N2时，可以改善由带隙基准电路10生成的基准电压Vref的温度依赖性。图4是表示图1的基准电压电路10的输出电压Vref的温度依赖性的图。实线表示注入了图2的电流生成电路40生成的补偿电流ICOMP的情况下的温度依赖性，虚线表示未注入补偿电流ICOMP时的温度依赖性。纵轴用％表示以常温25℃作为了基准的相对误差。
作为一例，一般的电子设备的动作保证温度范围(使用范围)为-50～150℃。如虚线所示，在未注入补偿电流ICOMP的情况下，具有向上凸的温度依赖性。对此，通过由电流生成电路40生成凹型(向下凹)的补偿电流ICOMP，将其注入到带隙基准电路10，从而可以极大地改善使用范围中的温度依赖性。
再有，也可以设计图3的中心温度Tc，以使误差小。中心温度Tc的调整可以通过图2的电流镜电路的系数K1～K3而最佳化。
以上，基于实施方式说明了本发明。但该实施方式是例示，在它们的各结构要素或各处理过程、它们的组合上，可以存在各种各样的变形例。以下，说明这样的变形例。
(第1变形例)
图2的电流生成电路40生成的补偿电流ICOMP可以改善电流生成电路40的低温和高温两方的温度依赖性。对此，根据基准电压电路100的用途，还有仅改善低温的温度依赖性即可的情况。第1变形例涉及可用于这样的用途的电流生成电路40a。图5是表示第1变形例的电流生成电路40a的结构的电路图。
图5的电流生成电路40a包括第2电流源44、补偿用晶体管Q5、第1电流镜电路46。由于已经说明了各自的结构，所以省略说明。电流生成电路40a将与补偿用晶体管Q5的基极电流Ib对应的第3电流I3作为补偿电流ICOMP输出。
根据该电流生成电路40a，可以生成具有图3的负的温度特性的补偿电流ICOMP。
图4的点划线表示注入了图5的电流生成电路40a生成的补偿电流ICOMP的情况下的温度依赖性。将具有负的温度特性的补偿电流ICOMP供给图1的带隙基准电路10的节点N2时，可以改善由带隙基准电路10生成的基准电压Vref的低温区域中的温度依赖性。
(第2变形例)
根据基准电压电路100的用途，还有仅改善高温的温度依赖性即可的情况。例如，LED驱动器基于基准电压Vref而生成LED的驱动电流，但IC的温度因发热而常常升高。因此，特别期望在高温区域中改善基准电压Vref的温度依赖性。第2变形例是涉及可用于这样的用途的电流生成电路40b。图6是表示第2变形例的电流生成电路40b的结构的电路图。
图6的电流生成电路40b包括第1电流源42、第2电流源44、第1电流镜电路46、第2电流镜电路48。该电流生成电路40b将第2电流镜电路48的输出电流I4’、换句话说将与第1电流I1和第3电流I3之差成比例的电流作为补偿电流ICOMP输出。
根据该电流生成电路40b，与图3所示的第4电流I4同样，在比某一温度低的区域(I)中是平坦的，在比其高的温度区域(II)中可以生成具有正的温度特性的补偿电流ICOMP。
在将这样的补偿电流ICOMP注入到图1的基准电压电路100中时，可以改善温度高的温度区域的温度依赖性。
要注入由上述几个电流生成电路40生成的补偿电流ICOMP的节点不限于图1的节点N2。例如，由吸入补偿电流ICOMP形式(吸收型)构成电流生成电路40，将其输出端子OUT与第5晶体管Q15的集电极即节点N2’连接，也可以获得同样的补偿效果。
此外，带隙基准电路10的结构不限定于图1的结构，也可以为其他的结构。如果是本领域技术人员，可以根据带隙基准电路10的电路形式，适当地设计将电流生成电路40生成的补偿电流ICOMP要与哪个节点连接。
而且，换句话说，电流生成电路40的用途不限定于改善带隙基准电路10的温度特性，具有上述那样的温度依赖性的电流ICOMP可以用于各种各样的用途。
基于实施方式，使用特定的语句说明了本发明，但实施方式不过是用于表示本发明的原理、应用，在不脱离权利要求书所规定的本发明的思想的范围内，可以对实施方式进行多种变形或配置的变更。

Claims (8)

1.一种电流生成电路，其特征在于，包括：
第1电流源，生成具有正的温度特性的第1电流；
第2电流源，生成第2电流；
补偿用晶体管，为NPN型双极晶体管，设置在所述第2电流的路径上；以及
第1电流镜电路，将所述补偿用晶体管的基极电流乘以第1系数倍而生成第3电流，
该电流生成电路输出与所述第1电流和所述第3电流之差成比例的第4电流，
所述第1电流源包括：
第1集电极电阻和第1晶体管，依次串联地设置在第1固定电压端子和第2固定电压端子之间，第1晶体管为NPN型双极晶体管，其基极-发射极间进行了连接；
第2晶体管，其为NPN型双极晶体管，其基极与所述第1晶体管的基极连接；以及
第1发射极电阻，是设置在所述第2晶体管的发射极和所述第2固定电压端子之间的多晶硅电阻，
该第1电流源将流过所述第2晶体管的电流作为所述第1电流输出。
2.一种电流生成电路，其特征在于，包括：
第1电流源，生成具有正的温度特性的第1电流；
第2电流源，生成第2电流；
补偿用晶体管，为NPN型双极晶体管，设置在所述第2电流的路径上；以及
第1电流镜电路，将所述补偿用晶体管的基极电流乘以第1系数倍而生成第3电流，
该电流生成电路输出与所述第1电流和所述第3电流之差成比例的第4电流，
所述第2电流源包括：
第2集电极电阻、第3晶体管和二极管，依次串联地设置在第1固定电压端子和第2固定电压端子之间，所述第3晶体管为NPN型双极晶体管，其基极-发射极间进行了连接；
第4晶体管，其为NPN型双极晶体管，其基极与所述第3晶体管的基极连接；以及
第2发射极电阻，是设置在所述第4晶体管的发射极和所述第2固定电压端子之间的多晶硅电阻，
该第2电流源将流过所述第4晶体管的电流作为所述第2电流输出。
3.如权利要求1或2所述的电流生成电路，其特征在于，
所述第1电流镜电路将所述补偿用晶体管的基极电流乘以第2系数倍而生成第5电流，
该电流生成电路输出与所述第4电流和所述第5电流之和成比例的第6电流，取代输出所述第4电流。
4.如权利要求1或2所述的电流生成电路，其特征在于，
所述第1电流镜电路使用P沟道MOSFET构成。
5.如权利要求1或2所述的电流生成电路，其特征在于，
所述第1电流镜电路为共源共栅型电流镜电路。
6.一种电流生成电路，其特征在于，包括：
第1集电极电阻和第1晶体管，依次串联地设置在第1固定电压端子和第2固定电压端子之间，第1晶体管为NPN型双极晶体管，其基极-发射极间进行了连接；
第2晶体管，其为NPN型双极晶体管，其基极与所述第1晶体管的基极连接；
第1发射极电阻，其为多晶硅电阻，设置在所述第2晶体管的发射极和所述第2固定电压端子之间；
第2集电极电阻、第3晶体管和二极管，依次串联地设置在所述第1固定电压端子和所述第2固定电压端子之间，所述第3晶体管为NPN型双极晶体管，其基极-发射极间进行了连接；
第4晶体管，其为NPN型双极晶体管，其基极与所述第3晶体管的基极连接；
第2发射极电阻，其为多晶硅电阻，设置在所述第4晶体管的发射极和所述第2固定电压端子之间；
补偿用晶体管，其为NPN型双极晶体管，设置在所述第4晶体管的集电极和所述第1固定电压端子之间；
第1电流镜电路，其输入端子连接到所述补偿用晶体管的基极，其第1输出端子与所述第2晶体管的集电极连接；以及
第2电流镜电路，其输入端子与所述第2晶体管的集电极连接，
该电流生成电路输出所述第2电流镜电路的输出电流。
7.如权利要求6所述的电流生成电路，其特征在于，
所述第1电流镜电路从第2输出端子输出将所述补偿用晶体管的基极电流乘以了第2系数倍的电流，
所述第1电流镜电路的第2输出端子与所述第2电流镜电路的输出端子连接，
该电流生成电路输出从所述第1电流镜电路的第2输出端子输出的电流和从所述第2电流镜电路的输出端子输出的电流的合计电流。
8.一种基准电压电路，其特征在于，包括：
带隙基准电路；以及
连接到所述带隙基准电路的一个节点的权利要求1、2、6、7的任何一项所述的电流生成电路。
CN201110106199.2A 2010-04-27 2011-04-27 电流生成电路及使用它的基准电压电路 Active CN102298412B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP102114/10 2010-04-27
JP2010102114A JP5554134B2 (ja) 2010-04-27 2010-04-27 電流生成回路およびそれを用いた基準電圧回路

Publications (2)

Publication Number Publication Date
CN102298412A CN102298412A (zh) 2011-12-28
CN102298412B true CN102298412B (zh) 2014-12-31

Family

ID=45322193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110106199.2A Active CN102298412B (zh) 2010-04-27 2011-04-27 电流生成电路及使用它的基准电压电路

Country Status (4)

Country Link
US (1) US8749219B2 (zh)
JP (1) JP5554134B2 (zh)
KR (1) KR101863365B1 (zh)
CN (1) CN102298412B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8829883B2 (en) * 2011-09-09 2014-09-09 Atmel Corporation Leakage-current compensation for a voltage regulator
KR20160062491A (ko) * 2014-11-25 2016-06-02 에스케이하이닉스 주식회사 온도 센서
US9886047B2 (en) 2015-05-01 2018-02-06 Rohm Co., Ltd. Reference voltage generation circuit including resistor arrangements
US9946289B1 (en) * 2015-12-08 2018-04-17 Marvell International Ltd. Bias current generator having blended temperature response
TWI646796B (zh) * 2017-02-14 2019-01-01 旺宏電子股份有限公司 電流平坦化電路、電流補償電路與其相關的控制方法
CN107656569B (zh) * 2017-10-10 2022-11-25 杭州百隆电子有限公司 一种带隙基准源
CN111448531B (zh) * 2017-12-05 2022-09-09 赛灵思公司 可编程温度系数模拟二阶曲率补偿电压参考以及电压参考电路的微调技术
EP3546956B1 (en) 2018-03-29 2020-10-14 AMS Sensors UK Limited Circuit for measuring a resistance
JP7161950B2 (ja) * 2019-01-30 2022-10-27 日清紡マイクロデバイス株式会社 基準電流源回路
US11112315B1 (en) * 2020-06-09 2021-09-07 Qualcomm Incorporated Blending temperature-dependent currents to generate bias current with temperature dependent profile
WO2023120433A1 (ja) * 2021-12-24 2023-06-29 ローム株式会社 電流生成回路および半導体集積回路
CN115390611B (zh) * 2022-09-13 2024-01-23 思瑞浦微电子科技（苏州）股份有限公司 带隙基准电路、基极电流补偿方法及芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0588767A (ja) * 1991-09-25 1993-04-09 Nec Corp バンドギヤツプリフアレンス回路
US7106041B1 (en) * 2004-06-14 2006-09-12 Analog Devices, Inc. Current mirror apparatus and method for reduced early effect
CN101069142A (zh) * 2004-11-11 2007-11-07 皇家飞利浦电子股份有限公司 全npn晶体管的与绝对温度成正比的电流源

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2412850A1 (fr) * 1977-04-26 1979-07-20 Suwa Seikosha Kk Circuit integre a semi-conducteurs
US4792748A (en) * 1987-11-17 1988-12-20 Burr-Brown Corporation Two-terminal temperature-compensated current source circuit
JP2613944B2 (ja) * 1989-09-28 1997-05-28 日本電気アイシーマイコンシステム株式会社 電流ミラー回路
JPH06110573A (ja) * 1992-09-29 1994-04-22 Nec Ic Microcomput Syst Ltd 定電圧回路
JP3091801B2 (ja) * 1993-02-09 2000-09-25 松下電器産業株式会社 電流発生装置
US6600302B2 (en) * 2001-10-31 2003-07-29 Hewlett-Packard Development Company, L.P. Voltage stabilization circuit
GB2425419B (en) * 2002-10-01 2007-05-02 Wolfson Microelectronics Plc Temperature sensing apparatus and methods
US6815941B2 (en) * 2003-02-05 2004-11-09 United Memories, Inc. Bandgap reference circuit
US6954058B2 (en) * 2003-03-18 2005-10-11 Denso Corporation Constant current supply device
JP4417034B2 (ja) * 2003-06-06 2010-02-17 シャープ株式会社 基準電圧発生装置、受光アンプ回路および光ディスク装置
GB2404460B (en) * 2003-07-31 2006-09-06 Zetex Plc A temperature independent low voltage reference circuit
JP4433790B2 (ja) * 2003-12-25 2010-03-17 株式会社デンソー 定電圧回路
JP2006074129A (ja) * 2004-08-31 2006-03-16 Sanyo Electric Co Ltd 温度特性補正回路
EP1810108A1 (en) * 2004-10-08 2007-07-25 Freescale Semiconductor, Inc. Reference circuit
US7486065B2 (en) * 2005-02-07 2009-02-03 Via Technologies, Inc. Reference voltage generator and method for generating a bias-insensitive reference voltage
JP2006221370A (ja) * 2005-02-09 2006-08-24 Toyota Motor Corp 定電圧発生回路
JP2007200233A (ja) * 2006-01-30 2007-08-09 Nec Electronics Corp ダイオードの非直線性を補償した基準電圧回路
KR100712555B1 (ko) * 2006-05-26 2007-05-02 삼성전자주식회사 기준전류 발생방법 및 이를 이용하는 전류 기준회로
US7768248B1 (en) * 2006-10-31 2010-08-03 Impinj, Inc. Devices, systems and methods for generating reference current from voltage differential having low temperature coefficient
WO2009037532A1 (en) * 2007-09-21 2009-03-26 Freescale Semiconductor, Inc. Band-gap voltage reference circuit
JP4901703B2 (ja) 2007-11-28 2012-03-21 株式会社東芝 温度補償回路
JP5285371B2 (ja) * 2008-09-22 2013-09-11 セイコーインスツル株式会社 バンドギャップ基準電圧回路
US7728575B1 (en) * 2008-12-18 2010-06-01 Texas Instruments Incorporated Methods and apparatus for higher-order correction of a bandgap voltage reference
JP5315981B2 (ja) * 2008-12-24 2013-10-16 富士通セミコンダクター株式会社 電流生成回路、電流生成方法及び電子機器
US7932772B1 (en) * 2009-11-02 2011-04-26 Delphia Technologies, Inc. Curvature-compensated band-gap voltage reference circuit
JP5475598B2 (ja) * 2010-09-07 2014-04-16 株式会社東芝 基準電流発生回路
TWI418968B (zh) * 2010-09-21 2013-12-11 Novatek Microelectronics Corp 參考電壓與參考電流產生電路及方法
JP5722015B2 (ja) * 2010-12-06 2015-05-20 ラピスセミコンダクタ株式会社 基準電流出力装置及び基準電流出力方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0588767A (ja) * 1991-09-25 1993-04-09 Nec Corp バンドギヤツプリフアレンス回路
US7106041B1 (en) * 2004-06-14 2006-09-12 Analog Devices, Inc. Current mirror apparatus and method for reduced early effect
CN101069142A (zh) * 2004-11-11 2007-11-07 皇家飞利浦电子股份有限公司 全npn晶体管的与绝对温度成正比的电流源

Also Published As

Publication number Publication date
CN102298412A (zh) 2011-12-28
JP2011232931A (ja) 2011-11-17
US8749219B2 (en) 2014-06-10
KR20110119571A (ko) 2011-11-02
US20120119724A1 (en) 2012-05-17
JP5554134B2 (ja) 2014-07-23
KR101863365B1 (ko) 2018-05-31

Similar Documents

Publication Publication Date Title
CN102298412B (zh) 电流生成电路及使用它的基准电压电路
CN102053198B (zh) 电压检测电路、方法及电子系统
TWI494732B (zh) 電流控制電路和電流控制方法
CN104679092B (zh) 宽电源电压的过温迟滞保护电路
CN104204986A (zh) 基准电压电路
JP2016127435A (ja) 半導体装置
CN103324232B (zh) 基准电压电路
US10141897B2 (en) Source follower
CN101320279B (zh) 电流产生器
CN101697087A (zh) 高精度低漂移集成电压基准源电路
CN103631310A (zh) 带隙基准电压源
CN101739056B (zh) 一种参考电流产生电路
CN103926967B (zh) 低压低功耗基准电压源及低基准电压产生电路
CN103092251A (zh) 带隙参考电压产生电路
CN101840243A (zh) Cmos带隙基准电压产生电路
JP2012164084A (ja) 定電圧回路とその半導体装置
CN102298408A (zh) 稳压电路
CN103138704B (zh) 适合于大尺度信号应用的电压控制可变电阻器
CN210377197U (zh) 一种低温漂带隙基准电压源电路
CN209821691U (zh) 一种直流电源电路
CN107645280A (zh) 高速放大电路
CN105388960A (zh) 带隙基准电压电路
CN101571726A (zh) 内部电压生成器
CN103853227B (zh) 基准电压生成电路
CN104731144A (zh) 一种参考电压产生电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant