KR101432620B1 - 활성 수지 조성물, 표면 실장 방법 및 프린트 배선판 - Google Patents

활성 수지 조성물, 표면 실장 방법 및 프린트 배선판 Download PDF

Info

Publication number
KR101432620B1
KR101432620B1 KR1020120000368A KR20120000368A KR101432620B1 KR 101432620 B1 KR101432620 B1 KR 101432620B1 KR 1020120000368 A KR1020120000368 A KR 1020120000368A KR 20120000368 A KR20120000368 A KR 20120000368A KR 101432620 B1 KR101432620 B1 KR 101432620B1
Authority
KR
South Korea
Prior art keywords
resin
printed wiring
wiring board
temperature
curing
Prior art date
Application number
KR1020120000368A
Other languages
English (en)
Other versions
KR20120079448A (ko
Inventor
카즈노리 키타무라
야스히로 타카세
카즈키 하나다
Original Assignee
산에이카가쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산에이카가쿠 가부시키가이샤 filed Critical 산에이카가쿠 가부시키가이샤
Publication of KR20120079448A publication Critical patent/KR20120079448A/ko
Application granted granted Critical
Publication of KR101432620B1 publication Critical patent/KR101432620B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/42—Polycarboxylic acids; Anhydrides, halides or low molecular weight esters thereof
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/04—Oxygen-containing compounds
    • C08K5/09—Carboxylic acids; Metal salts thereof; Anhydrides thereof
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H05K13/0465—Surface mounting by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81395—Bonding interfaces outside the semiconductor or solid-state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Medicinal Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Epoxy Resins (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

본원 발명은 하기를 목적으로 한다.
1) 표면 실장 방법에 있어서, 플럭스의 세정 공정을 불필요하게 하여, 제조 비용의 삭감, 생산성의 향상을 달성한다.
2) 경화후의 도포 수지 및 언더필 수지 등에 기포나 보이드 등이 전혀 생기지 않아, 제품의 신뢰성을 향상시킨다.
3) 경화후의 도포 수지를 매우 열적 안정적인 것으로 하여, 고온 폭로시에도 부식 반응이나 분해 가스를 발생시키지 않는다.
프린트 배선 기판(1) 표면의 적어도 일부에 하기 활성 수지 조성물(3)을 도포하고, 표면 실장 부품(4)을 프린트 배선 기판(1)상에 탑재하고, 리플로우 납땜을 행하고, 언더필 수지(11)를 충전하고, 그 후, 도포 수지(3) 및 언더필 수지(11)를 가열 경화하는 표면 실장 방법으로서, 언더필 수지(11)의 충전전 및/또는 후에, 진공 조작 및/또는 도포 수지(3)와 언더필 수지(11)의 어느 쪽의 경화 온도보다 낮은 온도에서의 가열을 행하는 것을 특징으로 하는 표면 실장 방법을 제공한다.
[에폭시 수지 100중량부에 대하여 각각 블록 카르복실산 화합물 1~50중량부 및/또는 카르복실산 화합물 1~10중량부, 및 경화 반응 개시 온도 150℃ 이상의 경화제 1~30중량부를 함유하는 활성 수지 조성물(3)]

Description

활성 수지 조성물, 표면 실장 방법 및 프린트 배선판{Active Resin Composition, Surface Mounting Method and Printed Wiring Board}
본원 발명은 Flip Chip 실장 등에 유용한 활성 수지 조성물, 그것을 사용한 표면 실장 방법, 및 그 표면 실장 방법에 의해 제조된 프린트 배선판에 관한 것이다.
종래, 표면 실장 부품, 예를 들면 BGA 부품의 표면 실장은 프린트 배선 기판 표면으로의 플럭스 도포→프린트 배선 기판상으로의 BGA 부품 탑재→리플로우 납땜→플럭스의 세정·제거→프린터 배선 기판과 BGA 부품의 간극으로의 언더필 수지의 충전·경화라는 공정에 의해 행해진다. 플럭스로서는 로진과 같은 카르복실산기를 가진 화합물을 활성제로서 함유하는 것이 알려진다(특허문헌 1, 청구항 2).
그런데, 최근 BGA 부품은 고기능화를 위해 복수의 칩이 탑재되어 있어, 점차 바디 사이즈는 커지는 경향이 있다.
그러나, BGA 부품의 바디 사이즈가 커지면, 플럭스를 세정·제거할 때, BGA 부품 자체가 세정의 장애가 되어, 미제거 플럭스(플럭스 잔사)가 발생하는 경우가 있다. 그 결과, 후공정의 언더필 수지의 가열 경화시에, 플럭스 잔사중의 활성제 성분이 부식 반응을 야기한다는 문제가 있었다.
한편, 활성제의 활성력이 낮고 부식 원인이 되기 어려운 무세정(세정할 필요가 없는) 플럭스도 알려져 있다(특허문헌 2). 그러나, 무세정 플럭스를 사용한 경우, 언더필 수지의 가열 경화시에, 이번에는 무세정 플럭스 자체가 분해 가스를 발생하여, BGA 부품을 파괴해버린다는 문제가 있다.
또한, BGA 부품의 바디 사이즈가 커지면, 언더필 수지를 충전할 때, BGA 부품의 접합부가 충전의 장애가 된다. 특히, 프린트 배선 기판 표면상에 표면 요철(회로의 요철, 솔더 레지스트의 요철 등)이 있을 때에는, 요철부의 구석구석까지 완전히 언더필 수지를 충전할 수 없어, 보이드나 미충전 공극이 생기는 경우가 있다. 그 결과, 제품의 품질·신뢰성 등이 현저하게 저하된다. 또한, 이러한 보이드 등을 놓치고, 후공정의 언더필 수지의 경화가 행해진 경우, 이미 제품의 리페어는 불가능하게 되어, 폐기할 수 밖에 없어, 수율은 저하된다.
일본 특허 공개 2004-152936호 공보 일본 특허 공개 2002-237676호 공보
본원 발명은 하기와 같은 효과를 나타낼 수 있는 활성 수지 조성물, 및 그것을 사용한 표면 실장 방법을 제공하는 것을 목적으로 한다.
1) 표면 실장 방법에 있어서, 플럭스의 세정 공정이 불필요하여, 제조 비용의 삭감, 및 생산성의 향상을 가능하게 한다.
2) 경화후의 도포 수지 및 언더필 수지 등에는 기포나 보이드 등이 전혀 존재하지 않아, 제품의 신뢰성을 향상시킬 수 있다.
3) 경화후의 도포 수지는 매우 열적 안정적이며, 고온 폭로시에도 부식 반응이나 분해 가스를 발생시키지 않는다.
또한, 바람직하게는 본원 발명은
4) 언더필 수지의 충전을 용이하게 한다. 그 결과, 대형의 BGA 부품을 실장한 경우에도, 언더필 수지의 충전 경화부에 기포, 보이드, 그 밖의 미충전 공극이 생기지 않아, 확실한 접합(접착)이 가능하여, 제품의 신뢰성을 향상시킬 수 있다.
5) 보존 안정성이 향상된 활성 수지 조성물을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 본원 발명자가 예의 검토한 결과, 이하의 본원 발명을 이루기에 이르렀다.
즉, 본원 제1 발명은, 에폭시 수지 100중량부에 대하여 각각 블록 카르복실산 화합물 1~50중량부 및/또는 카르복실산 화합물 1~10중량부, 및 경화 반응 개시 온도 150℃ 이상의 경화제 1~30중량부를 함유하는 활성 수지 조성물을 제공한다.
본원 제2 발명은, 프린트 배선 기판 표면의 적어도 일부에 본원 제1 발명의 활성 수지 조성물을 도포하고, 표면 실장 부품을 프린트 배선 기판상에 탑재하고, 리플로우 납땜을 행하고, 그 후, 도포 수지를 가열 경화하는 표면 실장 방법으로서, 도포한 활성 수지 조성물의 가열 경화전에, 진공 조작 및/또는 도포한 활성 수지 조성물의 경화 반응 개시 온도 미만의 가열을 행하는 것을 특징으로 하는 표면 실장 방법을 제공한다.
본원 제3 발명은, 프린트 배선 기판 표면의 적어도 일부에 본원 제1 발명의 활성 수지 조성물을 도포하고, 표면 실장 부품을 프린트 배선 기판상에 탑재하고, 리플로우 납땜을 행하고, 언더필 수지를 충전하고, 그 후, 도포한 활성 수지 조성물 및 언더필 수지를 가열 경화하는 표면 실장 방법으로서, 언더필 수지의 충전전 및/또는 언더필 수지의 충전후에, 진공 조작 및/또는 도포한 활성 수지 조성물과 언더필 수지의 어느 쪽의 경화 반응 개시 온도보다 낮은 온도에서의 가열을 행하는 것을 특징으로 하는 표면 실장 방법을 제공한다.
본원 제4 발명은, 프린트 배선 기판 표면의 적어도 상기 금속 표면의 일부에 활성 수지 조성물을 도포하는 것을 특징으로 하는 본원 제2 발명 또는 제3 발명의 표면 실장 방법을 제공한다.
본원 제5 발명은, 표면 실장 부품을 프린트 배선 기판상에 탑재하기 전에, 도포 수지의 건조 및/또는 도포 수지의 연화점 온도 이상 또한 경화 반응 개시 온도 미만의 가열을 행하는 것을 특징으로 하는 본원 제2 발명 내지 제4 발명 중 어느 하나의 표면 실장 방법을 제공한다.
본원 제6 발명은, 본원 제2 발명 내지 제5 발명 중 어느 하나의 표면 실장 방법에 의해 제조된 프린트 배선판을 제공한다.
본원에 따른 활성 수지 조성물을 사용함으로써, 하기와 같은 효과를 나타낼 수 있다.
1) 표면 실장 방법에 있어서, 플럭스의 세정 공정이 불필요하게 되어, 제조 비용의 삭감 및 생산성의 향상이 가능해진다.
2) 경화후의 도포 수지 및 언더필 수지에는 기포나 보이드 등이 전혀 존재하지 않아, 제품의 신뢰성이 향상된다.
3) 경화후의 도포 수지는 매우 열적 안정적이며, 고온 폭로시에도 부식 반응이나 분해 가스를 발생시키지 않는다.
4) 언더필 수지의 충전이 용이해진다. 그 결과, 대형의 BGA 부품을 실장한 경우에도, 언더필 수지의 충전 경화부에 기포, 보이드, 그 밖의 미충전 공극이 생기지 않아, 확실한 접합(접착)이 가능하여, 제품의 신뢰성이 향상된다.
또한, 본원에 따른 활성 수지 조성물의 바람직한 태양에 있어서는,
5) 활성 수지 조성물의 보존 안정성을 향상시킬 수 있다.
도 1은 본원의 표면 실장 방법의 일 태양을 설명하기 위한 공정 단면도이다.
도 2는 본원의 표면 실장 방법의 다른 태양을 설명하기 위한 공정 단면도이다.
도 3은 실시예에서 사용한 프린트 배선 기판의 평면도(A) 및 그 a-a' 절단 단면도(B)이다.
도 4는 실시예에서 나타낸 표면 실장 방법의 일 태양을 설명하기 위한 공정 단면도이다.
도 5는 실시예에서 사용한 반도체 칩의 저면도(A) 및 그 a-a' 절단 단면도(B)이다.
도 6은 실시예에서 사용한 다른 프린트 배선 기판의 평면도(A) 및 그 a-a' 절단 단면도(B)이다.
도 7은 실시예에서 사용한 BGA 부품의 저면도(A) 및 그 a-a' 절단 단면도(B)이다.
이하, 본원 발명의 최선의 실시형태를 도면을 사용하여 상세히 서술한다.
본원의 표면 실장 방법에 사용되는 활성 수지 조성물에는 에폭시 수지를 함유한다. 에폭시 수지는 매트릭스 수지로서의 기능을 가진다. 또, 에폭시 수지는 경화 반응시에 후술하는 활성제와도 반응하여, 활성제를 실활시키는 기능을 가진다. 이것에 따라, 경화후의 활성 수지 조성물은 매우 열적 안정적이 되고, 가열시(예를 들면, 언더필 수지의 가열 경화시), 부식 반응이나 분해 가스를 발생시키지 않는다.
그러한 에폭시 수지로서는 실온에서 고체상의 에폭시 수지를 들 수 있다. 에폭시 수지의 연화점 온도로서는, 예를 들면 70~150(특히 80~100)℃가 바람직하다. 구체적으로는, 고체상의 에폭시 수지로서는 크레졸 노볼락형 에폭시 수지, 디시클로펜타디엔계 에폭시 수지, 비페닐계 에폭시 수지, 비스페놀A형 고형 에폭시 수지, 고형의 지환식 에폭시 수지 등을 들 수 있다.
다른 에폭시 수지로서는 실온에서 액상의 에폭시 수지를 들 수 있다. 액상 에폭시 수지는 상온에서 액상 또는 반고체 상태의 에폭시 수지를 말하고, 예를 들면, 상온에서 유동성을 가지는 에폭시 수지를 들 수 있다. 그러한 액상 에폭시 수지로서는 예를 들면 점도(실온, mPa·s)가 20000 이하, 특히 1000~10000이 바람직하다.
구체적으로는 액상 에폭시 수지로서는 액상 비스페놀A형 에폭시 수지, 예를 들면 다음식
Figure 112012000447754-pat00001
[상기 식 중, n은 0 혹은 1을 나타낸다. G는 글리시딜기를 나타낸다.]로 표시되는 것 등을 들 수 있고, 이들의 1종 이상을 사용하면 된다. 또한, 다른 액상 에폭시 수지의 구체예로서는 액상 비스페놀F형 에폭시 수지, 예를 들면 다음식
Figure 112012000447754-pat00002
[상기 식 중, n은 0 혹은 1을 나타낸다. G는 글리시딜기를 나타낸다.]로 표시되는 것 등을 들 수 있고, 이들의 1종 이상을 사용하면 된다.
또한, 다른 액상 에폭시 수지로서는, 구체적으로는 나프탈렌형의 것, 디페닐티오에테르(술피드)형의 것, 트리틸형의 것, 지환식 타입의 것, 알코올류로부터 조제되는 것, 디알릴비스A형의 것, 메틸레조르시놀형의 것, 비스페놀AD형의 것, 및 N,N,O-트리스(글리시딜)-p-아미노페놀 등을 들 수 있고, 이들의 1종 이상을 사용하면 된다.
바람직하게는 액상 에폭시 수지로서는 비스페놀A형 에폭시 수지, 비스페놀F형 에폭시 수지, N,N,O-트리스(글리시딜)-p-아미노페놀, 비스페놀AD형 에폭시 수지 등을 들 수 있고, 이들의 1종 이상을 사용하면 된다.
활성 수지 조성물에는 블록 카르복실산 화합물 및/또는 카르복실산 화합물을 함유한다. 이들은 활성제로서의 기능을 가진다.
블록 카르복실산 화합물은 카르복실산 화합물과 블록화제를 반응시킴으로써 합성된다. 블록 카르복실산 화합물을 사용한 경우, 저온 부반응을 억제할 수 있고, 활성 수지 조성물의 보존 안정성을 향상시킬 수 있다.
블록 카르복실산 화합물의 일방의 합성 원료인 카르복실산 화합물로서는, 1가 (모노)카르복실산 화합물을 들 수 있다. 합성 원료의 카르복실산 화합물의 구체예로서는 방향족 1가 카르복실산[(히드록시)벤조산, 디히드록시벤조산, 페닐아세트산, 벤조산, 톨루엔산, 나프토에산 등], 포화 1가 카르복실산[아세트산, 프로피온산, 부티르산, 2-메틸프로판산(이소부티르산), 2-에틸헥실산, 라우린산, 시클로헥산카르복실산 등], 불포화 1가 카르복실산(아크릴산, 메타크릴산, 크로톤산, 올레산 등), 아비에틴산류 등을 들 수 있다.
합성 원료의 카르복실산 화합물의 다른 구체예로서는, 다가 (폴리)카르복실산 화합물을 들 수 있다. 구체적으로는, 지방족 다가 카르복실산(옥살산, 말론산, 숙신산, 글루탈산, 아디프산, 아젤라인산, 세바스산, 데카메틸렌디카르복실산, 부탄테트라카르복실산, 1,2,3,4-부탄테트라카르복실산 등), 방향족 다가 카르복실산[프탈산, 이소프탈산, 테레프탈산, 트리멜리트산, 피로멜리트산, 나프탈렌디카르복실산, 벤젠카르복실산(특히, 카르복실기수가 3~4인 것) 등], 지환족 다가 카르복실산(테트라히드로카르복실산, 헥사히드로카르복실산, 테트라히드로프탈산, 헥사히드로프탈산 등), 불포화 지방족 다가 카르복실산(말레산, 푸말산, 이타콘산 등), 히드록실기를 2개 이상(바람직하게는 2~50개) 가지는 폴리올과 산무수물을 하프 에스터화하여 얻어지는 다가 카르복실산류, 이소시아네이트기를 2개 이상(바람직하게는 2~50개) 가지는 폴리이소시아네이트와 히드록시카르복실산 또는 아미노산을 부가 반응시켜 얻어지는 다가 카르복실산류, 불포화 카르복실산을 단독 또는 공중합하여 얻어지는 다가 카르복실산류, 폴리올과 다가 카르복실산을 반응시켜 얻어지는 폴리에스테르형의 다가 카르복실산, 카르복실산 폴리머(스티렌말레산 코폴리머, 아크릴산 코폴리머 등)를 들 수 있다.
블록 카르복실산 화합물의 타방의 합성 원료인 블록화제로서는, 활성 수지 조성물의 경화 반응 개시 온도에 있어서, 카르복실기의 블록(보호)기가 벗겨져 있는 것 같은 것이 바람직하다. 합성 원료의 블록화제의 구체예로서는, 분자중에 비닐에테르기를 1개 가지는 화합물[지방족 비닐에테르류(메틸비닐에테르, 에틸비닐에테르, 이소프로필비닐에테르, n-프로필비닐에테르, 이소부틸비닐에테르, n-부틸비닐에테르, 시클로헥실비닐에테르, 프로필비닐에테르, 부틸비닐에테르, 2-에틸시클로헥실비닐에테르, t-부틸비닐에테르, 2-에틸헥실비닐에테르 등), 환상 비닐에테르류(2,3-디히드로푸란, 2,3-디히드로-2H-피란, 3,4-디히드로-2H-피란, 3,4-디히드로-2-메톡시-2H-피란, 3,4-디히드로-4,4-디메틸-2H-피란-2-온, 3,4-디히드로-2-에톡시-2H-피란, 3,4-디히드로-2H-피란-2-카르복실산나트륨, 3,4-디히드로푸란 등), 지방족 비닐티오에테르 화합물(디히드로푸란류 등), 환상 비닐에테르 화합물(디히드로-2H-피란 등), 및 환상 비닐티오에테르 화합물 등]을 들 수 있다.
합성 원료의 블록화제의 다른 구체예로서는, 분자중에 비닐에테르기를 2개 이상 가지는 화합물[디비닐에테르 화합물(에틸렌글리콜디비닐에테르, 1,2-프로필렌글리콜디비닐에테르, 1,3-프로필렌글리콜디비닐에테르, 1,3-부탄디올디비닐에테르, 1,4-부탄디올디비닐에테르, 2,3-부탄디올디비닐에테르, 1,6-헥산디올디비닐에테르, 디에틸렌글리콜디비닐에테르, 트리에틸렌글리콜디비닐에테르, 펜탄디올디비닐에테르, 디메틸부탄디올디비닐에테르, 3-메틸-1,5-펜탄디올디비닐에테르, 수첨 비스페놀A 디비닐에테르, 네오펜틸글리콜디비닐에테르, 1,8-옥탄디올디비닐에테르, 1,4-시클로헥산디메탄올디비닐에테르, 2-메틸-1,3-프로판디올디비닐에테르, 1,4-시클로헥산디올디비닐에테르, 1,9-노난디올디비닐에테르, 트리에틸렌글리콜디비닐에테르, 테트라에틸렌글리콜디비닐에테르, 비스페놀A 디비닐에테르, 수첨 비스페놀A 디비닐에테르 등), 디비닐티오에테르 화합물 등]을 들 수 있다.
블록 카르복실산 화합물로서는, 구체적으로는 시클로헥산디카르복실산의 비스알킬에스테르, 1-이소프로폭시에틸(메타)아크릴레이트, 1-에톡시에틸(메타)아크릴레이트, 1-t-부톡시에틸(메타)아크릴레이트, 1-(1-메틸헥실록시)에틸(메타)아크릴아미드, 1-(1,1-디메틸프로폭시)에틸(메타)아크릴레이트, 1-이소프로폭시에틸(메타)아크릴아미드, 1-에톡시에틸(메타)아크릴아미드, 1-t-부톡시에틸(메타)아크릴아미드, 1-(1-메틸헥실록시)에틸(메타)아크릴아미드, 1-(1,1-디메틸프로폭시)에틸(메타)아크릴아미드, 1,2,4-벤젠트리카르복실산-2,4-비스(프로폭시에틸)-1-((메타)아크릴록시에틸)에스테르, 및 이들의 (공)중합체 등을 들 수 있고, 이들의 1종 이상을 사용하면 된다.
시판품의 블록 카르복실산 화합물로서는, 구체적으로는 산타시드 G, 산타시드 FK-03, 산타시드 FK-05, 산타시드 FK-16, 산타시드 KM-01, 노프큐어 TN-2, 노프큐어 OP, 및 노프큐어 TY501(모두 니혼유시사제) 등을 들 수 있고, 이들의 1종 이상을 사용하면 된다.
블록 카르복실산 화합물 대신에 또는 이것과 병용하여, 카르복실산 화합물 그 자체를 사용할 수 있다. 카르복실산 화합물로서는 상기 블록 카르복실산 화합물의 합성 원료로서 예시한 것의 1종 이상을 사용하면 된다.
활성 수지 조성물에는 경화제를 함유한다. 경화제의 경화 반응 개시 온도로서는 150℃ 이상(바람직하게는 160~200℃)이다. 이와 같이 고온 반응성의 경화제를 사용함으로써, 단시간의 가열에서는 경화 반응은 일어나지 않고, 따라서 리플로우시에도 활성 수지 조성물이 경화하는 것을 막을 수 있다. 구체적으로는 경화제로서는 디시안디아미드 등을 들 수 있다.
활성 수지 조성물에는 용제를 함유해도 된다. 특히, 고체상물(고체상 에폭시 수지 등)을 사용하는 경우는 용제를 함유하는 것이 바람직하다. 용제의 비점은 경화 반응 개시 온도 미만, 특히 150~200℃가 바람직하다. 구체적으로는 용제로서는 글리콜에테르류, 에틸렌글리콜에테르에스테르류, 프로필렌글리콜에테르에스테르류, N-메틸피롤리돈 등을 들 수 있다.
활성 수지 조성물에는 그 밖의 첨가제로서 폴리디메틸실록산 등의 소포제, 실란커플링제, 아에로실 등을 함유해도 된다.
활성 수지 조성물의 조성에 있어서, 에폭시 수지 100중량부에 대하여, 각 성분을 이하와 같이 각각 함유한다. 즉, 블록 카르복실산 화합물 1~50(바람직하게는 10~40)중량부 및/또는 카르복실산 화합물 1~10(바람직하게는 2~5)중량부, 및 경화제 1~30(바람직하게는 2~7)중량부 함유한다. 용제는 10~300(특히 30~100)중량부가 바람직하다.
활성 수지 조성물은 용제를 포함하는 경우 또는 포함하지 않는 경우에, 고체상이어도 액상이어도 된다. 그러나, 바람직하게는 활성 수지 조성물은 용제 제거(또는 수지 건조)후에, 연화점 온도 50~150(특히 80~120)℃의 고체상이 되는 것이다. 연화점 온도가 너무 낮으면 실온에 있어서도 점착성이 발현되어 먼지 등의 부착에 의해 이물이 혼입할 우려가 있고, 반대로 지나치게 높으면 리플로우 실장후의 진공 탈포가 불충분하게 되는 경우가 있다. 또한, 활성 수지 조성물로서는, 냉각후, 고화해도 가열에 의해 재연화할 수 있는 것이 바람직하다.
본원의 표면 실장 방법의 일 태양에 있어서, 우선, 프린트 배선 기판(도 1A, 1) 표면상의 적어도 일부(전체 표면을 포함함.)에, 본원의 활성 수지 조성물(도 1B, 3)을 도포한다(이하, 도포한 활성 수지 조성물을 「도포 수지」라고도 함). 예를 들면, 프린트 배선 기판상의 적어도 금속 표면의 일부에 도포해도 된다. 금속으로서는, 예를 들면 순금속(구리 등) 및 합금(땜납 등)을 들 수 있고, 이들의 1종 이상이면 된다. 보다 구체적으로는, 적어도 회로의 일부 및/또는 적어도 패드부(도 1A, 2)의 일부에 도포해도 된다. 또한, 접합 상대의 표면 실장 부품(도 1C, 4)의 적어도 땜납 표면에 도포해도 된다. 구체적으로는, 표면 실장 부품의 전체 표면 또는 범프부(도 1C, 9)에만 도포해도 된다. 도포 수지의 층 두께는 통상 10~50㎛이다.
그 후, 필요에 따라(예를 들면, 고체상 에폭시 수지 및 용제를 사용한 경우), 도포 수지를 건조시키고 용제를 제거하면 된다. 이 건조후의 도포 수지는 통상 택 프리의 도막이 된다. 건조 조건으로서는, 예를 들면 80~120℃, 10~30분간이면 된다.
또한, 필요에 따라(예를 들면, 건조후의 도포 수지가 고체상이 되는 경우 등), 도포 수지를 도포 수지의 연화점 온도 이상 또한 경화 반응 개시 온도 미만의 가열(「가열 A」라고도 함.)을 행하면 된다. 이 가열 A에 의해, 도포 수지는 통상 점착성이 발현되어, 표면 실장 부품을 실장하기 쉬워진다. 가열 조건으로서는, 예를 들면 80~180℃, 10초~10분간이면 된다.
도포 수지의 건조와 가열 A는 어느 한쪽만을 또는 양쪽을 (순서는 상관 없이) 순차적으로 혹은 동시에 행하면 된다.
그 후, 표면 실장 부품(도 1C, 4)을 프린트 배선 기판(도 1C, 1)상에 탑재한다. 본원 발명은 대형의 표면 실장 부품, 예를 들면 가로세로 50mm 이상의 것이어도 사용할 수 있다. 표면 실장 부품으로서는, 구체적으로는 패키지 부품(BGA 부품, CSP 부품, MCM 부품, IPM 부품, IGBT 부품 등), 반도체 칩 등을 들 수 있다.
그 후, 리플로우 납땜을 행한다(도 1D). 리플로우 조건으로서는, 예를 들면 240~300℃, 10초~10분간이면 된다. 가열 시간이 너무 길면, 도포 수지의 경화 반응이 일어나는 경우가 있으므로 바람직하지 않다.
그 후, 진공 조작 및/또는 도포 수지의 경화 반응 개시 온도 미만의 가열 (「가열 B」라고도 함.)을 행한다.
진공 조작은 이하의 이유 등에 따라 행해진다. 즉, 리플로우 납땜시, 용융 땜납의 표면에 있는 산화물 등이 도포 수지(활성 수지 조성물)에 의해 환원되거나 하여, 그 결과, 물 등이 생성되는 경우가 있다. 이 생성수 등이 도포 수지중에 그대로 잔류한 경우, 도포 수지의 가열 경화시 증발 팽창하고, 경화후의 도포 수지중에 기포나 보이드 등을 발생시킬 우려가 있다. 그래서, 미리 이러한 생성수 등을 제거하기 위해 진공 조작을 행한다. 또한, 진공 조작에 의해, 도포 수지 등의 탈포도 행해진다. 진공 조작 조건은, 예를 들면 진공도 10~80000(특히 100~50000)Pa, 1~60(특히 5~30)분간이 바람직하다.
가열 B는 도포 수지의 경화 반응 개시 온도 미만에서 행해지지만, 도포 수지가 고체상인 경우는 그 연화점 온도 이상에서 행하는 것이 바람직하다. 가열 B에 의해, 수지 등의 탈수·탈포가 행해진다. 또한, 도포 수지가 고체상인 경우, 가열 B에 의해 도포 수지는 연화되고, 이 연화된 도포 수지에 의해 프린트 배선 기판 표면상의 요철이 흡수(평탄화)·고르게 된다. 그 결과, 후공정에 있어서 언더필 수지의 충전을 행하는 경우, 그 충전이 용이해지고, 언더필 수지의 충전 경화부에 기포, 보이드, 그 밖의 미충전 공극이 생기지 않게 된다. 구체적으로, 가열 조건으로서는 예를 들면 60~150(특히 80~120)℃, 0.1~60(특히 1~10)분간이 바람직하다.
진공 조작과 상기 가열 B는 어느 한쪽만을 또는 양쪽을 동시에 혹은 (순서는 상관 없이) 순차적으로 행하면 된다. 바람직하게는 적어도 진공 조작을 행한다.
그 후, 도포 수지를 가열 경화한다(도 1E, 10). 가열 경화 조건으로서는 경화제의 경화 반응 개시 온도 이상, 구체적으로는 150~200℃, 1~4시간이면 된다. 이 때, 블록 카르복실산 화합물 및/또는 카르복실산 화합물은 에폭시 수지와 반응하고, 활성제로서의 활성력을 잃는다. 따라서, 부식 등에 의한 신뢰성을 저하시키는 원인은 없어진다.
상기한 바와 같이 하여 본원에 따른 프린트 배선판이 제조된다.
본원의 표면 실장 방법의 다른 태양에 있어서는, 우선, 상기 서술한 바와 같이 하여, 리플로우 납땜까지의 공정을 행한다. 즉, 프린트 배선 기판(도 2A, 1) 표면의 적어도 일부에 상기 활성 수지 조성물(도 2B, 3)을 도포하고, 표면 실장 부품(도 2C, 4)을 프린트 배선 기판(도 2C, 1)상에 탑재하고, 리플로우 납땜(도 2D)을 행한다.
그리고, 패키지화 등의 목적에서, 언더필 수지(도 2E, 11)의 충전을 행한다. 구체적으로는, 프린트 배선 기판과 표면 실장 부품의 간극에 언더필 수지를 충전한다. 언더필 수지로서는, 경화 반응 개시 온도 100~250(특히 150~200)℃인 것이 바람직하다. 구체적으로는, 언더필 수지로서, 에폭시계 수지, 실리콘계 수지, 폴리이미드계 수지, 폴리올레핀계 수지, 시아네이트에스테르계 수지, 페놀계 수지, 나프탈렌계 수지 등의 1종 이상을 사용할 수 있다.
언더필 수지의 충전전 및/또는 후에, 진공 조작 및/또는 도포 수지와 언더필 수지의 어느 쪽의 경화 온도보다 낮은 온도에서의 가열(「가열 C」라고도 함.)을 행한다. 예를 들면, 리플로우 납땜을 한 후, 이하의 i)~iii)의 어느 하나를 행하고, 그 후, 수지(도포 수지 및 언더필 수지)를 가열 경화한다.
i) 진공 조작 및/또는 가열 C를 행하고, 언더필 수지를 충전한다.
ii) 진공 조작 및/또는 가열 C를 행하고, 언더필 수지를 충전하고, 진공 조작 및/또는 가열 C를 행한다.
iii) 언더필 수지를 충전하고, 진공 조작 및/또는 가열 C를 행한다.
진공 조작과 가열 C는 어느 한쪽만을 또는 양쪽을 동시에 혹은 (순서는 상관 없이) 순차적으로 행해도 되지만, 바람직하게는 적어도 진공 조작을 행하고, 또 바람직하게는 언더필 수지의 충전전에 가열 C를 행한다.
진공 조작은 상기 서술한 바와 같이 하여 행할 수 있다. 진공 조작에 의해, 탈수 등 및 수지(도포 수지, 충전 수지 등)의 탈포 등이 행해진다.
가열 C는 상기 가열 B와 마찬가지로 행할 수 있다. 가열 C에 의해, 탈수·탈포, 또한 언더필 수지의 충전을 용이하게 할 수 있다. 단, 언더필 수지 충전후, 가열 C를 행하는 경우는, 도포 수지 및 언더필 수지가 경화 반응을 일으키지 않도록, 이들의 어느 쪽의 경화 반응 개시 온도보다 낮은 온도로 가열한다.
그 후, 도포 수지 및 언더필 수지를 가열 경화(도 2F, 각 10, 6)한다. 가열 경화 조건으로서는 경화제의 경화 반응 개시 온도 이상 또한 언더필 수지의 경화 온도 이상, 구체적으로는 150~200℃, 1~12시간이면 된다.
상기한 바와 같이 하여, 본원에 따른 언더필 수지 충전 프린트 배선판이 제조된다.
(실시예)
이하, 본원 발명을 실시예로 구체적으로 설명한다.
<활성 수지 조성물의 조제>
·조제 실시예 1~5
표 1에 나타내는 배합 조성에 따라, 각 배합 성분을 균일하게 혼합하고, 활성 수지 조성물(각 조제 실시예 1~5)을 조제했다.
<프린트 배선판의 제조>
·실시예 1~5
가로세로 10mm의 프린트 배선 기판[패드(도 4A, 2) 피치 0.6mm, 패드 직경 0.3mm, 패드수 25개](도 3;도 4A, 1) 전체면에, 상기 활성 수지 조성물(각 조제 실시예 1~5)(도 4B, 3)을 스크린 인쇄로 도포했다(도 4B).
그 후, 이 프린트 배선 기판을 100℃, 20분간 가열하고, 도포 수지를 건조시켰다. 실온으로 냉각후의 프린트 배선 기판의 도포 수지는 점착성이 없는 고체상이며, 표면의 연필경도는 HB였다.
그 후, 상기 프린트 배선 기판을 120℃로 가열하면, 도포 수지는 연화되어, 점착성이 발현되었다.
그 후, 도포 수지가 연화된 상태에서, 가로세로 4mm의 반도체 칩[범프(도 4C, 9) 피치 0.6mm, 범프 직경 0.3mm, 범프수 25개](도 5;도 4C, 4)을 마운터로 프린트 배선 기판상에 설치했다(도 4C).
그 후, 반도체 칩(도 4C, 4)을 마운트한 프린트 배선 기판(도 4C, 1)을, 리플로우 장치(프리히트 가열 조건:150~180℃, 60초, 리플로우 가열 조건:220~260℃, 30초) 통과시키고 납땜을 행했다(도 4D).
상기 반도체 칩을 납땜한 프린트 배선 기판을 냉각하면, 도포 수지는 표면의 연필경도가 HB의 고체상이 되었다.
그 후, 상기 프린트 배선 기판을 다시 120℃로 가열했더니, 도포 수지는 다시 연화되어, 점착성이 발현되었다. 그리고, 이 온도하에서 진공 조작(진공도 100Pa, 2분)을 행했다.
그 후, 상기 프린트 배선 기판을 가열(190℃, 2시간)하고, 활성 수지 조성물을 경화시켜, 프린트 배선판(각 실시예 1~5)을 제작했다. 경화후의 도포 수지는 표면의 연필경도가 8H이며, 완전히 경화되어 있었다(도 4E).
상기 제작한 프린트 배선판(각 실시예 1~5)으로부터 반도체 칩을 물리적으로 떼어내고, 경화된 활성 수지 조성물을 20배의 확대경으로 관찰했더니, 기포 및 보이드는 확인되지 않았다.
·비교예 1
활성 수지 조성물의 가열 경화전의, 120℃의 가열 및 진공 조작을 행하지 않은 것 이외에는 상기 프린트 배선판(실시예 1)의 제조 방법과 마찬가지로 하여, 프린트 배선판(비교예 1)을 제작했다.
상기 제작한 프린트 배선판(비교예 1)으로부터 반도체 칩을 물리적으로 떼어내고, 경화된 활성 수지 조성물을 20배의 확대경으로 관찰했더니, 기포 및 보이드는 17개 확인되며, 그 크기는 0.5~2mm였다.
·실시예 6
우선, 하기 조성이 균일한 페이스트상 활성 수지 조성물(조제 실시예 6)을 조제했다. 조성) 크레졸 노볼락형 에폭시 수지(연화점 온도 94℃) 100중량부, p-히드록시벤조산 4중량부, 디시안디아미드 5중량부, 프로필렌글리콜메틸에테르아세테이트 50중량부.
가로세로 100mm의 프린트 배선 기판[패드 피치 0.6mm, 패드 직경 0.3mm, 패드수 1010개](도 6, 1) 전체면에, 상기 페이스트상 활성 수지 조성물(조제 실시예 6)을 스크린 인쇄로 도포했다.
그 후, 이 프린트 배선 기판을 100℃, 20분간 가열하고, 도포 수지를 건조시켰다. 실온으로 냉각후의 프린트 배선 기판의 도포 수지는 점착성이 없는 고체상이며, 표면의 연필경도는 HB였다.
그 후, 상기 프린트 배선 기판을 120℃로 가열하면, 도포 수지는 연화되어, 점착성이 발현되었다.
그 후, 도포 수지가 연화된 상태에서, 가로세로 70mm의 BGA 부품[범프 피치 0.6mm, 범프 직경 0.3mm, 범프수 1010개](도 7, 4)을 마운터로 프린트 배선 기판상에 설치했다.
그 후, BGA 부품을 마운트한 프린트 배선 기판을 피크 온도 260℃로 설정한 리플로우 장치를 통과시키고, 납땜을 행했다.
상기 BGA 부품을 납땜한 프린트 배선 기판을 냉각하면, 도포 수지는 표면의 연필경도가 HB의 고체상이 되었다.
그 후, 상기 프린트 배선 기판을 다시 120℃로 가열했더니, 도포 수지는 다시 연화되어, 점착성이 발현되었다. 그리고, 이 온도하에서 진공 조작(진공도 150Pa, 60분)을 행했다.
그 후, 상기 프린트 배선 기판을 가열(190℃, 2시간)하고, 활성 수지 조성물을 경화시켜, 프린트 배선판(실시예 6)을 제작했다. 경화후의 도포 수지는 표면의 연필경도가 8H이며, 완전히 경화되어 있었다.
상기 제작한 프린트 배선판(실시예 6)으로부터 BGA 부품을 물리적으로 떼어내고, 경화된 활성 수지 조성물을 20배의 확대경으로 관찰했더니, 기포 및 보이드는 확인되지 않았다.
·실시예 7
우선, 리플로우 납땜까지의 공정을 상기 프린트 배선판(실시예 6)의 제조 방법과 마찬가지로 하여 행했다.
상기 BGA 부품을 납땜한 프린트 배선 기판을 냉각하면, 도포 수지는 표면의 연필경도가 HB의 고체상이었다.
그 후, 상기 도포 수지를 다시 120℃로 가열했더니, 다시 연화되어, 점착성이 발현되었다.
그 후, 이 온도하에서 언더필 수지(히타치카세이코교사제, 「CEL-C-3720」)의 충전을 행했다.
그 후, 이 온도하에서 진공 조작(진공도 150Pa, 30분)을 행했다.
그 후, 상기 프린트 배선 기판을 가열(190℃, 2시간)하고, 활성 수지 조성물 및 언더필 수지를 경화시켜, 프린트 배선판(실시예 7)을 제작했다.
상기 제작한 프린트 배선판(실시예 7)에 대해서, X선으로 관찰했더니, 경화된 활성 수지 조성물 및 언더필 수지의 어느 쪽에도 기포 및 보이드는 확인되지 않고, 또 언더필 수지의 미충전 공극도 확인되지 않았다.
·실시예 8~12
조제 실시예 6의 활성 수지 조성물 대신에 각 조제 실시예 1~5의 것을 사용한 것 이외에는, 상기 프린트 배선판(실시예 7)의 제조 방법과 마찬가지로 하여, 프린트 배선판(각 실시예 8~12)을 제작했다.
상기 제작한 프린트 배선판(각 실시예 8~12)에 대해서, X선으로 관찰했더니, 경화된 활성 수지 조성물 및 언더필 수지의 어느 쪽에도 기포 및 보이드는 확인되지 않고, 또 언더필 수지의 미충전 공극도 확인되지 않았다.
·비교예 2
활성 수지 조성물 및 언더필 수지의 가열 경화전의, 120℃의 가열 및 진공 조작을 행하지 않은 것 이외에는, 상기 프린트 배선판(실시예 8)의 제조 방법과 마찬가지로 하여, 프린트 배선판(비교예 2)을 제작했다.
상기 제작한 프린트 배선판(비교예 2)에 대해서, X선으로 관찰했더니, 경화된 활성 수지 조성물 및 언더필 수지의 기포 및 보이드는 22개 확인되고, 그 크기는 0.5~2mm이며, 또 언더필 수지의 미충전 공극은 2개소 확인되고, 그 크기는 4mm 및 7mm였다.
<활성 수지 조성물의 각종 성능 시험>
·땜납 접속성 시험
활성 수지 조성물로서 보존 기간 0일의 것을 사용하여, 리플로우 납땜까지의 공정을, 상기 프린트 배선판(각 실시예 1~5)의 제조 방법과 마찬가지로 하여 행했다. 그 후, 프린트 배선 기판을 냉각하고, BGA 부품을 프린트 배선 기판으로부터 강제적으로 떼어냈다. 그리고, 프린트 배선 기판의 랜드상에, 범프 땜납 25개중, 몇개가 부착되어 있는지를 조사했다. 표 1에 부착되어 있는 땜납의 비율(땜납 부착율)을 나타낸다.
·25℃ 보존 안정성 시험
보존 기간이 0일의 활성 수지 조성물 대신에, 보존 기간이 여러가지로 상이한 활성 수지 조성물을 사용하여, 상기 땜납 접속성 시험을 행했다. 그리고, 보존 기간 0일일 때의 땝납 부착율을 달성(유지)할 수 있는 활성 수지 조성물의 보존 기간을 조사했다. 표 1에 그 보존 기한을 나타낸다.
배합성분(중량부)
 조제실시예
1 2 3 4 5
크레졸노볼락형 에폭시 수지1) 100 - 100 - 100
비스페놀 A형 액상 에폭시 수지2) - 100 - 100 -
산타시드G 10 35 10 20 -
노프큐어 TN-2 10 - 5 - -
히드록시벤조산 - - - - 4
디시안디아미드 4 4 4 4 1
디에틸렌글리콜모노에틸에테르아세테이트 30 - 30 - 30
땜납 접속성 100% 100% 100% 100% 80%
보존안정성(25℃) 60일이상 60일이상 60일이상 60일이상 2일
1) 니혼카야쿠사제, 「EOCN-103」.
2) 니혼카야쿠사제, 「RE-310S」.
1, 7…프린트 배선 기판
2…패드 땜납
3…미경화의 활성 수지 조성물(도포 수지)
4…표면 실장 부품(반도체 칩 또는 BGA 부품)
5…베어 칩
6…경화된 언더필 수지
8…회로
9…범프 땜납
10…경화된 활성 수지 조성물(도포 수지)
11…미경화의 언더필 수지

Claims (10)

  1. 에폭시 수지 100중량부에 대하여 각각 시클로헥산디카르복실산의 비스알킬에스테르, 1-이소프로폭시에틸(메타)아크릴레이트, 1-에톡시에틸(메타)아크릴레이트, 1-t-부톡시에틸(메타)아크릴레이트, 1-(1-메틸헥실록시)에틸(메타)아크릴레이트, 1-(1,1-디메틸프로폭시)에틸(메타)아크릴레이트, 1-이소프로폭시에틸(메타)아크릴아미드, 1-에톡시에틸(메타)아크릴아미드, 1-t-부톡시에틸(메타)아크릴아미드, 1-(1-메틸헥실록시)에틸(메타)아크릴아미드, 1-(1,1-디메틸프로폭시)에틸(메타)아크릴아미드, 1,2,4-벤젠트리카르복실산-2,4-비스(프로폭시에틸)-1-((메타)아크릴록시에틸)에스테르, 및 이들의 (공)중합체로 구성된 군에서 선택되는 적어도 1종의 블록 카르복실산 화합물 1-50중량부 및 경화 반응 개시 온도 150℃ 이상의 경화제 1-30중량부를 함유하는 활성 수지 조성물.
  2. 프린트 배선 기판 표면의 적어도 일부에 제 1 항에 기재된 활성 수지 조성물을 도포하고, 표면 실장 부품을 프린트 배선 기판상에 탑재하고, 리플로우 납땜을 행하고, 그 후, 도포 수지를 가열 경화하는 표면 실장 방법으로서, 도포한 활성 수지 조성물의 가열 경화전에, 진공 조작 또는 도포한 활성 수지 조성물의 경화 반응 개시 온도 미만의 가열을 행하거나, 상기 진공 조작과 가열을 행하는 것을 특징으로 하는 표면 실장 방법.
  3. 프린트 배선 기판 표면의 적어도 일부에 제 1 항에 기재된 활성 수지 조성물을 도포하고, 표면 실장 부품을 프린트 배선 기판상에 탑재하고, 리플로우 납땜을 행하고, 언더필 수지를 충전하고, 그 후, 도포한 활성 수지 조성물 및 언더필 수지를 가열 경화하는 표면 실장 방법으로서, 언더필 수지의 충전전에 또는 언더필 수지의 충전후에, 또는 상기 충전전과 상기 충전후에 진공 조작 또는 도포한 활성 수지 조성물과 언더필 수지의 어느 쪽의 경화 반응 개시 온도보다 낮은 온도에서의 가열을 행하거나, 상기 진공 조작과 상기 가열을 행하는 것을 특징으로 하는 표면 실장 방법.
  4. 제 2 항에 있어서, 프린트 배선 기판 표면의 적어도 금속 표면의 일부에 상기 활성 수지 조성물을 도포하는 것을 특징으로 하는 표면 실장 방법.
  5. 제 3 항에 있어서, 프린트 배선 기판 표면의 적어도 금속 표면의 일부에 상기 활성 수지 조성물을 도포하는 것을 특징으로 하는 표면 실장 방법.
  6. 제 2 항에 있어서, 표면 실장 부품을 프린트 배선 기판상에 탑재하기 전에, 도포 수지를 건조, 또는 도포 수지의 연화점 온도 이상이고 경화 반응 개시 온도 미만에서 가열하거나, 상기 건조와 상기 가열을 행하는 것을 특징으로 하는 표면 실장 방법.
  7. 제 3 항에 있어서, 표면 실장 부품을 프린트 배선 기판상에 탑재하기 전에, 도포 수지를 건조, 또는 도포 수지의 연화점 온도 이상이고 경화 반응 개시 온도 미만에서 가열하거나, 상기 건조와 상기 가열을 행하는 것을 특징으로 하는 표면 실장 방법.
  8. 제 4 항에 있어서, 표면 실장 부품을 프린트 배선 기판상에 탑재하기 전에, 도포 수지를 건조, 또는 도포 수지의 연화점 온도 이상이고 경화 반응 개시 온도 미만에서 가열하거나, 상기 건조와 상기 가열을 행하는 것을 특징으로 하는 표면 실장 방법.
  9. 제 5 항에 있어서, 표면 실장 부품을 프린트 배선 기판상에 탑재하기 전에, 도포 수지를 건조, 또는 도포 수지의 연화점 온도 이상이고 경화 반응 개시 온도 미만에서 가열하거나, 상기 건조와 상기 가열을 행하는 것을 특징으로 하는 표면 실장 방법.
  10. 제 2 항 내지 제 9 항 중 어느 한 항에 기재된 표면 실장 방법에 의해 제조된 프린트 배선판.
KR1020120000368A 2011-01-04 2012-01-03 활성 수지 조성물, 표면 실장 방법 및 프린트 배선판 KR101432620B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2011-011378 2011-01-04
JP2011011378 2011-01-04
JP2011198839 2011-08-25
JPJP-P-2011-198839 2011-08-25

Publications (2)

Publication Number Publication Date
KR20120079448A KR20120079448A (ko) 2012-07-12
KR101432620B1 true KR101432620B1 (ko) 2014-08-21

Family

ID=46379761

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120000368A KR101432620B1 (ko) 2011-01-04 2012-01-03 활성 수지 조성물, 표면 실장 방법 및 프린트 배선판

Country Status (6)

Country Link
US (2) US20120168219A1 (ko)
JP (1) JP5467469B2 (ko)
KR (1) KR101432620B1 (ko)
CN (1) CN102585166B (ko)
DE (1) DE102011122672B4 (ko)
TW (1) TWI490267B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210097292A (ko) 2020-01-30 2021-08-09 엔트리움 주식회사 반도체 장치용 언더필 물질, 이를 이용하여 형성된 언더필 물질층, 및 상기 언더필 물질을 포함하는 반도체 장치

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5234029B2 (ja) * 2009-08-05 2013-07-10 山栄化学株式会社 無洗浄活性樹脂組成物及び表面実装技術
JP5807221B2 (ja) * 2010-06-28 2015-11-10 アユミ工業株式会社 接合構造体製造方法および加熱溶融処理方法ならびにこれらのシステム
US8946072B2 (en) * 2012-02-02 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. No-flow underfill for package with interposer frame
TWI548005B (zh) * 2014-01-24 2016-09-01 環旭電子股份有限公司 選擇性電子封裝模組的製造方法
EP3137569B1 (en) 2014-05-01 2020-04-15 Henkel IP & Holding GmbH Anaerobic curable compositions containing blocked (meth)acrylic acid compounds
EP3137565B1 (en) 2014-05-01 2022-09-14 Henkel AG & Co. KGaA Anaerobic curable compositions containing blocked carboxylic acid compounds
JP6447557B2 (ja) * 2016-03-24 2019-01-09 日亜化学工業株式会社 発光装置の製造方法
JP6374434B2 (ja) * 2016-04-21 2018-08-15 山栄化学株式会社 熱硬化性樹脂組成物及び電子部品搭載基板
GB2577684A (en) 2018-10-01 2020-04-08 Harwin Plc Terminal and method for retaining a component to a surface, and manufacturing method and apparatus
CN117202525A (zh) * 2019-01-04 2023-12-08 捷普有限公司 用于在电路板上提供底部填充物的设备、系统和方法
KR102229860B1 (ko) * 2019-02-07 2021-03-19 (주)에이피텍 카트리지 일체형 디스펜싱 용액 경화 히터
CN113798734B (zh) * 2021-10-15 2023-02-24 浙江亚通新材料股份有限公司 一种锡基焊膏用助焊剂、电子封装用激光软钎焊膏
EP4270504A1 (en) * 2022-04-26 2023-11-01 Terra Quantum AG Contact layer for layered materials

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002293883A (ja) * 2001-03-30 2002-10-09 Sunstar Eng Inc 一液加熱硬化型エポキシ樹脂組成物および半導体実装用アンダーフィル材
JP2003160639A (ja) 2001-11-27 2003-06-03 Matsushita Electric Works Ltd エポキシ樹脂組成物及び半導体装置
JP2008147601A (ja) 2006-12-13 2008-06-26 Yoshihiro Shimada フリップチップ接合方法及び半導体装置の製造方法
JP2009096886A (ja) 2007-10-17 2009-05-07 Hitachi Chem Co Ltd 液状封止樹脂組成物及びそれを用いた半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5620831A (en) 1994-04-05 1997-04-15 Taiyo Ink Manufacturing Co., Ltd. Cyanoguanidine derivatives, and thermosetting or photocurable, thermosetting resin composition using the same
JP3816714B2 (ja) * 2000-02-29 2006-08-30 Ｔｄｋ株式会社 熱硬化性フラックスおよびはんだ付け方法、ならびに電子部品搭載基板
JP3791403B2 (ja) * 2000-12-04 2006-06-28 富士電機ホールディングス株式会社 鉛フリーハンダ対応無洗浄用フラックスおよびこれを含有するハンダ組成物
US6458472B1 (en) * 2001-01-08 2002-10-01 Henkel Loctite Corporation Fluxing underfill compositions
JP2002237676A (ja) 2001-02-08 2002-08-23 Denso Corp 表面実装部品の組み付け方法
TW574739B (en) * 2001-02-14 2004-02-01 Nitto Denko Corp Thermosetting resin composition and semiconductor device using the same
JP3911690B2 (ja) 2001-07-19 2007-05-09 山栄化学株式会社 熱硬化性樹脂組成物、並びに平滑板の製造方法及びその平滑板
MY139328A (en) * 2002-05-20 2009-09-30 Nitto Denko Corp Thermosetting resin composition and semiconductor device obtained with the same
JP2004152936A (ja) 2002-10-30 2004-05-27 Tamura Kaken Co Ltd 回路基板はんだ付用フラックス、ソルダーペースト及び回路基板
JP4784238B2 (ja) * 2005-05-23 2011-10-05 日立化成工業株式会社 液状封止材の流動性評価方法及び液状封止材の選択方法
JP4915639B2 (ja) 2005-08-11 2012-04-11 山栄化学株式会社 多層プリント配線板及びその製造方法
JP5344394B2 (ja) 2008-07-10 2013-11-20 山栄化学株式会社 硬化性樹脂組成物、並びにハロゲンフリー樹脂基板及びハロゲンフリービルドアッププリント配線板
JP5234029B2 (ja) * 2009-08-05 2013-07-10 山栄化学株式会社 無洗浄活性樹脂組成物及び表面実装技術
DE102010046930B4 (de) 2010-02-23 2014-07-17 San-Ei Kagaku Co. Ltd. Verfahren zur Oberflächenmontage

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002293883A (ja) * 2001-03-30 2002-10-09 Sunstar Eng Inc 一液加熱硬化型エポキシ樹脂組成物および半導体実装用アンダーフィル材
JP2003160639A (ja) 2001-11-27 2003-06-03 Matsushita Electric Works Ltd エポキシ樹脂組成物及び半導体装置
JP2008147601A (ja) 2006-12-13 2008-06-26 Yoshihiro Shimada フリップチップ接合方法及び半導体装置の製造方法
JP2009096886A (ja) 2007-10-17 2009-05-07 Hitachi Chem Co Ltd 液状封止樹脂組成物及びそれを用いた半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210097292A (ko) 2020-01-30 2021-08-09 엔트리움 주식회사 반도체 장치용 언더필 물질, 이를 이용하여 형성된 언더필 물질층, 및 상기 언더필 물질을 포함하는 반도체 장치

Also Published As

Publication number Publication date
US20120168219A1 (en) 2012-07-05
TWI490267B (zh) 2015-07-01
CN102585166A (zh) 2012-07-18
US9072205B1 (en) 2015-06-30
KR20120079448A (ko) 2012-07-12
CN102585166B (zh) 2016-06-01
TW201237095A (en) 2012-09-16
DE102011122672A1 (de) 2012-07-05
JP5467469B2 (ja) 2014-04-09
JP2013059807A (ja) 2013-04-04
DE102011122672B4 (de) 2021-07-08
US20150158103A1 (en) 2015-06-11

Similar Documents

Publication Publication Date Title
KR101432620B1 (ko) 활성 수지 조성물, 표면 실장 방법 및 프린트 배선판
JP4352126B2 (ja) Ｂ−ステージに対応可能なアンダーフィル封入材料と、その利用方法
KR20070081435A (ko) 웨이퍼 패키지용 언더필 인캡슐런트, 및 그의 도포 방법
JP4904923B2 (ja) 樹脂組成物、プリアプライド用封止材、半導体装置、半導体装置の製造方法およびプリアプライド封止用部品
TWI649842B (zh) 底部塡充材料及使用其之半導體裝置的製造方法
WO2004059721A1 (ja) 電子部品装置
JP5234029B2 (ja) 無洗浄活性樹脂組成物及び表面実装技術
JP3644340B2 (ja) エポキシ樹脂組成物
KR101900602B1 (ko) 열경화성 수지 조성물 및 전자 부품 탑재 기판
JP5493327B2 (ja) 封止充てん用樹脂組成物、並びに半導体装置及びその製造方法
KR101606360B1 (ko) 경화성 플럭스 조성물 및 이를 포함하는 솔더 페이스트
JP2001329048A (ja) 封止充填剤用液状エポキシ樹脂組成物
JP2004204047A (ja) 液状エポキシ樹脂組成物
CN1314752C (zh) 环氧树脂组合物
JP2016204645A (ja) 封止用熱硬化性樹脂組成物、半導体装置の製造方法及び半導体装置
JP6374298B2 (ja) フラックス及びフラックスを用いた接合方法
JP2022147854A (ja) 仮固定組成物

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190806

Year of fee payment: 6