KR20070081435A - 웨이퍼 패키지용 언더필 인캡슐런트, 및 그의 도포 방법 - Google Patents

웨이퍼 패키지용 언더필 인캡슐런트, 및 그의 도포 방법 Download PDF

Info

Publication number
KR20070081435A
KR20070081435A KR1020070013253A KR20070013253A KR20070081435A KR 20070081435 A KR20070081435 A KR 20070081435A KR 1020070013253 A KR1020070013253 A KR 1020070013253A KR 20070013253 A KR20070013253 A KR 20070013253A KR 20070081435 A KR20070081435 A KR 20070081435A
Authority
KR
South Korea
Prior art keywords
encapsulant
epoxy
underfill
imidazole
mixtures
Prior art date
Application number
KR1020070013253A
Other languages
English (en)
Inventor
앨리슨 위에 샤오
기아넨드라 더트
Original Assignee
내쇼날 스타치 앤드 케미칼 인베스트멘트 홀딩 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 내쇼날 스타치 앤드 케미칼 인베스트멘트 홀딩 코포레이션 filed Critical 내쇼날 스타치 앤드 케미칼 인베스트멘트 홀딩 코포레이션
Publication of KR20070081435A publication Critical patent/KR20070081435A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/68—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the catalysts used
    • C08G59/686—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the catalysts used containing nitrogen
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/50—Amines
    • C08G59/5093—Complexes of amines
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/68—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the catalysts used
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y10T428/31515—As intermediate layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Polymers & Plastics (AREA)
  • Medicinal Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Epoxy Resins (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Nitrogen And Oxygen Or Sulfur-Condensed Heterocyclic Ring Systems (AREA)
  • Tires In General (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은, 반도체 웨이퍼를 복수의 칩으로 절삭하기 전에, 상기 웨이퍼에 직접 도포되는 경화성 언더필 인캡슐런트 조성물에 관한 것이다. 본 발명의 조성물은 열경화성 에폭시 수지, 용매, 이미다졸 포스페이트염 촉매, 및 플럭싱제(fluxing agent)를 포함하며, 선택적으로, 습윤화제를 더 포함한다. 바람직한 경우, 상기 조성물에 소포제, 접착 촉진제(adhesion promoter), 유동 첨가제(flow additive), 유변성 개질제(rheology modifier)를 더 첨가할 수 있다. 본 발명의 언더필 인캡슐런트는 B-스테이지 가공 가능(B-stageable)하기 때문에, 평탄하고, 비(非)점착성을 가지며, 복수의 칩으로 깔끔하게 절삭될 수 있는 코팅을 웨이퍼에 제공할 수 있다. 또한, 본 발명의 B-스테이지 가공 가능한 재료를 포함하는 전자 패키지의 제조 방법에 따르면, 충전재를 포함하지 않는 액상의 경화성 플럭싱 재료를 이용하여, 칩이 접착되는 기판에 도포할 수 있다.
언더필 인캡슐런트, 플럭싱제, B-스테이지 가공, 경화, 기판, 반도체

Description

웨이퍼 패키지용 언더필 인캡슐런트, 및 그의 도포 방법 {UNDERFILL ENCAPSULANT FOR WAFER PACKAGING AND METHOD FOR ITS APPLICATION}
도 1은 서로 다른 촉매를 포함하는 각각의 조성물(A∼D)의 B-스테이지 가공 후의 DSC 경화 열 분석도(thermogram)를 도시한 도면이다.
본원은 현재 계류중인 미국특허출원 제10/084,869호(2002년 3월 1일자 출원)의 일부 계속 출원이다.
본 발명은 언더필 인캡슐런트(underfill encapsulant), 및 상기 언더필 인캡슐런트를 반도체 웨이퍼에 도포하는 방법에 관한 것이다.
본 발명은 에폭시 화합물로부터 제조되는 언더필 인캡슐런트 화합물에 관한 것으로서, 본 발명의 언더필 인캡슐런트는 마이크로전자 소자 중의 전자 부품과 기판 사이의 배선(interconnections)을 보호 및 강화하는 데 이용된다. 마이크로전자 소자는 다양한 형태의 전기 회로 부품, 주로 집적 회로(IC: integrated circuit) 칩 내에 함께 어셈블리된 트랜지스터뿐만 아니라, 레지스터, 커패시터 및 기타 부품을 포함한다. 이들 전자 부품은 상호 연결되어 회로를 형성하며, 최종적 으로는 인쇄 회로 기판(printed wire board)과 같은 캐리어 또는 기판에 연결 및 지지된다. 집적 회로 부품은 단일 베어칩(bare chip), 인캡슐런트가 충전된 단일 칩, 또는 인캡슐런트가 충전된 복수 개의 칩 패키지를 포함할 수 있다. 상기 단일 베어칩은 리드 프레임에 부착된 다음, 인캡슐런트로 충전되어 인쇄 와이어 기판에 부착되거나, 직접 인쇄 와이어 기판에 부착될 수 있다. 근본적으로 이러한 칩은 복수 개의 칩을 포함하는 반도체 웨이퍼로서 형성된다. 상기 반도체 웨이퍼는 바람직한 경우, 복수의 칩 또는 칩 패키지로 절삭된다.
상기 부품이 리드 프레임에 연결된 베어칩인 경우, 또는 인쇄 와이어 기판 또는 그 밖의 기판에 연결된 패키지인 경우에도, 전자 부품 상의 전기 단자와 기판 상의 해당 전기 단자를 서로 연결시킨다. 이들의 연결 방법 중 하나는, 폴리머 재료 또는 금속 재료를 사용하여, 범프(bump) 형태로 상기 부품 또는 기판 단자에 도포하는 것이다. 상기 단자들을 배열하고 서로 접속시킨 다음, 얻어진 어셈블리를 가열하여 상기 금속 재료 또는 폴리머 재료를 리플로우(reflow)시켜, 연결을 고정한다.
통상적으로 상기 전자 어셈블리를 이용하는 동안에는 상기 어셈블리에 폭넓은 온도 범위의 열 사이클이 수행된다. 이러한 열 사이클의 수행 시에는 상기 전자 부품, 배선 재료 및 기판의 열 팽창 계수 차이로 인해, 상기 어셈블리의 부품에 응력이 가해져 부품이 파손될 수 있다. 이 같은 파손을 방지하기 위해, 상기 부품과 상기 기판 사이의 갭(gap)을 폴리머 인캡슐런트(이하, 언더필 또는 언더필 인캡슐런트라 칭함)로 충전함으로써, 배선 재료를 강화하고 열 사이클 시 가해지는 어 느 정도의 응력을 흡수할 수 있다.
이러한 언더필 기법의 주된 두 가지 용도는, 산업적으로 칩 스케일 패키지(CSP: chip scale package)로 알려져 있는 것으로서 칩 패키지가 기판에 부착된 패키지, 및 칩이 소정 배열의 배선에 의해 기판에 부착된 플립 칩 패키지(flip-chip package)를 강화하기 위한 것이다.
종래의 모세관 작용에 의한 유동성 언더필(capillary flow underfill)을 도포하는 경우에는 금속 재료 또는 고분자 재료로 이루어진 배선을 리플로우시킨 다음, 상기 언더필을 공급하여 경화시킨다. 이 과정에 있어서, 먼저 기판 상의 금속 패드에 플럭스제(flux)를 적용한다. 그런 다음, 솔더링 부위의 정상부인, 상기 기판의 용융된 영역에 상기 칩을 실장한다. 이어서, 상기 어셈블리를 가열하여 상기 솔더링 접합부(soldering joint)를 리플로우시킨다. 이 때, 측량된 언더필 인캡슐런트 물질이 전자 부품 어셈블리의 하나 이상의 가장자리면을 따라 공급되고, 상기 부품과 기판 사이의 갭에서의 모세관 작용에 의해 상기 언더필 물질이 내부로 끌려 들어간다. 부품과 기판 사이의 갭을 충전한 다음에는 응력의 집중도를 저하시키고 어셈블리 구조체의 피로 수명(fatigue life)을 연장하기 위해, 완성된 어셈블리의 주변을 따라서 언더필 인캡슐런트를 더 공급할 수도 있다. 언더필 인캡슐런트를 공급한 다음에는 상기 언더필 인캡슐런트가 적절한 최종 물성을 갖도록 경화시킨다.
최근에는 능률적인 언더필 공정의 수행, 및 효율 증대를 위해, 웨이퍼를 복수의 칩으로 절삭하기 전에, 언더필 인캡슐런트를 반도체 웨이퍼에 직접 코팅하는 방법이 제안된 바 있다. 전술한 방법에 따르면, 언더필 인캡슐런트의 직접 코팅 시, 스크린 인쇄법, 스텐실 인쇄법, 및 스핀 코팅법을 비롯한 다양한 코팅 방법에 따라 코팅이 가능하고, 하나의 반도체(이후에 복수 개의 칩으로 절삭됨)에 1회의 언더필 도포 공정을 수행할 수 있다.
언더필이 웨이퍼 수준의 언더필 인캡슐런트용으로서 적합하도록 하기 위해서는 몇 가지 주요 특성을 구비해야 한다. 먼저, 상기 언더필 물질은 전체 웨이퍼가 지속적인 코팅을 가지도록, 웨이퍼에 균일하게 도포하기 용이한 것이어야 한다. 또한, 웨이퍼에 도포된 언더필 인캡슐런트는 웨이퍼를 복수의 칩으로 절삭하는 절삭 공정에 방해가 되지 않아야 한다. 아울러, 최소량의 잔류 용매를 가지며, 평탄하고 비(非)점착성인 코팅을 제공하기 위해, 이러한 언더필 인캡슐런트는 웨이퍼에 실장된 후에 고화되는 것, 다시 말하면, B-스테이지 가공 가능한 것(B-stageable)이어야 한다.
언더필 출발 물질이 고체인 경우에는 상기 고체 언더필을 용매 중에 분산 또는 용해시켜, 페이스트를 형성한 다음, 얻어진 페이스트를 웨이퍼에 도포한다. 그런 다음, 상기 언더필을 가열함으로써 상기 용매를 증발시키면, 고체가 남게 되지만, 상기 웨이퍼 상의 언더필은 경화되지 않은 상태이다. 한편, 언더필 출발 물질이 액체 또는 페이스트인 경우에는 상기 언더필을 웨이퍼에 공급하여 가열함으로써, 상기 언더필을 고체 상태로 부분 경화시킨다.
전술한 B-스테이지 가공은 언더필 인캡슐런트를 조기 경화시키지 않으면서, 통상 약 150℃보다 낮은 온도에서 수행된다. 상기 언더필 인캡슐런트의 최종 경화 반응은 솔더의 플럭싱(솔더가 배선 재료인 경우) 및 배선 형성 후에 수행되어야 하며, 주석/납으로 구성된 공융 솔더를 이용하는 경우에는 183℃에서, 무연 솔더(lead free solder)를 이용하는 경우에는 200℃보다 높은 온도에서 최종 경화 반응이 일어난다. 솔더 범프가 유동화(flow)되어, 배선이 형성된 다음에는 상기 언더필 인캡슐런트의 최종 경화가 신속하게 수행되어야 한다. 다시 말하면, 최종적으로 각각의 칩을 기판에 부착하는 동안, 상기 언더필 인캡슐런트가 유동화되어야, 필릿(fillet)의 형성 및 솔더 범프의 플럭싱이 가능하며, 상기 칩이나 칩 부동태막, 기판 또는 솔더 마스크와 솔더 접합부 사이의 접착이 양호하게 된다. 예를 들면, 배선 형성을 보다 용이하게 하기 위해서는 충전재를 포함하지 않는 액상 경화성 플럭싱 재료를 재공하는 것이 바람직할 수 있다.
본 발명은, 반도체 웨이퍼를 복수의 칩으로 절삭하기 전에, 상기 웨이퍼에 직접 도포되는 경화성 언더필 인캡슐런트 조성물을 제공한다. 본 발명의 조성물은, 에폭시 수지를 포함하는 열경화성 수지 시스템; 용매; 및 이미다졸-무수물 촉매를 포함하며, 선택적으로 플럭싱제(fluxing agent)를 포함한다. 그 외에도, 바람직한 경우라면, 본 발명의 조성물에 소포제, 습윤화제(wetting agent), 접착 촉진제(adhesion promoter), 유동 첨가제(flow additive), 및 유변성 개질제(rheology modifier)와 같은 각종 첨가제가 더 첨가될 수 있다. 본 발명의 다른 구현예에 따르면, 상기 이미다졸-무수물 촉매 대신에 이미다졸 포스페이트염을 이용한다. 본 발명의 언더필 인캡슐런트는 B-스테이지 가공 가능하기 때문에, 평탄 하고 비(非)점착성을 가지며, 복수의 칩으로 깔끔하게 절삭될 수 있는 코팅을 웨이퍼에 제공할 수 있다. 절삭된 각각의 칩은 기판에 직접 부착된다.
본 발명의 언더필 인캡슐런트 조성물에 사용되는 수지는 경화성 화합물, 즉, 중합이 가능한 화합물이다. 본 명세서에서 경화란, 가교와 더불어 중합되는 것을 의미한다. 가교란, 당업계에서 통용되는 의미와 같이, 원소, 분자의 기, 또는 화합물의 브릿지(bridge)에 의해 두 폴리머 사슬이 결합하는 것을 의미하며, 가교 반응은 통상적으로 가열 시 일어난다.
본 발명의 B-스테이지 경화 가능한 언더필 인캡슐런트 조성물의 구성 성분으로서는 하나 이상의 에폭시 수지의 블렌드, 촉매로서 작용하는 이미다졸-무수물 부가생성물, 및 하나 이상의 촉매가 포함된다. 본 발명의 다른 구현예에 따르면, 상기 이미다졸-무수물 부가생성물 대신, 촉매로서 작용하는 이미다졸 포스페이트염이 이용된다. 본 발명의 조성물은 선택적인 성분으로서, 플럭싱제, 공기 방출제(air release agent), 유동 첨가제, 접착 촉진제, 유변성 개질제, 계면활성제, 및 그 밖의 성분을 더 포함할 수 있다. 특히, 상기 선택적 성분들의 선택은 특정 수지를 이용하기에 적절한 물성들이 균형을 이루도록 선택된다. 본 발명에 사용되는 용매의 선택은, 상기 수지(들)를 용해하여, 스핀 코팅법, 스크린 인쇄법 또는 스텐실 인쇄법에 의해 웨이퍼에 도포하기에 적절한 점도를 갖는 페이스트형 조성물이 제조될 수 있도록 하는 점을 감안하여 한다. 본 발명의 바람직한 구현예에 따르면, 본 발명의 조성물은 B-스테이지 가공 가능한 조성물, 즉, 초기 고화(initial solidification)가 가능하여, 평탄하고 비점착성을 가지는 코팅을 반도체 웨이퍼 상에 형성할 수 있는 조성물이다. 이러한 B-스테이지 가공은 약 80℃ 내지 약 160℃ 범위의 온도에서 수행되는 것이 바람직하다. 상기 B-스테이지 가공을 수행한 후, 웨이퍼 상에 평탄하고 비점착성을 가지는 코팅이 얻어지므로, 상기 웨이퍼를 복수의 칩으로 깔끔하게 절삭할 수 있다. 상기 조성물의 완전한 경화는 약 180℃ 또는 그 보다 높은 온도의 제2 온도, 다시 말하면, 상기 B-스테이지 경화 온도보다 높은 온도에서 수행된다. 통상적으로, 상기 조성물의 최종 경화 반응은 배선이 형성된 이후에 일어난다. Pb/Sn 공융 솔더를 이용하는 경우에는 상기 솔더의 용융점(183℃)보다 높은 온도에서 배선이 형성된다. AgSnCu 솔더를 이용하는 경우에는 약 217℃의 온도에서 배선이 형성되며, 무연 솔더인 AgCu 솔더 합금을 이용하는 경우에는 약 225℃의 온도에서 배선이 형성된다. 배선의 형성을 방해하지 않으면서, 상기 조성물이 적절하게 경화되도록 하기 위하여 잠재적 촉매(latent catalyst)로서, 이미다졸 또는 이미다졸 포스페이트염과 무수물의 부가생성물을 이용한다. 본 발명에 이용되는 잠재적 촉매는 최소한도의 조기 경화 반응을 제외하고는 B-스테이지 가공을 수행하는 동안 일어나는 임의의 경화 반응을 억제해야 하며, 상기 B-스테이지 가공 이후에 형성되는 비점착성 표면이 겔화되지 않도록 해야 한다. 전술한 B-스테이지 고화 반응은 30℃ 이상, 최종 경화 온도보다 낮은 온도에서 일어나는 것이 바람직하다. 아울러, 상기 촉매는 하나의 리플로우 단계에서의 플럭싱 및 경화를 촉진해야 한다. 배선이 적절하게 형성되도록 하기 위해서는 먼저 본 발명의 언더필에 의해 플럭싱이 수행된 다음, 상기 언더필이 경화되어야 한다.
본 발명의 웨이퍼 수준의 언더필 조성물에 이용하기에 적절한 에폭시 수지를 예시하면, 비스페놀-A의 일관능성 글리시딜 에테르, 비스페놀-A의 다관능성 글리시딜 에테르, 비스페놀-F의 일관능성 글리시딜 에테르, 비스페놀-F의 다관능성 글리시딜 에테르, 지방족 에폭시, 방향족 에폭시, 포화된 에폭시, 불포화된 에폭시, 지환식 에폭시 수지(cycloaliphatic epoxy resin), 하기 구조식을 가지는 에폭시들, 또는 이들의 조합을 들 수 있다. 상기 지환식 에폭시 수지의 예를 들면, 하기 구조식으로 표시되는 Flex Epoxy 1을 들 수 있다:
Figure 112007011870312-PAT00001
.
또한, 상기 방향족 에폭시 수지의 예를 들면, 하기 각각의 구조식으로 표시되는 RAS-1, RAS-5, 및 Flex Epoxy 3을 들 수 있다:
Figure 112007011870312-PAT00002
Figure 112007011870312-PAT00003
Figure 112007011870312-PAT00004
.
상기 불포화된 에폭시 수지의 예로서는 하기 구조식으로 표시되는 Cardolite NC513을 들 수 있다:
Figure 112007011870312-PAT00005
.
비(非)글리시딜 에테르 에폭사이드의 예로서는, 3,4-에폭시사이클로헥실메틸-3,4-에폭시사이클로헥산 카르복실레이트(고리형 구조체의 일부인 2개의 에폭사이드기, 및 에스테르 결합을 포함함), 비닐사이클로헥센 디옥사이드(2개의 에폭사이드기 중 하나가 고리형 구조체의 일부인 에폭사이드기를 포함함), 3,4-에폭시-6-메틸 사이클로헥실메틸-3,4-에폭시사이클로헥산 카르복실레이트, 및 디사이클로펜타디엔 디옥사이드를 들 수 있다.
본 발명에서는 상기 열경화성 수지로서, 글리시딜 에테르 에폭사이드를 단독으로, 또는 글리시딜 에테르 에폭사이드와 상기 비(非)글리시딜 에테르 에폭사이드와 조합하여 이용하는 것이 바람직하다. 이러한 타입의 에폭시 수지로서는 비스페놀 A 수지가 바람직하다. 그 밖에도, 바람직한 에폭시 수지를 예시하면, 비스페놀 F형 수지를 들 수 있다. 또한, 상기 열경화성 수지로서 이용되는 에폭시 노볼락 수지로서 바람직한 것을 예시하면, 폴리(페닐 글리시딜 에테르)-co-포름알데하이드를 들 수 있다. 본 발명에서는 상기 열경화성 수지로서, 비페닐 타입 에폭시 수지를 이용할 수도 있다. 일반적으로, 이러한 수지는 비페닐 수지와 에피클로로하이드린의 반응에 의해 제조된다. 전술한 것 이외에도, 본 발명에 이용 가능한 에폭시 수지를 예시하면, 디사이클로펜타디엔-페놀 에폭시 수지, 나프탈렌 수지, 에폭시기를 가지는 부타디엔 아크릴로니트릴 코폴리머, 에폭시기를 가지는 폴리디메틸 실록산, 및 이들의 혼합물을 들 수 있다. 상기 비스페놀-F형 수지의 시판품을 예시하면, CVC Specialty Chemicals(미국 뉴저지주 메이플 셰이드에 소재)에서 시판하는 상품명 8230E; 및 Resolution Performance Products LLC에서 시판하는 상품명 RSL 1739를 들 수 있다. 또한, 상기 비스페놀-A형 수지의 시판품을 예시하면, EPON 828, EPON 1001, 및 EPON 1002 (이상, Resolution Technology에서 시판함)를 들 수 있고, 비스페놀-A와 비스페놀-F의 블렌드 시판품을 예시하면, ZX-1059(Nippon Chemical Company에서 시판함)를 들 수 있다. 또한, 상기 에폭시 수지로서, XP71756.00 (Vantico에서 시판함)를 이용할 수도 있다.
전술한 수지 이외에도, 본 발명의 언더필 조성물은 촉매로서, 이미다졸-무수 물 부가생성물, 또는 이미다졸 포스페이트염을 포함한다. 상기 부가생성물은, 본 발명의 언더필 조성물이 상기 이미다졸 및 상기 무수물을 개별 성분으로서 포함하는 경우에 얻어지는 성질과는 다른 성질을 제공한다. 또한, 상기 이미다졸 포스페이트염은, 본 발명의 언더필 조성물이 상기 이미다졸 및 인산을 개별 성분으로서 포함하는 경우에 얻어지는 성질과는 다른 성질을 제공한다. 상기 부가생성물 또는 상기 염 중에 적절하게 포함될 수 있는 이미다졸을 예시하면, N 치환되지 않은 이미다졸, 예컨대, 2-페닐-4-메틸 이미다졸, 2-에틸-4-메틸-이미다졸, 2-페닐 이미다졸, 2-메틸 이미다졸, 및 이미다졸을 들 수 있다. 전술한 것 이외에도, 적절하게 이용되는 이미다졸 성분을 예시하면, 알킬 치환된 이미다졸, N 치환된 이미다졸, N-메틸이미다졸, 및 이들의 혼합물을 들 수 있다. 상기 이미다졸 포스페이트염은 인산 성분을 더 포함한다. 본 발명에 적절하게 이용되는 촉매를 예시하면, 2-페닐-이미다졸 디하이드로젼 포스페이트염(Air Products에서 상품명 AMICURE 2PIP로서 시판), 및 2-헵타데실이미다졸(Curezol에서 상품명 CUREZOL 17A로서 시판)을 들 수 있다. 상기 부가생성물은 무수물 성분을 더 포함한다. 상기 무수물로서 바람직한 것을 예시하면, 지환식 무수물을 들 수 있고, 가장 바람직하게는, Aldrich에서 상품명 PMDA로서 시판하는 피로멜리트산 이무수물을 이용한다. 전술한 것 외에도, 바람직하게 이용되는 무수물을 예시하면, Lonza Inc.에서 상품명 MHHPA로서 시판하는 메틸헥사-하이드로프탈산 무수물을 들 수 있다. 또한, 본 발명에 이용 가능한 무수물의 다른 예로서, 메틸테트라-하이드로프탈산 무수물, 나드산메틸 무수물, 헥사-하이드로 프탈산 무수물, 테트라-하이드로 프탈산 무수물, 프탈산 무수물, 도데 실 숙신산 무수물, 비스페닐 이무수물, 벤조페논 테트라카르복시산 이무수물, 및 이들의 혼합물을 들 수 있다. 본 발명에 바람직한 촉매를 합성하기 위해서는 1 몰부(mole part)의 1,2,4,5-벤젠테트라카르복시산 이무수물과 2 몰부의 2-페닐-4-메틸이미다졸을 결합시킨다. 즉, 상기 두 성분을 가열하면서 아세톤에 용해하고 나면, 상기 두 성분의 결합 시, 이미다졸-이무수물 염이 침전물로서 생성된다. 상기 바람직한 촉매를 상기 에폭시 수지 및 용매와 병용함으로써, 160℃보다 충분히 높은 경화 개시 온도, 및 183℃보다 높은 피크 경화 온도(peak cure temperature)를 가지는 언더필을 얻을 수 있다. 또한, 전술한 바와 같은 바람직한 촉매를 이용함으로써, 이미다졸만을 이용하는 경우와는 달리, 잠재성을 향상시킬 수 있다.
본 발명의 언더필 조성물은 플럭싱제를 포함할 수 있다. 상기 플럭싱제는 금속 옥사이드를 주로 제거하며, 재산화 반응을 억제한다. 본 발명에서는 각종 플럭싱 재료를 이용할 수 있지만, 상기 플럭싱제로서는 카르복시산 군에서 선택되는 것을 이용하는 것이 바람직하다. 이러한 카르복시산의 예로서는, 로진 검(rosin gum), 도데칸디오산(Aldrich에서 상품명 Corfree M2로서 시판하는 시판품), 아디프산, 세바스산(sebasic acid), 폴리세바스산 폴리안하이드라이드, 말레산, 타르타르산, 및 시트르산을 들 수 있다. 또한, 상기 플럭싱제로서는 알코올, 하이드록실 산, 및 하이드록실 염기를 포함하는 군에서 선택되는 것을 이용할 수 있다. 상기 플럭싱 재료는 에틸렌 글리콜, 글리세롤, 3-[비스(글리시딜 옥시 메틸)메톡시]-1,2-프로판 디올, D-리보스, D-셀로비오스, 셀룰로스, 3-사이클로헥센-1,1-디메탄올 등과 같은 폴리올을 포함하는 것이 바람직하다. 상기 산은 솔더 및 기판으로부 터 산화물을 세정하기에 충분한 강도를 가져야 하기 때문에, 산의 강도는 중요한 인자이다. 바람직하기로는, pKa가 5보다 커야 한다. 약 183℃에서의 상기 산의 안정성 역시 중요하며, 상기 산은 183℃보다 낮은 온도에서 분해되지 않아야 한다. 솔더가 183℃에서 리플로우되기 때문에, 상기 온도를 견딜 수 없는 플럭싱 재료는 본 발명의 조성물 중에 이용하기에 적합하지 않다.
상기 용매는 본 발명의 조성물의 점도를 개질시키기 위해 이용된다. 상기 용매는 약 150℃보다 낮은 온도에서 수행되는 B-스테이지 가공 도중에 증발될 수 있다. 상기 용매로서는, 상기 에폭시 수지를 용해하기 쉽고, 반응성을 가지지 않으며, 적절한 끓는점이 100℃ 내지 200℃ 범위인 용매를 이용하는 것이 바람직하다. 본 발명에 이용 가능한 용매를 예시하면, 케톤, 에스테르, 알코올, 및 에테르, 그 밖에도, 본 발명의 조성물 중의 에폭시 수지 및 페놀 수지의 용해가 가능하며 안정한 용매를 들 수 있다. 본 발명에 바람직한 용매를 예시하면, γ-부티로락톤, 및 프로필렌 글리콜 메틸 에틸 아세테이트(PGMEA)를 들 수 있다.
바람직한 특성을 가지는 언더필 인캡슐런트 조성물을 얻기 위해, 본 발명의 조성물에 추가적인 성분을 더 첨가할 수 있다. 예를 들면, 이러한 첨가제로서 일관능성 반응성 희석제를 이용하는 경우에는 경화된 언더필의 물리적 특성에 바람직하지 않은 영향을 끼치지 않으면서, 점도의 증가를 점진적으로 지연시킬 수 있다. 상기 희석제로서 바람직하게 이용되는 것을 예시하면, p-tert-부틸-페닐 글리시딜 에테르, 알릴 글리시딜 에테르, 글리세롤 디글리시딜 에테르, 알킬 페놀의 글리시 딜 에테르(Cardolite Corporation에서 상품명 Cardolite NC513으로서 시판함), 및 부탄디오디글리시딜에테르(Aldrich에서 상품명 BDGE로서 시판함)를 들 수 있지만, 그 밖의 희석제를 이용할 수도 있다. 또한, 플립-칩 접합 공정, 및 후속적으로 수행되는 솔더 조인트 리플로우 및 재료의 경화를 수행하는 동안, 보이드(void)의 생성을 방지하기 위해 상기 첨가제로서 계면활성제를 이용할 수도 있다. 본 발명에 이용 가능한 계면활성제를 예시하면, 유기 아크릴 폴리머, 실리콘(silicone), 폴리옥시에틸렌/폴리옥시프로필렌 블록 코폴리머, 에틸렌 디아민계 폴리옥시에틸렌/폴리옥시프로필렌 블록 코폴리머, 폴리올계 폴리옥시알킬렌, 지방산 알코올계 폴리옥시알킬렌, 지방산 알코올 폴리옥시알킬렌 알킬 에테르, 및 이들의 혼합물을 들 수 있다. 아울러, 바람직한 경우라면, 커플링제(coupling agent), 공기 방출제, 유동 첨가제, 접착 촉진제, 무기 충전재, 및 그 밖의 성분을 본 발명의 조성물에 더 첨가할 수 있다.
본 발명의 바람직한 구현예에 따르면, 상기 언더필 인캡슐런트는 하나 이상의 에폭시 수지, 촉매인 이미다졸-무수물 부가생성물, 플럭싱제, 용매, 및 그 밖의 적절한 첨가 성분을 포함한다. 전술한 구현예에서, 상기 에폭시 수지는 본 발명의 언더필 조성물 중에 20 중량% 내지 약 90 중량%의 양으로 포함될 수 있다. 상기 이미다졸-무수물 부가생성물은 촉매로서 첨가된다. 상기 부가생성물은 상기 언더필 조성물 중에 약 0.01 중량% 내지 약 10 중량%의 양으로, 바람직하게는 약 0.1 중량% 내지 약 5 중량%의 양으로 포함된다. 선택적으로, 상기 플럭싱제는 본 발명의 조성물에 약 0.5 중량% 내지 약 20 중량%의 양으로, 바람직하게는 약 1 중량% 내지 약 10 중량%의 양으로 첨가된다. 또한, 상기 용매는 80 중량% 이하의 양으로 첨가될 수 있다. 그리고, 상기 조성물에, 계면활성제, 공기 방출제, 유동 첨가제, 유변성 개질제, 무기 충전재, 및 접착 촉진제와 같은 선택적인 성분들을 약 0.01 중량% 내지 약 5 중량%의 양으로 더 첨가할 수 있다.
본 발명의 다른 바람직한 구현예에 따르면, 상기 언더필 인캡슐런트는 하나 이상의 에폭시 수지, 촉매인 이미다졸 포스페이트염, 플럭싱제, 용매, 무기 충전재, 및 그 밖의 적절한 성분을 포함한다. 상기 에폭시 수지는 상기 언더필 조성물 중에 약 20 중량% 내지 약 80 중량%의 양으로 포함될 수 있다. 상기 이미다졸 포스페이트염은 촉매로서 첨가된다. 상기 이미다졸 포스페이트염은 상기 언더필 조성물 중에 약 0.01 중량% 내지 약 10 중량%의 양으로, 바람직하게는 약 0.1 중량% 내지 약 5 중량%의 양으로 포함된다. 선택적으로, 상기 플럭싱제는 상기 조성물 에 약 0.5 중량% 내지 약 20 중량%의 양으로, 바람직하게는 약 1 중량% 내지 약 10 중량%의 양으로 첨가된다. 또한, 상기 충전재는 약 70 중량% 이하의 양으로, 그리고 상기 용매는 약 60 중량% 이하의 양으로 상기 조성물 중에 포함된다. 아울러, 상기 조성물에, 계면활성제, 공기 방출제, 유동 첨가제, 유변성 개질제, 및 접착 촉진제와 같은 선택적인 성분들을 약 0.01 중량% 내지 약 5 중량%의 양으로 더 첨가할 수 있다.
본 발명의 B-스테이지 가공 가능한 언더필 조성물을 이용하기 위해서는 먼저, 상기 조성물을 스크린 인쇄, 스핀 코팅, 또는 스텐실 인쇄에 의해 반도체 웨이퍼 또는 각각의 칩에 직접 도포한다. 그런 다음, 코팅이 형성된 웨이퍼 또는 칩을 약 100℃ 내지 약 140℃ 범위의, 초기의 B-스테이지 가공 온도로 약 10분 내지 1시간 동안 가열하여, 상기 조성물을 B-스테이지 고화시킴으로써, 평탄하고 비(非)점착성을 가지며 보이드가 생성되지 않은 필름이 얻어진다. 상기 조성물을 웨이퍼에 적용한 경우에는 전술한 바와 같이 필름을 얻은 후, 상기 웨이퍼를 복수의 칩으로 절삭한다. 그런 다음, 상기 각각의 칩의 B-스테이지 가공된 조성물과 기판이 인접하도록 하여, 상기 칩을 상기 기판에 실장한 다음, 얻어진 전체 어셈블리를 약 183℃의 온도(납/주석 솔더를 이용하는 경우)로 가열한다. 이 같은 2차 가열에 의해, 상기 기판과 상기 칩 사이에 배선이 형성되고, 상기 칩 상의 솔더 볼이 플럭싱된다.
본 발명의 다른 구현예에 따르면, 기판에 칩을 실장하기 전에, 에폭시 수지, 페놀 함유 화합물, 및 이미다졸/무수물 부가생성물 또는 이미다졸 포스페이트염을 포함하며, 충전재를 포함하지 않는 액상의 경화성 플럭싱 재료를 상기 기판에 직접 도포한다. 한편, 전술한 언더필을 웨이퍼에 도포한 다음, B-스테이지 고화시킨 후, 상기 웨이퍼를 복수의 칩으로 절삭한 다음, 상기 충전재를 포함하지 않는 액상의 경화성 재료와 상기 B-스테이지 고화된 언더필이 인접하도록 하여, 상기 기판에 상기 각각의 칩을 실장한다. 상기 충전재를 포함하지 않는 액상의 경화성 재료를 이용함으로써, 솔더 플럭싱의 향상, 및 기판과 각각의 칩 사이의 배선 형성을 촉진할 수 있다. 기판에 상기 경화성 재료를 도포하고, 상기 B-스테이지 가공 가능한 조성물을 가지는 칩을 상기 기판에 실장하는 경우에는 리플로우 공정이 종료된 후의 배선 형성성이 우수하다.
이하, 실시예를 들어 본 발명에 대해 보다 상세하게 설명하나, 본 발명은 하기 실시예로 제한되지는 않는다.
(실시예 1)
표 1에 기재된 바와 같은 5종의 언더필 인캡슐런트 조성물을 제조하였다. 먼저, 용매를 가열하면서, 상기 용매에 에폭시 수지를 용해하였다. 청정한 로진(clean rosin)을 플럭싱제로서 이용하는 경우(조성물 1), 전술한 용해 단계에서 상기 플럭싱제를 첨가한 다음, 균질한 에폭시-용매-로진 혼합물이 형성될 때까지 가열하였다. 청정한 로진 검을 얻기 위해서는 첨가된 로진을 먼저 처리해야 한다. 상기 로진의 처리는, 임의의 불순물을 제거하기 위해 시판품 로진을 진공 오븐에서 가열하여, "청정한" 플럭싱제를 얻는 단계로 이루어진다. 한편, 상기 플럭싱제로서 Corfree M2를 이용하는 경우(조성물 2∼5)에는 상기 에폭시-용매 혼합물을 실온으로 냉각한 다음에야 상기 플럭싱제를 첨가하였다. 그 외 성분들(촉매, 습윤화제, 및 소포제)은 상기 에폭시-용매 또는 에폭시-용매-로진 혼합물을 실온으로 냉각한 다음에 더 첨가하였다. 그런 다음, 얻어진 물질을 균일하게 혼합하여, 실온에서 감압함으로써 상기 언더필을 탈기시켰다.
표 1: 언더필 조성물
Figure 112007011870312-PAT00006
1: 샘플 1∼3에는 Resolution Products에서 시판하는 EPON 1001을, 샘플 4 및 5에는 Vantico에서 시판하는 XP 71756 (Tactix556라고도 알려져 있음)을 각각 이용하였음.
2: 샘플 1∼4에는 Solvent BLO(γ-부티로락톤, Aldrich Chemical에서 시판)를, 샘플 5에는 PGMEA(프로필렌 글리콜 메틸 에테르 아세테이트, Aldrich Chemical에서 시판)를 각각 이용하였음.
3: 플럭싱제로서, 샘플 1에는 청정한 로진(불순물을 제거하기 위해, 가열하면서 감압함)을, 샘플 2∼5에는 Corfree M2를 각각 이용하였음.
4: 촉매로서 이미다졸-무수물 부가생성물을 이용하였음.
5: 습윤화제로서, 3-글리시독시프로필펜타메틸 디실록산인 G6715 (United Technologies에서 시판)를 이용하였음.
6: 소포제로서, 샘플 1에는 BYK A500 (Chemie)을, 샘플 2에는 프탈로 블루(Plasticolors)를, 샘플 3∼5에는 Agitan 731 (Ultra Additives)을 각각 이용하 였음.
표 2는 상기 5가지 조성물의 점도를 나타낸다. 25 ㎜의 평행판을 구비한 Advanced Rheology Expansion 시스템(Rheometric Scientific에서 제조)을 이용하여, 실온에서, 1%의 변형률, 1 s-1의 정상 사전 전단률(steady pre-shear rate), 및 1∼100 rad/s의 조건 하에 각각의 조성물의 점도를 측정하였다.
표 2: 각각의 언더필 조성물의 점도
Figure 112007011870312-PAT00007
상기 각각의 샘플의 점도는 모두 스크린 인쇄 및 스텐실 인쇄 가능한 범위내의 값이었다.
(실시예 2)
적절한 B-스테이지 가공 조건을 확인하는 기준으로서는 다음의 2가지가 바람직하다. 그 첫 번째 기준으로서, 전술한 B-스테이지 가공을 수행한 후의 재료는 비(非)점착성을 가지며 경화되지 않은 것이어야 한다는 것이다. 이러한 기준에 부합되는지를 테스트하기 위해, 8개의 유리판에 20 mil의 솔더 볼 범프를 형성하였다. 표 1의 조성물 1을 상기 유리판에 약 20 mil로 스텐실 인쇄하였다. 그런 다음, 각각의 유리판을 130℃의 오븐에 넣었다. 상기 오븐 중의 각각의 유리판을 서로 다른 시간(30분, 40분, 50분, 60분, 70분, 80분, 90분, 또는 100분) 동안 B-스 테이지 고화시켰다. 상기 각각의 유리판을 냉각시킨 다음, 상기 유리판에 형성된 필름의 정상부에 나무 막대기를 놓고, 점착성을 평가하였다. 이 때, 상기 필름에 상기 나무 막대기의 자국이 남는 경우에는 상기 필름이 점착성을 띄는 것으로 평가하였다. 그런 다음, 경화 여부를 테스트하기 위해, 상기 각각의 유리판을 공융 솔더 리플로우 오븐에 넣었다. 상기 각각의 유리판을 리플로우 프로파일 하에 둔 다음, 상기 각각의 유리판에 대해 상기 솔더가 용융되었는지를 확인하는 시험을 수행하였다. 상기 솔더가 용융된 경우, 상기 각각의 언더필 조성물의 경화 시간을 비(非)경화성 B-스테이지 가공 시간으로서 간주하였으며, 이 때, 상기 유리판을 오븐 중에 둔 시간 동안에는 전체적인 경화 반응이 개시되지 않았다. 반면, 상기 솔더가 용융되지 않은 경우에는 상기 B-스테이지 가공 시간이 지나치게 길었으며, 상기 언더필은 이미 경화되었다. 각각의 결과는 표 3에 나타낸 바와 같다.
표 3: 각각의 언더필 조성물의 B-스테이지 수행 시의 특성
시간 (130℃에서의 분) 점착성 경화 여부
30 있음 경화되지 않음
40 있음 경화되지 않음
50 없음 경화되지 않음
60 없음 경화되지 않음
70 없음 경화됨
80 없음 경화됨
90 없음 경화됨
100 없음 경화됨
표 3에 나타난 바와 같이, 상기 언더필의 B-스테이지 가공 시간이 최적 가공 시간보다 적은 경우에는 형성된 필름이 점착성을 나타내었다. 상기 언더필의 B-스테이지 가공 시간이 최적 가공 시간보다 긴 경우에는 경화 반응이 개시되어, 접착 공정의 수행 시, 바람직하지 않은 영향을 끼쳤다. 130℃에서의 최적 경화 시간은 약 50∼60분이었다. 상기 언더필의 경화 개시 온도는 약 150℃이며, 130℃보다 높은 온도에서는 B-스테이지 가공을 수행하는 일이 드물다. 130℃보다 낮은 온도에서 전술한 B-스테이지 가공을 수행할 수도 있지만, 온도가 낮을수록, 적절한 B-스테이지 상태에 도달하는 데 소요되는 시간이 길다.
(실시예 3)
B-스테이지 가공된 언더필에서 적절한 Tg는 중요한 요소이다. 웨이퍼의 절삭에 이용되는 다이아몬드 쏘(diamond saw)를 이용하면, 약 50∼95℃ 범위의 Tg를 가지는 재료를 깔끔하게 절삭할 수 있다. Tg가 전술한 목표 범위보다 훨씬 더 높은 경우에는 크랙(crack)이 발생할 수 있고, 상기 B-스테이지 고화된 언더필이 상기 웨이퍼 외부로 빠져 나올 수 있다. 상기 Tg가 50℃보다 낮은 경우, 절삭 공정을 수행하는 동안 상기 필름이 점성을 나타내게 되어, 상기 다이아몬드 쏘에 접착될 수 있다. 본 실시예에서는 낮은 Tg를 가지는 몇 가지 조성물을 제조한 다음, 이들 조성물을 비롯하여 위에서 제조된 각각의 조성물의 절삭 시 특성을 관찰하였으며, 표 4에는 그 결과를 나타낸다. 5℃/min의 속도로 승온(ramping)하여, TA 분석 프로그램을 이용하는 TA Instruments 열기계적 분석기로 각각의 샘플의 Tg를 측정하였다. 표 1에 기재된 조성물과 유사하게, 조성물 A 및 조성물 B를 제조하였다. 이 때, 상기 각각의 조성물 A 및 조성물 B에는 낮은 Tg를 가지는 수지를 사용하였다 (상기 조성물 A는 EPON1001과 말레이미드의 혼합물로 구성되며, 상기 조성물 B는 EPON1001과 글리시달 메타크릴레이트로 구성됨). 표 4에는 표 1에 기재된 5종의 샘플의 Tg 역시 기재되어 있다. 이들 5종 샘플의 Tg는 절삭 가능한 범위의 온도(50∼90℃)에 속하며, 이로써, 깔끔하게 절삭될 수 있다는 것을 알 수 있다.
표 4: 각각의 언더필의 절삭 시 특성
조성물 Tg(℃) 절삭 시의 특성 관찰 결과
A 21 쏘에 접착됨
B 48 쏘에 접착됨
1 62∼64 깔끔하게 절삭됨
2 79∼84 깔끔하게 절삭됨
3 58∼60 깔끔하게 절삭됨
4 87∼94 깔끔하게 절삭됨
5 74∼80 깔끔하게 절삭됨
(실시예 4)
본 실시예에서는 서로 다른 에폭시 수지/플럭싱제 혼합물의 점도를 측정하였다. 먼저, 각각의 에폭시 수지(Z= EPON 1001, Y= EPON 1002, X= EPON 1004, W= EPON 1007, 및 V= EPON 1009) 90 중량%와 10 중량%의 플럭싱제 PSPA(폴리세바스산 폴리안하이드라이드)를 혼합하여, 혼합물 Z, 혼합물 Y, 혼합물 X, 혼합물 W, 및 혼합물 V를 제조하였다. 그런 다음, 직경이 20 mil인 3개의 솔더 볼을 5개의 구리 기판에 각각 형성하였다. 상기 혼합물 중 하나를 상기 각각의 기판 상의 솔더 볼 정상부에 인쇄하였다. 인쇄된 각각의 기판을 150℃의 온도로 2분간 가열한 직후, 190℃까지 1분간 가열하였다. 표 5는 상기 솔더의 플럭스 관찰 결과를 나타낸다. 아울러, 표 5에는 상기 각각의 혼합물의 점도가 기재되어 있다. 50 ㎜의 평행판을 구비한 장치를 이용하여, 100 rad/s의 진동수, 190℃의 온도, 5%의 변형률 조건 하에서 Rheometric Scientific Instrument의 단일점 분석법(single point analysis) 에 따라, 각각의 혼합물의 점도를 측정하였다.
표 5: 솔더의 플럭스 관찰 결과
샘플 190℃에서의 점도(cP) 솔더의 플럭스 관찰 결과
Z 874 완전히 플럭싱됨
Y 2,905 완전히 플럭싱됨
X 5,951 부분적으로 플럭싱됨
W 16,615 전혀 플럭싱되지 않음
V 351,141 전혀 플럭싱되지 않음
표 5에 기재된 결과로부터, 약 5,900 cP 이하의 점도를 가지는 수지를 이용하는 경우, 플럭싱 효과를 얻기에 바람직하다는 것을 알 수 있다.
플럭싱된 수준은 상기 솔더 볼의 반지름 변화치를 측정함으로써, 평가할 수 있다. 각종 플럭싱제를 함유하는 각각의 솔더 볼의 반지름을 측정하였으며, 표 6에 각각의 솔더볼의 반지름 측정값을 나타낸다.
표 6: 플럭싱제
산 pKa 솔더의 반지름 (mil)
시트르산 3.14 35.68
Corfree M2 4.59 31.67
L-시스테인 7.85 10.00
리소시놀(Resorcinol) 9.87 10.00
하이드로퀴논 10.35 10.00
표 6으로부터, 전술한 각종 플럭싱제 중에서도 시트르산 및 Corfree M2가 바람직하다는 것을 알 수 있다. 전술한 방법과 마찬가지로, 표 1의 각각의 조성물의 플럭싱 효과를 테스트하였다. 테스트 결과, 표 1의 조성물 모두에 있어서, 솔더 볼의 반지름이 확장되었다는 것이 확인되었다.
(실시예 5)
본 실시예는 B-스테이지 가공된 에폭시-올리고머계 언더필 코팅의 경화 거동에 있어서 촉매의 종류가 미치는 영향에 관한 것이다. DSC에 의해 상기 각각의 코팅의 열경화 프로파일을 얻은 다음, 이 열경화 프로파일을 이용하여, 언더필 조성물과 병용되는 촉매의 잠재적 경화능을 평가하였다.
상기 조성물을 제조하기 위해, 먼저, 100부의 Epon 1001F(비스페놀-A 글리시딜 에테르 올리고머, Resolution Performance Products)를 140℃의 온도에서, 67부의 γ-부티로락톤(Aldrich Chemical) 중에 1시간 동안 용해하였다. 이렇게 하여 얻어진 균질한 혼합물을 실온으로 냉각시킨 다음, 10부의 Corefree M2(플럭싱제; DuPont에서 시판하는 도데칸디오산), 0.25부의 소포제 Agitan 731 (Dee Foo Products), 0.5부의 A-187 (Silquest), 및 0.25부의 촉매(표 7에 기재된 바와 같은 각종 촉매)를 첨가하였다.
상기 모든 성분을 수동 혼합한 다음, 3-Roll Mill에 통과시킨 후, 실온의 진공 오븐 중에서 탈기시켰다. 이렇게 하여 얻어진 각각의 조성물은 균일하였고, 기포를 포함하지 않았으며, 3500 cP에 근접한 점도값을 가졌다 (단, 브룩필드 점도계를 이용하여 5 rpm에서 측정).
상기 언더필 재료의 경화 수준을 평가하기 위해, 스텐실 인쇄 공정에 의해 상기 각각의 언더필 재료를 유리 커버 슬립(25×25 ㎜)에 공급하여, 두께가 175 ㎛인 코팅이 얻어졌다. 그런 다음, 140℃로 예열된 대류식 오븐 중에서 상기 각각의 코팅에 대해 30분간 B-스테이지 가공을 수행하였다. 전술한 B-스테이지 가공 이 후, 상기 각각의 코팅은 모두 평탄하고, 비점착성을 가지며, 보이드를 포함하지 않았다. B-스테이지 가공된 상기 각각의 코팅을 이용하여, 경화 특성을 평가하였다.
상기 각각의 B-스테이지 가공된 에폭시-올리고머계 언더필 시스템(각각의 시스템은 0.25 중량%의 에폭시, 및 서로 다른 촉매를 포함함)의 DSC 경화 프로파일로부터 상기 각각의 시스템의 피크 경화 온도 및 경화 엔탈피를 기록하였으며, 이는 표 7에 기재된 바와 같다. 상기 각각의 DSC 샘플을 실온으로 냉각시킨 다음, 다시 승온(10℃/min의 속도)하여, 경화된 각각의 샘플의 Tg를 기록하였다. 도 1은 각각의 샘플 조성물의 DSC 경화 열 분석도를 도시한 도면이다.
표 7: 서로 다른 촉매를 포함하는 에폭시-올리고머계 언더필
Figure 112007011870312-PAT00008
표 7 및 도 1로부터, 조성물 A를 이용한 경우에는 B-스테이지 가공 도중에 2P4MZ(조성물 A 중의 성분)에 의해 코팅이 완전히 경화되며, DSC에서의 승온 시, 경화 발열이 관찰되지 않는다는 것을 알 수 있다. 아울러, 서로 동일한 B-스테이지 가공 후의 Tg값과 DSC 경화물의 Tg값(경화물의 Tg값)으로 보아, 상기 B-스테이지 가공 단계 동안 Tg값이 상당히 증가하였다는 것을 알 수 있다. 조성물 A를 이용한 경우, B-스테이지 가공 도중의 이러한 조기 경화에 의해, 불량한 유동성이 얻어지고, 리플로우 공정 동안 솔더 배선의 형성이 방해받을 수 있다.
한편, 상기 각각의 시스템 B∼D의 경우, 경화 발열 반응은 200℃보다 낮은 온도(183℃에서의 주석/납 액상선보다 낮고, 통상적인 무연 솔더의 용융점에 근접한 온도)에서 지연되어 나타난다. 이처럼, 경화가 지연됨(통상의 2P4MZ 타입의 이미다졸 경화제를 이용한 경우와 비교할 때)으로써, 상기 언더필 수지가 경화되기 전에 상기 솔더의 플럭싱 시간 및 배선 형성 시간을 보다 보다 오랜 시간 확보할 수 있다. 상기 조성물(B∼D)이 코팅되어 있고 솔더 범프가 형성된 각각의 칩에 대하여, 통상의 솔더-리플로우 공정을 수행하여 조립한 결과, 플럭싱 효과 및 리플로우 효과가 양호하였으며, 상기 기판에 대한 솔더 범프의 배선 형성성이 양호하였다. 반면, 조성물 A로 코팅되어 있고 범프가 형성된 칩의 경우에는 상기 경화된 언더필 재료는 리플로우 공정을 수행하는 동안 용융되지 않았으며, 솔더 배선이 형성되지 않았다.
조성물 B∼조성물 D 중에서, 조성물 C를 이용한 경우에는 B-스테이지 가공 후의 Tg값 및 경화 엔탈피가 가장 높았다. 상기 웨이퍼를 깔끔하게 절삭하기 위해서는 상기 B-스테이지 가공 후의 Tg값이 높을수록 바람직하다. 또한, 경화 엔탈피값이 높을수록, B-스테이지 윈도우(window)가 넓어져서, (B-스테이지 가공에서보다) 리플로우 시, 보다 많은 반응이 일어난다는 것을 알 수 있다.
당업자에게 명백한 바와 같이, 본 발명의 사상과 범위를 벗어나지 않고 본 발명에 대한 많은 변형 및 변경이 이루어질 수 있다. 본 명세서에 기재된 특정 실시예들은 단지 예로서 제시되는 것으로, 본 발명은 첨부되는 청구의 범위 및 동 청구범위에 귀속되는 모든 등가물에 의해서만 한정되어야 한다.
본 발명의 언더필 인캡슐런트는 B-스테이지 가공 가능하기 때문에, 평탄하고 비(非)점착성을 가지며, 복수의 칩으로 깔끔하게 절삭될 수 있는 코팅을 웨이퍼에 제공할 수 있다. 또한, 본 발명의 전자 패키지의 제조 방법에 따르면, 충전재를 포함하지 않는 액상의 경화성 플럭싱 재료를 이용하여, 칩이 접착되는 기판에 도포할 수 있다.

Claims (25)

  1. B-스테이지 가공 가능한 언더필 인캡슐런트(B-stageable underfill encapsulant)로서,
    a) 열경화성 수지;
    b) 이미다졸 포스페이트염 촉매;
    c) 하나 이상의 용매;
    d) 하나 이상의 플럭싱제(fluxing agent); 및
    e) 계면활성제, 습윤화제, 소포제, 커플링제, 무기 충전재, 접착 촉진제(adhesion promotor), 유동 첨가제(flow additive), 공기 방출제(air release agent), 및 이들의 혼합물로 이루어진 군에서 선택되는 하나 이상의 선택적인 성분을 포함하고,
    상기 인캡슐런트는 B-스테이지 가공 공정을 수행하는 동안 제1 온도에서 고화되어, 반도체 웨이퍼 또는 실리콘 칩에 평탄하고 점성을 갖지 않는 표면을 제공하고,
    실질적으로 전체의 인캡슐런트는 상기 제1 온도보다 높은 제2 온도에서 경화되는 것
    을 특징으로 하는 B-스테이지 가공 가능한 언더필 인캡슐런트.
  2. 제1항에 있어서,
    상기 열경화성 수지가
    비스페놀-A의 일관능성 글리시딜 에테르, 비스페놀-A의 다관능성 글리시딜 에테르, 비스페놀-F의 일관능성 글리시딜 에테르, 비스페놀-F의 다관능성 글리시딜 에테르, 지방족 에폭시, 방향족 에폭시, 포화된 에폭시, 불포화된 에폭시, 지환식 에폭시 수지(cycloaliphatic epoxy resin), 하기 구조식을 가지는 에폭시들, 및 이들의 혼합물로 이루어진 군에서 선택되는 것을 특징으로 하는 인캡슐런트:
    Figure 112007011870312-PAT00009
    Figure 112007011870312-PAT00010
    Figure 112007011870312-PAT00011
    .
  3. 제2항에 있어서,
    상기 열경화성 수지가
    3,4-에폭시사이클로헥실메틸-3,4-에폭시사이클로헥산 카르복실레이트, 비닐사이클로헥센 디옥사이드, 3,4-에폭시-6-메틸 사이클로헥실 메틸-3,4-에폭시사이클로헥산 카르복실레이트, 디사이클로펜타디엔 디옥사이드, 비스페놀 A 에폭시 수지, 비스페놀 F 에폭시 수지, 에폭시 노볼락 수지, 폴리(페닐 글리시딜 에테르)-co-포름알데하이드, 비페닐(biphenyl)형 에폭시 수지, 디사이클로펜타디엔-페놀 에폭시 수지, 나프탈렌 에폭시 수지, 에폭시기를 가지는 부타디엔 아크릴로니트릴 코폴리머, 에폭시기를 가지는 폴리디메틸 실록산, 및 이들의 혼합물로 이루어진 군에서 선택되는 것을 특징으로 하는 인캡슐런트.
  4. 제3항에 있어서,
    상기 열경화성 수지를 약 20 중량% 내지 약 90 중량%의 양으로 포함하는 것을 특징으로 하는 인캡슐런트.
  5. 제4항에 있어서,
    상기 열경화성 수지를 약 20 중량% 내지 약 80 중량%의 양으로 포함하는 것을 특징으로 하는 인캡슐런트.
  6. 제1항에 있어서,
    상기 이미다졸 포스페이트염이 2-페닐 이미다졸 디하이드로젼 포스페이트염을 포함하는 것을 특징으로 하는 인캡슐런트.
  7. 제6항에 있어서,
    상기 이미다졸 포스페이트염이 인산 함유물을 포함하는 것을 특징으로 하는 인캡슐런트.
  8. 제1항에 있어서,
    상기 이미다졸 포스페이트염이 약 0.01 중량% 내지 약 10 중량%의 양으로 포함되는 것을 특징으로 하는 인캡슐런트.
  9. 제8항에 있어서,
    상기 이미다졸 포스페이트염이 약 0.1 중량% 내지 약 5 중량%의 양으로 포함되는 것을 특징으로 하는 인캡슐런트.
  10. 제1항에 있어서,
    상기 하나 이상의 용매가,
    조성물 중의 상기 에폭시 수지를 용해하며, 안정성을 가지는 용매로 이루어진 군에서 선택되는 것을 특징으로 하는 인캡슐런트.
  11. 제9항에 있어서,
    상기 하나 이상의 용매가
    케톤, 에스테르, 알코올, 에테르, γ-부티로락톤, 및 프로필렌 글리콜 메틸 에테르 아세테이트(PGMEA), 및 이들의 혼합물로 이루어진 군에서 선택되는 것을 특징으로 하는 인캡슐런트.
  12. 제11항에 있어서,
    상기 하나 이상의 용매가 γ-부티로락톤, 프로필렌 글리콜 메틸 에테르 아세테이트(PGMEA), 및 이들의 혼합물로 이루어진 군에서 선택되는 것을 특징으로 하는 인캡슐런트.
  13. 제9항에 있어서,
    상기 용매를 약 80 중량% 이하의 양으로 포함하는 것을 특징으로 하는 인캡슐런트.
  14. 제1항에 있어서,
    상기 하나 이상의 플럭싱제가
    카르복시산, 로진 검(rosin gum), 도데칸디오산, 아디프산, 세바스산(sebasic acid), 폴리세바스산 폴리안하이드라이드(polysebasic polyanhydride), 말레산, 타르타르산, 시트르산, 알코올, 하이드록실 산 및 하이드록실 염기, 폴리올, 에틸렌 글리콜, 글리세롤, 3-[비스(글리시딜 옥시 메틸)메톡시]-1,2-프로판 디올, D-리보스, D-셀로비오스, 셀룰로스, 3-사이클로헥센-1,1-디메탄올, 및 이들의 혼합물로 이루어진 군에서 선택되는 것을 특징으로 하는 인캡슐런트.
  15. 제14항에 있어서,
    상기 하나 이상의 플럭싱제가 로진 검, 도데칸디오산, 아디프산, 또는 이들의 혼합물을 포함하는 것을 특징으로 하는 인캡슐런트.
  16. 제15항에 있어서,
    상기 하나 이상의 플럭싱제가 약 0.5 중량% 내지 약 20 중량%의 양으로 포함되는 것을 특징으로 하는 인캡슐런트.
  17. 제16항에 있어서,
    상기 하나 이상의 플럭싱제가 약 1 중량% 내지 약 10 중량%의 양으로 포함되는 것을 특징으로 하는 인캡슐런트.
  18. 제1항에 있어서,
    계면활성제, 습윤화제(wetting agent), 소포제, 커플링제, 무기 충전재, 접착 촉진제(adhesion promoter), 유동 첨가제(flow additive), 공기 방출제(air release agent), 및 이들의 혼합물로 이루어진 군에서 선택되는 하나 이상의 첨가제를 더 포함하는 것을 특징으로 하는 인캡슐런트.
  19. 제18항에 있어서,
    상기 계면활성제가
    유기 아크릴 폴리머, 실리콘(silicone), 에폭시-실리콘, 폴리옥시에틸렌/폴리옥시프로필렌 블록 코폴리머, 에틸렌 디아민계 폴리옥시에틸렌/폴리옥시프로필렌 블록 코폴리머, 폴리올계 폴리옥시알킬렌, 지방산 알코올계 폴리옥시알킬렌, 지방산 알코올 폴리옥시알킬렌 알킬 에테르, 및 이들의 혼합물로 이루어진 군에서 선택되는 것을 특징으로 하는 인캡슐런트.
  20. 한쪽 면에 B-스테이지 가공 가능한 언더필 조성물이 도포된 실리콘 웨이퍼로서,
    상기 언더필 조성물은,
    단일 온도에서 경화 가능하며,
    a) 열경화성 수지;
    b) 이미다졸 포스페이트염 촉매;
    c) 하나 이상의 용매;
    d) 하나 이상의 플럭싱제; 및
    e) 선택적인 성분으로서, 계면활성제, 습윤화제, 소포제, 커플링제, 무기 충전재, 접착 촉진제, 유동 첨가제, 공기 방출제, 및 이들의 혼합물로 이루어진 군에서 선택되는 하나 이상의 첨가제를 포함하는
    것을 특징으로 하는 실리콘 웨이퍼.
  21. a) 제1항 기재의 인캡슐런트를 반도체 웨이퍼에 도포하는 단계;
    b) 상기 반도체 웨이퍼에 도포된 인캡슐런트를 B-스테이지 가공함으로써, 상기 인캡슐런트를 고화시켜, 평탄하고 비(非)점착성을 가지는 코팅을 형성하는 단계; 및
    c) 상기 반도체 웨이퍼를 각각의 실리콘 칩으로 절삭하는 단계
    를 포함하는, 하나 이상의 실리콘 칩의 제조 방법.
  22. 제21항에 있어서,
    상기 인캡슐런트를 스핀 코팅, 스크린 인쇄, 또는 스텐실 인쇄에 의해 상기 반도체 웨이퍼에 도포하는 것을 특징으로 하는 제조 방법.
  23. a) 제1항 기재의 인캡슐런트를 반도체 웨이퍼에 도포하는 단계;
    b) 상기 반도체 웨이퍼에 도포된 인캡슐런트를 B-스테이지 가공함으로써, 상기 인캡슐런트를 고화시켜, 평탄하고 비(非)점착성을 가지는 코팅을 형성하는 단계;
    c) 상기 반도체 웨이퍼를, 각각 상기 인캡슐런트가 도포된 제1면을 가지는 복수의 실리콘 칩으로 절삭하는 단계;
    d) 상기 실리콘 칩의 상기 제1면과 기판이 인접하도록 하여, 상기 기판에 상기 하나 이상의 실리콘 칩을 실장하는 단계; 및
    e) 상기 하나 이상의 실리콘 칩과 상기 기판 사이에 배선이 형성되기에 충분한 온도로, 상기 하나 이상의 실리콘 칩 및 상기 기판을 가열하는 단계
    를 포함하는, 전자 패키지의 제조 방법.
  24. 제23항에 있어서,
    상기 실리콘 칩을 상기 기판에 실장하기 전에, 충전재를 포함하지 않는 액상의 경화성 플럭싱 재료를 상기 기판에 실장하는 단계를 더 포함하는 것을 특징으로 하는 전자 패키지의 제조 방법.
  25. 제24항에 있어서,
    상기 충전재를 포함하지 않는 액상의 경화성 플럭싱 재료가
    a) 열경화성 에폭시 수지;
    b) 이미다졸-무수물 부가생성물; 및
    c) 하나 이상의 플럭싱제
    를 포함하며,
    상기 이미다졸-무수물 부가생성물이 2-페닐-4-메틸 이미다졸과 피로멜리트산 이무수물의 부가생성물을 포함하는
    것을 특징으로 하는 전자 패키지의 제조 방법.
KR1020070013253A 2006-02-10 2007-02-08 웨이퍼 패키지용 언더필 인캡슐런트, 및 그의 도포 방법 KR20070081435A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/351,647 2006-02-10
US11/351,647 US20060194064A1 (en) 2002-03-01 2006-02-10 Underfill encapsulant for wafer packaging and method for its application

Publications (1)

Publication Number Publication Date
KR20070081435A true KR20070081435A (ko) 2007-08-16

Family

ID=38024191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070013253A KR20070081435A (ko) 2006-02-10 2007-02-08 웨이퍼 패키지용 언더필 인캡슐런트, 및 그의 도포 방법

Country Status (8)

Country Link
US (1) US20060194064A1 (ko)
EP (1) EP1818351B1 (ko)
JP (1) JP2007211244A (ko)
KR (1) KR20070081435A (ko)
CN (1) CN101016445A (ko)
AT (1) ATE434636T1 (ko)
DE (1) DE602007001352D1 (ko)
TW (1) TW200745200A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160083870A (ko) * 2013-11-08 2016-07-12 쿠퍼 테크놀로지스 컴파니 에폭시 수지 조성물을 사용한 이종 재료의 접합

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006012755B4 (de) * 2006-03-17 2012-06-21 Qimonda Ag Verfahren zur Herstellung von Halbleiterbauelementen
JP5008190B2 (ja) * 2007-06-15 2012-08-22 信越化学工業株式会社 スクリーン印刷用接着剤組成物
CN101143933B (zh) * 2007-09-27 2010-09-29 成都多沐汽车工程有限公司 实心环氧塑料板材及生产方法
TWI523127B (zh) * 2008-10-27 2016-02-21 松下知識產權經營股份有限公司 電子裝置之製造方法
KR101197193B1 (ko) * 2010-01-05 2012-11-02 도레이첨단소재 주식회사 비유동성 언더필용 수지 조성물, 그를 이용한 비유동성 언더필 필름 및 그 비유동성 언더필 필름의 제조방법
JP5385247B2 (ja) * 2010-12-03 2014-01-08 信越化学工業株式会社 ウエハモールド材及び半導体装置の製造方法
JP6155261B2 (ja) 2011-07-15 2017-06-28 スリーエム イノベイティブ プロパティズ カンパニー 半導体パッケージ樹脂組成物及びその使用方法
JP2014091744A (ja) 2012-10-31 2014-05-19 3M Innovative Properties Co アンダーフィル組成物、半導体装置およびその製造方法
JP6125317B2 (ja) * 2013-05-09 2017-05-10 東京応化工業株式会社 モールド材の処理方法及び構造体の製造方法
JP6374298B2 (ja) 2014-10-31 2018-08-15 千住金属工業株式会社 フラックス及びフラックスを用いた接合方法
CN105290648A (zh) * 2015-11-24 2016-02-03 三友（天津）高分子技术有限公司 一种可返修的环氧树脂助焊剂及制备方法
JP6780317B2 (ja) * 2016-06-23 2020-11-04 Dic株式会社 硬化性組成物及び繊維強化複合材料
JP6780318B2 (ja) * 2016-06-23 2020-11-04 Dic株式会社 硬化性組成物及び繊維強化複合材料
JP7406336B2 (ja) 2019-10-11 2023-12-27 三星電子株式会社 半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3642698A (en) * 1970-05-15 1972-02-15 Air Prod & Chem Epoxy resin curing with imidazole alkyl acid phosphate salt catalyst
KR19990045764A (ko) * 1995-09-20 1999-06-25 핀트족 마르시아디 흡수쌍 냉동 장치
US5985043A (en) * 1997-07-21 1999-11-16 Miguel Albert Capote Polymerizable fluxing agents and fluxing adhesive compositions therefrom
US6180696B1 (en) * 1997-02-19 2001-01-30 Georgia Tech Research Corporation No-flow underfill of epoxy resin, anhydride, fluxing agent and surfactant
DE1025587T1 (de) * 1997-07-21 2001-02-08 Aguila Technologies, Inc. Halbleiter-flipchippackung und herstellungsverfahren dafür
US6265776B1 (en) * 1998-04-27 2001-07-24 Fry's Metals, Inc. Flip chip with integrated flux and underfill
US6194788B1 (en) * 1999-03-10 2001-02-27 Alpha Metals, Inc. Flip chip with integrated flux and underfill
US6746896B1 (en) * 1999-08-28 2004-06-08 Georgia Tech Research Corp. Process and material for low-cost flip-chip solder interconnect structures
JP3736611B2 (ja) * 2000-02-01 2006-01-18 信越化学工業株式会社 フリップチップ型半導体装置用封止材及びフリップチップ型半導体装置
US6441064B1 (en) * 2000-11-01 2002-08-27 Air Products And Chemicals, Inc. Imidazole-phosphoric acid salts as accelerators for dicyandiamide in one-component epoxy compositions
US6462164B1 (en) * 2000-11-01 2002-10-08 Air Products And Chemical, Inc. 2-phenylimidazole-phosphoric acid salt as an accelerator for acid anhydride curatives in one-component epoxy compositions
US6458472B1 (en) * 2001-01-08 2002-10-01 Henkel Loctite Corporation Fluxing underfill compositions
US6833629B2 (en) * 2001-12-14 2004-12-21 National Starch And Chemical Investment Holding Corporation Dual cure B-stageable underfill for wafer level
US6624216B2 (en) * 2002-01-31 2003-09-23 National Starch And Chemical Investment Holding Corporation No-flow underfill encapsulant
US20030162911A1 (en) * 2002-01-31 2003-08-28 Yue Xiao No flow underfill composition
US20030164555A1 (en) * 2002-03-01 2003-09-04 Tong Quinn K. B-stageable underfill encapsulant and method for its application
US7037399B2 (en) * 2002-03-01 2006-05-02 National Starch And Chemical Investment Holding Corporation Underfill encapsulant for wafer packaging and method for its application
US7056978B2 (en) * 2002-11-06 2006-06-06 National Starch And Chemical Investment Holding Corporation Toughened epoxy-anhydride no-flow underfill encapsulant
US7004375B2 (en) * 2003-05-23 2006-02-28 National Starch And Chemical Investment Holding Corporation Pre-applied fluxing underfill composition having pressure sensitive adhesive properties

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160083870A (ko) * 2013-11-08 2016-07-12 쿠퍼 테크놀로지스 컴파니 에폭시 수지 조성물을 사용한 이종 재료의 접합

Also Published As

Publication number Publication date
EP1818351A1 (en) 2007-08-15
ATE434636T1 (de) 2009-07-15
EP1818351B1 (en) 2009-06-24
DE602007001352D1 (de) 2009-08-06
TW200745200A (en) 2007-12-16
JP2007211244A (ja) 2007-08-23
US20060194064A1 (en) 2006-08-31
CN101016445A (zh) 2007-08-15

Similar Documents

Publication Publication Date Title
US7037399B2 (en) Underfill encapsulant for wafer packaging and method for its application
KR20070081435A (ko) 웨이퍼 패키지용 언더필 인캡슐런트, 및 그의 도포 방법
US7608487B2 (en) B-stageable underfill encapsulant and method for its application
EP1461829B1 (en) Dual cure b-stageable underfill for wafer level
EP1470176B1 (en) No flow underfill composition
WO2004114374A2 (en) Method of using pre-applied underfill encapsulant
US6624216B2 (en) No-flow underfill encapsulant
JP2005516090A5 (ko)
US7004375B2 (en) Pre-applied fluxing underfill composition having pressure sensitive adhesive properties

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid