KR20210097292A - 반도체 장치용 언더필 물질, 이를 이용하여 형성된 언더필 물질층, 및 상기 언더필 물질을 포함하는 반도체 장치 - Google Patents

반도체 장치용 언더필 물질, 이를 이용하여 형성된 언더필 물질층, 및 상기 언더필 물질을 포함하는 반도체 장치 Download PDF

Info

Publication number
KR20210097292A
KR20210097292A KR1020200010790A KR20200010790A KR20210097292A KR 20210097292 A KR20210097292 A KR 20210097292A KR 1020200010790 A KR1020200010790 A KR 1020200010790A KR 20200010790 A KR20200010790 A KR 20200010790A KR 20210097292 A KR20210097292 A KR 20210097292A
Authority
KR
South Korea
Prior art keywords
underfill material
range
semiconductor device
acid
active agent
Prior art date
Application number
KR1020200010790A
Other languages
English (en)
Inventor
김태룡
김윤현
Original Assignee
엔트리움 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔트리움 주식회사 filed Critical 엔트리움 주식회사
Priority to KR1020200010790A priority Critical patent/KR20210097292A/ko
Publication of KR20210097292A publication Critical patent/KR20210097292A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Medicinal Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

본 발명은, 미세 피치에 대한 유동성을 확보하고 낮은 온도에서 경화가 가능한 반도체 장치용 언더필 물질을 제공한다. 상기 반도체 장치용 언더필 물질은, 0.1 wt% 내지 27.3 wt% 범위의 활성제; 6.7 wt% 내지 83.7 wt% 범위의 필러; 7.4 wt% 내지 31.9 wt% 범위의 경화제; 0.1 wt% 내지 2.5 wt% 범위의 첨가제; 및 잔부는 에폭시;를 포함한다.

Description

반도체 장치용 언더필 물질, 이를 이용하여 형성된 언더필 물질층, 및 상기 언더필 물질을 포함하는 반도체 장치{Underfill material for semiconductor device, underfill material layer using the same, and semiconductor device having the same}
본 발명의 기술적 사상은 반도체 장치에 관한 것으로서, 보다 상세하게는 반도체 장치용 언더필 물질, 이를 이용하여 형성된 언더필 물질층, 및 상기 언더필 물질을 포함하는 반도체 장치에 관한 것이다.
오늘날 전자산업의 추세는 경량화, 소형화, 고속화, 다기능화, 고성능화되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하여 제공하는 데 있기 때문에, 반도체 소자를 직접 기판에 실장하는 기술인 플립 칩 본딩 기술이 널리 적용되고 있다. 이러한 플립 칩 본딩 기술은 반도체 소자의 전극 패드에 범프를 형성하고, 상기 범프와 기판을 직접 접속하는 방식으로 반도체 소자를 실장하는 기술이다. 이러한 플립 칩 본딩 방법으로 반도체 소자를 기판에 실장한 이후에는, 반도체 소자와 기판 사이에 열팽창 계수의 차이로 인한 부풀림 불량을 방지하기 위해서, 플립 칩 본딩된 부분인 기판과 반도체 소자 사이를 에폭시 등의 충진제로 메워주는 언더필 공정을 수행한다. 이때, 언더필 방법으로는 디스펜서로 충진제를 도포하고 모세관력에 의해 반도체 소자와 기판 사이를 채우는 캐필러리 언더필(capillary underfill)이 널리 사용되고 있다.
그러나, 반도체 장치가 미세화됨에 따라, 150 μm 이하의 미세 피치를 가지는 플립 칩의 경우에는 캐필러리 언더필 공정을 수행할 때에 미세 피치에 의하여 언더필 물질의 유동이 방해를 받아 기공과 같은 결함이 발생할 우려가 있다. 또한, 150℃ 이하의 낮은 저융점 솔더 페이스트를 이용한 플립 칩 공정시에는 종래의 언더필 물질로는 상기 온도에서 경화가 어려운 문제점이 있다.
한국등록특허 제10-1432620호
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 상술한 문제점을 해결하기 위한 것으로서, 미세 피치에 대한 유동성을 확보하고 낮은 온도에서 경화가 가능한 언더필 물질, 이를 이용하여 형성된 언더필 물질층, 및 상기 언더필 물질을 이용하여 형성한 반도체 장치를 제공하는 것이다.
그러나 이러한 과제는 예시적인 것으로, 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
본 발명의 일 관점에 의하면, 반도체 장치용 언더필 물질을 제공한다.
본 발명의 일 실시예에 의하면, 상기 반도체 장치용 언더필 물질은, 0.1 wt% 내지 27.3 wt% 범위의 활성제; 6.7 wt% 내지 83.7 wt% 범위의 필러; 7.4 wt% 내지 31.9 wt% 범위의 경화제; 0.1 wt% 내지 2.5 wt% 범위의 첨가제; 및 잔부는 에폭시;를 포함한다.
본 발명의 일 실시예에 의하면, 상기 필러의 함량이 증가됨에 따라 상기 활성제의 함량이 감소될 수 있다.
본 발명의 일 실시예에 의하면, 상기 필러는 15 wt% 내지 25 wt% 범위로 포함될 수 있고, 상기 활성제는 1 wt% 초과 내지 15 wt% 미만 범위로 포함될 수 있다.
본 발명의 일 실시예에 의하면, 상기 필러는 35 wt% 내지 45 wt% 범위로 포함될 수 있고, 상기 활성제는 0.5 wt% 초과 내지 10 wt% 미만 범위로 포함될 수 있다.
본 발명의 일 실시예에 의하면, 상기 에폭시는 7.7 wt% 내지 33.5 wt% 범위로 포함될 수 있다.
본 발명의 일 실시예에 의하면, 상기 언더필 물질의 경화 열처리 온도는 90℃ 내지 150℃ 범위일 수 있다.
본 발명의 일 관점에 의하면, 상술한 반도체 장치용 언더필 물질을 사용하여 형성된 언더필 물질층을 제공한다.
본 발명의 일 관점에 의하면, 상술한 언더필 물질층을 가지는 반도체 장치를 제공한다.
본 발명의 일 실시예에 의하면, 상기 언더필 물질층에 둘러싸인 솔더 접합부를 더 포함하고, 상기 솔더 접합부는, 0.1 wt% 내지 45 wt% 범위의 인듐(In); 0.1 wt% 내지 50 wt% 범위의 비스무트(Bi); 및 잔부는 주석(Sn);을 포함할 수 있다.
본 발명의 일 실시예에 의하면, 상기 솔더 접합부의 용융 온도가 90℃ 내지 110℃ 범위일 수 있다.
본 발명의 기술적 사상에 의할 경우, 종래에는 캐필러리 언더필 조성을 노플로우 언더필로 적용시 웨팅(wetting)이 이루어지지 않는 문제점이 발생하고, 종래의 SAC305 솔더의 노플로우 언더필 사용시 저온에서는 웨팅이 이루어지지 않은 문제점이 있었으나, 본 발명에 따른 언더필 물질을 사용하는 경우 140도 수준의 저온에서도 웨팅이 성공적으로 구현되는 효과를 제공할 수 있다.
상술한 본 발명의 효과들은 예시적으로 기재되었고, 이러한 효과들에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일실시예에 따른 언더필 물질을 갖는 반도체 장치(9)를 도시하는 단면도이다.
도 2는 본 발명의 일실시예에 따른 반도체 장치용 언더필 물질의 활성제 함량에 따른 접촉각의 변화를 나타내는 그래프이다.
도 3은 본 발명의 일실시예에 따른 반도체 장치용 언더필 물질의 활성제 함량에 따른 경화도를 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 기술적 사상의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 기술적 사상을 완전하게 전달하기 위하여 제공되는 것이다. 본 명세서에서 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명의 기술적 사상은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다.
도 1은 본 발명의 일실시예에 따른 언더필 물질을 갖는 반도체 장치(9)를 도시하는 단면도이다.
도 1을 참조하면, 반도체 장치(9)는 기판(4) 상에 솔더 접합부(6)를 가지는 반도체칩(5)이 배치되고, 기판(4)과 반도체칩(5) 사이의 공간의 솔더 접합부(6) 사이는 언더필 물질층(7)으로 충진된다. 솔더 접합부(6)는 다양한 솔더 페이스트를 이용하여 형성할 수 있고, 솔더 접합부(6)에 의하여 기판(4)과 반도체칩(5)이 전기적으로 연결될 수 있다. 또한, 기판(4)은 다양한 기판을 포함할 수 있고, 경성 인쇄회로기판 및 플렉시블 인쇄회로기판 등을 포함할 수 있다. 언더필 물질층(7)은 본 발명의 기술적 사상에 따른 언더필 물질을 이용하여 구성할 수 있다. 솔더 접합부(6)는 0.1 wt% 내지 45 wt% 범위의 인듐(In); 0.1 wt% 내지 50 wt% 범위의 비스무트(Bi); 및 잔부는 주석(Sn);을 포함할 수 있다. 솔더 접합부(6)의 용융 온도가 90℃ 내지 110℃ 범위일 수 있다.
이하에서는, 상술한 언더필 물질층을 구성하는 언더필 물질을 상세하게 설명하기로 한다. 미세 피치에 대응한 유동성을 확보하고, 약 150℃ 이하의 공정 온도를 가지는 저융점 솔더 페이스트를 이용한 플립칩 부착 공정이 가능하기 위하여는, 상기 언더필 물질은, 예를 들어 90℃ 내지 110℃ 사이에서 활성화되는 활성제를 함유할 필요가 있다. 이러한 활성제는 그 함유량에 따라 경화 특성이 변화되므로, 적절한 양을 첨가할 필요가 있고, 예를 들어 2 wt% 내지 3.5 wt% 범위일 수 있다. 또한, 경화 온도를 감소시키기 위하여는 아민계 부가물(amine adduct)을 경화 촉진제로서 사용할 수 있다.
본 발명의 기술적 사상에 따른 반도체 장치용 언더필 물질은, 0.1 wt% 내지 27.3 wt% 범위의 활성제; 6.7 wt% 내지 83.7 wt% 범위의 필러; 7.4 wt% 내지 31.9 wt% 범위의 경화제; 0.1 wt% 내지 2.5 wt% 범위의 첨가제; 및 잔부는 에폭시;를 포함한다. 상기 에폭시는 7.7 wt% 내지 33.5 wt% 범위로 포함될 수 있다.
상기 필러의 함량이 증가됨에 따라 상기 활성제의 함량이 감소될 수 있다. 예를 들어, 상기 필러는 15 wt% 내지 25 wt% 범위로 포함될 수 있고, 상기 활성제는 1 wt% 초과 내지 15 wt% 미만 범위로 포함될 수 있다. 예를 들어, 상기 필러는 35 wt% 내지 45 wt% 범위로 포함될 수 있고, 상기 활성제는 0.5 wt% 초과 내지 10 wt% 미만 범위로 포함될 수 있다.
상기 에폭시는 고상 또는 액상일 수 있고, 예를 들어 크레졸 노볼락형 에폭시 수지, 디시클로펜타디엔계 에폭시 수지, 비페닐계 에폭시 수지, 비스페놀A형 에폭시 수지, 비스페놀F형 에폭시 수지, 지환식 에폭시 수지, 나프탈렌형 에폭시 수지, 디페닐티오에테르(술피드) 에폭시 수지, 트리틸 에폭시 수지, 디알릴비스A형 에폭시 수지, 메틸레조르시놀 에폭시 수지, 비스페놀AD형 에폭시 수지, 및 N,N,O-트리스(글리시딜)-p-아미노페놀 등을 포함할 수 있다.
또한, 상기 에폭시를 대신하여 다른 물질을 포함하는 경우도 본 발명의 기술적 사상에 포함된다. 예를 들어, 실리콘계 수지, 폴리이미드계 수지, 폴리올레핀계 수지, 시아네이트에스테르계 수지, 페놀계 수지, 및 나프탈렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
상기 활성제는, 예를 들어 카르복실산 화합물을 포함할 수 있다. 상기 카르복실산 화합물은, 예를 들어 (히드록시)벤조산, 디히드록시벤조산, 페닐아세트산, 벤조산, 톨루엔산, 나프토에산 등과 같은 방향족 1가 카르복실산, 아세트산, 프로피온산, 부티르산, 2-메틸프로판산(이소부티르산), 2-에틸헥실산, 라우린산, 시클로헥산카르복실산 등과 같은 포화 1가 카르복실산, 아크릴산, 메타크릴산, 크로톤산, 올레산 등과 같은 불포화 1가 카르복실산, 아비에틴산류, 옥살산, 말론산, 숙신산, 글루탈산, 아디프산, 아젤라인산, 세바스산, 데카메틸렌디카르복실산, 부탄테트라카르복실산, 1,2,3,4-부탄테트라카르복실산 등과 같은 지방족 다가 카르복실산, 프탈산, 이소프탈산, 테레프탈산, 트리멜리트산, 피로멜리트산, 나프탈렌디카르복실산, 벤젠카르복실산 등과 같은 방향족 다가 카르복실산, 테트라히드로카르복실산, 헥사히드로카르복실산, 테트라히드로프탈산, 헥사히드로프탈산 등과 같은 지환족 다가 카르복실산, 말레산, 푸말산, 이타콘산 등과 같은 불포화 지방족 다가 카르복실산, 히드록실기를 2개 이상(바람직하게는 2~50개) 가지는 폴리올과 산무수물을 하프 에스터화하여 얻어지는 다가 카르복실산류, 이소시아네이트기를 2개 이상(바람직하게는 2~50개) 가지는 폴리이소시아네이트와 히드록시카르복실산 또는 아미노산을 부가 반응시켜 얻어지는 다가 카르복실산류, 불포화 카르복실산을 단독 또는 공중합하여 얻어지는 다가 카르복실산류, 폴리올과 다가 카르복실산을 반응시켜 얻어지는 폴리에스테르형의 다가 카르복실산, 및 스티렌말레산 코폴리머, 아크릴산 코폴리머 등과 같은 카르복실산 폴리머 중 적어도 어느 하나를 포함할 수 있다.
또한, 상기 활성제는, 예를 들어 시클로헥산디카르복실산의 비스알킬에스테르, 1-이소프로폭시에틸(메타)아크릴레이트, 1-에톡시에틸(메타)아크릴레이트, 1-t-부톡시에틸(메타)아크릴레이트, 1-(1-메틸헥실록시)에틸(메타)아크릴레이트, 1-(1,1-디메틸프로폭시)에틸(메타)아크릴레이트, 1-이소프로폭시에틸(메타)아크릴아미드, 1-에톡시에틸(메타)아크릴아미드, 1-t-부톡시에틸(메타)아크릴아미드, 1-(1-메틸헥실록시)에틸(메타)아크릴아미드, 1-(1,1-디메틸프로폭시)에틸(메타)아크릴아미드, 1,2,4-벤젠트리카르복실산-2,4-비스(프로폭시에틸)-1-((메타)아크릴록시에틸)에스테르 및 이들의 (공)중합체중 적어도 어느 하나를 포함할 수 있다.
상기 필러는 예를 들어, 알루미나, 실리카, BN, AlN, SiC 등과 같은 다양한 무기 필러, 또는 다양한 폴리머 물질을 포함하거나 또는 세라믹이 코팅된 금속 입자 등을 포함할 수 있다.
상기 경화제는, 예를 들어 1,2,3,6-테트라하이드로프탈산 무수물, 4-메틸헥사히드로프탈산 무수물, 헥사히드로프탈산 무수물, 4- 메틸 헥사 하이드로 프탈산 무수물, 2,5- 디케 토 테트라 하이드로 푸란 (숙신산 무수물), 에틸렌 글리콜 비스-무수물 트리 멜리 테이트 및 아민계 부가물(amine adduct)을 포함할 수 있다.
상기 첨가제는, 예를 들어 계면활성제, 소포제, 습윤분산제, 레벨링제, 부착증진제 및 아민계 부가물(amine adduct)을 포함할 수 있다.
상기 언더필 물질의 경화 열처리 온도는 90℃ 내지 150℃ 범위일 수 있다.
이하에서는, 본 발명의 기술적 사상에 따른 반도체 장치용 언더필 물질의 젖음성 특성 및 경화 특성을 검토하기로 한다.
먼저, 구리 평판 상에 상기 언더필 물질을 도포하고, 상기 언더필 물질 상에 150℃ 이하의 융점을 가지는 저융점 솔더볼을 탑재한다. 여기에서, 상기 솔더볼은 상기 구리 평판에 접촉하도록 가압하여 위치시킨다. 이어서, 140℃에서 30분간 열처리하여 상기 언더필 물질을 경화시키고, 또한, 상기 솔더볼을 융해하여 형상을 변화시킨다. 이어서, 절단하여 형성된 단면을 주사전자현미경을 이용하여 젖음각 및 솔더 플럭싱(solder fluxing)을 관찰한다.
도 2는 본 발명의 일실시예에 따른 반도체 장치용 언더필 물질의 활성제 함량에 따른 접촉각의 변화를 나타내는 그래프이다.
도 2를 참조하면, 45 wt%의 필러를 함유한 상기 반도체 장치용 언더필 물질이 140℃에서 30분간 경화 열처리한 후의 접촉각을 측정한 결과가 나타나있다. 상기 언더필 물질은 30 wt% 경화제, 1.8 wt% 첨가제 및 잔부는 에폭시를 함유한다.
삽입된 사진들은 상기 반도체 장치용 언더필 물질의 주사전자현미경 단면 사진들이다. 활성제를 포함하지 않는 경우(즉, 활성제 함량 0 wt%)에는, 접촉각이 160도 이상으로 나타나고, 상기 원더필 물질은 원형에 가깝게 뭉쳐지는 형상을 나타내어 반도체 장치의 언더필 공정에 적용하기 어려울 것으로 분석된다. 상기 활성제의 함량이 약 0.8 wt%의 범위까지는 상기 접촉각이 약 160도 수준으로 높게 나타나지만, 0.8 wt%를 초과한 경우에는 40도 정도의 접촉각을 나타내며, 상기 활성제가 약 15 wt% 까지 증가되는 구간에서는 40도 이하, 구체적으로 25도 내지 40도 범위의 접촉각을 나타낸다. 상기 언더필 물질은 기판 상에 넓게 펼쳐진 형상을 나타낸다. 이러한 범위의 접촉각은 언더필 공정에 적용하기에 적절한 수준으로 분석된다.
도 3은 본 발명의 일실시예에 따른 반도체 장치용 언더필 물질의 활성제 함량에 따른 경화도를 그래프이다.
도 3을 참조하면, 45 wt%의 필러를 함유한 상기 반도체 장치용 언더필 물질이 140℃에서 30분간 열처리한 후의 경화도를 관찰한 결과가 나타나있다. 상기 언더필 물질은 30 wt% 경화제, 1.8 wt% 첨가제 및 잔부는 에폭시를 함유한다. 상기 경화도는 구리 평판을 기울여서 상기 언더필 물질이 흘러내리는지 여부를 관찰하여 판단한다. 상기 활성제 함량이 0 wt% 초과 내지 약 7.5 wt% 이하의 범위에서는 상기 언더필 물질이 흘러내리지 않으므로 경화됨을 알 수 있다. 반면, 상기 활성제 함량이 10 wt% 이상에서는 상기 언더필 물질이 흘러내리므로 경화되지 않음을 알 수 있다. 상기 활성제 함량이 7.5 wt% 초과 내지 10 wt% 미만에서는 상기 언더필 물질의 흘러내리지는 않으나 약한 강도를 나타낸다. 따라서, 상기 활성제의 함량이 증가되면, 상기 언더필 물질의 경화 특성이 약화됨을 알 수 있다.
표 1은 본 발명의 일실시예에 따른 반도체 장치용 언더필 물질의 활성제 함량에 따른 솔더 플럭싱과 젖음각을 나타내는 표이다. 하기의 표 1에서, 솔더 플럭싱이 우수한 경우에는 "O"으로 표시되고, 불량한 경우에는 "X"로 표시된다.
필러 함량 : 0 wt%
활성제(wt%) 1 2 3 4 5 6 7 8 9 10
솔더 플럭싱 X X X X O O O O O O
젖음각(도) 158 150 143 143 42 35 31 33 32 31
필러 함량 : 20 wt%
활성제(wt%) 0.5 1 2 3 5 10
솔더 플럭싱 X X O O O O
젖음각(도) 158 156 41 33 31 29
필러 함량 : 40 wt%
활성제(wt%) 0.1 0.5 1 5 7 10
솔더 플럭싱 X X O O O O
젖음각(도) 161 156 43 39 32 30
표 1을 참조하면, 상기 언더필 물질이 필러를 포함하지 않는 경우에는, 즉 필러 0 wt% 경우에는, 활성제 함량이 5% 이상을 포함하는 경우에 솔더 플렉싱이 적절하고 젖음각이 약 42도 또는 그 이하가 되어 언더필 특성을 가지게 된다. 상기 필러가 20 wt%인 경우에는, 활성제 함량이 2% 이상을 포함하는 경우에 솔더 플렉싱이 적절하고 젖음각이 약 42도 또는 그 이하가 되어 언더필 특성을 가지게 된다. 상기 필러가 40 wt%인 경우에는, 활성제 함량이 1% 이상을 포함하는 경우에 솔더 플렉싱이 적절하고 젖음각이 약 43도 또는 그 이하가 되어 언더필 특성을 가지게 된다. 따라서, 필러 함량이 증가됨에 따라 최소로 요구되는 활성제 함량이 감소됨을 알 수 있다.
표 2는 본 발명의 일실시예에 따른 반도체 장치용 언더필 물질의 활성제 함량에 따른 경화도를 나타내는 표이다. 하기의 표 2에서, 경화도가 우수한 경우에는 "O"으로 표시되고, 불량한 경우에는 "X"로 표시된다.
필러 함량 : 0 wt%
활성제(wt%) 1 5 10 15 20 24 28 32
경화도 O O O O O X X X
필러 함량 : 20 wt%
활성제(wt%) 1 5 10 15 20 25
경화도 O O O X X X
필러 함량 : 40 wt%
활성제(wt%) 1 5 10 15 20 25
경화도 O O X X X X
표 2를 참조하면, 상기 언더필 물질이 필러를 포함하지 않는 경우에는, 즉 필러 0 wt% 경우에는, 활성제 함량이 24% 이상을 포함하는 경우에 경화도가 불량하게 된다. 상기 필러가 20 wt%인 경우에는, 활성제 함량이 15% 이상을 포함하는 경우에 경화도가 불량하게 된다. 상기 필러가 40 wt%인 경우에는, 활성제 함량이 10% 이상을 포함하는 경우에 경화도가 불량하게 된다.
참고로, 표 1 및 표 2에서, 필러 함량 20 wt% 는 15 wt% 내지 25 wt% 범위의 필러 함량의 예시적인 경우일 수 있고, 필러 함량 40 wt% 는 35 wt% 내지 45 wt% 범위의 필러 함량의 예시적인 경우일 수 있다. 또한, 표 1 및 표 2의 언더필 물질은 30 wt% 경화제, 1.8 wt% 첨가제 및 잔부는 에폭시를 함유한다.
이상에서 설명한 본 발명의 기술적 사상이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명의 기술적 사상이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (10)

  1. 0.1 wt% 내지 27.3 wt% 범위의 활성제;
    6.7 wt% 내지 83.7 wt% 범위의 필러;
    7.4 wt% 내지 31.9 wt% 범위의 경화제;
    0.1 wt% 내지 2.5 wt% 범위의 첨가제; 및
    잔부는 에폭시;를 포함하는, 반도체 장치용 언더필 물질.
  2. 제 1 항에 있어서,
    상기 필러의 함량이 증가됨에 따라 상기 활성제의 함량이 감소되는, 반도체 장치용 언더필 물질.
  3. 제 1 항에 있어서,
    상기 필러는 15 wt% 내지 25 wt% 범위로 포함되고,
    상기 활성제는 1 wt% 초과 내지 15 wt% 미만 범위로 포함되는, 반도체 장치용 언더필 물질.
  4. 제 1 항에 있어서,
    상기 필러는 35 wt% 내지 45 wt% 범위로 포함되고,
    상기 활성제는 0.5 wt% 초과 내지 10 wt% 미만 범위로 포함되는, 반도체 장치용 언더필 물질.
  5. 제 1 항에 있어서,
    상기 에폭시는 7.7 wt% 내지 33.5 wt% 범위로 포함되는, 반도체 장치용 언더필 물질.
  6. 제 1 항에 있어서,
    상기 언더필 물질의 경화 열처리 온도는 90℃ 내지 150℃ 범위인, 반도체 장치용 언더필 물질.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 따른 반도체 장치용 언더필 물질을 사용하여 형성된 언더필 물질층.
  8. 제 7 항에 따른 언더필 물질층을 가지는 반도체 장치.
  9. 제 8 항에 있어서,
    상기 언더필 물질층에 둘러싸인 솔더 접합부를 더 포함하고,
    상기 솔더 접합부는, 0.1 wt% 내지 45 wt% 범위의 인듐(In); 0.1 wt% 내지 50 wt% 범위의 비스무트(Bi); 및 잔부는 주석(Sn);을 포함하는, 반도체 장치.
  10. 제 9 항에 있어서,
    상기 솔더 접합부의 용융 온도가 90℃ 내지 110℃ 범위인, 반도체 장치.
KR1020200010790A 2020-01-30 2020-01-30 반도체 장치용 언더필 물질, 이를 이용하여 형성된 언더필 물질층, 및 상기 언더필 물질을 포함하는 반도체 장치 KR20210097292A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200010790A KR20210097292A (ko) 2020-01-30 2020-01-30 반도체 장치용 언더필 물질, 이를 이용하여 형성된 언더필 물질층, 및 상기 언더필 물질을 포함하는 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200010790A KR20210097292A (ko) 2020-01-30 2020-01-30 반도체 장치용 언더필 물질, 이를 이용하여 형성된 언더필 물질층, 및 상기 언더필 물질을 포함하는 반도체 장치

Publications (1)

Publication Number Publication Date
KR20210097292A true KR20210097292A (ko) 2021-08-09

Family

ID=77313246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200010790A KR20210097292A (ko) 2020-01-30 2020-01-30 반도체 장치용 언더필 물질, 이를 이용하여 형성된 언더필 물질층, 및 상기 언더필 물질을 포함하는 반도체 장치

Country Status (1)

Country Link
KR (1) KR20210097292A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101432620B1 (ko) 2011-01-04 2014-08-21 산에이카가쿠 가부시키가이샤 활성 수지 조성물, 표면 실장 방법 및 프린트 배선판

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101432620B1 (ko) 2011-01-04 2014-08-21 산에이카가쿠 가부시키가이샤 활성 수지 조성물, 표면 실장 방법 및 프린트 배선판

Similar Documents

Publication Publication Date Title
JP4852893B2 (ja) プリアプライド用封止樹脂組成物及びそれを用いた半導体装置の製造方法
JP5467469B2 (ja) プリント配線基板に表面実装する方法
US20080265438A1 (en) Liquid epoxy resin composition and semiconductor device
WO2011033743A1 (ja) 接着フィルム、多層回路基板、電子部品及び半導体装置
EP2296175A1 (en) Semiconductor component fabrication method and semiconductor component
JPWO2010052871A1 (ja) 電子装置の製造方法および電子装置
WO2010073583A1 (ja) 接着フィルム、多層回路基板、半導体用部品および半導体装置
WO2009147828A1 (ja) 半導体装置の製造方法および半導体装置
JP2007009022A (ja) シート状接着剤、電子部品装置の製造方法及び電子部品装置
JP4705192B2 (ja) 半導体チップ積層体の製造方法
JP4904923B2 (ja) 樹脂組成物、プリアプライド用封止材、半導体装置、半導体装置の製造方法およびプリアプライド封止用部品
JP4973037B2 (ja) 樹脂組成物、封止材、半導体装置および半導体装置の製造方法
US20170042043A1 (en) Fluxing-encapsulant material for microelectronic packages assembled via thermal compression bonding process
JP5842322B2 (ja) 樹脂組成物、及び電子装置の製造方法
JP2009256466A (ja) 電子部品用接着剤
JP2013123033A (ja) 半導体装置の製造方法
KR20210097292A (ko) 반도체 장치용 언더필 물질, 이를 이용하여 형성된 언더필 물질층, 및 상기 언더필 물질을 포함하는 반도체 장치
JP2003128874A (ja) 液状樹脂組成物、半導体装置の製造方法及び半導体装置
WO2012108320A1 (ja) プリアプライド用封止樹脂組成物、半導体チップおよび半導体装置
JP2012160668A (ja) 電子部品の製造方法
JP4940768B2 (ja) 液状樹脂組成物及び半導体装置の製造方法
JP5950006B2 (ja) 半導体装置の製造方法および電子部品の製造方法
KR20230087256A (ko) 언더필 페이스트, 및 이를 포함하는 반도체 패키지
JP2013102092A (ja) 半導体装置の製造方法
JP2012089574A (ja) 電子装置の製造方法および電子装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application