KR101387907B1 - 저항층 포함 동박과 그 제조 방법 및 적층 기판 - Google Patents

저항층 포함 동박과 그 제조 방법 및 적층 기판 Download PDF

Info

Publication number
KR101387907B1
KR101387907B1 KR1020127000948A KR20127000948A KR101387907B1 KR 101387907 B1 KR101387907 B1 KR 101387907B1 KR 1020127000948 A KR1020127000948 A KR 1020127000948A KR 20127000948 A KR20127000948 A KR 20127000948A KR 101387907 B1 KR101387907 B1 KR 101387907B1
Authority
KR
South Korea
Prior art keywords
copper foil
layer
resistance
nickel
jis
Prior art date
Application number
KR1020127000948A
Other languages
English (en)
Other versions
KR20120039624A (ko
Inventor
료이치 오루고
코우지 카세
카주히로 호시노
Original Assignee
후루카와 덴끼고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 덴끼고교 가부시키가이샤 filed Critical 후루카와 덴끼고교 가부시키가이샤
Publication of KR20120039624A publication Critical patent/KR20120039624A/ko
Application granted granted Critical
Publication of KR101387907B1 publication Critical patent/KR101387907B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/617—Crystalline layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C30/00—Coating with metallic material characterised only by the composition of the metallic material, i.e. not characterised by the coating process
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/562—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of iron or nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0614—Strips or foils
    • C25D7/0628—In vertical cells
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/04—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/38—Chromatising
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389—Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12014—All metal or with adjacent metals having metal particles
    • Y10T428/12028—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, etc.]
    • Y10T428/12049—Nonmetal component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12014—All metal or with adjacent metals having metal particles
    • Y10T428/12028—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, etc.]
    • Y10T428/12063—Nonparticulate metal component
    • Y10T428/12069—Plural nonparticulate metal components
    • Y10T428/12076—Next to each other

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Electrochemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

본 발명은 저항 소자로 한 경우에도 저항치의 편차가 작고, 적층되는 수지 기판과의 밀착성도 JPCA 규격(JPCA-EB01)을 충분히 유지할 수 있으며, 리지드 기판 및 플렉시블 기판용 저항 소자로서도 우수한 특성을 갖는 저항층 포함 동박과 그 제조 방법, 및 그를 이용한 적층 기판을 제공한다.

Description

저항층 포함 동박과 그 제조 방법 및 적층 기판 {Copper foil with resistive layer, production method therefor, and layered substrate}
본 발명은 저항치의 편차를 저감시키고, 리지드 기판 및 플렉시블 기판용 저항 소자로서 우수한 특성을 갖는 저항층 포함 동박과 그 제조 방법, 및 그를 이용한 적층 기판에 관한 것이다.
휴대 전화로 대표되는 휴대 전자 단말은, 전자 기기 중에서도 최근 소형화, 박형화에 더해 통화 이외에도 영상이나 동영상의 송수신은 물론 GPS(Global Positioning System) 기능, 원 세그 수신 등등의 다기능화가 눈부시게 진행되어 오고 있다. 이 다기능화와 함께 휴대 단말의 구성 부품도 모듈화가 비약적으로 진행되어, 하나 혹은 복수의 기능을 갖는 모듈을 어떻게 소형화할지가 실장 기술의 열쇠이자 첨단 기술의 초점이 되고 있다.
예를 들면, 현재의 휴대 기기 패키지로는, FBGA(Fine pitch Ball Grid Array) 등의 소형 박형 패키지가 주류를 이루어 가장 적용되고 있지만, 메모리의 대용량화나 지금까지 이상의 다기능화 대응을 위하여 MCP(Multi Chip Package) 기술이나 PoP(Package on Package) 기술이 채용되고 있다.
국내외의 PCB(Printed Circuit Board) 제조사는 WL-CSP(Wafer Level Chip Size Package), QFN(Quad Flat Non-leaded package), FBGA 등의 패키지와 함께 차세대 대용량화와 다기능화 기술로서 3차원 칩 적층 기술 개발에 맹렬히 착수하고 있다. 그 고밀도 실장 방식의 하나로 부품 내장 기판 기술이 있다.
부품 내장 기판 기술인 기판으로의 소자 내장 방식은 각종 방식이 이미 수없이 제안되었고 상품화되고 있다. 그러나, 능동 소자에 대하여 수동 부품에 상당하는 저항, 콘덴서, 인덕턴스 등은 가공 조건에 제약이 있어, 이 수동 부품을 기판에 묻을 경우, 설계의 자유도와 가공의 용이성을 위하여 저항 소자를 이용하는 경우가 많다.
수동 부품으로서의 저항 소자로 가공하는 박막 재료로서, 예를 들면 저항층 포함 금속박이 있다. 이 금속박의 대표로서 저항층 포함 동박이 있는데, 동박면에 전해 도금으로 0.1㎛ 정도 두께의 저항층으로 이루어진 저항 소자를 형성시킨 타입과, 동박면에 롤투롤(Role to Role)로 스퍼터에 의해 100~1000Å(0.1~100nm) 정도 두께의 저항층을 형성시킨 타입이 시판되고 있다.
저항층 포함 금속박의 금속박은 저항층(박막)의 형성 방법이 전해 도금 타입이어도 스퍼터 타입이어도, 핸들링 가공성과 코스트 퍼포먼스의 면에서 동박이 채용되는 비율이 높다.
이러한 저항층 포함 동박으로 저항 소자를 형성하기 위해서는, 이 동박의 한 쪽면을 수지 기판과 접착한다. 저항층 포함 동박과 수지 기판의 밀착성을 높이기 위하여 기체가 되는 동박의 표면에 구리 입자에 의한 조화 처리를 시행하고, 그 조화 처리면에, 전해 도금이면 인 함유 니켈을 도금 전착시키고(일본 특허공개 2003-200523호 공보 또는 일본 특허공개 2003-200524호 공보), 스퍼터이면 니켈과 크롬 혹은, 니켈과 크롬과 알루미늄과 실리카를 증착시켜 저항층(박막)을 형성하는데, 현재 시판품으로는 저항치로서 25~250Ω/□ 정도의 저항층 포함 동박이 판매되고 있다.
최근, 능동 소자와 수동 부품을 내장하는 기판의 설계에 있어서 박형화하는데 최적의 재료로서 저항층 포함 금속박의 사용에 대한 수요가 계속 높아지고 있다. 또한, 수동 부품을 기판에 매설할 때의 설계의 폭을 넓히기 위하여 리지드 기판 뿐만 아니라 플렉시블 기판에도 적용 가능한 재료가 요구되고 있다.
또한, 저항층 포함 금속박을 이용한 회로 설계에서도, 필요로 하는 저항치를 회로의 폭과 길이의 어스펙트비를 변경하여 설계하는 것이 일반적인 수법이지만, 최근의 미세 회로 설계에 수반되는 파인 에칭 후의 수동 소자 저항치의 정밀도 향상의 요구가 높아져 가고 있다. 또한, 플렉시블 기판에 대응하는 적절한 휘어짐을 따라갈 수 있는 신장 특성을 갖는 저항층 포함 금속박이 요구되고 있다.
본 출원인이 현재 시판하고 있는 재료로 파인 패턴 대응의 저항층 포함 동박이 있다. 그 구조는 일본 특허공개 2003-200523호 공보, 일본 특허공개 2003-200524호 공보, 일본 특허공개 2004-315843호 공보에 개시되어 있는데, 어떤 재료도 미세 결정 구조를 갖는 동박에, 필요에 따라 미세 구리 입자에 의한 조화 처리를 시행한 후에 인 함유 니켈욕으로 전해 도금을 시행한 구조이다. 그러나, 동박 표면에 미세 조화 처리에 의해 조화 입자를 균일하게 분포시키는 것이 곤란하고, 조화 입자의 분포에 불균일성이 생기면, 그 위에 설치하는(저항 소자가 되는) 인 함유 니켈의 전착 도금 박막층의 두께에 편차가 생겨, JIS-K-7194에 규정된 면 내의 저항치 측정 방법에서 얻어지는 각각의 저항치의 편차가 커지는 문제를 일으키게 되고, 결국은 회로 설계에서 저항 소자 패턴을 형성시켜도 이론대로의 저항치를 얻지 못하게 될 가능성이 있다. 그 때문에 종래에는 조화 처리 공정에 있어서, 그리고 저항치를 일정하게 제어하는 전해 도금 공정에 있어서 매우 큰 숙련 기술을 요하고 있었다.
본 발명은 저항 소자로 한 경우에도 저항치의 편차가 작고, 적층되는 수지 기판과의 밀착성도 JPCA 규격(JPCA-EB01)을 충분히 유지할 수 있으며, 리지드 기판 및 플렉시블 기판용 저항 소자로서도 우수한 특성을 갖는 저항층 포함 동박과 그 제조 방법, 및 그를 이용한 적층 기판을 제공하는 것에 있다.
본 발명의 저항층 포함 동박은, 동박의 한 쪽 표면에 저항 소자가 되는 금속층 또는 합금층이 설치되고, 이 금속층 또는 합금층의 표면에 니켈 입자에 의한 조화(粗化) 처리가 시행되어 있다.
본 발명의 저항층 포함 동박은, 동박의 한 쪽 표면에 저항 소자가 되는 금속층 또는 합금층이 설치되고, 이 금속층 또는 합금층의 표면에 니켈 입자에 의한 조화 처리가 시행되며, 이 조화 처리가 시행된 표면에 캡슐 도금이 시행되어 있는 저층 포함 동박이다.
본 발명의 저항층 포함 동박은, 동박의 한쪽 표면에 저항 소자가 되는 금속층 또는 합금층이 설치되고, 이 금속층 또는 합금층의 표면에 니켈 입자에 의한 조화 처리가 시행되며, 이 조화 처리가 시행된 표면에 크로메이트 방청층이 설치되어 있다.
또한, 본 발명의 저항층 포함 동박은, 동박의 한쪽 표면에 저항 소자가 되는 금속층 또는 합금층이 설치되고, 이 금속층 또는 합금층의 표면에 니켈 입자에 의한 조화 처리가 시행되며, 이 조화 처리가 시행된 표면에 크로메이트 방청층이 설치되고, 이 방청층의 표면에 실란 커플링제로 이루어진 박막층이 설치되어 있다.
본 발명의 저항층 포함 동박의 제조 방법은 매트면의 바탕이 JIS-B-0601에 규정된 Rz치로 2.5~6.5㎛의 범위에 있는 기둥 형상 결정립으로 이루어진 결정을 갖는 전해 동박의 상기 매트면에 인 함유 니켈로 이루어진 저항층을 설치하고, 이 저항층의 표면에 니켈 입자에 의한 조화 처리를 시행한다. 니켈 입자에 의한 조화 처리는 표면 조도가 JIS-B-0601에 규정된 Rz치로 4.5~8.5㎛의 범위로 시행한다.
본 발명에 있어서 기둥 형상 결정립으로 이루어진 결정을 갖는 전해 동박을 사용하는 것은, 기둥 형상 결정립으로 이루어진 결정을 갖는 전해 동박의 매트면이 적절한 조도를 갖기 때문이다. 전해 동박의 매트면이 미세 결정립이면 본 발명이 목적으로 하는 표면 조도 Rz치가 2.5~6.5㎛의 범위를 만족하는 전해 동박은 얻기 어려워, 본 발명의 베이스박으로 하기에는 바람직하지 않기 때문이다. 기둥 형상 결정립으로 이루어진 결정을 갖는 전해 동박은 전해액 조성에 티오요소나 염소를 첨가한 범용의 전해액을 이용하여 제박할 수 있으며, 건전한 굴곡 형상을 가져 JIS-B-0601에 규정된 Rz치로 2.5~6.5㎛의 범위의 베이스박을 얻을 수 있다.
본 발명의 적층 기판은 상기 저항층 포함 동박이 부품 내장의 리지드 기판 또는 플렉시블 기판에 에칭 패턴 가공하여 탑재되어 있는 적층 기판이다.
본 발명의 저항층 포함 동박은 저항 소자로서 저항치의 편차가 충분히 작고, 적층되는 수지 기판과의 밀착성도 JPCA 규격(JPCA-EB01)을 충분히 유지할 수 있으며, R=0.8~1.25(㎜) 범위의 휘어짐에도 대응할 수 있는 적절한 신축 소성과 내절성을 갖는 저항층 포함 동박을 제공할 수 있다.
또한, 본 발명의 저항층 포함 동박의 제조 방법에 따르면, 저항 소자로 한 경우에도 저항치의 편차가 충분히 작고, 적층되는 수지 기판과의 밀착성도 JPCA 규격(JPCA-EB01)을 충분히 유지하면서, R=0.8~1.25(㎜) 범위의 휘어짐에도 대응할 수 있는 적절한 신축 소성과 내절성을 갖는 저항층 포함 동박을 제조할 수 있다.
본 발명의 적층 기판에 따르면, 수지 기판과의 접착성이 JPCA 규격(JPCA-EB01)을 충분히 유지하고, 저항치의 편차가 작은, 수지 기판과 저항층 포함 동박을 적층한 적층 기판을 제공할 수 있다.
도 1은 도 1A~도 1D는 저항층 포함 동박의 형성 공정순에 있어서의 제품의 단면을 나타내는 단면 설명도.
도 2는 저항층 포함 동박의 저항층 형성 이후의 제조 공정의 일례를 나타내는 공정도.
이하, 본 발명의 저항층 포함 동박에 대하여 상세하게 설명한다.
본 발명의 저항층 포함 동박은 동박의 한쪽 표면에 저항 소자가 되는 금속층 또는 합금층을 설치하고, 이 금속층 또는 합금층의 표면에 니켈 입자에 의한 조화 처리가 시행되어 있다. 저항 소자가 되는 금속, 합금으로는 니켈, 인 함유 니켈이 바람직하다.
도 1A~ 도 1D는 본 발명의 일실시예를 확대 표시하여 나타낸 것이며, 도 1A는 전해 동박(1)의 단면으로, 이 동박의 매트면(2)의 표면은 JIS-B-0601에 규정된 Rz치로 2.5~6.5㎛의 범위에 있는 기둥 형상 결정립으로 되어 있다. 여기에서, 전해 동박(1)의 표면 거칠기 Rz치를 2.5~6.5㎛의 범위로 한정하는 것은, 2.5㎛ 미만에서는 이후 공정에서 조화 처리를 하여도 충분한 수지 기판과의 밀착성이 얻어지지 않고, 6.5㎛를 넘으면, 수지 기판과의 밀착 강도는 우수하지만, 표면적이 증대하고, 250Ω/□의 고저항 소자막(두께가 상당히 얇은 막)의 형성시에는 도금 두께가 현저하게 불균일해져, 균일한 저항막을 형성하는 것이 곤란하기 때문이다. 또한, 전해 동박의 표면 거칠기는 바람직하게는 Rz치로 3.0~5.5㎛이다.
상기 동박(1)은 전해 동박인 것이 바람직하고, 특히 180℃, 60분간의 대기 가열 조건에서의 가열 후 상온에서의 신장이 12% 이상인 전해 동박을 채용하는 것이 바람직하다. 동박, 특히 압연 동박은 수지 기판과 적층하는 가열 공정에서의 가열 성형 온도역에서 결정 구조가 소성 변형되어 커지는 경우가 있다. 결정이 커지게 되면 파인 패턴을 작성하는 경우에, 에칭 후의 패턴 직진성이 나빠질 뿐만 아니라, 에칭 팩터가 떨어진다. 이 때문에, 신장을 범용의 가열 프레스 가공 온도인 180℃ 전후의 조건 하에서도 12% 이상으로 한정함으로써, 적층 공정에서 가열 처리하여도 건전한 결정립 형태를 유지할 수 있고, 수지 기판의 선팽창 계수도 따라갈 수 있기 때문에 리지드 및 플렉시블 기판에 대하여 아주 적합하게 대처할 수 있게 된다. 또한, 180℃ 전후의 조건 하에서의 신장은 13.5% 이상인 것이 보다 바람직하다. 여기에서 신장은 IPC-TM-650에 기초하여 측정하는 것으로 한다.
또한, 통상, 전해 제박 후의 상온에서의 신장이 8% 이상이면, 180℃, 60분간의 대기 가열 조건에서의 가열 후 상온에서의 신장이 12% 이상이 된다.
도 1B는 상기 동박(1)의 매트면에 저항층(3)을 설치한 상태를 나타내는 것으로, 저항층(3)의 표면은 Rz치로 2.5~6.5㎛의 범위로 처리되어 있다.
도 1C는 저항층(3)의 표면을 니켈 입자로 조화 처리한 상태를 나타내는 것으로, 니켈의 미립자(4)가 특히 저항층(3)의 산(山) 부분에 집중하여 부착되어 있다. 이 니켈 조화 처리 후의 조도는 JIS-B-0601에 규정된 Rz치로 4.5~8.5㎛의 범위로 하는 것이 바람직하다. 조화 처리 후의 표면 조도 Rz를 4.5~8.5㎛의 범위로 한정하는 것은 파인 패턴 형성 후의 마이그레이션 문제를 방지하기 위함이다. 즉, Rz가 상한인 8.5㎛를 넘으면 마이그레이션, 조화 입자의 탈락 등의 문제가 발생할 우려가 있고, 하한인 4.5㎛ 미만이면 수지 기판과의 밀착 강도를 만족시키지 못할 우려가 있기 때문이다. 또한, 니켈 조화 처리 후의 조도는 Rz치로 4.8~7.5㎛인 것이 보다 바람직하다.
도 1D는 니켈의 미립자(4)가 탈락하지 않을 정도로 니켈 미립자(4)의 표면을 덮도록 평활한 도금, 소위 캡슐 도금(5)을 시행한 상태를 나타내는 것으로, 캡슐 도금(5)을 시행함으로써 니켈 미립자(4)가 건전해진다.
또한, 본 발명에서는, 상기 니켈 조화 처리 후 캡슐 도금을 시행한 경우에는 그 후의 표면에 크로메이트 방청층(도시하지 않음)을 설치하는 것이 바람직하다. 상기 방청층의 크롬 부착량은 금속 크롬으로 0.005~0.045㎎/dm2로 하는 것이 바람직하다. 크로메이트 부착량을 0.005~0.045㎎/dm2로 하는 것은 이 정도의 부착량을 만족시키면 품질상의 산화 변색 등의 문제의 발생을 방지할 수 있기 때문이다. 또한, 보다 바람직하게는 0.005~0.030㎎/dm2이다.
상기 방청층의 표면에 실란 커플링제로 이루어진 화학적인 박막층(도시하지 않음)을 설치하면, 수지 기판과의 밀착성을 더욱 향상시킬 수 있기 때문에 바람직하다. 실란 커플링제의 부착량은 규소로 0.001~0.015㎎/dm2로 하는 것이 바람직하고, 보다 바람직하게는 0.003~0.008㎎/dm2이다.
다음으로, 도 2에 의해 본 발명의 저항층 포함 동박의 제조 방법에 대하여 그 일실시예를 설명한다.
도 2에서 릴로 감긴 기체 동박(1; 전해 동박, 이하 '동박'이라 한다)을, 저항층(3)을 형성하기 위한 제 1 처리조(22)로 안내한다. 제 1 처리조(22)에는 산화 이리듐 애노드(23)가 배치되고, Ni-P 전해액(24)이 충진되어, 저항층(3)이 형성된다. 제 1 처리조(22)에서 저항층(3)이 형성된 동박(5)은 수세조(25)에서 세정된 후 제 2 처리층(26)으로 안내된다.
제 2 처리조(26)에는 산화 이리듐 애노드(27)가 배치되고, Ni 전해액(28)이 충진되어, 니켈 조화 처리가 실시된다. 니켈 조화 처리가 실시된 동박(6)은 수세조(29)에서 세정된 후, 제 3 처리층(30)으로 안내된다. 제 3 처리조(30)에는 산화 이리듐 애노드(31)가 배치되고, Ni 전해액(32)이 충진되어 있으며, 캡슐 도금이 시행된다. 제 3 처리조(30)에 있어서 캡슐 도금이 시행된 동박(7)은 수세조(35)에서 세정된 후, 제 4 처리층(37)으로 안내된다. 제 4 처리조(37)에는 SUS 애노드(38)가 배치되고, 크로메이트 전해액(39)이 충진되어 있으며, 크로메이트 방청층이 설치된다. 제 4 처리조(37)에 있어서 크로메이트 방청층이 설치된 동박(8)은 수세조(40)에서 세정된 후, 제 5 처리층(42)으로 안내된다. 제 5 처리조(42)에는 실란액(43)이 충진되어, 동박(8)의 표면에 실란 커플링제를 도포한다. 제 5 처리조(42)에서 실란 커플링제가 도포된 동박(9)은 건조 공정(44)을 거쳐 권취롤(45)에 감긴다.
기체 동박(1)으로는 압연 동박을 이용하는 것도 가능하지만, 저항층의 편차를 보다 작게 하기 위하여, 범용의 전해 제박 조건에 의해 제조된 12㎛ 두께 이상으로 매트면(2; 전해액면측)의 전해 제박 후의 형상 조도가 JIS-B-0601에 규정된 Rz치로 2.5~6.5㎛ 범위인 동시에, 180℃, 60분간의 대기 가열 조건 후에 신장이 12% 이상 되는 동박을 이용하는 것이 바람직하다.
동박(1)의 매트면(2)에 설치하는 저항층(3)은 제 1 처리조(22)에서 인 함유 니켈욕을 이용한 음극 전해 도금법에 의해 형성한다.
저항층(3)을 형성하는 인 함유의 니켈욕으로는, 설파민산니켈을 니켈로 하여 60~70g/l, 아인산을 PO3로 하여 35~45g/l, 차아인산을 PO4로 하여 45~55g/l, 붕산(HBO3)을 25~35g/l, pH: 1.6, 욕온도 53~58℃로 설정하고, 전해 도금 전류 밀도를 4.8~5.5A/dm2로 JIS-K-7194에 규정된 면 내 저항치의 측정 방법에 준거하여 25~250Ω/□ 범위를 갖는 면 내 저항의 편차가 상당히 작은 저항층 포함 동박을 제조할 수 있다.
그러나, 상기 공정에서는 동박 표면에 조화 처리를 하지 않았기 때문에 수지 기판과의 밀착성이 떨어진다. 이 때문에, 본 발명에서는 다음 공정에서 적절한 니켈의 조화 처리를 수행함으로써, 수지 기판과의 밀착성을 저항층 내장 기판 용도에 적합하도록 향상시키고 있다.
적절한 니켈의 조화 처리를 수행하는 방법으로는, 도 2에 나타내는 바와 같이 먼저 용해 니켈욕(제 2 처리조(26))을 이용하여 니켈의 조화 도금을 시행한다. 조화 도금을 실시하는 용해 니켈의 욕 조성은 가용성 니켈 화합물이면 특별히 한정되지 않지만, 바람직하게는 황산니켈을 니켈로 하여 15~20g/l, 황산암모늄을 18~25g/l, 미세한 니켈 조화 입자를 형성시키는 첨가물로서 구리 화합물로부터 금속구리로서 0.5~2g/l을 용해한 욕 조성으로 하는 것이 바람직하며, 욕온은 25~35℃ 범위, pH는 황산과 탄산니켈로 미세 조정하여 3.5~3.8로 설정한 후에 음극 전해 전류 밀도 40±2A/dm2의 범위로 처리하는 것이 바람직하다.
이어서 이 니켈 조화 도금으로 형성한 조화 입자가 탈락하지 않을 정도로 황산 니켈욕(제 3 처리조(30))을 이용하여 평활한 도금, 소위 캡슐 도금을 실시하여 니켈 조화 입자를 건전하게 한다.
조화 도금 후의 미세 니켈 입자의 탈락을 방지하기 위한 캡슐 도금의 욕 조성은 기본적으로는 니켈 조화 도금을 수행하는 용해 니켈욕을 이용하여도 되지만, 바람직하게는 황산니켈을 니켈로 하여 35~45g/l, 붕산을 23~28g/l로 조정하는 것이 바람직하고, 욕온은 25~45℃ 범위, pH는 황산과 탄산니켈로 미세 조정하여 2.4~2.8로 설정한 후에 음극 전해 전류 밀도 10±2A/dm2의 범위로 처리하는 것이 바람직하다.
캡슐 도금의 처리 조건은 욕온은 30~40℃ 범위, pH는 황산과 탄산니켈로 미세 조정하여 2.4~2.6으로 설정한 후에 음극 전해 전류 밀도 10A/dm2로 평활 도금 처리하는 것이 바람직하다.
캡슐 도금을 실시하는 목적은 니켈 입자에 의해 실시한 조화 처리된 니켈 입자가 탈락하는 것을 방지하기 위함이며, 너무 얇으면 니켈 입자의 탈락을 방지할 수 없고, 너무 두꺼우면 저항층의 저항치에 편차를 일으키게 된다. 따라서, 캡슐 도금의 두께는 저항층(3) 두께의 1/4~1/10 정도로 하는 것이 바람직하다.
캡슐 도금 공정 후에는 방청 처리를 실시하는데, 크로메이트 방청이라도, 벤조트리아졸로 대표되는 유기계 방청제 혹은 그 유도체 화합물에 의한 방청 처리여도 무방하다. 그러나, 바람직하게는 크롬산 용해액에 의한 크롬 방청 처리가 연속 처리 혹은 단판 처리 모두에서 코스트 퍼포먼스가 우수하므로 바람직하다.
방청 처리는 크로메이트 방청제를 침적 처리에 의해 시행하거나, 혹은 필요에 따라 음극 전해 처리(제 4 처리조(37))하여 방청력을 높인다.
방청 처리에서의 피막은, 크로메이트 처리의 경우에는 금속 크롬량으로 0.005~0.045㎎/dm2의 처리 범위, 유기 방청 처리의 경우에는 벤조트리아졸(1.2.3-Benzotriazole[BTA])이 바람직하지만, 시판하는 유도체라도 무방하며, 그 처리량은 JIS-Z-2371에 규정된 염수 분무 시험(염수 농도: 5%-NaCl, 온도 35℃) 조건 하에서 24시간까지 표면이 산화구리 변색하지 않을 정도의 침적 처리를 실시한다.
또한, 방청 처리층 위에 필요에 따라 실란 커플링제를 적절하게 코팅(제 5 처리조(42))하여 리지드의 수지 기판이나 플렉시블 기판과의 밀착성을 높이는 것이 바람직하다. 실란 커플링제는 대상이 되는 수지 기판, 예를 들면 에폭시 기판이면 에폭시계 커플링제, 폴리이미드 수지 기판이면 아미노계 커플링제와 각각 상성을 가지므로 본 발명에서는 종류를 한정하지 않지만, 적어도 화학적으로 수지 기판과의 밀착성을 향상시키기 위해서는 매트면측의 실란 커플링제의 부착량이, 규소로서 0.001~0.015㎎/dm2의 범위인 것이 바람직하다.
이상은 도 2에 기초하여 동박의 연속 표면 처리에 대하여 설명하였으나, 동박 단판의 표면 처리에 대해서도 동일한 처리 조건으로 실시할 수 있다.
상술한 저항층(3)의 제작에 인 함유 니켈욕을 이용하는 이유는 건욕 조건이 용이하다는 점과 저항층의 저항치 관리를 니켈 부착량과 함유 인량과 그들의 비율로 관리할 수 있기 때문이며, 특히 설파민산니켈을 이용하는 경우에는 박막 형성 후에 잔류 도금 응력이 작아 휘어짐의 발생이 억제되기 때문에 생산성의 향상과 품질의 안정성 모두에 메리트가 있다.
여기에서, 저항층을 형성하기 위하여, 범용의 전해 동박의 매트면측을 이용하는 이유는, Rz치로 조면 형상이 2.5~6.5㎛ 범위이면, 박막의 두께가 저항치로 250Ω/□ 정도가 되는 전해 도금 두께여도 포러스(porous)되지 않고 균일하게 도금을 수행할 수 있으며, 다음 공정에서 밀착성을 갖게 하는 니켈 조화 처리에 대해서도 문제를 일으키는 일 없이 건전한 미세 니켈 조화 입자를 부여할 수 있기 때문이다.
신장성이 좋은 전해 동박을 이용하는 이유는 리지드 기판, 플렉시블 기판 모두 일차 적층 공정에서의 가열 프레스 공정 등을 거칠 때에도 적절하게 신축 소성하여, 휘어짐이나 단면의 컬 문제를 억제하는 효과를 부여하기 위함이다.
신장성이 좋은 전해 동박은, 전해 제박시에 전해액에 공지의 첨가제를 처방함으로써 용이하게 얻을 수 있다.
(실시예 1)
전해 제박 조건에 의해 제조된 18㎛ 두께로 매트면측(전해액면측)의 형상 조도가 JIS-B-0601에 규정된 Rz치 4.8㎛인 동시에 180℃, 60분간의 대기 가열 조건에서의 가열 후 신장이 14.2%인 동박(후루카와 전기공업(주) 제조의 MP박)을 이용하였고, 이 매트면측에 저항 소자체가 되는 저항층 박막의 형성, 니켈 조화 처리, 캡슐 도금 처리를 이하의 조건으로 실시하였다.
[저항층 형성욕 조성과 처리 조건]
설파민산니켈을 이용하여 니켈로서 65g/l
아인산의 PO3로서 40g/l
차아인산의 PO4로서 50g/l
붕산(HBO3) 30g/l
pH: 1.6
욕 온도: 55℃
전해 도금 전류 밀도 5.0A/dm2
[니켈 조화 처리 조건]
황산 니켈을 이용하여 니켈로서 18g/l
황산암모늄 20g/l
첨가물로서 황산구리 화합물로부터 금속구리로서 1.2g/l
pH: 3.6
욕 온도: 30℃
전해 도금 전류 밀도 40A/dm2
[캡슐 도금 처리 조건]
황산 니켈을 이용하여 니켈로서 40g/l
붕산(HBO3) 25g/l
pH: 2.5
욕 온도: 35℃
전해 도금 전류 밀도 10A/dm2
실시예의 방청 처리는 CrO3로서 3g/l욕에 침적하고, 건조 후에 0.5wt%로 건욕한 에폭시계의 실란 커플링제(칫소(주)제 사이라에스S510)를 이 동박의 매트면측에만 박막 도공하였다.
얻어진 저항층 포함 동박을 250㎜로 절단하여 시판하는 수지 기판(히타치 카세이(주)제 LX67F 프리프레그 사용)에 저항층측(매트면측)을 중첩하고 가열 프레스 적층하여 편면 저항층 포함 동장 적층판을 제작하고, 메르텍스(주)제의 상품명 '에이프로세스-W'의 알칼리 에칭제로 동박만을 선택 에칭한 후에, JIS-K-7194에 규정된 면 내 저항치의 측정 방법에 준거하여 20개의 시험편을 저항율계·로레스터GP/MCP-T610형/(주)다이아인스트루먼트제의 4단자 4탐침법(정전류 인가 방식)으로 측정하여, 합계 180의 측정값의 편차 지표 시그마(σ)를 통계적 수법으로 구하여 표 1에 기재하였다.
또한 수지 기재와의 밀착성(밀착 강도)의 측정은 JIS-C-6481에 규정된 측정 방법에 의해 측정하였다. 적절한 신축 소성을 갖는지 어떤지의 평가는, 신장(상온 신장)에 대해서는 적층 전의 박의 상태로 IPC-TM-650에 규정된 측정법에 의해 측정하고, 소성 정도(0.8R/MIT 내절성)는 JIS-P-8115에 규정된 내굴곡성의 측정법(R=0.8㎜)에 의해 측정하여 표 1에 기재하였다.
또한, 표 1에 나타낸 에칭 후의 니켈 잔사의 판정은 광학 현미경의 관찰 결과에 따른다.
판정 기준은 100배율로 사방 25.4㎜(사방 1인치)의 에칭 면 내를 육안으로 관찰하여, 잔사가 전혀 보이지 않는 것을 ◎, 10㎛Φ 미만에 상당하는 잔사가 5개 이하인 것을 ○, 10㎛Φ 이상 30㎛Φ 미만에 상당하는 잔사가 10개 미만인 것을 △, 10㎛Φ 이상 30㎛Φ 미만으로 실용성에 문제가 있다고 판단되는 잔사가 10개 이상인 것을 ×로 하였다.
(실시예 2)
전해 제박 조건에 의해 제조된 18㎛ 두께로 매트면측의 형상 조도가 JIS-B-0601에 규정된 Rz치 4.5㎛인 동시에 180℃, 60분간의 대기 가열 조건에서의 가열 후의 신장이 14.2%인 동박(후루카와 전기 공업(주) 제조의 MP박)을 이용한 것 외에는 실시예 1에 기재된 조건으로 처리하여 평가 측정에 이용하였다.
측정, 평가 결과를 표 1에 병기한다.
(실시예 3)
전해 제박 조건에 의해 제조된 18㎛ 두께로 매트면측의 형상 조도가 JIS-B-0601에 규정된 Rz치 4.5㎛인 동시에 180℃, 60분간의 대기 가열 조건에서의 가열 후의 신장이 12.0%인 동박(후루카와 전기 공업(주) 제조의 MP박)을 이용한 것 외에는 실시예 1에 기재된 조건으로 처리하여 평가 측정에 이용하였다.
측정, 평가 결과를 표 1에 병기한다.
(실시예 4)
전해 제박 조건에 의해 제조된 18㎛ 두께로 매트면측의 형상 조도가 JIS-B-0601에 규정된 Rz치 8.5㎛인 동시에 180℃, 60분간의 대기 가열 조건에서의 가열 후의 신장이 12.0%인 동박(후루카와 전기 공업(주) 제조의 MP박)을 이용한 것 외에는 실시예 1에 기재된 조건으로 처리하여 평가 측정에 이용하였다.
측정, 평가 결과를 표 1에 병기한다.
(실시예 5)
전해 제박 조건에 의해 제조된 18㎛ 두께로 매트면측의 형상 조도가 JIS-B-0601에 규정된 Rz치 3.5㎛인 동시에 180℃, 60분간의 대기 가열 조건에서의 가열 후의 신장이 12.0%인 동박(후루카와 전기 공업(주) 제조의 MP박)을 이용한 것 외에는 실시예 1에 기재된 조건으로 처리하여 평가 측정에 이용하였다.
측정, 평가 결과를 표 1에 병기한다.
(비교예 1)
전해 제박 조건에 의해 제조된 18㎛ 두께로 매트면측의 형상 조도가 JIS-B-0601에 규정된 Rz치 9.2㎛인 동시에 180℃, 60분간의 대기 가열 조건에서의 가열 후의 신장이 12.0%인 동박(후루카와 전기 공업(주) 제조의 MP박)을 이용한 것 외에는 실시예 1에 기재된 조건으로 처리하여 평가 측정에 이용하였다.
측정, 평가 결과를 표 1에 병기한다.
(비교예 2)
실시예 1에서 이용한 기체 동박의 매트면측에 하기 처리 조건으로 구리 조화 도금 처리를 실시하고, 이어서 구리의 캡슐 도금을 실시한 후에 저항 소자체가 되는 저항층 박막을 인 함유 설파민산니켈욕을 이용하여 전해 도금한 공정 이외에는 실시예 1에 기재된 조건으로 처리하여 평가 측정에 이용하였다.
측정, 평가 결과를 표 1에 병기한다.
[구리 조화 처리 조건]
황산구리를 이용하여 금속구리로서 23.5g/l
황산 100g/l
첨가물로서 몰리브덴 화합물로부터 몰리브덴으로서 0.25g/l
욕 온도: 25℃
전해 도금 전류 밀도 38A/dm2
[구리 캡슐 평활 도금 처리 조건]
황산구리를 이용하여 금속구리로서 45g/l
황산 120g/l
욕 온도: 55℃
전해 도금 전류 밀도 18A/dm2
(비교예 3)
실시예 1에서 이용한 기체 동박을 17.5㎛ 두께의 압연 동박으로 변경하고, 한 쪽 면에만 저항 소자체가 되는 저항층 박막을 인 함유 설파민산니켈욕을 이용하여 전해 도금한 공정 이외에는 실시예 1과 동일하게 처리하여 평가 측정에 이용하였다.
측정, 평가 결과를 표 1에 병기한다.
면 내 편차 σ치(n=180) 밀착 강도
[kg/cm]		 니켈 잔사
평가		 0.8R/MIT 내절성[회] 상온 신장[%]
실시예 1 0.55 1.05 ◎ 252 9.8
실시예 2 0.53 1.03 ◎ 252 9.8
실시예 3 0.58 1.01 ◎ 248 9.2
실시예 4 0.62 1.35 ○ 248 9.2
실시예 5 0.48 0.74 ◎ 248 9.2
비교예 1 0.87 1.38 △ 248 9.2
비교예 2 0.93 1.12 ○ 278 9.8
비교예 3 0.32 0.08 ◎ 198 3.4
표에서 알 수 있듯이, 실시예 1~5의 저항층 포함 동박의 면 내 편차는 0.80 미만으로 작아, 수지 기판에 내장하는 저항 소자로서 충분히 만족할 수 있는 것이다.
수지 기판과의 밀착 강도는 통상 18㎛ 두께 상당이라면 0.70㎏/㎝ 이상이면 실용적으로 문제가 없고, 또한 1.35㎏/㎝ 이하이면 니켈 잔사에 의한 품질상의 문제를 일으킬 우려도 없다. 실시예 1~5의 저항층 포함 동박의 밀착성은 모두 이 수치 범위를 만족하고 있으므로 밀착 강도도 니켈 잔사에 대해서도 문제가 없는 결과였다. 또한, 실시예 1~5의 저항층 포함 동박의 내절성도 요구하는 특성을 충분히 만족시키는 것이었다.
또한, 전해 제박 후의 상온에서의 신장에 대해서도 실시예 1~5는 모두 8% 이상으로 만족스러운 것이었다.
한편, 비교예 1은 전해 도금 후의 형상 조도가 JIS-B-0601에 규정된 Rz치 9.2㎛로 큰 기체 동박을 이용하였기 때문에, 완성된 저항층 포함 동박은 밀착력이 1.38㎏/㎝로 커졌지만, 저항층의 면 내 편차가 크고, 니켈 잔사가 비교적 많아, 실용성이 부족한 결과를 나타내었다.
또한, 비교예 2의 저항층 포함 동박은 면 내 편차가 크고, 비교예 3은 면 내 편차는 실시예 1보다 작지만, 밀착 강도, 내절성 모두 만족스럽지 않아, 실용성이 부족한 결과를 나타내었다.
상술한 바와 같이 본 발명의 저항층 포함 동박은 저항 소자로서 저항치의 편차가 충분히 작고, 적층되는 수지 기판과의 밀착성도 충분히 유지할 수 있으며, 휘어짐에 대해서도 적절한 신축 소성과 내절성을 갖는다.
또한, 본 발명의 저항층 포함 동박의 제조 방법은 저항 소자로 한 경우에도 저항치의 편차가 충분히 작고, 적층되는 수지 기판과의 밀착성도 충분히 유지하면서, 휘어짐에 대해서도 적절한 신축 소성과 내절성을 갖는 저항층 포함 동박을 제조할 수 있다.
본 발명의 적층 기판에 따르면, 수지 기판과의 접착성이 충분히 유지되고, 저항치의 편차가 작은 적층 기판이다.
본 발명에 따른 저항층 포함 동박 및 그 제조 방법은 리지드 기판 및 플렉시블 기판용 저항 소자에 이용되는 저항층 포함 동박 및 그 제조 방법에 이용할 수 있다.
1 기체 동박
3 저항층
4 니켈 입자
22 제 1 처리조(저항층 형성 공정)
26 제 2 처리조(조화 처리 공정)
30 제 3 처리조(캡슐 도금 공정)
37 제 4 처리조(방청 처리 공정)
42 제 5 처리조(실란 커플링)
44 건조 공정

Claims (12)

  1. 매트면의 바탕이 JIS-B-0601에 규정된 Rz치로 2.5~6.5㎛의 범위에 있는 기둥 형상 결정립으로 이루어진 결정을 갖는 전해 동박의 상기 매트면에 저항 소자가 되는 금속층 또는 합금층이 설치되고, 이 금속층 또는 합금층의 표면에 니켈 입자에 의한 조화(粗化) 처리가 시행되어 있는 것을 특징으로 하는 저항층 포함 동박.
  2. 매트면의 바탕이 JIS-B-0601에 규정된 Rz치로 2.5~6.5㎛의 범위에 있는 기둥 형상 결정립으로 이루어진 결정을 갖는 전해 동박의 상기 매트면에 저항 소자가 되는 금속층 또는 합금층이 설치되고, 이 금속층 또는 합금층의 표면에 니켈 입자에 의한 조화 처리가 시행되며, 이 조화 처리가 시행된 표면에 캡슐 도금이 시행되어 있는 것을 특징으로 하는 저항층 포함 동박.
  3. 매트면의 바탕이 JIS-B-0601에 규정된 Rz치로 2.5~6.5㎛의 범위에 있는 기둥 형상 결정립으로 이루어진 결정을 갖는 전해 동박의 상기 매트면에 저항 소자가 되는 금속층 또는 합금층이 설치되고, 이 금속층 또는 합금층의 표면에 니켈 입자에 의한 조화 처리가 시행되며, 이 조화 처리가 시행된 표면에 크로메이트 방청층이 설치되어 있는 것을 특징으로 하는 저항층 포함 동박.
  4. 매트면의 바탕이 JIS-B-0601에 규정된 Rz치로 2.5~6.5㎛의 범위에 있는 기둥 형상 결정립으로 이루어진 결정을 갖는 전해 동박의 상기 매트면에 저항 소자가 되는 금속층 또는 합금층이 설치되고, 이 금속층 또는 합금층의 표면에 니켈 입자에 의한 조화 처리가 시행되며, 이 조화 처리가 시행된 표면에 크로메이트 방청층이 설치되고, 이 방청층의 표면에 실란 커플링제로 이루어진 박막층이 설치되어 있는 것을 특징으로 하는 저항층 포함 동박.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 전해 동박의 180℃, 60분간의 대기 가열 조건에서의 가열 후 상온에서의 신장이 12% 이상인 것을 특징으로 하는 저항층 포함 동박.
  6. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 니켈 입자에 의한 조화 처리 후의 조도가 JIS-B-0601에 규정된 Rz치로 4.5~8.5㎛의 범위에 있는 것을 특징으로 하는 저항층 포함 동박.
  7. 제 3항 또는 제 4항에 있어서,
    상기 크로메이트 방청층의 크롬 부착량이, 금속 크롬으로 0.005~0.045㎎/dm2인 것을 특징으로 하는 저항층 포함 동박.
  8. 제 4항에 있어서,
    상기 실란 커플링제로 이루어진 박막층에서의 실란 커플링제 부착량이, 규소로 0.001~0.015㎎/dm2인 것을 특징으로 하는 저항층 포함 동박.
  9. 매트면의 바탕이 JIS-B-0601에 규정된 Rz치로 2.5~6.5㎛의 범위에 있는 기둥 형상 결정립으로 이루어진 결정을 갖는 전해 동박의 상기 매트면에 인 함유 니켈로 이루어진 저항층을 설치하고, 이 저항층의 표면에, 조도가 JIS-B-0601에 규정된 Rz치로 4.5~8.5㎛의 범위에 있는 니켈 입자에 의한 조화 처리를 시행하는 것을 특징으로 하는 저항층 포함 동박의 제조 방법.
  10. 제 9항에 있어서,
    상기 전해 동박의 180℃, 60분간의 대기 가열 조건에서의 가열 후 상온에서의 신장이 12% 이상인 것을 특징으로 하는 저항층 포함 동박의 제조 방법.
  11. 제 1항 내지 제 4항 중 어느 한 항에 기재된 저항층 포함 동박이 부품 내장의 리지드 기판 혹은 플렉시블 기판에 에칭 패턴 가공하여 탑재되어 있는 것을 특징으로 하는 적층 기판.
  12. 삭제
KR1020127000948A 2009-07-14 2010-07-07 저항층 포함 동박과 그 제조 방법 및 적층 기판 KR101387907B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-165571 2009-07-14
JP2009165571A JP5448616B2 (ja) 2009-07-14 2009-07-14 抵抗層付銅箔、該銅箔の製造方法および積層基板
PCT/JP2010/061550 WO2011007704A1 (ja) 2009-07-14 2010-07-07 抵抗層付銅箔及びその製造方法並びに積層基板

Publications (2)

Publication Number Publication Date
KR20120039624A KR20120039624A (ko) 2012-04-25
KR101387907B1 true KR101387907B1 (ko) 2014-04-23

Family

ID=43449314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127000948A KR101387907B1 (ko) 2009-07-14 2010-07-07 저항층 포함 동박과 그 제조 방법 및 적층 기판

Country Status (6)

Country Link
US (1) US20120111613A1 (ko)
JP (1) JP5448616B2 (ko)
KR (1) KR101387907B1 (ko)
CN (1) CN102471913A (ko)
TW (1) TW201111562A (ko)
WO (1) WO2011007704A1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9578739B2 (en) * 2011-03-31 2017-02-21 Jx Nippon Mining & Metals Corporation Metal foil provided with electrically resistive layer, and board for printed circuit using said metal foil
US9487880B2 (en) * 2011-11-25 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Flexible substrate processing apparatus
CN104204299B (zh) * 2012-07-23 2016-02-24 古河电气工业株式会社 表面处理铜箔及其制造方法、锂离子二次电池用电极以及锂离子二次电池
WO2014111616A1 (en) * 2013-01-15 2014-07-24 Savroc Ltd Method for producing a chromium coating on a metal substrate
WO2015107256A1 (en) 2014-01-15 2015-07-23 Savroc Ltd Method for producing a chromium coating and a coated object
CN105917030B (zh) 2014-01-15 2018-04-13 萨夫罗克有限公司 用于生成含有铬的多层涂层的方法和涂覆的物体
US10487412B2 (en) 2014-07-11 2019-11-26 Savroc Ltd Chromium-containing coating, a method for its production and a coated object
US10083781B2 (en) 2015-10-30 2018-09-25 Vishay Dale Electronics, Llc Surface mount resistors and methods of manufacturing same
JP6789965B2 (ja) * 2015-11-05 2020-11-25 古河電気工業株式会社 リードフレーム材およびその製造方法
US9707738B1 (en) * 2016-01-14 2017-07-18 Chang Chun Petrochemical Co., Ltd. Copper foil and methods of use
KR102230999B1 (ko) * 2016-02-10 2021-03-22 후루카와 덴키 고교 가부시키가이샤 표면 처리 동박 및 이것을 이용하여 제조되는 동 클래드 적층판
US10057984B1 (en) * 2017-02-02 2018-08-21 Chang Chun Petrochemical Co., Ltd. Composite thin copper foil and carrier
CN108400338B (zh) * 2017-02-03 2021-11-30 Ｊｘ金属株式会社 表面处理铜箔以及使用其的集电体、电极及电池
JP7193915B2 (ja) * 2017-02-03 2022-12-21 Ｊｘ金属株式会社 表面処理銅箔並びにこれを用いた集電体、電極及び電池
KR102392049B1 (ko) * 2017-04-07 2022-04-27 에스케이넥실리스 주식회사 양호한 방청 성능을 갖는 연성동박적층판 및 연성동박적층판의 시험 방법
US10438729B2 (en) 2017-11-10 2019-10-08 Vishay Dale Electronics, Llc Resistor with upper surface heat dissipation
CN112424400B (zh) * 2018-07-19 2023-12-05 东洋钢钣株式会社 镀粗糙化镍的板
TWI814839B (zh) * 2018-07-30 2023-09-11 瑞士商西克帕控股有限公司 多晶片模組(mcm)組合件和列印條
KR20220018981A (ko) 2019-06-12 2022-02-15 도요 고한 가부시키가이샤 조화 도금판
TWM593711U (zh) * 2019-06-12 2020-04-11 金居開發股份有限公司 進階反轉電解銅箔及其銅箔基板
TWI776168B (zh) * 2019-06-19 2022-09-01 金居開發股份有限公司 進階反轉電解銅箔及應用其的銅箔基板
US11408087B2 (en) * 2019-06-19 2022-08-09 Co-Tech Development Corp. Advanced electrodeposited copper foil having island-shaped microstructures and copper clad laminate using the same
TWI700393B (zh) * 2019-08-27 2020-08-01 長春石油化學股份有限公司 電解銅箔以及包含其之電極與鋰離子電池
KR20220130180A (ko) * 2020-01-22 2022-09-26 도요 고한 가부시키가이샤 조화 니켈 도금판
CN114521042A (zh) * 2020-11-19 2022-05-20 广州方邦电子股份有限公司 一种复合金属箔及线路板
CN116190022B (zh) * 2023-04-24 2023-07-28 广州方邦电子股份有限公司 一种复合基材及电路板
CN116798714A (zh) * 2023-06-30 2023-09-22 广州方邦电子股份有限公司 一种复合金属箔与电路板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040047660A (ko) * 2002-11-26 2004-06-05 후루카와서키트호일가부시끼가이샤 박막저항층 형성용 도금욕, 저항층 형성방법, 저항층이형성된 도전성 기재 및 저항층이 형성된 회로기판재료
JP2008184633A (ja) * 2007-01-29 2008-08-14 Furukawa Circuit Foil Kk 金属箔の表面処理方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4159231A (en) * 1978-08-04 1979-06-26 The United States Of America As Represented By The Secretary Of The Interior Method of producing a lead dioxide coated cathode
JPS56155592A (en) * 1980-04-03 1981-12-01 Furukawa Circuit Foil Copper foil for printed circuit and method of manufacturing same
JPH0818401B2 (ja) * 1989-05-17 1996-02-28 福田金属箔粉工業株式会社 複合箔とその製法
US5071520A (en) * 1989-10-30 1991-12-10 Olin Corporation Method of treating metal foil to improve peel strength
JP2717911B2 (ja) * 1992-11-19 1998-02-25 日鉱グールド・フォイル株式会社 印刷回路用銅箔及びその製造方法
TW317575B (ko) * 1994-01-21 1997-10-11 Olin Corp
JP3142259B2 (ja) * 1998-11-30 2001-03-07 三井金属鉱業株式会社 耐薬品性および耐熱性に優れたプリント配線板用銅箔およびその製造方法
US7026059B2 (en) * 2000-09-22 2006-04-11 Circuit Foil Japan Co., Ltd. Copper foil for high-density ultrafine printed wiring boad
US6610417B2 (en) * 2001-10-04 2003-08-26 Oak-Mitsui, Inc. Nickel coated copper as electrodes for embedded passive devices
JP3891565B2 (ja) * 2002-11-20 2007-03-14 三井金属鉱業株式会社 抵抗層付銅箔、並びにその抵抗層付銅箔の製造方法、並びにその抵抗層付銅箔を用いた銅張積層板又は抵抗回路付プリント配線板、及びその抵抗層付銅箔を用いた抵抗回路付プリント配線板の製造方法
TW200424359A (en) * 2003-02-04 2004-11-16 Furukawa Circuit Foil Copper foil for high frequency circuit, method of production and apparatus for production of same, and high frequency circuit using copper foil
TW200500199A (en) * 2003-02-12 2005-01-01 Furukawa Circuit Foil Copper foil for fine patterned printed circuits and method of production of same
JP4115293B2 (ja) * 2003-02-17 2008-07-09 古河サーキットフォイル株式会社 チップオンフィルム用銅箔

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040047660A (ko) * 2002-11-26 2004-06-05 후루카와서키트호일가부시끼가이샤 박막저항층 형성용 도금욕, 저항층 형성방법, 저항층이형성된 도전성 기재 및 저항층이 형성된 회로기판재료
JP2008184633A (ja) * 2007-01-29 2008-08-14 Furukawa Circuit Foil Kk 金属箔の表面処理方法

Also Published As

Publication number Publication date
US20120111613A1 (en) 2012-05-10
JP2011021216A (ja) 2011-02-03
CN102471913A (zh) 2012-05-23
KR20120039624A (ko) 2012-04-25
WO2011007704A1 (ja) 2011-01-20
JP5448616B2 (ja) 2014-03-19
TW201111562A (en) 2011-04-01

Similar Documents

Publication Publication Date Title
KR101387907B1 (ko) 저항층 포함 동박과 그 제조 방법 및 적층 기판
CN111519215B (zh) 用于印刷电路板的具有低传输损耗的电解铜箔
US7052779B2 (en) Copper foil for fine pattern printed circuits and method of production of same
KR101154203B1 (ko) 전해 동박, 그 전해 동박을 이용한 표면 처리 동박 및 그 표면 처리 동박을 이용한 동박 적층판 및 그 전해 동박의 제조 방법
US20040241487A1 (en) Electrodeposited copper foil with carrier foil
JP7453154B2 (ja) 表面処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
TWI432615B (zh) A metal foil, a method for manufacturing the same, an insulating substrate, and a wiring substrate
US20080130196A1 (en) Capacitor Layer Forming Material and Printed Wiring Board Having Embedded Capacitor Layer Obtained by using the Capacitor Layer Forming Material
WO2006106956A1 (ja) 電解銅箔及び電解銅箔の製造方法、その電解銅箔を用いて得られた表面処理電解銅箔、その表面処理電解銅箔を用いた銅張積層板及びプリント配線板
EP1182278A2 (en) Manufacturing method of electrodeposited copper foil and electrodeposited copper foil
WO2007094177A1 (en) Stainless steel substrate with conductive metal layer, hard disk suspension material and hard disk suspension manufactured by using the material
KR20110014215A (ko) 동박의 조화 처리 방법 및 그 조화 처리 방법으로 얻어지는 프린트 배선판용 동박
US20020015833A1 (en) Manufacturing method of electrodeposited copper foil and electrodeposited copper foil
EP2620530A1 (en) Method for manufacturing copper foil for printed circuit board and copper foil for printed circuit board
JP2008127618A (ja) 交流給電による銅箔の表面処理方法
US7794578B2 (en) Method for preparing a circuit board material having a conductive base and a resistance layer
KR101623713B1 (ko) 인쇄 회로용 동박
KR102323903B1 (ko) 연성인쇄회로기판의 치수안정성을 향상시킬 수 있는 동박, 그 제조방법, 및 그것을 포함하는 연성동박적층필름
US11952675B2 (en) Surface-treated copper foil and method for manufacturing same
KR20180125176A (ko) 균일화된 구리 결정 구조의 세미 애디티브 연성 구리박막 적층필름 및 그 제조방법
TWI808775B (zh) 粗化處理銅箔、銅箔積層板及印刷佈線板
JP4471795B2 (ja) 電解銅箔の製造方法およびプリント配線板
KR20110045952A (ko) 내굴곡성이 향상된 연성회로기판용 적층 구조체의 제조방법 및 이 방법에 의해 제조된 적층 구조체
JPS6335792A (ja) プリント基板用珪素鋼板およびその製造方法
KR20170099588A (ko) 비전도성 고분자막과의 박리강도를 향상시킬 수 있는 동박, 그 제조방법, 및 그것을 포함하는 연성동박적층필름

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170322

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 6