KR20110014215A - 동박의 조화 처리 방법 및 그 조화 처리 방법으로 얻어지는 프린트 배선판용 동박 - Google Patents

동박의 조화 처리 방법 및 그 조화 처리 방법으로 얻어지는 프린트 배선판용 동박 Download PDF

Info

Publication number
KR20110014215A
KR20110014215A KR1020107028700A KR20107028700A KR20110014215A KR 20110014215 A KR20110014215 A KR 20110014215A KR 1020107028700 A KR1020107028700 A KR 1020107028700A KR 20107028700 A KR20107028700 A KR 20107028700A KR 20110014215 A KR20110014215 A KR 20110014215A
Authority
KR
South Korea
Prior art keywords
copper foil
copper
roughening
foil
fine
Prior art date
Application number
KR1020107028700A
Other languages
English (en)
Inventor
마사루 타카하시
조 니시카와
토시코 요코타
마코토 도바시
신이치 오바타
아유무 타테오카
Original Assignee
미쓰이 긴조꾸 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이 긴조꾸 고교 가부시키가이샤 filed Critical 미쓰이 긴조꾸 고교 가부시키가이샤
Publication of KR20110014215A publication Critical patent/KR20110014215A/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/627Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • C25D7/0614Strips or foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0307Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

저유전율을 갖는 절연 수지 기재에 적용 가능하여 미세 피치의 배선 회로를 형성할 수 있는 동박의 조화(粗化) 처리면의 형성 기술을 제공하는 것을 목적으로 한다. 이 목적을 달성하기 위해, 동박의 절연 수지 기재와의 접합면을 조화하는 방법으로서, 4급 암모늄염 중합체를 함유하는 황산계 동도금액을 이용해 소부(燒付) 동도금 조건으로 전해하여 동박 표면에 미세 동입자를 석출 형성하는 것을 특징으로 하는 동박의 조화 처리 방법을 채용한다. 그리고, 당해 4급 암모늄염 중합체를 함유하는 황산계 동도금액을 액온 20℃∼40℃로 하고, 평균 양극 전류 밀도 5 A/d㎡∼40 A/d㎡에서 5초∼20초간 전해하는 것이 바람직하다.

Description

동박의 조화 처리 방법 및 그 조화 처리 방법으로 얻어지는 프린트 배선판용 동박{COPPER-FOIL ROUGHENING TREATMENT AND COPPER FOIL FOR PRINTED CIRCUIT BOARDS OBTAINED USING SAID TREATMENT}
본 발명은 동박의 조화(粗化) 처리 방법 및 그 조화 처리 방법으로 얻어지는 프린트 배선판용 동박에 관한 것이다. 보다 자세하게는, 동박의 조화 처리 방법, 그 조화 처리 방법으로 얻어지는 프린트 배선판용 동박, 그 프린트 배선판용 동박을 이용해 얻어지는 동박 적층판, 그 동박 적층판을 이용해 얻어지는 프린트 배선판에 관한 것이다. 특히, 미세 피치의 배선 회로 형성에 적합한 프린트 배선판용 동박의 조화 처리 방법에 관한 것이다.
전자 기기의 소형화, 경량화 등의 소위 경박단소(輕薄短小)화에 대한 요구에 따라 최근의 프린트 배선판에도 이와 같은 것이 요구되고 있다. 그리고, 이들 전자 기기가 탑재하는 정보 처리 툴의 고성능화에 의해 취급하는 신호의 클록 주파수가 10㎓를 넘는 것도 일반화되고 있다. 즉, 프린트 배선판의 제조에 이용하는 동박 적층판에는, 유전율이 낮은 절연 수지 기재의 채용이 요구되게 된다. 이와 같은 소형 경량화에 대응한 전자 기기에는, 미세 피치의 배선 회로를 형성한 플렉서블 프린트 배선판을 채용하는 예를 많이 볼 수 있다. 또한, IC나 LSI를 실장하는 패키지 기판에도 플렉서블 프린트 배선판인 TCP가 많이 채용되고 있다.
그리고, 저유전율의 절연 수지 재료에서는, 열가소성 수지의 PPE(폴리페닐렌에테르), PPO(폴리페닐렌옥사이드), 불소 수지나, 액정 폴리머가 대표적인 수지이다. 그런데, 이들 수지는 프린트 배선판용 동박과의 양호한 접착력을 안정적으로 발휘하기 힘들다고 여겨져 왔다. 그 중에서 열가소성 수지를 기재로서 이용한 경우에는, 이와 같은 접착력이 불안정해지는 경향이 특히 현저하게 나타나고 있다.
여기에서, 동박과 수지의 접착력이 발휘되는 메커니즘을 단적으로 말하면, 화학적인 접착력과 물리적 접착력의 합계로 접착력의 수준이 결정된다고 할 수 있다. 이 메커니즘으로부터 보면, 동박을 접합시키는 절연 수지층에 열경화성 수지를 이용하는 경우에는, 동박 표면에 실란 커플링제층을 형성하여 수지의 경화 반응과의 매칭을 도모함으로써 화학적 접착력을 안정화시키는 것이 용이하다. 그러나, 동박을 접합시키는 절연 수지층에 열가소성 수지를 이용하면, 전술한 화학적 접착력의 안정화를 크게 기대할 수 없기 때문에, 동박과의 안정된 접착력을 얻기 위해서는, 동박에 조화 처리를 실시하여 앵커 효과에 의해 접착력을 끌어내는 물리적 접착력이 중요하게 된다.
따라서, 특허 문헌 1을 보면, 고주파 용도의 프린트 배선판을 구성할 때에 이용되는 저유전성 기재와의 접착 강도를 충분히 확보할 수 있고 전송 손실을 최대한 억제할 수 있는 표면 처리 동박을 제공하는 것을 목적으로 하여, 저유전성 기재에 접착해 이용하는 저유전성 기재용 표면 처리 동박이 개시되어 있다. 보다 구체적으로는, 동박 표면에 혹 형상 동입자로 이루어지는 조화 처리층을 형성하고, 그 조화 처리층의 표면 전체에 극미세 동입자를 석출 부착시켜, 당해 표면 조도치 Rz가 1.0∼6.5㎛이며, 당해 표면 처리 동박의 표면색은 L*가 50 이하, a*가 20 이하, b*가 15 이하인 표면 처리 동박이다. 그리고, 이 조화 처리층의 혹 형상 동입자의 표면 전체에 미세 동입자를 형성시킨 표면에 아연, 니켈 중 적어도 일종을 함유하는 녹방지 처리층을 구비한 것이 개시되어 있다. 그리고, 실시예에 따르면, 열경화형 PPO에 대해 공칭 두께 12㎛(표면 조도 Rz 3.5㎛) 및 35㎛(표면 조도 Rz 4.6㎛)의 전해 동박을 접합시켜 이용해, 12㎛ 두께의 동박에서 0.72 kN/m, 35㎛ 두께의 동박에서 1.00 kN/m의 박리 강도가 얻어졌다고 하고 있다.
또한, 특허 문헌 2에는, 흡습성이 낮고, 동박과 뛰어난 내열성을 갖는 액정 폴리머 필름과 라미네이트하여, 절연 수지 기재와의 접착 강도가 크고, 미세 피치의 배선 회로화가 가능한 기판용 복합재로 쓸 수 있는 표면 처리 동박을 제공하는 것이 개시되어 있다. 여기에서 말하는 표면 처리 동박은, 동박에 조화 입자를 부착하여 조화면으로 한 동박으로서, 그 표면 조도 Rz가 1.5∼4.0㎛이며, 명도치가 30 이하인 조화 처리면을 갖는 표면 처리 동박이며, 조화 입자로 형성되는 돌기물은 그 높이가 1㎛∼5㎛이고, 관찰 단면 25㎛의 범위에 6∼35개의 개수로 거의 균등하게 분포하고 있는 것이 바람직하며, 또한, 각 돌기물의 최대폭이 0.01㎛ 이상이고, 25㎛ 범위에 존재하는 돌기물의 개수로 25㎛를 나눈 길이의 2배 이하인 것이 바람직하다고 기재되어 있다. 그리고, 특허 문헌 2의 실시예에 따르면, 표면 조도 Rz가 2.5㎛∼3.7㎛, 명도치가 16∼23인 12㎛ 전해 동박을 액정 폴리머 필름과 접합하여 0.55 kN/m∼1.31 kN/m의 박리 강도가 얻어졌다고 하고 있다.
특허 문헌 1: 국제 공개 WO2003/102277호 공보 특허 문헌 2: 일본 특허공개 2005-248323호 공보
그러나, 상기 특허 문헌 2에 기재되어 있는 바와 같이, 절연 수지 기재와 동박의 밀착성을 향상시키려고 절연 수지 기재와 접착하는 동박의 조화 처리면의 조도를 크게 하면, 접착 강도가 커지는 경향은 있지만, 한편으로 미세 피치의 배선 회로 형성이 곤란하게 된다는 결점이 생기는 것이 보통이다. 예를 들면, 특허 문헌 2의 비교예 7을 보면, 거기에서 사용하는 동박의 절연 수지 기재와의 접합면의 표면 조도 Rz는 3.65㎛로서 큰 조도를 갖고 있기 때문에, 동박과 절연 수지 기재와의 접착 강도(박리 강도)는 크다. 그런데, 서브트랙티브법(Subtractive Method)으로 형성한 배선 회로는, 라인/스페이스를 55㎛/55㎛(110㎛ 피치)로 하는 것이 한계가 되고 있다. 마찬가지로, 특허 문헌 2의 실시예 2를 봐도, 비교예 7와 같은 수준의 표면 조도를 갖는 동박을 이용하면, 50㎛/50㎛(100㎛ 피치)의 배선 회로를 형성하는 것이 한계인 것을 이해할 수 있다. 그리고, 25㎛/25㎛(50㎛ 피치)의 배선 회로를 형성하려고 하면, 표면 조도 Rz가 2.5㎛ 이하인 동박을 이용해야만 하는 것을 알 수 있다.
여기에서, 상기 특허 문헌 1 및 특허 문헌 2의 개시 내용으로부터 보아 제조 가능하다고 할 수 있는 동박의 조화 처리면의 표면 조도를 보면, 특허 문헌 1에서는 표면 조도치 Rz가 1.0∼6.5㎛, 특허 문헌 2에서는 표면 조도 Rz가 1.5∼4.0㎛이다. 즉, 특허 문헌 1의 동박의 프로파일은 IPC 규격의 Type-V∼Type-L, 특허 문헌 2의 동박의 프로파일은 IPC 규격의 Type-V로 분류되는 동박으로서, 일반적인 프린트 배선판용 동박이 아니라 로우프로파일(low profile) 동박의 범주에 포함되는 것이다.
그런데, 액정 폴리머를 절연층에 이용한 프린트 배선판을 LSI 등을 실장하는 TCP, COF 등으로서 이용하는 경우의 배선 회로에는, 일반적으로 50㎛ 이하의 회로 피치가 요구된다. 이와 같은 경우에는, 상기 특허 문헌 1 또는 특허 문헌 2에 개시된 기술로는 안정적인 제조가 불가능한 회로 피치이기 때문에, 50㎛ 이하의 회로 피치의 미세 피치 배선 회로를 형성할 수 있는 조화 처리면을 갖는 동박이 요구되어 왔다.
따라서, 본 발명자들은 예의 연구한 결과, 후술하는 미세 피치의 배선 회로를 형성할 수 있게 하는 프린트 배선판용 동박의 조화 처리 방법, 그 조화 처리 방법을 이용해 얻어지는 프린트 배선판용 동박, 그 프린트 배선판용 동박을 이용한 동박 적층판 및 그 동박 적층판을 이용한 프린트 배선판을 발명하기에 이르렀다.
본 발명에 따른 동박의 조화 처리 방법: 본 발명에 따른 동박의 조화 처리 방법은 동박의 절연 수지 기재와의 접합면을 조화하는 방법으로서, 4급 암모늄염 중합체를 함유하는 황산계 동도금액을 이용해 동박 표면에 미세 동입자를 석출 형성하는 것을 특징으로 한다.
본 발명에 따른 프린트 배선판용 동박: 전술한 조화 처리 방법을 이용해 조화 처리면을 형성한 동박은, 조화 처리가 균일하고 치밀하기 때문에, 프린트 배선판용 동박으로서 매우 적합하다.
본 발명에 따른 동박 적층판: 본 발명에 따른 동박 적층판은, 전술한 조화 처리 방법으로 조화 처리면을 형성한 동박을 절연 수지 기재와 접착시켜 얻어지는 것을 특징으로 한다.
본 발명에 따른 프린트 배선판: 본 발명에 따른 프린트 배선판은, 전술한 동박 적층판에 대해 에칭 등의 2차적 가공을 실시하여 얻어지는 것을 특징으로 한다.
본 발명에 따른 동박의 조화 처리 방법은, 동박의 절연 수지 기재와의 접합면을 조화하는 방법으로서, 소정의 황산계 동도금액을 이용하여 동박 표면에 미세 동입자를 석출 형성하는 것이다. 이 조화 처리 방법을 이용함으로써, 동박의 표면에 치밀하고 균일한 조화 처리를 실시하는 것이 가능하게 된다. 이와 같은 조화 처리면을 구비하는 동박은 프린트 배선판용 동박으로서 매우 적합하다. 즉, 본 발명에 따른 조화 처리 방법으로 조화한 조화 처리면을 갖는 동박은, 그 조화 처리면을 절연 수지 기재와의 접착면에 이용함으로써, 저유전 손실 특성을 갖는 열가소성 수지로 구성한 절연 수지 기재와도 양호한 밀착성을 나타내므로, 미세 피치의 배선 회로의 형성에 매우 적합한 조화 처리면을 갖는 프린트 배선판의 제조에 적합하다.
도 1은 시료 1의 조화 처리면의 SEM 관찰상이다.
본 발명에 따른 동박의 조화 처리 방법의 이해를 쉽게 하기 위해, 프린트 배선판용 전해 동박의 일반적인 제조 방법에 대해 확인해 둔다. 한편, 본 발명에서 단순히 "동박"이라고 칭하는 경우에는, 전해 동박, 압연 동박, 캐리어 부착 동박의 모든 개념을 포함한 것으로서 기재하고 있다.
먼저 전해 동박의 제조 프로세스를 간단히 설명한다. 전해 동박의 제조는, 회전 음극에 동을 전착시키면, 전착된 동이 박 형상이 되어, 이를 권취하여 채취하는 것으로 시작된다. 이 단계에서는 아무런 표면 처리가 실시되어 있지 않기 때문에 "미처리 전해 동박"이라고 칭하는 경우도 있다. 그 다음, 당해 전해 동박은 표면에 조화 처리나 녹방지 처리 등의 요구 품질에 부합하는 표면 처리가 실시되어 제품으로서의 전해 동박이 된다. 따라서, 시장에서 "전해 동박"이라고 칭해지는 것은, 엄밀하게 말하면 표면 처리된 "표면 처리 전해 동박"이다.
또한, 압연 동박의 경우에는, 최종적인 용도를 고려하여 성분을 조정한 동 잉곳을 제조하고, 이 동 잉곳에 압연 가공과 열처리를 반복하여 소정 두께의 동박으로서 얻어진다. 이와 같은 압연 동박의 경우도, 아무런 표면 처리가 실시되어 있지 않기 때문에 "미처리 압연 동박"이라고 칭하는 경우도 있다. 그 다음, 당해 압연 동박은 전해 동박의 경우와 마찬가지로, 그 표면에 조화 처리나 녹방지 처리 등의 요구 품질에 부합하는 표면 처리가 실시되어 제품으로서의 압연 동박이 된다. 따라서, 시장에서 "압연 동박"이라고 칭해지는 것은, 엄밀하게 말하면 표면 처리된 "표면 처리 압연 동박"이다.
[본 발명에 따른 동박의 조화 처리 방법]
본 발명에 따른 동박의 조화 처리 방법은, 동박의 절연 수지 기재와의 접합면을 조화하는 방법이다. 이하, 이 조화 처리 방법을 상세하게 설명한다.
본 발명에 따른 동박의 조화 처리 방법은, 4급 암모늄염 중합체를 함유하는 황산계 동도금액을 이용하고, 소부(燒付) 동도금 조건으로 전해하여, 동박 표면에 미세 동입자를 석출 형성하는 것을 기본으로 한다. 특허 문헌 2에 개시된 바와 같이, 일반적인 방법에서는 전해 동박의 요철이 있는 석출면측에 동조화 입자를 석출 형성하는 방법이 채용된다. 요철의 정상부에 전류 집중을 일으켜 소부 동도금이 용이하게 행해지기 때문이다. 이에 대해, 본 발명의 조화 처리는 4급 암모늄염 중합체를 함유하는 황산계 동도금액을 이용함으로써, 요철이 없는 평탄한 표면을 갖는 전해 동박, 압연 동박의 표면에도 균일하고 미세한 동입자의 석출을 가능하게 한다. 즉, 소정의 황산계 동도금액을 이용하여 액온과 전류 밀도를 최적으로 설정함으로써, 소부 동도금 상태의 미세 동입자를 평탄한 표면이라도 균일하고 미세하게 석출시킬 수 있다.
본 발명에 따른 동박의 조화 처리 방법에서 이용하는 황산계 동도금액에 관해 설명한다. 본 발명에서 이용하는 황산계 동도금액은 4급 암모늄염 중합체를 함유하는 것이다. 이 4급 암모늄염 중합체를 이용함으로써, 음극인 미처리 동박의 표면에 ㎛ 규모의 요철밖에 없어 전류 집중 개소가 없는 경우라도, 그 표면에 미세 동입자를 균일하게 석출시키는 것이 가능하게 되어, 동일한 면 내에서의 미세 동입자의 석출이 편재하지 않게 된다. 즉, 소부 동도금 조건으로 석출 형성하는 미세 동입자의 형상, 동입자 사이즈의 편차가 작아져, 바람직한 미세 동입자를 안정적으로 석출 형성할 수 있다. 또한, 황산계 동도금액에 첨가되는 4급 암모늄염 중합체는 소량으로 충분하기 때문에, 동에 흡착되는 성분이긴 하지만, 석출된 미세 동입자에의 불순물 혼입이 적기 때문에, 얻어지는 동박의 도전성능에 악영향을 미치지 않는다.
또한, 첨가제로서의 4급 암모늄염 중합체는, 배수 처리 부담 경감의 관점에서도 매우 적합한 것이다. 예를 들면, 특허 문헌 1에서는 첨가제로서 금속염을 이용하고, 조화 동입자의 석출 상태를 안정화시키는 효과가 인정되는 As를 첨가해, 단단한 동합금 입자를 석출시키는 등이 제안되고 있다. 그러나, As를 사용하면 배수 처리의 부담이 커져 제조 관리 비용의 증대를 초래하고, 인체에 직접적인 악영향이 일어날 수 있는 가능성이 있기 때문에 As의 사용은 기피된다. 따라서, 배수 부담이 적고 인체에의 영향도 적으며 안정된 소부 동도금이 가능한 첨가제로서, 4급 암모늄염 중합체를 선택적으로 이용한 것이다.
4급 암모늄염 중합체에는, 중합체가 갖는 직쇄 부분이 탄화수소로 구성되어 있는 화학 구조를 갖고 있는 것이 보다 안정된 효과를 발휘한다. 여기에서 말하는 4급 암모늄염 중합체는, 환상 구조 또는 직쇄 구조 중 어느 구조를 갖는 것이라도 사용 가능하다. 직쇄 구조의 4급 암모늄염 중합체의 경우에는, 주쇄에 4급 암모늄염 구조가 포함되는 것이 바람직하다. 또한, 환상 구조를 갖는 4급 암모늄염 중합체의 경우에는, 이량체 이상의 환상 구조를 갖는 염화디알릴디메틸암모늄 중합체를 이용하는 것이 바람직하다. 염화디알릴디메틸암모늄 중합체는 중합체 구조를 취할 때에 환상 구조를 이루며, 이 환상 구조의 일부는 4급 암모늄의 질소 원자로 구성된다. 그런데, 환상 구조를 갖는 염화디알릴디메틸암모늄 중합체에는, 상기 환상 구조가 5원환이나 6원환인 것 등 복수의 형태가 존재하여, 실제의 중합체는 합성 조건에 따라 이들 중 어느 하나 또는 혼합물로 구성되어 있다고 생각된다. 따라서, 이하에 이들 중합체 중 5원환 구조를 취하고 있는 화합물을 대표예로 하여, 염소 이온을 상대 이온으로서 갖는 것을 화학식 1로 나타낸다.
Figure pct00001
그리고, 본 발명에 따른 동박의 조화 처리 방법에서 이용하는 "4급 암모늄염 중합체를 함유하는 황산계 동도금액"에서는, 할로겐 이온을 일정한 범위로 제어하는 것도 바람직하다. 할로겐 이온은, 전술한 바와 같이, 동에 흡착되는 성질을 갖고, 조건을 공통으로 한다면 요오드 이온, 브롬 이온, 염소 이온, 불소 이온의 순서로 많이 흡착된다. 그러나, 취급의 용이성과 황산기를 많이 함유하는 도금액을 대상으로 하는 것의 밸런스를 생각하면, 염소 이온을 이용하는 것이 가장 안정된 흡착 상태가 된다고 생각된다. 이하, 염소 이온으로 한정해 설명한다.
여기에서 말하는 황산계 동도금액 중의 염소 이온은, 동도금 공정에서 석출된 금속동의 표면에 흡착되어 표면 상태의 균일성을 향상시키는 효과가 있기 때문에, 유기계의 첨가제와 병용하는 것이 바람직하다. 그리고, 4급 암모늄염 중합체를 염소 이온과 병용함으로써, 염소 이온이 동에 흡착되어 동 표면에의 동 전착을 적절하게 억제하는 효과를 발휘한다. 이 때문에, 표면이 평활한 동도금층을 얻으려는 경우에, 염소 이온의 제어를 시도하는 경우가 많다. 이와 같이 4급 암모늄염 중합체와 염소 이온이 용액 중에 병존함으로써, 동박 표면에 대해 흡착된 염소 이온이 동입자의 석출에 수반하는 표면 전위의 변화에 수반하여 석출 표면상으로 이동한다. 이 때문에, 최표층에는 항상 흡착된 염소 이온이 존재하게 됨으로써 4급 암모늄염 중합체가 석출동의 면에 흡착되어도 4급 암모늄염 중합체 자체가 석출동에 섞일 가능성이 낮아져, 석출동의 순도를 저하시키지 않도록 기능하기 때문에 바람직하다.
이상에서 설명한 4급 암모늄염 중합체와 염소 이온이 병존하는 황산계 동도금액(소부 동도금액)을 이용함으로써, 음극인 미처리 동박의 표면에 ㎛ 규모의 요철밖에 없어 전류 집중 개소가 없는 경우라도, 보다 안정적으로 그 표면에 미세 동입자를 균일하게 석출시킬 수 있게 되어 동일면 내에서의 미세 동입자의 석출이 편재하지 않게 된다. 즉, 소부 동도금 조건으로 석출 형성하는 미세 동입자의 형상 및 동입자 사이즈의 편차가 작아져, 보다 바람직한 미세 동입자를 안정적으로 석출 형성할 수 있다. 또한, 전술한 4급 암모늄염 중합체는 동에 흡착되지만, 첨가량이 0.1 ㎎/L∼50 ㎎/L로 소량이기 때문에, 석출된 미세 동입자 중에의 불순물의 혼입이 적어 얻어지는 동박의 도전성능에 악영향을 미치지 않게 된다.
또한, 전술한 4급 암모늄염 중합체와 염소 이온이 병존하는 황산계 동도금액의 조성을 구체적으로 설명하기로 한다. 본 발명에 따른 동박의 조화 처리 방법에 있어서는, 동 농도가 5 g/L∼20 g/L, 황산 농도가 50 g/L∼150 g/L, 4급 암모늄염 중합체 농도가 0.1 ㎎/L∼50 ㎎/L, 염소 이온 농도가 1 ㎎/L∼100 ㎎/L인 황산계 동도금액을 이용하는 것이 바람직하다.
여기에서, 동 농도는 5 g/L∼20 g/L의 범위가 바람직하다. 동 농도가 5 g/L를 밑돌아도, 동박의 표면에 미세 동입자를 석출 형성할 수는 있다. 그러나, 전해 전류 밀도를 작게 하지 않으면 이후의 제2 동도금 공정에서 양호한 입자 형상이 불가능하게 되어 생산성이 떨어지기 때문에 바람직하지 않다. 또한, 당해 동 농도가 낮으면 음극 전류 효율이 저하되어, 석출 형성되는 미세 동입자의 크기나 분포에 편차가 나타나는 경향이 있다. 한편, 동 농도가 20 g/L를 넘는 동도금액에서는, 전해 전류 밀도를 크게 하지 않으면 미처리 동박의 표면에 미세 동입자의 석출 형성이 힘들어지기 때문에 바람직하지 않다.
그리고, 황산 농도는 50 g/L∼150 g/L의 범위가 바람직하다. 이 황산 농도를 상기 범위로 하면, 전해 전압이 안정되기 때문에, 전해 전류의 변동을 초래하지 않아 바람직하다. 한편, 이 황산 농도가 150 g/L를 넘어도, 전해 전압에 대한 효과가 작아지고 관리 비용도 상승하기 때문에 바람직하지 않다.
또한, 4급 암모늄염 중합체의 농도는 0.1 ㎎/L∼50 ㎎/L의 범위가 바람직하다. 이 4급 암모늄염 중합체 농도가 0.1 ㎎/L 미만이 되면, 4급 암모늄염 중합체의 함유량이 낮기 때문에 4급 암모늄염 중합체가 동박 표면에 필요 충분한 상태로 흡착될 수 없어, 미세 동입자의 균일한 석출 효과를 얻을 수 없게 되므로 바람직하지 않다. 한편, 4급 암모늄염 중합체의 농도가 50 ㎎/L를 넘어도, 4급 암모늄염 중합체가 과잉 함유되어 4급 암모늄염 중합체가 동박 표면의 일부에서 과잉 흡착되는 피복 상태가 되므로, 미세 동입자의 균일한 석출 효과를 얻을 수 없게 될 뿐만 아니라, 석출된 미세 동입자 중의 혼입된 불순물의 양이 증가해 얻어지는 동박의 도전성능에 악영향을 미치게 된다.
또한, 염소 이온 농도는 1 ㎎/L∼100 ㎎/L의 범위인 것이 바람직하다. 염소 이온의 농도가 1 ㎎/L 미만의 경우에는, 염소 이온이 동박 표면에 균일하게 흡착된 상태를 얻기 힘들어 진다. 그 결과, 전술한 4급 암모늄염 중합체의 농도가 최적 범위에 있어도, 4급 암모늄염 중합체를 첨가제로서 이용했을 때의 미세 동입자의 균일한 석출 효과를 얻기 힘들어지기 때문에 바람직하지 않다. 한편, 염소 이온의 농도를 100 ㎎/L가 넘게 해도, 염소 이온을 첨가하는 효과가 포화하여 오히려 설비의 부식 등의 악영향이 나타나게 되기 때문에 바람직하지 않다.
다음으로, 본 발명에 따른 동박의 조화 처리 방법의 전해 조건에 대해 설명한다. 이 공정에서는, 상기 동도금액을 이용하여 미처리 동박의 표면에 미세 동입자를 균일하게 석출 형성한다. 이하, 이 조화 처리 공정 및 후술하는 피복 동도금 공정에서는, 동박을 음극으로 하고 대극에 불용성 양극을 배치해 이용하는 경우의 전해 조건을 설명한다.
우선, 조화 처리를 행하기 위한 전해는, 액온 20℃∼40℃의 상기 동도금액을 이용하고, 평균 양극 전류 밀도 5 A/d㎡∼40 A/d㎡의 조건을 채용하는 것이 바람직하다. 먼저, 액온에 관해 설명한다. 동도금액의 액온이 20℃ 미만이 되면, 석출 속도가 저하되는 경향이 있어 석출 동입자의 형상이 너무 작아지기 때문에 바람직하지 않다. 한편, 동도금액의 액온이 40℃를 넘으면, 전술한 동 농도 범위에서의 소부 동도금 조건이 얻어지기 힘들기 때문에 바람직하지 않다. 즉, 액온 20℃∼40℃의 범위를 채용하는 것이 공업 생산의 면에서 유리한 범위가 된다.
다음으로, 조화 처리를 행하기 위한 평균 양극 전류 밀도는 5 A/d㎡∼40 A/d㎡의 조건을 채용하는 것이 바람직하다. 이때 음극 전류 밀도가 5 A/d㎡ 미만의 경우에는, 미세한 동입자를 안정적이고 균일하게 석출 형성할 수 없는 경향이 나타난다. 한편, 음극 전류 밀도가 40 A/d㎡를 넘었을 경우에는, 석출된 동입자의 크기에 편차가 커져 바람직하지 않다.
그리고, 조화 처리를 행하기 위한 소부 동도금 전해를, 2회 이상의 여러 차례로 나누어 실시하는 것도 바람직하다. 소부 동도금을 실시할 때에 발생하기 쉬운 전류의 집중 개소의 발생을 줄일 수 있기 때문이다. 2회째 이후의 소부 동도금 전해 조건으로는, 액온 20℃∼40℃의 상기 동도금액을 이용하고, 평균 양극 전류 밀도 5 A/d㎡∼40 A/d㎡의 조건을 채용하는 것이 바람직하다. 단, 이때, 최초의 소부 동도금 다음의 2회째 이후의 소부 동도금은, 전류 밀도를 최초의 소부 동도금을 행한 전류 밀도와 비교해 작은 전류 밀도로 하는 것이 바람직하다. 2회째 이후의 전류 밀도를 최초의 소부 동도금 조건 이하의 낮은 전류 밀도로 하면, 전술한 첨가제가 평활 동도금 효과를 발휘한다. 그 결과, 최초로 석출 형성된 미세 동입자 중 작은 동입자에 우선적으로 동이 석출되어, 동입자 사이즈의 평준화 효과를 얻을 수 있기 때문이다.
전술한 조화 처리를 행하기 위한 소부 동도금은, 1회 또는 2회 이상의 전해의 합계 전해 시간을 5초∼20초간의 범위로 하는 것이 바람직하다. 합계 전해 시간이 5초 미만인 경우에는, 동박 표면에 석출 형성된 미세 동입자가 너무 작아 조화 처리를 실시하지 않은 평활면과 같은 수준이 되는 경우가 있어, 수지에 대한 앵커 효과를 발휘하지 못하는 것이 되기 때문에 바람직하지 않다. 한편, 합계 전해 시간이 20초를 넘으면, 동박 표면에 석출 형성된 동입자가 굵고 커져, 동일면 내에서의 장소에 따른 조화 처리 수준의 편차가 커져 미세 피치의 배선 회로 형성이 곤란한 조화 처리가 되기 때문에 바람직하지 않다.
전술한 조화 처리에 더해, 황산계 동도금액을 이용하여 미세 동입자를 석출 형성한 동박 표면에 대해 평활 동도금 조건으로 "피복 동도금층"을 형성하는 것도 바람직하다. 상기 조화 처리에 의해 동박 표면에 석출 형성된 미세 동입자의 부착 상태를 안정화시키기 위해 미세 동입자와 동박의 표면을 연속되는 동층으로 피복하여 미세 동입자의 형상을 정돈하고, 동시에 미세 동입자의 탈락을 방지할 수 있기 때문이다.
"피복 동도금층"을 형성하는 경우는, 황산계 동도금액(동 농도: 45 g/l∼100 g/l, 황산 농도 :50g/l∼150g/l)을 액온 20℃∼60℃로 하고, 평균 양극 전류 밀도 5 A/d㎡∼30 A/d㎡로 행하는 전해를 적어도 1회 행하며, 총 전해 시간을 5초∼60초간으로 하는 조건을 채용하는 것이 바람직하다. 여기에서 이용하는 황산계 동도금액은, 상기 전류 밀도 조건을 채용하는 것을 전제로 하여 상기 조화 처리에서 석출 형성한 미세 동입자상에 소부 동도금을 일으키지 않는 조성 범위이면 되며, 특별한 한정을 필요로 하는 것은 아니다. 그리고, 피복 동도금에 이용하는 황산계 동도금액은 특별히 첨가제를 이용할 필요는 없지만, 염소 이온 등의 할로겐 이온을 함유하고 있으면, 보다 균일한 피복 동도금층을 얻을 수 있는 경우가 있다. 또한, 피복 동도금은 평활 동도금 조건으로 행해지는 것이며, 여러 차례로 나누어 행하더라도 무방하다.
피복 동도금에서 이용하는 동도금액의 온도는 20℃∼60℃인 것이 바람직하다. 동도금액의 액온이 20℃ 미만이 되면, 전술한 동도금액 조성을 이용하게 되는 경우, 황산 농도와 동 농도를 모두 조금 높게 설정하고 있는 황산계 동도금액이기 때문에, 황산동의 결정이 석출되는 경우가 있어 바람직하지 않다. 한편, 도금액의 액온이 60℃을 넘으면, 증발 수분량이 많아져 농도 조성의 변동이 단시간에 일어나기 때문에 바람직하지 않다. 이처럼 농도 변동이 일어나도, 피복 도금의 피막 상태에 미치는 악영향은 적지만, 황산과 동의 농도 상승이 일어나 황산동 결정의 석출이 일어나기 쉬워지기 때문에 바람직하지 않다.
전술한 조화 처리에 의해 형성되는 미세 동입자의 표면에, 더욱 미세한 극미세 동입자를 석출 형성시키는 것도 바람직하다. 이 공정은 접합시키는 대상인 절연 수지 기재와의 접착성을 고려한 다음 실시하면 되는 공정으로서, 임의적인 공정이다. 그러나, 평활 동도금이 실시된 피복 동도금층상에 미세 동입자를 석출 형성하면, 절연 수지 기재와의 접촉 면적이 커진다. 즉, 화학적인 접착력을 크게 기대할 수 없는 열가소성 수지에 대해서는, 접착력을 더욱 안정시키는 효과를 얻을 수 있다.
그리고, 조화 처리에 의해 형성되는 미세 동입자의 표면에, 더욱 미세한 극미세 동입자를 석출 형성시키는 방법으로 몇 가지의 방법을 생각할 수 있다. 그 방법 중에서, 미세 동입자의 표면에 대해 극미세 동입자의 석출 형성을 행할 때에도 4급 암모늄염 중합체를 함유하는 동도금액을 이용해 극미세 동입자를 석출 형성시키는 것도 바람직하다. 이와 같이 극미세 동입자의 형성에 4급 암모늄염 중합체를 함유하는 동도금액을 이용하면, 극미세 동입자의 입경이 고르게 되어 양호한 조화 처리 형태를 얻을 수 있기 때문이다.
본 발명에 따른 프린트 배선판용 동박: 본 발명에 따른 프린트 배선판용 동박은, 상기 동박의 조화 처리 방법을 이용해 얻어지는 표면 처리 동박을 프린트 배선판용 동박으로서 이용한 것이다. 전술한 조화 처리 방법을 이용해 얻어진 표면 처리 동박의 조화 처리면에는, 미세하면서 입자 사이즈가 고른 미세 동입자가 균일하게 부착되어 있다. 즉, 동박 적층판 또는 프린트 배선판을 구성하는 절연 수지 기재와 접합시켰을 때에는, 절연 수지 기재와 표면 처리 동박의 접착계면의 표면적이 넓어져 밀착성이 향상된다. 따라서, 프린트 배선판의 제조 공정에서 약품 처리 등을 실시해도, 배선 회로 단면(端面)으로부터 약품에 의해 침식이 일어나기 힘들다. 또한, 동입자가 미세하므로 미세 피치의 배선 회로를 형성하기 쉽다.
한편, 여기에서 말하는 프린트 배선판용 동박은 각종 프린트 배선판의 용도에 따라, 조화 처리면 위에 녹방지 처리층이나 실란 커플링제 처리 등을 적절하게 실시한 것을 포함하는 개념으로서 기재하고 있다.
본 발명에 따른 동박 적층판: 본 발명에 따른 동박 적층판은, 상기 프린트 배선판용 동박을 절연 수지 기재와 접합시킨 동박 적층판이다. 전술한 바와 같이, 당해 프린트 배선판용 동박을 이용한 동박 적층판은 절연 수지 기재의 종류와 무관하게 미세 피치의 배선 회로의 형성이 용이하고, 또한, 내약품성이나 내표층마이그레이션성이 뛰어난 동박 적층판이다. 그리고, 글래스 클로스(glass cloth) 등의 보강재를 포함하는 절연 수지 기재와 접합시킨 것은, 형성한 배선 회로와 보강재의 접촉 개소가 적기 때문에, 내CAF성(Conductive Anodic Filament resistance)이 뛰어난 프린트 배선판을 제조 가능한 동박 적층판을 제공할 수 있게 된다.
또한, 본 발명에 따른 동박 적층판에 있어서는, 상기 절연 수지 기재에 액정 폴리머를 이용하는 것도 바람직하다. 전술한 바와 같이, 고주파 대응의 플렉서블 프린트 배선판에는 내굴곡성이 양호하고 흡수율이 작다는 이점을 겸비하는 액정 폴리머가 많이 이용된다. 즉, 본 발명에 따른 프린트 배선판용 동박을 접합시킨 액정 폴리머 기재는 고주파 특성이 양호하고 흡수율(吸水率)도 작기 때문에, 장기 신뢰성이 향상된 플렉서블 프린트 배선판이나 TCP의 제조에 적합하다.
본 발명에 따른 프린트 배선판: 본 발명에 따른 프린트 배선판은, 상기 동박 적층판을 에칭 가공하는 등으로 얻어지는 프린트 배선판이다. 전술한 바와 같이, 당해 프린트 배선판은 미세 피치의 배선 회로를 형성해도, 실용상 충분한 접착 강도를 구비하고 내약품성, 내표층마이그레이션성, 내CAF성이 뛰어나다. 즉, 장기간의 사용에 대해 양호한 신뢰성을 갖는 프린트 배선판의 제공이 가능하게 된다.
실시예
실시예에서는 두께 12㎛의 미처리 전해 동박의 석출면(표면 조도: Rzjis=0.6㎛)에 조화 처리, 녹방지 처리 및 실란 커플링제 처리를 실시하여 세 종류의 표면 처리 동박(시료 1∼시료 3)을 제조하였다. 여기에서는, 미세 동입자의 형성을 행하는 소부 동도금 전해를 실시하였다. 그리고, 그 후 피복 동도금을 실시하였다. 이 소부 동도금 및 피복 동도금의 각 전해액 조성을 표 1에 나타내고, 전해 조건을 표 2에 나타냈다.
그리고, 얻어진 표면 처리 동박은 "표면 조도(Rzjis)", "이차원 표면적이 6550μ㎡인 영역을 레이저법으로 측정했을 때의 삼차원 표면적 (A)μ㎡를 측정해 이차원 표면적과의 비[(A)/(6550)]의 값을 계산한 표면적비(B)"를 갖고 평가하였다. 한편, 이하에 평가 항목에 대응한 평가 방법을 기재한다.
표면 조도(Rzjis): 표면 처리 동박의 표면 조도(Rzjis)는 선단의 곡률반경 r이 2㎛인 다이아몬드 스타일러스를 갖는 촉침식의 표면 조도계, 주식회사 고사카 연구소 제품 SE3500을 이용하여 JIS B 0601에 준거해 측정하였다. 그 평가 결과를 표 3에 나타냈다.
표면적비: 표면 처리 동박의 삼차원 표면적은 초심도 컬러 3D 형상 측정 현미경, 주식회사 키엔스 제품 VK-9500(사용 레이저: 가시광 한계 파장 408㎚의 바이올렛 레이저)을 이용하여 이차원 표면적이 6550μ㎡인 영역에 대해 측정해 표면적비를 계산하였다. 이 평가 결과를 표 3에 나타냈다.
조화 처리면 외관: 본 발명에 따른 조화 처리 방법을 이용해 표면을 조화한 전해 동박(시료 1)의 주사형 전자현미경상을 도 1에 나타냈다.
박리 강도: 이 실시예에서 얻어진 시료 1∼시료 3의 조화 처리면에 녹방지 처리, 실란 커플링제 처리를 실시한 표면 처리 동박을 제조하였다. 그리고, 이 표면 처리 동박을 시판의 액정 폴리머 기재에 겹치고 진공 프레스기를 이용해 가열 가압 성형하여 편면 동박 적층판을 제조하였다. 그 후, 당해 편면 동박 적층판의 동박면을 정면(整面)한 후, 전체 면에 드라이 필름을 라미네이트하였다. 이 드라이 필름상에 평가용의 배선 회로 형상을 형성하기 위한 마스크 필름을 실어 노광, 현상하고, 노광되지 않은 부분의 드라이 필름을 제거하여 에칭 레지스트를 형성하였다. 다음으로, 염화제2동 에칭액을 이용하여 에칭 레지스트로 피복되어 있지 않은 부분의 동박을 에칭하였다. 또한, 에칭 레지스트를 박리해, 밀착성 평가용의 폭 10㎜인 직선상의 박리 강도 측정용 회로를 갖는 시험 쿠폰을 얻었다. 상기 시험 쿠폰의 박리 강도는 만능 시험기를 이용하여 JIS C 6481에 준거해 측정하였다. 그 평가 결과를 표 3에 나타냈다.
Figure pct00002
Figure pct00003
Figure pct00004
실시예에서 얻어진 표면 처리 동박의 미세 동입자는 소부 동도금 조건으로 전해하였음에도 불구하고, 도 1로부터 알 수 있듯이, 이상 석출이 없는 평탄한 조화 처리 표면이 형성되어 있다. 또한, 표 3으로부터 알 수 있듯이, 표면 처리 동박으로서의 표면 조도를 봐도, 미세 피치 회로의 형성이 가능한 수준으로 로우프로파일화 되어 있어, 미세하면서도 균일한 조화 처리 표면이 형성되어 있는 것이 증명된다.
또한, 표 3으로부터, 본 발명에 따른 표면 처리 동박의 조화 처리가 로우프로파일이라도 그 표면적비가 높기 때문에, 0.8 kgf/cm 이상의 양호한 박리 강도가 얻어지는 것을 알 수 있다.
〈산업상의 이용 가능성〉
본 발명에 따른 동박의 조화 처리 방법은, 프린트 배선판용 동박의 절연 수지 기재와의 접합면의 조화에 적절한 방법이다. 이 방법으로 조화 처리한 동박은, 저유전율의 절연 수지 기재와의 양호한 밀착성을 나타내 미세 피치의 배선 회로 형성에 매우 적합한 조화 처리면이 된다. 특히, 이 미세 동입자와 녹방지 처리를 적절하게 조합하면, 동박과의 밀착성이 부족한 열가소성 수지와의 밀착도 양호해지기 때문에, 저유전손실 특성을 갖는 절연 수지 기재를 이용한 동박 적층판의 제조가 쉬워진다. 게다가, 동박의 조화 처리가 미세하면서도 균일한 미세 동입자로 행해지기 때문에, 미세 피치의 배선 회로를 갖는 고주파 대응의 프린트 배선판을 쉽게 제공할 수 있게 된다.

Claims (7)

  1. 동박의 절연 수지 기재와의 접합면을 조화하는 방법으로서,
    4급 암모늄염 중합체를 함유하는 황산계 동도금액을 이용해 동박 표면에 미세 동입자를 석출 형성하는 것을 특징으로 하는 동박의 조화 처리 방법.
  2. 제1항에 있어서,
    상기 4급 암모늄염 중합체로는 환상 구조를 갖는 염화디알릴디메틸암모늄 중합체를 이용하는 동박의 조화 처리 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 황산계 동도금액은 할로겐 이온을 함유하는 것인 동박의 조화 처리 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 황산계 동도금액을 액온 20℃∼40℃로 하고, 평균 양극 전류 밀도 5 A/d㎡∼40 A/d㎡에서 5초∼20초간 전해하는 동박의 조화 처리 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 기재된 동박의 조화 처리 방법을 이용해 얻어진 것을 특징으로 하는 프린트 배선판용 동박.
  6. 제5항에 기재된 프린트 배선판용 동박을 절연 수지 기재와 접합시켜 얻어지는 것을 특징으로 하는 동박 적층판.
  7. 제6항에 기재된 동박 적층판을 이용해 얻어지는 것을 특징으로 하는 프린트 배선판.
KR1020107028700A 2008-05-28 2009-05-27 동박의 조화 처리 방법 및 그 조화 처리 방법으로 얻어지는 프린트 배선판용 동박 KR20110014215A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008140180 2008-05-28
JPJP-P-2008-140180 2008-05-28

Publications (1)

Publication Number Publication Date
KR20110014215A true KR20110014215A (ko) 2011-02-10

Family

ID=41377078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107028700A KR20110014215A (ko) 2008-05-28 2009-05-27 동박의 조화 처리 방법 및 그 조화 처리 방법으로 얻어지는 프린트 배선판용 동박

Country Status (7)

Country Link
US (1) US20110127074A1 (ko)
JP (1) JP5524833B2 (ko)
KR (1) KR20110014215A (ko)
CN (1) CN102046853B (ko)
MY (1) MY150495A (ko)
TW (1) TWI434965B (ko)
WO (1) WO2009145207A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007146289A (ja) * 2005-10-31 2007-06-14 Mitsui Mining & Smelting Co Ltd 電解銅箔の製造方法、該製造方法で得られる電解銅箔、該電解銅箔を用いて得られる表面処理銅箔及び該電解銅箔又は該表面処理銅箔を用いて得られる銅張積層板
JP5400447B2 (ja) * 2009-03-31 2014-01-29 三井金属鉱業株式会社 粗化処理銅箔、粗化処理銅箔の製造方法及び銅張積層板
JP5580135B2 (ja) 2010-08-03 2014-08-27 三井金属鉱業株式会社 プリント配線板の製造方法及びプリント配線板
KR101740092B1 (ko) * 2010-09-27 2017-05-25 제이엑스금속주식회사 프린트 배선판용 구리박, 그 제조 방법, 프린트 배선판용 수지 기판 및 프린트 배선판
KR20160119875A (ko) * 2011-09-30 2016-10-14 제이엑스금속주식회사 수지와의 밀착성이 우수한 동박 및 그 제조 방법 그리고 그 전해 동박을 사용한 프린트 배선판 또는 전지용 부극재
WO2013065730A2 (ja) * 2011-11-04 2013-05-10 Jx日鉱日石金属株式会社 印刷回路用銅箔
JP5204908B1 (ja) 2012-03-26 2013-06-05 Jx日鉱日石金属株式会社 キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板用キャリア付銅箔及びプリント配線板
TWI509111B (zh) * 2012-11-26 2015-11-21 Jx Nippon Mining & Metals Corp Surface treatment of electrolytic copper foil, laminated board, and printed wiring board, electronic equipment
CN105393647A (zh) * 2013-05-31 2016-03-09 住友电气工业株式会社 射频印刷电路板和布线材料
US9955583B2 (en) * 2013-07-23 2018-04-24 Jx Nippon Mining & Metals Corporation Surface-treated copper foil, copper foil with carrier, substrate, resin substrate, printed wiring board, copper clad laminate and method for producing printed wiring board
JP6221938B2 (ja) * 2014-05-22 2017-11-01 住友金属鉱山株式会社 電解銅粉の製造方法
WO2017006739A1 (ja) * 2015-07-03 2017-01-12 三井金属鉱業株式会社 粗化処理銅箔、銅張積層板及びプリント配線板
WO2017014079A1 (ja) * 2015-07-23 2017-01-26 三井金属鉱業株式会社 樹脂付銅箔、銅張積層板及びプリント配線板
US20170334170A1 (en) * 2016-03-23 2017-11-23 Atieh Haghdoost Articles including adhesion enhancing coatings and methods of producing them
JP6623320B2 (ja) * 2017-12-05 2019-12-18 古河電気工業株式会社 表面処理銅箔、並びにこれを用いた銅張積層板及びプリント配線板
US20190259722A1 (en) * 2018-02-21 2019-08-22 Rohm And Haas Electronic Materials Llc Copper pillars having improved integrity and methods of making the same
WO2019208368A1 (ja) * 2018-04-25 2019-10-31 古河電気工業株式会社 表面処理銅箔、銅張積層板、及びプリント配線板
TWI667946B (zh) * 2018-05-29 2019-08-01 夏爾光譜股份有限公司 軟式電路板基材及其製作方法
TWI679314B (zh) 2018-06-07 2019-12-11 國立中興大學 以單一電鍍槽製備銅箔生箔同時形成粗化毛面的方法及該銅箔生箔
TWI668333B (zh) * 2018-09-17 2019-08-11 金居開發股份有限公司 微粗糙電解銅箔及銅箔基板
US10581081B1 (en) 2019-02-01 2020-03-03 Chang Chun Petrochemical Co., Ltd. Copper foil for negative electrode current collector of lithium ion secondary battery

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57114685A (en) * 1981-01-07 1982-07-16 Kuraray Co Ltd Brightener for plating bath
US4549941A (en) * 1984-11-13 1985-10-29 Olin Corporation Electrochemical surface preparation for improving the adhesive properties of metallic surfaces
US4532014A (en) * 1984-11-13 1985-07-30 Olin Corporation Laser alignment system
JP2520450B2 (ja) * 1988-06-02 1996-07-31 信越化学工業株式会社 耐食性希土類磁石の製造方法
US4990224A (en) * 1988-12-21 1991-02-05 International Business Machines Corporation Copper plating bath and process for difficult to plate metals
TW208110B (ko) * 1990-06-08 1993-06-21 Furukawa Circuit Foil Kk
US5196109A (en) * 1991-08-01 1993-03-23 Geoffrey Scott Trivalent chromium electrolytes and plating processes employing same
JP3347457B2 (ja) * 1994-02-24 2002-11-20 日本電解株式会社 非シアン系銅−亜鉛電気めっき浴、これを用いたプリント配線板用銅箔の表面処理方法及びプリント配線板用銅箔
JP3816241B2 (ja) * 1998-07-14 2006-08-30 株式会社大和化成研究所 金属を還元析出させるための水溶液
JP3291486B2 (ja) * 1999-09-06 2002-06-10 三井金属鉱業株式会社 整面電解銅箔、その製造方法およびその用途
US20030155247A1 (en) * 2002-02-19 2003-08-21 Shipley Company, L.L.C. Process for electroplating silicon wafers
US6676823B1 (en) * 2002-03-18 2004-01-13 Taskem, Inc. High speed acid copper plating
WO2004059040A1 (ja) * 2002-12-25 2004-07-15 Nikko Materials Co., Ltd. 特定骨格を有する四級アミン化合物重合体及び有機硫黄化合物を添加剤として含む銅電解液並びにそれにより製造される電解銅箔
JP2005344174A (ja) * 2004-06-03 2005-12-15 Mitsui Mining & Smelting Co Ltd 表面処理銅箔及びその表面処理銅箔を用いて製造したフレキシブル銅張積層板並びにフィルムキャリアテープ
JP4976725B2 (ja) * 2005-03-31 2012-07-18 三井金属鉱業株式会社 銅電解液及びその銅電解液を用いた電析銅皮膜の形成方法
US8722199B2 (en) * 2005-03-31 2014-05-13 Mitsui Mining & Smelting Co., Ltd. Electrodeposited copper foil, its manufacturing method, surface-treated electrodeposited copper foil using the electrodeposited copper foil, and copper-clad laminate and printed wiring board using the surface-treated electrodeposited copper foil
JP4709575B2 (ja) * 2005-04-15 2011-06-22 福田金属箔粉工業株式会社 銅箔の粗面化処理方法及び粗面化処理液
KR20070044774A (ko) * 2005-10-25 2007-04-30 미쓰이 긴조꾸 고교 가부시키가이샤 2층 플렉시블 프린트 배선판 및 그 2층 플렉시블 프린트배선판의 제조 방법
JP2007146289A (ja) * 2005-10-31 2007-06-14 Mitsui Mining & Smelting Co Ltd 電解銅箔の製造方法、該製造方法で得られる電解銅箔、該電解銅箔を用いて得られる表面処理銅箔及び該電解銅箔又は該表面処理銅箔を用いて得られる銅張積層板
KR100748228B1 (ko) * 2006-02-28 2007-08-09 한국과학기술원 전기도금을 이용한 금속/탄소나노튜브 복합재료 제조방법
TW200738913A (en) * 2006-03-10 2007-10-16 Mitsui Mining & Smelting Co Surface treated elctrolytic copper foil and process for producing the same
KR101154203B1 (ko) * 2006-04-28 2012-06-18 미쓰이 긴조꾸 고교 가부시키가이샤 전해 동박, 그 전해 동박을 이용한 표면 처리 동박 및 그 표면 처리 동박을 이용한 동박 적층판 및 그 전해 동박의 제조 방법
KR101086931B1 (ko) * 2006-10-03 2011-11-29 미쓰이 긴조꾸 고교 가부시키가이샤 황산 산성 동전해액의 제조 방법 및 그 제조 방법을 이용하여 제조한 황산 산성 동전해액, 그리고 전해석출 동피막

Also Published As

Publication number Publication date
JP5524833B2 (ja) 2014-06-18
TW201009130A (en) 2010-03-01
CN102046853A (zh) 2011-05-04
CN102046853B (zh) 2013-05-15
JPWO2009145207A1 (ja) 2011-10-13
US20110127074A1 (en) 2011-06-02
WO2009145207A1 (ja) 2009-12-03
TWI434965B (zh) 2014-04-21
MY150495A (en) 2014-01-30

Similar Documents

Publication Publication Date Title
KR20110014215A (ko) 동박의 조화 처리 방법 및 그 조화 처리 방법으로 얻어지는 프린트 배선판용 동박
KR101154203B1 (ko) 전해 동박, 그 전해 동박을 이용한 표면 처리 동박 및 그 표면 처리 동박을 이용한 동박 적층판 및 그 전해 동박의 제조 방법
KR101129471B1 (ko) 표면처리동박 및 회로기판
JP5129642B2 (ja) 表面処理銅箔及びその表面処理銅箔を用いて得られる銅張積層板並びにその銅張積層板を用いて得られるプリント配線板
KR100299392B1 (ko) 고항장력전해구리박및그제조방법
KR101705403B1 (ko) 2층 플렉시블 기판, 및 2층 플렉시블 기판을 기재로 한 프린트 배선판
JP5400447B2 (ja) 粗化処理銅箔、粗化処理銅箔の製造方法及び銅張積層板
JP5885054B2 (ja) 銅張積層板用処理銅箔及び該処理銅箔を絶縁性樹脂基材に接着してなる銅張積層板並びに該銅張積層板を用いたプリント配線板。
KR101256086B1 (ko) 금속박과 그 제조 방법, 절연기판, 및 배선기판
JP2754157B2 (ja) プリント配線板用電解銅箔の製造方法
KR20070107803A (ko) 전해 동박 및 전해 동박의 제조 방법, 그 전해 동박을이용하여 얻어진 표면 처리 전해 동박, 그 표면 처리 전해동박을 이용한 동장 적층판 및 프린트 배선판
KR100458259B1 (ko) 비시안화물황동도금욕및비시안화물황동도금욕을이용한황동층을갖는금속박의제조방법
JP2008101267A (ja) 電解銅箔、その電解銅箔を用いた表面処理銅箔及びその表面処理銅箔を用いた銅張積層板並びにその電解銅箔の製造方法
US6569543B2 (en) Copper foil with low profile bond enahncement
KR20230129209A (ko) 표면처리 전해동박, 이의 제조방법, 및 이의 용도
JP2004263300A (ja) ファインパターンプリント配線用銅箔とその製造方法
US7794578B2 (en) Method for preparing a circuit board material having a conductive base and a resistance layer
JP2009149977A (ja) 表面処理銅箔及びその表面処理方法、並びに積層回路基板
JP2004263296A (ja) ファインパターンプリント配線用銅箔とその製造方法
JP2002069691A (ja) 印刷回路基板用銅箔の製造方法
JP4471795B2 (ja) 電解銅箔の製造方法およびプリント配線板
KR20240017841A (ko) 조화 처리 동박, 동장 적층판 및 프린트 배선판
KR20230095677A (ko) 내열성을 가지는 표면처리동박, 이를 포함하는 동박적층판 및 프린트 배선판

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL NUMBER: 2015101007765; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20151228

Effective date: 20170823