TWI432615B - A metal foil, a method for manufacturing the same, an insulating substrate, and a wiring substrate - Google Patents

A metal foil, a method for manufacturing the same, an insulating substrate, and a wiring substrate Download PDF

Info

Publication number
TWI432615B
TWI432615B TW099104652A TW99104652A TWI432615B TW I432615 B TWI432615 B TW I432615B TW 099104652 A TW099104652 A TW 099104652A TW 99104652 A TW99104652 A TW 99104652A TW I432615 B TWI432615 B TW I432615B
Authority
TW
Taiwan
Prior art keywords
metal foil
plating
copper
foil
roughened
Prior art date
Application number
TW099104652A
Other languages
English (en)
Other versions
TW201037104A (en
Inventor
Ryoichi Oguro
Hiroto Kutsuna
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Publication of TW201037104A publication Critical patent/TW201037104A/zh
Application granted granted Critical
Publication of TWI432615B publication Critical patent/TWI432615B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/38—Coating with copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/02—Single bars, rods, wires, or strips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1152—Replicating the surface structure of a sacrificial layer, e.g. for roughening

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

金屬箔及其製造方法、絕緣基板以及配線基板
本發明係關於金屬箔及其製造方法。特別係本發明係關於為在絕緣基板利用薄膜導體層形成配線的鑄模用金屬箔及其製造方法。
鑄模用金屬箔特別係適用於製造供搭載諸如半導體元件、積體電路、電子零件等之用的配線基板。
再者，本發明係關於使用金屬箔形成粗化處理面的絕緣基板，以及在該絕緣基板的粗化處理面上，形成既定配線圖案的配線基板。
近年隨電子技術的進展，供搭載諸如半導體元件、積體電路、電子零件等之用的配線基板，除輕薄短小化之外，亦朝高積體化、高輸出化及高速化急速進展。所以，例如當在半導體基板上形成諸如銅等金屬配線之際，一般併用濺鍍成膜與電解電鍍。特別係半導體裝置隨高機能、高速化，亦朝銅配線細微化的製程開發急速進展。隨如上述的配線基板高積體化，在輕薄短小化時便會導致配線寬度減少與配線長度增加，例如配線材料的電阻將會造成信號延遲，更甚者會阻礙及傳輸高速化。因而，配線材料便使用電阻較小的極薄金屬材料。
習知配線基板的極薄金屬膜之形成技術，係採用濺鍍法與CVD(化學蒸鍍)法。其中，就從成膜的量產性與安定性觀點，一般係採用有利的濺鍍法。然而，依濺鍍法所形成的配線，會有因電致遷移、或配線的伸縮而產生的應力引發遷移，而容易發生斷線意外的困難處，導致配線基板的製造良率降低問題發生。更且必需使用特殊處理設備，製造成本亦高，就成本效益面仍有待改善的課題。
本發明係提供頗適用於配線基板製造時，在絕緣基板上轉印金屬箔表面的表面形狀，再於所轉印的表面上形成金屬薄層之所謂鑄模法使用的金屬箔。
在此首先針對將金屬箔使用為鑄模用的使用方法(鑄模法)進行說明。另外，為求說明的簡單，針對在配線基板單側表面上形成金屬箔鑄模的步驟進行說明。
供搭載諸如半導體元件、積體電路、電子零件等用的配線基板，係有如：將環氧系接著性樹脂或半硬化樹脂塗佈於表面上的醯亞胺系樹脂、或諸如液晶聚合物等樹脂薄膜等等絕緣基板。此外，該配線基板係使諸如芳香族聚醯胺樹脂或玻璃等絕緣性纖維中含潤環氧樹脂，更依例如厚度5~20μm左右的環氧層半硬化狀態(即B平台)形成的玻璃環氧基板等絕緣基板。
在該絕緣基板上積層金屬箔。金屬箔係採用例如具有粗化處理面的銅箔。金屬箔係將該粗化處理面側依真空熱壓積層於絕緣基板表面上。
接著，將所積層的金屬箔施行蝕刻除去。在絕緣基板表面上，將真空熱壓的金屬箔、及咬入於絕緣基板中的金屬箔粗化處理面之金屬，例如金屬箔係銅箔的情況，便利用配線基板製造時一般所使用的氯化鐵或氯化銅等蝕刻液施行蝕刻除去。
藉由將金屬箔施行蝕刻除去，而從絕緣基板表面將粗化處理面的金屬除去。所以，金屬箔粗化處理面的凹凸形狀便轉印於絕緣基板上，在絕緣基板表面上便形成由凹凸(鑄模)所造成的粗化處理面。該凹凸(鑄模)係若金屬箔的粗化處理面呈粒狀，在絕緣基板表面上所轉印的凹凸形狀便成為多數粒狀形狀的凹部。該凹部不僅依照表面積大小，亦依照凹部表面的開口部截面積大小，將依凹部內部的開口部截面積較大部分存在的形狀形成。所以，凹部將成為錨釘效應的最佳形狀。
其次，在絕緣基板表面上附著將成為無電解電鍍核的鈀之後，再利用無電解電鍍施行電阻率較小金屬，例如厚度0.1~5μm左右銅的薄層電鍍。
接著，在薄層電鍍的電鍍層表面上除所需配線圖案以外的區域設置電鍍遮罩。電鍍遮罩係例如在電鍍層表面上設置感光性樹脂之後，便利用供所需圖案形成用的光遮罩施行曝光，經顯影而形成。
然後，藉由從上述所形成的無電解電鍍層施行供電，便在未被覆感光性樹脂的所需配線圖案區域中，施行良導電性金屬(例如銅)的電氣電鍍而形成配線。
接著，將感光性樹脂除去後，利用諸如硫酸過氧化氫系、過硫酸鹽類、或氨錯鹽類系等蝕刻液施行蝕刻，而將未由電氣電鍍層所覆蓋部分的無電解電鍍層除去。因為無電解電鍍層在相較於電氣電鍍金屬層的配線之下屬於較薄，因而蝕刻速度較快速。而，所需圖案的電氣電鍍層配線則幾乎未被蝕刻。所以，依電氣電鍍層所形成所需圖案下方的無電解電鍍層，因為電氣電鍍層的配線將成為遮罩並保護，因而未被蝕刻。最後，浸漬於過錳酸鉀與氫氧化鈉的混合液中。藉此，將附著於絕緣基板露出的表面上，且無法由上述蝕刻液施行蝕刻的鈀除去。(該方法係有如專利文獻1所揭示。)
[先行技術文獻] [專利文獻]
[專利文獻1]日本專利特開2006-196813號公報
專利文獻1有記載：銅箔的粗化處理面係在銅箔表面上，將電氣電鍍的電流設為通常的數倍而施行電鍍，即利用異常電鍍現象(焦電鍍)，而電鍍成長出粒狀銅的細微粒子。本文獻中，雖有記載：該粒子的大小、粗糙度及粒狀等綜合性粗化形狀，將成為與絕緣基板間之密接強度的重要因素，由銅箔製造商進行最佳化，且取得亦容易，但相關詳細內容卻無揭示。
本發明針對適用於供搭載諸如半導體元件、積體電路、電子零件等用的配線基板製造的合適鑄模用金屬箔進行深入鑽研，成功地提供形成頗適用於鑄模用途金屬箔之較佳形狀粗化面的金屬箔，且亦提供具有絕緣基板與配線圖案間之密接性優異，且蝕刻直線性與厚度均勻性亦均優異之配線圖案的配線基板。
習知市售電解銅箔，一般係為提高與基板間之密接性的粗化處理形狀，呈現銅粒的瘤狀，且該銅粒瘤間亦依根部緻密地緊密在一起。
本發明主要的鑄模用途表面處理金屬箔，較大特徵在於：在粗化處理面側形成具有0.1μm以上、1.0μm以下間隙之細微柱狀形狀凹凸。
本發明金屬箔的特徵在於：具有電鍍粗化表面的金屬箔，該電鍍粗化表面係對未處理金屬箔至少其中一面利用焦電鍍施行粗化鍍瘤，並對該粗化鍍瘤上施行膠囊電鍍(capsule plate)，該表面粗糙度係依JIS-B-0601規定的Rz值(以下同)為1.0μm至2.5μm，且依上述粗化鍍瘤所形成的粗化瘤，係相鄰粗化瘤間具有0.1μm以上1.0μm以下間隙的柱狀形狀。
本發明的金屬箔係對上述電鍍粗化表面施行防銹處理的金屬箔。
本發明的金屬箔係上述未處理金屬箔為軋延銅箔或電解銅箔；上述未處理銅箔至少電鍍粗化表面形成側的表面粗糙度，依Rz值計係1.0μm至2.2μm的金屬箔。
本發明金屬箔的主要用途係鑄模用途。
本發明絕緣基板係經轉印上述金屬箔的電鍍粗化表面之凹凸形狀，而形成粗化處理面的絕緣基板。
本發明的配線基板係在上述絕緣基板的粗化處理面上，形成既定配線圖案的配線基板。
本發明金屬箔之製造方法，其特徵在於：對表面粗糙度依Rz值計為1.0μm至2.2μm的未處理金屬箔，利用在硫酸-硫酸銅鍍液、焦磷酸銅鍍液或碳酸銅鍍液中加入添加金屬的鍍浴，施行焦電鍍而形成粗化鍍瘤表面，並對該粗化鍍瘤表面施行膠囊電鍍，形成表面粗糙度依Rz值計為1.0μm至2.5μm，相鄰粗化瘤間具有0.1μm以上1.0μm以下間隙的柱狀形狀電鍍粗化表面。
本發明金屬箔之製造方法中，上述鍍液中所添加的添加金屬係鐵、鉻、鉬、鎢、以及釩與銻二者或任一者。
本發明金屬箔之製造方法中，對上述電鍍粗化面施行防銹處理。
本發明金屬箔之製造方法中，上述未處理金屬箔係軋延銅箔或電解銅箔。
依照本發明金屬箔之製造方法施行粗化處理的金屬箔，主要用途係鑄模用途。
本發明金屬箔主要係因為在鑄模用途中的投錨效果(利用鑄模的錨釘效應)優異，因而僅降低後續步驟施行無電解電鍍時的電鍍量成本。此外，本發明的金屬箔因為絕緣基板與配線圖案間之密接性優異，因而在電路製作時的細線電路蝕刻步驟中，蝕刻直線性優異。所以，本發明在製造供搭載諸如半導體元件、積體電路、電子零件等用的配線基板時，具有優異效果。
本發明的金屬箔係不銹鋼箔、鋁箔、銅箔等，特別係只要屬於鑄模用途的箔且可蝕刻的金屬箔便可。
以下，針對本發明，就金屬箔係以預估需求較多的電解銅箔為例進行詳細說明。另外，相關軋延銅箔亦可獲得同樣的結果，因而省略詳細說明。
本發明所使用電鍍粗化表面形成前的電解銅箔(以下稱「未處理銅箔」)，係單重厚度60g/m2 至153g/m2 (相當於公稱厚度9~18μm)，且厚度方向的結晶構造呈細微粒(細微結晶)。「單重厚度」係「單重(每單位面積的重量)」除以「銅比重(8.9)」的理論厚度(即，「單重厚度」=「單重」/「銅比重(8.9)」)。而，「公稱厚度」係指實測厚度。
將未處理銅箔的單重厚度設為60g/m2 至153g/m2 範圍內的理由係將未處理箔施行粗化處理、或將粗化處理箔積層於絕緣基板上之時的處置性，且利用蝕刻將箔除去時的蝕刻處理容易性等特性均優異之緣故所致。
對該未處理銅箔施行焦電鍍。在施行焦電鍍的鍍浴中，於硫酸-硫酸銅鍍液、焦磷酸銅鍍液或碳酸銅鍍液任一基本鍍液組成中，添加金屬添加劑。金屬添加劑係添加Fe(鐵)、Mo(鉬)、Cr(鉻)、W(鎢)、以及V(釩)或Sb(銻)任一者或二者。
藉由對未處理銅箔表面，於上述鍍浴的極限電流密度附近施行焦電鍍，而形成細微結晶的瘤狀柱狀形狀。因為在焦鍍浴中將Fe(鐵)、Mo(鉬)、Cr(鉻)、W(鎢)依如下述添加既定量，因而細微複數柱狀形狀便形成有設計間隙狀態。此外，藉由V(釩)或Sb(銻)，當形成單面處理箔時，便可提升耐藥性。相關電鍍方法的詳細內容，容後述。
接著，依照利用焦電鍍施行粗化鍍瘤而形成的粗化鍍瘤表面，為使瘤狀細微柱狀形狀的銅粒不會輕易地脫落，便施行平滑電鍍(所謂膠囊電鍍)，而形成表面粗化銅箔、或鑄模用途銅箔(以下簡稱「鑄模用銅箔」)。相關膠囊電鍍方法，容後述。
上述膠囊電鍍係施行所完成電鍍粗化表面的粗化處理形狀，依JIS-B-0601所規定Rz值(以下同)為1.0μm以上、2.5μm以下，即便銅粒施行膠囊電鍍後，仍可保持細微柱狀形狀(柱狀)，該柱狀間具有0.1μm以上、1.0μm以下的柱狀間隙。
依如上述所製得鑄模用銅箔，如前述，首先將以鑄模用銅箔為積層對象的絕緣基板，積層於例如環氧基材或聚醯亞胺樹脂或有機薄膜上。然後，將該鑄模用銅箔利用蝕刻而完全溶解除去，便在絕緣基板表面形成具有柱狀間隙的細微柱狀鑄模。即，轉印鑄模用銅箔(金屬箔)的電鍍粗化表面之凹凸形狀，而在絕緣基板上形成粗化處理面。然後，在該絕緣基板的粗化處理面上，利用電鍍處理形成金屬膜後，再針對該金屬膜實施濕式蝕刻處理而施行圖案加工，藉由形成既定配線圖案，便形成配線基板。
習知鑄模用途就頻度較高的市售單面粗化處理銅箔，一般係表面凹部呈研缽狀，且銅粒瘤間依根部緻密地緊密在一起。因而，投錨效果(利用鑄模的錨釘效應)差，無電解電鍍時的電鍍量會變多，導致成本提升。且，爾後的電路製作時，會造成細線電路蝕刻步驟中的蝕刻直線性亦差之結果。
主要用途為鑄模用的本發明銅箔，係形成粗化處理面側具有0.1μm以上、1.0μm以下間隙的細微柱狀形狀。因而，藉由使用該銅箔，便可在絕緣基板表面上，依均勻且凹程度健全的間隔與形狀，輕易地形成投錨效果(利用鑄模的錨釘效應)優異之凹凸(鑄模)。所以，可將後續步驟的無電解電鍍時之電鍍量節省至最小極限，在後續的電路製作時，於細線電路蝕刻步驟中的蝕刻直線性優異。所以，可提供頗適用於製造供搭載半導體元件、積體電路、電子零件等用的配線基板製造之鑄模用銅箔，具有粗化面的表面處理銅箔。
對銅箔表面施行的細微柱狀形狀(粗化處理形狀)，係使表面粗糙度依Rz值計為1.0μm以上、2.5μm以下的狀態形成。
藉由依此規範，便可在不致殘留不需要蝕刻殘渣的情況下，依細微柱狀在絕緣基板表面上形成具有柱狀間隙的鑄模。
在此，當Rz(相當於鑄模深度)小於1.0μm的情況，就耐熱可靠度的觀點，會有發生不良情況的顧慮。而，當Rz超過2.5μm的情況，在絕緣基板表面上所形成凹部的大小會變大，當電路形成時會有構成障礙的可能性。因而，鑄模用銅箔的粗化處理形狀，特佳係依Rz值計為1.0μm以上、2.5μm以下。
本發明中，在鑄模用銅箔的粗化處理面側，形成具有0.1μm以上、1.0μm以下間隙的細微柱狀形狀。
電鍍粗化處理前的銅箔係具有細微粒結晶構造。「具有細微粒結晶構造的銅箔」，係指施行粗化處理前的表面粗度，依Rz值計為1.0μm以上、2.2μm以下之光澤形狀銅箔。藉由對具有細微粒結晶構造的銅箔施行粗化瘤處理，便可設計具有上述間隙的粗化形狀。即，藉由具有柱狀結晶的一般電解銅箔基底施行粗化瘤處理，係較難形成本發明的鑄模形狀。
本發明中，將未處理銅箔的表面粗度依Rz值計，規定在1.0μm以上的理由，係Rz值小於1.0μm的未處理銅箔，在製箔步驟中的生產性極低，並不適用為工業用材料。且，當Rz值超過2.2μm時，在焦電鍍步驟中，初期電鍍的銅粒子將集中並附著(電鍍)於粗度較高的前端，結果成為樹枝狀極脆的粗化，為能形成健全狀態，便必需過度施行下一步驟的平滑電鍍。結果，無法獲得當作鑄模用的適當凹凸間隔，或當施行蝕刻時，樹枝狀前端會成為基板內的殘渣，導致引發遷移不良情況的顧慮頗高。因而，將未處理銅箔的表面粗度依Rz值計，規定在2.2μm以下。
將本發明施行粗化鍍瘤，Rz(相當於鑄模深度)為1.0μm以上、2.5μm以下，且粗化瘤間的間隙為0.1μm以上、1.0μm以下之鑄模用銅箔，貼合於絕緣基板上。然後，在下一步驟中，利用施行為將銅箔除去的過錳酸處理等處理，而施行潔淨化處理，便在不致損及該鑄模形狀的情況下，對絕緣基板面施行拋光。然後，在該絕緣基板面上利用無電解電鍍形成超極薄銅膜，再對該超極薄銅膜表面施行電解鍍銅處理。依此，便可輕易地形成密接性優異，且蝕刻直線性、厚度均勻性均優異的極薄銅箔層。
本發明的鑄模用銅箔係使用表面粗度依Rz值計為1.0μm以上、2.2μm以下光澤形狀的銅箔，並對該表面施行粗化瘤處理。
對上述銅箔施行粗化瘤處理的焦鍍浴組成，係如下述：
‧硫酸濃度：80~120g/l
‧源自硫酸銅的銅濃度：20~30g-Cu/l、較佳23~25g-Cu/l
‧源自鉬化合物的鉬濃度：150~350mg-Mo/l
‧源自鐵化合物的鐵濃度：150~300mg-Fe/l、較佳250±50mg-Fe/l
‧源自鉻化合物的三價鉻濃度：150~300mg-Cr/l、較佳250±50mg-Cr/l
‧源自鎢化合物的鎢濃度：0.1~20mg-Cr/l、較佳10±2.5mg-W/l
‧源自釩化合物或銻化合物的釩濃度或銻濃度：50~200mg-V/l或50~200mg-Sb/l、較佳150±30mg-V/l或150±30mg-Sb/l
‧源自氯化合物的氯濃度：0.1~2.0mg-Cl/l、較佳0.1~0.5mg-Cl/l
使用該鍍浴，依下述電鍍條件施行焦電鍍處理：
‧浴溫：20~30℃、較佳23.5~25.5℃、
‧電流密度：直流整流，25~35A/dm2 、較佳28±1.5A/dm2
施行焦電鍍的銅箔表面，係只要電解電鍍製箔不管係靠從陰極滾筒表面上拉剝之一側的面(光澤面)，或靠液面側之一面(粗糙面)任一者，表面粗度依Rz值計為1.0μm以上2.2μm以下的面便可，其餘並無限制。
當一般利用柱狀結晶構造進行製箔的電解銅箔時，最好使用光澤面側。但是，當利用細微結晶進行製箔的雙面係平滑銅箔(例如古河電氣工業股份有限公司所製造電解銅箔的WS箔)時，相較於光澤面之下，粗糙面較富平滑性。因而，當使用該WS箔時，對平滑的粗糙面側施行焦電鍍，接著施行膠囊電鍍處理，而施行健全的粗化瘤處理，便可製成依Rz值計2.5μm以下，且粗化瘤的瘤間隙在0.1μm以上1.0μm以下形狀的粗化面。
其次，對依上述焦電鍍所形成粗化瘤處理形狀的表面，在下述條件下施行平滑膠囊電鍍：
‧硫酸濃度：80~120g/l
‧源自硫酸銅的銅濃度：40~60g-Cu/l、較佳50±2.5g-Cu/l
‧浴溫：45~60℃、較佳55±2.5℃
‧電流密度：直流整流，18~25A/dm2 、較佳20±2.5A/dm2
依此藉由對粗化瘤處理面施行平滑膠囊電鍍處理，便可達成不會粉落的牢固且健全柱狀形狀。
然後，對該銅箔施行防銹處理的有機防銹處理、鉻酸處理、鎳處理或鋅處理，便可形成鑄模用粗化處理銅箔。
有機防銹劑較佳係苯并三唑(1,2,3-Bnzotriazole[通稱：BTA])，亦可為市售衍生物。處理量係只要施行在JIS-Z-2371所規定的鹽水噴霧試驗(鹽水濃度：5%-NaCl、溫度35℃)條件下，於24小時內，表面均不會發生氧化銅變色程度的浸漬處理便可。
鎳處理防銹的情況，附著Ni金屬施行定量分析的量係只要0.06~0.12mg-Ni/dm2 (每10cm的分析值)便可。當粗化處理面側超過0.12mg/dm2 的情況，發生遷移不良情況的顧慮會提高，因而最好避免。且，小於0.06mg-Ni/dm2 時，便無法獲得充分地防銹效果。
當鋅處理防銹的情況，附著Zn金屬施行定量分析的量係只要0.15~0.35mg-Zn/dm2 (每10cm的分析值)便可。即便粗化處理面側超過0.35mg/dm2 ，僅會因擴散效果導致表面黃銅化，雖不會有特別的障礙，但適當的上限量最好0.35mg-Zn/dm2 。反之，若小於0.15mg-Zn/dm2 ，則經驗性會發生變色不良的情況，因而最好避免。
另外，可任意選擇對銅箔單面施行粗化處理、或雙面均施行粗化處理。
當將所獲得鑄模用銅箔(例如公稱厚度9μm的粗化處理用銅箔)，使用為例如BGA(Ball-Grid-Array)(鑄模)用途構件的情況，便將粗化處理面側與對象基材相貼合。然後，於積層後便將該銅箔全部效率佳地蝕刻除去，並利用過錳酸處理液施行清洗。另外，過錳酸處理液係具有將焦電鍍時，被取入之除銅以外的金屬殘渣予以溶解的效果。所以，過錳酸處理液係屬於能消除遷移顧慮的手段、與使健全達成後續無電解鍍銅步驟的前處理劑之最佳藥劑。
當BGA用途構件需要3μm厚度極薄銅箔的情況，只要在該基材的鑄模面上根據無電解鍍銅藥劑的製程，施行無電解鍍銅便可。且，依情況，對無電解鍍銅上利用電解電鍍附加厚度，亦可降低成本。
另外，當組合無電解電鍍與電解電鍍，對Line/Space(以下簡稱「L/S」)=20μm/20μm以下的細微配線電路施行蝕刻加工時，在無電解電鍍的結晶與電解電鍍的結晶間之界面，偶而會有發生因蝕刻液滲入導致電路不良情況，因而在細線加工時必需留意。
以上，未處理金屬箔係以電解銅箔為例進行說明。但是，未處理金屬箔係除電解銅箔之外，相關軋延銅箔、鋁箔、不銹鋼箔等亦均同樣的可應用。
[實施例]
其次，針對本發明實施形態，根據以下的實施例進行說明。
[實施例1]
在單重厚度107g/m2 (相當於公稱厚度12μm)且具有細微結晶粒的未處理電解銅箔之液面側，對表面粗度依Rz值計1.5μm的面上，依以下條件施行形成粗化瘤的焦電鍍。
依下述浴組成與電鍍條件施行電解處理(焦電鍍)：
‧硫酸濃度：100g/l
‧源自硫酸銅的銅濃度：23.5g-Cu/l
‧源自鉬化合物的鉬濃度：250mg-Mo/l
‧源自鐵化合物的鐵濃度：200mg-Fe/l
‧源自鉻化合物的三價鉻濃度：200mg-Cr/l
‧源自鎢化合物的鎢濃度：8.5mg-W/l
‧源自釩化合物的釩濃度：150mg-V/l
‧源自氯化合物的氯濃度：0.5mg-Cl/l
‧浴溫：24.5℃
‧電流密度：直流整流、28A/dm2
其次，為能藉由對上述焦電鍍粗化面施行平滑電鍍，而形成不會粉落的牢固且健全粗化瘤處理形狀，便依下述浴組成與電鍍條件施行膠囊電鍍：
‧硫酸濃度：100g/l
‧源自硫酸銅的銅濃度：50g-Cu/l
‧浴溫：55℃
‧電流密度：直流整流、22A/dm2
然後，將該銅箔雙面利用公知鉻酸處理液(依CrO3 濃度計，相當於3.0g/l)施行防銹處理。
將依實施例1所製得銅箔，依220℃、30kgf/cm2 、100min條件，積層於市售高周波對應絕緣基板(三菱瓦斯化學股份有限公司製)上。然後，將在該表面上積層的所有銅箔利用氯化銅蝕刻(比重：1.265；浴溫：45℃)完全溶解除去，並充分施行水洗洗淨。接著，使用日本MacDermid股份有限公司製去膠渣製程步驟液(MacuDizer 9204、9275、9276、9279)，對鑄模部施行所謂的過錳酸蝕刻，並充分施行水洗洗淨。然後，對該表面根據公知增厚用無電解鍍銅製程(日立製作所AP2製程)，形成厚度約3.0μm的銅膜。
其次，在該具有無電解銅膜的基板之銅膜表面上，形成L/S=50μm/50μm的蝕刻測試用細線電路，並利用光學顯微鏡觀察經蝕刻後的電路直線性(參照第1(A)圖)。然後，利用EPMA實施構成遷移原因的金屬殘渣(特別係銅)的粗糙觀察(參照第1(B)圖)。結果如表1所示。
再者，測定銅膜與絕緣基板間之密接強度，結果合併記於表1中。密接強度(kN/m)的測定係對具有無電解銅膜的基板之銅膜表面，使用公知硫酸-硫酸銅浴，鍍厚出35μm厚度，並在經鍍厚的表面上，利用經UV照射而硬化的UV油墨與網版施行圖案印刷形成0.1m/m寬度的圖案，並根據JIS-C-6481測定依照蝕刻所獲得的該圖案。
更，針對處理表面的粗化瘤間隔、與有無，就利用實體顯微鏡的倍率所拍攝截面照片(參照第1(C)圖)之粗化瘤最外側輪廓的間隔，使用JIS規格合格的市售微測游標卡尺進行實測，並依據倍率進行換算而求取間隔。此處，如第1(C)圖所示，藉由在處理表面上分散銅粒子並附著，而電鍍成長出樹枝狀，便依相隔間隔形成複數柱狀形狀。複數柱狀形狀係形成隨遠離處理表面而寬度逐漸變狹窄狀態。因而，依如上述進行該柱狀形狀的底部間隔的實測。該測定結果合併記於表1。
表1所示蝕刻後的電路直線性判定，係依光學顯微鏡的觀察結果實施。判定基準係如第1(A)圖所示，將顯微鏡照片中，蝕刻面大致呈直線者評為「◎」，將略難具直線性但實用上不會構成問題者評為「△」，將實用上會有問題者評為「×」。
因銅殘渣所造成粗糙的觀察，係如第1(B)圖所示，將依EPMA觀察完全無法確認到銅殘渣者評為「◎」，將略可確認到者評為「○」，將略有殘渣存在但實用上不會構成問題者評為「△」。
相關處理表面的粗化瘤間隔、與有無，如第1(C)圖所示，就利用實體顯微鏡的倍率所拍攝截面照片之粗化瘤最外側輪廓的間隔，使用JIS規格合格的市售微測游標卡尺進行實測，並依據倍率進行換算而求取間隔間的距離。
[實施例2]
實施例1所使用具有細微結晶粒的未處理銅箔之單重厚度係63g/m2 (相當於公稱厚度7μm)。除此點之外，其餘就焦電鍍條件、膠囊電鍍條件及防銹處理條件，均完全如同實施例1般的實施各處理，評估測定結果合併記於表1。
[實施例3]
實施例1所使用具有細微結晶粒的未處理銅箔之單重厚度係153g/m2 (相當於公稱厚度18μm)。除此點之外，其餘就焦電鍍條件、膠囊電鍍條件及防銹處理條件，均完全如同實施例1般的實施各處理，評估測定結果合併記於表1。
[實施例4]
對厚度為單重厚度107g/m2 (相當於公稱厚度12μm)，且具有細微結晶粒的未處理電解銅箔靠液面側之表面粗度依Rz值計1.5μm之一面，依照以下的浴組成與電鍍條件施行形成粗化瘤的焦電鍍。
在此，對下述基本浴，依成為下述濃度方式使各化合物溶解後，再利用工業用濃硫酸將pH調整為1.2，而形成焦磷酸銅電解鍍浴。
‧基本浴：依來自焦磷酸銅的銅濃度為23.5g-Cu/l進行溶解的溶液中，添加焦磷酸鉀(焦磷氧化合物)300g/l
‧源自鉬化合物的鉬濃度：250mg-Mo/l
‧源自鐵化合物的鐵濃度：200mg-Fe/l
‧源自鉻化合物的三價鉻濃度：200mg-Cr/l
‧源自鎢化合物的鎢濃度：8.5mg-W/l
‧源自釩化合物的釩濃度：150mg-V/l
‧源自氯化合物的氯濃度：0.5mg-Cl/l
然後，使用上述組成的焦磷酸電解鍍浴，依下述條件實施電解處理(焦電鍍)。
‧液溫：28.5℃
‧電流密度：直流整流、32A/dm2
焦電鍍以後的膠囊電鍍亦是可為焦磷酸銅浴，但本實施例則依完全如同實施例1相同的膠囊電鍍條件、防銹處理條件施行處理。評估測定結果合併記於表1。
[實施例5]
在厚度為單重厚度107g/m2 (相當於公稱厚度12μm)，且具有細微結晶粒的未處理電解銅箔靠液面側，表面粗度依Rz值計1.5μm之一面上，依以下的條件施行形成粗化瘤的焦電鍍。
在此，對下述基本浴，依成為下述濃度的方式添加各化合物，而形成碳酸鋼電解鍍浴。
‧基本浴：依來自碳酸銅的銅濃度為23.5g-Cu/l方式溶解，利用工業用濃硫酸將pH調整為1.2
‧源自鉬化合物的鉬濃度：250mg-Mo/l
‧源自鐵化合物的鐵濃度：200mg-Fe/l
‧源自鉻化合物的三價鉻濃度：200mg-Cr/l
‧源自鎢化合物的鎢濃度：8.5mg-W/l
‧源自釩化合物的釩濃度：150mg-V/l
‧源自氯化合物的氯濃度：0.5mg-Cl/l
然後，使用該碳酸鋼電解鍍浴，依下述條件施行電解電鍍處理(焦電鍍)。
‧浴溫：28.5℃
‧電流密度：直流整流、32A/dm2
焦電鍍以後的膠囊電鍍條件、防銹處理條件，完全如同實施例1般的施行各處理，評估測定結果合併記於表1。
[實施例6]
取代未處理金屬箔，改為使用工業用通用軋延鋁箔，且單重量：68g/m2 (相當於公稱厚度25μm)。又，在焦電鍍前，對其表面利用25g/l氫氧化鈉液(浴溫度：85℃)施行表面脫脂洗淨。然後，如同施行健全焦電鍍，利用在醋酸酸性浴中溶解50g/l氧化鋅的溶液，對已施行過焦電鍍處理之一面施行0.35mg-Zn/dm2 鋅電鍍前處理。除該等事項之外，就焦電鍍處理條件、膠囊電鍍條件、及防銹處理條件均完全如同實施例1般的施行各處理，評估測定結果合併記於表1。
[比較例1]
當施行實施例1形成粗化瘤的焦電鍍處理時，在該浴中並未使用添加金屬、及添加物的鉬、鐵、鉻、鎢、釩、氯。除該等事項之外，其餘均如同實施例1的膠囊電鍍與防銹處理，並施行同樣的評估測定，結果合併記於表1。
[比較例2]
取代實施例1所使用具有細微結晶粒的未處理銅箔，改為使用公稱12μm厚度，且具有一般柱狀結晶的市售單面粗化處理電解銅箔(古河電氣工業股份有限公司製GTS-MP-12μm箔)。除該等事項之外，就焦電鍍處理條件、膠囊電鍍條件、及防銹處理條件均如同實施例1般的施行各處理，評估測定結果合併記於表1。
[比較例3]
對高周波對應核心基板的單面，依照通用濺鍍工法形成大約0.5μm厚度的超薄厚銅膜之材料，對超薄銅膜表面使用公知硫酸-硫酸銅浴，依電解鍍厚出總計5.0μm與35μm厚度的膜。然後，施行如同實施例相同的評估與測定，結果合併記於表1。
由上述表1所示結果得知，根據本發明的方法，相較於各比較例之下，可形成電路蝕刻直線性優異、亦無電路間遷移的顧慮，密接強度亦具備有所使用構件的必要充分強度，較習知工法所獲得極薄銅膜更加提升品質的金屬配線膜。
再者，利用無電解鍍銅可形成銅結晶呈緻密且厚度均勻性優異的良好銅薄膜。因而，可提升積體電路等的製造製程良率，俾可提升品質，不論濺鍍法或半蝕刻法均可廉價地製造提供能消除細微配線因遷移所造成不良情況的極薄銅箔。
◎‧‧‧極良好(最佳)
○‧‧‧良好
△‧‧‧實用上無障礙
×‧‧‧有障礙
第1圖：(A)係表示判斷蝕刻後電路直線性基準(水準)的照片；(B)係利用EPMA(X射線電子微探分析儀；Electron Probe Micro-Analysis)施行殘渣銅粗糙判斷基準(水準)的照片；(C)係粗化瘤間隙的說明照片。
◎．．．極良好(最佳)
○．．．良好
△．．．實用上無障礙
×．．．有障礙

Claims (12)

  1. 一種金屬箔，其特徵在於：具有電鍍粗化表面的金屬箔，該電鍍粗化表面係對至少電鍍粗化表面形成側的表面粗糙度為依Rz值計係1.0μm至2.2μm之未處理金屬箔至少其中一面利用焦電鍍施行粗化鍍瘤，並對該粗化鍍瘤上施行膠囊電鍍，該表面粗糙度依Rz值計為1.0μm至2.5μm，且依上述粗化鍍瘤所形成的粗化瘤，係相鄰粗化瘤間具有0.1μm以上1.0μm以下間隙的柱狀形狀。
  2. 如申請專利範圍第1項之金屬箔，其中，對上述電鍍粗化表面施行防銹處理。
  3. 如申請專利範圍第1項之金屬箔，其中，上述未處理金屬箔為軋延銅箔或電解銅箔。
  4. 如申請專利範圍第3項之金屬箔，其中，上述未處理銅箔的單重厚度係60g/m2 至153g/m2 。
  5. 如申請專利範圍第1至4項中任一項之金屬箔，係鑄模用途。
  6. 一種絕緣基板，經轉印申請專利範圍第5項之金屬箔的上述電鍍粗化表面之凹凸形狀，而形成粗化處理面。
  7. 一種配線基板，在申請專利範圍第6項之絕緣基板的上述粗化處理面上，形成既定配線圖案。
  8. 一種金屬箔之製造方法，對表面粗糙度依Rz值計為1.0μm至2.2μm的未處理金屬箔，利用在硫酸-硫酸銅鍍 液、焦磷酸銅鍍液或碳酸銅鍍液中加入添加金屬的鍍浴，施行焦電鍍而形成粗化鍍瘤表面，並對該粗化鍍瘤表面施行膠囊電鍍，形成表面粗糙度依Rz值計為1.0μm至2.5μm，相鄰粗化瘤間具有0.1μm以上1.0μm以下間隙的柱狀形狀電鍍粗化表面。
  9. 如申請專利範圍第8項之金屬箔之製造方法，其中，上述鍍液中所添加的添加金屬係鐵、鉻、鉬、鎢、以及釩與銻二者或任一者。
  10. 如申請專利範圍第8項之金屬箔之製造方法，其中，對上述電鍍粗化面施行防銹處理。
  11. 如申請專利範圍第8項之金屬箔之製造方法，其中，上述未處理金屬箔係軋延銅箔或電解銅箔。
  12. 如申請專利範圍第8至11項任一項之金屬箔之製造方法，其中，所處理的金屬箔係鑄模用途。
TW099104652A 2009-02-13 2010-02-12 A metal foil, a method for manufacturing the same, an insulating substrate, and a wiring substrate TWI432615B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009031025 2009-02-13

Publications (2)

Publication Number Publication Date
TW201037104A TW201037104A (en) 2010-10-16
TWI432615B true TWI432615B (zh) 2014-04-01

Family

ID=42561849

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099104652A TWI432615B (zh) 2009-02-13 2010-02-12 A metal foil, a method for manufacturing the same, an insulating substrate, and a wiring substrate

Country Status (5)

Country Link
JP (1) JP5435505B2 (zh)
KR (1) KR101256086B1 (zh)
CN (1) CN102317510B (zh)
TW (1) TWI432615B (zh)
WO (1) WO2010093009A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5885054B2 (ja) * 2010-04-06 2016-03-15 福田金属箔粉工業株式会社 銅張積層板用処理銅箔及び該処理銅箔を絶縁性樹脂基材に接着してなる銅張積層板並びに該銅張積層板を用いたプリント配線板。
KR101871029B1 (ko) 2010-09-27 2018-06-25 제이엑스금속주식회사 프린트 배선판용 구리박, 그 제조 방법, 프린트 배선판용 수지 기판 및 프린트 배선판
US9955583B2 (en) 2013-07-23 2018-04-24 Jx Nippon Mining & Metals Corporation Surface-treated copper foil, copper foil with carrier, substrate, resin substrate, printed wiring board, copper clad laminate and method for producing printed wiring board
JP6166614B2 (ja) * 2013-07-23 2017-07-19 Ｊｘ金属株式会社 表面処理銅箔、キャリア付銅箔、基材、プリント配線板、プリント回路板、銅張積層板及びプリント配線板の製造方法
WO2015111756A1 (ja) * 2014-01-27 2015-07-30 三井金属鉱業株式会社 粗化処理銅箔、銅張積層板及びプリント配線板
JP6261037B2 (ja) * 2014-02-06 2018-01-17 古河電気工業株式会社 高周波回路用銅箔、銅張積層板及びプリント配線板
US10418636B2 (en) 2014-06-06 2019-09-17 Uacj Corporation Current-collector metal foil, current collector, and current-collector-metal-foil manufacturing method
JP2017133105A (ja) * 2017-03-06 2017-08-03 Ｊｘ金属株式会社 キャリア付銅箔、プリント配線板、プリント回路板、銅張積層板及びプリント配線板の製造方法
EP3683809B1 (en) * 2018-03-14 2023-09-13 Lg Chem, Ltd. Embedded-type transparent electrode substrate and method for manufacturing same
KR102647658B1 (ko) * 2018-03-27 2024-03-15 미쓰이금속광업주식회사 조화 처리 구리박, 캐리어를 구비한 구리박, 동장 적층판 및 프린트 배선판
TWI740515B (zh) 2019-12-23 2021-09-21 長春人造樹脂廠股份有限公司 液晶高分子膜及包含其之積層板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226575A (ja) * 1994-02-14 1995-08-22 Hitachi Chem Co Ltd プリント配線板の製造法
JP2004263300A (ja) * 2003-02-12 2004-09-24 Furukawa Techno Research Kk ファインパターンプリント配線用銅箔とその製造方法
JP4354271B2 (ja) * 2003-12-26 2009-10-28 三井金属鉱業株式会社 褐色化表面処理銅箔及びその製造方法並びにその褐色化表面処理銅箔を用いたプラズマディスプレイの前面パネル用の電磁波遮蔽導電性メッシュ
TW200535259A (en) * 2004-02-06 2005-11-01 Furukawa Circuit Foil Treated copper foil and circuit board
JP2006103189A (ja) * 2004-10-06 2006-04-20 Furukawa Circuit Foil Kk 表面処理銅箔並びに回路基板
JP2006196813A (ja) * 2005-01-17 2006-07-27 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法

Also Published As

Publication number Publication date
WO2010093009A1 (ja) 2010-08-19
CN102317510A (zh) 2012-01-11
JPWO2010093009A1 (ja) 2012-08-16
TW201037104A (en) 2010-10-16
CN102317510B (zh) 2014-12-03
KR20110094187A (ko) 2011-08-22
KR101256086B1 (ko) 2013-04-23
JP5435505B2 (ja) 2014-03-05

Similar Documents

Publication Publication Date Title
TWI432615B (zh) A metal foil, a method for manufacturing the same, an insulating substrate, and a wiring substrate
KR101090199B1 (ko) 미세 패턴 프린트 배선용 동박과 그 제조방법
TWI699459B (zh) 表面處理銅箔及使用其之積層板、附載體銅箔、印刷配線板、電子機器、以及印刷配線板之製造方法
KR100547513B1 (ko) 캐리어박 구비 전해동박 및 그 제조방법과 그 캐리어박구비 전해동박을 사용한 동 클래드 적층판
TWI479958B (zh) Copper foil for printed wiring board and manufacturing method thereof
US20120148862A1 (en) Copper Foil for Printed Circuit Board and Copper Clad Laminate for Printed Circuit Board
KR101705403B1 (ko) 2층 플렉시블 기판, 및 2층 플렉시블 기판을 기재로 한 프린트 배선판
WO2009145207A1 (ja) 銅箔の粗化処理方法及びその粗化処理方法で得られるプリント配線板用銅箔
KR20060052031A (ko) 표면 처리 동박 및 회로 기판
TW201710079A (zh) 粗化處理銅箔、覆銅層壓板及印刷配線板
US20110300401A1 (en) Rolled Copper Foil or Electrolytic Copper Foil for Electronic Circuit, and Method of Forming Electronic Circuit using same
US20110259848A1 (en) Rolled Copper Foil or Electrolytic Copper Foil for Electronic Circuit, and Method of Forming Electronic Circuit Using Same
JP3250994B2 (ja) 電解銅箔
JPH09217193A (ja) 非シアン化物真鍮めっき浴混合物、真鍮層を有する金属箔の製造方法、及び非シアン化物真鍮めっき浴の使用方法
WO2011086972A1 (ja) 電子回路及びその形成方法並びに電子回路形成用銅張積層板
EP2620530A1 (en) Method for manufacturing copper foil for printed circuit board and copper foil for printed circuit board
JP2012087388A (ja) 表面処理銅箔及び銅張積層板
JP2005288856A (ja) キャリア箔付電解銅箔及びその製造方法並びにそのキャリア箔付電解銅箔を用いた銅張積層板
JP2011174132A (ja) プリント配線板用銅箔
JP3812834B2 (ja) キャリア箔付電解銅箔並びにその製造方法及びそのキャリア箔付電解銅箔を用いた銅張積層板
JP7449921B2 (ja) プリント配線板用金属箔、キャリア付金属箔及び金属張積層板、並びにそれらを用いたプリント配線板の製造方法
JP2014172179A (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
JP5575320B2 (ja) キャリア付き銅箔
JP5481586B1 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及びプリント配線板の製造方法
JP6329727B2 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法