CN116190022B

CN116190022B - 一种复合基材及电路板

Info

Publication number: CN116190022B
Application number: CN202310444627.5A
Authority: CN
Inventors: 苏陟
Original assignee: Zhuhai Dachuang Electronics Co ltd; Guangzhou Fangbang Electronics Co Ltd
Current assignee: Zhuhai Dachuang Electronics Co ltd; Guangzhou Fangbang Electronics Co Ltd
Priority date: 2023-04-24
Filing date: 2023-04-24
Publication date: 2023-07-28
Anticipated expiration: 2043-04-24
Also published as: CN116190022A

Abstract

本发明提供一种复合基材及电路板，复合基材包括第一电阻层和基底层；第一电阻层层叠设置在基底层的至少一侧表面；基底层朝向第一电阻层的一侧表面具有若干凸起，基底层具有凸起的一侧表面的粗糙度Ra为0.5µm~5µm，凸起的数量为0.1×10³个/mm~3×10³个/mm。上述限定提高了沉积到基底层表面的第一电阻层的均匀性，进而提高了第一电阻层的方阻均匀性，有利于制备具有较高精度的埋入式电阻，有利于电路板乃至电子元件的性能。

Description

一种复合基材及电路板

技术领域

本发明涉及复合基材技术领域，具体涉及一种复合基材及电路板。

背景技术

随着无线通讯和电子设备的高速发展，电子设备朝着精密化、小型化和轻薄化演化，这就要求电子设备内部的元器件要尽可能的小型化、轻薄化。电子设备内部的电阻元件由带针脚的插接电阻演化为贴片电阻，再由贴片电阻演化为埋入式电阻，逐渐向轻薄化发展。埋入式电阻的应用过程大致如下：将复合基材贴附电路板上，通过刻蚀工艺刻蚀出埋入式电阻。复合基材包括基底层和位于基底层的一侧表面的电阻层，且电阻层背离基底层的一侧表面适于贴附在电路板上。

然而，现有复合基材的方阻均匀性较差，不利于制备具有较高精度的埋入式电阻。

发明内容

因此，本发明要解决的技术问题在于如何提高埋入式电阻的方阻均匀性，从而提供一种复合基材及电路板。

本发明提供一种复合基材，包括第一电阻层和基底层；所述第一电阻层层叠设置在所述基底层的至少一侧表面；所述基底层朝向所述第一电阻层的一侧表面具有若干凸起，所述基底层具有所述凸起的一侧表面的粗糙度Ra为0.5µm~5µm，所述凸起的数量为0.1×10³个/mm~3×10³个/mm。

可选的，所述基底层中所述凸起的顶部中心的轴线即为所述凸起的中心轴，相邻所述凸起的中心轴之间的水平间距为1μm~20μm。

可选的，所述基底层表面的所述凸起的分布情况如下：相邻所述凸起的中心轴之间的间距为D，2μm≤D≤11μm的凸起的数量占比为大于或等于70%。

可选的，所述基底层表面的所述凸起的分布情况如下：2μm≤D＜4μm的凸起的数量占比为10%~40%，4μm≤D＜6μm的凸起的数量占比为40%~70%，6μm≤D＜8μm的凸起的数量占比为10%~40%，8μm≤D＜11μm的凸起的数量占比为5%~20%，2μm≤D＜11μm的凸起的数量占比小于等于100%。

可选的，所述第一电阻层的厚度为5nm~3μm。

可选的，所述基底层的材料为导电材料或介质材料；所述导电材料包括铜、铝、钛、锌、铁、镍、铬、钴、银和金中的至少一种。

可选的，所述第一电阻层包括Ni、Cr、Si、P、N、Ti、Pt、Ta、Mo、Sn、O中的至少一种元素。

可选的，所述第一电阻层的材料包括NiCrSi、NiCrAlSi、NiP、AlN、NiCr、TiN、Pt、Cr、Cr-SiO、Cr-Si、Ti-Si、Ti-W、TaN、Mo、Ni-Sn中的至少一种。

可选的，所述复合基材包括位于所述第一电阻层远离所述基底层的一侧表面的膜层。

可选的，所述膜层的厚度为0.5μm~100µm。

可选的，所述膜层远离所述第一电阻层的一侧设置有导电层。

可选的，所述导电层为单层导电层或多层导电层。

可选的，所述膜层与所述导电层之间设有第二电阻层。

可选的，采用电镀、化学镀、物理气相沉积、化学气相沉积中的一种或多种工艺形成所述第一电阻层。

本发明还提供一种电路板，包括上述复合基材。

本发明技术方案，具有如下优点：

本发明提供的复合基材及电路板，通过对基底层表面的粗糙度以及凸起数量的控制，提高了沉积到基底层表面的第一电阻层的均匀性，进而提高了方阻的均匀性。此外，由此制备的电阻运用到电路基板中，具有较好的粘结效果，提高了电子设备的结构稳定性。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种复合基材的纵向截面结构示意图；

图2为图1中基底层的SEM扫描图；

图3为本发明实施例提供的一种复合基材的纵向截面SEM扫描图；

图4为本发明实施例提供的另一种复合基材的层叠关系示意图；

图5为本发明实施例提供的另一种复合基材的层叠关系示意图；

图6为本发明实施例提供的另一种复合基材的层叠关系示意图；

附图标记说明：

1-基底层；11-凸起；2-第一电阻层；3-膜层；4-导电层；5-第二电阻层。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

需要理解的是，为了提高复合基材与电路板的剥离强度，提高两者分离的难度，通常会对基底层进行处理，在基底层的一侧表面形成若干凸起，使基底层的一侧表面具有一定的粗糙度，以使沉积在基底层的粗糙表面上的电阻层相应具有粗糙表面。

申请人发现，基底层表面凸起的数量过多或过少以及基底层的粗糙度过大或过小均会导致电阻层的沉积均匀性较差，从而导致电阻层的方阻均匀性较差，现有复合薄膜的方阻均匀性约在±10%左右，不利于制备具有较高精度的埋入式电阻，影响电路板乃至电子元件的性能。具体的，凸起的数量过多，容易导致电阻材料沉积不到相邻凸起之间的区域变多，从而导致电阻层的沉积均匀性较差；而凸起的数量过少，则会导致复合基材与电路板的剥离强度较小，从而无法保证复合基材稳定固定在电路板上。

基于此，参见图1和图3，本实施例提供一种复合基材，包括：

基底层1，所述基底层1的至少一侧表面具有紧密排布的若干凸起11，所述基底层1具有所述凸起11的一侧表面的粗糙度Ra为0.5µm~5µm，所述凸起11的数量为0.1×10³个/mm~3×10³个/mm。所述基底层1具有所述凸起11的一侧表面的粗糙度Ra可优选为0.5µm~1.5µm。

第一电阻层2，所述第一电阻层2位于所述基底层1具有所述凸起11的一侧表面，第一电阻层的厚度很薄，第一电阻层的形态是覆形于基底层的形态，二者的形态基本相同；本发明基底层的粗糙度是从第一电阻层远离基底层的一侧进行测量的。图2为一种基底层的SEM扫描图，图2的放大倍数为5000倍。图3的基底层中具有凸起的一侧表面沉积有第一电阻层，但是由于第一电阻层较薄，图3中无法看出。

通过限定凸起11的数量使电阻材料能够尽量沉积到相邻凸起11之间的区域；通过限定基底层1表面的粗糙度，提高了沉积到基底层1表面的第一电阻层2的均匀性，进而提高了第一电阻层2的方阻均匀性，方阻均匀性约在±5%范围内，有利于制备具有较高精度的埋入式电阻，有利于电路板乃至电子元件的性能。此外，第一电阻层2与基底层1同形设置，即第一电阻层2表面也相应具有凸起11。通过限定上述凸起11的数量还保证了复合基材与电路板之间具有适当的剥离强度，从而保证复合基材能够稳定固定在电路板上，而不易从电路板上剥离，提高了电子设备的结构稳定性。

优选的，所述凸起11的数量为0.1×10³个/mm~2×10³个/mm。示例性的，所述凸起11的数量可以为0.1×10³个/mm、0.5×10³个/mm、1×10³个/mm、1.5×10³个/mm、2×10³个/mm或上述任意数字之间的组合而成的区间。

进一步的，垂直于所述基底层1且经过所述凸起11的顶部中心的轴线即为所述凸起11的中心轴，相邻所述凸起11的中心轴之间的水平间距为1μm~20μm；示例性的，相邻凸起11的中心轴之间的水平间距可以为1μm、2μm、3μm、4μm、5μm、6μm、7μm、8μm、9μm、10μm或20μm或上述任意数字之间的组合而成的区间。优选的，相邻所述凸起11的中心轴之间的间距为1μm~11μm。经长期实验论证，处于上述区间之内的方阻均匀性较佳。

进一步的，所述基底层表面的所述凸起的分布情况如下：相邻所述凸起的中心轴之间的间距为D，2μm≤D≤11μm的凸起的数量占比为大于或等于70%。上述分布情况减少了基底层表面缺陷的存在，使得沉积在其表面的第一电阻层缺陷也进一步减少，第一电阻层的厚度也更加均匀，最终制备的第一电阻层的方阻均匀性较优。

为了使第一电阻层的方阻均匀性更佳，所述基底层表面的凸起的分布情况如下：2μm≤D＜4μm的凸起的数量占比为10%~40%（如17%），4μm≤D＜6μm的凸起的数量占比为40%~70%（如55%），6μm≤D＜8μm的凸起的数量占比为10%~40%（如19%），8μm≤D≤11μm的凸起的数量占比为5%~20%（如9%），2μm≤D≤11μm的凸起的数量占比为100%。上述中心轴之间距离的凸起的数量占比在上述范围内制备的电阻层的方阻均匀性可得到进一步提升。

需要说明的是，本实施例中所述的“占比”是指基底层表面至少部分区域内，满足一定条件的凸起数量与上述区域内凸起总量的比值，如“2μm≤D＜4μm的凸起的数量占比为10%~40%”可以指代基底层整个表面满足2μm≤D＜4μm的凸起数量与基底层整个表面的凸起总量的比值为10%~40%，也可以指代基底层表面部分区域满足2μm≤D＜4μm的凸起数量与该区域内凸起总量的比值为10%~40%。

在本实施例中，所述第一电阻层2的厚度为5nm~3μm。优选的，所述第一电阻层2的厚度为5nm~200nm。由于所述第一电阻层2的厚度较小，使得第一电阻层2的形貌与基底层具有凸起11的一侧的表面形貌基本一致，即，所述第一电阻层2与所述基底层1同形设置；具体的，第一电阻层2表面也具有凸起11，且与基底层中凸起11相对应，尺寸也基本相同。示例性的，所述基底层1的厚度可以为2µm、4µm、6µm、8µm、10µm、12µm、14µm、16µm或18µm，所述第一电阻层2的厚度可以为10nm、25nm、50nm、75nm、100nm、125nm、150nm、175nm、200nm。

在本实施例中，基底层的材料为导电材料或介质材料，基底层可以是单层结构或由多层结构层叠而成。导电材料包括但不限于铜、铝、钛、锌、铁、镍、铬、钴、银和金中的至少一种，具体的，基底层可以为铜箔、铝箔、钛箔、锌箔、铁箔、镍箔、铬箔、钴箔、银箔或金箔，也可以为含有铜、铝、钛、锌、铁、镍、铬、钴、银和金中的至少两种的合金箔材，也可以为由铜箔、铝箔、钛箔、锌箔、铁箔、镍箔、铬箔、钴箔、银箔和金箔中的至少两种复合而成的复合基材。介质材料包括但不限于PET、PP、PS、ABF膜、BT树脂、聚丙烯酸、聚氨酯、聚酰亚胺等。具有多层结构的基底层中，不同层之间的材料可以相同，也可以不同。

第一电阻层为复合基材的关键功能层，用于实现埋入式电阻的电阻功能。第一电阻层可以根据不同功能的需要而选用不同的材料，进而具有不同的电阻特性。具体的，所述第一电阻层的材料包括Ni、Cr、Si、P、N、Ti、Pt、Ta、Mo、Sn、O中的至少一种元素。具体的，材料可以为NiCrSi、NiCrAlSi、NiP、NiCr、AlN、TiN、Pt、Cr、Cr-SiO、Cr-Si、Ti-Si、Ti-W、TaN、Mo和Ni-Sn材料中的至少一种。第一电阻层可以是单层结构或由多层结构层叠而成，具有多层结构的第一电阻层中，不同层之间的材料可以相同，也可以不同。

本实施例采用电镀、化学镀、物理气相沉积、化学气相沉积中的至少一种工艺形成第一电阻层，第一电阻层的方阻为1Ω~2000Ω。

需要说明的是，本实施例中的基底层的厚度、第一电阻层的厚度以及最大宽度等相关参数均是将复合基材样品制备成切片，然后在扫描电镜中测量得到。扫描电镜的放大倍数为2000倍~70000倍。

参见图4，作为一种可选的实施方式，所述复合基材还包括位于所述第一电阻层2远离所述基底层1的一侧表面的膜层3。一方面，膜层能够保护第一电阻层2，避免第一电阻层2被外力损伤；另一方面，在将复合基材粘附在电路板上时，膜层能够黏贴第一电阻层2和电路板，从而进一步提高复合基材与电路板之间的剥离强度，使复合基材不易从电路板上剥离，提高了电子设备的结构稳定性。此外，设置膜层后可以制备成覆箔板直接应用到PCB硬板或软板中。

具体的，所述膜层的厚度为0.5µm~100µm。示例性的，所述膜层的厚度可以为2µm、5µm、7µm、10µm、12µm、15µm、20µm、30µm、40µm、55µm、60µm、70µm、80µm、90µm或100µm。膜层选自聚苯乙烯系热塑性树脂、乙酸乙烯酯类热塑性树脂、聚酯类热塑性树脂、聚乙烯类热塑性树脂、聚酰胺类热塑性树脂、橡胶类热塑性树脂、丙烯酸酯类热塑性树脂、酚醛类热固性树脂、环氧类热固性树脂、热塑性聚酰亚胺热固性树脂、氨基甲酸酯类热固性树脂、三聚氰胺类热固性树脂、醇酸类热固性树脂、ABF树脂中的至少一种。示例性的，膜层选自改性环氧树脂、改性丙烯酸树脂、聚对苯二甲酸乙二醇酯、聚对苯二甲酸丁二醇酯、聚乙烯、聚萘二甲酸乙二醇酯、聚苯烯、聚氯乙烯、聚砜、聚苯硫醚、聚醚醚酮、聚苯醚、聚四氟乙烯、液晶聚合物、聚乙二酰脲、环氧玻璃布、BT树脂中的至少一种。膜层具体的厚度以及材料是本领域技术人员根据实际需要进行选择设置。

进一步的，参见图5，在一个实施例中，在复合基材中设置有膜层3的基础上，在膜层3远离第一电阻层2的一侧设置导电层4，进而形成含有第一电阻层的覆箔板，该覆箔板为四层结构，能够直接应用到硬板或软板中。具体的，导电层可以是单层结构或由多层结构层叠而成。即，导电层可以为铜箔、铝箔、钛箔、锌箔、铁箔、镍箔、铬箔、钴箔、银箔或金箔，也可以为含有铜、铝、钛、锌、铁、镍、铬、钴、银和金中的至少两种的合金箔材，也可以为由铜箔、铝箔、钛箔、锌箔、铁箔、镍箔、铬箔、钴箔、银箔和金箔中的至少两种复合而成的复合基材。导电层的材与基底层的材料可以相同也可以不同，本领域技术人员可以根据实际需要进行设置。

更进一步的，参见图6，在一个实施例中，在上述膜层3和导电层4之间设置有第二电阻层5，进而形成非对称结构。其中，第二电阻层的材料与第一电阻层2所使用的材料可以相同也可以不同，本领域技术人员可以根据实际需要进行设置。本实施例采用电镀、化学镀、物理气相沉积、化学气相沉积中的至少一种工艺形成第二电阻层。

需要说明的是，本实施例中的凸起是由细小晶粒堆积而成，参看图1，凸起的高度高于导电层的最低表面。

本实施例还提供一种电路板，包括上述复合基材。该电路板具有上述复合基材的全部优点，在此不再赘述。

现示例性的提供具体的实施例和对比例，以支撑本申请的技术方案的技术效果。其中，实施例和对比例中的复合基材均包括基底层和第一电阻层，所述基底层的一侧表面具有若干凸起，所述第一电阻层层叠设置在所述基底层具有凸起的一侧表面；基底层为18µm厚的铜箔，所述第一电阻层的材料为NiCr合金，第一电阻层的厚度为22nm。

实施例1

在本实施例中，基底层具有所述凸起的一侧表面的粗糙度Ra为0.8µm，凸起的数量为1.0×10³个/mm；相邻凸起的中心轴之间的间距为D，基底层表面的凸起的分布情况为：2μm≤D＜4μm的凸起的数量占比为10%，4μm≤D＜6μm的凸起的数量占比为50%，6μm≤D＜8μm的凸起的数量占比为30%，8μm≤D＜11μm的凸起的数量占比为10%。

实施例2

本实施例提供的复合基材与实施例1提供的复合基材的区别仅在于：本实施例提供的复合基材中，凸起的数量为0.1×10³个/mm。

实施例3

本实施例提供的复合基材与实施例1提供的复合基材的区别仅在于：本实施例提供的复合基材中，凸起的数量为3.0×10³个/mm。

实施例4

在本实施例中，基底层具有所述凸起的一侧表面的粗糙度Ra为0.8µm，凸起的数量为0.1×10³个/mm；相邻凸起的中心轴之间的间距为D，2μm≤D≤11μm的凸起的数量占比为70%；具体的，基底层表面的凸起的分布情况为：2μm≤D＜4μm的凸起的数量占比为10%，4μm≤D＜6μm的凸起的数量占比为40%，6μm≤D＜8μm的凸起的数量占比为10%，8μm≤D＜11μm的凸起的数量占比为10%。

实施例5

在本实施例中，基底层具有所述凸起的一侧表面的粗糙度Ra为0.8µm，凸起的数量为0.1×10³个/mm；相邻凸起的中心轴之间的间距为D，基底层表面的凸起的分布情况为：2μm≤D＜4μm的凸起的数量占比为10%，4μm≤D＜6μm的凸起的数量占比为40%，6μm≤D＜8μm的凸起的数量占比为40%，8μm≤D＜11μm的凸起的数量占比为10%。

实施例6

在本实施例中，基底层具有所述凸起的一侧表面的粗糙度Ra为0.8µm，凸起的数量为0.1×10³个/mm；相邻凸起的中心轴之间的间距为D，基底层表面的凸起的分布情况为：2μm≤D＜4μm的凸起的数量占比为40%，4μm≤D＜6μm的凸起的数量占比为45%，6μm≤D＜8μm的凸起的数量占比为10%，8μm≤D＜11μm的凸起的数量占比为5%。

实施例7

在本实施例中，基底层具有所述凸起的一侧表面的粗糙度Ra为0.8µm，凸起的数量为0.1×10³个/mm；相邻凸起的中心轴之间的间距为D，基底层表面的凸起的分布情况为：2μm≤D＜4μm的凸起的数量占比为20%，4μm≤D＜6μm的凸起的数量占比为50%，6μm≤D＜8μm的凸起的数量占比为10%，8μm≤D＜11μm的凸起的数量占比为20%。

实施例8

在本实施例中，基底层具有所述凸起的一侧表面的粗糙度Ra为0.8µm，凸起的数量为0.1×10³个/mm；相邻凸起的中心轴之间的间距为D，基底层表面的凸起的分布情况为：2μm≤D＜4μm的凸起的数量占比为10%，4μm≤D＜6μm的凸起的数量占比为70%，6μm≤D＜8μm的凸起的数量占比为15%，8μm≤D＜11μm的凸起的数量占比为5%。

对比例1

本对比例提供的复合基材与实施例1提供的复合基材的区别仅在于：本对比例提供的复合基材中，基底层具有所述凸起的一侧表面的粗糙度Ra为6µm。

对比例2

本对比例提供的复合基材与实施例1提供的复合基材的区别仅在于：本对比例提供的复合基材中，凸起的数量为4.0×10³个/mm。

对比例3

本对比例提供的复合基材与实施例1提供的复合基材的区别仅在于：本对比例提供的复合基材中，所述凸起的数量为0.05×10³个/mm。

试验例

对实施例1-8以及对比例1-3提供的复合基材进行方阻均匀性测试和剥离力测试。其中，方阻均匀性测试过程中，首先测试复合基材不同位置的方阻M，方阻测试点均匀分布在复合基材表面，且方阻测试点的数量为20个，然后计算复合基材不同位置的平均方阻值M_ave，并选择方阻最大值M_max和方阻最小值M_min，随后计算方阻均匀性上限值和方阻均匀性下限值：

方阻均匀性上限值=(M_max-M_ave)/ M_ave×100%；

方阻均匀性下限值=( M_min-M_ave)/ M_ave×100%；

测试结果参见表1：

表1不同实施例的方阻均匀性上限值和下限值对比表

可见，本实施例中的技术方案方阻均匀性更加突出，性能更加稳定。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims

1.一种复合基材，其特征在于，包括第一电阻层和基底层；所述第一电阻层层叠设置在所述基底层的至少一侧表面；第一电阻层的方阻为1Ω~2000Ω；所述基底层朝向所述第一电阻层的一侧表面具有若干凸起，所述基底层具有所述凸起的一侧表面的粗糙度Ra为0.5µm~5µm，所述凸起的数量为0.1×10³个/mm~3×10³个/mm；

所述基底层表面的所述凸起的分布情况如下：相邻所述凸起的中心轴之间的间距为D，2μm≤D＜4μm的凸起的数量占比为10%~40%，4μm≤D＜6μm的凸起的数量占比为40%~70%，6μm≤D＜8μm的凸起的数量占比为10%~40%，8μm≤D＜11μm的凸起的数量占比为5%~20%，2μm≤D＜11μm的凸起的数量占比小于等于100%。

2.根据权利要求1所述的复合基材，其特征在于，所述基底层中所述凸起的顶部中心的轴线即为所述凸起的中心轴，相邻所述凸起的中心轴之间的水平间距为1μm~20μm。

3.根据权利要求1所述的复合基材，其特征在于，所述第一电阻层的厚度为5nm~3μm。

4.根据权利要求1所述的复合基材，其特征在于，所述基底层的材料为导电材料或介质材料。

5.根据权利要求1所述的复合基材，其特征在于，所述复合基材包括位于所述第一电阻层远离所述基底层的一侧表面的膜层。

6.根据权利要求5所述的复合基材，其特征在于，所述膜层的厚度为0.5μm~100µm。

7.根据权利要求5所述的复合基材，其特征在于，所述膜层远离所述第一电阻层的一侧设置有导电层。

8.根据权利要求7所述的复合基材，其特征在于，所述导电层为单层导电层或多层导电层。

9.根据权利要求7所述的复合基材，其特征在于，所述膜层与所述导电层之间设有第二电阻层。

10.根据权利要求1所述的复合基材，其特征在于，采用电镀、化学镀、物理气相沉积、化学气相沉积中的一种或多种工艺形成所述第一电阻层。

11.一种电路板，其特征在于，包括权利要求1-10任一项所述的复合基材。