CN114521049A - 埋阻金属箔 - Google Patents
埋阻金属箔 Download PDFInfo
- Publication number
- CN114521049A CN114521049A CN202011300973.9A CN202011300973A CN114521049A CN 114521049 A CN114521049 A CN 114521049A CN 202011300973 A CN202011300973 A CN 202011300973A CN 114521049 A CN114521049 A CN 114521049A
- Authority
- CN
- China
- Prior art keywords
- layer
- resistive
- conductive layer
- particle clusters
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
本发明涉及印制板技术领域,公开了一种埋阻金属箔,通过设置多个间隔分布的颗粒团簇,并设置导电层,以使得颗粒团簇位于导电层与电阻层之间,避免了现有技术中由于表面粗糙度不均匀的铜箔直接与电阻层接触而导致电阻层不均匀,造成电阻层不同位置的阻值不均匀的问题,以降低电阻层的不同位置的电阻值的差异,进而便于设计高精度的隐埋电阻;另外,颗粒团簇由多个第一金属颗粒组成,相对于单个金属颗粒,增加了表面粗糙度,从而有利于增加导电层的附着力,使得导电层能够与电阻层可靠连接。
Description
技术领域
本发明涉及印制板技术领域,特别是涉及一种埋阻金属箔。
背景技术
目前,随着电子产品小型化的发展趋势,对电子产品的封装密度和体积提出了更高的要求,而将电阻等无源器件隐埋到印制板中是一种减小电子产品尺寸的有效手段。
如图1所示,其是现有的带隐埋电阻的印制板的局部结构示意图,在现有的带隐埋电阻的印制板中,铜箔层10覆盖在电阻层20上,并且铜箔层10与电阻层20紧密贴合,其中,铜箔层10用于制作电路图形。为了保证铜箔层10与电阻层20之间紧密连接,通常将铜箔层10与电阻层20相连接的那一面设置为具有一定的粗糙度,但该铜箔层10的粗糙度在微观条件下是不均匀的,从而导致电阻层20靠近铜箔层10的表面粗糙度不均匀,以使电阻层20的阻值具有不均匀性,严重影响了隐埋电阻设计精度。
发明内容
本发明实施例的目的是提供一种埋阻金属箔,其能够降低电阻层的各个区域中单位面积的电阻值的差异,进而便于设计高精度的隐埋电阻。
为了解决上述技术问题,本发明实施例提供一种埋阻金属箔,包括电阻层、导电层以及多个颗粒团簇;所述导电层与所述电阻层层叠设置;
所述颗粒团簇由多个第一金属颗粒组成,多个所述颗粒团簇间隔分布在所述电阻层的一面上,且多个所述颗粒团簇被所述导电层覆盖,或者多个所述颗粒团簇间隔分布在所述导电层的一面上,且多个所述颗粒团簇被所述电阻层覆盖。
作为优选方案,多个所述颗粒团簇均匀分布在所述电阻层或所述导电层上。
作为优选方案,所述电阻层设有颗粒团簇的一面上还设有多个间隔分布的第二金属颗粒。
作为优选方案,所述颗粒团簇包含的所述第一金属颗粒的数量为2-100个。
作为优选方案,所述颗粒团簇的高度为0.5微米~20微米。
作为优选方案,所述导电层的厚度为2微米~20微米。
作为优选方案,所述导电层包括铝、银、铜、金中的任意一种或多种。
作为优选方案,所述导电层的导电率为所述电阻层的2~1000倍。
作为优选方案,所述电阻层包括镍、铬、铂、钯、钛中的任意一种金属,或者包括镍、铬、铂、钯、钛、硅、磷中至少两种组合的合金。
作为优选方案,所述埋阻金属箔还包括介质层,所述介质层设于所述电阻层远离所述导电层的一面上。
实施本发明实施例,具有如下有益效果:
本发明实施例提供的埋阻金属箔,通过设置多个间隔分布的颗粒团簇,避免了现有技术中由于表面粗糙度不均匀的铜箔直接与电阻层接触而导致电阻层不均匀,造成电阻层的阻值不均匀的问题,以降低电阻层的不同位置电阻值的差异,进而便于设计高精度的隐埋电阻;另外,颗粒团簇由多个第一金属颗粒组成,相对于单个金属颗粒,增加了表面粗糙度,从而有利于增加导电层的附着力,使得导电层能够与电阻层可靠连接。
附图说明
图1是现有的带隐埋电阻的印制板的局部结构示意图;
图2是本发明实施例一的埋阻金属箔的结构示意图;
图3是本发明实施例一的包含介质层的埋阻金属箔的结构示意图;
图4是本发明实施例一的包含介质层的埋阻金属箔的另一种结构示意图;
图5是本发明实施例一的埋阻金属箔的制备方法的流程图;
图6为本发明实施例二的埋阻金属箔的结构示意图。
其中,10、铜箔层;20、电阻层;1、导电层;2、电阻层;3、介质层;4、颗粒团簇;5、可剥离载体层;6、介质层。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例一
请参阅图2所示,本发明实施例的埋阻金属箔包括电阻层2、导电层1以及多个颗粒团簇4;
所述颗粒团簇4由多个第一金属颗粒组成,多个所述颗粒团簇4间隔分布在所述电阻层2的一面上,且多个所述颗粒团簇4被所述导电层1覆盖。
在本发明实施例中,通过在电阻层2的一面上设置多个间隔分布的颗粒团簇4,并在电阻层2的设有颗粒团簇4的那一面上设置导电层1,以使得导电层1覆盖在电阻层2和颗粒团簇4上,避免了现有技术中由于表面粗糙度不均匀的铜箔直接与电阻层接触而导致电阻层不均匀,造成电阻层的阻值不均匀的问题,以降低电阻层不同位置的电阻值的差异,进而便于设计高精度的隐埋电阻;另外,颗粒团簇4由多个第一金属颗粒组成,相对于单个金属颗粒,增加了表面粗糙度,从而有利于增加导电层1的附着力,使得导电层1能够与电阻层2可靠连接。
需要说明的是,本发明实施例中的多个所述颗粒团簇4通过间隔分布在所述电阻层2的一个面上,避免了所述导电层1与所述电阻层2完全直接接触,同时增加了所述导电层1与所述电阻层2之间的附着力。颗粒团簇4选择间隔分布,避免颗粒团簇4的电阻率低于电阻层2的情况下,当颗粒团簇4互相粘连时,电流经由导电层1形成的导电端后流通至颗粒团簇4粘连而形成的通路,使电阻层2失去作用,影响电阻层2的使用。在本实施例中,由于多个所述颗粒团簇4间隔分布在所述电阻层2的一个面上,即各个所述颗粒团簇4互不粘连,因此多个所述颗粒团簇4不会相互导通而形成电阻。另外,在具体实施当中,由于工艺误差等因素,可能存在局部有若干个相邻的所述颗粒团簇4粘连的情况,但整体上全部颗粒团簇4并非相互粘连,对本发明方案的实施影响不大,因此本发明易于实现在所述电阻层2上形成间隔分布的颗粒团簇4,其工艺要求无需过于苛刻,有利于降低生产成本。
作为可选的实施方式,第一金属颗粒与导电层1的材料不同。第一金属颗粒与导电层1的材料不同,两者的电阻率不同,当第一金属颗粒的电阻率低于导电层1的电阻率,则埋阻金属箔形成电阻线路之后,第一金属颗粒对电阻线路的影响更小。
在一种可选的实施方式中,所述电阻层2设有颗粒团簇4的一面上还设有多个间隔分布的第二金属颗粒,所述第二金属颗粒与所述导电层1的材料不同。所述第二金属颗粒可以与所述第一金属颗粒的材料相同,也可以不同,具体可根据实际使用要求进行设置。第二金属颗粒优选设置为单个颗粒状,而非团簇状,第二金属颗粒可以与颗粒团簇4间隔、交替分布,也即是,电阻层2的一面既设置有单个颗粒状的第二金属颗粒,也设置有颗粒团簇4。颗粒团簇4的数量和第二金属颗粒的数量可以相等或不等。第二金属颗粒与颗粒团簇4交替分布的方式是,若干个间隔分布的第二金属颗粒之间,间隔分布有一个或多个颗粒团簇4,或者,若干个间隔分布的颗粒团簇4之间,间隔分布有一个或多个第二金属颗粒。同样,由于可能存在工艺误差,可能存在局部有若干个相邻的第二金属颗粒粘连的情况,但整体上第二金属颗粒间隔分布,不影响本发明方案的实施。
具体地,所述颗粒团簇4包含的所述第一金属颗粒的数量为2~100个。所述颗粒团簇4的高度H为0.5微米~20微米。颗粒团簇4的高度是在在竖直方向上,颗粒团簇4的最高点与最低点之间的距离。在具体应用中,若所述颗粒团簇4的高度过小时,则无法为所述导电层1与所述电阻层2增加良好的附着力,若所述颗粒团簇4的高度过大时,则可能导致所述导电层1产生针孔,从而影响所述导电层1的性能。本实施例的所述颗粒团簇4的高度在一定的范围内,确保了所述颗粒团簇4具有良好的增加所述导电层1与所述电阻层2之间的附着力的效果。其中,所述第一金属颗粒的数量可以根据实际使用要求进行设置,在此不做更多的赘述。
具体地,需要说明的是,所述颗粒团簇4可以随机分布在电阻层2上,而为了进一步确保所述导电层1与所述电阻层2之间的连接稳定性,本实施例中的多个所述颗粒团簇4均匀分布在所述电阻层2上。通过多个所述颗粒团簇4均匀分布在所述电阻层2上,使得导电层1与电阻层2的每一处的剥离强度接近,进一步确保了所述导电层1与所述电阻层2之间的连接稳定性。在具体实施当中,可以通过电镀工艺等常规工艺所述电阻层2上形成均匀分布或随机分布的多个颗粒团簇4,并保证各个颗粒团簇4不粘连。更进一步的,颗粒团簇4的高度设置为一致,进一步提升导电层1与电阻层2直接的附着力,使得埋阻金属箔整体更加平整。当颗粒团簇4均匀分布以及高度设置为一致,这两方面结合应用时效果更佳。
需要说明的是,本实施例公开的埋阻金属箔用于制作电阻线路,其中导电层1经过工艺制作形成导电端,电阻层2经过工艺制作形成电阻,应用时,可以先将埋阻金属箔压合在线路板上,经过工艺制作将埋阻金属箔形成电阻线路,或者是先将埋阻金属箔形成电阻线路,再将电阻线路压合在线路板上,导电端与线路板上的电器件或者线路导通,导电端与电阻导通,使得形成导通的电路。因此所述导电层1的导电率大于所述电阻层2的导电率,示例性地,所述导电层1的导电率为所述电阻层2的2~1000倍。当然,所述导电层1的导电率和所述电阻层2的导电率可以根据实际使用要求进行设置,在此不做更多的赘述。
具体地,本实施例中的所述电阻层2包括镍、铬、铂、钯、钛中的任意一种金属,或者包括镍、铬、铂、钯、钛、硅、磷中至少两种组合的合金,比如所述电阻层2可以包括镍磷合金等合金,或者镍等金属,或者包括镍金属和铬金属等不同金属的组合,或者包括镍磷合金与镍金属的组合,或者包括镍金属与硅等组合。当然,所述电阻层2还可以采用其他材料制成,在此不做更多的赘述。
具体地,本实施例中的所述导电层1包括铝、银、铜、金中的任意一种或多种。当所述导电层1由铜制成时,则所述埋阻金属箔即为埋阻铜箔产品,当然,所述导电层1还可采用其他导电性良好的材料制成,在此不做更多的赘述。本实施例中的所述导电层1的厚度为2微米~20微米。通过将所述导电层1的厚度设置为2微米~20微米,以满足印制板微细线路制作的要求,当然,所述导电层1的厚度可根据实际使用要求设置为其他数值,在此不做更多赘述。
在一种可选的实施方式中,所述埋阻金属箔还包括介质层,所述介质层设于所述电阻层2远离所述导电层1的一面上。具体地,所述介质层起承载作用,在具体实施当中,请参阅图3所示,可以在所述介质层6上形成所述电阻层2,同时所述介质层6可保护所述电阻层2。介质层6可以但不限于是聚酰亚胺(PI),此时,介质层6作为载体,在介质层6上形成电阻层2,应用到线路板中时,介质层6无需撕除。
另外一方面,如图4所示,介质层可以是可剥离载体层5,可剥离载体层可以但不限于是聚对苯二甲酸乙二醇酯(PET),当应用在线路板中时,可剥离载体层5需要撕除。容易理解的是,为了便于剥离,在可剥离载体层5上还涂覆有胶层3,也即是,在图4所示出的方案中,介质层包括了可剥离载体层5和胶层3。胶层3的厚度可以设置在10埃~100埃,胶层3为剥离层或剥离剂,使得所述可剥离载体层5和所述电阻层2之间具有良好的剥离强度,即所述可剥离载体层5不容易脱落,并且在后续使用所述埋阻金属箔时,也能很好地将所述可剥离载体层5从所述电阻层2上剥离。另外,所述胶层3还可以起到调节所述电阻层2的粗糙度的作用。
相应地,本发明实施例还提供一种印制板,所述印制板包括所述的埋阻金属箔。举例说明,在制作电阻线路时,根据预设的电阻线路图像蚀刻所述埋阻金属箔的导电层1以及电阻层2,即可得到所需的电阻线路。示例性地,当需要在印制板的某个区域设计隐埋电阻时,可以蚀刻预设区域的导电层1,以露出该预设区域的电阻层2,所述预设区域上对应的颗粒团簇4可以不进行蚀刻,也可以进行蚀刻。
请参阅图5所示,相应地,本发明实施例还提供一种埋阻金属箔的制备方法,包括:
步骤S101,形成电阻层2;
步骤S102,在所述电阻层2的一面上形成多个间隔分布的颗粒团簇4;其中,所述颗粒团簇4由多个第一金属颗粒组成;
步骤S103,在所述电阻层2形成颗粒团簇4的一面上形成导电层1;其中,所述第一金属颗粒与所述导电层1的材料不同。
在一种可选的实施方式中,所述步骤S101“形成电阻层2”,具体包括:
提供一介质层6;
在所述介质层6的一面上形成电阻层2;在具体实施当中,可以通过涂布或电镀工艺等常规工艺在介质层6上形成电阻层2。
在本实施例中,可以通过电镀工艺等常规工艺在所述电阻层2上形成多个间隔分布的颗粒团簇4。由于多个所述颗粒团簇4间隔分布在所述电阻层2的一个面上,即各个所述颗粒团簇4互不粘连。在具体实施当中,由于工艺误差等因素,可能导致若干个相邻的颗粒团簇4粘连,但影响不会很大,因此本发明易于实现在所述电阻层2上形成间隔分布的颗粒团簇4,其工艺要求无需过于苛刻,有利于降低生产成本。
在一种可选的实施方式中,在所述步骤S103“在所述电阻层2形成颗粒团簇4的一面上形成导电层1”中,可以通过电镀、涂布或真空溅射中的一种或多种工艺等常规工艺在所述电阻层2形成颗粒团簇4的一面上形成导电层1。在具体实施当中,可以结合多种工艺来形成所述导电层1,举例而言,先采用真空溅射工艺在所述电阻层2形成颗粒团簇4的一面上溅射一层金属层,再采用电镀工艺在该溅射的金属层上形成另一层金属层,两个金属层共同构成导电层1。当然,在所述电阻层2上形成所述导电层1的工艺方法比较多,在此不做更多的赘述。
综上,本发明实施例通过在电阻层2的一面上设置多个间隔分布的颗粒团簇4,并在电阻层2的设有颗粒团簇4的那一面上设置导电层1,以使得导电层1覆盖在电阻层2和颗粒团簇4上,避免了现有技术中由于表面粗糙度不均匀的铜箔直接与电阻层接触而导致电阻层不均匀,造成电阻层不同位置的阻值不均匀的问题,以降低电阻层的不同位置的电阻值的差异,进而便于设计高精度的隐埋电阻;另外,颗粒团簇4由多个第一金属颗粒组成,相对于单个金属颗粒,增加了表面粗糙度,从而有利于增加导电层1的附着力,使得导电层1能够与电阻层2可靠连接。
实施例二
如图6所示,本实施例与实施例一的区别仅在于,本实施例的多个颗粒团簇4间隔分布在导电层1的一面上,且多个所述颗粒团簇4被所述电阻层2覆盖。本实施例与实施例一所带来的技术效果相同,但是在制备方法上有所区别。本实施例其中一种可实施方式是在导电层1上形成颗粒团簇4,并另外形成电阻层2,再将导电层1设有颗粒团簇4的一面与电阻层2对贴。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和替换,这些改进和替换也应视为本发明的保护范围。
Claims (10)
1.一种埋阻金属箔,其特征在于,包括电阻层、导电层以及多个颗粒团簇;所述导电层与所述电阻层层叠设置;
所述颗粒团簇由多个第一金属颗粒组成,多个所述颗粒团簇间隔分布在所述电阻层的一面上,且多个所述颗粒团簇被所述导电层覆盖,或者多个所述颗粒团簇间隔分布在所述导电层的一面上,且多个所述颗粒团簇被所述电阻层覆盖。
2.如权利要求1所述的埋阻金属箔,其特征在于,多个所述颗粒团簇均匀分布在所述电阻层或所述导电层上。
3.如权利要求1所述的埋阻金属箔,其特征在于,所述电阻层或所述导电层设有颗粒团簇的一面上还设有多个间隔分布的第二金属颗粒。
4.如权利要求1所述的埋阻金属箔,其特征在于,所述颗粒团簇包含的所述第一金属颗粒的数量为2-100个。
5.如权利要求1所述的埋阻金属箔,其特征在于,所述颗粒团簇的高度为0.5微米~20微米。
6.如权利要求1所述的埋阻金属箔,其特征在于,所述导电层的厚度为2微米~20微米。
7.如权利要求1所述的埋阻金属箔,其特征在于,所述导电层包括铝、银、铜、金中的任意一种或多种。
8.如权利要求1所述的埋阻金属箔,其特征在于,所述导电层的导电率为所述电阻层的2~1000倍。
9.如权利要求8所述的埋阻金属箔,其特征在于,所述电阻层包括镍、铬、铂、钯、钛中的任意一种金属,或者包括镍、铬、铂、钯、钛、硅、磷中至少两种组合的合金。
10.如权利要求1-9任一项所述的埋阻金属箔,其特征在于,所述埋阻金属箔还包括介质层,所述介质层设于所述电阻层远离所述导电层的一面上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011300973.9A CN114521049A (zh) | 2020-11-19 | 2020-11-19 | 埋阻金属箔 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011300973.9A CN114521049A (zh) | 2020-11-19 | 2020-11-19 | 埋阻金属箔 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114521049A true CN114521049A (zh) | 2022-05-20 |
Family
ID=81594653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011300973.9A Pending CN114521049A (zh) | 2020-11-19 | 2020-11-19 | 埋阻金属箔 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114521049A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116137197A (zh) * | 2023-04-20 | 2023-05-19 | 广州方邦电子股份有限公司 | 一种复合基材及电路板 |
-
2020
- 2020-11-19 CN CN202011300973.9A patent/CN114521049A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116137197A (zh) * | 2023-04-20 | 2023-05-19 | 广州方邦电子股份有限公司 | 一种复合基材及电路板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9508504B2 (en) | Pressure-sensitive switch, manufacturing method for same, touch panel including pressure-sensitive switch, and manufacturing method for touch panel | |
US8003173B2 (en) | Method for forming a photoresist-laminated substrate, method for plating an insulating substrate, method for surface treating of a metal layer of a circuit board, and method for manufacturing a multi layer ceramic condenser using metal nanoparticles aerosol | |
WO1997045893A1 (en) | Anisotropic conductive film | |
JP6826197B2 (ja) | プリント配線板及びその製造方法 | |
CN114521049A (zh) | 埋阻金属箔 | |
CN214014635U (zh) | 埋阻金属箔 | |
CN114554684A (zh) | 一种复合金属箔及线路板 | |
CN214014637U (zh) | 埋阻金属箔 | |
CN214014626U (zh) | 一种埋阻金属箔 | |
CN214014634U (zh) | 埋阻金属箔 | |
JP4297617B2 (ja) | 抵抗器を製作する方法 | |
CN114521065B (zh) | 带隐埋电阻的印制板及其制备方法 | |
CN214627496U (zh) | 埋阻金属箔和印制板 | |
CN114521048A (zh) | 埋阻金属箔 | |
CN114521050A (zh) | 埋阻金属箔 | |
JP2000208881A (ja) | プリント配線板の導体パタ―ン形成方法およびプリント配線板 | |
CN114516203A (zh) | 一种埋阻金属箔 | |
US10905013B2 (en) | Printed wiring board and method for manufacturing the same | |
CN214014636U (zh) | 一种埋阻金属箔及印制板 | |
CN114521058B (zh) | 带隐埋电阻的印制板及其制备方法 | |
CN114521052A (zh) | 一种埋阻金属箔及印制板 | |
CN216673406U (zh) | 一种埋阻金属箔 | |
CN214606319U (zh) | 一种埋阻金属箔 | |
CN114521051A (zh) | 一种埋阻金属箔 | |
CN217622649U (zh) | 一种埋阻金属箔和pcb板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |