CN214014626U - 一种埋阻金属箔 - Google Patents

一种埋阻金属箔 Download PDF

Info

Publication number
CN214014626U
CN214014626U CN202022692710.9U CN202022692710U CN214014626U CN 214014626 U CN214014626 U CN 214014626U CN 202022692710 U CN202022692710 U CN 202022692710U CN 214014626 U CN214014626 U CN 214014626U
Authority
CN
China
Prior art keywords
layer
resistance
resistive
metal foil
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202022692710.9U
Other languages
English (en)
Inventor
苏陟
高强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Dachuang Electronics Co ltd
Guangzhou Fangbang Electronics Co Ltd
Original Assignee
Guangzhou Fangbang Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Fangbang Electronics Co Ltd filed Critical Guangzhou Fangbang Electronics Co Ltd
Priority to CN202022692710.9U priority Critical patent/CN214014626U/zh
Application granted granted Critical
Publication of CN214014626U publication Critical patent/CN214014626U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本实用新型涉及印制板技术领域,公开了一种埋阻金属箔,埋阻金属箔包括载体层和埋阻金属箔本体,埋阻金属箔本体包括电阻层和导电层,电阻层设于载体层和导电层之间,且导电层镀设于电阻层远离载体层的一面上。通过将导电层镀设于电阻层远离载体层的一面上,使得无需采用成品的铜箔与电阻层相压合的方式形成埋阻金属箔,因此有效地避免了现有技术中由于表面粗糙度不均匀的铜箔直接与电阻层相压合而导致电阻层表面粗糙度不均匀,进而造成电阻层各个方向的单位面积的阻值不同的问题,从而降低了电阻层的各个方向上的单位面积的电阻值的差异,进而便于设计高精度的隐埋电阻。载体层与电阻层之间可剥离,形成良好的剥离强度。

Description

一种埋阻金属箔
技术领域
本实用新型涉及印制板技术领域,特别是涉及一种埋阻金属箔。
背景技术
目前,随着电子产品小型化的发展趋势,对电子产品的封装密度和体积提出了更高的要求,而将电阻等无源器件隐埋到印制板中是一种减小电子产品尺寸的有效手段。
如图1所示,其是现有的带隐埋电阻的印制板的局部结构示意图,在现有的带隐埋电阻的印制板中,铜箔层10覆盖在电阻层20上,并且铜箔层10与电阻层20紧密贴合,其中,铜箔层10用于制作电路图形。为了保证铜箔层10与电阻层20之间紧密连接,通常将铜箔层10与电阻层20相连接的那一面设置为具有一定的粗糙度,但该铜箔层10的粗糙度在微观条件下是不均匀的,从而导致电阻层20靠近铜箔层10的表面粗糙度不均匀,电阻层20的阻值具有不均匀性,严重影响了隐埋电阻设计精度。
实用新型内容
本实用新型的目的是提供一种金属箔及印制板,其能够降低电阻层的各个区域中单位面积的电阻值的差异,进而便于设计高精度的隐埋电阻。
为了解决上述技术问题,本实用新型提供一种埋阻金属箔,包括载体层、剥离层和埋阻金属箔本体,所述埋阻金属箔本体包括电阻层和导电层,所述剥离层设在所述载体层的一面上,所述电阻层设于剥离层和所述导电层之间,且所述导电层镀设于所述电阻层远离所述载体层的一面上。
作为优选方案,所述电阻层与所述导电层之间设有间隔分布的多个第一金属颗粒和/或由多个第二金属颗粒团簇而成的金属团簇。
作为优选方案,多个所述第一金属颗粒和/或多个所述第二金属颗粒团簇而成的金属团簇均匀分布在电阻层与导电层之间。
作为优选方案,所述电阻层通过采用化学镀、物理气相沉积、化学气相沉积、蒸发镀、溅射镀、电镀和混合镀中的任意一种工艺在所述剥离层远离所述载体层的一面上形成。
作为优选方案,所述载体层和所述电阻层之间的剥离力小于3N/cm2
作为优选方案,所述导电层的厚度为2微米至20微米。
作为优选方案,所述导电层包括铝、银、铜、金中的任意一种或多种。
作为优选方案,所述导电层的导电率为所述电阻层的导电率的2-1000倍。
作为优选方案,所述电阻层包括镍、铬、铂、钯、钛中的任意一种金属,或者包括镍、铬、铂、钯、钛、硅、磷中至少两种组合的合金。
与现有技术相比,本实用新型提供一种埋阻金属箔,所述埋阻金属箔包括载体层和埋阻金属箔本体,所述埋阻金属箔本体包括电阻层和导电层,所述电阻层设于所述载体层和所述导电层之间,且所述导电层镀设于所述电阻层远离所述载体层的一面上。通过将所述导电层镀设于所述电阻层远离所述载体层的一面上,使得无需采用成品的铜箔与电阻层相压合的方式形成埋阻金属箔,因此有效地避免了现有技术中由于表面粗糙度不均匀的铜箔直接与电阻层相压合而导致电阻层表面粗糙度不均匀,进而造成电阻层各个方向的单位面积的阻值不同的问题,从而降低了电阻层的各个方向上的单位面积的电阻值的差异,进而便于设计高精度的隐埋电阻。此外,通过在载体层和电阻层之间设置剥离层,可以控制载体层与电阻层之间的剥离强度在一个合适的范围内,以使载体层和电阻层之间良好剥离,即载体层不容易脱落,并且在后续使用所述埋阻金属箔时,也能很好地将载体层从电阻层上剥离。
附图说明
图1是现有的带隐埋电阻的印制板的局部结构示意图;
图2是本实用新型实施例一提供的埋阻金属箔的结构示意图;
其中,10、铜箔层;20、电阻层;1、载体层;2、埋阻金属箔本体;21、电阻层;22、导电层;3、剥离层。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
实施例一
参见图2,是本实用新型实施例一提供的埋阻金属箔的结构示意图。
在本实用新型实施例中,所述埋阻金属箔包括载体层1、剥离层3和埋阻金属箔本体2,所述埋阻金属箔本体2包括电阻层21和导电层22,所述剥离层3设在所述载体层1的一面上,所述电阻层21设于所述剥离层3和所述导电层22之间,且所述导电层22镀设于所述电阻层21远离所述载体层1的一面上。
在本实用新型实施例中,通过将所述导电层22镀设于所述电阻层21远离所述载体层1的一面上,使得无需采用成品的铜箔与电阻层相压合的方式形成埋阻金属箔,因此有效地避免了现有技术中由于表面粗糙度不均匀的铜箔直接与电阻层相压合而导致电阻层表面粗糙度不均匀,进而造成电阻层的阻值不均匀的问题,从而降低了电阻层21各个区域的阻值的差异,进而便于设计高精度的隐埋电阻。此外,通过在载体层1和电阻层21之间设置剥离层3,可以实现剥离强度在一个合适的范围内,以使载体层1和电阻层21之间良好剥离,即载体层1不容易脱落,并且在后续使用所述埋阻金属箔时,也能很好地将载体层1从电阻层21上剥离。
在本实用新型实施例中,所述电阻层21通过采用化学镀、物理气相沉积、化学气相沉积、蒸发镀、溅射镀、电镀和混合镀中的任意一种工艺在所述剥离层3远离所述载体层1的一面上形成。需要说明的是,这里仅仅是将所述电阻层21设于所述剥离层3远离所述载体层1的一面上的一种具体实现方式,本实用新型实施例对将所述形成所述电阻层21的具体方式不做限定,本领域内的技术人员还可以根据实际应用中的具体情况采用其他方式形成所述电阻层21。
在本实用新型实施例中,为了便于将所述导电层22镀设于所述电阻层21远离所述载体层1的一面上,优选地,本实施例的所述导电层22通过采用化学镀、物理气相沉积、化学气相沉积、蒸发镀、溅射镀、电镀和混合镀中的任意一种工艺在所述电阻层21远离所述载体层1的一面上形成。
需要说明的是,这里仅仅是将所述导电层22镀设于所述电阻层21远离所述载体层1的一面上的一种具体实现方式,本实用新型实施例对将所述导电层22镀设于所述电阻层21远离所述载体层1的一面上的具体方式不做限定,本领域内的技术人员还可以根据实际应用中的具体情况采用其他方式将所述导电层22镀设于所述电阻层21远离所述载体层1的一面上。
在本实用新型实施例中,所述电阻层21与所述导电层22之间设有间隔分布的多个第一金属颗粒和/或由多个第二金属颗粒团簇而成的金属团簇。第一金属颗粒和第二金属颗粒的材料可以相同或者不同。第一金属颗粒为单独的颗粒状,第一金属颗粒间隔分布,多个第二金属颗粒组成的颗粒团簇也是间隔分布,金属团簇的数量和第一金属颗粒的数量可以相等或不等。作为优选的实施方式,第一金属颗粒与金属团簇交替分布,若干个间隔分布的第一金属颗粒之间,间隔分布有一个或多个金属团簇,或者,若干个间隔分布的金属团簇之间,间隔分布有一个或多个第二金属颗粒。
本实施例的所述电阻层21与所述导电层22之间设有间隔分布的第一金属颗粒和/或由第二金属颗粒团簇而成的金属团簇,以使得导电层22覆盖在电阻层21、第一金属颗粒和/或金属团簇上,避免了现有技术中由于表面粗糙度不均匀的铜箔直接与电阻层接触而导致电阻层不均匀,造成电阻层各个方向的单位面积的阻值不同的问题,以降低电阻层的各个方向的单位面积的电阻值的差异,进而便于设计高精度的隐埋电阻。此外,由多个第二金属颗粒组成的金属团簇相对于单个第一金属颗粒,增加了表面粗糙度,从而有利于增加导电层22的附着力,使得导电层22能够与电阻层21可靠连接。进一步的,多个所述第一金属颗粒和/或多个所述第二金属颗粒团簇而成的金属团簇均匀分布在电阻层与导电层之间。
具体地,本实施例中的所述第一金属颗粒、所述金属团簇的高度为0.5微米~20微米。在具体应用中,若所述第一金属颗粒、所述金属团簇的高度过小时,则无法为所述导电层22与所述电阻层21增加良好的附着力,若所述第一金属颗粒、所述金属团簇的高度过大时,则可能导致所述导电层22产生针孔,从而影响所述导电层22的性能。本实施例通过将所述第一金属颗粒、所述金属团簇的高度设置在0.5微米~20微米,确保了所述第一金属颗粒、所述金属团簇具有良好的增加所述导电层22与所述电阻层21之间的附着力的效果。当然,所述第一金属颗粒、所述金属团簇的高度还可以根据实际使用要求进行设置为其他数值,在此不做更多的赘述。
在本实用新型实施例中,本实施例公开的埋阻金属箔用于制作电阻线路,其中导电层22经过工艺制作形成导电端,电阻层21经过工艺制作形成电阻,应用时,可以先将埋阻金属箔压合在线路板上,经过工艺制作将埋阻金属箔形成电阻线路,或者是先将埋阻金属箔形成电阻线路,再将电阻线路压合在线路板上,导电端与线路板上的电器件或者线路导通,导电端与电阻导通,使得形成导通的电路。因此所述导电层22的导电率大于所述电阻层21的导电率。示例性地,所述导电层22的导电率为所述电阻层21的导电率的2-1000倍。当然,所述导电层22的导电率和所述电阻层21的导电率可以根据实际使用要求进行设置,在此不做更多的赘述。
在本实用新型实施例中,本实施例中的所述导电层22包括铝、银、铜、金中的任意一种或多种。当所述导电层22由铜制成时,则所述埋阻金属箔即为埋阻铜箔产品;当然,所述导电层22还可采用其他导电性良好的材料制成,在此不做更多的赘述。
此外,本实施例中的所述导电层22的厚度为2微米至20微米。通过将所述导电层22的厚度设置为2微米至20微米,以满足印制板微细线路制作的要求,当然,所述导电层22的厚度可根据实际使用要求设置为其他数值,在此不做更多赘述。
在本实用新型实施例中,本实施例中的所述电阻层21包括镍、铬、铂、钯、钛中的任意一种金属,或者包括镍、铬、铂、钯、钛、硅中至少两种组合的合金,比如所述电阻层21可以包括镍磷合金等合金,或者镍等金属,或者包括镍金属和铬金属等不同金属的组合,或者包括镍磷合金与镍金属的组合,或者包括镍金属与硅等组合。当然,所述电阻层21还可以采用其他材料制成,在此不做更多的赘述。
此外,本实施例的所述电阻层21的厚度可以根据实际使用要求设置,在此不做更多的赘述。
在本实用新型实施例中,所述载体层1为绝缘材料,通过所述载体层1可以便于形成所述电阻层21,同时可保护所述电阻层21。示例性地,所述载体层1优选但不限于由聚酰亚胺(PI)或聚对苯二甲酸乙二醇酯(PET)等材料制成。
此外,本实施例的所述载体层1的厚度可以根据实际使用要求设置,在此不做更多的赘述。
相应地,本实用新型实施例还提供一种印制板,包括上述的埋阻金属箔中的埋阻金属箔本体2。举例说明,在制作电阻线路时,根据预设的电阻线路图像蚀刻所述埋阻金属箔本体2的导电层22以及电阻层21,即可得到所需的电路图形。当需要在印制板的某个区域设计隐埋电阻时,可以蚀刻预设区域的导电层22,以露出该预设区域的电阻层21。
实施例二
本实施例中的所述埋阻金属箔,其与实施例一的区别在于,在本实用新型实施例中,所述载体层1和所述电阻层21之间的剥离力小于3N/cm2,从而使得所述载体层1和所述电阻层21之间具有良好的剥离力,即所述载体层1不容易脱落,并且后续在使用所述埋阻金属箔时,也能很好地将所述载体层1从所述电阻层21上剥离。另外,所述剥离层3还可以起到调节所述电阻层21的粗糙度的作用。
需要说明的是,本实施例的所述剥离层3为剥离层或剥离剂。优选地,本实施例的所述剥离层3的厚度为10埃至100埃;当然,所述剥离层3的厚度也可根据实际使用要求设置为其他数值,在此不做更多赘述。
此外,本实施例的所述埋阻金属箔的其它结构和工作原理与实施例一相同,在此不做更多的赘述。
实施例三
本实用新型实施例提供了一种埋阻金属箔的制备方法,该方法适用于制备实施例一所述的埋阻金属箔,所述埋阻金属箔的制备方法包括以下步骤S11-S12:
S11、在载体层上形成剥离层;
S12、在所述剥离层上形成电阻层;
S13、在所述电阻层远离所述载体层的一面上镀设导电层。
具体地,在步骤S11中,所述在所述剥离层上形成电阻层,具体包括:
采用涂布或电镀工艺等常规工艺在所述剥离层上形成电阻层。具体还可以是采用化学镀、物理气相沉积、化学气相沉积、蒸发镀、溅射镀、电镀和混合镀中的任意一种工艺在所述电阻层远离所述载体层的一面上镀设形成所述电阻层。
在步骤S12中,所述在所述电阻层远离所述载体层的一面上镀设导电层。
此外,需要说明的是,本实施例提供的所述埋阻金属箔的制备方法,仅是制备上述实施例一或二所述的埋阻金属箔的一种示例,所述埋阻金属箔还可以通过其他制备方法制作,在此不做更多的赘述。
综上,本实用新型提供一种埋阻金属箔,所述埋阻金属箔包括载体层1、剥离层3和埋阻金属箔本体2,所述埋阻金属箔本体2包括电阻层21和导电层22,所述剥离层3设在所述载体层1的一面上,所述电阻层21设于所述剥离层3和所述导电层22之间,且所述导电层22镀设于所述电阻层21远离所述载体层1的一面上。通过将所述导电层22镀设于所述电阻层21远离所述载体层1的一面上,使得无需采用成品的铜箔与电阻层相压合的方式形成埋阻金属箔,因此有效地避免了现有技术中由于表面粗糙度不均匀的铜箔直接与电阻层相压合而导致电阻层表面粗糙度不均匀,进而造成电阻层各个方向的单位面积的阻值不同的问题,从而降低了电阻层21的各个方向上的单位面积的电阻值的差异,进而便于设计高精度的隐埋电阻。此外,通过在载体层1和电阻层21之间设置剥离层3,可以实现剥离强度在一个合适的范围内,以使载体层1和电阻层21之间良好剥离,即载体层1不容易脱落,并且在后续使用所述埋阻金属箔时,也能很好地将载体层1从电阻层21上剥离。
以上所述仅是本实用新型的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本实用新型技术原理的前提下,还可以做出若干改进和替换,这些改进和替换也应视为本实用新型的保护范围。

Claims (8)

1.一种埋阻金属箔,其特征在于,包括载体层、剥离层和埋阻金属箔本体,所述埋阻金属箔本体包括电阻层和导电层,所述剥离层设在所述载体层的一面上,所述电阻层设于剥离层和所述导电层之间,且所述导电层镀设于所述电阻层远离所述载体层的一面上。
2.如权利要求1所述的埋阻金属箔,其特征在于,所述电阻层与所述导电层之间设有间隔分布的多个第一金属颗粒和/或由多个第二金属颗粒团簇而成的金属团簇。
3.如权利要求2所述的埋阻金属箔,其特征在于,多个所述第一金属颗粒和/或多个所述第二金属颗粒团簇而成的金属团簇均匀分布在电阻层与导电层之间。
4.如权利要求1所述的埋阻金属箔,其特征在于,所述电阻层通过采用化学镀、物理气相沉积、化学气相沉积、蒸发镀、溅射镀、电镀和混合镀中的任意一种工艺在所述剥离层远离所述载体层的一面上形成。
5.如权利要求1所述的埋阻金属箔,其特征在于,所述载体层和所述电阻层之间的剥离力小于3N/cm2
6.如权利要求1所述的埋阻金属箔,其特征在于,所述导电层的厚度为2微米至20微米。
7.如权利要求1所述的埋阻金属箔,其特征在于,所述导电层为铝、银、铜、金中的任意一种。
8.如权利要求1所述的埋阻金属箔,其特征在于,所述导电层的导电率为所述电阻层的导电率的2-1000倍。
CN202022692710.9U 2020-11-19 2020-11-19 一种埋阻金属箔 Active CN214014626U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202022692710.9U CN214014626U (zh) 2020-11-19 2020-11-19 一种埋阻金属箔

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202022692710.9U CN214014626U (zh) 2020-11-19 2020-11-19 一种埋阻金属箔

Publications (1)

Publication Number Publication Date
CN214014626U true CN214014626U (zh) 2021-08-20

Family

ID=77305714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202022692710.9U Active CN214014626U (zh) 2020-11-19 2020-11-19 一种埋阻金属箔

Country Status (1)

Country Link
CN (1) CN214014626U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116798714A (zh) * 2023-06-30 2023-09-22 广州方邦电子股份有限公司 一种复合金属箔与电路板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116798714A (zh) * 2023-06-30 2023-09-22 广州方邦电子股份有限公司 一种复合金属箔与电路板

Similar Documents

Publication Publication Date Title
WO2018211733A1 (ja) プリント配線板及びその製造方法
CN214014626U (zh) 一种埋阻金属箔
CN116137197A (zh) 一种复合基材及电路板
WO1985002946A1 (en) Film-shaped connector and method of manufacturing the same
CN214014636U (zh) 一种埋阻金属箔及印制板
CN110691498A (zh) 电磁屏蔽膜、线路板及电磁屏蔽膜的制备方法
CN214606319U (zh) 一种埋阻金属箔
CN214014634U (zh) 埋阻金属箔
CN114521065B (zh) 带隐埋电阻的印制板及其制备方法
CN214627496U (zh) 埋阻金属箔和印制板
CN114516203A (zh) 一种埋阻金属箔
CN114521049A (zh) 埋阻金属箔
CN214014635U (zh) 埋阻金属箔
JP2002539629A (ja) 抵抗器を製作する方法
CN214014637U (zh) 埋阻金属箔
CN210469848U (zh) 自由接地膜及线路板
CN209947456U (zh) 导电胶膜及线路板
CN214627497U (zh) 一种埋阻金属箔
CN111263508A (zh) 自由接地膜、线路板及自由接地膜的制备方法
CN209461172U (zh) 导电胶膜及线路板
CN114521052A (zh) 一种埋阻金属箔及印制板
CN114521048A (zh) 埋阻金属箔
CN110691503A (zh) 电磁屏蔽膜、线路板及电磁屏蔽膜的制备方法
CN114521051A (zh) 一种埋阻金属箔
CN114521058B (zh) 带隐埋电阻的印制板及其制备方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211227

Address after: 510530 6th floor, building A5, No. 11, Kaiyuan Avenue, Guangzhou hi tech Industrial Development Zone, Guangzhou, Guangdong Province

Patentee after: GUANGZHOU FANG BANG ELECTRONICS Co.,Ltd.

Patentee after: Zhuhai Dachuang Electronics Co.,Ltd.

Address before: 510530 6th floor, building A5, No. 11, Kaiyuan Avenue, Guangzhou hi tech Industrial Development Zone, Guangzhou, Guangdong Province

Patentee before: GUANGZHOU FANG BANG ELECTRONICS Co.,Ltd.

TR01 Transfer of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of utility model: A buried resistance metal foil

Granted publication date: 20210820

Pledgee: Guangzhou Development Zone sub branch of Huaxia Bank Co.,Ltd.

Pledgor: GUANGZHOU FANG BANG ELECTRONICS Co.,Ltd.

Registration number: Y2024980004538

PE01 Entry into force of the registration of the contract for pledge of patent right