CN114516203A - 一种埋阻金属箔 - Google Patents

Abstract

本发明涉及印制板技术领域，公开了一种埋阻金属箔，其包括介质层、第一阻隔层和埋阻金属箔本体，埋阻金属箔本体包括电阻层和导电层，第一阻隔层设于介质层和电阻层之间，导电层镀设于电阻层远离第一阻隔层的一面，电阻层上任意一处的预设单位面积内的阻值公差在‑10％～10％的范围内，无需采用铜箔与电阻层相压合的方式形成埋阻金属箔，避免了由于表面粗糙度不均匀的铜箔与电阻层相压合而导致电阻层各个方向的单位面积的阻值不同的问题，降低了电阻层的各个方向上的单位面积的电阻值的差异。通过第一阻隔层隔离介质层与电阻层，避免了介质层与电阻层直接接触，防止介质层进入电阻层，从而避免介质层影响电阻层在电路传输上的性能。

Description

一种埋阻金属箔

技术领域

本发明涉及印制板技术领域，特别是涉及一种埋阻金属箔。

背景技术

随着电子产品小型化的发展趋势，对电子产品的封装密度和体积提出了更高的要求，而将电阻等无源器件隐埋到印制板中是一种减小电子产品尺寸的有效手段。

目前，现有的带隐埋电阻的印制板一般包括电阻层和铜箔层；其中，铜箔层直接采用成品的铜箔，通常将铜箔与电阻层相压合，从而应用于制造带隐埋电阻的印制板。隐埋电阻的制作通常设置有支撑体，如果支撑体上涂覆有胶，胶直接与电阻层接触，电阻层可能存在有针孔，但即使针孔足够细微，胶也可能渗入针孔内，影响电阻层的性能。

发明内容

本发明实施例的目的是提供一种埋阻金属箔，其能够保护电阻层，提升电阻层的电路性能。

为了解决上述技术问题，本发明实施例提供一种埋阻金属箔，包括介质层、第一阻隔层和埋阻金属箔本体，所述埋阻金属箔本体包括电阻层和导电层，所述第一阻隔层设于所述介质层和所述电阻层之间，所述导电层镀设于所述电阻层远离所述第一阻隔层的一面上，所述电阻层上任意一处的预设单位面积内的阻值公差在-10％～10％的范围内。

作为优选方案，所述埋阻金属箔还包括多个导电凸起；

多个所述导电凸起间隔分布在所述电阻层远离所述第一阻隔层的一面上，且多个所述导电凸起被所述导电层覆盖。

作为优选方案，多个所述导电凸起为第一金属颗粒和/或由多个第二金属颗粒组成的颗粒团簇。

作为优选方案，所述埋阻金属箔还包括载体层，所述载体层设于所述介质层远离所述第一阻隔层的一面上。

作为优选方案，所述第一阻隔层包括层叠设置的耐高温层和金属粘结层；

所述金属粘结层设于所述耐高温层和所述电阻层之间。

作为优选方案，所述耐高温层为有机耐高温层；或，

所述耐高温层包括钨、铬、锆、钛、镍、钼、钴和石墨中的任意一种或多种。

作为优选方案，所述耐高温层为单层合金结构、由单金属层构成的多层结构或由合金层与单金属层构成的多层结构。

作为优选方案，所述金属粘结层包括铜、锌、镍、铁和锰中的任意一种或多种。

作为优选方案，所述导电层的厚度为2微米至20微米。

作为优选方案，所述导电层包括铝、银、铜、金中的任意一种或多种。

作为优选方案，所述导电层的导电率为所述电阻层的导电率的2-1000倍。

作为优选方案，所述电阻层包括镍、铬、铂、钯、钛中的任意一种金属，或者包括镍、铬、铂、钯、钛、硅中至少两种组合的合金。

作为优选方案，所述埋阻金属箔还包括第二阻隔层，所述第二阻隔层设于所述电阻层和所述导电层之间。

与现有技术相比，本发明实施例提供的埋阻金属箔包括介质层、第一阻隔层和埋阻金属箔本体，所述埋阻金属箔本体包括电阻层和导电层，所述第一阻隔层设于所述介质层和所述电阻层之间，导电层镀设于电阻层远离第一阻隔层的一面上，电阻层上任意一处的预设单位面积内的阻值公差在-10％～10％的范围内。通过将所述第一阻隔层设于所述介质层和所述电阻层之间，可以有效隔离介质层与电阻层，避免了介质层与电阻层直接接触，以防止介质层进入电阻层，从而避免了介质层影响电阻层在电路传输上的性能。而且，通过将所述导电层镀设于所述电阻层远离所述第一阻隔层的一面上，使得无需采用成品的铜箔与电阻层相压合的方式形成埋阻金属箔，因此有效地避免了现有技术中由于表面粗糙度不均匀的铜箔直接与电阻层相压合而导致电阻层表面粗糙度不均匀，进而造成电阻层各个方向的单位面积的阻值不同的问题，从而降低了电阻层的各个方向上的单位面积的电阻值的差异，进而便于设计高精度的隐埋电阻。

附图说明

图1是本发明实施例一提供的埋阻金属箔的结构示意图；

图2是本发明实施例一提供的带有载体层的埋阻金属箔的结构示意图；

图3是本发明实施例一提供的包含导电凸起的埋阻金属箔的结构示意图；

图4是本发明实施例二提供的埋阻金属箔的结构示意图；

图5是本发明实施例三提供的埋阻金属箔的结构示意图；

图6是本发明实施例四提供的埋阻金属箔的制备方法的流程示意图。

其中，1、载体层；2、第一阻隔层；21、耐高温层；22、金属粘结层；3、埋阻金属箔本体；31、电阻层；32、导电层；4、介质层；5、第二阻隔层；6、导电凸起。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一

参见图1，是本发明实施例一提供的埋阻金属箔的结构示意图。

在本发明实施例中，所述埋阻金属箔包括介质层4、第一阻隔层2和埋阻金属箔本体3，所述埋阻金属箔本体3包括电阻层31和导电层32，所述第一阻隔层2设于所述介质层4和所述电阻层31之间，所述导电层32镀设于所述电阻层31远离所述第一阻隔层2的一面上，所述电阻层31上任意一处的预设单位面积内的阻值公差在-10％～10％的范围内。

发明人在实施本发明的过程中，发现电阻层在制作过程中可能会产生有针孔，如果没有阻隔层，则介质层容易直接进入到针孔，从而影响电阻层的电路性能，而本发明实施例通过将所述第一阻隔层2设于所述介质层4和所述电阻层31之间，可以有效隔离介质层4与电阻层31，避免了介质层4与电阻层31直接接触，以防止介质层4进入电阻层31，从而避免了介质层4影响电阻层31在电路传输上的性能。另外，在本发明实施例中，通过将所述导电层32镀设于所述电阻层31远离所述第一阻隔层2的一面上，使得无需采用成品的铜箔与电阻层相压合的方式形成埋阻金属箔，因此有效地避免了现有技术中由于表面粗糙度不均匀的铜箔直接与电阻层相压合而导致电阻层表面粗糙度不均匀，进而造成电阻层各个方向的单位面积的阻值不同的问题，从而降低了电阻层31的各个方向上的单位面积的电阻值的差异，进而便于设计高精度的隐埋电阻。

请参阅图2所示，在一种可选的实施方式中，所述埋阻金属箔还包括载体层1，所述载体层1设于所述介质层4远离所述第一阻隔层2的一面上。

发明人在实施本发明的过程中，发现在制备印制板时，需要将埋阻金属箔压合至印制板本体上；然而，由于压合需要在高温条件下进行，若载体层与电阻层直接接触，载体层与电阻层在高温条件下容易发生相互扩散，从而导致载体层与电阻层粘结而难以剥离，进而造成在将载体层从电阻层上剥离时，电阻层上会出现较多的针孔，这进一步加剧了电阻层的电阻阻值的方向性。本发明通过将所述第一阻隔层2设于所述载体层1和所述电阻层31之间，有效地避免了所述载体层1与所述电阻层31在高温时相互扩散而造成粘结的问题，从而易于将所述载体层1从所述电阻层31上剥离，进而进一步降低了所述电阻层31的各个方向上的单位面积的电阻值的差异，以进一步便于设计高精度的隐埋电阻。

在本发明实施例中，所述电阻层31上任意一处的预设单位面积内的阻值公差在-10％～10％的范围内。所述预设单位面积比如可以是1cm*1cm，当然，也可以是根据实际要求选择其他单位面积。阻值公差的计算公式是，获取多个不同位置的预设单位面积的阻值(R1、R2、R3、……Rn)，对所述多个阻值求其平均值Rv，Rv＝(R1+R2+R3+……+Rn)/n，再求其每一个阻值与平均值的差值，将差值除以平均值，再进行百分比，则得到阻值公差，也即是，D1＝{(R1-Rv)/Rv}％，D2＝{(R2-Rv)/Rv}％，……，D1和D2分别表示不同位置的阻值对应的阻值公差，D1和D2均落在-10％～+10％的范围内。阻值公差的范围表示每一处的预设单位面积内的阻值求其的阻值公差都落在该范围内。优选地，所述电阻层31上任意一处的预设单位面积内的阻值公差在-7％～+7％的范围内，更优选地，阻值公差在-5％～+5％的范围内，以便于设计高精度的隐埋电阻。

在本发明实施例中，所述载体层1优选但不限于由聚酰亚胺(PI)或聚对苯二甲酸乙二醇酯(PET)等材料制成。此外，本实施例的所述载体层1的厚度可以根据实际使用要求设置，在此不做更多的赘述。具体地，所述介质层4为剥离层或剥离剂，所述介质层4的厚度为10埃～100埃，当然，所述介质层4的厚度也可根据实际使用要求设置为其他数值，在此不做更多赘述。通过在所述载体层1和所述电阻层31之间设置所述介质层4，以使所述载体层1和所述电阻层31之间具有良好的剥离强度，即所述载体层1不容易脱落，并且在后续使用所述埋阻金属箔时，也能很好地将所述载体层1从所述电阻层31上剥离。

请参阅图3所示，在一种可选的实施方式中，所述埋阻金属箔还包括多个导电凸起6；多个所述导电凸起6间隔分布在所述电阻层31远离所述第一阻隔层2的一面上，且多个所述导电凸起6被所述导电层32覆盖。通过将所述导电层32镀设于所述电阻层31的设有所述导电凸起6的一面上，以覆盖在所述电阻层31和所述导电凸起6上，避免了现有技术中由于表面粗糙度不均匀的铜箔直接与电阻层接触而导致电阻层不均匀，造成电阻层各个方向的单位面积的阻值不同的问题，以降低电阻层的各个方向的单位面积的电阻值的差异，进而便于设计高精度的隐埋电阻。

需要说明的是，本发明实施例在电阻层31和导电层32之间设置导电凸起6，避免了所述导电层32与所述电阻层31直接接触，同时增加了所述导电层32与所述电阻层31之间的附着力。导电凸起6选择间隔分布，避免导电凸起6的电阻率低于电阻层的情况下，当导电凸起6互相粘连时，电流经由导电层1形成的导电端后流通至导电凸起6粘连而形成的通路，使电阻层31失去作用，影响电阻层的使用。在本实施例中，由于多个所述导电凸起6间隔分布在所述电阻层31的一个面上，即各个所述导电凸起6互不粘连，因此多个所述导电凸起6不会相互导通而形成电阻。另外，在具体实施当中，由于工艺误差等因素，可能导致若干个相邻的所述导电凸起6粘连，但影响不会很大，因此本发明易于实现在所述电阻层31上形成间隔分布的导电凸起6，其工艺要求无需过于苛刻，有利于降低生产成本。

具体地，每一所述导电凸起6均为第一金属颗粒或者由多个第二金属颗粒组成的颗粒团簇；或者多个所述导电凸起6中的一部分导电凸起为第一金属颗粒，多个所述导电凸起6中的另一部分导电凸起为由多个第二金属颗粒组成的颗粒团簇。第一金属颗粒和第二金属颗粒的材料可以相同或者不同。第一金属颗粒为单独的颗粒状，第一金属颗粒间隔分布，多个第二金属颗粒组成的颗粒团簇也是间隔分布，作为优选的实施方式，第一金属颗粒与颗粒团簇交替分布，若干个间隔分布的第一金属颗粒之间，间隔分布有一个或多个颗粒团簇，或者，若干个间隔分布的颗粒团簇之间，间隔分布有一个或多个第二金属颗粒。当导电凸起6为由多个第二金属颗粒组成的颗粒团簇时，其相对于单个第一金属颗粒，增加了表面粗糙度，从而有利于增加导电层32的附着力，使得导电层32能够与电阻层31可靠连接。

作为可选的实施方式，第一金属颗粒与导电层32的材料不同。第一金属颗粒与导电层32的材料不同，两者的电阻率不同，当第一金属颗粒的电阻率低于导电层32的电阻率，则埋阻金属箔形成电阻线路之后，第一金属颗粒对电阻线路的影响更小。相应的，第二金属颗粒也可以选择与导电层32材料不同。第一金属颗粒和第二金属颗粒两者的材料可以相同也可以不同。

具体地，本实施例中的所述导电凸起6的高度H为0.5微米～20微米。在具体应用中，若所述导电凸起6的高度过小时，则无法为所述导电层32与所述电阻层31增加良好的附着力，若所述导电凸起6的高度过大时，则可能导致所述导电层32产生针孔，从而影响所述导电层32的性能。本实施例通过将所述导电凸起6的高度设置在0.5微米～20微米，确保了所述导电凸起6具有良好的增加所述导电层32与所述电阻层31之间的附着力的效果。当然，所述导电凸起6的高度还可以根据实际使用要求设置为其他数值，在此不做更多的赘述。

需要说明的是，所述导电凸起6可以随机分布在电阻层31上，而为了进一步确保所述导电层32与所述电阻层31之间的连接稳定性，本实施例中的多个所述导电凸起6均匀分布在所述电阻层31上。通过多个所述导电凸起6均匀分布在所述电阻层31上，使得导电层32与电阻层31的各个连接处的剥离强度都比较接近，进一步确保了所述导电层32与所述电阻层31之间的连接稳定性。在具体实施当中，可以通过电镀工艺等常规工艺所述电阻层31上形成均匀分布或随机分布的多个导电凸起6，并保证各个导电凸起6不粘连。更进一步的，导电凸起6的高度设置为一致，进一步提升导电层32与电阻层31直接的附着力，使得埋阻金属箔整体更加平整。当导电凸起6均匀分布以及高度设置为一致，这两方面结合应用时效果更佳。

在本发明实施例中，为了便于将所述导电层32镀设于所述电阻层31远离所述第一阻隔层2的一面上，优选地，本实施例的所述导电层32通过采用化学镀、物理气相沉积、化学气相沉积、蒸发镀、溅射镀、电镀和混合镀中的任意一种或多种工艺在所述电阻层31远离所述第一阻隔层2的一面上形成。

需要说明的是，这里仅仅是将所述导电层32镀设于所述电阻层31远离所述第一阻隔层2的一面上的一种具体实现方式，本发明实施例对将所述导电层32镀设于所述电阻层31远离所述第一阻隔层2的一面上的具体方式不做限定，本领域内的技术人员还可以根据实际应用中的具体情况采用其他方式将所述导电层32镀设于所述电阻层31远离所述第一阻隔层2的一面上。

在本发明实施例中，本实施例公开的埋阻金属箔用于制作电阻线路，其中导电层32经过工艺制作形成导电端，电阻层31经过工艺制作形成电阻，应用时，可以先将埋阻金属箔压合在线路板上，经过工艺制作将埋阻金属箔形成电阻线路，或者是先将埋阻金属箔形成电阻线路，再将电阻线路压合在线路板上，导电端与线路板上的电器件或者线路导通，导电端与电阻导通，使得形成导通的电路。因此所述导电层32的导电率大于所述电阻层31的导电率。示例性地，所述导电层32的导电率为所述电阻层31的导电率的2-1000倍。当然，所述导电层32的导电率和所述电阻层31的导电率可以根据实际使用要求进行设置，在此不做更多的赘述。

在本发明实施例中，本实施例中的所述导电层32包括铝、银、铜、金中的任意一种或多种。当所述导电层32由铜制成时，则所述埋阻金属箔即为埋阻铜箔产品；当然，所述导电层32还可采用其他导电性良好的材料制成，在此不做更多的赘述。

此外，本实施例中的所述导电层32的厚度为2微米至20微米。通过将所述导电层32的厚度设置为2微米至20微米，以满足印制板微细线路制作的要求，当然，所述导电层32的厚度可根据实际使用要求设置为其他数值，在此不做更多赘述。

在本发明实施例中，本实施例中的所述电阻层31包括镍、铬、铂、钯、钛中的任意一种金属，或者包括镍、铬、铂、钯、钛、硅、磷中至少两种组合的合金，比如所述电阻层31可以包括镍磷合金等合金，或者镍等金属，或者包括镍金属和铬金属等不同金属的组合，或者包括镍磷合金与镍金属的组合，或者包括镍金属与硅等组合。当然，所述电阻层31还可以采用其他材料制成，在此不做更多的赘述。

此外，本实施例的所述电阻层31的厚度可以根据实际使用要求设置，在此不做更多的赘述。

相应地，本发明实施例还提供一种印制板，包括上述的埋阻金属箔中的埋阻金属箔本体3。举例说明，在制作电阻线路时，根据预设的电阻线路图像蚀刻所述埋阻金属箔的导电层32以及电阻层31，即可得到所需的电阻线路。示例性地，当需要在印制板的某个区域设计隐埋电阻时，可以蚀刻预设区域的导电层32，以露出该预设区域的电阻层31。

实施例二

参见图4，是本发明实施例二提供的埋阻金属箔的结构示意图。

如图4所示，在本发明实施例中，为了确保能够避免所述载体层1与所述电阻层31在高温时相互扩散而造成粘结的问题，同时在将所述载体层1从所述电阻层31上剥离时，所述第一阻隔层2能够留在所述电阻层31上，从而防止所述电阻层31氧化，优选地，本实施例的所述第一阻隔层2包括层叠设置的耐高温层21和金属粘结层22，所述金属粘结层22设于所述耐高温层21和所述电阻层31之间。通过将所述金属粘结层22设于所述耐高温层21和所述电阻层31之间，以使得所述第一阻隔层2能够牢靠地与所述电阻层31连接，从而防止所述第一阻隔层2与所述载体层1之间发生剥离，使得在将所述载体层1从所述电阻层31上剥离时，所述第一阻隔层2能够留在所述电阻层31上，从而防止所述电阻层31氧化，进而保护所述电阻层31。

具体地，本实施例的所述耐高温层21为有机耐高温层；或，所述耐高温层21由钨、铬、锆、钛、镍、钼、钴和石墨中的任意一种或多种材料制成。优选地，所述耐高温层21为单层合金结构，或由单金属层构成的多层结构，或由合金层和单金属层构成的多层结构。具体地，所述单层合金结构为由合金材料制成的单层结构，例如，钨-铬合金制成的单层结构；所述由单金属层构成的多层结构为多个单层结构构成的多层结构，每个单层结构由一种金属制成，例如，钨金属层和铬金属层构成的多层结构；所述由合金层和单金属层构成的多层结构为多个单层结构构成的多层结构，每个单层结构由一种金属或合金材料构成，例如锆金属层和钨-铬合金层构成的多层结构。

此外，本实施例的所述耐高温层21的厚度可以根据实际使用要求设置，在此不做更多的赘述。

在本发明实施例中，所述金属粘结层22包括可以与所述电阻层31粘结的金属A和/或与所述耐高温层21粘结的金属B，从而防止所述电阻层31与所述第一阻隔层2之间剥离。例如，金属A为铜或锌；而金属B为镍、铁或锰。可以理解的，所述金属粘结层22包括铜、锌、镍、铁和锰中的任意一种材料或多种材料；或者，所述金属粘结层22由铜或锌中的其中一种材料以及镍、铁和锰中的其中一种材料制成。所述金属粘结层22的结构可包括但不限于以下几种情况：(1)所述金属粘结层22为由金属A组成的单金属层，其中，所述金属A为铜或锌；(2)所述金属粘结层22为由金属B组成单金属层，其中，所述金属B为镍或铁或锰；(3)所述金属粘结层22为由金属A和金属B组成的单层合金结构，例如铜-镍合金制成的单层合金结构；(4)所述金属粘结层22包括合金层和单金属层构成的多层结构；其中，所述金属粘结层22的合金层由金属A和金属B制成，所述金属粘结层22的单金属层由金属A或金属B制成；比如，铜-镍合金制成的合金层以及锰制成的单金属层；(5)所述金属粘结层22为由金属A的单层结构和金属B的单层结构组成的多层结构，例如，铜金属层与镍金属层构成的多层结构。当所述金属粘结层22为由金属A的单层结构和金属B的单层结构组成的多层结构时，所述金属A的单层结构设置在所述电阻层31和所述金属B的单层结构之间，由于金属A与所述电阻层31之间的粘结力比较强，金属B与所述耐高温层21之间的粘结力比较强，因此通过将所述金属A的单层结构设置在所述电阻层31和所述金属B的单层结构之间，使得所述第一阻隔层2不易于与所述电阻层31分离。

此外，本实施例的所述第一阻隔层2的厚度大于或等于

优选地，所述第一阻隔层2的厚度优选为

当然，所述第一阻隔层2的厚度可根据实际使用要求设置为其他数值，在此不做更多赘述。

在本发明实施例中，本实施例的所述埋阻金属箔的其它结构和工作原理与实施例一相同，在此不做更多的赘述。

实施例三

参见图5，是本发明实施例三提供的埋阻金属箔的结构示意图。

本实施例的所述埋阻金属箔与实施例一的区别在于，本实施例中的所述埋阻金属箔还包括第二阻隔层5，所述第二阻隔层5设于所述电阻层31和所述导电层32之间。在本实施例中，所述导电层32镀设于所述电阻层31远离所述第一阻隔层2的一面上，即所述导电层32通过所述第二阻隔层5镀设于所述电阻层31远离所述第一阻隔层2的一面上。

在本发明实施例中，在电阻层31与导电层32之间设置第二阻隔层5，可以对电阻层31起到保护作用，当埋阻金属箔蚀刻形成电阻线路后，导电层32形成导电端，电阻层31与导电层32之间的第二阻隔层5则保护电阻层，避免电阻层31直接裸露在外。所述第二阻隔层5的材料、厚度可以与所述第一阻隔层2相同，也可以不同，具体可以根据实际使用要求进行设置，在此不做更多的赘述。

本实施例的所述埋阻金属箔的其它结构和工作原理与实施例一相同，在此不做更多的赘述。

实施例四

参见图4，是本发明实施例四提供的埋阻金属箔的制备方法的流程示意图。

本发明实施例提供的埋阻金属箔的制备方法，适用于制备实施例一所述的埋阻金属箔，所述埋阻金属箔的制备方法包括以下步骤S11-S14：

S11、形成介质层；具体实施当中，可以在载体层上形成介质层。

S12、所述介质层上形成第一阻隔层；

S13、在所述第一阻隔层远离所述介质层的一面上形成电阻层；

S14、在所述电阻层远离所述第一阻隔层的一面上镀设导电层。

具体地，在步骤S12中，所述在所述第一阻隔层远离所述介质层的一面上形成电阻层，具体包括：

采用涂布或电镀工艺等常规工艺在所述第一阻隔层远离所述介质层的一面上形成电阻层。

在步骤S13中，所述在所述电阻层远离所述第一阻隔层的一面上镀设导电层，具体包括：

采用化学镀、物理气相沉积、化学气相沉积、蒸发镀、溅射镀、电镀和混合镀中的任意一种或多种工艺在所述电阻层远离所述第一阻隔层的一面上镀设形成所述导电层。

当然，这里仅仅是将所述导电层镀设于所述电阻层远离所述第一阻隔层的一面上的一种具体实现方式，本发明实施例对将所述导电层镀设于所述电阻层远离所述第一阻隔层的一面上的具体方式不做限定，本领域内的技术人员还可以根据实际应用中的具体情况采用其他方式将所述导电层镀设于所述电阻层远离所述第一阻隔层的一面上。

此外，需要说明的是，本实施例提供的所述埋阻金属箔的制备方法，仅是制备上述实施例一所述的埋阻金属箔的一种示例，实施例一所述的埋阻金属箔还可以通过其他制备方法制作。另外，实施例二、实施例三的所述的埋阻金属箔的制备方法具体可参阅本实施例提供的所述埋阻金属箔的制备方法，在此不做更多的赘述。

综上，本发明实施例提供一种埋阻金属箔，所述埋阻金属箔包括载体层1、介质层4、第一阻隔层2和埋阻金属箔本体3，所述埋阻金属箔本体3包括电阻层31和导电层32，介质层4设于载体层1和第一阻隔层2之间，电阻层31设于第一阻隔层2远离介质层4的一面，导电层32镀设于电阻层31远离第一阻隔层2的一面上，电阻层31上任意一处的预设单位面积内的阻值公差在-10％～10％的范围内。通过将所述第一阻隔层2设于所述介质层4和所述电阻层31之间，可以有效隔离介质层4与电阻层31，避免了介质层4与电阻层31直接接触，以防止介质层4进入电阻层31，从而避免了介质层4影响电阻层31在电路传输上的性能。而且，通过将所述导电层32镀设于所述电阻层31远离所述第一阻隔层2的一面上，使得无需采用成品的铜箔与电阻层相压合的方式形成埋阻金属箔，因此有效地避免了现有技术中由于表面粗糙度不均匀的铜箔直接与电阻层相压合而导致电阻层表面粗糙度不均匀，进而造成电阻层各个方向的单位面积的阻值不同的问题，从而降低了电阻层31的各个方向上的单位面积的电阻值的差异，进而便于设计高精度的隐埋电阻。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。

Claims (13)

1.一种埋阻金属箔，其特征在于，包括介质层、第一阻隔层和埋阻金属箔本体，所述埋阻金属箔本体包括电阻层和导电层，所述第一阻隔层设于所述介质层和所述电阻层之间，所述导电层镀设于所述电阻层远离所述第一阻隔层的一面上，所述电阻层上任意一处的预设单位面积内的阻值公差在-10％～10％的范围内。

2.如权利要求1所述的埋阻金属箔，其特征在于，所述埋阻金属箔还包括多个导电凸起；

多个所述导电凸起间隔分布在所述电阻层远离所述第一阻隔层的一面上，且多个所述导电凸起被所述导电层覆盖。

3.如权利要求2所述的埋阻金属箔，其特征在于，多个所述导电凸起为第一金属颗粒和/或由多个第二金属颗粒组成的颗粒团簇。

4.如权利要求1所述的埋阻金属箔，其特征在于，所述埋阻金属箔还包括载体层，所述载体层设于所述介质层远离所述第一阻隔层的一面上。

5.如权利要求1所述的埋阻金属箔，其特征在于，所述第一阻隔层包括层叠设置的耐高温层和金属粘结层；

所述金属粘结层设于所述耐高温层和所述电阻层之间。

6.如权利要求5所述的埋阻金属箔，其特征在于，所述耐高温层为有机耐高温层；或，

所述耐高温层包括钨、铬、锆、钛、镍、钼、钴和石墨中的任意一种或多种。

7.如权利要求5所述的埋阻金属箔，其特征在于，所述耐高温层为单层合金结构、由单金属层构成的多层结构或由合金层与单金属层构成的多层结构。

8.如权利要求5所述的埋阻金属箔，其特征在于，所述金属粘结层包括铜、锌、镍、铁和锰中的任意一种或多种。

9.如权利要求1-8任一项所述的埋阻金属箔，其特征在于，所述导电层的厚度为2微米至20微米。

10.如权利要求1-8任一项所述的埋阻金属箔，其特征在于，所述导电层包括铝、银、铜、金中的任意一种或多种。

11.如权利要求1-8任一项所述的埋阻金属箔，其特征在于，所述导电层的导电率为所述电阻层的导电率的2-1000倍。

12.如权利要求1-8任一项所述的埋阻金属箔，其特征在于，所述电阻层包括镍、铬、铂、钯、钛中的任意一种金属，或者包括镍、铬、铂、钯、钛、硅中至少两种组合的合金。

13.如权利要求1-8所述的埋阻金属箔，其特征在于，所述埋阻金属箔还包括第二阻隔层，所述第二阻隔层设于所述电阻层和所述导电层之间。

Images