CN114554684A - 一种复合金属箔及线路板 - Google Patents

一种复合金属箔及线路板 Download PDF

Info

Publication number
CN114554684A
CN114554684A CN202011303298.5A CN202011303298A CN114554684A CN 114554684 A CN114554684 A CN 114554684A CN 202011303298 A CN202011303298 A CN 202011303298A CN 114554684 A CN114554684 A CN 114554684A
Authority
CN
China
Prior art keywords
layer
resistance
resistance layer
conductive layer
metal foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011303298.5A
Other languages
English (en)
Inventor
苏陟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Fangbang Electronics Co Ltd
Original Assignee
Guangzhou Fangbang Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Fangbang Electronics Co Ltd filed Critical Guangzhou Fangbang Electronics Co Ltd
Priority to CN202011303298.5A priority Critical patent/CN114554684A/zh
Publication of CN114554684A publication Critical patent/CN114554684A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257Overvoltage protection
    • H05K1/0259Electrostatic discharge [ESD] protection
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laminated Bodies (AREA)

Abstract

本发明公开一种复合金属箔及线路板,复合金属箔包括第一导电层和第一电阻层,所述第一电阻层设置在所述第一导电层的一侧,所述第一电阻层远离所述第一导电层的一侧的至少部分区域设置有凸起结构。凸起结构的存在,增大了第一电阻层的截面积,提高了第一电阻层的载流量,进而提高了第一电阻层的耐ESD性能,进而提高了埋入式电阻的抗静电击穿性能。

Description

一种复合金属箔及线路板
技术领域
本发明涉及复合金属箔技术领域,尤其涉及一种复合金属箔及线路板。
背景技术
随着无线通讯和电子设备的高速发展,电子设备朝着精密化、小型化和轻薄化演化,因此,要求电子设备内部的元器件的尺寸要尽可能的向小型化、轻薄化发展。
电子设备内部的电阻元件由之前的带针脚的插接电阻,到贴片电阻,再到埋入式电阻,逐渐向轻薄化发展。埋入式电阻的制备过程大致如下:将复合金属箔贴附电路板上,通过刻蚀工艺刻蚀出埋入式电阻。
埋入式电阻的应用终端电子产品内部的电路板上集成有众多埋入式电阻,而电路对静电高压相当敏感,当带静电的人或物体接触到这些埋入式电阻时,会产生静电释放,当静电高压冲击电路后,容易被静电高压击穿,从而使得埋入式电阻功能失效。
发明内容
本发明的一个目的在于提供一种复合金属箔,能够提高第一电阻层的载流量,进而提高了第一电阻层的耐ESD(Electro-Static Discharge,静电释放)性能,进而提高了埋入式电阻抗静电击穿能力。
本发明的另一个目的在于提供一种线路板,包括本发明实施例提供的复合金属箔。
第一方面,本发明实施例提供了一种复合金属箔,包括:第一导电层和第一电阻层;
所述第一电阻层设置在所述第一导电层的一侧;
所述第一电阻层远离所述第一导电层的一侧的至少部分区域设置有凸起结构。
可选的,所述第一电阻层远离所述第一导电层的一侧的粗糙度Rz的范围为0.1μm-30μm。
可选的,所述第一电阻层远离所述第一导电层的一侧的粗糙度Sdr的范围为大于或等于0.5%。
可选的,所述第一电阻层远离所述第一导电层的一侧的全部区域均设置有凸起结构。
可选的,所述第一电阻层远离所述第一导电层的一侧的至少部分区域设置有多个连续的凸起结构。
可选的,所述第一电阻层远离所述第一导电层的一侧的全部区域均设置有多个连续的所述凸起结构。
可选的,所述第一电阻层远离所述第一导电层的一侧的粗糙度Rz的范围为0.1μm-10μm,所述第一电阻层远离所述第一导电层的一侧的粗糙度Sdr的范围为大于或等于20%。
可选的,所述第一电阻层远离所述第一导电层的一侧的粗糙度Rz的范围为0.1μm-10μm,所述第一电阻层远离所述第一导电层的一侧的粗糙度Sdr的范围为大于或等于50%。
可选的,所述第一电阻层远离所述第一导电层的一侧的粗糙度Rz的范围为0.1μm-10μm,所述第一电阻层远离所述第一导电层的一侧的粗糙度Sdr的范围为大于或等于200%。
可选的,复合金属箔还包括至少一层介质层,所述介质层设置在所述第一电阻层远离所述第一导电层的一侧,且覆盖所述凸起结构。
可选的,所述介质层远离所述第一电阻层的一侧设置有第二电阻层和第二导电层,所述第二电阻层位于介质层与第二导电层之间。
可选的,所述第一电阻层的材质包括镍、铬、铂、钯、钛中的至少一种单质金属,和/或包括镍、铬、铂、钯、钛、硅、磷、铝中至少两种组合的合金。
可选的,所述第一电阻层为单层结构或至少两层结构。
第二方面,本发明实施例还提供了一种线路板,包括本发明第一方面提供的复合金属箔。
本发明实施例提供的复合金属箔,包括第一导电层和第一电阻层,第一电阻层设置在第一导电层的一侧,第一电阻层远离第一导电层的一侧的至少部分区域设置有凸起结构。凸起结构的存在,增大了第一电阻层的截面积,提高了第一电阻层的载流量,进而提高了第一电阻层的耐ESD性能,进而提高了埋入式电阻器件的抗静电击穿能力。
附图说明
下面根据附图和实施例对本发明作进一步详细说明。
图1A为本发明实施例提供的一种复合金属箔的结构示意图;
图1B为本发明实施例提供的另一种复合金属箔的结构示意图;
图2A为本发明实施例提供的另一种复合金属箔的结构示意图;
图2B为本发明实施例提供的另一种复合金属箔的结构示意图;
图3为本发明实施例提供的另一种复合金属箔的结构示意图;
图4A为本发明实施例提供的另一种复合金属箔的结构示意图;
图4B为本发明实施例提供的另一种复合金属箔的结构示意图;
图5A为本发明实施例提供的一种复合金属箔的制备方法的流程图;
图5B为本发明实施例提供的第一导电层的示意图;
图5C为本发明实施例提供的在第一导电层上形成第一电阻层的示意图;
图5D为本发明实施例提供的在第一电阻层远离第一导电层的一侧形成凸起结构的示意图;
图6A为本发明实施例提供的另一种复合金属箔的制备方法的流程图;
图6B为本发明实施例提供的在载体层上形成第一电阻层的示意图;
图6C为本发明实施例提供的在第一电阻层远离第一导电层的一侧形成凸起结构的示意图;
图6D为本发明实施例提供的在第一电阻层上形成介质层的示意图;
图6E为本发明实施例提供的剥离载体层后的示意图;
图6F为本发明实施例提供的在第一电阻层形成第一导电层的示意图。
具体实施方式
为使本发明解决的技术问题、采用的技术方案和达到的技术效果更加清楚,下面将结合附图对本发明实施例的技术方案作进一步的详细描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,除非另有明确的规定和限定,术语“相连”、“连接”、“固定”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
在本发明中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。此外,术语“第一”、“第二”,仅仅用于在描述上加以区分,并没有特殊的含义。
图1A为本发明实施例提供的一种复合金属箔的结构示意图,图1B为本发明实施例提供的另一种复合金属箔的结构示意图,如图1A和图1B所示,本发明实施例中,复合金属箔包括第一导电层110和第一电阻层120。
具体的,第一导电层110可以具有良好导电性能,该金属层的材质可以是金、银、铜或铝,或其中至少两种的合金等。在本发明其他实施例中,第一导电层110也可以是其他具有良好导电性能的非金属层,非金属层的材质可以是石墨烯等,本发明实施例对第一导电层的材质不做限定,只要具有良好导电性能即可。
第一电阻层120为复合金属箔的关键功能层,用于实现埋入式电阻的电阻功能。通常电阻120可以根据不同功能的需要而选用不同的材料,进而具有不同的电阻特性。第一电阻层120的材料可以包括镍、铬、铂、钯、钛中的至少一种单质金属,和/或包括镍、铬、铂、钯、钛、硅、磷、铝中至少两种组合的合金。例如,可以是具有低电阻率的镍铬合金(NiCr)或镍磷合金(NiP),也可以是具有高电阻率的铬硅合金(CrSi),本发明实施例在此不做限定。第一电阻层120作为埋入式电阻器件中电阻层的前驱体,换句话说,埋入式电阻器件中的电阻层是通过刻蚀等工艺去除部分第一电阻层120而得到的。需要说明的是,本发明实施例中的高电阻率和低电阻率是针对第一电阻层本身而言的,并非针对第一导电层。
在本发明的一些实施例中,第一电阻层120为单层结构或至少两层结构。示例性的,单层结构可以是镍、铬、铂、钯、钛中的任意一种金属组成的单层结构,也可为镍、铬、铂、钯、钛、硅、磷、铝中至少两种组合的合金组成的单层结构。至少两层结构中的任一层可以是镍、铬、铂、钯、钛中的任意一种金属组成单质金属,也可以是镍、铬、铂、钯、钛、硅、磷、铝中至少两种组合的合金。
第一电阻层120设置在第一导电层110的一侧,具体的,第一电阻层120可以通过物理气相沉积、化学气相沉积、蒸发镀、溅射镀、电镀和混合镀等方式形成在第一导电层110的一侧。在本发明其他实施例中,也可以是第一导电层110通过物理气相沉积、化学气相沉积、蒸发镀、溅射镀、电镀和混合镀等方式形成在第一电阻层120的一侧,本发明实施例对第一导电层110和第一电阻层120的形成顺序不做限定。
经发明人研究发现,埋入式电阻器件中第一电阻层的截面积会影响耐ESD性能。当第一电阻层的截面积越大,第一电阻层的载流量就越大,耐ESD性能也就越好。为了提高埋入式电阻器件的耐ESD性能,可以增大第一电阻层的截面积。
本发明实施例通过在第一电阻层120远离第一导电层110的一侧的至少部分区域设置凸起结构121,使得第一电阻层120远离第一导电层110的一侧的至少部分区域具有粗糙表面。凸起结构121的存在,增大了第一电阻层120的截面积,提高了第一电阻层120的载流量,进而提高了第一电阻层120的耐ESD性能,进而提高了埋入式电阻膜的抗静电击穿能力。
本发明实施例提供的复合金属箔,包括第一导电层和第一电阻层,第一电阻层设置在第一导电层的一侧,第一电阻层远离第一导电层的一侧的至少部分区域设置有凸起结构。凸起结构的存在,使得第一电阻层的截面轮廓更复杂,增大了第一电阻层的截面积,提高了第一电阻层的载流量,进而提高了第一电阻层耐ESD性能,进而提高了埋入式电阻的抗静电击穿能力。
进一步地,第一电阻层120远离第一导电层110一侧的至少部分区域(设置有凸起结构的区域)的粗糙度Rz的范围为大于或等于0.1μm,粗糙度Sdr的范围为大于或等于0.5%。粗糙度Rz和粗糙度Sdr用于表征第一电阻层120表面的微观不平整度。具体地,通常将取样长度内五个最大的轮廓峰高的平均值与五个最大的轮廓谷深的平均值之和作为粗糙度Rz;粗糙度Sdr为定义区域的扩展面积(表面积)表示相对于定义区域的面积增大了多少,其中,完全平坦的表面的粗糙度Sdr为零。需要说明的是,本实施例及后续实施例中,粗糙度的测试标准为ISO25178标准。
进一步地,在本发明的一些实施例中,为了进一步提高第一电阻层的耐ESD性能,第一电阻层120远离第一导电层110的一侧的至少部分区域(设置有凸起结构的区域)的粗糙度Rz的范围为0.1μm-30μm,包括0.1μm和30μm,且第一电阻层120远离第一导电层110的一侧的至少部分区域(设置有凸起结构的区域)的粗糙度Rz取值还可为1μm、5μm、8μm、9μm、10μm、15μm、20μm等。粗糙度Sdr的范围为0.5%-8000%,包括0.5%和8000%,且粗糙度Sdr的取值还可为1%、5%、12%、20%、50%、80%、100%、200%、500%、800%、1500%、2000%、2500%、3000%、3500%、4000%、4500%、5000%、5500%、6000%、6500%、7000%、7500%等。
表1为对不同的粗糙度Rz的第一电阻层进行耐ESD测试得到测试结果,测试方式为:在其他条件一定的情况下,采用测试静电正电压(表1中的耐静电释放电压)施加在具有一定粗糙度的第一电阻层上,施加三次,每次间隔时间10秒,然后采用测试静电负电压(表1中的耐静电释放电压)施加在第一电阻层上,施加三次,每次间隔时间10秒。逐步提高测试静电电压,将击穿第一电阻层的测试静电电压作为该第一电阻层的耐静电释放电压。
表1
Rz(μm) 耐静电释放电压(KV)
0.1 0.51
1 1.22
2 1.57
4 2.25
6 3.15
10 3.49
30 4.1
如表1所示,不同的粗糙度Rz具有不同的耐静电释放电压,也就是说,通过在第一电阻层远离第一导电层的一侧的至少部分区域设置凸起结构,调整第一电阻层的粗糙度Rz,可以提高第一电阻层的耐静电释放电压。
表2为对不同的粗糙度Sdr的第一电阻层进行耐ESD测试得到测试结果,测试方式同前。
表2
Figure BDA0002787550460000081
Figure BDA0002787550460000091
如表2所示,不同的粗糙度Sdr具有不同的耐静电释放电压,也就是说,通过在第一电阻层远离第一导电层的一侧的至少部分区域设置凸起结构,调整第一电阻层的粗糙度Sdr,可以提高第一电阻层的耐静电释放电压。
本发明的实施例中,凸起结构121的形状根据实际需要可具有多样性,可为规则的或不规则的立体几何形状,例如,凸起结构121的形状可为尖角状、倒锥状、颗粒状、树枝状、柱状、块状、弧状中的一种或多种,本发明实施例在此不做限定。
进一步地,为进一步提高第一电阻层120的耐ESD性能(也即,耐静电释放电压性能),在第一电阻层120远离第一导电层110的一侧的至少部分区域设置的凸起结构121是连续设置的。示例性的,如图1A所示,凸起结构121的形状为树枝状,同时凸起结构121在第一电阻层120的至少部分区域上连续分布;又或者如图1B所示,凸起结构121的形状为弧状,凸起结构121在第一电阻层120的至少部分区域连续分布,以在第一电阻层120远离第一导电层110的一侧形成类似于“正弦线”形状的结构。此外,在本发明的另一些实施例中,凸起结构可以包括在第一电阻层一侧形成连续起伏表面,以及在起伏表面上形成的多个凸部,本发明实施例在此不做限定。另外,在本发明的又一些实施例中,凸起结构121在第一电阻层120远离第一导电层110的一侧的至少部分区域也可是不连续分布的,本发明实施例在此不做限定。
图2A为本发明实施例提供的另一种复合金属箔的结构示意图,图2B为本发明实施例提供的另一种复合金属箔的结构示意图,如图2A和图2B所示,本实施例中,复合金属箔包括第一导电层210和第一电阻层220。
具体的,第一导电层210可以具有良好导电性能,该金属层的材质可以是金、银、铜或铝,或其中至少两种的合金等。第一电阻层220为复合金属箔的关键功能层,用于实现复合金属箔的电阻功能。第一电阻层220的材料可以包括镍、铬、铂、钯、钛中的至少一种单质金属,和/或包括镍、铬、铂、钯、钛、硅、磷、铝中至少两种组合的合金。示例性的,例如,具有低电阻率的镍铬合金(NiCr)或镍磷合金(NiP),也可以是具有高电阻率的铬硅合金(CrSi)。在本发明的一些实施例中,第一电阻层220可以为单层结构或至少两层结构。任一层可以是镍、铬、铂、钯、钛中的任意一种金属组成单质金属,也可以是镍、铬、铂、钯、钛、硅、磷、铝中至少两种组合的合金。
第一电阻层设置在第一导电层的一侧,第一电阻层远离第一导电层的一侧的至少部分区域设置有凸起结构。示例性的,如图2A和图2B所示,在该实施例中,第一电阻层220远离第一导电层210的一侧的全部区域均设置有凸起结构221,使得第一电阻层220远离第一导电层210的一侧的整面形成粗糙表面。由于第一电阻层220远离第一导电层210的一侧的整面均设置有凸起结构221,相对于部分区域设置凸起结构221,进一步增大了第一电阻层220的截面积,提高了埋入式电阻的抗静电击穿能力。
具体的,第一电阻层220远离第一导电层210的一侧的粗糙度Rz的范围为大于或等于0.1μm,粗糙度Sdr的范围为大于或等于0.5%。优选地,第一电阻层220远离第一导电层210的一侧的粗糙度Rz的范围为0.1μm-30μm,包括0.1μm和30μm,且第一电阻层220远离第一导电层210的一侧的粗糙度Rz取值还可为1μm、5μm、8μm、9μm、10μm、15μm、20μm等。粗糙度Sdr的范围为0.5%-8000%,包括0.5%和8000%,且粗糙度Sdr的取值还可为1%、5%、12%、20%、50%、80%、100%、200%、500%、800%、1500%、2000%、2500%、3000%、3500%、4000%、4500%、5000%、5500%、6000%、6500%、7000%、7500%等。本发明的实施例中,凸起结构的形状根据实际需要可具有多样性,可为规则的或不规则的立体几何形状,本发明实施例在此不做限定。在一些示例中,凸起结构的形状为尖角状、倒锥状、颗粒状、树枝状、柱状、块状、弧状中的一种或多种。
在本发明实施例中,如图2B所示,为更进一步提高第一电阻层220的耐ESD性能,在第一电阻层220远离第一导电层210一侧的全部区域设置的凸起结构221为连续设置的,也就是说在第一电阻层220的整个侧面连续的设置凸起结构221,以进一步提高第一电阻层220的截面积,提高第一电阻层220的耐ESD性能,进而提高埋入式电阻的抗静电击穿能力。
进一步地,若凸起结构221的粗糙度高度参数Rz设置的太高,则在应用时,凸起结构221易受到外力作用而断裂,进而影响第一电阻层220的耐ESD性能,因此,设置第一电阻层220的粗糙度Rz的范围为0.1μm-10μm,且第一电阻层220的粗糙度Sdr的范围为大于或等于20%。通过限定第一电阻层220的粗糙度高度参数Rz为0.1μm-10μm以及表面积相对于定义区域面积的增加量参数Sdr的范围为≥20%,以在凸起结构221一定的高度范围内,在第一电阻层220远离第一导电层210的一侧的全部区域获得连续且紧密排列的凸起结构221(该全部区域连续且紧密排列的凸起结构类似于“绒毛”结构),从而在粗糙度的高度参数Rz一定的情况下,也就是说,确保凸起结构221不会因受到外力作用而断裂的情况下,获得具有较大横截面的第一电阻层220,进而提高第一电阻层220的耐ESD性能,有效确保埋入式电阻具有较强的抗静电击穿能力。
优选地,第一电阻层220的粗糙度Rz的范围为0.1μm-10μm,且第一电阻层220的粗糙度Sdr的范围为大于或等于50%。通过限定第一电阻层220的粗糙度高度参数Rz为0.1μm-10μm以及表面积相对于定义区域面积的增加量参数Sdr的范围为≥50%,以在凸起结构221一定的高度范围内,在第一电阻层220远离第一导电层210的一侧的全部区域获得连续且较紧密排列的凸起结构221,也就是说,获得比粗糙度Sdr的范围为≥20%更紧密排列的凸起结构,从而进一步增大第一电阻层的横截面,进一步提高第一电阻层的耐ESD性能,有效确保埋入式电阻具有较强的抗静电击穿能力。
更优选地,第一电阻层220的粗糙度Rz的范围为0.1μm-10μm,且第一电阻层220的粗糙度Sdr的范围为大于或等于200%,从而更进一步增大第一电阻层的横截面,更进一步提高第一电阻层的耐ESD性能,有效确保埋入式电阻具有优异的抗静电击穿能力。
图3为本发明实施例提供的另一种复合金属箔的结构示意图,如图3所示,本实施例中,复合金属箔包括第一导电层310、第一电阻层320和介质层330。
具体的,第一导电层310可以具有良好导电性能,该金属层的材质可以是金、银、铜或铝,或其中至少两种的合金等。第一电阻层320为复合金属箔的关键功能层,用于实现复合金属箔的电阻功能。第一电阻层320的材料可以包括镍、铬、铂、钯、钛中的至少一种单质金属,和/或包括镍、铬、铂、钯、钛、硅、磷、铝中至少两种组合的合金。例如,具有低电阻率的镍铬合金(NiCr)或镍磷合金(NiP),也可以是具有高电阻率的铬硅合金(CrSi)。在本发明的一些实施例中,第一电阻层320可以为单层结构或至少两层结构。任一层可以是镍、铬、铂、钯、钛中的任意一种金属组成单质金属,也可以是镍、铬、铂、钯、钛、硅、磷、铝中至少两种组合的合金。
第一电阻层设置在第一导电层的一侧,第一电阻层远离第一导电层的一侧的至少部分区域设置有凸起结构。示例性的,如图3所示,该实施例中,第一电阻层320远离第一导电层310的一侧的全部区域均设置有凸起结构321,使得第一电阻层320远离第一导电层310的一侧具有粗糙表面。
具体的,第一电阻层320远离第一导电层310的一侧的表面粗糙度Rz的范围为大于或等于0.1μm,粗糙度Sdr的范围为大于或等于0.5%。优选地,第一电阻层320远离第一导电层310的一侧的粗糙度Rz的范围为0.1μm-30μm,包括0.1μm和30μm,且第一电阻层320远离第一导电层310的一侧的粗糙度Rz取值还可为1μm、5μm、8μm、9μm、10μm、15μm、20μm等。粗糙度Sdr的范围为0.5%-8000%,包括0.5%和8000%,且粗糙度Sdr的取值还可为1%、5%、12%、20%、50%、80%、100%、200%、500%、800%、1500%、2000%、2500%、3000%、3500%、4000%、4500%、5000%、5500%、6000%、6500%、7000%、7500%等。
至少一层介质层330设置在第一电阻层320远离第一导电层310的一侧,且覆盖凸起结构321。介质层330的材质可以是树脂胶、聚酰亚胺(PI)、改性聚酰亚胺、玻纤布、玻纤布复合材料、纸基板、复合基板、HDI板材、改性环氧树脂、改性丙烯酸树脂、聚对苯二甲酸乙、二醇酯、聚对苯二甲酸丁二醇酯、聚乙烯等,用于保护第一电阻层320,避免第一电阻层320受到来自外界的力而损伤。具体地,介质层330可以是单层结构也可以是至少两层结构,当是至少两层结构的时候,每一层的选用材质可以相同也可以不同。
在本发明一具体实施例中,介质层330为两层结构,且介质层330的两层结构均可以由同一种材料制备,例如聚酰亚胺,也可以由两种不同的材料制备,例如一层树脂胶,一层聚酰亚胺,但是,无论是哪一种结构,为了符合一些特定的要求,均可选择在靠近第一电阻层320的介质层内设置填料,从而提高介质层与其相邻层的结合力,或者一些功能性填料,例如导热性填料,以能够将产生于电阻层上的热量通过导热性填料导出去,有效保证因静电冲击产生的热量能够快速导出,提高第一电阻层的耐ESD性能,进而有效提高埋入式电阻器件的抗静电击穿能力。
在本发明的一些实施例中,介质层远离第一电阻层的一侧设置有第二电阻层和第二导电层,第二电阻层位于介质层与第二导电层之间。第二电阻层和第一电阻层的材料、用途均可以相同或不相同,同样的,第二导电层与第一导电层的材料、用途均可以相同或不相同。此外,第二电阻层的结构、参数与第一电阻的结构和参数可以相同,第二导电层的结构、参数与第一导电层的结构和参数也可以相同,在此就不再一一赘述。
图4A为本发明实施例提供的另一种复合金属箔的结构示意图,图4B为本发明实施例提供的另一种复合金属箔的结构示意图,如图4A和图4B所示,复合金属箔包括第一导电层410、第一电阻层420、介质层430、第二电阻层440和第二导电层450。第一电阻层420设置在第一导电层410的一侧,第一电阻层420远离第一导电层410的一侧的全部区域均设置有凸起结构421,使得第一电阻层420远离第一导电层410的一侧的整面形成粗糙表面。介质层430设置在第一电阻层420远离第一导电层410的一侧,且覆盖凸起结构421。第一导电层、第一电阻层和介质层的材料、凸起结构的形状以及第一电阻层远离第一导电层的一侧的粗糙度在前述实施例中已有详细记载本发明实施例在此不再赘述。
第二电阻层440设置在介质层430远离第一电阻层420的一侧,第二导电层450设置在第二电阻层440远离介质层430的一侧。在本发明一具体实施例中,第二电阻层420和第一电阻层440的材料、用途均相同,同样的,第二导电层450与第一导电层410的材料、用途均相同。
第二电阻层440远离第二导电层450的一侧可以是平整的表面,也可以如第一电阻层420类似,至少部分区域设置有凸起结构。示例性的,如图4A所示,第二电阻层440远离第二导电层450的一侧为平整的表面;如图4B所示,第二电阻层440远离第二导电层450的一侧的全部区域设置有凸起结构451,凸起结构451可以参考本发明前述实施例中记载的第一电阻层420上的凸起结构,本发明实施例在此不再赘述。
图5A为本发明实施例提供的一种复合金属箔的制备方法的流程图,如图5A所示,该方法包括:
S501、提供第一导电层。
具体的,第一导电层可以具有良好导电性能,该金属层的材质可以是金、银、铜或铝中的任意一种,或者包括铜、金、银或铝中至少两种组合的合金等。该第一导电层可以是独立存在的,也可以是形成在载体上,本发明实施例在此不做限定。图5B为本发明实施例提供的第一导电层的示意图,如图5B所示,示例性的,在该实施例中,第一导电层510为独立存在的。
S502、在第一导电层的一侧形成第一电阻层。
具体的,第一电阻层可以通过物理气相沉积、化学气相沉积、蒸发镀、溅射镀、电镀和混合镀等方式形成在第一导电层的一侧。第一电阻层为复合金属箔的关键功能层,用于实现复合金属箔的电阻功能。通常电阻可以根据不同功能的需要而选用不同的材料,进而具有不同的电阻特性。例如,第一电阻层的材料可以包括镍、铬、铂、钯、钛中的至少一种单质金属,和/或包括镍、铬、铂、钯、钛、硅、磷、铝中至少两种组合的合金。例如,可以是具有低电阻率的镍铬合金(NiCr)或镍磷合金(NiP),也可以是具有高电阻率的铬硅合金(CrSi),本发明实施例在此不做限定。在本发明的一些实施例中,第一电阻层可以为单层结构或至少两层结构。任一层可以是镍、铬、铂、钯、钛中的任意一种金属组成单质金属,也可以是镍、铬、铂、钯、钛、硅、磷、铝中至少两种组合的合金。
图5C为本发明实施例提供的在第一导电层上形成第一电阻层的示意图,如图5C所示,第一电阻层520形成在第一导电层510的一侧。
S503、在第一电阻层远离第一导电层的一侧的至少部分区域形成凸起结构。
具体的,可以对第一电阻层远离第一导电层的一侧的至少部分区域进行粗化处理。经粗化处理后,在第一电阻层远离第一导电层的一侧的至少部分区域形成凸起结构,使得第一电阻层远离第一导电层的一侧的至少部分区域具有粗糙表面。其中,对第一电阻层远离第一导电层的一侧的至少部分区域进行粗化处理的工艺包括但不限于化学镀、物理气相沉积、化学气相沉积、蒸发镀、溅射镀、电镀和混合镀中的一种或多种工艺。
图5D为本发明实施例提供的在第一电阻层远离第一导电层的一侧形成凸起结构的示意图,如图5D所示,示例性的,在第一电阻层520远离第一导电层510的一侧的全部区域形成凸起结构521,使得第一电阻层520远离第一导电层510的一侧具有粗糙表面。本发明的实施例中,凸起结构521的形状根据实际需要可具有多样性,可为规则的或不规则的立体几何形状,本发明实施例在此不做限定。在一些示例中,凸起结构521的形状为尖角状、倒锥状、颗粒状、树枝状、柱状、块状中的一种或多种。
具体的,第一电阻层520远离第一导电层510的一侧的粗糙度Rz的范围为大于或等于0.1μm,粗糙度Sdr的范围为大于或等于0.5%。优选地,第一电阻层520远离第一导电层510的一侧的粗糙度Rz的范围为0.1μm-30μm,包括0.1μm和30μm,且第一电阻层520远离第一导电层510的一侧的粗糙度Rz取值还可为1μm、5μm、8μm、9μm、10μm、15μm、20μm等。粗糙度Sdr的范围为0.5%-8000%,包括0.5%和8000%,且粗糙度Sdr的取值还可为1%、5%、12%、20%、50%、80%、100%、200%、500%、800%、1500%、2000%、2500%、3000%、3500%、4000%、4500%、5000%、5500%、6000%、6500%、7000%、7500%等。
本发明实施例提供的复合金属箔的制备方法,包括:提供第一导电层,在第一导电层的一侧形成第一电阻层,在第一电阻层远离第一导电层的一侧的至少部分区域形成凸起结构。通过对第一电阻层远离第一导电层的一侧的至少部分区域形成凸起结构,增大了第一电阻层的截面积,提高了第一电阻层的载流量,进而提高了第一电阻层的耐ESD性能,进而提高了埋入式电阻的抗静电击穿能力。
在本发明的另一具体实施例中,在步骤S503之后,还可以包括:在第一电阻层远离第一导电层的一侧形成至少一层介质层,介质层覆盖凸起结构。介质层的材质可以是树脂胶、聚酰亚胺(PI)、改性聚酰亚胺、玻纤布、玻纤布复合材料、纸基板、复合基板、HDI板材、改性环氧树脂、改性丙烯酸树脂、聚对苯二甲酸乙、二醇酯、聚对苯二甲酸丁二醇酯、聚乙烯等,用于保护第一电阻层,避免第一电阻层受到来自外界的力而损伤。具体的,可以将介质层的前驱液通过喷涂或涂布等方式形成在第一电阻层远离第一导电层的一侧,进而得到介质层,或直接将介质层贴合到第一电阻层上。
进一步的,介质层可以是单层结构也可以是至少两层结构。示例性的,介质层为两层结构,且介质层的两层结构均可以由同一种材料制备,例如聚酰亚胺,也可以由两种不同的材料制备,例如一层树脂胶,一层聚酰亚胺,但是,无论是哪一种结构,为了符合一些特定的要求,均可选择在靠近第一电阻层的那层介质层内设置填料从而提高介质层与其相邻层的结合力,或者一些功能性填料,例如导热性填料,以能够将产生于电阻层上的热量通过导热性填料导出去,有效保证因静电冲击产生的热量能够快速导出,提高第一电阻层的耐ESD性能,进而有效提高埋入式电阻器件的抗静电击穿能力。
进一步的,在介质层远离第一电阻层的一侧设置有第二电阻层和第二导电层,第二电阻层位于介质层与第二导电层之间。第二电阻层和第一电阻层的材料、用途均可以相同或不相同,同样的,第二导电层与第一导电层的材料、用途均可以相同或不相同。
图6A为本发明实施例提供的另一种复合金属箔的制备方法的流程图,如图6A所示,该方法包括:
S601、提供载体层。
具体的,载体层可以是聚酰亚胺基板或树脂基板或金属层。
S602、在载体层的一侧形成第一电阻层。
具体的,第一电阻层可以通过物理气相沉积、化学气相沉积、蒸发镀、溅射镀、电镀和混合镀等方式形成在载体层的一侧。第一电阻层为复合金属箔的关键功能层,用于实现复合金属箔的电阻功能。第一电阻层的材料可以包括镍、铬、铂、钯、钛中的至少一种单质金属,和/或包括镍、铬、铂、钯、钛、硅、磷、铝中至少两种组合的合金,例如,具有低电阻率的镍铬合金(NiCr)或镍磷合金(NiP),也可以是具有高电阻率的铬硅合金(CrSi),本发明实施例在此不做限定。在本发明的一些实施例中,第一电阻层可以为单层结构或至少两层结构。任一层可以是镍、铬、铂、钯、钛中的任意一种金属组成单质金属,也可以是镍、铬、铂、钯、钛、硅、磷、铝中至少两种组合的合金。
图6B为本发明实施例提供的在载体层上形成第一电阻层的示意图,如图6B所示,第一电阻层620形成在载体层640的一侧。
S603、在第一电阻层远离载体层的一侧的至少部分区域形成凸起结构。
具体的,可以对第一电阻层远离第一导电层的一侧进行粗化处理。经粗化处理后,在第一电阻层远离第一导电层的一侧的至少部分区域形成凸起结构,使得第一电阻层远离第一导电层的一侧的至少部分区域具有粗糙表面。其中,对第一电阻层远离第一导电层的一侧的至少部分区域进行粗化处理的工艺包括但不限于化学镀、物理气相沉积、化学气相沉积、蒸发镀、溅射镀、电镀和混合镀中的一种或多种工艺。
图6C为本发明实施例提供的在第一电阻层远离第一导电层的一侧形成凸起结构的示意图,如图6C所示,示例性的,在第一电阻层620远离第一导电层610的一侧的全部区域形成凸起结构621,使得第一电阻层620远离载体层640的一侧具有粗糙表面。本发明的实施例中,凸起结构621的形状根据实际需要可具有多样性,可为规则的或不规则的立体几何形状,本发明实施例在此不做限定。在一些示例中,凸起结构621的形状为尖角状、倒锥状、颗粒状、树枝状、柱状、块状中的一种或多种。
具体的,第一电阻层620远离第一导电层610的一侧的粗糙度Rz的范围为大于或等于0.1μm,粗糙度Sdr的范围为大于或等于0.5%。优选地,第一电阻层620远离第一导电层610的一侧的粗糙度Rz的范围为0.1μm-30μm,包括0.1μm和30μm,且第一电阻层620远离第一导电层610的一侧的粗糙度Rz取值还可为1μm、5μm、8μm、9μm、10μm、15μm、20μm等。粗糙度Sdr的范围为0.5%-8000%,包括0.5%和8000%,且粗糙度Sdr的取值还可为1%、5%、12%、20%、50%、80%、100%、200%、500%、800%、1500%、2000%、2500%、3000%、3500%、4000%、4500%、5000%、5500%、6000%、6500%、7000%、7500%等。
S604、在第一电阻层远离载体层的一侧形成至少一层介质层,介质层覆盖凸起结构。
具体的,至少一层介质层形成在第一电阻层远离第一导电层的一侧,介质层覆盖凸起结构。介质层的材质可以是树脂胶、聚酰亚胺(PI)等,用于保护第一电阻层,避免第一电阻层受到来自外界的力而损伤。具体的,可以将介质层的前驱液通过喷涂或涂布等方式形成在第一电阻层远离第一导电层的一侧,得到介质层,或直接将介质层贴合到第一电阻层上。
图6D为本发明实施例提供的在第一电阻层上形成介质层的示意图,示例性的,如图6D所示,介质层630形成在第一电阻层620远离载体层640的一侧,介质层630覆盖凸起结构621。
进一步的,介质层可以是单层结构也可以是至少两层结构。示例性的,介质层为两层结构,且介质层的两层结构均可以由同一种材料制备,例如聚酰亚胺,也可以由两种不同的材料制备,例如一层树脂胶,一层聚酰亚胺,但是,无论是哪一种结构,为了符合一些特定的要求,均可选择在靠近第一电阻层的那层介质层内设置填料从而提高介质层与其相邻层的结合力,或者一些功能性填料,例如导热性填料,以能够将产生于电阻层上的热量通过导热性填料导出去,有效保证因静电冲击产生的热量能够快速导出,提高第一电阻层的耐ESD性能,进而有效提高埋入式电阻器件的抗静电击穿能力。
进一步的,在介质层远离第一电阻层的一侧设置有第二电阻层和第二导电层,第二电阻层位于介质层与第二导电层之间。第二电阻层和第一电阻层的材料、用途均可以相同或不相同,同样的,第二导电层与第一导电层的材料、用途均可以相同或不相同。
S605、剥离载体层。
具体的,载体层与第一电阻层之间应具有适当的剥离强度,使得载体层能够从第一电阻层上剥离下来。
图6E为本发明实施例提供的剥离载体层后的示意图,如图6E所示,剥离载体层640后,余下的层叠结构包括第一电阻层620和介质层630,第一电阻层620靠近介质层630的一侧的全部区域设置有凸起结构621。
S606、在第一电阻层远离介质层的一侧形成第一导电层。
具体的,第一导电层可以通过物理气相沉积、化学气相沉积、蒸发镀、溅射镀、电镀和混合镀等方式形成在第一电阻层远离介质层的一侧。第一导电层可以具有良好导电性能,该金属层的材质可以是金、银、铜或铝中的任意一种,或者包括铜、金、银或铝中至少两种组合的合金等。
图6F为本发明实施例提供的在第一电阻层形成第一导电层的示意图,如图6F所示,第一导电层610形成在第一电阻层620远离介质层630的一侧。
本发明实施例提供的复合金属箔的制备方法,包括:提供载体层,在载体层的一侧形成第一电阻层,在第一电阻层远离载体层的一侧的至少部分区域形成凸起结构,在第一电阻层远离载体层的一侧形成介质层,介质层覆盖凸起结构,剥离载体层,在第一电阻层远离介质层的一侧形成第一导电层。第一电阻层远离第一导电层的一侧的至少部分区域形成若干凸起结构,增大了第一电阻层的截面积,提高了第一电阻层的载流量,进而提高了第一电阻层的耐ESD性能,进而提高了埋入式电阻的抗静电击穿性能。此外,在第一电阻层上形成介质层,避免第一电阻层受到来自外界的力而损伤。
本发明实施例还提供了一种线路板,包括本发明上述任意实施例提供的复合金属箔。
本发明实施例提供的线路板,具有与本发明实施例提供的复合金属箔相应的功能和有益效果。
于本文的描述中,需要理解的是,术语“上”、“下”、“左”“右”、等方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述和简化操作,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
在本说明书的描述中,参考术语“一实施例”、“示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以适当组合,形成本领域技术人员可以理解的其他实施方式。
以上结合具体实施例描述了本发明的技术原理。这些描述只是为了解释本发明的原理,而不能以任何方式解释为对本发明保护范围的限制。基于此处的解释,本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式,这些方式都将落入本发明的保护范围之内。

Claims (14)

1.一种复合金属箔,其特征在于,包括:第一导电层和第一电阻层;
所述第一电阻层设置在所述第一导电层的一侧;
所述第一电阻层远离所述第一导电层的一侧的至少部分区域设置有凸起结构。
2.根据权利要求1所述的复合金属箔,其特征在于,所述第一电阻层远离所述第一导电层的一侧的粗糙度Rz的范围为0.1μm-30μm。
3.根据权利要求1所述的复合金属箔,其特征在于,所述第一电阻层远离所述第一导电层的一侧的粗糙度Sdr的范围为大于或等于0.5%。
4.根据权利要求1所述的复合金属箔,其特征在于,所述第一电阻层远离所述第一导电层的一侧的全部区域均设置有凸起结构。
5.根据权利要求1所述的复合金属箔,其特征在于,所述第一电阻层远离所述第一导电层的一侧的至少部分区域设置有多个连续的凸起结构。
6.根据权利要求5所述的复合金属箔,其特征在于,所述第一电阻层远离所述第一导电层的一侧的全部区域均设置有多个连续的凸起结构。
7.根据权利要求1或4或5或6所述的复合金属箔,其特征在于,所述第一电阻层远离所述第一导电层的一侧的粗糙度Rz的范围为0.1μm-10μm,所述第一电阻层远离所述第一导电层的一侧的粗糙度Sdr的范围为大于或等于20%。
8.根据权利要求1或4或5或6所述的复合金属箔,其特征在于,所述第一电阻层远离所述第一导电层的一侧的粗糙度Rz的范围为0.1μm-10μm,所述第一电阻层远离所述第一导电层的一侧的粗糙度Sdr的范围为大于或等于50%。
9.根据权利要求1或4或5或6所述的复合金属箔,其特征在于,所述第一电阻层远离所述第一导电层的一侧的粗糙度Rz的范围为0.1μm-10μm,所述第一电阻层远离所述第一导电层的一侧的粗糙度Sdr的范围为大于或等于200%。
10.根据权利要求1-6任一所述的复合金属箔,其特征在于,还包括至少一层介质层,所述介质层设置在所述第一电阻层远离所述第一导电层的一侧,且覆盖所述凸起结构。
11.根据权利要求10所述的复合金属箔,其特征在于,所述介质层远离所述第一电阻层的一侧设置有第二电阻层和第二导电层,所述第二电阻层位于介质层与第二导电层之间。
12.根据权利要求1-6任一所述的复合金属箔,其特征在于,所述第一电阻层的材质包括镍、铬、铂、钯、钛中的至少一种单质金属,和/或包括镍、铬、铂、钯、钛、硅、磷、铝中至少两种组合的合金。
13.根据权利要求12所述的复合金属箔,其特征在于,所述第一电阻层为单层结构或至少两层结构。
14.一种线路板,其特征在于,包括如权利要求1-13任一所述的复合金属箔。
CN202011303298.5A 2020-11-19 2020-11-19 一种复合金属箔及线路板 Pending CN114554684A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011303298.5A CN114554684A (zh) 2020-11-19 2020-11-19 一种复合金属箔及线路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011303298.5A CN114554684A (zh) 2020-11-19 2020-11-19 一种复合金属箔及线路板

Publications (1)

Publication Number Publication Date
CN114554684A true CN114554684A (zh) 2022-05-27

Family

ID=81659773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011303298.5A Pending CN114554684A (zh) 2020-11-19 2020-11-19 一种复合金属箔及线路板

Country Status (1)

Country Link
CN (1) CN114554684A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116190022A (zh) * 2023-04-24 2023-05-30 广州方邦电子股份有限公司 一种复合基材及电路板
CN116190021A (zh) * 2023-04-24 2023-05-30 广州方邦电子股份有限公司 一种复合金属箔、印刷线路板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116190022A (zh) * 2023-04-24 2023-05-30 广州方邦电子股份有限公司 一种复合基材及电路板
CN116190021A (zh) * 2023-04-24 2023-05-30 广州方邦电子股份有限公司 一种复合金属箔、印刷线路板
CN116190021B (zh) * 2023-04-24 2024-03-01 广州方邦电子股份有限公司 一种复合金属箔、印刷线路板

Similar Documents

Publication Publication Date Title
US7688598B2 (en) Substantially continuous layer of embedded transient protection for printed circuit boards
JP3073003U (ja) 表面実装型電気装置
CN106576424B (zh) 柔性印刷配线板用增强部件和具备柔性印刷配线板用增强部件的柔性印刷配线板
CN114554684A (zh) 一种复合金属箔及线路板
JP7477240B2 (ja) 面状吸引グリッパ
JP6449111B2 (ja) シールド材、電子部品及び接着シート
CN116137197A (zh) 一种复合基材及电路板
TWI230453B (en) Over-current protection device and manufacturing method thereof
CN114554685A (zh) 一种复合金属箔及线路板
CN214205965U (zh) 一种复合金属箔及线路板
CN214205967U (zh) 一种复合金属箔及线路板
CN114554686A (zh) 一种复合金属箔及线路板
CN214205944U (zh) 一种复合金属箔及线路板
CN214205966U (zh) 一种复合金属箔及线路板
CN114521053A (zh) 一种复合金属箔及线路板
CN214205943U (zh) 一种复合金属箔及线路板
CN114521042A (zh) 一种复合金属箔及线路板
CN214205968U (zh) 一种复合金属箔及线路板
CN114521043A (zh) 一种复合金属箔及线路板
CN114521049A (zh) 埋阻金属箔
KR101026061B1 (ko) 저항층 내장 도전체 및 그 제조방법과 인쇄회로기판
KR20050005421A (ko) 이방 도전 시트 및 그 제조 방법
US9900981B2 (en) Flexible circuit with partial ground path
CN214627496U (zh) 埋阻金属箔和印制板
CN114516203A (zh) 一种埋阻金属箔

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination