CN116798713A - 一种薄膜电阻及电路板 - Google Patents

一种薄膜电阻及电路板 Download PDF

Info

Publication number
CN116798713A
CN116798713A CN202310821003.0A CN202310821003A CN116798713A CN 116798713 A CN116798713 A CN 116798713A CN 202310821003 A CN202310821003 A CN 202310821003A CN 116798713 A CN116798713 A CN 116798713A
Authority
CN
China
Prior art keywords
layer
protrusion
resistor
protrusions
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310821003.0A
Other languages
English (en)
Inventor
周街胜
李冬梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Dachuang Electronics Co ltd
Guangzhou Fangbang Electronics Co Ltd
Original Assignee
Zhuhai Dachuang Electronics Co ltd
Guangzhou Fangbang Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Dachuang Electronics Co ltd, Guangzhou Fangbang Electronics Co Ltd filed Critical Zhuhai Dachuang Electronics Co ltd
Priority to CN202310821003.0A priority Critical patent/CN116798713A/zh
Publication of CN116798713A publication Critical patent/CN116798713A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/01Mounting; Supporting
    • H01C1/012Mounting; Supporting the base extending along and imparting rigidity or reinforcement to the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

本发明提供一种薄膜电阻及电路板,薄膜电阻包括基底层和第一电阻层,基底层的至少一侧表面具有若干凸起,第一电阻层位于基底层具有凸起的一侧表面,基底层具有凸起的一侧表面的表面积与基底层投影面积之比为1.3‑10,第一电阻层位于基底层具有凸起一侧表面且与基底层同形设置。上述限定提高了沉积到基底层表面的第一电阻层的均匀性,进而提高了第一电阻层的方阻均匀性,有利于制备具有较高精度的埋入式电阻,有利于电路板乃至电子元件的性能。

Description

一种薄膜电阻及电路板
技术领域
本发明涉及薄膜电阻技术领域,具体涉及一种薄膜电阻及电路板。
背景技术
电子元器件的集成化发展对电子元器件的性能以及小型化提出了更高的要求。薄膜电阻作为集成无源元件的使用能够显著减小半导体器件在高频时的表面寄生效应和体积,具有精度高的特点,有利于增加封装密度并改善器件可靠性,广泛应用于高性能放大器、线驱动、消费电子和电源管理等应用中。薄膜电阻的电阻层层叠设置在基底层的表面,因此电阻层的方阻均匀性容易受到基底层的影响。当电阻层的方阻均匀性较差,会严重影响电子元器件的性能稳定性。
发明内容
因此,本发明要解决的技术问题在于如何提高薄膜电阻的电阻层的方阻均匀性,从而提供一种薄膜电阻及电路板。
本发明提供一种薄膜电阻,包括基底层和第一电阻层,所述基底层的至少一侧表面具有若干凸起,所述第一电阻层位于所述基底层具有所述凸起的一侧表面,所述基底层具有凸起的一侧表面的表面积与所述基底层的投影面积之比为1.3-10,所述第一电阻层与所述基底层同形设置。
可选的,所述基底层具有凸起的一侧表面的表面积与所述基底层的投影面积之比为2-7。
可选的,所述基底层的投影面积为4066μm2时,所述基底层具有凸起的一侧表面的表面积为20000μm2-29000μm2
可选的,至少部分所述凸起满足以下条件:所述凸起的底部至所述凸起的1/2高度处的平均横截面积大于所述凸起的1/2高度处至所述凸起的顶部的平均横截面积。
可选的,所述凸起的底部至所述凸起的1/2高度处的平均横截面积大于所述凸起的1/2高度处至所述凸起的顶部的平均横截面积的凸起的占比至少30%。
可选的,至少部分所述凸起满足以下条件:所述凸起底部至所述凸起的1/2高度处的宽度的最小值不小于所述凸起的1/2高度处至所述凸起的顶部的宽度的最大值。
可选的,所述凸起底部至所述凸起的1/2高度处宽度的最小值不小于所述凸起的1/2高度处至所述凸起的顶部的宽度的最大值的凸起的占比至少30%。
可选的,所述基底层表面的所述凸起的分布情况如下:所述凸起的最大高度为H,1μm≤H≤25μm,其中,1μm≤H≤14μm的凸起的数量占比为70%~90%,14μm≤H≤25μm的凸起的数量占比为10%~30%。
可选的,所述基底层表面的所述凸起的分布情况如下:相邻所述凸起的中心轴之间的间距为D,2μm≤D≤11μm的凸起的数量占比为大于或等于70%。
可选的,所述薄膜电阻还包括位于所述第一电阻层远离所述基底层的一侧表面的膜层。
可选的,所述膜层远离所述第一电阻层的一侧设置有导电层。
可选的,所述导电层为单层导电层或多层导电层。
可选的,所述膜层与所述导电层之间设有第二电阻层。
本发明还提供一种电路板,包括上述薄膜电阻。
本发明技术方案,具有如下优点:
本发明提供的薄膜电阻及电路板,通过限定基底层具有凸起的一侧表面的表面积与基底层的投影面积之比,使电阻材料能够均匀的沉积到基底层的表面,进而提高了第一电阻层的方阻均匀性,有利于制备具有较高精度的埋入式电阻,满足电路板乃至电子元件的高性能应用要求。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种薄膜电阻的纵向截面结构示意图;
图2为图1中基底层的SEM扫描图;
图3为本发明实施例提供的另一种薄膜电阻的层叠关系示意图;
图4为本发明实施例提供的另一种薄膜电阻的层叠关系示意图;
图5为本发明实施例提供的另一种薄膜电阻的层叠关系示意图;
附图标记说明:
1-基底层;11-凸起;2-第一电阻层;3-膜层;4-导电层;5-第二电阻层。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
薄膜电阻通常包括基底层和电阻层,电阻层位于基底层具有凸起的一侧表面。为了使薄膜电阻满足电路板中的应用要求,需要对电阻层的形貌进行设计。电阻层为很薄的层结构,其表面形貌受到基底层的影响较大。经过大量的实验论证,发明人发现,基底层具有凸起的一侧表面的表面积与基底层的投影面积之比影响电阻层的方阻稳定性,需要将上述比值控制在一定范围内,以使薄膜电阻满足在电路板中的应用。
参见图1,本实施例提供一种薄膜电阻,包括基底层1和第一电阻层2,所述基底层1的至少一侧表面具有若干凸起,所述第一电阻层2位于所述基底层1具有所述凸起的一侧表面,所述基底层1具有凸起的一侧表面的表面积与基底层1的投影面积之比为1.3-10。通过限定基底层具有凸起的一侧表面的表面积与基底层的投影面积之比,使电阻材料能够均匀的沉积到基底层的表面,进而提高了第一电阻层的方阻均匀性,有利于制备具有较高精度的埋入式电阻,满足电路板乃至电子元件的高性能应用要求。
示例性的,所述基底层1具有凸起11的一侧表面的表面积与基底层1的投影面积之比可以为1.3、2、3、4、5、6、7、10,或上述任何两个数字之间的任一数值。优选的,所述基底层1具有凸起11的一侧表面的表面积与基底层1的投影面积之比为2-7,该限定能够进一步优化电阻层的方阻均匀性;更优选的,所述基底层1具有凸起11的一侧表面的表面积与投影面积之比为4-6,以进一步提高薄膜电阻的方阻均匀性。
作为一个具体示例,当基底层1的投影面积为4066μm2时,基底层1具有凸起11的一侧表面的表面积可以为20000μm2-29000μm2
需要理解的是,本实施例所述的投影面积是指将薄膜电阻贴附在一平面后,基底层1在该平面的正投影的面积,也即,薄膜电阻覆盖在该平面上的面积。由于第一电阻层2的厚度很薄,因此通过测量第一电阻层2的表面积即可得到基底层1具有凸起11的一侧表面的表面积。
在本实施例中,参见图2,凸起11实际是多个细小晶粒的堆积,凸起11的形状包括但不限于多棱锥状、倒圆锥状、圆锥状、针状、树枝状、树冠状、钩状、钟乳石状、挂冰状、螺旋状、锯齿状、波纹状。在薄膜电阻的横截面扫描图谱中,凸起11的最大高度处高于基底层1的厚度最薄处。凸起11之间的顶部(即,凸起的最大高度)水平距离大于等于1.5μm。
为了更好实现本发明的技术效果,进一步提高方阻的均匀性,在一个实施方式中,在基底层1的具有凸起的一侧表面的表面积与基底层1投影面积之比满足上述要求的基础上,至少部分所述凸起满足以下条件:所述凸起的底部至所述凸起的1/2高度处的平均横截面积大于所述凸起的1/2高度处至所述凸起的顶部的平均横截面积。
为进一步优化薄膜电阻的方阻均匀性,满足上述条件的凸起数量占基底层的一侧表面的凸起总量的比例为至少30%。作为一个具体示例,满足上述条件的凸起数量占基底层的一侧表面的凸起总量的比例可以为50%以上。满足上述条件的凸起数量的占比越大,则第一电阻层的方阻均匀性越好。
为了更好实现本发明的技术效果,进一步提高方阻的均匀性,在一个实施方式中,在基底层1的具有凸起的一侧表面的表面积与基底层1投影面积之比满足上述要求的基础上,至少部分凸起满足以下条件:所述凸起底部至所述凸起的1/2高度处宽度的最小值不小于所述凸起的1/2高度处至所述凸起的顶部的宽度的最大值,所述凸起每个高度的横截面的最大宽度即为该高度处的宽度值;此时,所述凸起整体呈现“水滴状”,电阻材料更容易均匀的形成在基底层的粗糙表面上,均匀性、连续性更好。
为进一步优化薄膜电阻的方阻均匀性,满足上述条件的凸起数量占基底层的一侧表面的凸起总量的比例为至少30%。作为一个具体示例,满足上述条件的凸起数量占基底层的一侧表面的凸起总量的比例可以为50%以上。满足上述条件的凸起数量的占比越大,则第一电阻层的方阻均匀性越好。
在本实施例中,所述基底层1的厚度为2μm-100μm,所述基底层1的厚度优选为8μm-35μm。所述第一电阻层2的厚度为5nm-3μm,第一电阻层2的厚度优选为10nm-200nm。示例性的,所述基底层1的厚度可以为2μm、4μm、6μm、8μm、10μm、20μm、30μm、35μm、50μm、60μm、80μm、100μm或上述任意两个数值之间的任一数值;所述第一电阻层2的厚度可以为5nm、10nm、25nm、50nm、75nm、100nm、125nm、150nm、175nm、200nm、1μm、1.5μm、2μm、2.5μm、3μm或上述任意两个数值之间的任一数值。
在本实施例中,所述凸起的最大高度为H,1μm≤H≤25μm。具体的,所述基底层表面的凸起的分布情况如下:1μm≤H≤14μm的凸起的数量占比为70%~90%,14μm≤H≤25μm的凸起的数量占比为10%~30%,上述占比总和小于等于100%;优选的,1μm≤H≤4μm的凸起的数量占比为10%~50%,4μm<H≤14μm的凸起的数量占比为30%~80%,14μm≤H≤25μm的凸起的数量占比为3%~10%,上述占比总和小于等于100%;凸起最大高度H满足上述分布情况,所得到的薄膜电阻的方阻均匀性能够更好的满足电路板中的应用要求。
在本实施例中,至少部分凸起满足以下条件:相邻所述凸起的中心轴之间的间距为D,2μm≤D≤11μm。示例性的,相邻所述凸起的中心轴之间的间距D可以为2μm、4μm、6μm、8μm、10μ、11μm或上述任意两个数值之间的任一数值。优选的,2μm≤D≤11μm的凸起的数量占比为大于或等于70%,以获得更好的方阻均匀性。
本实施例在限定基底层具有凸起的一侧表面的表面积与基底层的投影面积之比以及凸起形貌的同时,还对凸起的最大高度以及相邻凸起之间的水平间距进行了限定。满足上述要求的电阻层具有较好的方阻均匀性,满足了薄膜电阻在电路板中的应用要求。
需要说明的是,本实施例中的基底层1的厚度、第一电阻层2的厚度以及最大宽度等相关参数均是将薄膜电阻样品制备成切片,然后在扫描电镜中测量得到,扫描电镜的放大倍数为2000倍-70000倍。凸起的中心轴的间距指的是在相邻两个凸起的中心轴之间水平距离,凸起的中心轴为单个凸起的中心线或者为经过单个凸起中位置最高点的轴线。在薄膜电阻的横截面扫描图谱中,凸起的最大高度处高于基底层的厚度最薄处,当相邻两个小凸起的最大高度之间的水平距离较近时,两个相邻的小凸起可以视为单个大凸起。相邻两个小凸起的最大高度之间的水平距离较近的判定依据为:相邻两个小凸起的最大高度之间的水平距离小于上述两个小凸起中横向尺寸较小的小凸起的二分之一高度处的宽度的一半。
在本实施例中,基底层1的材料为导电材料或介质材料,基底层1可以是单层结构或由多层结构层叠而成。导电材料包括但不限于铜、铝、钛、锌、铁、镍、铬、钴、银和金,也可以为其他导电材料,这里不再详举,具体的,基底层可以为铜箔、铝箔、钛箔、锌箔、铁箔、镍箔、铬箔、钴箔、银箔或金箔,也可以为含有铜、铝、钛、锌、铁、镍、铬、钴、银和金中的至少两种的合金箔材,也可以为由铜箔、铝箔、钛箔、锌箔、铁箔、镍箔、铬箔、钴箔、银箔和金箔中的至少两种复合而成的复合箔材,或其他导电材料,这里不再详举。介质材料包括但不限于PET、PP、PS、ABF膜、BT树脂、聚丙烯酸、聚氨酯、聚酰亚胺,或其他介质材料,这里不在进行详举。具有多层结构的基底层中,不同层之间的材料可以相同,也可以不同。
第一电阻层2为薄膜电阻的关键功能层,用于实现埋入式电阻的电阻功能。第一电阻层可以根据不同功能的需要而选用不同的材料,进而具有不同的电阻特性。具体的,所述第一电阻层的材料包括但不限于Ni、Cr、Si、P、N、Ti、Pt、Ta、Mo、Sn、O中的至少一种元素。具体的,材料可以为NiCrSi、NiCrAlSi、NiP、NiCr、AlN、TiN、Pt、Cr、Cr-SiO、Cr-Si、Ti-Si、Ti-W、TaN、Mo和Ni-Sn,能够满足制备电阻的材料均在本方案要求范围内,这里不再详举。第一电阻层2可以是单层结构或由多层结构层叠而成,具有多层结构的第一电阻层2中,不同层之间的材料可以相同,也可以不同。
本实施例采用电镀、化学镀、物理气相沉积、化学气相沉积中的至少一种工艺形成第一电阻层,第一电阻层的方阻为1Ω-2000Ω。
参见图3,作为一种可选的实施方式,所述薄膜电阻还包括位于所述第一电阻层2远离所述基底层1的一侧表面的膜层3。一方面,膜层能够保护第一电阻层2,避免第一电阻层2被外力损伤;另一方面,在将薄膜电阻粘附在电路板上时,膜层能够黏贴第一电阻层2和电路板,提高了电子设备的结构稳定性。此外,设置膜层后可以制备成覆箔板直接应用到PCB硬板或软板中。
具体的,所述膜层的厚度为0.5μm-100μm。示例性的,所述膜层的厚度可以为2μm、5μm、7μm、10μm、12μm、15μm、20μm、30μm、40μm、55μm、60μm、70μm、80μm、90μm或100μm。膜层材料包括但不限于聚苯乙烯系热塑性树脂、乙酸乙烯酯类热塑性树脂、聚酯类热塑性树脂、聚乙烯类热塑性树脂、聚酰胺类热塑性树脂、橡胶类热塑性树脂、丙烯酸酯类热塑性树脂、酚醛类热固性树脂、环氧类热固性树脂、热塑性聚酰亚胺热固性树脂、氨基甲酸酯类热固性树脂、三聚氰胺类热固性树脂、醇酸类热固性树脂、ABF树脂,能够满足粘结的树脂材料均在本方案要求范围内,这里不再详举。示例性的,膜层选自改性环氧树脂、改性丙烯酸树脂、聚对苯二甲酸乙二醇酯、聚对苯二甲酸丁二醇酯、聚乙烯、聚萘二甲酸乙二醇酯、聚苯烯、聚氯乙烯、聚砜、聚苯硫醚、聚醚醚酮、聚苯醚、聚四氟乙烯、液晶聚合物、聚乙二酰脲、环氧玻璃布、BT树脂,其他能够满足性能要求的膜层材料均在本方案要求范围内,这里不再详举。膜层具体的厚度以及材料是本领域技术人员根据实际需要进行选择设置。
进一步的,参见图4,在一个实施例中,在薄膜电阻中设置有膜层3的基础上,在膜层3远离第一电阻层2的一侧设置导电层4,进而形成含有第一电阻层的覆箔板,该覆箔板为四层结构,能够直接应用到硬板或软板中。具体的,导电层可以是单层结构或由多层结构层叠而成。即,导电层可以为铜箔、铝箔、钛箔、锌箔、铁箔、镍箔、铬箔、钴箔、银箔或金箔,也可以为含有铜、铝、钛、锌、铁、镍、铬、钴、银和金中的至少两种的合金箔材,也可以为由铜箔、铝箔、钛箔、锌箔、铁箔、镍箔、铬箔、钴箔、银箔和金箔中的至少两种复合而成的复合箔材,也可以为其他导电材料,这里不再详举。导电层的材料与基底层的材料可以相同也可以不同,本领域技术人员可以根据实际需要进行设置。
更进一步的,参见图5,在一个实施例中,在上述膜层3和导电层4之间设置有第二电阻层5,进而形成非对称结构。其中,第二电阻层的材料与第一电阻层2所使用的材料可以相同也可以不同,本领域技术人员可以根据实际需要进行设置。本实施例采用电镀、化学镀、物理气相沉积、化学气相沉积中的至少一种工艺形成第二电阻层。需要说明的是,本实施例制备第一电阻层和第二电阻层所用的材料为本领域的常规材料,且第一电阻层和第二电阻层均为连续的层结构,其第一电阻层和第二电阻层的结构和材料成分不同于常规防锈层或抗氧化层。
本实施例还提供一种电路板,包括上述薄膜电阻。该电路板具有上述薄膜电阻的全部优点,在此不再赘述。
现示例性的提供具体的实施例和对比例,以支撑本申请的技术方案的技术效果。其中,实施例和对比例中的薄膜电阻均包括基底层和第一电阻层,所述基底层的一侧表面具有若干凸起,所述第一电阻层层叠设置在所述基底层具有凸起的一侧表面;基底层为18μm厚的铜箔,所述第一电阻层的材料为NiCr合金,第一电阻层的厚度为20nm。
实施例1
在本实施例中,基底层具有凸起的一侧表面的表面积与基底层的投影面积之比为1.3,凸起的底部至凸起的1/2高度处的平均横截面积大于等于凸起的1/2高度处至凸起的顶部的平均横截面积的凸起的占比30%,2μm≤D≤11μm的凸起的数量占比等于70%,凸起的最大高度为H,1μm≤H≤14μm的凸起的数量占比为70%,14μm≤H≤25μm的凸起的数量占比为30%。
实施例2
在本实施例中,基底层具有凸起的一侧表面的表面积与基底层投影面积之比为10,凸起的底部至凸起的1/2高度处的平均横截面积大于等于凸起的1/2高度处至凸起的顶部的平均横截面积的凸起的占比30%,2μm≤D≤11μm的凸起的数量占比等于70%,凸起的最大高度为H,1μm≤H≤14μm的凸起的数量占比为70%,14μm≤H≤25μm的凸起的数量占比为30%。
实施例3
在本实施例中,基底层具有凸起的一侧表面的表面积与基底层投影面积之比为5.2,凸起的底部至凸起的1/2高度处的平均横截面积大于等于凸起的1/2高度处至凸起的顶部的平均横截面积的凸起的占比30%,2μm≤D≤11μm的凸起的数量占比等于70%,凸起的最大高度为H,1μm≤H≤14μm的凸起的数量占比为70%,14μm≤H≤25μm的凸起的数量占比为30%。
实施例4
在本实施例中,基底层具有凸起的一侧表面的表面积与基底层投影面积之比为5.2,凸起的底部至凸起的1/2高度处的平均横截面积大于等于凸起的1/2高度处至凸起的顶部的平均横截面积的凸起的占比60%,2μm≤D≤11μm的凸起的数量占比等于70%,凸起的最大高度为H,1μm≤H≤14μm的凸起的数量占比为70%,14μm≤H≤25μm的凸起的数量占比为30%。
实施例5
在本实施例中,基底层具有凸起的一侧表面的表面积与基底层投影面积之比为5.2,凸起底部至凸起的1/2高度处宽度的最小值不小于凸起的1/2高度处至凸起的顶部的宽度的最大值的凸起的占比30%,2μm≤D≤11μm的凸起的数量占比等于70%,凸起的最大高度为H,1μm≤H≤14μm的凸起的数量占比为70%,14μm≤H≤25μm的凸起的数量占比为30%。
实施例6
在本实施例中,基底层具有凸起的一侧表面的表面积与基底层投影面积之比为5.2,凸起底部至凸起的1/2高度处宽度的最小值不小于凸起的1/2高度处至凸起的顶部的宽度的最大值的凸起的占比60%,2μm≤D≤11μm的凸起的数量占比等于70%,凸起的最大高度为H,1μm≤H≤14μm的凸起的数量占比为70%,14μm≤H≤25μm的凸起的数量占比为30%。
对比例1
本对比例提供的薄膜电阻与实施例2提供的薄膜电阻的区别仅在于:本对比例提供的薄膜电阻中,基底层具有凸起的一侧表面的表面积与基底层投影面积之比为13。
对比例2
本对比例提供的薄膜电阻与实施例2提供的薄膜电阻的区别仅在于:本对比例提供的薄膜电阻中,凸起的底部至凸起的1/2高度处的平均横截面积大于等于凸起的1/2高度处至凸起的顶部的平均横截面积的凸起的占比为20%。
对比例3
本对比例提供的薄膜电阻与实施例2提供的薄膜电阻的区别仅在于:本对比例提供的薄膜电阻中,2μm≤D≤11μm的凸起的数量占比等于40%。
对比例4
本对比例提供的薄膜电阻与实施例2提供的薄膜电阻的区别仅在于:本对比例提供的薄膜电阻中,凸起的最大高度为H,1μm≤H≤14μm的凸起的数量占比为48%,14μm≤H≤25μm的凸起的数量占比为52%。
对比例5
本对比例提供的薄膜电阻与实施例2提供的薄膜电阻的区别仅在于:本对比例提供的薄膜电阻中,凸起底部至凸起的1/2高度处宽度的最小值不小于凸起的1/2高度处至凸起的顶部的宽度的最大值的凸起的占比为18%。
对实施例1-6以及对比例1-5提供的薄膜电阻进行方阻均匀性测试。其中,方阻均匀性测试过程中,首先测试薄膜电阻不同位置的方阻M,方阻测试点均匀分布在薄膜电阻表面,且方阻测试点的数量为20个,然后计算薄膜电阻不同位置的平均方阻值Mave,并选择方阻最大值Mmax和方阻最小值Mmin,随后计算方阻均匀性上限值和方阻均匀性下限值:方阻均匀性上限值=(Mmax-Mave)/Mave×100%;方阻均匀性下限值=(Mmin-Mave)/Mave×100%;测试结果参见表1:
表1
方阻均匀性(上限值) 方阻均匀性(下限值)
实施例1 3.2% -3.3%
实施例2 4.5% -4.7%
实施例3 4.0% -3.9%
实施例4 3.9% -3.7%
实施例5 3.8% -3.7%
实施例6 3.4% -3.2%
对比例1 9.5% -9.7%
对比例2 8.4% -7.5%
对比例3 9.0% -9.1%
对比例4 8.6% -8.8%
对比例5 9.4% -9.5%
由表1可见,本实施例的薄膜电阻的方阻均匀性更加突出,性能更加稳定。
显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (14)

1.一种薄膜电阻,其特征在于,所述薄膜电阻包括基底层和第一电阻层,所述基底层的至少一侧表面具有若干凸起,所述第一电阻层位于所述基底层具有所述凸起的一侧表面,所述基底层具有凸起的一侧表面的表面积与所述基底层的投影面积之比为1.3-10。
2.根据权利要求1所述的薄膜电阻,其特征在于,所述基底层具有凸起的一侧表面的表面积与所述基底层的投影面积之比为2-7。
3.根据权利要求1所述的薄膜电阻,其特征在于,所述基底层的投影面积为4066μm2时,所述基底层具有凸起的一侧表面的表面积为20000μm2-29000μm2
4.根据权利要求1所述的薄膜电阻,其特征在于,至少部分所述凸起满足以下条件:所述凸起的底部至所述凸起的1/2高度处的平均横截面积大于所述凸起的1/2高度处至所述凸起的顶部的平均横截面积。
5.根据权利要求4所述的薄膜电阻,其特征在于,所述凸起的底部至所述凸起的1/2高度处的平均横截面积大于所述凸起的1/2高度处至所述凸起的顶部的平均横截面积的凸起的占比至少30%。
6.根据权利要求1所述的薄膜电阻,其特征在于,至少部分所述凸起满足以下条件:所述凸起底部至所述凸起的1/2高度处的宽度的最小值不小于所述凸起的1/2高度处至所述凸起的顶部的宽度的最大值。
7.根据权利要求6所述的薄膜电阻,其特征在于,所述凸起底部至所述凸起的1/2高度处宽度的最小值不小于所述凸起的1/2高度处至所述凸起的顶部的宽度的最大值的凸起的占比至少30%。
8.根据权利要求1所述的薄膜电阻,其特征在于,所述基底层表面的所述凸起的分布情况如下:所述凸起的最大高度为H,1μm≤H≤25μm,其中,1μm≤H≤14μm的凸起的数量占比为70%~90%,14μm≤H≤25μm的凸起的数量占比为10%~30%。
9.根据权利要求1所述的薄膜电阻,其特征在于,所述基底层表面的所述凸起的分布情况如下:相邻所述凸起的中心轴之间的间距为D,2μm≤D≤11μm的凸起的数量占比为大于或等于70%。
10.根据权利要求1-9任一项所述的薄膜电阻,其特征在于,所述薄膜电阻还包括位于所述第一电阻层远离所述基底层的一侧表面的膜层。
11.根据权利要求10所述的薄膜电阻,其特征在于,所述膜层远离所述第一电阻层的一侧设置有导电层。
12.根据权利要求11所述的薄膜电阻,其特征在于,所述导电层为单层导电层或多层导电层。
13.根据权利要求11所述的薄膜电阻,其特征在于,所述膜层与所述导电层之间设有第二电阻层。
14.一种电路板,其特征在于,包括权利要求1-13任一项所述的薄膜电阻。
CN202310821003.0A 2023-07-05 2023-07-05 一种薄膜电阻及电路板 Pending CN116798713A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310821003.0A CN116798713A (zh) 2023-07-05 2023-07-05 一种薄膜电阻及电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310821003.0A CN116798713A (zh) 2023-07-05 2023-07-05 一种薄膜电阻及电路板

Publications (1)

Publication Number Publication Date
CN116798713A true CN116798713A (zh) 2023-09-22

Family

ID=88036262

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310821003.0A Pending CN116798713A (zh) 2023-07-05 2023-07-05 一种薄膜电阻及电路板

Country Status (1)

Country Link
CN (1) CN116798713A (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116137197A (zh) * 2023-04-20 2023-05-19 广州方邦电子股份有限公司 一种复合基材及电路板
CN116190022A (zh) * 2023-04-24 2023-05-30 广州方邦电子股份有限公司 一种复合基材及电路板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116137197A (zh) * 2023-04-20 2023-05-19 广州方邦电子股份有限公司 一种复合基材及电路板
CN116190022A (zh) * 2023-04-24 2023-05-30 广州方邦电子股份有限公司 一种复合基材及电路板

Similar Documents

Publication Publication Date Title
KR101981466B1 (ko) 파워 인덕터
US9773611B2 (en) Chip electronic component and manufacturing method thereof
TWI614776B (zh) 功率電感器
KR102019921B1 (ko) 파워 인덕터 및 그 제조 방법
US11069469B2 (en) Coil electronic component and method of manufacturing the same
US11270837B2 (en) Power inductor
US10515752B2 (en) Thin film inductor and manufacturing method thereof
CN116190022B (zh) 一种复合基材及电路板
CN116137197A (zh) 一种复合基材及电路板
TWI725207B (zh) 功率電感器
TW200414835A (en) Integrated storage plate with embedded passive components and method for fabricating electronic device with the plate
JP2022504830A (ja) ディスクリート金属-絶縁体-金属(mim)エネルギー蓄積部品及びその製造方法
US7911318B2 (en) Circuit boards with embedded resistors
CN116190021B (zh) 一种复合金属箔、印刷线路板
CN116798713A (zh) 一种薄膜电阻及电路板
US10468183B2 (en) Inductor and manufacturing method of the same
CN116612951B (zh) 一种薄膜电阻和电路板
CN214014626U (zh) 一种埋阻金属箔
CN114516203A (zh) 一种埋阻金属箔
US10905013B2 (en) Printed wiring board and method for manufacturing the same
CN116798714A (zh) 一种复合金属箔与电路板
CN116612952A (zh) 一种薄膜电阻和电路板
CN116782494B (zh) 一种复合基材及其制备方法与电路板
CN214606319U (zh) 一种埋阻金属箔
CN214627496U (zh) 埋阻金属箔和印制板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination