KR101329414B1 - 내에칭성 웨이퍼 처리 장치 및 이의 제조 방법 - Google Patents

내에칭성 웨이퍼 처리 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR101329414B1
KR101329414B1 KR1020060131112A KR20060131112A KR101329414B1 KR 101329414 B1 KR101329414 B1 KR 101329414B1 KR 1020060131112 A KR1020060131112 A KR 1020060131112A KR 20060131112 A KR20060131112 A KR 20060131112A KR 101329414 B1 KR101329414 B1 KR 101329414B1
Authority
KR
South Korea
Prior art keywords
base substrate
layer
vapor deposition
chemical vapor
processing apparatus
Prior art date
Application number
KR1020060131112A
Other languages
English (en)
Other versions
KR20070066899A (ko
Inventor
웨이 판
아지트 새인
제프리 레널츠
태원 김
Original Assignee
제너럴 일렉트릭 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제너럴 일렉트릭 캄파니 filed Critical 제너럴 일렉트릭 캄파니
Publication of KR20070066899A publication Critical patent/KR20070066899A/ko
Application granted granted Critical
Publication of KR101329414B1 publication Critical patent/KR101329414B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S269/00—Work holders
    • Y10S269/903—Work holder for electrical circuit assemblages or wiring systems
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T279/00—Chucks or sockets
    • Y10T279/23—Chucks or sockets with magnetic or electrostatic means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Physical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명에 따른 웨이퍼 처리 장치는, 필름 전극을 베이스 기판의 표면상에 증착시킴으로써 제조되며, 이때 구조물은 이어서 B, Al, Si, Ga, 내화성 경질 금속, 전이 금속 및 이들의 조합물로 구성된 군으로부터 선택된 원소의 나이트라이드, 카바이드, 카보나이트라이드 또는 옥시나이트라이드를 하나 이상 포함하는 보호 코팅 필름 층으로 오버코팅(overcoating)된다. 상기 필름 전극은 그 하부의 베이스 기판 층의 열팽창 계수(CTE)뿐만 아니라 보호 코팅 층의 열팽창 계수와 거의 대등한 열팽창 계수를 갖는다.

Description

내에칭성 웨이퍼 처리 장치 및 이의 제조 방법{ETCH RESISTANT WAFER PROCESSING APPARATUS AND METHOD FOR PRODUCING THE SAME}
도 1은 본 발명의 웨이퍼 취급 장치의 하나의 실시양태의 단면도이다.
도 2는 베이스 기판이 전기 절연 층으로 오버코팅(overcoating)된, 본 발명의 웨이퍼 취급 장치의 제 2 실시양태의 단면도이다.
도 3은 베이스 기판과 전기 절연 층 사이에 계면 연결 층을 갖는, 본 발명의 웨이퍼 취급 장치의 제 3 실시양태의 단면도이다.
도 4는 지지용 중앙 샤프트를 갖는, 본 발명의 히터 실시양태의 단면도이다.
도 5는 도 1의 실시양태에서 사용되는 디스크 히터의 램프 비율을 예시하는 그래프이다.
도 6은 도 2의 실시양태에서 사용되는 디스크 히터의 램프 비율을 예시하는 그래프이다.
본 발명은 일반적으로 반도체의 제조에 사용되는 웨이퍼 취급 장치에 관한 것이다.
본원은 2005년 12월 21에 제출된 미국 특허 출원 제 60/752,677호 및 2005년 12월 30일에 제출된 미국 특허 출원 제 11/322809호를 우선권 주장하며, 이들 특허 출원을 전체적으로 본원에서 참조로 인용하였다.
웨이퍼 취급 장치, 예를 들어 히터 및 정전 척(chuck)("ESC")이 분자 빔 에피택시, 공간 실험, 전자 현미경 및 초전도 필름의 성장을 위한 기판 히터 등과 같은 다수의 시스템 용도로 사용되고 있다. 웨이퍼 취급 어셈블리는 웨이퍼를 지지하기 위한 서셉터(susceptor) 및 웨이퍼를 가열하기 위해 서셉터 아래에 배치된 복수의 히터를 포함할 수 있다. 반도체 웨이퍼는 비교적 고온의 처리 용기 내의 제한된 환경 및 종종 부식성이 강한 대기 중에서 가열된다.
AlN은 우수한 내에칭성을 가지며, 따라서 웨이퍼 취급 장치의 구조 재료로서 우수한 후보 물질이다. 미국 특허 제 6,744,618호는 소결된 세라믹 기판의 표면상에 증착된 스크린 인쇄 필름 전극 및 이 필름 전극 구조의 상부 상에 오버성형(over-molded)된 소결 세라믹층을 갖는 정전 척을 개시한다. 상기 필름 전극은 W, Mo, 또는 이들의 합금을 포함한다. 상기 세라믹층은 AlN, Al2O3, BN, Si3N4와 같은 물질 및 이들의 조합물을 포함하며, AlN이 바람직한 구체예이다.
종래의 소결된 AlN 내에칭성 히터가 갖는 주지된 문제는 이의 열 충격에 대한 낮은 내성으로서, 이것의 최대 램프(ramp)가 약 12 내지 20℃/분으로 한정된다. 또한, 공정 중에서 소결된 AlN이 웨이퍼와 접촉할 때 이면 입자의 생성은 심각한 문제를 초래된다.
본 발명은 상부 코팅으로서 적어도 AlN 필름 층을 갖는 적층된 구조를 갖는 개선된 웨이퍼 취급 장치에 관한 것으로서, 종래의 소결된 적층 구조와 비교할 때, 불소에 대한 내에칭성이 우수할 뿐만 아니라 웨이퍼 공정시 이면 입자의 생성이 적고 오염이 적다.
하나의 양상에서, 본 발명은 필름 전극을 베이스 기판의 표면상에 증착시켜 제작된 웨이퍼 처리 장치에 관한 것으로서, 이때 구조물은 이어서 B, Al, Si, Ga, 내화성 경질 금속, 전이 금속 및 이들의 조합물로 구성된 군으로부터 선택된 원소의 나이트라이드, 카바이드, 카보나이트라이드 및 옥시나이트라이드 중 하나 이상을 포함하는 보호 코팅 필름 층으로 오버코팅되며, 상기 필름 전극은 베이스 기판 층의 열팽창 계수(CTE)뿐만 아니라 보호 코팅 층의 CTE와 거의 대등한 CTE를 갖는다.
본 발명의 하나의 양상에서, 필름 전극은 몰리브덴, 텅스텐, 루테늄 및 이들의 합금 중 하나 이상을 포함하며, 보호 코팅 층은 알루미늄 나이트라이드, 알루미늄 옥사이드, 알루미늄 옥시나이트라이드 및 이들의 조합물 중 하나 이상을 포함한다.
본 발명의 또 다른 양상에서, 필름 전극은 베이스 기판 층의 CTE 및 보호 코팅 층의 CTE의 0.75 내지 1.25배 범위의 CTE를 갖는다.
또 다른 양상에서, 본 발명은 웨이퍼 처리 장치를 제조하는 방법에 관한 것으로서, 본 방법은 (a) 전기 절연 층의 존재 또는 부재하에, 그래파이트, 내화성 금속 및 합금; B, Si, Ga, 내화성 경질 금속 및 전이 금속으로 구성되는 군으로부터 선택된 원소의 옥사이드, 나이트라이드, 카바이드, 카보나이트라이드 또는 옥시나이트라이드; 및 알루미늄의 옥사이드, 옥시나이트라이드 및 이들의 조합물 중 하나 이상을 포함하는 베이스 기판을 제공하는 단계; (b) 베이스 기판 층의 CTE의 0.75 내지 1.25 범위의 CTE를 갖는 필름 전극을 상기 베이스 기판상에 증착시키는 단계; 및 (c) 상기 필름 전극의 CTE의 0.75 내지 1.25 범위의 CTE를 갖는 코팅 필름 층을 상기 필름 전극 상에 중첩시키는 단계를 포함한다.
본원에서 사용되는 용어, "제 1" 및 "제 2" 등은 어떤 순서나 중요도를 나타내는 것이 아니라, 한 요소와 다른 요소를 구별하기 위해 사용되었으며, 단수형은 양의 제한을 나타내는 것이 아니라 참조된 항목이 하나 이상 존재함을 나타낸다. 본원에서 개시된 모든 범위는 포괄적이며 조합 가능하다. 게다가, 본원에서 개시된 모든 범위는 말단값을 포함하며 독립적으로 조합 가능하다. 또한, 명세서 및 청구범위에서 사용된 바와 같이, 용어, "포함하는"은 "구성되는" 및 "필수적으로 구성되는" 실시양태를 포함할 수 있다.
본원에서, 어림잡는 용어가 사용되어 어떤 수량 표현을 수식할 수 있는데, 이 표현은 그것이 관련된 기본 기능의 변화를 초래하지 않고 바뀔 수 있다. 따라서, 용어 또는 용어들, 예를 들어 "약" 및 "실질적으로"에 의해 수식되는 값은 어떤 경우에는 명기된 정확한 값에 한정되지 않을 수 있다. 적어도 몇몇 경우에, 이 어림잡는 용어는 그 값을 측정하는 기구의 정밀도에 상응할 수 있다.
본원에서, "기판" 또는 "기판들"은 "베이스 표면" 또는 "베이스 층"과 상호교환적으로 사용될 수 있다.
또한, 본원에서, 용어 "웨이퍼 취급 장치"는 단수 또는 복수형으로 "히터", "척", "정전 척", "ESC" 및 "서셉터"와 상호교환적으로 사용되며, 이들은 반도체 디바이스를 생산하는 동안 웨이퍼, 기판, 또는 다른 유형의 소재를 지지하는 디바이스를 지칭한다. 웨이퍼 취급 장치의 하나의 실시양태에서, 웨이퍼는 외부 전극과 웨이퍼 취급 장치에 내장된 전극 사이에서 발생된 정전력에 의해 척킹(chucking) 표면에 고정된다. ESC는 콜롬빅(Columbic) 유형 또는 존슨-라벡(Johnson-Rahbek) 유형일 수 있다.
본원에서, "보호 코팅" 층은 단수 또는 복수형으로 사용되는 "보호 필름 코팅 층", "코팅 층", 또는 "코팅 필름", 또는 "보호 층", 또는 "보호 코팅 층"과 상호교환적으로 사용되며, 이들은 웨이퍼 취급 장치를 코팅하는 하나 이상의 층 또는 복수의 층을 가리킨다.
도 1의 개략도에서 도시된 하나의 실시양태에서, 본 발명의 웨이퍼 처리 장치(10)는 베이스 기판(8), 그 위에 배치된 필름 전극(6) 및 전체 구조를 오버코팅하는 보호 코팅 필름(5)을 포함하는 히터의 형태이다.
도 2에서 도시된 제 2 실시양태에서, 웨이퍼 처리 장치(10)는 베이스 층(9)에 의해 오버코팅된 기판(8), 베이스 층(9)상에 배치된 필름 전극(6) 및 전체 구조를 오버코팅하는 보호 코팅 필름(5)을 포함한다.
도 3에서 도시된 제 3 실시양태에서, 웨이퍼 처리 장치(10)는 먼저 연결 층(2)에 의해 코팅되고, 그 다음에 베이스 층(9)에 의해 오버코팅된 기판(8), 베이스 층(9)상에 배치된 필름 전극(6) 및 전체 구조를 오버코팅하는 보호 코팅 필름(5)을 포함한다.
도 4에서 도시된 제 4 실시양태에서, 웨이퍼 처리 장치(10)는 가열될 대상을 지지하기 위한 플랫폼(20)을 포함한다. 이 플랫폼(20)은 상부 및 하부 표면을 갖는 기판(8) 및 이 기판(8)의 하부 표면상에 배치된 필름 전극(6)을 갖는다. 이 플랫폼(20)은 실질적으로 가로질러 상기 플랫폼까지 연장된 샤프트(30)에 의해 지지된다. 이 샤프트(30)는 상기 기판(8)과 동일한 재료 또는 상이한 재료를 포함할 수 있으며, 추가로 동심 디자인 또는 다른 패턴의 두 개의 전도체 또는 전기 납(11)을 포함한다. 금속 비아(via) 또는 접촉 정공(12)이 샤프트(30)상에 납땜되어 웨이퍼 처리 장치를 지지하는 설치 구조, 포스트, 또는 받침 포스트와 접속되어 사용된다.
이하에서, 본 발명은 상기 장치의 최외부의 층으로부터 시작하여 내부로 가면서, 즉 보호 코팅 필름, 필름 전극, 몇몇 실시양태에서의 선택적인 베이스 코팅 층 및 선택적인 연결 층으로부터, 가장 내부의 층인 베이스 기판까지 더욱 상세하게 설명될 것이다.
보호 코팅 필름:
하나의 실시양태에서, 보호 코팅 필름(5)은 B, Al, Si, Ga, 내화성 경질 금속, 전이 금속 및 이들의 조합물로 구성된 군으로부터 선택된 원소의 나이트라이드, 카바이드, 카보나이트라이드 및 옥시나이트라이드 중 하나 이상을 포함하며, 25 내지 1000℃의 온도 범위에서 2.0 x 10-6/K 내지 10 x 10-6/K 범위의 CTE를 갖는다.
하나의 실시양태에서, 상기 나이트라이드는 열분해 보론 나이트라이드, 알루미늄 나이트라이드(AlN), 알루미늄 옥사이드, 알루미늄 옥시나이트라이드, 규소 나이트라이드 및 이들의 복합체 중 하나로부터 선택된다. 본원에서, 알루미늄 나이트라이드는 AlN, AlON 또는 이들의 조합물을 지칭한다. 하나의 실시양태에서, 보호 코팅 층(5)은 AlN, AlON, Al2O3 또는 이들의 조합물의 단일 층이다. 또 다른 실시양태에서, 보호 코팅 층(5)은 동일 재료, 예를 들어 AlN, AlON, Al2O3 등의 다수 코팅의 다수 층이거나, AlN, AlON, pBN, SiN 등이 연속적으로 코팅된 다수의 상이 층이다.
보호 코팅 층(5)은 팽창 열 플라즈마(ETP), 이온 도금, 화학 기상 증착(CVD), 플라즈마 증진 화학 기상 증착(PECVD), 금속 유기 화학 기상 증착(MOCVD)(또한 유기 금속 화학 기상 증착(OMCVD)으로도 지칭됨), 금속 유기 기상 에피택시(MOVPE), 스퍼터링(sputtering), 반응성 전자 빔(e-beam) 증착 및 플라즈마 분무와 같은 물리적 기상 증착을 포함하는 공정에 의해 기판상에 증착될 수 있다. 대표적인 공정은 ETP, CVD 및 이온 도금이다.
보호 코팅 층(5)의 두께는 CVD, 이온 도금, ETP 등과 같은 사용된 공정 및 용도에 따라 다를 수 있으며, 용도에 따라 1㎛ 내지 수백㎛이다. 일반적으로, 더 두꺼운 보호 층이 사용될 때 더 긴 라이프 사이클을 기대할 수 있다. 하나의 실시양태에서, 상기 보호 코팅 층은 약 1 내지 약 5㎛의 두께를 가지며, 웨이퍼와 정전 척 사이에 대체로 양호한 열 접촉을 허용하지만, 더 큰 두께를 갖는 코팅만큼 오래가지는 못한다. 그러나, 5㎛ 초과의 두께를 갖는 코팅은 5㎛ 미만의 두께를 갖는 코팅보다 더 긴 라이프 사이클을 갖는다. 하나의 실시양태에서, 상기 코팅은 약 2㎛ 이상의 두께를 갖는다. 또 다른 실시양태에서, 상기 보호 코팅의 두께는 약 10㎛ 이상이다. 제 3 실시양태에서, 그 두께는 약 50㎛ 이상이다. 또 다른 실시양태에서, 그 두께는 약 75㎛ 이상이다.
보호 코팅 층(5)은 내에칭성이거나, 할로겐을 포함하는 환경에서 또는 플라즈마 에칭, 반응성 이온 에칭, 플라즈마 세정 및 가스 세정에 노출될 때 낮은 에칭률을 갖는 것을 특징으로 한다. 상기 보호 코팅의 에칭률은 종래의 소결된 유사한 화학 조성물의 코팅과 같거나 이보다 낮으며, 따라서 웨이퍼 처리 장치의 수명을 연장시킨다.
하나의 실시양태에서, 보호 코팅 층(5)은 할로겐 함유 환경에서 1 분당 1000 옹스트롬(Å/분) 미만의 에칭률을 갖는다. 제 2 실시양태에서, 이 비율은 1 분당 500 옹스트롬(Å/분) 미만이다. 제 3 실시양태에서, 이 비율은 1 분당 100 옹스트롬(Å/분) 미만이다. 제 4 실시양태에서, 상기 내에칭성 보호 코팅은 할로겐을 포함하는 세정 환경에서 또는 반응성 이온 에칭 환경에 노출될 때 1 분당 약 30 옹스트롬(Å/분) 이하의 에칭률을 갖는다. 하나의 실시양태에서, 상기 에칭률은 약 20Å/분 이하이다. 다른 실시양태에서, 상기 에칭률은 약 15Å/분 이하이다. 또 다른 실시양태에서, 상기 에칭률은 약 5Å/분 이하이다. 또 다른 실시양태에서, 상기 에칭률은 약 2Å/분 이하이다.
전열기, 정전 척, 웨이퍼 캐리어 등과 같은 제품이 반도체 처리 작동 동안 사용될 때, 종종 히터/척의 접촉 표면상에 입자가 형성되어 웨이퍼의 이면으로 이동된다. 이러한 입자의 형성은 공정 중의 웨이퍼의 이면상으로 이동되기 때문에 바람직하지 않다. 본 발명의 보호 필름 코팅 층(5)을 갖는 웨이퍼 처리 디바이스는 이렇게 형성되는 입자의 수를 상당히 감소시킨다.
하나의 실시양태에서, 보호 코팅으로 코팅된 제품의 이면상에 형성된 입자의 수는, 소결된 오버성형 또는 상부코팅 층을 갖는 종래 기술에 의한 웨이퍼 처리 장치에 비하여 25% 이상 감소한다. 또 다른 실시양태에서, 생성된 입자의 수는 보호 코팅으로 코팅되지 않은 유사한 제품에 비하여 50% 이상 감소한다. 제 3 실시양태에서, 생성된 입자의 수는 보호 코팅으로 코팅되지 않은 유사한 제품에 비하여 75% 이상 감소한다.
보호 코팅 층(5)은 내부식성 또는 내에칭성에 대한 어떠한 악영향도 없이 질소, 산소 및/또는 수소와 같은 다른 비금속 원소를 작은 농도로 포함할 수 있다. 하나의 실시양태에서, 상기 코팅 층은 약 20원자% 이하의 수소 및/또는 산소를 함유한다. 또 다른 실시양태에서, 상기 보호 코팅은 약 10원자% 이하의 수소 및/또는 산소를 포함한다.
필름 전극:
본 발명의 장치(10)의 필름 전극(6)의 특징은, 1500℃ 초과의 융점을 가지며, 그 위에 배치되어 있는 인접한 베이스 층(9)(또는 도 1에서는 기판(8))의 CTE뿐만 아니라 보호 코팅 층(5)의 CTE와 거의 대등한 CTE, 즉 25 내지 1000℃의 온도 범위에서 2.0 x 10-6/K 내지 10 x 10-6/K 범위의 CTE를 갖는 금속을 포함한다는 것이다.
본원에서, "거의 대등한 CTE를 갖는다"는 것은 필름 전극의 CTE가 인접한 층, 즉 베이스 코팅 층 또는 보호 코팅 층의 CTE의 0.75 내지 1.25라는 것을 의미한다. 본 발명의 하나의 실시양태에서, 필름 전극은 인접한 층, 즉 베이스 코팅 층 또는 보호 코팅 층의 CTE의 0.90 내지 1.10 범위의 CTE를 갖는다. 제 3 실시양태에서, 필름 전극의 CTE는 인접한 층의 CTE의 0.95 내지 1.05 범위이다.
예를 들어, AlN 및 베이스 층(9) 또는 보호 코팅 층(5)용 그래파이트와 같은 제 2 상과, 4.9 x 10-6/K의 이론적 평균 CTE를 갖는 AlN 및 5.3 x 10-6/K의 이론적 CTE를 갖는 그래파이트의 조합과 같이, 상이한 재료가 사용되는 실시양태에서, 결과의 CTE는 부피 비례 평균화 규칙을 이용한 혼합물의 표준 규칙을 이용하여 계산될 수 있다.
하나의 실시양태에서, 상기 필름 전극(6)은 몰리브덴(Mo), 텅스텐(W), 루테늄(Ru) 또는 이들의 조합물과 같은 금속을 포함하지만, 이것으로 한정되는 것은 아 니다. 몰리브덴(Mo)은 20 내지 1000℃의 온도 범위에서 4.5 x 10-6/K의 이론적 평균 CTE를 갖는다. 텅스텐(W)의 이론적 평균 CTE는 4.5 x 10-6/K이며, 루테늄(Ru)의 이론적 평균 CTE는 6.4 x 10-6/K이다. 본 발명의 필름 전극(6)은 인접한 베이스 층(9)(또는 도 1의 베이스 기판(8))의 CTE와 거의 대등한 CTE를 갖기 때문에, 이 베이스에 대한 우수한 접착이 가능하며 전극 층의 층간 박리 또는 균열의 결점을 완화한다.
하나의 실시양태에서, 상기 필름 전극(6)은 약 5 내지 약 250㎛ 범위의 두께를 갖는다. 제 2 실시양태에서, 상기 필름 전극(6)은 약 0.1 내지 약 10㎛ 범위의 두께를 갖는다.
상기 필름 전극(6)은 스크린-인쇄, 스핀 코팅, 플라즈마 분무, 분무 열분해, 반응성 분무 증착, 졸-겔, 연소 토치, 전기 아크, 이온 도금, 이온 이식, 스퍼터링 증착, 레이저 삭마, 증발, 전기 도금 및 레이저 표면 합금을 포함하는 당해 기술 분야에서 공지된 공정에 의해 베이스 층상에 형성될 수 있다.
하나의 실시양태에서, 필름 전극(6)은 스크린 인쇄에 의해 형성된다. 스크린 인쇄는 당해 기술 분야에서 공지되어 있다. 스크린 인쇄에 관한 일반적인 설명은 예를 들어 문헌[Screens and Screen Printing, published by the International Society for Hybrid Microelectronics, 1991]에 제시되어 있으며, 그 전체가 본원에서 참조로 인용되었다. 본 발명의 하나의 실시양태에서, 텅스텐, 몰리브덴, 루테늄, 또는 이들의 합금의 페이스트가 전극(6)을 형성하기 위해 사용된다. 실크 스크린 또는 다른 미세 메쉬가 사용될 수 있다. 실크 스크리닝을 위한 다수의 종래의 페이스트는 유리 프릿(frit)을 함유하며, 페이스트에 첨가되어 접착력을 증진시킨다. 본 발명의 또 다른 실시양태에서, 필름 전극(6)은 유리를 함유하지 않는 실크 스크리닝 전도성 페이스트를 사용하여 형성된다. 유리 프릿(frit)을 함유하는 종래의 페이스트와 비교할 때, 유리를 함유하지 않는 페이스트로 제조된 전극은 상당히 낮은 저항률을 가지며, 따라서 플라즈마 생성(RF) 전극 또는 척킹 전극으로서 사용될 때 필름 전극(6)이 가열되는 것을 방지한다.
하나의 실시양태에서, 필름 전극(6)은 또한 예를 들어 화학 기상 증착(CVD) 또는 물리적 기상 증착(PVD)과 같은 기상 증착 기법에 의해 형성될 수 있다. 이러한 기법도 당해 기술 분야에서 공지되어 있다. 스크린 인쇄에 의해 제조된 필름은 종종 "두꺼운"(thick) 필름으로 지칭되는데 반하여, 기상 증착에 의해 제조된 필름은 종종 "얇은"(thin) 필름으로 지칭된다.
또 다른 실시양태에서, 상기 필름 전극(6)은 반응성 분무 증착 기술(RSDT)을 사용하여 형성된다. RSDT는 또한 불꽃 보조 증착 또는 플라즈마 분무로 공지되어 있으며, 제어 가능한 크기, 형태 및 결정도를 갖는 필름을 증착하기 위한 저비용 연소 공정이다.
W, Mo, Ru 또는 이들의 조합물을 포함하는 필름 층이 베이스 층상에 증착된 후, 전극 패턴 디자인은 예를 들어 레이저 절단, 인쇄, 마스킹, 선반절삭(lathing), 건식/습식 에칭 또는 그릿 블라스팅(grit blasting)과 같은 여러 가지 기법에 의해 Mo(W) 필름상에 정확하게 재생될 수 있다. 그러므로, 정확한 가열 제어는 정확한 패턴화에 의해 용이하게 성취될 수 있으며, 가열 균일성도 이와 같다.
선택적인 베이스 코팅 층:
도 2에 도시된 본 발명의 제 2 실시양태에서, 베이스 코어 기판(8)은 그래파이트 및 몰리브덴, 텅스텐 등과 같은 내화성 금속 및 합금으로 구성된 군으로부터 선택된 하나 이상의 전도성 물질로 된 코어 재료를 포함하며, 이 기판(8)은 먼저 베이스 코팅 층(9)에 의해 오버코팅되고 그 후 그 위에 필름 전극(6)이 형성된다. 그래파이트, 내화성 금속/합금으로 된 코어(8)에 의해 베이스 코팅 층(9)은 작동 중 사용하는데 필요한 기계적 완전성 및 지지성을 갖는다. 이 베이스 코팅 층(9)은 전기적으로 절연성이며, 전기 층(6)과 베이스 기판(8) 사이에 전기적 절연 및 CTE의 대등화를 제공한다.
하나의 실시양태에서, (높은 체적 저항률을 갖는) 전기 절연성 코팅 층(9)은 B, Al, Si, Ga, 내화성 경질 금속, 전이 금속 및 이들의 조합물로 구성된 군으로부터 선택된 원소의 나이트라이드, 보라이드, 옥사이드 및 옥시나이트라이드 중 하나 이상을 포함한다.
옥사이드, 옥시나이트라이드, 나이트라이드 및 보라이드의 형성량을 이들의 금속 성분 및 유도체의 증착동안 제어함으로써 베이스 코팅 층(9)의 저항률은 조절된다. 하나의 실시양태에서, 베이스 코팅 층(9)은 25℃에서 108Ω-cm 보다 큰 체적 저항률을 갖는다. 제 2 실시양태에서, 베이스 코팅 층(9)은 25℃에서 1010Ω-cm 보다 큰 체적 저항률을 갖는다. 제 3 실시양태에서, 베이스 코팅 층(9)은 25℃에서 1012Ω-cm 보다 큰 체적 저항률을 갖는다. 하나의 실시양태에서, 베이스 코팅 층은 25 내지 1000℃의 범위에서 2.0 x 10-6/K 내지 10 x 10-6/K 범위의 CTE를 갖는다.
상기 베이스 코팅 층(9)은 팽창 열 플라즈마(ETP), 이온 도금, 화학 기상 증착(CVD), 플라즈마 증진 화학 기상 증착(PECVD), 금속 유기 화학 기상 증착(MOCVD)(또한 유기 금속 화학 기상 증착(OMCVD)으로도 지칭됨), 금속 유기 기상 에피택시(MOVPE), 스퍼터링, 반응성 전자 빔(e-beam) 증착 및 플라즈마 분무와 같은 물리적 기상 증착을 포함하는 공정에 의해 베이스 코어(8)상에 증착될 수 있다. 대표적인 공정은 ETP, CVD 및 이온 도금이다.
선택적인 연결 층:
도 3에서 도시된 제 3 실시양태에서, 베이스 코팅 층(9)을 베이스 코어 기판(8)상에 증착시키기 전에, 계면 연결 층(2)이 베이스 기판(8)상에 도입된다. 이 계면 연결 층(2)은 베이스 전기 절연 코팅 층(9)과 베이스 기판(8) 사이의 접착력을 증진시킨다. 하나의 실시양태에서, 이 계면 연결 층(2)은 Al, Si, 내화성 금속(Ta, W, Mo 포함), 전이 금속(티타늄, 크롬, 철 포함) 및 이들의 혼합물로부터 선택된 원소의 나이트라이드, 카바이드, 카보나이트라이드, 보라이드, 옥사이드 및 옥시나이트라이드 중 하나 이상을 포함한다. 하나의 실시양태에서, 이 연결 층(2)은 TiC, TaC, SiC, MoC 및 이들의 혼합물 중 하나 이상을 포함한다.
베이스 기판(8)이 그래파이트와 같은 물질을 포함하고 연결 층(2)이 금속 카바이드를 포함하는 하나의 실시양태에서, 연결 층 표면은 그래파이트 기판과 평형에 도달하도록 추가로 탄소 처리되어 그 표면으로부터 상기 금속 카바이드로 탄소가 확산됨으로써 화학량을 회복시키며, 상기 층들의 접착력을 증진시킨다. 하나의 실시양태에서, 내화성 금속 카바이드를 포함하는 연결 층은 탄소와 평형을 이루는 금속에 대한 탄소의 원자비를 갖는 것을 특징으로 한다.
계면 연결 층(2)은 예를 들어 금속 염화물과 같은 금속 할로겐화물의 증기를, 수소와 같은 환원제를 사용하거나 사용하지 않고 그래파이트 기판을 함유하는 가열된 반응기 내로 도입함으로써 종래의 방식으로 화학 기상 증착(CVD)에 의해 베이스 코어 기판(8)상에 침전될 수 있다. 상기 연결 층(2)은 또한 스퍼터링, 분자 빔 에피택시 방법(MBE), 금속 유기 화학 기상 증착(MOCVD), 또는 플라즈마 CVD 방법(PCVD)을 포함하는 다른 종래의 코팅 방법에 의해 상기 기판(8)상에 코팅될 수 있다. 하나의 실시양태에서, 메탄과 같은 탄소 공급원이 금속 할로겐화물 증기와 함께 도입되어 증착동안 탄소(C)/금속비를 제어할 수 있다.
베이스 코어 기판(8)이 연결 층(2)에 의해 코팅된 후, 베이스 코팅 층(9)은 예를 들어 CVD, ETP, 이온 도금, PECVD, MOCVD, OMCVD, MOVPE, 스퍼터링, 전자 빔 증착 및 플라즈마 분무와 같은 상술한 임의의 공정을 사용하여 연결 층(2)상에 도입될 수 있다.
베이스 기판 층:
도 2 및 3에서 도시된 본 발명의 실시양태에서, 베이스 기판(8)은 전기 전도성이고, 그래파이트; W 및 Mo와 같은 내화성 금속, 전이 금속, 희토류 금속 및 합금; 및 이들의 혼합물 중 하나 이상을 포함한다. 베이스 기판(8)을 전극(5)으로부터 분리하는 베이스 코팅 층(9)(및 몇몇 예에서, 추가적인 연결 층(2))이 있기 때문에, 베이스 기판(8)의 CTE는 전극 층(5)의 CTE와 거의 대등할 필요는 없다.
전극이 베이스 기판상에 직접 배치된, 도 1에서 도시된 본 발명의 또 다른 실시양태에서, 베이스 기판(8)은 전기 절연성이고, B, Si, Ga, 내화성 경질 금속 및 전이 금속으로 구성되는 군으로부터 선택된 원소의 옥사이드, 나이트라이드, 카바이드, 카보나이트라이드 또는 옥시나이트라이드; 알루미늄의 옥사이드, 옥시나이트라이드; 및 이들의 조합물을 하나 이상 포함한다. 하나의 실시양태에서, 전기 절연 기판은 반도체의 절연체 영역에서, 예를 들어 25℃에서 108Ω-cm 보다 큰 체적 저항률을 갖는다. 제 2 실시양태에서, 전기 절연 기판은 25℃에서 1010Ω-cm 보다 큰 체적 저항률을 갖는다. 제 3 실시양태에서, 전기 절연 기판은 25℃에서 1012Ω-cm 보다 큰 체적 저항률을 갖는다. 하나의 실시양태에서, 베이스 기판(8)은 25 내지 1000℃의 범위에서 2.0 x 10-6/K 내지 10 x 10-6/K 범위의 CTE를 갖는다.
도 1의 장치의 하나의 실시양태에서, 베이스 기판(8)은 우수한 가공성뿐만 아니라 전기 절연성을 갖는 것을 특징으로 하는 물질을 포함한다. 하나의 실시양태에서, 베이스 기판(8)은 베이스 기판이 요구하는 완전성뿐만 아니라 원하는 형태로의 가공성을 갖도록 보론 나이트라이드와 알루미늄 나이트라이드의 블렌드를 포함한다. 하나의 실시양태에서, 상기 소결된 블렌드는 미국 특허 번호 제 4,960,734 호에서 개시된 조성물을 포함하며, 이 조성물은 45 내지 5중량%의 AlN 및 55 내지 95중량%의 BN을 가지며, 높은 열 전도율 및 높은 전기 절연성을 유지하면서, 비교적 작은 CTE, 낮은 유전율 및 우수한 가공성을 갖는다.
또 다른 실시양태에서, 상기 소결된 베이스 기판은 소결 보조제, 금속 또는 탄소 도판트 및 불순물을 추가로 포함할 수 있다. 적합한 소결 보조제의 예는 이트리아(Y2O3), 불화칼슘(CaF2), 산화칼슘(CaO), 탄산칼슘(CaCO3) 및 당해 기술 분야에서 공지된 다른 것들을 포함하지만, 이것으로 한정되는 것은 아니다. 금속 도판트는 철, 구리, 니켈, 아연, 크롬, 코발트, 나트륨, 칼륨, 마그네슘, 칼슘, 티타늄, 바나듐 및 지르코늄을 포함한다.
전기 접촉부의 형성:
본 발명의 하나의 실시양태에서, 장치(10)는 전기 접촉부(12)를 추가로 포함한다. 전극(6)에서 전기 접촉부(12)를 형성하는 방법은 당해 기술 분야에서 공지되어 있다. 전기 접촉부(12)는 당해 기술 분야에서 공지된 납땜 물질을 사용하여 전극(6)에 납땜될 수 있다. 하나의 실시양태에서, 전기 접촉부(12)는 전극(6)과 동일한 금속을 갖는 합금을 포함한다.
본 발명에 따른 장치의 적용:
보호 코팅 층 및 거의 대등한 CTE의 전극을 갖는 본 발명의 내에칭성 웨이퍼 처리 장치는 기판, 가열 요소, 웨이퍼 캐리어, 정전 척, 서셉터 등과 같은 반도체 처리 성분으로 유리하게 사용될 수 있다. 이 장치는 짧은 시간 동안 실온으로부터 1000℃까지의 가열 단계에서의 적용뿐만 아니라, 약 200℃ 이상의 온도에서의 불소 플라즈마 세정과 같은 가혹한 환경에서의 적용에 특히 적합하다.
하나의 적용 실시양태에서, 상기 장치(10)는 기계적 지지체에 의해 공정실 내에 위치한다. 전기 접촉부(12)를 통하여 상기 장치(10)에 전압을 가하고, 전극(6)을 전원에 연결함으로써, 반도체 웨이퍼와 같은 소재가 척킹 표면(1)에 고정된다.
본 발명의 하나의 실시양태에서, 상기 장치(10)는 히터상에 위치된 웨이퍼 기판을 1 분당 15℃ 초과의 비율로 800℃의 온도까지 신속하게 가열시킨다. 또 다른 실시양태에서, 상기 장치(10)는 웨이퍼 기판을 20℃/분 초과의 램프 비율(ramp rate)로 가열시킨다. 제 3 실시양태에서, 상기 장치(10)는 웨이퍼 기판을 30℃/분 초과의 램프 비율(ramp rate)로 가열시킨다. 높은 램프 비율에도 불구하고, 상기 보호 코팅 층, 필름 전극 및 베이스 기판의 CTE 대등화는 본 발명의 장치가 균열없이 열 순환을 견디도록 한다. 상기 보호 코팅은 균열이 거의 없으며, 이러한 특징적인 보호 코팅이 실질적인 내에칭성을 제공한다. 하나의 실시양태에서, 상기 보호 코팅이 800℃의 온도로 열 순환되는 동안에도 균열이 전혀 형성되지 않았다.
본 발명을 예시하기 위해 실시예가 본원에 제공되었지만 본 발명의 범위가 이것으로 한정되는 것은 아니다.
실시예 1:
도 1에서 도시된 구조를 갖는 히터를 베이스 기판 기준물로서 0.125인치의 두께를 갖는 4인치 직경의 소결된 AlN 디스크로 제조하였다. 스크린 인쇄된 Mo-Mn(30% 프릿) 전극을 50㎛의 필름 두께로 상기 기판상에 인쇄하였다. 이 구조를 50 내지 100㎛ 두께의 CVD AlN층으로 코팅하였다. AlN 코팅을 형성하기 위한 CVD 공정을 약 1000℃ 온도의 노에서 실행하였으며, 이때 1 내지 3slm 범위의 Cl2의 흐름을 약 350 내지 500℃의 고온의 Al 바에 통과시키고, 1 내지 10slm 유속의 NH3, 5 내지 8slm 유속의 N2 및 0.8 내지 5slm 유속의 H2와 혼합하였다.
디스크 히터를 가동시켜 5℃, 15℃ 및 30℃로부터의 램프 비율로 200℃ 내지 600℃의 온도로 순환시켰다. 이 히터는 가열 테스트 이후에도 열 충격에 대한 우수한 내성 및 기계적 완전성을 보였다. 그러나, 급속한 가열동안, 접촉부가 중심부보다 현저하게 온도가 낮을 때(50℃ 초과의 차이), 두 개의 온도가 낮은 접촉부 사이 부근의 정반대 말단에서 균열이 발생하는 것을 관찰하였다.
도 5는 램프 테스트의 결과를 보여주는 그래프로서, 본 발명의 히터의 온도가 소결된 코팅 층을 갖는 종래의 히터로 얻은 최대 속도를 초과하는 속도로 빠르게 단계적으로 상승한다는 것을 보여 준다.
실시예 2:
도 2에서 도시된 구조를 갖는 히터를 0.25인치의 두께를 갖는 그래파이트 코어 및 베이스 기판으로서 100 내지 200㎛의 두께의 CVD AlN 코팅 층을 갖는 4인치 직경의 디스크로 제조하였다. 10㎛ 두께의 TaC 연결 층을 CVD AlN층과 그래파이트 코어 사이에서 사용하였다. 스크린 인쇄된 Mo-Mn(30% 프릿) 전극을 이 기판들 상에 50㎛의 필름 두께로 인쇄하였고, 다른 CVD AlN층으로 50 내지 100㎛의 필름 두께로 최종 코팅하였다. 디스크 히터의 시제품을 가동시켜 15℃ 내지 30℃의 램프 비율로 400℃ 내지 600℃의 온도에서 순환시켰다. AlN을 코팅하기 위한 CVD 공정은 실시예 1에서와 동일하다.
도 6은 램프 테스트의 결과를 보여주는 그래프로서, 히터가 열 충격에 대한우수한 내성 및 기계적 완전성을 유지하면서도, 히터의 온도가 짧은 시간 내에 빠르게 단계적으로 상승하는 것을 보여 준다. 다수의 온도 라이프 사이클을 실행한 바, 이러한 구조가 우수한 신뢰도를 보여 주었다.
본 발명에 따른 웨이퍼 취급 장치는, 종래의 소결된 적층 구조와 비교할 때, 불소에 대한 내에칭성이 우수할 뿐만 아니라 웨이퍼 공정시 더 적은 이면 입자가 생성되며 오염이 적다는 효과를 제공한다
본 명세서는 최선의 방식을 포함하는 실시예를 이용하여 본 발명을 개진하고 있으며, 또한 당해 기술 분야의 숙련가가 본 발명을 제조 및 이용할 수 있도록 기재하고 있다. 본 발명의 특허 가능 범위는 청구 범위에 의해 한정되며, 당해 기술 분야의 숙련가에게 명백한 또 다른 실시예들을 포함한다. 이러한 다른 실시예들은 그들이 본 청구 범위의 원문 어구와 다르지 않은 구조 요소를 갖는다면, 또는 그들이 본 청구 범위의 원문 어구와 사소한 차이를 갖는 동등한 구조 요소를 포함한다 면 본 청구 범위의 영역 내에 있다고 생각된다. 본원에서 참조된 모든 인용 문헌은 참고로서 결합되었다.

Claims (20)

  1. 처리될 대상을 위치시키기 위한 플랫폼을 포함하는 웨이퍼 처리 장치로서, 플랫폼이
    그래파이트, 내화성 금속, 전이 금속, 희토류 금속 및 이들의 합금 중 하나 이상을 포함하는 베이스 기판;
    Al, B, Si, Ga, 내화성 경질 금속, 전이 금속 및 이들의 조합물로 구성된 군으로부터 선택된 원소의 옥사이드, 나이트라이드 및 옥시나이트라이드 중 하나 이상을 포함하는, 베이스 기판상에 증착된 전기 절연 층;
    전기 절연 층상에 배치된 필름 전극; 및
    B, Al, Si, Ga, 내화성 경질 금속, 전이 금속 및 이들의 조합물로 구성된 군으로부터 선택된 원소의 나이트라이드, 카바이드, 카보나이트라이드 및 옥시나이트라이드 중 하나 이상을 포함하는, 필름 전극상에 배치된 하나 이상의 코팅 층을 갖고, 이때
    필름 전극이 전기 절연 층 및 코팅 층 각각의 열팽창 계수(CTE)의 0.75 내지 1.25배 범위의 CTE를 갖고;
    필름 전극이 스크린-인쇄, 스핀 코팅, 플라즈마 분무, 분무 열분해, 반응성 분무 증착, 졸-겔, 연소 토치, 전기 아크, 이온 도금, 이온 이식, 스퍼터링 증착, 레이저 삭마, 증발, 전기 도금 및 레이저 표면 합금 중 하나 이상에 의해 증착되고;
    코팅 층이 팽창 열 플라즈마(ETP), 화학 기상 증착(CVD), 플라즈마 증진 화학 기상 증착, 금속 유기 화학 기상 증착, 금속 유기 기상 에피택시, 스퍼터링, 전자 빔 및 플라즈마 분무 중 하나 이상에 의해 필름 전극상에 증착되는 웨이퍼 처리 장치.
  2. 제 1 항에 있어서,
    전기 절연 층이 팽창 열 플라즈마(ETP), 화학 기상 증착(CVD), 플라즈마 증진 화학 기상 증착, 금속 유기 화학 기상 증착, 금속 유기 기상 에피택시, 스퍼터링, 전자 빔 및 플라즈마 분무 중 하나 이상에 의해 베이스 기판상에 증착되는 웨이퍼 처리 장치.
  3. 제 1 항에 있어서,
    플랫폼이 Al, Si, 내화성 금속, 전이 금속 및 이들의 조합물로부터 선택된 원소의 나이트라이드, 카바이드, 옥사이드 및 옥시나이트라이드 중 하나 이상을 포함하는 연결 층을 추가로 포함하고;
    연결 층이 베이스 기판상에 증착되고, 베이스 기판과 전기 절연 층 사이에 배치되고;
    연결 층이 팽창 열 플라즈마(ETP), 화학 기상 증착(CVD), 플라즈마 증진 화학 기상 증착, 금속 유기 화학 기상 증착, 금속 유기 기상 에피택시, 스퍼터링, 전자 빔 및 플라즈마 분무 중 하나 이상에 의해 베이스 기판상에 증착되고;
    전기 절연 층이 팽창 열 플라즈마(ETP), 화학 기상 증착(CVD), 플라즈마 증진 화학 기상 증착, 금속 유기 화학 기상 증착, 금속 유기 기상 에피택시, 스퍼터링, 전자 빔 및 플라즈마 분무 중 하나 이상에 의해 연결 층상에 증착되는 웨이퍼 처리 장치.
  4. 제 3 항에 있어서,
    연결 층이 TiC, SiC, MoC, TaC, ZrC, NbC 및 이들의 혼합물로 구성된 군으로부터 선택된 하나 이상의 내화성 금속 카바이드를 포함하는 웨이퍼 처리 장치.
  5. 제 3 항 또는 제 4 항에 있어서,
    연결 층이 탄소의 확산에 의해 탄소 처리되고, 탄소와 평형을 이루는 내화성 금속에 대한 탄소의 원자비를 갖는 것을 특징으로 하는 웨이퍼 처리 장치.
  6. 제 3 항 또는 제 4 항에 있어서,
    베이스 기판이 그래파이트를 포함하고, 연결 층이 TiC, SiC, MoC, TaC, ZrC, NbC 및 이들의 혼합물 중 하나 이상을 포함하고 ETP 및 CVD 중 하나 이상에 의해 그래파이트 베이스 기판상에 증착되는 웨이퍼 처리 장치.
  7. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    전기 절연 층이 코팅 층과 동일한 재료를 포함하는 웨이퍼 처리 장치.
  8. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    전기 절연 층이 25℃에서 108Ω-cm 보다 큰 체적 저항률을 갖는 웨이퍼 처리 장치.
  9. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    전기 절연 층이 25 내지 1000℃ 범위에서 2.0 x 10-6/K 내지 10 x 10-6/K 범위의 CTE를 갖는 웨이퍼 처리 장치.
  10. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    베이스 기판이 그래파이트를 포함하고, 전기 절연 층 및 코팅 층이 알루미늄 나이트라이드를 포함하는 웨이퍼 처리 장치.
  11. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    필름 전극이 전기 절연 층 및 코팅 층 각각의 CTE의 0.80 내지 1.15배 범위의 CTE를 갖는 웨이퍼 처리 장치.
  12. 처리될 대상을 위치시키기 위한 플랫폼을 포함하는 웨이퍼 처리 장치로서, 플랫폼이
    B, Si, Ga 및 이들의 조합물의 옥사이드, 나이트라이드 및 옥시나이트라이드 중 하나 이상을 포함하는 베이스 기판;
    베이스 기판상에 증착된 필름 전극; 및
    B, Al, Si, Ga, 내화성 경질 금속, 전이 금속 및 이들의 조합물로 구성된 군으로부터 선택된 원소의 나이트라이드, 카바이드, 카보나이트라이드 및 옥시나이트라이드 중 하나 이상을 포함하는, 필름 전극상에 배치된 하나 이상의 코팅 층을 포함하고, 이때
    필름 전극이 베이스 기판 및 코팅 층 각각의 열팽창 계수(CTE)의 0.75 내지 1.25배 범위의 CTE를 갖고;
    베이스 기판이 전기 절연성이고;
    코팅 층이 팽창 열 플라즈마(ETP), 화학 기상 증착(CVD), 플라즈마 증진 화학 기상 증착, 금속 유기 화학 기상 증착, 금속 유기 기상 에피택시, 스퍼터링, 이온 도금, 전자 빔 및 플라즈마 분무 중 하나 이상에 의해 필름 전극상에 증착되는 웨이퍼 처리 장치.
  13. 제 12 항에 있어서,
    베이스 기판이 45 내지 5중량%의 AlN 및 55 내지 95중량%의 BN을 함유하는 소결된 세라믹 물질을 포함하는 웨이퍼 처리 장치.
  14. 제 1 항 내지 제 4 항, 제 12 항 및 제 13 항 중 어느 한 항에 있어서,
    베이스 기판이 25 내지 1000℃ 범위의 온도에서 2.0 x 10-6/K 내지 10 x 10-6/K 범위의 CTE를 갖는 웨이퍼 처리 장치.
  15. 제 1 항 내지 제 4 항, 제 12 항 및 제 13 항 중 어느 한 항에 있어서,
    필름 전극이 몰리브덴, 텅스텐, 루테늄 및 이들의 합금 중 하나 이상을 포함하는 웨이퍼 처리 장치.
  16. 제 1 항 내지 제 4 항, 제 12 항 및 제 13 항 중 어느 한 항에 있어서,
    필름 전극이 25 내지 1000℃ 범위의 온도에서 2.0 x 10-6/K 내지 10 x 10-6/K 범위의 CTE를 갖는 웨이퍼 처리 장치.
  17. 제 1 항 내지 제 4 항, 제 12 항 및 제 13 항 중 어느 한 항에 있어서,
    코팅 층이 25 내지 1000℃ 범위의 온도에서 2.0 x 10-6/K 내지 10 x 10-6/K 범위의 CTE를 갖는 웨이퍼 처리 장치.
  18. 25℃에서 1010Ω-cm 보다 큰 체적 저항률을 갖고, B, Si, Ga 및 이들의 조합물의 옥사이드, 나이트라이드, 카바이드, 카보나이트라이드 및 옥시나이트라이드 중 하나 이상을 포함하는 베이스 기판을 제공하는 단계;
    스크린-인쇄, 스핀 코팅, 플라즈마 분무, 분무 열분해, 반응성 분무 증착, 졸-겔, 연소 토치, 전기 아크, 이온 이식, 스퍼터링 증착, 레이저 삭마, 증발, 전기 도금 및 레이저 표면 합금 중 하나 이상에 의해, 필름 전극을 베이스 기판상에 증착시키되, 이때 필름 전극이 베이스 기판 층의 0.75 내지 1.25배 범위의 열팽창 계수(CTE)를 갖는 단계;
    팽창 열 플라즈마, 플라즈마 증진 화학 기상 증착, 금속 유기 화학 기상 증착, 금속 유기 기상 에피택시, 스퍼터링, 이온 도금, 전자 빔 및 플라즈마 분무 중 하나 이상에 의해 필름 전극을 코팅 필름 층과 중첩시키되, 이때 코팅 층이 필름 전극의 0.75 내지 1.25배 범위의 CTE를 갖는 단계
    를 포함하는, 웨이퍼 처리 장치의 제조 방법.
  19. 그래파이트, 내화성 금속, 전이 금속, 희토류 금속 및 이들의 합금 중 하나 이상을 포함하는 베이스 기판을 제공하는 단계;
    팽창 열 플라즈마, 플라즈마 증진 화학 기상 증착, 금속 유기 화학 기상 증착, 금속 유기 기상 에피택시, 스퍼터링, 이온 도금, 전자 빔 및 플라즈마 분무 중 하나 이상에 의해, Al, B, Si, Ga, 내화성 경질 금속, 전이 금속 및 이들의 조합물로 구성된 군으로부터 선택된 원소의 옥사이드, 나이트라이드 및 옥시나이트라이드 중 하나 이상을 포함하는 전기 절연 층을 베이스 기판상에 증착시키는 단계;
    스크린-인쇄, 스핀 코팅, 플라즈마 분무, 분무 열분해, 반응성 분무 증착, 졸-겔, 연소 토치, 전기 아크, 이온 도금, 이온 이식, 스퍼터링 증착, 레이저 삭마, 증발, 전기 도금 및 레이저 표면 합금 중 하나 이상에 의해, 필름 전극을 베이스 기판상에 증착시키되, 이때 필름 전극이 베이스 기판 층의 0.75 내지 1.25배 범위의 열팽창 계수(CTE)를 갖는 단계; 및
    팽창 열 플라즈마, 플라즈마 증진 화학 기상 증착, 금속 유기 화학 기상 증착, 금속 유기 기상 에피택시, 스퍼터링, 이온 도금, 전자 빔 및 플라즈마 분무 중 하나 이상에 의해 필름 전극을 코팅 필름 층과 중첩시키되, 이때 코팅 필름 층이 필름 전극의 0.75 내지 1.25배 범위의 CTE를 갖는 단계를 포함하는, 웨이퍼 처리 장치의 제조 방법.
  20. 제 19 항에 있어서
    Al, Si, 내화성 금속, 전이 금속 및 이들의 조합물로부터 선택된 원소의 나이트라이드, 옥사이드 및 옥시나이트라이드 중 하나 이상을 포함하는 전기 절연 층을 증착시키기 전에 연결 층을 베이스 기판상에 증착시키되, 이때 팽창 열 플라즈마, 플라즈마 증진 화학 기상 증착, 금속 유기 화학 기상 증착, 금속 유기 기상 에피택시, 스퍼터링, 이온 도금, 전자 빔 및 플라즈마 분무 중 하나 이상에 의해 전기 절연 층이 연결 층상에 증착되는 단계를 추가적으로 포함하는 방법.
KR1020060131112A 2005-12-21 2006-12-20 내에칭성 웨이퍼 처리 장치 및 이의 제조 방법 KR101329414B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US75267705P 2005-12-21 2005-12-21
US60/752,677 2005-12-21
US11/322,809 US7446284B2 (en) 2005-12-21 2005-12-30 Etch resistant wafer processing apparatus and method for producing the same
US11/322,809 2005-12-30

Publications (2)

Publication Number Publication Date
KR20070066899A KR20070066899A (ko) 2007-06-27
KR101329414B1 true KR101329414B1 (ko) 2013-11-14

Family

ID=38172487

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060131112A KR101329414B1 (ko) 2005-12-21 2006-12-20 내에칭성 웨이퍼 처리 장치 및 이의 제조 방법

Country Status (6)

Country Link
US (1) US7446284B2 (ko)
JP (1) JP2007173828A (ko)
KR (1) KR101329414B1 (ko)
CN (1) CN101026119B (ko)
DE (1) DE102006059736A1 (ko)
TW (1) TW200737400A (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080009417A1 (en) * 2006-07-05 2008-01-10 General Electric Company Coating composition, article, and associated method
US20080063798A1 (en) * 2006-08-30 2008-03-13 Kher Shreyas S Precursors and hardware for cvd and ald
JP5112808B2 (ja) * 2007-10-15 2013-01-09 筑波精工株式会社 静電型補強装置
US7777160B2 (en) * 2007-12-17 2010-08-17 Momentive Performance Materials Inc. Electrode tuning method and apparatus for a layered heater structure
WO2009086023A2 (en) * 2007-12-19 2009-07-09 Applied Materials, Inc. Methods for cleaning process kits and chambers, and for ruthenium recovery
JP2011202190A (ja) * 2008-06-26 2011-10-13 Canon Anelva Corp スパッタリング装置及びスパッタリング方法
US7929269B2 (en) * 2008-09-04 2011-04-19 Momentive Performance Materials Inc. Wafer processing apparatus having a tunable electrical resistivity
JPWO2010027054A1 (ja) * 2008-09-05 2012-02-02 国立大学法人北陸先端科学技術大学院大学 カンチレバー加熱機構、それを用いたカンチレバーホルダ、及び、カンチレバー加熱方法
KR20100086799A (ko) * 2009-01-23 2010-08-02 삼성전자주식회사 마이크로 히터 및 그 제조 방법
US8367476B2 (en) * 2009-03-12 2013-02-05 Utac Thai Limited Metallic solderability preservation coating on metal part of semiconductor package to prevent oxide
JP5513104B2 (ja) * 2009-12-28 2014-06-04 東京エレクトロン株式会社 プラズマ処理装置
FR2960340B1 (fr) 2010-05-21 2012-06-29 Commissariat Energie Atomique Procede de realisation d'un support de substrat
US20110315081A1 (en) * 2010-06-25 2011-12-29 Law Kam S Susceptor for plasma processing chamber
US10720350B2 (en) * 2010-09-28 2020-07-21 Kla-Tencore Corporation Etch-resistant coating on sensor wafers for in-situ measurement
CN102021655B (zh) * 2010-11-05 2012-07-04 中国电子科技集团公司第二十六研究所 人造石英晶片电清洗方法
US8888086B2 (en) * 2011-05-11 2014-11-18 Sematech, Inc. Apparatus with surface protector to inhibit contamination
US10242890B2 (en) * 2011-08-08 2019-03-26 Applied Materials, Inc. Substrate support with heater
US10276410B2 (en) * 2011-11-25 2019-04-30 Nhk Spring Co., Ltd. Substrate support device
TWI439628B (zh) * 2011-12-13 2014-06-01 Briview Corp 片狀元件夾持裝置及其方法
SG11201403501PA (en) * 2011-12-22 2014-09-26 Shinetsu Chemical Co Composite substrate
JP6359236B2 (ja) * 2012-05-07 2018-07-18 トーカロ株式会社 静電チャック
US9673077B2 (en) * 2012-07-03 2017-06-06 Watlow Electric Manufacturing Company Pedestal construction with low coefficient of thermal expansion top
US9224626B2 (en) 2012-07-03 2015-12-29 Watlow Electric Manufacturing Company Composite substrate for layered heaters
CN103681185B (zh) * 2012-08-30 2016-05-04 中微半导体设备(上海)有限公司 一种静电卡盘及等离子体处理装置
DE102012108986A1 (de) * 2012-09-24 2014-03-27 Aixtron Se Substrathalter einer CVD-Vorrichtung
JP6038698B2 (ja) * 2013-03-22 2016-12-07 日本碍子株式会社 セラミックス部材及び半導体製造装置用部材
CN103474568B (zh) * 2013-08-27 2015-12-02 中国计量学院 基于印刷电子技术的薄膜热电偶制备方法
US11764037B2 (en) * 2013-11-21 2023-09-19 Entegris, Inc. Surface coating for chamber components used in plasma systems
US9644269B2 (en) 2014-01-30 2017-05-09 Varian Semiconductor Equipment Associates, Inc Diffusion resistant electrostatic clamp
CN103820763B (zh) * 2014-02-21 2015-09-02 厦门大学 一种在金刚石/铜复合基体表面制备Mo/AlN/BN涂层的方法
US10266943B2 (en) 2014-06-27 2019-04-23 Applied Materials, Inc. Plasma corrosion resistive heater for high temperature processing
KR102437125B1 (ko) * 2014-06-27 2022-08-25 어플라이드 머티어리얼스, 인코포레이티드 고온 프로세싱을 위한 플라즈마 부식 저항성 가열기
WO2016042957A1 (ja) * 2014-09-16 2016-03-24 日本碍子株式会社 セラミック構造体、基板保持装置用部材及びセラミック構造体の製法
US11232948B2 (en) 2016-04-01 2022-01-25 Intel Corporation Layered substrate for microelectronic devices
CN105803407B (zh) * 2016-06-07 2018-04-10 厦门大学 一种相对介电系数可调氮化铝涂层的制备方法
JP6847610B2 (ja) * 2016-09-14 2021-03-24 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置
DE102016117682B4 (de) * 2016-09-20 2019-06-19 Infineon Technologies Ag Wafer-chuck, verwendung des wafer-chuck und verfahren zum testen eines halbleiterwafers
KR102328766B1 (ko) * 2018-11-19 2021-11-18 니뽄 도쿠슈 도교 가부시키가이샤 유지 장치 및 유지 장치의 제조 방법
US11591689B2 (en) * 2019-02-25 2023-02-28 Applied Materials, Inc. Method for fabricating chamber parts
KR102603485B1 (ko) * 2019-07-16 2023-11-16 엔지케이 인슐레이터 엘티디 샤프트를 갖는 세라믹 히터
CN114175851B (zh) * 2019-07-16 2024-06-25 日本碍子株式会社 带轴的陶瓷加热器
CN113620262B (zh) * 2021-09-10 2022-12-23 渤海大学 稀土掺杂氮化硼纳米片的制备方法及纳米片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR870004515A (ko) * 1985-10-05 1987-05-11 후지쓰 가부시끼가이샤 상호 접속된 다수의 집적회로 칩으로 구성된 반도체 웨이퍼 규모 집적장치 및 그 제조방법
JPH05283411A (ja) * 1992-03-31 1993-10-29 Toshiba Corp 薄膜の形成方法
KR19990066836A (ko) * 1998-01-20 1999-08-16 포만 제프리 엘 도전성 금속으로 함몰부를 선택적으로 충전하는 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0267462A3 (en) * 1986-11-12 1990-01-31 Heraeus Amersil, Inc. Mass transferable semiconductor substrate processing and handling full shell carrier (boat)
DE3882859T2 (de) 1987-09-22 1993-11-18 Nippon Steel Corp Keramikverbundkörper und Verfahren zu seiner Herstellung.
JPH0434953A (ja) * 1990-05-30 1992-02-05 Denki Kagaku Kogyo Kk 静電チャック板
DE69130205T2 (de) 1990-12-25 1999-03-25 Ngk Insulators Ltd Heizungsapparat für eine Halbleiterscheibe und Verfahren zum Herstellen desselben
JPH07153820A (ja) 1993-11-30 1995-06-16 Kyocera Corp 半導体製造用サセプタおよびその製造方法
JPH08227933A (ja) 1995-02-20 1996-09-03 Shin Etsu Chem Co Ltd 静電吸着機能を有するウエハ加熱装置
JP3165396B2 (ja) 1997-07-19 2001-05-14 イビデン株式会社 ヒーターおよびその製造方法
AU4516701A (en) * 1999-12-09 2001-06-18 Saint-Gobain Ceramics And Plastics, Inc. Electrostatic chucks with flat film electrode
US6902622B2 (en) * 2001-04-12 2005-06-07 Mattson Technology, Inc. Systems and methods for epitaxially depositing films on a semiconductor substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR870004515A (ko) * 1985-10-05 1987-05-11 후지쓰 가부시끼가이샤 상호 접속된 다수의 집적회로 칩으로 구성된 반도체 웨이퍼 규모 집적장치 및 그 제조방법
JPH05283411A (ja) * 1992-03-31 1993-10-29 Toshiba Corp 薄膜の形成方法
KR19990066836A (ko) * 1998-01-20 1999-08-16 포만 제프리 엘 도전성 금속으로 함몰부를 선택적으로 충전하는 방법

Also Published As

Publication number Publication date
KR20070066899A (ko) 2007-06-27
CN101026119A (zh) 2007-08-29
US7446284B2 (en) 2008-11-04
JP2007173828A (ja) 2007-07-05
DE102006059736A1 (de) 2007-07-19
US20070138601A1 (en) 2007-06-21
CN101026119B (zh) 2010-12-22
TW200737400A (en) 2007-10-01

Similar Documents

Publication Publication Date Title
KR101329414B1 (ko) 내에칭성 웨이퍼 처리 장치 및 이의 제조 방법
JP5524213B2 (ja) 調整可能な電気抵抗率を有するウェーハ処理装置
US7364624B2 (en) Wafer handling apparatus and method of manufacturing thereof
JP2008520087A (ja) 封入型ウェーハプロセス機器とその作製方法
JPH04277648A (ja) ダイヤモンド・コーティングを施した静電チャック
JP2007173828A5 (ko)
US20030047283A1 (en) Apparatus for supporting a substrate and method of fabricating same
KR20120138636A (ko) 세라믹스 히터
US6605352B1 (en) Corrosion and erosion resistant thin film diamond coating and applications therefor
JP4498476B2 (ja) 還元性雰囲気炉用炭素複合材料及びその製造方法
JP4641533B2 (ja) 還元性雰囲気炉用炭素複合材料及びその製造方法
JP4690367B2 (ja) 還元性雰囲気炉用炭素複合材料
US20090308859A1 (en) Ceramic heater and method of manufacturing the same
JP3180998B2 (ja) 静電チャック
JP4641534B2 (ja) 還元性雰囲気炉用炭素複合材料の製造方法
JPH0786379A (ja) 半導体製造用サセプタ
US20220415694A1 (en) Electrostatic chuck, assembly including the electrostatic chuck, and method of controlling temperature of the electrostatic chuck
JP2001176646A (ja) セラミックスヒータ
JPH07153821A (ja) 半導体製造用サセプタ及びその製造方法
JPH07135246A (ja) 静電チャック
JP2000012192A (ja) セラミックスヒータ
JP2001279445A (ja) 化学的気相成長法による炭化珪素膜の体積抵抗率の制御方法
JPH0281401A (ja) 抵抗体
KR20070032049A (ko) 기판상의 보호 코팅 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee