KR101323786B1 - 직교 자화 배향 방향들을 가진 기준층들을 갖는 자기 스택 - Google Patents
직교 자화 배향 방향들을 가진 기준층들을 갖는 자기 스택 Download PDFInfo
- Publication number
- KR101323786B1 KR101323786B1 KR1020127003654A KR20127003654A KR101323786B1 KR 101323786 B1 KR101323786 B1 KR 101323786B1 KR 1020127003654 A KR1020127003654 A KR 1020127003654A KR 20127003654 A KR20127003654 A KR 20127003654A KR 101323786 B1 KR101323786 B1 KR 101323786B1
- Authority
- KR
- South Korea
- Prior art keywords
- ferromagnetic
- layer
- reference layer
- magnetization orientation
- orientation direction
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
- H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Nanotechnology (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
자기 셀은 자유 자화 배향 방향을 갖는 강자성 자유층 및 자유 자화 배향 방향에 평행이거나 반평행인 제 1 기준 자화 배향 방향을 갖는 제 1 강자성 고정 기준층을 포함한다. 제 1 산화물 배리어 층은 강자성 자유층 및 제 1 강자성 고정 기준층 사이에 존재한다. 자기 셀은 제 1 기준 자화 배향 방향에 직교하는 제 2 기준 자화 배향 방향을 갖는 제 2 강자성 고정 기준층을 더 포함한다. 강자성 자유층은 제 1 강자성 고정 기준층 및 제 2 강자성 고정 기준층 사이에 존재한다.
Description
본 발명은 직교 자화 배향 방향들을 가진 2 개의 자기 기준층들 또는 엘리먼트들을 갖는, 스핀 토크 메모리 셀과 같은 자기 셀들에 관한 것이다.
스핀 일렉트로닉스(spin electronics)로도 지칭되는 스핀 토크 전달 기술은 반도체 기술 및 자기학(magnetics)를 결합하고, 더 최근의 개발품이다. 스핀 일렉트로닉스에서, 전하보다는 전자의 스핀이 디지털 정보의 존재를 나타내는데 사용된다. "0" 또는 "1"로서 표현되는 디지털 정보 또는 데이터는 자기 엘리먼트 내의 자기 모멘트들(magnetic moments)과 정렬하여 저장 가능하다. 자기 엘리먼트의 저항은 모멘트들의 정렬(alignment) 또는 배향(orientation)에 의존한다. 저장된 상태는 컴포넌트들의 저항 상태를 검출함으로써 자기 엘리먼트로부터 판독된다.
자기 엘리먼트는, 일반적으로 강자성 고정층(ferromagnetic pinned layer) 및 강자성 자유층(ferromagnetic free layer)을 포함하고, 이들 각각은 전체 자기 엘리먼트의 저항을 규정하는 자화 배향을 갖는다. 그러한 엘리먼트는 일반적으로 "스핀 터널링 접합", "자기 터널 접합", "자기 터널 접합 셀" 등으로서 지칭된다. 자유층 및 고정층의 자화 배향들이 평행일 때, 자기 엘리먼트의 저항은 로우(low)이다. 자유층 및 고정층의 자화 배향들이 반평행(anti-parallel)일 때, 자기 엘리먼트의 저항은 하이(high)이다.
스핀 토크 전달 메모리의 애플리케이션은 일반적으로 106 내지 107 A/cm2의 스위칭 전류 밀도 요건을 갖고, 이는 정규 CMOS 프로세스와의 통합에서 어려움을 유도한다. 실현 가능한 제품을 제조하기 위해 스위칭 전류 밀도를 상당히 감소시키는 것이 바람직하다. 다양한 시도들이 이루어지고 있다.
그러나, 스핀 토크 전달 셀들에서 스위칭 전류 및 데이터 안정성 사이에 딜레마가 존재한다. 낮은 스위칭 전류는 스핀 토크 전달 셀들의 열적 불안정성으로 인해 데이터 보유율(data retention)을 감소시킬 수 있다. 낮은 스위칭 전류와 상당한 데이터 보유율 양자를 성취할 수 있는 스핀 토크 전달 셀 디자인이 요구된다.
본 발명은 직교 자화 배향 방향들을 가진 2 개의 자기 기준층들 또는 엘리먼트들을 갖는, 스핀 토크 메모리 셀과 같은 자기 셀들에 관한 것이다. 이러한 스핀 토크 메모리 셀들은 고저항 데이터 상태 및 저저항 데이터 상태 사이에서 빠르게 스위칭하고, 2 개의 산화물 배리어 층들 사이에 자유 자기층을 포함한다. 2 개의 기준층들이 수직으로 정렬된다.
본 발명의 실시예에서, 자기 셀은 자유 자화 배향 방향을 갖는 강자성 자유층 및 자유 자화 배향 방향에 평행이거나 반평행인 제 1 기준 자화 배향 방향을 갖는 제 1 강자성 고정 기준층을 포함한다. 제 1 산화물 배리어 층은 강자성 자유층 및 제 1 강자성 고정 기준층 사이에 존재한다. 자기 셀은, 제 1 기준 자화 배향 방향에 직교인 제 2 기준 자화 배향 방향을 갖는 제 2 강자성 고정 기준층을 더 포함한다. 강자성 자유층은 제 1 강자성 고정 기준층 및 제 2 강자성 고정 기준층 사이에 존재한다.
이들 및 다양한 다른 특징들 및 이점들은 다음의 상세한 설명을 판독함으로써 명백해질 것이다.
본 발명은 첨부한 도면들과 관련하여 본 발명의 다양한 실시예들의 다음의 상세한 설명을 고려하여 더욱 완전하게 이해될 수 있다.
도 1a는 저저항 데이터 상태에 있고 직교 기준층 자화 배향들을 갖는 자기 셀의 간략한 측면도.
도 1b는 고저항 데이터 상태에 있고 직교 기준층 자화 배향들을 갖는 자기 셀의 간략한 측면도.
도 2는 메모리 셀 및 반도체 트랜지스터를 포함하는 예시적인 메모리 유닛의 간략도.
도 3은 예시적인 메모리 어레이의 간략도.
도 4는 직교 기준층 자화 배향들을 갖는 또 다른 자기 셀의 간략한 측면도.
도 5는 직교 기준층 자화 배향들을 갖는 또 다른 자기 셀의 간략한 측면도.
도 1b는 고저항 데이터 상태에 있고 직교 기준층 자화 배향들을 갖는 자기 셀의 간략한 측면도.
도 2는 메모리 셀 및 반도체 트랜지스터를 포함하는 예시적인 메모리 유닛의 간략도.
도 3은 예시적인 메모리 어레이의 간략도.
도 4는 직교 기준층 자화 배향들을 갖는 또 다른 자기 셀의 간략한 측면도.
도 5는 직교 기준층 자화 배향들을 갖는 또 다른 자기 셀의 간략한 측면도.
도면들이 반드시 스케일에 맞지는 않다. 도면들에서 사용된 동일한 번호들은 동일한 컴포넌트들을 지칭한다. 그러나, 주어진 도면 내의 컴포넌트를 지칭하기 위한 번호의 사용은 동일한 번호로 라벨링된 또 다른 도면 내의 컴포넌트를 제한하도록 의도되지 않는다는 것이 이해될 것이다.
본 발명은 직교 자화 배향 방향들을 갖는 2 개의 자기 기준층들 또는 엘리먼트들을 갖는 자기 스택들 또는 셀들(예를 들면, 스핀 토크 메모리(STRAM) 셀들)에 관한 것이다. 이러한 스핀 토크 메모리 셀들은 고저항 데이터 상태 및 저저항 데이터 상태 사이에서 빠르게 스위칭하고, 2 개의 산화물 배리어 층들 사이에 자유 자기층을 포함한다. 2 개의 기준층들이 수직으로 정렬된다. 이러한 데이터 셀 구성은 기록 속도를 증가시키고, 수직으로 정렬된 기준층들을 갖지 않는 종래의 데이터 셀들에 비해 데이터 셀의 터널링 자기-저항 비율(tunneling magneto-resistance ratio)을 개선한다.
다음의 설명에서, 본 발명의 일부를 형성하는 첨부한 도면들의 세트에 대해 참조가 이루어지고, 도면들에서 예시로서 몇몇의 특정 실시예들이 도시된다. 다른 실시예들이 고려되고, 본 발명의 범위 또는 사상으로부터 벗어나지 않고 제조될 수 있다는 것이 이해된다. 따라서, 다음의 상세한 설명은 제한적인 의미로 취해지지 않는다. 본원에 제공된 임의의 정의들은 본원에서 자주 사용된 특정 용어들의 이해를 용이하게 하게 하는 것이고, 본 발명의 범위를 제한하는 것으로 의도되지 않는다.
달리 표시되지 않는다면, 본 명세서 및 청구항들에서 사용된 피쳐 크기들, 수량들, 및 물리적 속성들을 표현하는 모든 수치들은 모든 예들에서 용어 "약(about)"에 의해 수정되는 것으로 이해되어야 한다. 따라서, 반대로 표시되지 않는다면, 상기 명세서 및 첨부된 청구항들에 제시된 수치 파라미터들은 본원에 개시된 교시들을 활용하여 당업자들에 의해 획득되도록 추구된 원하는 속성들에 의존하여 변동할 수 있는 근사치들이다.
본 명세서 및 첨부된 청구항들에서 사용된 바와 같이, 내용이 명백하게 달리 지시하지 않는다면, 단수 형태 "한" 및 "하나"는 복수의 지시 대상들을 갖는 실시예들을 포함한다. 본 명세서 및 첨부된 청구항들에서 사용된 바와 같이, 내용이 명백하게 달리 지시하지 않는다면, 용어 "또는"은 일반적으로 "및/또는"을 포함하는 의미로 채용된다.
"상부", "하부", "위", "아래" 등과 같은 용어들이 본 발명에서 사용될 수 있다는 것이 유의된다. 이러한 용어들은 구조의 위치 또는 배향을 제한하는 것으로 해석되어서는 안 되고, 구조들 사이의 공간적 관계를 제공하는 것으로서 사용되어야 한다.
본 발명이 그렇게 제한되지 않지만, 본 발명의 다양한 양상들의 이해가 아래에 제공된 예들의 논의를 통해 획득될 것이다.
도 1a는 저저항 데이터 상태에 있고, 직교 기준층 자화 배향들을 갖는 자기 셀(10)의 간략한 측면도이다. 도 1b는 고저항 데이터 상태에 있고, 직교 기준층 자화 배향들을 갖는 자기 셀(10)의 간략한 측면도이다. 자기 터널 접합 셀(10)은 제 1 기준 자화 배향 방향(MR1)을 갖는 제 1 강자성 고정 기준층 또는 엘리먼트(14), 자유 자화 배향 방향(MF)을 갖는 강자성 자유 엘리먼트 또는 층(18) 및 강자성 자유 엘리먼트(18)로부터 제 1 강자성 고정 기준 자기 엘리먼트(14)를 분리하는 제 1 터널링 배리어(16)를 포함한다. 제 2 강자성 고정 기준층 또는 엘리먼트(13)는, 제 1 기준 자화 배향 방향(MR1)에 직교하는 제 2 기준 자화 배향 방향(MR2)을 갖는다. 강자성 자유층은 제 1 강자성 고정 기준층(14) 및 제 2 강자성 고정 기준층(13) 사이에 존재한다. 많은 실시예들에서, 제 2 터널링 배리어(15)는 강자성 자유 엘리먼트(18)로부터 제 2 강자성 고정 기준 자기 엘리먼트(13)를 분리한다.
이러한 엘리먼트들 또는 층들은 제 1 전극(13) 및 제 2 전극(19) 사이에 전기적으로 배치된다. 단일 자기 터널 접합 셀(10)이 도시되지만, 복수의 자기 터널 접합 셀(10)이 메모리 어레이를 형성하도록 어레이로 배열될 수 있다는 것이 이해된다. 명확화를 위해 시드(seed) 또는 캡핑층들(capping layers)과 같은 다른 층들이 도시되지 않는다.
강자성 자유 엘리먼트(18)는 고저항 데이터 상태(즉, 제 1 강자성 고정 기준 자기 엘리먼트(14) 자화 배향 방향(MR1)에 대해 반평행 방향 및 도 1b에 예시됨) 및 저저항 데이터 상태(즉, 제 1 강자성 고정 기준 자기 엘리먼트(14) 자화 배향 방향(MR1)에 대해 평행 방향 및 도 1a에 예시됨) 사이에서 스위칭 가능한 자유 자화 배향 방향(MF)을 갖는다. 강자성 자유 엘리먼트 또는 층(18), 제 1 강자성 고정 기준 자기 엘리먼트(14), 및 제 2 강자성 고정 기준 자기 엘리먼트(13)는 평면 내 자기 이방성(in-plane magnetic anisotropy)을 갖는다.
제 1 강자성 고정 기준 엘리먼트(14)가 단일층으로서 예시되지만, 이러한 엘리먼트(14)가 강자성 기준(고정) 층 및 반강자성 기준(고정) 층과 같은 2 개 이상의 층을 포함할 수 있다는 것이 이해되고, 반강자성 기준층은 강자성 기준층의 자화를 고정시키는 역할을 한다. 다른 실시예들에서, 제 1 강자성 고정 기준 엘리먼트(14)는 서로에 대해 반강자성적으로 연결된 2 개 이상의 강자성층(예를 들면, 합성 반강자성체)을 포함한다. 강자성 기준층은, 예를 들면, Co, Fe, 및/또는 Ni를 포함하는 합금들 및 재료들과 같은 임의의 유용한 재료로 형성될 수 있다. CoFeB와 같은 삼원 합금들(ternary alloys)은, 스핀-전류 스위칭에서 바람직한 합금들의 더 낮은 모멘트 및 높은 분극 비율로 인해 특히 유용할 수 있다. 반강자성 기준층은, 예를 들면, IrMn, FeMn, 및/또는 PtMn과 같은 임의의 유용한 재료로 형성될 수 있다.
제 2 강자성 고정 기준 엘리먼트(13)가 단일층으로서 예시되지만, 이러한 엘리먼트(13)가 강자성 기준(고정) 층 및 반강자성 기준(고정) 층과 같은 2 개 이상의 층을 포함할 수 있다는 것이 이해되고, 반강자성 기준층은 강자성 기준층의 자화를 고정시키는 역할을 한다. 다른 실시예들에서, 제 2 강자성 고정 기준 엘리먼트(13)는 서로에 대해 반강자성적으로 연결된 2 개 이상의 강자성층(예를 들면, 합성 반강사성체)을 포함한다. 강자성 기준층은, 예를 들면, Co, Fe, 및/또는 Ni를 포함하는 합금들 및 재료들과 같은 임의의 유용한 재료로 형성될 수 있다. CoFeB와 같은 삼원 합금들은, 스핀-전류 스위칭에서 바람직한 합금들의 더 낮은 모멘트 및 높은 분극 비율로 인해 특히 유용할 수 있다. 반강자성 기준층은, 예를 들면, IrMn, FeMn, 및/또는 PtMn과 같은 임의의 유용한 재료로 형성될 수 있다.
강자성 자유 엘리먼트(18)는, 강자성 자유 엘리먼트(18)의 자화 배향이 제 1 자화 배향 및 그 반대의 제 2 자화 배향 사이에서 스위칭하도록 허용하는 임의의 유용한 소프트 자기 재료로 형성될 수 있다. 많은 실시예들에서, 강자성 자유 엘리먼트(18)는 Co65Fe30B15와 같은 CoFeB 재료로 형성되고, 그 재료는 예를 들면, 1200 내지 500 emu/cc 범위의 자기 포화를 갖는다. 제 1 자화 배향은 제 1 강자성 고정 기준 엘리먼트(14)의 자화 배향과 평행일 수 있어서, 저저항 데이터 상태 또는 "0" 데이터 상태를 형성한다. 제 2 자화 배향은 제 1 강자성 고정 기준 엘리먼트(14)의 자화 배향과 반평행일 수 있어서, 고저항 데이터 상태 또는 "1" 데이터 상태를 형성한다. 강자성 자유층은 예를 들면, Co, Fe, 및/또는 Ni를 포함하는 합금들 및 재료들과 같은 임의의 유용한 재료로 형성될 수 있다. CoFeB와 같은 삼원 합금들은, 스핀-전류 스위칭에서 바람직한 합금들의 더 낮은 모멘트 및 높은 분극 비율로 인해 특히 유용할 수 있다. 따라서, 강자성 자유 엘리먼트(18)는 자기 셀(10)을 통과하는 전류에 의해 유도된 스핀 토크 전달로 인해 스위칭될 수 있다.
제 1 및 제 2 터널링 또는 산화물 배리어(15, 16)는 전기적으로 절연 및 비자기 재료이다. 터널링 또는 산화물 배리어(15, 16)는, 예를 들면, AlO, MgO, 및/또는 TiO와 같은 임의의 유용한 전기적으로 절연 및 비자기 재료로 형성될 수 있다. 일부 실시예들에서, 산화물 배리어층들(15, 16)은 약 0.5-2nm의 두께를 갖는다.
전극들(13, 19)은 자기 터널 접합 셀(10)을 통해 판독 및 기록 전류들을 제공하는 제어 회로에 자기 터널 접합 셀(10)을 전기적으로 접속시킨다. 자기 터널 접합 셀(10)에 걸친 저항은 강자성층들(14, 18)의 자화 배향들 또는 자화 벡터들의 상대적인 배향에 의해 결정된다. 강자성 고정 기준층들(14, 13)의 자화 방향들은 미리 결정된 방향으로 고정되는 반면에, 강자성 자유층(18)의 자화 방향은 전류가 자기 터널 접합 셀(10)을 통해 흐를 때 스핀 토크의 영향 하에서 회전하도록 자유롭다.
스핀-토크 전달을 통해 자기 터널 접합 셀(10)의 저항 상태 및 따라서 데이터 상태를 스위칭하는 것은, 자기 터널 접합 셀(10)의 자기층을 통과하는 전류가 스핀 분극되고 자기 터널 접합 셀(10)의 강자성 자유층(18) 상에 스핀 토크를 전달할 때, 발생한다. (에너지 배리어 E를 극복하기에 충분한) 충분한 스핀 토크가 강자성 자유층(18)에 인가될 때, 강자성 자유층(18)의 자화 배향은 2 개의 반대 방향들 사이에서 스위칭될 수 있고, 따라서, 자기 터널 접합 셀(10)은 평행 상태(즉, 저저항 상태 또는 "0" 데이터 상태) 및 반평행 상태(즉, 고저항 상태 또는 "1" 데이터 상태) 사이에서 스위칭될 수 있다.
도 2는 메모리 유닛(20) 및 반도체 트랜지스터(22)를 포함하는 예시적인 메모리 유닛의 간략도이다. 메모리 유닛(20)은 전기적으로 도전성 엘리먼트(24)를 통해 반도체 트랜지스터(22)에 전기적으로 연결된, 본원에 기재된 자기 터널 접합 셀(10)을 포함한다. 트랜지스터(22)는 도핑 영역들(예를 들면, n-도핑 영역들로서 예시됨) 및 도핑 영역들 사이의 채널 영역(예를 들면, p-도핑 채널 영역으로서 예시됨)을 갖는 반도체 기판(21)을 포함한다. 트랜지스터(22)는, 선택 및 전류가 비트 라인(BL)으로부터 메모리 셀(10)로 흐르도록 선택하는 것을 허용하기 위해 워드 라인(WL)에 전기적으로 연결된 게이트(26)를 포함한다. 메모리 유닛들(20)의 어레이는 반도체 제조 기술들을 활용하여 반도체 기판 상에 형성될 수 있다.
도 3은 예시적인 메모리 어레이(30)의 간략도이다. 메모리 어레이(30)는 교차점 어레이를 형성하는 복수의 워드 라인들(WL) 및 복수의 비트 라인들(BL)을 포함한다. 각각의 교차점에서, 본원에 기재된 바와 같은 메모리 셀(10)은 워드 라인(WL) 및 비트 라인(BL)에 전기적으로 연결된다. 선택 디바이스(미도시)는 각각의 교차점에서 또는 각각의 워드 라인(WL) 및 비트 라인(BL)에서 존재할 수 있다.
도 4는 직교 기준층 자화 배향들을 또 다른 자기 셀(40)의 간략한 측면도이다. 자기 터널 접합 셀(40)은 제 1 기준 자화 배향 방향을 갖는 제 1 강자성 고정 기준층 또는 엘리먼트(14), 자유 자화 배향 방향을 갖는 강자성 자유 엘리먼트 또는 층(18) 및 강자성 자유 엘리먼트(18)로부터 제 1 강자성 고정 기준 자기 엘리먼트(14)를 분리하는 제 1 터널링 배리어(16)를 포함한다. 제 2 강자성 고정 기준층 또는 엘리먼트(13)는 제 1 기준 자화 배향 방향에 직교하는 제 2 기준 자화 배향 방향을 갖는다. 강자성 자유층(18)은 제 1 강자성 고정 기준층(14) 및 제 2 강자성 고정 기준층(13) 사이에 존재한다. 많은 실시예들에서, 제 2 터널링 배리어(15)는 강자성 자유 엘리먼트(18)로부터 제 2 강자성 고정 기준 자기 엘리먼트(13)를 분리한다.
이러한 엘리먼트들 또는 층들은 제 1 전극(13) 및 제 2 전극(19) 사이에 전기적으로 배치된다. 단일의 자기 터널 접합 셀(10)이 도시되지만, 복수의 자기 터널 접합 셀(10)이 메모리 어레이를 형성하도록 어레이로 배열될 수 있다는 것이 이해된다. 명확화를 위해 시드 또는 캡핑 층들과 같은 다른 층들이 도시되지 않는다.
제 1 강자성 고정 기준층 또는 엘리먼트(14)는 제 1 합성 반강자성 엘리먼트(SAF1) 및 제 1 반강자성 기준(고정) 층(AFM1)을 포함한다. 제 1 합성 반강자성 엘리먼트(SAF1)는, 반강자성적으로 연결되고 비자기 및 전기적으로 도전성 스페이서 층(SP1)에 의해 분리되는 2 개의 강자성층들(FM1, FM2)을 포함한다. 제 2 강자성 고정 기준층 또는 엘리먼트(13)는 제 2 합성 반강자성 엘리먼트(SAF2) 및 제 2 반강자성 기준(고정) 층(AFM2)을 포함한다. 제 2 합성 반강자성 엘리먼트(SAF2)는, 반강자성적으로 연결되고 비자기 및 전기적으로 도전성 스페이서 층(SP2)에 의해 분리되는 2 개의 강자성층들(FM3, FM4)을 포함한다.
많은 실시예들에서, 제 1 반강자성 기준(고정) 층(AFM1)은 제 2 반강자성 기준(고정) 층(AFM2)과 상이한 재료 조성을 갖는다. 제 1 반강자성 기준(고정) 층(AFM1)은 제 2 반강자성 기준(고정) 층(AFM2)보다 더 높은 차단 온도(blocking temperature)를 가질 수 있다. 따라서, 제 1 강자성 고정 기준층 또는 엘리먼트(14)는 나중에 형성된 제 2 강자성 고정 기준층 또는 엘리먼트(13)보다 더 높은 온도에서 설정된 그의 자화 배향을 가질 수 있다. 그후, 제 2 강자성 고정 기준층 또는 엘리먼트(13)는 이전에 형성된 제 1 강자성 고정 기준층 또는 엘리먼트(14)보다 더 낮은 온도에서 설정된 그의 자화 배향을 가질 수 있다.
도 5는 직교 기준층 자화 배향들을 갖는 또 다른 자기 셀(50)의 간략한 측면도이다. 자기 터널 접합 셀(50)은 제 1 기준 자화 배향 방향을 갖는 제 1 강자성 고정 기준층 또는 엘리먼트(14), 자유 자화 배향 방향을 갖는 강자성 자유 엘리먼트 또는 층(18) 및 강자성 자유 엘리먼트(18)로부터 제 1 강자성 고정 기준 자기 엘리먼트(14)를 분리하는 제 1 터널링 배리어(16)를 포함한다. 제 2 강자성 고정 기준층 또는 엘리먼트(13)는 제 1 기준 자화 배향 방향에 직교하는 제 2 기준 자화 배향 방향을 갖는다. 강자성 자유층(18)은 제 1 강자성 고정 기준층(14) 및 제 2 강자성 고정 기준층(13) 사이에 존재한다. 많은 실시예들에서, 제 2 터널링 배리어(15)는 강자성 자유 엘리먼트(18)로부터 제 2 강자성 고정 기준 자기 엘리먼트(13)를 분리한다.
이러한 엘리먼트들 또는 층들은 제 1 전극(13) 및 제 2 전극(19) 사이에 전기적으로 배치된다. 단일의 자기 터널 접합 셀(10)이 도시되지만, 복수의 자기 터널 접합 셀(140)이 메모리 어레이를 형성하도록 어레이로 배열될 수 있다는 것이 이해된다. 명확화를 위해 시드 또는 캡핑 층들과 같은 다른 층들이 도시되지 않는다.
제 1 강자성 고정 기준층 또는 엘리먼트(14)는 제 1 합성 반강자성 엘리먼트(SAF1) 및 반강자성 기준(고정) 층(AFM)을 포함한다. 제 1 합성 반강자성 엘리먼트(SAF1)는, 반강자성적으로 연결되고 비자기 및 전기적으로 도전성 스페이서 층(SP1)에 의해 분리되는 2 개의 강자성층들(FM1, FM2)을 포함한다. 제 2 강자성 고정 기준층 또는 엘리먼트(13)는 제 2 합성 반강자성 엘리먼트(SAF2) 및 영구 자석(PM)을 포함한다. 제 2 합성 반강자성 엘리먼트(SAF2)는, 반강자성적으로 연결되고 비자기 및 전기적으로 도전성 스페이서 층(SP2)에 의해 분리되는 2 개의 강자성층들(FM3, FM4)을 포함한다. 제 1 강자성 고정 기준층 또는 엘리먼트(14)의 자화 배향은 자기 설정 어닐(magnetic set anneal)을 사용하여 설정될 수 있고, 제 2 강자성 고정 기준층 또는 엘리먼트(13)의 자화 배향은 영구 자석(PM)을 사용하여 설정될 수 있다.
본 발명의 다양한 구조들은 화학 기상 증착(CVD), 물리 기상 증착(PVD), 스퍼터 증착, 및 원자층 증착(ALD)과 같은 박막 기술들에 의해 제조될 수 있다.
따라서, "직교 자화 배향 방향들을 가진 기준층들을 갖는 자기 스택"의 실시예들이 개시된다. 상술된 구현들 및 다른 구현들은 다음의 청구항들의 범위 내에 속한다. 당업자는 본 발명이 개시된 것 이외의 실시예들로 실시될 수 있다는 것을 인지할 것이다. 개시된 실시예들은 비제한적인 예시를 위해 제공되고, 본 발명은 다음에 오는 청구항들에 의해서만 제한된다.
다음에 오는 청구항들에서 "제 1", "제 2" 등과 같은 수치적 식별자들의 사용은 식별의 위한 것이며 선행사 근거를 제공하기 위한 것이다. 내용이 명확하게 달리 지시하지 않는다면, 수치적 식별자가 디바이스, 시스템 또는 장치 내에 존재하도록 요구된 그러한 엘리먼트들의 수를 지칭한다는 것이 암시되서는 안 된다. 예를 들면, 디바이스가 제 1 층을 포함하면, 제 2 층이 그 디바이스에서 요구된다는 것이 암시되서는 안 된다.
Claims (20)
- 자기 셀(magnetic cell)로서,
자유 자화 배향 방향(free magnetization orientation direction)을 갖는 강자성 자유층(ferromagnetic free layer);
상기 자유 자화 배향 방향에 평행이거나 반평행인 제 1 기준 자화 배향 방향을 갖는 제 1 강자성 고정 기준층(ferromagnetic pinned reference layer);
상기 강자성 자유층 및 상기 제 1 강자성 고정 기준층 사이의 제 1 산화물 배리어 층(oxide barrier layer); 및
상기 제 1 기준 자화 배향 방향에 직교하는 제 2 기준 자화 배향 방향을 갖는 제 2 강자성 고정 기준층 ― 상기 강자성 자유층은 상기 제 1 강자성 고정 기준층 및 상기 제 2 강자성 고정 기준층 사이에 존재함 ― 을 포함하고,
상기 제 1 강자성 고정 기준층은 제 1 차단 온도(blocking temperature)를 갖는 합성 반강자성 엘리먼트를 포함하고, 상기 제 2 강자성 고정 기준층은 상기 제 1 차단 온도보다 낮은 제 2 차단 온도를 갖는 합성 반강자성 엘리먼트를 포함하는,
자기 셀. - 제 1 항에 있어서,
상기 강자성 자유층, 제 1 강자성 고정 기준층, 및 제 2 강자성 고정 기준층은 평면 내 자기 이방성(in-plane magnetic anisotropy)을 갖는,
자기 셀. - 제 1 항에 있어서,
상기 강자성 자유층 및 상기 제 2 강자성 고정 기준층 사이의 제 2 산화물 배리어 층을 더 포함하는,
자기 셀. - 제 1 항에 있어서,
상기 제 1 강자성 고정 기준층은 합성 반강자성 엘리먼트(synthetic anti-ferromagnetic element)를 포함하는,
자기 셀. - 제 1 항에 있어서,
상기 제 2 강자성 고정 기준층은 합성 반강자성 엘리먼트를 포함하는,
자기 셀. - 제 1 항에 있어서,
상기 강자성 자유층은, 상기 자기 셀을 통과하는 전류에 의해 유도된 스핀 토크 전달(spin torque tranfer)로 인해 고저항 데이터 상태 및 저저항 데이터 상태 사이에서 스위칭하는,
자기 셀. - 제 4 항에 있어서,
상기 제 2 강자성 고정 기준층은 영구 자석을 포함하는,
자기 셀. - 삭제
- 제 1 항에 있어서,
상기 자유 자화 배향 방향은 상기 제 2 기준 자화 배향 방향에 직교하는,
자기 셀. - 스핀 토크 전달 자기 셀로서,
상기 자기 셀을 통과하는 전류에 의해 유도된 스핀 토크 전달로 인해 고저항 데이터 상태 및 저저항 데이터 상태 사이에서 스위칭하는, 평면 내 자유 자화 배향 방향을 갖는 강자성 자유층;
상기 자유 자화 배향 방향에 평행이거나 반평행인 제 1 기준 자화 배향 방향을 갖는 제 1 강자성 고정 기준층;
상기 강자성 자유층 및 상기 제 1 강자성 고정 기준층 사이의 제 1 산화물 배리어 층;
상기 자유 자화 배향 방향에 직교하는 평면 내 제 2 기준 자화 배향 방향을 갖는 제 2 강자성 고정 기준층; 및
상기 강자성 자유층 및 상기 제 2 강자성 고정 기준층 사이의 제 2 산화물 배리어 층을 포함하고,
상기 제 1 강자성 고정 기준층은 제 1 차단 온도를 갖는 합성 반강자성 엘리먼트를 포함하고, 상기 제 2 강자성 고정 기준층은 상기 제 1 차단 온도보다 낮은 제 2 차단 온도를 갖는 합성 반강자성 엘리먼트를 포함하는,
스핀 토크 전달 자기 셀. - 제 10 항에 있어서,
상기 제 1 강자성 고정 기준층은 합성 반강자성 엘리먼트를 포함하는,
스핀 토크 전달 자기 셀. - 제 10 항에 있어서,
상기 제 2 강자성 고정 기준층은 합성 반강자성 엘리먼트를 포함하는,
스핀 토크 전달 자기 셀. - 제 11 항에 있어서,
상기 제 2 강자성 고정 기준층은 영구 자석을 포함하는,
스핀 토크 전달 자기 셀. - 삭제
- 제 10 항에 있어서,
상기 자유 자화 배향 방향은 상기 제 2 기준 자화 배향 방향에 직교하는,
스핀 토크 전달 자기 셀. - 스핀 토크 전달 자기 셀로서,
상기 자기 셀을 통과하는 전류에 의해 유도된 스핀 토크 전달로 인해 고저항 데이터 상태 및 저저항 데이터 상태 사이에서 스위칭하는, 평면 내 자유 자화 배향 방향을 갖는 강자성 자유층;
상기 자유 자화 배향 방향에 평행이거나 반평행인 제 1 기준 자화 배향 방향을 갖는 제 1 강자성 고정 기준층;
상기 강자성 자유층 및 상기 제 1 강자성 고정 기준층 사이의 제 1 산화물 배리어 층;
상기 제 1 기준 자화 배향 방향에 직교하는 평면 내 제 2 기준 자화 배향 방향을 갖는 제 2 강자성 고정 기준층; 및
상기 강자성 자유층 및 상기 제 2 강자성 고정 기준층 사이의 제 2 산화물 배리어 층을 포함하고,
상기 제 1 강자성 고정 기준층은 제 1 차단 온도를 갖는 합성 반강자성 엘리먼트를 포함하고, 상기 제 2 강자성 고정 기준층은 상기 제 1 차단 온도보다 낮은 제 2 차단 온도를 갖는 합성 반강자성 엘리먼트를 포함하는,
스핀 토크 전달 자기 셀. - 제 16 항에 있어서,
상기 제 1 강자성 고정 기준층은 합성 반강자성 엘리먼트를 포함하는,
스핀 토크 전달 자기 셀. - 제 16 항에 있어서,
상기 제 2 강자성 고정 기준층은 합성 반강자성 엘리먼트를 포함하는,
스핀 토크 전달 자기 셀. - 제 17 항에 있어서,
상기 제 2 강자성 고정 기준층은 영구 자석을 포함하는,
스핀 토크 전달 자기 셀. - 삭제
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/502,209 US7999338B2 (en) | 2009-07-13 | 2009-07-13 | Magnetic stack having reference layers with orthogonal magnetization orientation directions |
US12/502,209 | 2009-07-13 | ||
PCT/US2010/041300 WO2011008615A1 (en) | 2009-07-13 | 2010-07-08 | Magnetic stack having reference layers with orthogonal magnetization orientation directions |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120042961A KR20120042961A (ko) | 2012-05-03 |
KR101323786B1 true KR101323786B1 (ko) | 2013-10-31 |
Family
ID=42663675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020127003654A KR101323786B1 (ko) | 2009-07-13 | 2010-07-08 | 직교 자화 배향 방향들을 가진 기준층들을 갖는 자기 스택 |
Country Status (5)
Country | Link |
---|---|
US (3) | US7999338B2 (ko) |
JP (1) | JP2012533189A (ko) |
KR (1) | KR101323786B1 (ko) |
CN (1) | CN102473450B (ko) |
WO (1) | WO2011008615A1 (ko) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7880209B2 (en) * | 2008-10-09 | 2011-02-01 | Seagate Technology Llc | MRAM cells including coupled free ferromagnetic layers for stabilization |
US8045366B2 (en) | 2008-11-05 | 2011-10-25 | Seagate Technology Llc | STRAM with composite free magnetic element |
US7999338B2 (en) * | 2009-07-13 | 2011-08-16 | Seagate Technology Llc | Magnetic stack having reference layers with orthogonal magnetization orientation directions |
US8116043B2 (en) * | 2009-12-09 | 2012-02-14 | Western Digital (Fremont), Llc | Method and system for providing a magnetic transducer having an improved read sensor synthetic antiferromagnet |
KR101739952B1 (ko) | 2011-02-25 | 2017-05-26 | 삼성전자주식회사 | 자기 메모리 장치 |
US8576617B2 (en) | 2011-11-10 | 2013-11-05 | Qualcomm Incorporated | Circuit and method for generating a reference level for a magnetic random access memory element |
EP2626860B1 (en) * | 2012-02-08 | 2016-11-16 | Crocus Technology S.A. | Self-referenced mram element with linear sensing signal |
US9007818B2 (en) | 2012-03-22 | 2015-04-14 | Micron Technology, Inc. | Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication |
US8923038B2 (en) | 2012-06-19 | 2014-12-30 | Micron Technology, Inc. | Memory cells, semiconductor device structures, memory systems, and methods of fabrication |
US9054030B2 (en) | 2012-06-19 | 2015-06-09 | Micron Technology, Inc. | Memory cells, semiconductor device structures, memory systems, and methods of fabrication |
US9166149B2 (en) * | 2012-11-27 | 2015-10-20 | Industrial Technology Research Institute | Magnetic device with a substrate, a sensing block and a repair layer |
US8901687B2 (en) * | 2012-11-27 | 2014-12-02 | Industrial Technology Research Institute | Magnetic device with a substrate, a sensing block and a repair layer |
US9379315B2 (en) | 2013-03-12 | 2016-06-28 | Micron Technology, Inc. | Memory cells, methods of fabrication, semiconductor device structures, and memory systems |
US9368714B2 (en) | 2013-07-01 | 2016-06-14 | Micron Technology, Inc. | Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems |
US9466787B2 (en) | 2013-07-23 | 2016-10-11 | Micron Technology, Inc. | Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems |
US9461242B2 (en) | 2013-09-13 | 2016-10-04 | Micron Technology, Inc. | Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems |
US9608197B2 (en) | 2013-09-18 | 2017-03-28 | Micron Technology, Inc. | Memory cells, methods of fabrication, and semiconductor devices |
US9251816B2 (en) | 2013-10-03 | 2016-02-02 | Seagate Technology Llc | Magnetic sensor shield pinned by a high-coercivity ferromagnet |
US9529060B2 (en) | 2014-01-09 | 2016-12-27 | Allegro Microsystems, Llc | Magnetoresistance element with improved response to magnetic fields |
US10454024B2 (en) | 2014-02-28 | 2019-10-22 | Micron Technology, Inc. | Memory cells, methods of fabrication, and memory devices |
US9281466B2 (en) | 2014-04-09 | 2016-03-08 | Micron Technology, Inc. | Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication |
US9269888B2 (en) | 2014-04-18 | 2016-02-23 | Micron Technology, Inc. | Memory cells, methods of fabrication, and semiconductor devices |
US9349945B2 (en) | 2014-10-16 | 2016-05-24 | Micron Technology, Inc. | Memory cells, semiconductor devices, and methods of fabrication |
US9768377B2 (en) | 2014-12-02 | 2017-09-19 | Micron Technology, Inc. | Magnetic cell structures, and methods of fabrication |
US10439131B2 (en) | 2015-01-15 | 2019-10-08 | Micron Technology, Inc. | Methods of forming semiconductor devices including tunnel barrier materials |
EP3300534B1 (en) | 2015-06-05 | 2020-11-11 | Allegro MicroSystems, LLC | Spin valve magnetoresistance element with improved response to magnetic fields |
US10305026B2 (en) | 2015-11-19 | 2019-05-28 | Samsung Electronics Co., Ltd. | Cross-point architecture for spin-transfer torque magnetoresistive random access memory with spin orbit writing |
US9761368B2 (en) * | 2015-12-22 | 2017-09-12 | International Business Machines Corporation | Laminated structures for power efficient on-chip magnetic inductors |
US9979401B2 (en) * | 2016-07-19 | 2018-05-22 | Georgia Tech Research Corporation | Magnetoelectric computational devices |
US11022661B2 (en) | 2017-05-19 | 2021-06-01 | Allegro Microsystems, Llc | Magnetoresistance element with increased operational range |
US10620279B2 (en) | 2017-05-19 | 2020-04-14 | Allegro Microsystems, Llc | Magnetoresistance element with increased operational range |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070002504A1 (en) | 2005-07-01 | 2007-01-04 | Yiming Huai | Magnetic elements having a bias field and magnetic memory devices using the magnetic elements |
KR20070121504A (ko) * | 2006-06-22 | 2007-12-27 | 가부시끼가이샤 도시바 | 자기저항 소자 및 자기 메모리 |
US20080291721A1 (en) | 2007-05-21 | 2008-11-27 | Grandis, Inc. | Method and system for providing a spin transfer device with improved switching characteristics |
Family Cites Families (191)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6252797A (ja) | 1985-08-30 | 1987-03-07 | Mitsubishi Electric Corp | 半導体記憶装置 |
US5191223A (en) | 1991-07-03 | 1993-03-02 | International Business Machines Corporation | Device for selective magnetization and method |
KR0158485B1 (ko) | 1995-03-31 | 1999-02-01 | 김광호 | 본딩옵션용 워드라인전압 승압회로 |
US5646419A (en) | 1995-04-07 | 1997-07-08 | California Institute Of Technology | n-type wide bandgap semiconductors grown on a p-type layer to form hole injection pn heterojunctions and methods of fabricating the same |
JPH0992904A (ja) * | 1995-09-22 | 1997-04-04 | Alps Electric Co Ltd | 巨大磁気抵抗効果材料膜およびその製造方法とそれを用いた磁気ヘッド |
US5761115A (en) | 1996-05-30 | 1998-06-02 | Axon Technologies Corporation | Programmable metallization cell structure and method of making same |
US5920446A (en) | 1998-01-06 | 1999-07-06 | International Business Machines Corporation | Ultra high density GMR sensor |
US6072718A (en) | 1998-02-10 | 2000-06-06 | International Business Machines Corporation | Magnetic memory devices having multiple magnetic tunnel junctions therein |
JP3672435B2 (ja) | 1998-04-22 | 2005-07-20 | 富士通株式会社 | 不揮発性メモリ装置 |
US6252796B1 (en) | 1998-08-14 | 2001-06-26 | U.S. Philips Corporation | Device comprising a first and a second ferromagnetic layer separated by a non-magnetic spacer layer |
US6072717A (en) * | 1998-09-04 | 2000-06-06 | Hewlett Packard | Stabilized magnetic memory cell |
US6178136B1 (en) | 1998-09-28 | 2001-01-23 | Texas Instruments Incorporated | Semiconductor memory device having Y-select gate voltage that varies according to memory cell access operation |
JP2000132961A (ja) | 1998-10-23 | 2000-05-12 | Canon Inc | 磁気薄膜メモリ、磁気薄膜メモリの読出し方法、及び磁気薄膜メモリの書込み方法 |
US6985378B2 (en) | 1998-12-04 | 2006-01-10 | Axon Technologies Corporation | Programmable microelectronic device, structure, and system and method of forming the same |
US6542000B1 (en) | 1999-07-30 | 2003-04-01 | Iowa State University Research Foundation, Inc. | Nonvolatile programmable logic devices |
GB9925213D0 (en) | 1999-10-25 | 1999-12-22 | Univ Cambridge Tech | Magnetic logic elements |
US6469926B1 (en) | 2000-03-22 | 2002-10-22 | Motorola, Inc. | Magnetic element with an improved magnetoresistance ratio and fabricating method thereof |
US6700753B2 (en) | 2000-04-12 | 2004-03-02 | Seagate Technology Llc | Spin valve structures with specular reflection layers |
US6381106B1 (en) | 2000-04-12 | 2002-04-30 | International Business Machines Corporation | Top spin valve sensor that has a free layer structure with a cobalt iron boron (cofeb) layer |
TW504713B (en) | 2000-04-28 | 2002-10-01 | Motorola Inc | Magnetic element with insulating veils and fabricating method thereof |
US6979586B2 (en) | 2000-10-06 | 2005-12-27 | Headway Technologies, Inc. | Magnetic random access memory array with coupled soft adjacent magnetic layer |
US6574079B2 (en) * | 2000-11-09 | 2003-06-03 | Tdk Corporation | Magnetic tunnel junction device and method including a tunneling barrier layer formed by oxidations of metallic alloys |
FR2817998B1 (fr) | 2000-12-07 | 2003-01-10 | Commissariat Energie Atomique | Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif |
FR2817999B1 (fr) | 2000-12-07 | 2003-01-10 | Commissariat Energie Atomique | Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif |
US6584016B2 (en) | 2001-01-08 | 2003-06-24 | Azalea Microelectronics Corporation | Non-volatile memory architecture and method of operation |
JP3677455B2 (ja) | 2001-02-13 | 2005-08-03 | Necエレクトロニクス株式会社 | 不揮発性磁気記憶装置およびその製造方法 |
EP1374310A4 (en) | 2001-03-14 | 2008-02-20 | Univ Massachusetts | NANOFABRICATION |
US6744086B2 (en) | 2001-05-15 | 2004-06-01 | Nve Corporation | Current switched magnetoresistive memory cell |
JP3565268B2 (ja) | 2001-06-22 | 2004-09-15 | 株式会社東芝 | 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置 |
US6569745B2 (en) | 2001-06-28 | 2003-05-27 | Sharp Laboratories Of America, Inc. | Shared bit line cross point memory array |
US6781801B2 (en) | 2001-08-10 | 2004-08-24 | Seagate Technology Llc | Tunneling magnetoresistive sensor with spin polarized current injection |
US6888703B2 (en) | 2001-09-17 | 2005-05-03 | Headway Technologies, Inc. | Multilayered structures comprising magnetic nano-oxide layers for current perpindicular to plane GMR heads |
JP3834616B2 (ja) | 2001-11-13 | 2006-10-18 | 国立大学法人東北大学 | スピンフィルタ |
FR2832542B1 (fr) | 2001-11-16 | 2005-05-06 | Commissariat Energie Atomique | Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif |
KR100450794B1 (ko) | 2001-12-13 | 2004-10-01 | 삼성전자주식회사 | 마그네틱 랜덤 엑세스 메모리 및 그 작동 방법 |
US6650562B2 (en) | 2002-01-23 | 2003-11-18 | Hewlett-Packard Development Company, L.P. | System and method for determining the logic state of a memory cell in a magnetic tunnel junction memory device |
JP3778100B2 (ja) * | 2002-02-08 | 2006-05-24 | ソニー株式会社 | 強磁性トンネル接合素子を用いた磁気記憶装置 |
US6778421B2 (en) | 2002-03-14 | 2004-08-17 | Hewlett-Packard Development Company, Lp. | Memory device array having a pair of magnetic bits sharing a common conductor line |
JP4073691B2 (ja) | 2002-03-19 | 2008-04-09 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
TWI222763B (en) | 2002-03-29 | 2004-10-21 | Toshiba Corp | Magnetic logic element and magnetic logic element array |
KR100476889B1 (ko) | 2002-04-04 | 2005-03-17 | 삼성전자주식회사 | 플래쉬메모리의 워드라인디코더 |
US6711067B1 (en) | 2002-05-08 | 2004-03-23 | Virage Logic Corporation | System and method for bit line sharing |
KR20030089078A (ko) | 2002-05-16 | 2003-11-21 | 주식회사 하이닉스반도체 | 자기터널접합소자를 갖는 자기메모리셀 |
US6633498B1 (en) | 2002-06-18 | 2003-10-14 | Motorola, Inc. | Magnetoresistive random access memory with reduced switching field |
US6781867B2 (en) | 2002-07-11 | 2004-08-24 | Micron Technology, Inc. | Embedded ROM device using substrate leakage |
US6850433B2 (en) | 2002-07-15 | 2005-02-01 | Hewlett-Packard Development Company, Lp. | Magnetic memory device and method |
US7196882B2 (en) | 2002-07-23 | 2007-03-27 | Micron Technology, Inc. | Magnetic tunnel junction device and its method of fabrication |
US6765819B1 (en) | 2002-07-25 | 2004-07-20 | Hewlett-Packard Development Company, Lp. | Magnetic memory device having improved switching characteristics |
US6714444B2 (en) | 2002-08-06 | 2004-03-30 | Grandis, Inc. | Magnetic element utilizing spin transfer and an MRAM device using the magnetic element |
US6888742B1 (en) | 2002-08-28 | 2005-05-03 | Grandis, Inc. | Off-axis pinned layer magnetic element utilizing spin transfer and an MRAM device using the magnetic element |
US6759263B2 (en) | 2002-08-29 | 2004-07-06 | Chentsau Ying | Method of patterning a layer of magnetic material |
US6831312B2 (en) | 2002-08-30 | 2004-12-14 | Freescale Semiconductor, Inc. | Amorphous alloys for magnetic devices |
US6801415B2 (en) | 2002-08-30 | 2004-10-05 | Freescale Semiconductor, Inc. | Nanocrystalline layers for improved MRAM tunnel junctions |
US6711051B1 (en) | 2002-09-05 | 2004-03-23 | National Semiconductor Corporation | Static RAM architecture with bit line partitioning |
US6838740B2 (en) | 2002-09-27 | 2005-01-04 | Grandis, Inc. | Thermally stable magnetic elements utilizing spin transfer and an MRAM device using the magnetic element |
US6958927B1 (en) | 2002-10-09 | 2005-10-25 | Grandis Inc. | Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element |
US6639830B1 (en) | 2002-10-22 | 2003-10-28 | Btg International Ltd. | Magnetic memory device |
KR100536592B1 (ko) | 2002-11-01 | 2005-12-14 | 삼성전자주식회사 | 자기 메모리 및 그 제조 방법 |
JP2004179483A (ja) | 2002-11-28 | 2004-06-24 | Hitachi Ltd | 不揮発性磁気メモリ |
US6909633B2 (en) | 2002-12-09 | 2005-06-21 | Applied Spintronics Technology, Inc. | MRAM architecture with a flux closed data storage layer |
US7190611B2 (en) | 2003-01-07 | 2007-03-13 | Grandis, Inc. | Spin-transfer multilayer stack containing magnetic layers with resettable magnetization |
US6829161B2 (en) | 2003-01-10 | 2004-12-07 | Grandis, Inc. | Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element |
US6845038B1 (en) | 2003-02-01 | 2005-01-18 | Alla Mikhailovna Shukh | Magnetic tunnel junction memory device |
US6864551B2 (en) | 2003-02-05 | 2005-03-08 | Applied Spintronics Technology, Inc. | High density and high programming efficiency MRAM design |
US7126200B2 (en) | 2003-02-18 | 2006-10-24 | Micron Technology, Inc. | Integrated circuits with contemporaneously formed array electrodes and logic interconnects |
US6847547B2 (en) | 2003-02-28 | 2005-01-25 | Grandis, Inc. | Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element |
JP3906212B2 (ja) | 2003-03-11 | 2007-04-18 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
US6998150B2 (en) | 2003-03-12 | 2006-02-14 | Headway Technologies, Inc. | Method of adjusting CoFe free layer magnetostriction |
US6963500B2 (en) | 2003-03-14 | 2005-11-08 | Applied Spintronics Technology, Inc. | Magnetic tunneling junction cell array with shared reference layer for MRAM applications |
US7092279B1 (en) | 2003-03-24 | 2006-08-15 | Sheppard Douglas P | Shared bit line memory device and method |
JP4008857B2 (ja) | 2003-03-24 | 2007-11-14 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
US7067866B2 (en) | 2003-03-31 | 2006-06-27 | Applied Spintronics Technology, Inc. | MRAM architecture and a method and system for fabricating MRAM memories utilizing the architecture |
US6933155B2 (en) | 2003-05-21 | 2005-08-23 | Grandis, Inc. | Methods for providing a sub .15 micron magnetic memory structure |
US6834005B1 (en) | 2003-06-10 | 2004-12-21 | International Business Machines Corporation | Shiftable magnetic shift register and method of using the same |
US6885582B2 (en) | 2003-06-12 | 2005-04-26 | Hewlett-Packard Development Company, L.P. | Magnetic memory storage device |
US7088624B2 (en) | 2003-07-18 | 2006-08-08 | Infineon Technologies, A.G. | System of multiplexed data lines in a dynamic random access memory |
US7245462B2 (en) | 2003-08-21 | 2007-07-17 | Grandis, Inc. | Magnetoresistive element having reduced spin transfer induced noise |
US6985385B2 (en) | 2003-08-26 | 2006-01-10 | Grandis, Inc. | Magnetic memory element utilizing spin transfer switching and storing multiple bits |
US6943040B2 (en) | 2003-08-28 | 2005-09-13 | Headway Technologes, Inc. | Magnetic random access memory designs with controlled magnetic switching mechanism by magnetostatic coupling |
US7009266B2 (en) | 2003-08-29 | 2006-03-07 | Applied Spintronics Technology, Inc. | Method and system for providing a magnetic element including passivation structures |
US7161829B2 (en) | 2003-09-19 | 2007-01-09 | Grandis, Inc. | Current confined pass layer for magnetic elements utilizing spin-transfer and an MRAM device using such magnetic elements |
US7116530B2 (en) | 2003-09-30 | 2006-10-03 | Hitachi Global Storage Technologies Netherlands B.V. | Thin differential spin valve sensor having both pinned and self pinned structures for reduced difficulty in AFM layer polarity setting |
JP2005116923A (ja) | 2003-10-10 | 2005-04-28 | Hitachi Ltd | スピントルクを用いた不揮発性磁気メモリセルおよびこれを用いた磁気ランダムアクセスメモリ |
US7282755B2 (en) | 2003-11-14 | 2007-10-16 | Grandis, Inc. | Stress assisted current driven switching for magnetic memory applications |
US7009877B1 (en) | 2003-11-14 | 2006-03-07 | Grandis, Inc. | Three-terminal magnetostatically coupled spin transfer-based MRAM cell |
JP2005150482A (ja) * | 2003-11-18 | 2005-06-09 | Sony Corp | 磁気抵抗効果素子及び磁気メモリ装置 |
US7093347B2 (en) | 2003-12-05 | 2006-08-22 | Seagate Technology Llc | Method of making a current-perpendicular to the plane (CPP) magnetoresistive (MR) sensor |
US7138648B2 (en) | 2003-12-17 | 2006-11-21 | Palo Alto Research Center Incorporated | Ultraviolet group III-nitride-based quantum well laser diodes |
US20050136600A1 (en) | 2003-12-22 | 2005-06-23 | Yiming Huai | Magnetic elements with ballistic magnetoresistance utilizing spin-transfer and an MRAM device using such magnetic elements |
US7072209B2 (en) | 2003-12-29 | 2006-07-04 | Micron Technology, Inc. | Magnetic memory having synthetic antiferromagnetic pinned layer |
US20050150535A1 (en) | 2004-01-13 | 2005-07-14 | Nanocoolers, Inc. | Method for forming a thin-film thermoelectric device including a phonon-blocking thermal conductor |
US20050150537A1 (en) | 2004-01-13 | 2005-07-14 | Nanocoolers Inc. | Thermoelectric devices |
US7105372B2 (en) | 2004-01-20 | 2006-09-12 | Headway Technologies, Inc. | Magnetic tunneling junction film structure with process determined in-plane magnetic anisotropy |
US7110287B2 (en) | 2004-02-13 | 2006-09-19 | Grandis, Inc. | Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer |
US7242045B2 (en) | 2004-02-19 | 2007-07-10 | Grandis, Inc. | Spin transfer magnetic element having low saturation magnetization free layers |
US6967863B2 (en) | 2004-02-25 | 2005-11-22 | Grandis, Inc. | Perpendicular magnetization magnetic element utilizing spin transfer |
US6992359B2 (en) | 2004-02-26 | 2006-01-31 | Grandis, Inc. | Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization |
US6965522B2 (en) | 2004-03-17 | 2005-11-15 | Macronix International Co., Ltd. | Tunneling diode magnetic junction memory |
WO2005101373A1 (en) | 2004-04-02 | 2005-10-27 | Tdk Corporation | Laminated free layer for stabilizing magnetoresistive head having low magnetostriction |
WO2005101378A1 (en) | 2004-04-02 | 2005-10-27 | Tdk Corporation | Composite free layer for stabilizing magnetoresistive head |
US7233039B2 (en) | 2004-04-21 | 2007-06-19 | Grandis, Inc. | Spin transfer magnetic elements with spin depolarization layers |
US7274057B2 (en) | 2004-04-26 | 2007-09-25 | International Business Machines Corporation | Techniques for spin-flop switching with offset field |
US20050269612A1 (en) | 2004-05-11 | 2005-12-08 | Integrated Magnetoelectronics | Solid-state component based on current-induced magnetization reversal |
US7088609B2 (en) | 2004-05-11 | 2006-08-08 | Grandis, Inc. | Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same |
US7057921B2 (en) * | 2004-05-11 | 2006-06-06 | Grandis, Inc. | Spin barrier enhanced dual magnetoresistance effect element and magnetic memory using the same |
JP4377751B2 (ja) | 2004-06-10 | 2009-12-02 | シャープ株式会社 | クロスポイント構造の半導体記憶装置及びその製造方法 |
US7098494B2 (en) | 2004-06-16 | 2006-08-29 | Grandis, Inc. | Re-configurable logic elements using heat assisted magnetic tunneling elements |
US7411235B2 (en) | 2004-06-16 | 2008-08-12 | Kabushiki Kaisha Toshiba | Spin transistor, programmable logic circuit, and magnetic memory |
US7067330B2 (en) | 2004-07-16 | 2006-06-27 | Headway Technologies, Inc. | Magnetic random access memory array with thin conduction electrical read and write lines |
US7576956B2 (en) | 2004-07-26 | 2009-08-18 | Grandis Inc. | Magnetic tunnel junction having diffusion stop layer |
US7098495B2 (en) | 2004-07-26 | 2006-08-29 | Freescale Semiconducor, Inc. | Magnetic tunnel junction element structures and methods for fabricating the same |
DE102004041894B3 (de) | 2004-08-30 | 2006-03-09 | Infineon Technologies Ag | Speicherbauelement (CBRAM) mit Speicherzellen auf der Basis eines in seinem Widerstandswert änderbaren aktiven Festkörper-Elektrolytmaterials und Herstellungsverfahren dafür |
JP2006080241A (ja) * | 2004-09-08 | 2006-03-23 | Univ Nagoya | 固体メモリ装置 |
US7369427B2 (en) | 2004-09-09 | 2008-05-06 | Grandis, Inc. | Magnetic elements with spin engineered insertion layers and MRAM devices using the magnetic elements |
US7336525B2 (en) | 2004-10-18 | 2008-02-26 | Kabushiki Kaisha Toshiba | Nonvolatile memory for logic circuits |
US7126202B2 (en) | 2004-11-16 | 2006-10-24 | Grandis, Inc. | Spin scattering and heat assisted switching of a magnetic element |
US7241631B2 (en) | 2004-12-29 | 2007-07-10 | Grandis, Inc. | MTJ elements with high spin polarization layers configured for spin-transfer switching and spintronics devices using the magnetic elements |
US20060171197A1 (en) | 2005-01-31 | 2006-08-03 | Ulrich Klostermann | Magnetoresistive memory element having a stacked structure |
US7173848B2 (en) | 2005-02-01 | 2007-02-06 | Meglabs, Inc. | Magnetic random access memory with memory cell stacks having more than two magnetic states |
US7099186B1 (en) | 2005-02-10 | 2006-08-29 | Infineon Technologies Ag | Double-decker MRAM cells with scissor-state angled reference layer magnetic anisotropy and method for fabricating |
KR100632953B1 (ko) | 2005-03-07 | 2006-10-12 | 삼성전자주식회사 | 메모리 소자, 상기 메모리 소자를 위한 메모리 배열 및 상기 메모리 배열의 구동 방법 |
US7285836B2 (en) | 2005-03-09 | 2007-10-23 | Maglabs, Inc. | Magnetic random access memory with stacked memory cells having oppositely-directed hard-axis biasing |
US7241632B2 (en) | 2005-04-14 | 2007-07-10 | Headway Technologies, Inc. | MTJ read head with sidewall spacers |
JP2006294191A (ja) | 2005-04-14 | 2006-10-26 | Toshiba Corp | 磁気ランダムアクセスメモリのデータ読み出し方法 |
US7230265B2 (en) | 2005-05-16 | 2007-06-12 | International Business Machines Corporation | Spin-polarization devices using rare earth-transition metal alloys |
US7289356B2 (en) | 2005-06-08 | 2007-10-30 | Grandis, Inc. | Fast magnetic memory devices utilizing spin transfer and magnetic elements used therein |
JP4504273B2 (ja) | 2005-07-06 | 2010-07-14 | 株式会社東芝 | 磁気抵抗効果素子および磁気メモリ |
KR100725380B1 (ko) | 2005-07-28 | 2007-06-07 | 삼성전자주식회사 | 반도체 메모리 장치의 전압 발생 회로, 이를 포함하는반도체 메모리 장치 및 반도체 메모리 장치의 전압 발생방법 |
US7230845B1 (en) | 2005-07-29 | 2007-06-12 | Grandis, Inc. | Magnetic devices having a hard bias field and magnetic memory devices using the magnetic devices |
US7489541B2 (en) | 2005-08-23 | 2009-02-10 | Grandis, Inc. | Spin-transfer switching magnetic elements using ferrimagnets and magnetic memories using the magnetic elements |
US7224601B2 (en) | 2005-08-25 | 2007-05-29 | Grandis Inc. | Oscillating-field assisted spin torque switching of a magnetic tunnel junction memory element |
US7272035B1 (en) | 2005-08-31 | 2007-09-18 | Grandis, Inc. | Current driven switching of magnetic storage cells utilizing spin transfer and magnetic memories using such cells |
US7272034B1 (en) | 2005-08-31 | 2007-09-18 | Grandis, Inc. | Current driven switching of magnetic storage cells utilizing spin transfer and magnetic memories using such cells |
US20070054450A1 (en) | 2005-09-07 | 2007-03-08 | Magic Technologies, Inc. | Structure and fabrication of an MRAM cell |
US7532442B2 (en) | 2005-09-19 | 2009-05-12 | Hitachi Global Storage Technologies Netherlands B.V. | Magnetoresistive (MR) elements having pinning layers formed from permanent magnetic material |
US7973349B2 (en) | 2005-09-20 | 2011-07-05 | Grandis Inc. | Magnetic device having multilayered free ferromagnetic layer |
JP2007095734A (ja) * | 2005-09-27 | 2007-04-12 | Toshiba Corp | 磁気記録装置 |
US7807492B2 (en) | 2005-09-28 | 2010-10-05 | Northern Lights Semiconductor Corp. | Magnetoresistive random access memory with improved layout design and process thereof |
US7403418B2 (en) | 2005-09-30 | 2008-07-22 | Silicon Storage Technology, Inc. | Word line voltage boosting circuit and a memory array incorporating same |
US20070085068A1 (en) | 2005-10-14 | 2007-04-19 | Dmytro Apalkov | Spin transfer based magnetic storage cells utilizing granular free layers and magnetic memories using such cells |
JP4444241B2 (ja) | 2005-10-19 | 2010-03-31 | 株式会社東芝 | 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置 |
US7286395B2 (en) | 2005-10-27 | 2007-10-23 | Grandis, Inc. | Current driven switched magnetic storage cells having improved read and write margins and magnetic memories using such cells |
US20070096229A1 (en) | 2005-10-28 | 2007-05-03 | Masatoshi Yoshikawa | Magnetoresistive element and magnetic memory device |
US7411815B2 (en) | 2005-11-14 | 2008-08-12 | Infineon Technologies Ag | Memory write circuit |
US7187577B1 (en) | 2005-11-23 | 2007-03-06 | Grandis, Inc. | Method and system for providing current balanced writing for memory cells and magnetic devices |
US7880249B2 (en) | 2005-11-30 | 2011-02-01 | Magic Technologies, Inc. | Spacer structure in MRAM cell and method of its fabrication |
US7485503B2 (en) | 2005-11-30 | 2009-02-03 | Intel Corporation | Dielectric interface for group III-V semiconductor device |
US20070132049A1 (en) | 2005-12-12 | 2007-06-14 | Stipe Barry C | Unipolar resistance random access memory (RRAM) device and vertically stacked architecture |
US7430135B2 (en) | 2005-12-23 | 2008-09-30 | Grandis Inc. | Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density |
US7466583B2 (en) | 2006-01-13 | 2008-12-16 | Magic Technologies, Inc. | MRAM with split read-write cell structures |
US7515457B2 (en) | 2006-02-24 | 2009-04-07 | Grandis, Inc. | Current driven memory cells having enhanced current and enhanced current symmetry |
US8183652B2 (en) | 2007-02-12 | 2012-05-22 | Avalanche Technology, Inc. | Non-volatile magnetic memory with low switching current and high thermal stability |
US7732881B2 (en) | 2006-11-01 | 2010-06-08 | Avalanche Technology, Inc. | Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM) |
US20070246787A1 (en) | 2006-03-29 | 2007-10-25 | Lien-Chang Wang | On-plug magnetic tunnel junction devices based on spin torque transfer switching |
US7826174B2 (en) | 2006-03-31 | 2010-11-02 | Ricoh Company, Ltd. | Information recording method and apparatus using plasmonic transmission along line of ferromagnetic nano-particles with reproducing method using fade-in memory |
US20070241392A1 (en) | 2006-04-14 | 2007-10-18 | Hsin-Chang Lin | Non-volatile flash memory structure and method for operating the same |
US7345912B2 (en) | 2006-06-01 | 2008-03-18 | Grandis, Inc. | Method and system for providing a magnetic memory structure utilizing spin transfer |
JP2008028362A (ja) * | 2006-06-22 | 2008-02-07 | Toshiba Corp | 磁気抵抗素子及び磁気メモリ |
US7379327B2 (en) | 2006-06-26 | 2008-05-27 | Grandis, Inc. | Current driven switching of magnetic storage cells utilizing spin transfer and magnetic memories using such cells having enhanced read and write margins |
US7502249B1 (en) | 2006-07-17 | 2009-03-10 | Grandis, Inc. | Method and system for using a pulsed field to assist spin transfer induced switching of magnetic memory elements |
JP4385156B2 (ja) | 2006-07-27 | 2009-12-16 | 独立行政法人産業技術総合研究所 | Ccp−cpp型巨大磁気抵抗素子 |
JP2008047739A (ja) * | 2006-08-17 | 2008-02-28 | Nippon Hoso Kyokai <Nhk> | 磁気ランダムアクセスメモリ |
US7851840B2 (en) | 2006-09-13 | 2010-12-14 | Grandis Inc. | Devices and circuits based on magnetic tunnel junctions utilizing a multilayer barrier |
US8477528B2 (en) | 2006-10-16 | 2013-07-02 | Nec Corporation | Magnetic memory cell and magnetic random access memory |
US7572645B2 (en) | 2006-11-15 | 2009-08-11 | Everspin Technologies, Inc. | Magnetic tunnel junction structure and method |
US7864569B2 (en) | 2006-12-01 | 2011-01-04 | Macronix International Co., Ltd. | Structure of magnetic random access memory using spin-torque transfer writing |
US7598579B2 (en) | 2007-01-30 | 2009-10-06 | Magic Technologies, Inc. | Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current |
US20090218645A1 (en) | 2007-02-12 | 2009-09-03 | Yadav Technology Inc. | multi-state spin-torque transfer magnetic random access memory |
US7480173B2 (en) | 2007-03-13 | 2009-01-20 | Magic Technologies, Inc. | Spin transfer MRAM device with novel magnetic free layer |
US8058697B2 (en) | 2007-03-26 | 2011-11-15 | Magic Technologies, Inc. | Spin transfer MRAM device with novel magnetic synthetic free layer |
US7738287B2 (en) | 2007-03-27 | 2010-06-15 | Grandis, Inc. | Method and system for providing field biased magnetic memory devices |
US7728622B2 (en) | 2007-03-29 | 2010-06-01 | Qualcomm Incorporated | Software programmable logic using spin transfer torque magnetoresistive random access memory |
US7486551B1 (en) | 2007-04-03 | 2009-02-03 | Grandis, Inc. | Method and system for providing domain wall assisted switching of magnetic elements and magnetic memories using such magnetic elements |
US7605437B2 (en) | 2007-04-18 | 2009-10-20 | Everspin Technologies, Inc. | Spin-transfer MRAM structure and methods |
US7782661B2 (en) | 2007-04-24 | 2010-08-24 | Magic Technologies, Inc. | Boosted gate voltage programming for spin-torque MRAM array |
US7919826B2 (en) | 2007-04-24 | 2011-04-05 | Kabushiki Kaisha Toshiba | Magnetoresistive element and manufacturing method thereof |
JP2008277542A (ja) | 2007-04-27 | 2008-11-13 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
US7539047B2 (en) | 2007-05-08 | 2009-05-26 | Honeywell International, Inc. | MRAM cell with multiple storage elements |
US7573736B2 (en) | 2007-05-22 | 2009-08-11 | Taiwan Semiconductor Manufacturing Company | Spin torque transfer MRAM device |
WO2008154519A1 (en) | 2007-06-12 | 2008-12-18 | Grandis, Inc. | Method and system for providing a magnetic element and magnetic memory being unidirectional writing enabled |
US7742328B2 (en) | 2007-06-15 | 2010-06-22 | Grandis, Inc. | Method and system for providing spin transfer tunneling magnetic memories utilizing non-planar transistors |
US7750421B2 (en) | 2007-07-23 | 2010-07-06 | Magic Technologies, Inc. | High performance MTJ element for STT-RAM and method for making the same |
US7764536B2 (en) | 2007-08-07 | 2010-07-27 | Grandis, Inc. | Method and system for providing a sense amplifier and drive circuit for spin transfer torque magnetic random access memory |
US7982275B2 (en) | 2007-08-22 | 2011-07-19 | Grandis Inc. | Magnetic element having low saturation magnetization |
US20090185410A1 (en) | 2008-01-22 | 2009-07-23 | Grandis, Inc. | Method and system for providing spin transfer tunneling magnetic memories utilizing unidirectional polarity selection devices |
US8233247B2 (en) | 2008-04-11 | 2012-07-31 | Hitachi Global Storage Technologies Netherlands B.V. | Scissoring-type current-perpendicular-to-the-plane giant magnetoresistance (CPP-GMR) sensors with damped free layer structures |
US20090302403A1 (en) | 2008-06-05 | 2009-12-10 | Nguyen Paul P | Spin torque transfer magnetic memory cell |
US7881095B2 (en) | 2008-08-08 | 2011-02-01 | Seagate Technology Llc | Asymmetric write current compensation using gate overdrive for resistive sense memory cells |
US8169810B2 (en) | 2008-10-08 | 2012-05-01 | Seagate Technology Llc | Magnetic memory with asymmetric energy barrier |
US8536669B2 (en) | 2009-01-13 | 2013-09-17 | Qualcomm Incorporated | Magnetic element with storage layer materials |
US7999338B2 (en) * | 2009-07-13 | 2011-08-16 | Seagate Technology Llc | Magnetic stack having reference layers with orthogonal magnetization orientation directions |
-
2009
- 2009-07-13 US US12/502,209 patent/US7999338B2/en not_active Expired - Fee Related
-
2010
- 2010-07-08 WO PCT/US2010/041300 patent/WO2011008615A1/en active Application Filing
- 2010-07-08 JP JP2012520672A patent/JP2012533189A/ja active Pending
- 2010-07-08 CN CN201080032404.9A patent/CN102473450B/zh not_active Expired - Fee Related
- 2010-07-08 KR KR1020127003654A patent/KR101323786B1/ko not_active IP Right Cessation
-
2011
- 2011-07-05 US US13/176,029 patent/US8294227B2/en active Active
-
2012
- 2012-09-13 US US13/613,002 patent/US8519498B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070002504A1 (en) | 2005-07-01 | 2007-01-04 | Yiming Huai | Magnetic elements having a bias field and magnetic memory devices using the magnetic elements |
KR20070121504A (ko) * | 2006-06-22 | 2007-12-27 | 가부시끼가이샤 도시바 | 자기저항 소자 및 자기 메모리 |
US20080291721A1 (en) | 2007-05-21 | 2008-11-27 | Grandis, Inc. | Method and system for providing a spin transfer device with improved switching characteristics |
Also Published As
Publication number | Publication date |
---|---|
US20110006385A1 (en) | 2011-01-13 |
JP2012533189A (ja) | 2012-12-20 |
US8519498B2 (en) | 2013-08-27 |
US8294227B2 (en) | 2012-10-23 |
US7999338B2 (en) | 2011-08-16 |
US20130001720A1 (en) | 2013-01-03 |
CN102473450A (zh) | 2012-05-23 |
US20110260274A1 (en) | 2011-10-27 |
KR20120042961A (ko) | 2012-05-03 |
CN102473450B (zh) | 2015-07-08 |
WO2011008615A1 (en) | 2011-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101323786B1 (ko) | 직교 자화 배향 방향들을 가진 기준층들을 갖는 자기 스택 | |
KR102353406B1 (ko) | 스핀 궤도 토크를 이용하여 강화된 감쇠 프로그램 및 경사진 자화 용이축을 갖는 자기 접합부를 포함하는 자기 소자 | |
US8963222B2 (en) | Spin hall effect magnetic-RAM | |
KR102198032B1 (ko) | 개선된 분극 강화막 및 높은 pma막을 갖는 자기 접합들을 제공하기 위한 방법 및 시스템 | |
US9577181B2 (en) | Magnetic junctions using asymmetric free layers and suitable for use in spin transfer torque memories | |
US10953319B2 (en) | Spin transfer MRAM element having a voltage bias control | |
US8374048B2 (en) | Method and system for providing magnetic tunneling junction elements having a biaxial anisotropy | |
KR102157832B1 (ko) | 그레이디드 자성 자유막을 갖는 자기 접합을 제공하기 위한 방법 및 시스템 | |
US7965543B2 (en) | Method for reducing current density in a magnetoelectronic device | |
US8169810B2 (en) | Magnetic memory with asymmetric energy barrier | |
KR20120025489A (ko) | 스핀 토크 스위칭을 보조하는 층을 갖는 스핀 토크 스위칭을 이용하는 자기 스택 | |
KR20140081710A (ko) | 조작된 수직 자기 이방성을 갖는 자기 접합들을 제공하기 위한 방법 및 시스템 | |
EP2656346B1 (en) | Memory array having local source lines | |
US8659939B2 (en) | Spin-torque memory with unidirectional write scheme | |
US8780665B2 (en) | Method and system for providing magnetic tunneling junction elements having an easy cone anisotropy |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160921 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20170921 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |