KR101166035B1 - 광 반도체 디바이스 및 이의 제조방법 - Google Patents

광 반도체 디바이스 및 이의 제조방법 Download PDF

Info

Publication number
KR101166035B1
KR101166035B1 KR1020077006582A KR20077006582A KR101166035B1 KR 101166035 B1 KR101166035 B1 KR 101166035B1 KR 1020077006582 A KR1020077006582 A KR 1020077006582A KR 20077006582 A KR20077006582 A KR 20077006582A KR 101166035 B1 KR101166035 B1 KR 101166035B1
Authority
KR
South Korea
Prior art keywords
optical semiconductor
semiconductor device
mold
curable silicone
silicone composition
Prior art date
Application number
KR1020077006582A
Other languages
English (en)
Other versions
KR20070053780A (ko
Inventor
요시츠구 모리타
도모코 가토
Original Assignee
다우 코닝 도레이 캄파니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다우 코닝 도레이 캄파니 리미티드 filed Critical 다우 코닝 도레이 캄파니 리미티드
Publication of KR20070053780A publication Critical patent/KR20070053780A/ko
Application granted granted Critical
Publication of KR101166035B1 publication Critical patent/KR101166035B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/04—Polysiloxanes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C33/00—Moulds or cores; Details thereof or accessories therefor
    • B29C33/56—Coatings, e.g. enameled or galvanised; Releasing, lubricating or separating agents
    • B29C33/68—Release sheets
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/02—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles
    • B29C43/18—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles incorporating preformed parts or layers, e.g. compression moulding around inserts or for coating articles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/32—Component parts, details or accessories; Auxiliary operations
    • B29C43/50—Removing moulded articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/12—Polysiloxanes containing silicon bound to hydrogen
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/20—Polysiloxanes containing silicon bound to unsaturated aliphatic groups
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/70—Siloxanes defined by use of the MDTQ nomenclature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 밀봉되지 않은 광 반도체 디바이스(16)를 금형(23 및 34) 속에 넣는 단계 및 상기 금형과 밀봉되지 않은 광 반도체 디바이스 사이(70)의 공간에 투명 또는 반투명 경화성 실리콘 조성물(50)을 충전시켜 압축 성형하는 단계를 포함하는, 투명 또는 반투명 실리콘 경화물(50)로 밀봉된 광 반도체 디바이스(16)의 제조방법에 관한 것으로, 본 발명의 방법은 공극이 없고, 피복층 두께를 제어할 수 있으며, 본딩 와이어의 파괴 및 와이어들의 목적하지 않는 접촉이 방지되고, 광 반도체 소자의 응력 집중이 감소하고, 밀봉 수지의 변색 및 광 반도체 소자(16)로부터의 단절이 감소되면서도 수명이 길고, 신뢰성이 뛰어난 밀봉된 광 반도체 디바이스를 제공한다.
광 반도체 디바이스

Description

광 반도체 디바이스 및 이의 제조방법 {Optical semiconductor device and method of manufacturing thereof}
본 발명은 광 반도체 디바이스의 제조방법 및 이러한 방법으로 제조된 광 반도체 디바이스에 관한 것이다.
발광 다이오드와 같은 광 반도체 디바이스를 수지로 밀봉하기 위한 여러 방법이 알려져 있다. 캐스팅 성형법(casting molding method)은 액상 열경화성 또는 UV 경화성 수지를 금형 속에 붓는 단계, 본딩 와이어(bonding wire)에 의해 리드 프레임(lead frame)에 연결된 발광 다이오드 소자를 포함하는 리드 프레임을 삽입하는 단계, 및 열 또는 UV 조사에 의해 상기 수지를 경화시키는 단계로 이루어진다. 사출 성형법(injection molding method)은 사출 성형기의 실린더 속에서 열가소성 수지를 용융시키는 단계, 가압하에 상기 수지를, 본딩 와이어에 의해 리드 프레임에 연결된 발광 다이오드 소자를 포함하는 리드 프레임이 삽입되어 있는 금형의 공동(cavity) 속으로 주입하는 단계, 및 상기 수지를 경화시키는 단계로 이루어진다. 트랜스퍼 성형법(transfer molding process)으로 알려진 또 다른 방법에 따르면, 경화 반응 도중에 정지된 B 스테이지 수지(B-stage resin)를 가압하에 액화시키고, 본딩 와이어에 의해 리드 프레임에 연결된 발광 다이오드 소자를 포함하는 리드 프레임을 금형에 삽입하고, 상기 수지를 금형 속에 넣고, 상기 수지를 열 경화시킨다[참조: 일본 공개특허공보 제(소)54-19660호, 일본 공개특허공보 제(소)57-2583호, 일본 공개특허공보 제(평)4-40870호, 일본 공개특허공보 제(평)제9-107128호 및 일본 공개특허공보 제2003-8082호].
현재, 발광 다이오드의 밀봉은 일반적으로 열경화성 수지, 예를 들면, 에폭시 수지를 사용하여 수행된다. 그러나, 이와 같은 광 반도체 디바이스에 의해 발광되는 광의 강도의 증가 및 상기 디바이스의 연속 모드 작동에 의해, 밀봉 수지의 경화물의 색깔이 변화되고 디바이스의 신뢰성이 감소한다. 일반적으로, 발광 다이오드의 밀봉은 캐스팅 성형법에 의해 수행된다. 그러나, 캐스팅 성형법에서는, 열경화성 수지의 낮은 경화 속도로 인한 낮은 생산 효율성; 수지 밀봉 유닛 및 리드 프레임의 위치 설정을 위한 여러 개의 지그(jig)의 사용 필요성으로 인한 수득된 발광 다이오드의 결함 발생 가능성; 열경화성 수지의 경화시 수축에 의해 발생하는 표면의 드라이 스팟(dry spot)의 성장 가능성; 밀봉 수지에서의 공극(void)의 형성; 및 발광 다이오드 소자에 경화 응력이 축적되어 발생할 수 있는, 밀봉 수지의 발광 다이오드 소자로부터의 분리와 같은 다수의 문제점이 있다.
트랜스퍼 성형법은 밀봉 수지층 두께를 정확하게 제어할 수 있다는 점에서 유리하다. 트랜스퍼 성형법은 밀봉 수지 유동의 압력 변동에 의해, 발광 다이오드의 전기적 접속에 사용되는 본딩 와이어가 변형, 파괴되거나 목적하지 않은 접촉이 생성될 수 있고; 저장 및 이송 동안 위에서 언급한 열경화성 B 스테이지 수지의 경화를 중단시키기 위한 냉각 수단을 사용할 필요가 있을 수 있으며; 위에서 언급한 요소들과 연관된 추가 비용이 발생한다는 단점이 있다.
반면, 사출 성형법의 이점으로는, 발광 다이오드 소자가 금형 속에 직접 위치하고, 발광 다이오드 소자에 연결된 리드 프레임이 금형에 직접 고정되고, 제조시 더욱 적은 수의 금형이 요구될 수 있으며, 수득된 발광 다이오드의 특성의 편차가 더욱 적고, 생성물에 더욱 적은 정도로 결함이 형성되며, 경화시 수축에 의해 드라이 스팟이 성장하지 않는다는 데에 있다. 그럼에도 불구하고, 사출 성형법은 발광 다이오드 소자의 전기적 접속에 사용되는 본딩 와이어의 파손 및 와이어들의 목적하지 않은 접촉을 일으킬 수 있다.
본 발명의 목적은 밀봉 재료에 공극을 형성하지 않고, 수지층의 두께를 정확하게 제어하며, 본딩 와이어의 파손 또는 와이어들의 목적하지 않은 접촉을 발생시키지 않고, 광 반도체 디바이스 소자의 응력 집중이 낮다는 것을 특징으로 하며, 장기간 사용하거나 증가된 발광 강도에서 조작한 후에도 밀봉 수지의 변색 및 밀봉 수지의 광 반도체 디바이스 소자로부터의 단절 가능성을 감소시키고, 신뢰성이 높은 광 반도체 디바이스의 산업적 생산에 적합한 광 반도체 디바이스, 예를 들면, 발광 다이오드의 밀봉방법을 제공하는 것이다. 본 발명의 또 다른 목적은 장시간 사용 후에도 신뢰성이 뛰어나고, 밀봉 수지층이 변색되지 않으며, 밀봉 수지층을 발광 반도체 소자로부터 박리함으로써 발생할 수 있는 생성된 광의 휘도 감소가 일어나지 않는 밀봉된 광 반도체 디바이스를 제공하는 것이다.
[발명의 요약]
본 발명은, 밀봉되지 않은 광 반도체 디바이스를 금형 속에 넣고, 금형과 밀봉되지 않은 반도체 디바이스 사이의 공간에 투명 또는 반투명 경화성 실리콘 조성물을 충전시켜 압축 성형하는, 투명 또는 반투명 실리콘 경화물에 밀봉된 광 반도체 디바이스의 제조방법을 제공한다.
또한, 본 발명은 위에서 언급한 방법으로 제조한 광 반도체 디바이스를 제공한다.
[발명의 효과]
발광 다이오드와 같은 광 반도체 디바이스의 밀봉에 사용되는 본 발명의 방법은 밀봉 재료에 공극을 형성하지 않고, 수지층의 두께를 정확하게 제어하며, 본딩 와이어의 파손 또는 와이어들의 목적하지 않은 접촉을 발생시키지 않고, 광 반도체 디바이스 소자의 응력 집중이 낮다는 것을 특징으로 하며, 장기간 사용하거나 증가된 발광 강도에서 조작한 후에도 밀봉 수지의 변색 및 밀봉 수지의 광 반도체 디바이스 소자로부터의 단절 가능성을 감소시키고, 신뢰성이 높은 광 반도체 디바이스의 산업적 생산에 적합하다. 또한, 본 발명의 밀봉된 광 반도체 디바이스는 장시간 사용 후에도 신뢰성이 뛰어나며, 밀봉 수지층이 변색되지 않고, 밀봉 수지층을 발광 반도체 소자로부터 박리함으로써 발생할 수 있는 발생된 광의 휘도 감소가 발생하지 않는다.
도 1은 본 발명의 방법의 실시에 적합한 압축 성형기의 주요 구조 유닛을 예시한 것이다.
도 2는 본 발명의 방법의 실시에 사용되는 압축 성형기를 사용하여 밀봉된 광 반도체 디바이스의 밀봉 조건을 예시한 것이다.
도 3은 조립체를 개별적인 본 발명의 광 반도체 디바이스로 분리하기 위한 절단선을 보여주는 3차원 조감도이다.
도 4는 본 발명의 방법의 실시에 적합한 압축 성형기의 또 다른 구조를 예시한 것이다.
도 5는 조립체를 개별적인 본 발명의 광 반도체 디바이스로 분리하기 위한 절단선을 보여주는 3차원 조감도이다.
부호 설명
10: 광 반도체 소자
12: 인쇄 회로 기판
16: 광 반도체 디바이스
20: 고정 정반(fixed platen)
22: 하단 기부(lower base)
23: 하부 금형(lower mold)
24: 히터
26: 하부 클램프 스토퍼(lower clamp stopper)
30: 이동 정반(movable platen)
32: 상단 기부(upper base)
33: 상부 홀더(upper holder)
34: 상부 금형(upper mold)
34a: 공동의 오목부(recess of the cavity)
36: 클램퍼(clamper)
36a, 36b: 공기 출입구(air port)
37: 스프링
38: 히터
39: 상부 클램프 스토퍼(upper clamp stopper)
40a, 40b: 박리 필름(release film)
42a, 42b: 공급 롤러(feed roller)
44a, 44b: 권취 롤러(take-up roller)
46: 가이드 롤러(guide roller)
48: 정전하 제거기
50: 경화성 실리콘 조성물
70: 실리콘 경화물로 밀봉된 광 반도체 디바이스
72: 실리콘 경화물
다음의 기재사항은, 밀봉된 광 반도체 디바이스를 제조하기 위한 본 발명의 방법을 더욱 상세하게 설명한 것이다.
본 발명의 방법에 따라, 밀봉되지 않은 광 반도체 디바이스를 금형 속에 넣고, 상기 금형과 광 반도체 디바이스 사이의 공간을 투명 또는 반투명 경화성 실리콘 조성물로 충전시켜 상기 조성물을 압축 성형함으로써, 광 반도체 디바이스를 투명 또는 반투명 실리콘 경화물로 밀봉한다. 위에서 언급한 금형을 갖는 압축 성형기는, 상부 금형 및 하부 금형(이들 사이에 밀봉되지 않은 광 반도체 디바이스를 클램핑할 수 있으며, 후속적인 압축 성형을 위해, 경화성 실리콘 조성물을 공급하여 금형과 반도체 디바이스 사이의 공동을 충전할 수 있다), 상부 금형 및 하부 금형 가압용 클램퍼, 및 경화성 실리콘 조성물의 열 경화용 히터를 포함하는 통상의 압축 성형기일 수 있다. 이와 같은 압축 성형기는, 예를 들면, 일본 공개특허공보 제(평)8-244064호, 일본 공개특허공보 제(평)11-77733호 및 일본 공개특허공보 제2000-277551호에 기재되어 있다. 간결성 측면에서, 예를 들면, 일본 공개특허공보 제2000-277551호에 기재된 압축 성형기가 바람직하다.
더욱 구체적으로, 일본 공개특허공보 제2000-277551호에 기재된 압축 성형기를 사용하여, 밀봉되지 않은 광 반도체 디바이스를 하부 금형에 넣고, 투명 또는 반투명 경화성 실리콘 조성물을 상부 금형과 밀봉되지 않은 광 반도체 디바이스 사이의 공간에 공급하여 상기 반도체 디바이스를 상부 금형과 하부 금형 사이에 클램핑하고, 경화성 실리콘 조성물을 압축 성형할 수 있다. 위에서 언급한 성형기는 상부 금형의 밀봉부의 측면을 에워싸는 프레임 형태로 제조된 클램퍼를 갖는다. 상기 클램퍼는, 위에서 언급한 측면을 따라 금형의 개방 방향과 밀폐 방향으로 수직으로 자유롭게 움직일 수 있도록 설치되어, 금형이 개방되는 경우, 클램퍼의 하부 말단면은 상부 금형의 성형 표면으로부터 돌출되고 하부 금형 쪽으로 기울어진다(biasing). 하부 금형 또는 상부 금형이 경화성 액상 실리콘 조성물과 직접 접촉하는 경우, 성형 표면은 플루오로 수지 조성물로 용이하게 피복될 수 있다. 특히, 위에서 언급한 압축 성형기에는 상부 금형의 밀봉부를 차폐할 수 있는 위치에, 금형과 실리콘 경화물로부터 박리 가능한 필름을 공급하기 위한 디바이스가 제공된다. 상기 성형기에서, 밀봉되지 않은 광 반도체 디바이스를 박리 필름을 통해 밀봉함으로써, 실리콘 경화물이 금형의 성형 표면에 부착되는 것이 방지되고, 밀봉부가 확실하게 밀폐되며, 버(burr)의 형성이 방지된다.
또한, 위에서 언급한 압축 성형기에는, 하부 금형에서 광학 반도체 디바이스를 지지할 수 있는 성형 표면을 차폐할 수 있는 위치에, 금형과 실리콘 경화물로부터 박리 가능한 필름을 공급하기 위한 공급 메커니즘도 제공될 수 있다. 또한, 상기 성형기는, 클램퍼의 내부면에 의해 형성된 경화성 실리콘 조성물 밀봉부의 내부 바닥면 및 상부 금형의 성형 표면으로부터 공기를 흡인시킴으로써, 클램퍼의 하부 말단면 위의 박리 필름 및 밀봉부의 내부 표면 위의 박리 필름에 흡인 작용을 가하는 공기 흡인(air suction) 메커니즘이 제공된다. 위에서 언급한 흡인 메커니즘을 제공함으로써, 박리 필름을 성형 표면 위에 확실하게 보유 및 밀봉한다. 또는, 박리 필름의 보유를 위한 흡인 메커니즘은 클램퍼의 하부 말단면에 대해 개방된 공기 출입구, 및 클램퍼의 내부 측면과 상부 금형의 측면 사이의 공간에 형성된 기류와 소통하는 공기 출입구로 이루어진다. 흡인 작용은 위에서 언급한 개구부를 공기 흡인 유닛에 연결함으로써 발생한다. 상부 금형은 반도체 디바이스 위의 반도체 소자의 배치 위치에 상응하는 독립적인 성형 부위를 형성하는 공동(cavity)을 성형 표면에 가질 수 있다. 또한, 하부 금형은 반도체 디바이스 위의 광 반도체 소자의 배치 위치에 상응하는 독립적인 성형 부위를 형성하는 공동(cavity)을 가질 수 있다. 상부 금형은 수직 방향으로 이동할 수 있으며, 하부 금형으로 기울어지도록 지지된다. 광 반도체 디바이스의 밀봉 과정에서 경화성 실리콘 조성물이 밀봉부로부터 유출되도록 하기 위해, 유출 공동(overflow cavity)이 하부 금형의 성형 표면 위에 형성된다. 유출 공동과 소통하는 게이트(gate)(들) 및 밀봉부가, 반도체 디바이스에 압력을 가하는 클램퍼의 클램핑 표면에 형성될 수 있다.
반도체 밀봉 수행에서 밀봉되지 않은 광 반도체 디바이스가 하부 금형 속에 배치되는 경우, 경화성 실리콘 조성물을 상부 금형과 하부 금형 사이의 공간에 공급하고, 금형과 실리콘 경화물로부터 박리 가능한 필름으로 밀봉부의 표면을 피복하며, 광 반도체 디바이스를 상부 금형과 하부 금형 사이에서 경화성 실리콘 조성물과 함께 압착하고, 밀봉한다. 이들 조건하에, 상부 금형의 밀봉부의 측면 표면을 포함하는 프레임을 형성하는 클램퍼는 상기 측면 표면을 따라 수직 방향으로 자유롭게 움직이며, 상부 금형의 성형 표면 아래로 하부 말단면이 돌출되며, 하부 금형으로 기울어지고, 밀봉부의 주변을 밀봉하며; 하부 금형 및 상부 금형이 서로 점차적으로 접근하는 동안, 경화성 실리콘 조성물은 밀봉부를 충전하고, 금형들은 금형의 밀폐된 위치에서 정지하며, 반도체 디바이스는 금형의 경화 공동에서 경화성 실리콘 조성물에 의해 밀봉된다.
도 1은 본 발명의 방법의 실시에 적합한 압축 성형기의 주요 구조 부품을 보여준다. 도 1에서 20번은 고정 정반이고 30번은 이동 정반이다. 고정 정반(20)과 이동 정반(30)은 둘 다 프레스 속에 혼입되어 있다. 프레스로는, 이동 정반을 수직 방향으로 구동시켜 밀봉 작업을 수행할 수 있는, 전기식 프레스 또는 수압식 프레스가 포함될 수 있다.
22번은 고정 정반(20)에 고정된 하단 기부이고, 23번은 하단 기부(22)에 고정된 하부 금형이다. 하부 금형(23)의 상부 표면은 광 반도체 디바이스(16)를 배치하기 위한 설치부를 갖는다. 본 발명의 방법에 사용되는 광 반도체 디바이스(16)는 인쇄 회로 기판(12) 위에 서로로부터 동일한 거리에 설치된 다수의 광 반도체 소자(10)를 함유할 수 있다. 광 반도체 디바이스(16)는 하부 금형(23)으로부터 위쪽으로 향해 있다. 24번은 하단 기부(22)에 배열된 히터이다. 히터(24)는 하부 금형(23)을 가열하여, 하부 금형(23)에 의해 지지된 광 반도체 디바이스(16)의 온도를 상승시키기 위한 것이다. 상기 성형기에는 상부 금형 및 하부 금형이 클램핑(clamping)되는 위치를 한정하는 하부 클램프 스토퍼(26)가 제공된다. 클램프 스토퍼(26)는 하단 기부(22) 위에 설치된다.
32번은 이동 정반(30)에 고정된 상단 기부이다. 33번은 상단 기부(32)에 고정된 상부 홀더이고, 34번은 상부 홀더(33)에 고정된 상부 금형이다. 본 양태의 방법에서, 광 반도체 소자(10)는 평평한 인쇄 회로 기판(12)의 한쪽 측면에 배열 및 밀봉된다. 따라서, 밀봉부에서, 상부 금형(34)의 성형 표면 또한 평평하다. 36번은 상부 금형(34)과 상부 홀더(33)의 측면을 둘러싸는 프레임 형태로 제조된 클램퍼이다. 클램퍼(36)는 수직으로 자유롭게 움직이는 상단 기부(32)에 의해 지지되며, 스프링(37)에 의해 하부 금형(23) 쪽으로 기울어진다. 상부 금형(34)의 성형 표면이 클램퍼(36)의 말단면으로부터 이동하여, 밀봉부는 클램퍼(36)의 내부면과 상부 금형(34)의 성형 표면 사이에서 금형이 밀폐된 상태에서 형성된다. 클램퍼(36)의 편향력(biasing force)은 스프링 이외의 수단에 의해, 예를 들면, 공기압 실린더에 의해 발생될 수 있다.
38번은 상단 기부(32)에 배열되어 있으며, 상부 홀더(33)와 상부 금형(34)을 가열하여, 금형이 차폐될 때 광 반도체 디바이스(16)가 가열될 수 있도록 하는 히터이고; 39번은 상단 기부(32) 위에 설치된 상부 클램프 스토퍼이다. 상부 클램프 스토퍼(39)와 하부 클램프 스토퍼(26)는 상부 금형의 측면 위 및 하부 금형의 측면 위 각각에 배열되어, 금형의 밀폐된 상태에서 이들 말단면이 서로 접촉하게 된다. 프레스 유닛에 의해 이동 정반(30)이 아래로 이동하는 경우, 상부 클램프 스토퍼(39)는 클램핑 위치에서 하부 클램프 스토퍼(26)와 접촉한다. 경화성 실리콘 조성물 성형 공간의 깊이는 금형의 밀폐된 위치에 의해 한정된다. 위에서 언급한 밀폐 또는 클램핑 위치는 밀봉부에 형성된 밀봉 경화성 실리콘 조성물층의 두께를 한정한다.
40a 및 40b번은 상부 금형(34) 및 하부 금형(23) 각각의 성형 표면을 차폐하기에 충분한 폭을 갖고, 종방향으로 배열된 박리 필름이다. 박리 필름(40a 및 40b)의 목적은 밀봉부의 표면을 차폐하여 경화성 실리콘 조성물이 성형 표면과 직접 접촉하는 것을 방지하는 것이다. 박리 필름(40a 및 40b)은 금형으로부터 용이하게 박리할 수 있으며, 성형 온도에 대한 열 저항 및 영구적인 기계적 강도를 갖고, 밀봉부의 성형 표면 위의 오목부와 볼록부에 합체되기 위해 형태 변화에 대한 충분한 연성을 갖는 필름형 재료로 제조된다. 이와 같은 재료의 예로는 폴리테트라플루오로에틸렌(PTFE), 에틸렌-테트라플루오로에틸렌 공중합체(ETFE), 테트라플루오로에틸렌-퍼플루오로프로필렌 공중합체(FEP), 폴리비닐리덴플루오라이드(PBDF) 또는 유사한 불소 함유 수지; 및 폴리에틸렌테레프탈레이트(PET), 폴리프로필렌(PP) 등으로 제조된 필름이 있다.
본 발명의 방법에서 밀봉을 인쇄 회로 기판(12)의 상부면에서만 수행하는 경우, 박리 필름(40a)은 경화성 실리콘 조성물과 접촉하는 표면을 차폐하기 위해 상부 금형(34)에 공급된다. 박리 필름(40b)을 공급하여 하부 금형(23)을 차폐함으로써, 인쇄 회로 기판 두께의 균일도로부터의 편차를 효과적으로 흡수하여 밀봉의 비균일도를 줄이기 위해 박리 필름의 압축성 및 탄성을 사용할 수 있다. 그러나, 상부 금형(34)의 측면에 위치한 박리 필름(40a)만을 사용하는 것도 충분할 수 있음을 인지해야 한다.
42a 및 42b번은 박리 필름(40a 및 40b)에 대한 공급 롤러이며, 44a 및 44b번은 박리 필름(40a 및 40b)에 대한 권취 롤러이다. 도 1에 도시된 바와 같이, 공급 롤러(42a 및 42b) 및 권취 롤러(44a 및 44b)는 성형기의 대향하는 면에 위치한다. 상부 금형(34)에 대한 공급 롤러(42a) 및 권취 롤러(44a)는 이동 정반(30)에 부착되며, 하부 금형(23)에 대한 공급 롤러(42b) 및 권취 롤러(44b)는 고정 정반(20)에 부착된다. 이러한 구조를 사용하여, 박리 필름(40a 및 40b)은 금형의 한쪽 면으로부터 금형의 반대쪽 면으로, 금형을 통해 이동한다. 상부 금형(34)에 대한 공급 롤러(42a) 및 권취 롤러(44a)는 이동 정반(30)과 함께 수직으로 이동한다. 46번은 가이드 롤러이고, 48번은 박리 필름(40a 및 40b)에서 정전하를 제거하는 정전하 제거기(이온화기)이다.
상부 금형(34)에 공급되는 박리 필름(40a)은 상부 금형(34) 위에 고정되고, 공기 흡인에 의해 유지된다. 클램퍼(36)는 클램퍼(36)의 하부 말단면에 개방되어 있는 공기 출입구(36a), 및 클램퍼(36)의 내부 측면에 개방되어 있는 공기 출입구(36b)를 갖는다. 공기 출입구(36a 및 36b)는 금형의 외부에 위치한 공기 흡인 메커니즘에 전달된다. 밀봉 링(seal ring)(O-링)이 상부 홀더(33)의 표면 위에 제공되며, 이는 클램퍼(36)의 내부 표면과 슬라이딩 접촉한다. 상기 밀봉 링은 흡인이 활성화될 때 공기가 공기 출입구(36b)로부터 누출되는 것을 방지한다. 상부 금형(34)의 측면, 상부 홀더(33)의 측면 및 클램퍼(36)의 내부면 사이에 한정된 공간을 통해 유동하는 공기 경로가 형성되며, 공기 출입구(36b)로부터의 공기 흡인 작용에 의해 박리 필름(40a)이 상부 금형(34)과 클램퍼(36)에 의해 형성된 성형부의 내부면 위에 보유되어, 내부면에 고정된다. 공기 출입구(36a 및 36b)에 연결된 흡인 유닛은 흡인 작용을 전개시킬 뿐만 아니라 압축 공기를 공급할 수 있음을 인지해야 한다. 압축 공기가 공기 출입구(36a 및 36b)를 통해 공급되는 경우, 박리 필름(40a)은 성형 표면으로부터 용이하게 박리된다.
이하, 광 반도체 디바이스를 경화성 실리콘 조성물로 밀봉하기 위한 본 발명의 방법을 설명한다. 도 1에서, 중심선(CL)으로부터의 좌측면은 금형의 개방된 상태를 보여주며, 여기서 이동 정반(30)은 상부 위치에 존재한다. 이와 같은 상태에서, 박리 필름(40a 및 40b)은 금형의 표면 위에 새롭게 공급되며, 광 반도체 디바이스(16)는 하부 금형(23)에 설치된다. 광 반도체 디바이스(16)를, 하부 금형(23)의 표면을 차폐하는 박리 필름(40b) 위에 놓는다.
도 1에서, 중심선(CL)으로부터의 우측면은, 공기 흡인 유닛의 작동에 의해, 박리 필름(40a)이 흡인되어 상부 금형(34)에 고정되고 클램퍼(36)의 하부 말단면에 고정된 상태를 보여준다. 박리 필름(40a)이 성형 표면에 근접하여 공급되며, 공기가 공기 출입구(36a 및 36b)를 통하여 흡인된다. 이러한 작용에 의해 박리 필름(40a)이 클램퍼(36)의 말단면 쪽으로 당겨져서 말단면에 고정된다. 이와 동시에, 박리 필름(40a)은 클램퍼(36)의 내부면 및 상부 금형(34)의 성형 표면(34b)을 따라 흡인된다. 박리 필름(40a)은 충분한 연성 및 가요성을 갖기 때문에, 흡인 작용에 의해, 박리 필름(40a)은 상부 금형(34)과 클램퍼(36) 위에 형성된 오목부의 형태를 따른다. 클램퍼(36)의 말단면은 다수의 공기 출입구(36a)를 가지며, 이들 공기 출입구(36a)는 이들 사이에 소정의 공간을 갖고 상부 금형(34)의 주변에서 말단면 위에 배열된다.
한편, 박리 필름(40a)은 공기 흡인에 의해 상부 금형(34)에 대해 가압되며, 이와 동시에, 경화성 실리콘 조성물(50)이, 하부 금형(23)에 설치되어 있는 광 반도체 디바이스(16)를 지지하는 인쇄 회로 기판(12)에 공급된다. 공급되어야 하는 경화성 실리콘 조성물(50)의 양은 밀봉부의 용량에 상응하기 때문에, 경화성 실리콘 조성물(50)을, 예를 들면, 디스펜서(dispenser)를 사용하여 정량된 양으로 공급하는 것이 권장된다.
도 2는 광 반도체 디바이스(16)가 하부 금형(23)과 상부 금형(34) 사이에 클램핑되어 있는 밀폐된 상태에서의 금형을 보여준다. 중심선(CL)으로부터 좌측에 위치한 금형 부분은, 상부 금형(34)이 아래쪽으로 이동하고, 클램퍼(36)의 하부 말단면이 광 반도체 디바이스(16)를 지지하는 인쇄 회로 기판(12)에 대해 가압되는 상태를 보여준다. 상부 금형(34)은 최저 위치까지 완전히 도달하지는 않는다. 밀봉 공간이 클램퍼(36)에 인접하는 경우, 경화성 액상 실리콘 조성물(50)은 밀봉 공간을 충전하기 시작하며 상부 금형(34)에 의해 가압된다. 도 2에서, 중심선(CL)으로부터 우측에 위치한 금형 부분은, 상부 금형(34)이 클램핑 위치까지 아래쪽으로 이동한 상태를 보여준다. 클램핑 위치에서, 하부 클램프 스토퍼(26)의 말단면은 상부 클램퍼 스토퍼(39)의 말단면과 접촉한다. 클램핑력(clamping force)은 스프링(37)의 저항을 극복하여 클램퍼(36)를 위쪽으로 이동시켜, 밀봉 공간의 경화성 실리콘 조성물(50)은 소정의 두께를 가질 수 있다.
상부 금형(34)이 클램핑 위치까지 아래로 이동하고 밀봉부가 소정의 두께로 조절되는 경우, 경화성 실리콘 조성물(50)은 밀봉부를 완전히 충전한다. 도 2에 도시된 바와 같이, 중심선(CL)으로부터 좌측에 있는 성형기의 측면에서, 상부 금형(34)의 모서리 위치와 박리 필름(40a) 사이에 작은 간극이 형성된다. 그러나, 상부 반쪽 금형(upper half-mold)(34)이 클램핑 위치까지 내려오는 경우, 상부 금형(34)과 박리 필름 사이의 간극은 사라지며, 경화성 실리콘 조성물(50)은 밀봉부를 완전히 충전한다.
밀봉되어야 하는 광 반도체 디바이스(16)의 표면이 박리 필름(40a)을 통해 클램핑되고 밀봉부의 주변부가 클램퍼(36)에 의해 확실하게 밀봉되기 때문에, 밀봉 작업은 밀봉부로부터 경화성 실리콘 조성물의 누출 없이 수행할 수 있다. 미세한 단계들을 사용하여, 와이어 패턴이 인쇄 회로 기판(12)의 상단 면 위에 형성되는 경우, 이와 같은 단계들로 인한 비평탄함은 박리 필름(40a)에 의해 흡수될 수 있어, 광 반도체 디바이스(16)가 금형에 클램핑되는 경우 경화성 실리콘 조성물은 밀봉부로부터 누출되지 않는다. 두께 방향으로의 탄성(resiliency)으로 인하여, 인쇄 회로 기판(12)의 하단 표면 위에 피복된 하부 박리 필름(40b)도 또한 광 반도체 디바이스의 두께의 비평탄화를 흡수하여, 광 반도체 디바이스는 적절하게 밀봉될 수 있다.
금형의 밀폐된 상태에서 경화성 실리콘 조성물(50)을 가열 및 경화한 후, 상기 금형을 개봉하고, 수지로 밀봉된 광 반도체 디바이스를 금형으로부터 제거한다. 밀봉이 박리 필름(40a 및 40b)에 걸쳐 수행되었기 때문에, 실리콘 경화물은 성형 표면에 부착되지 않는데, 그 이유는 박리 필름(40a 및 40b)이 금형 표면으로부터 용이하게 박리되어, 밀봉된 광 반도체 디바이스가 금형으로부터 용이하게 탈리될 수 있기 때문이다. 위에서 기술한 바와 같이, 공기 출입구(36a 및 36b)를 통해 압축 공기를 취입시켜, 박리 필름(40a)의 분리를 용이하게 할 수 있다. 금형을 개봉한 후, 공급 롤러(42a 및 42b) 및 권취 롤러(44a 및 44b)를 활성화시키고, 박리 필름(40a 및 40b)을 밀봉된 반도체 디바이스와 함께 금형으로부터 제거한다.
도 3은 본 발명의 방법으로 밀봉된 광 반도체 디바이스를 보여준다. 성형된 부분의 상단면이 평탄하기 때문에, 상부 금형(34)의 성형 표면도 또한 편평하다. 도 3에 도시된 바와 같이, 인접하는 반도체 칩(10)들 사이의 중간 위치(intermediate position)는, 밀봉된 광 반도체 디바이스를 개별적인 조각들로 분리시키기 위해, 밀봉 수지와 인쇄 회로 기판으로 이루어진 층을 통해 절단하기 위한 것이다. 절단은 다이싱 톱(dicing saw), 레이저 절단 장치 등을 사용하여 수행할 수 있다.
또한, 도 4에 도시한 바와 같이, 상부 금형(34)의 성형 표면에는 개별적인 광 반도체 소자(10)의 실장 위치에 상응하는 공동(34a)을 제공하여, 각각의 소자(10)를 각각의 공동(34a)에서 개별적으로 밀봉할 수 있다. 이와 같은 방법으로 수득되어 실리콘 경화물(72)로 밀봉된 광 반도체 조립체(70)를 도 5에 도시한다. 밀봉 수지와 인쇄 회로 기판으로 이루어진 층을 통과하는 중심 위치에서, 인접하는 소자(10)들을 갖는 조립체를 절단함으로써, 개별적으로 밀봉된 광 반도체 디바이스를 수득한다. 절단은 다이싱 톱, 레이저 절단기 등을 사용하여 수행할 수 있다.
본 발명의 경화성 실리콘 조성물은 특별히 한정되지 않으며, 본 발명의 조성물은 투명하거나 반투명하고, 위에서 언급한 상태의 실리콘 경화물을 제조하는 데 적합하다. 광 반도체 소자에 의해 생성된 광의 휘도를 감소시키지 않도록 하기 위해, 실리콘 경화물의 가시광(파장 400 내지 700nm) 투과율은 90% 이상 되는 것이 권장된다. 상기 광 투과율은 경화성 실리콘 조성물을 경화시켜 수득한 두께 0.2mm의 샘플에 상응할 수 있으며, 여기서 경화물 샘플의 두께는 광행로(optical path)의 길이로 정의된다. 그러나, 광 투과율은 파장 450nm 및 온도 25℃에서 측정해야 한다. 경화성 실리콘 조성물이 광 반도체 소자에 의해 방출된 광을 파장 변환시키는 발광 성분(luminescent component)을 함유하는 경우, 발광 성분을 함유하는 실리콘 경화물의 광 투과율은 90% 이하일 수 있다.
경화성 실리콘 조성물의 경화 메커니즘은 특별히 한정되지 않으며, 경화성 실리콘 조성물은 압출 성형에 의해 경화될 수 있다. 예를 들면, 상기 조성물은 하이드로실릴화 경화성 실리콘 조성물이거나, 유기 과산화물을 사용하여 경화되는 조성물일 수 있다. 하이드로실릴화 경화성 실리콘 조성물은 경화 과정에서 부산물이 생성되지 않기 때문에, 하이드로실릴화 경화성 실리콘 조성물이 바람직하다. 예를 들면, 화학식 1의 오가노폴리실록산(A), 화학식 2의 오가노하이드로겐폴리실록산(B) 및 하이드로실릴화 반응 촉매(C)로 이루어진 하이드로실릴화 경화성 실리콘 조성물을 사용하여 굴절률이 25℃에서 1.45 이상인 실리콘 경화물을 제조할 수 있다.
R1 aSiO(4-a)/2
위의 화학식 1에서,
R1은 탄소수 1 내지 10의 치환되거나 치환되지 않은 1가 탄화수소 그룹이고,
1개 분자에서 전체 R1의 20mol% 이상은 페닐 그룹이고, 2개 이상의 R1은 알케닐 그룹이고,
a는 0.5 ≤a ≤2.2의 조건을 만족시키는 수이다.
R2 bHcSiO(4-b-c)/2
위의 화학식 2에서,
R2는 탄소수 1 내지 10의 치환되거나 치환되지 않은 1가 탄화수소 그룹이고, 단 알케닐 그룹은 제외되며,
b 및 c는 1.0 < b < 2.2 및 0.002 < c < 1 및 1.0 < (b + c) < 3.0의 조건을 만족시키는 수이다.
화학식 1(R1 aSiO(4-a)/2)의 성분(A)는 위에서 언급한 조성물의 주요 성분들 중 하나이다. 성분(A)는 1개 분자에 2개 이상 알케닐 그룹을 함유하는 오가노폴리실록산이다. 상기 화학식 1에서, R1은 탄소수 1 내지 10의 치환되거나 치환되지 않은 1가 탄화수소 그룹, 예를 들면, 메틸, 에틸, 프로필, 이소프로필, 부틸, 이소부틸, t-부틸, 펜틸, 헥실, 사이클로헥실, 헵틸, 옥틸, 노닐, 데실 또는 다른 알킬 그룹; 비닐, 알릴, 이소프로페닐, 부테닐, 이소부테닐, 헥세닐, 사이클로헥세닐 또는 다른 알케닐 그룹; 페닐, 톨릴, 자일릴, 나프틸 또는 다른 아릴 그룹; 벤질, 페네틸 또는 다른 아르알킬 그룹; 3-클로로프로필, 3,3,3-트리플루오로프로필 또는 다른 할로겐화 치환된 알킬 그룹을 의미한다. 1개 분자에서 모든 R1의 20mol% 이상은 페닐 그룹이고, 2개 이상의 R1은 알케닐 그룹이며, a는 0.5 ≤a ≤2.2의 조건을 만족시키는 수이다.
성분(A)의 분자 구조는 특별히 한정되지 않으며, 직쇄, 부분적으로 분지된 직쇄, 측쇄, 수지상(dendritic) 또는 망상 분자 구조일 수 있다. 물리적 성질의 향상 측면에서, 성분(A)은 25℃에서의 점도가 10 내지 10,000,000mPaㆍs인 화학식 11의 오가노폴리실록산(A1)과 화학식 12의 오가노폴리실록산(A2)의 혼합물을 포함하는 것이 권장된다.
R1 dSiO(4-d)/2
R1 eSiO(4-e)/2
위의 화학식 11 및 12에서,
R1은 위에서 정의한 바와 같고,
d는 1.9 ≤d ≤2.2의 조건을 만족시키는 수이고,
e는 0.5 ≤d ≤1.7의 조건을 만족시키는 수이다.
상기 혼합물은 성분(A1) 99 내지 30중량% 및 성분(A2) 1 내지 70중량%를 함유할 수 있다. 성분(A1) 90 내지 40중량% 및 성분(A2) 10 내지 60중량%를 함유하는 것이 바람직하다.
성분(A1)은 직쇄 또는 부분적으로 분지된 직쇄 구조이며, 25℃에서의 점도가 10 내지 10,000,000mPaㆍs, 바람직하게는 100 내지 1,000,000mPaㆍs, 더욱 바람직하게는 100 내지 100,000mPaㆍs이다. 성분(A1)은 분자의 말단이 모두 디메틸비닐실록시 그룹으로 캡핑된 메틸페닐폴리실록산; 분자의 말단이 모두 디메틸비닐실록시 그룹으로 캡핑된, 메틸페닐실록산과 디메틸실록산의 공중합체; 분자의 말단이 모두 디메틸비닐실록시 그룹으로 캡핑된, 메틸비닐실록산과 메틸페닐실록산의 공중합체; 분자의 말단이 모두 디메틸비닐실록시 그룹으로 캡핑된, 메틸비닐실록산과 디페닐실록산의 공중합체; 분자의 말단이 모두 디메틸비닐실록시 그룹으로 캡핑된, 메틸비닐실록산, 메틸페닐실록산 및 디메틸실록산의 공중합체; 분자의 말단이 모두 트리메틸실록시 그룹으로 캡핑된, 메틸비닐실록산과 메틸페닐실록산의 공중합체; 분자의 말단이 모두 트리메틸실록시 그룹으로 캡핑된, 메틸비닐실록산과 디페닐실록산의 공중합체; 및 분자의 말단이 모두 트리메틸실록시 그룹으로 캡핑된, 메틸비닐실록산, 메틸페닐실록산 및 디메틸실록산의 공중합체로 예시될 수 있다.
성분(A2)는 측쇄, 수지상 또는 망상 분자 구조일 수 있다. 성분(A2)는 25℃에서 액체와 고체 사이의 임의 상태일 수 있다. 화학식 R1 3SiO1/2, R1 2SiO2/2, R1SiO3/2 및 SiO4/2의 실록산 단위로 대표되는 실록산 단위 중에서, 성분(A2)는 화학식 R1SiO3/2의 실록산 단위만으로 이루어지거나, 위에서 언급한 화합물 중의 임의의 다른 실록산 단위와 화학식 R1SiO3/2의 실록산 단위와의 배합물을 포함하거나, 위에서 언급한 화합물 중의 임의의 다른 실록산 단위와 화학식 SiO4/2의 실록산 단위와의 배합물을 포함할 수 있다. 요구되는 성분(A2)의 사용량을 줄이기 위해, 성분(A2)의 분자에 실란올 그룹 및/또는 규소 결합된 알콕시 그룹을 함유하는 것이 권장된다.
성분(B)는 위에서 언급한 조성물의 경화제인 오가노하이드로겐폴리실록산이다. 이는 화학식 2(R2 bHcSiO(4-b-c)/2)의 화합물이며, 1개 분자에 규소 결합된 수소 원자를 2개 이상 갖는다. 상기 화학식 2에서, R2는 탄소수 1 내지 10의 치환되거나 치환되지 않은 1가 탄화수소 그룹이며, 알케닐 그룹은 아니다. 이와 같은 탄화수소 그룹은 메틸, 에틸, 프로필, 이소프로필, 부틸, 이소부틸, t-부틸, 펜틸, 헥실, 사이클로헥실, 헵틸, 옥틸, 노닐, 데실 또는 다른 알킬 그룹; 페닐, 톨릴, 자일릴, 나프틸 또는 다른 아릴 그룹; 벤질, 페네틸 또는 다른 아르알킬 그룹; 3-클로로프로필, 3,3,3-트리플루오로프로필 또는 다른 할로겐화 치환된 알킬 그룹으로 예시될 수 있다. 높은 굴절률에서의 광 투과율의 향상 측면에서, 1개 분자에서 모든 R2의 20mol% 이상, 바람직하게는 25mol% 이상은 페닐 그룹인 것이 권장된다. 상기 화학식 2에서, b 및 c는 1.0 < b < 2.2, 0.002 < c < 1 및 1.0 < (b + c) < 3.0의 조건을 만족시키는 수이다. 성분(A)에 대한 반응성 측면에서, 0.02 < c < 1의 조건이 권장된다.
성분(B)의 분자 구조는 특별히 한정되지 않으며, 직쇄, 부분적으로 분지된 직쇄, 측쇄, 수지상, 망상 또는 사이클릭 구조일 수 있다. 성분(A)와의 혼화성을 더욱 양호하게 하기 위해, 성분(B)는 25℃에서 액체여야 한다. 예를 들면, 성분(B)의 점도는 25℃에서 1 내지 1,000mPaㆍs일 수 있다. 성분(A)와의 반응성을 양호하게 하기 위해, 성분(B)의 점도는 1 내지 50mPaㆍs, 바람직하게는 1 내지 5mPaㆍs의 범위여야 한다. 이와 같은 측면에서, 성분(B)는 1개 분자에서 규소 원자를 3 내지 500개, 바람직하게는 3 내지 10개 함유해야 한다. 성분(B)에서 수소 원자가 규소 원자 결합되어 있는 위치는 특별히 한정되지 않는다. 예를 들면, 결합 위치는 분자 말단 및/또는 분자 측쇄일 수 있다.
본 발명의 조성물에서, 성분(B)은 성분(A)의 알케닐 그룹에 대한 성분(B)의 규소 결합된 수소 원자의 몰 비가 약 1, 바람직하게는 0.3 내지 5, 더욱 바람직하게는 0.6 내지 3이 되도록 하는 양으로 함유되는 것이 권장된다. 성분(B)의 중량 비를 규소 결합된 수소 원자의 분자량 및 첨가량에 대해 나타내거나 성분(A)의 알케닐 그룹의 분자량 및 첨가량에 대해 나타내는 것은 어렵지만, 일반적으로, 성분(B)는 성분(A) 100중량부당 0.1 내지 50중량부의 양으로 조성물에 가해야 한다.
성분(C)의 하이드로실릴화 반응 촉매를 사용하여 경화를 가속화시킨다. 상기 하이드로실릴화 반응 촉매는 백금 블랙, 클로로백금산, 클로로백금산의 알코올 변형 생성물, 올레핀-백금 착물, 백금과 비스(아세토아세테이트)의 착물, 백금과 비스(아세틸아세토네이트)의 착물, 백금과 1,3-디비닐-1,1,3,3-테트라메틸디실록산의 착물, 또는 다른 알케닐실록산 착물, 백금-카보닐 착물 등으로 예시될 수 있다. 또한, 성분(C)는 윌킨슨(Wilkinson) 착물[클로로(트리스(트리페닐포스핀)로듐] 또는 유사한 로듐 촉매 또는 루테늄 촉매를 함유할 수 있다. 그러나, 낮은 비용 측면에서, 백금 촉매가 바람직하다. 본 발명의 조성물에 대한 성분(C)의 첨가량은 경화를 가속화시키는 양이라면 특별히 한정되지 않는다. 실제 사용시, 금속성 백금의 중량에 대해 서술하면, 성분(C)의 첨가량은, 성분(A)와 성분(B)의 총 중량을 기준으로 하여, 0.1 내지 2,000ppm, 바람직하게는 0.1 내지 200ppm인 것이 권장된다.
본 발명의 조성물을 경화시켜 수득한 실리콘 경화물에 접착성을 부여하기 위해, 본 발명의 조성물을 접착 촉진제와 배합할 수 있다. 접착 촉진제는 1개 분자에 하나 이상의 규소 결합된 가수분해성 그룹을 갖는 유기규소 화합물, 특히 동일한 규소 원자에 결합된 2개 이상의 가수분해성 그룹을 갖는 유기규소 화합물을 포함할 수 있다. 이와 같은 가수분해성 그룹은 메톡시, 에톡시, 프로폭시, 부톡시, 메톡시에톡시 또는 유사한 알콕시 그룹; 아세톡시 또는 유사한 아크릴옥시 그룹; 이소프로페녹시 또는 유사한 알케녹시 그룹; 디메틸케톡심, 메틸에틸케톡심 또는 유사한 옥심으로 예시될 수 있으며, 이 중에서 알콕시 그룹, 특히 메톡시 그룹이 바람직하다. 트리메톡시 그룹 함유 유기규소 화합물의 형태로 접착 촉진제를 사용하는 것이 권장된다. 유기규소 화합물의 가수분해성 그룹 이외의 규소 결합된 그룹은 위에서 언급한 치환되거나 치환되지 않은 1가 탄화수소 그룹이거나, 3-글리시독시프로필, 4-글리시독시부틸 또는 다른 글리시독시알킬 그룹; 2-(3,4-에폭시사이클로헥실)에틸, 3-(3,4-에폭시사이클로헥실)프로필 또는 다른 에폭시사이클로헥실알킬 그룹; 4-옥실란일부틸, 8-옥실란일옥틸 또는 유사한 옥실란일알킬 그룹 또는 다른 에폭시 함유 1가 유기 그룹; 3-메타크릴옥시프로필 또는 다른 아크릴 함유 1가 유기 그룹이거나, 수소 원자일 수 있다. 각종 재료에 대한 접착성을 제공하기 위해, 위에서 언급한 유기규소 화합물은 1개 분자에 하나 이상의 에폭시 그룹 갖는 1가 유기 그룹을 함유하는 것이 권장된다. 이와 같은 화합물의 예로는 오가노실란, 오가노실록산 및 실라트레인(silatrane)이 있다. 위에서 언급한 오가노실록산은 직쇄, 부분적으로 분지된 직쇄, 측쇄, 사이클릭 또는 망상 분자 구조일 수 있으며, 이 중에서 직쇄, 측쇄 및 망상 분자 구조가 바람직하다.
위에서 언급한 유기규소 화합물로는 3-글리시독시프로필 트리메톡시실란, 2-(3,4-에폭시사이클로헥실) 에틸트리메톡시실란, 3-메타크릴옥시프로필 트리메톡시실란 또는 유사한 오가노실란; 하나 이상의 규소 결합된 알케닐 그룹 또는 규소 결합된 수소 원자 및 규소 결합된 알콕시 그룹을 함유하는 오가노실란; 오가노실란 또는 오가노실록산(이는 하나 이상의 규소 결합된 알콕시 그룹을 함유한다)과 오가노실록산(이는 하나 이상의 규소 결합된 하이드록시 그룹 및 규소 결합된 알케닐 그룹을 함유한다)과의 혼합물; 화학식 3의 실록산 화합물; 및 화학식 4의 실록산 화합물이 있을 수 있다.
Figure 112007022743111-pct00001
Figure 112007022743111-pct00002
위의 화학식 3 및 4에서,
f, g, h 및 j는 양수이다.
본 발명의 조성물에 대한 접착 촉진제의 첨가량은 특별히 한정되지 않지만, 위에서 언급한 조성물을 경화시켜 수득한 실리콘 경화물에 양호한 접착성을 부여하기 위해, 접착 촉진제의 첨가량은 성분(A) 100중량부당 0.01 내지 20중량부, 바람직하게는 0.1 내지 10중량부인 것이 권장된다. 접착 촉진제를 권장량의 하한치보다 적게 가하는 경우, 실리콘 경화물에 부여되는 접착성이 불충분할 수 있다. 반면, 접착 촉진제를 권장량의 상한치를 초과하여 가하는 경우, 접착성을 추가로 향상시키지 않고, 반대로 실리콘 경화물의 기계적 성질을 약화시킬 수 있다.
필요한 경우, 제조시 저장 안정성 및 취급 조건의 개선을 위해, 본 발명의 조성물은 2-메틸-3-부틴-2-올, 3,5-디메틸-1-헥신-3-올, 2-페닐-3-부틴-2-올 또는 유사한 아세틸렌계 화합물; 3-메틸-3-펜텐-1-인, 3,5-디메틸-3-헥센-1-인 또는 유사한 엔인(enyne) 화합물; 1,3,5,7-테트라메틸-1,3,5,7-테트라비닐 사이클로테트라실록산, 1,3,5,7-테트라메틸-1,3,5,7-테트라헥세닐 사이클로테트라실록산, 분자의 말단이 모두 실란올 그룹으로 캡핑된 메틸비닐실록산, 분자의 말단이 모두 실란올 그룹으로 캡핑된 디메틸실록산과 메틸비닐실록산의 공중합체, 또는 1개 분자에 비닐 그룹 5중량% 이상을 갖는 유사한 오가노실록산 화합물; 및 벤조트리아졸 또는 유사한 트리아졸 화합물, 포스핀, 머캅탄, 하이드라진 또는 유사한 경화 억제제를 혼입할 수 있다. 조성물에 가할 수 있는 경화 억제제의 양은 특별히 한정되지 않지만, 경화 억제제의 첨가량은 성분(A)와 성분(B) 전체 100중량부당 0.001 내지 6중량부의 양인 것이 권장된다.
본 발명의 목적에 벗어나지 않는 범위내에서, 본 발명의 조성물은 각종 임의 성분, 예를 들면, 실리카 충전제, 석영 분말, 티타니아, 알루미나 분말 또는 다른 무기 충전제; 폴리메타크릴레이트 수지 또는 유사한 유기 미세 분말 수지; 안료, 내열제, 난연제, 용매 등을 혼입할 수 있다.
본 발명의 방법으로 제조되는 광 반도체 디바이스의 예는, 와이어 본딩에 의해 전기적으로 서로 연결된 인쇄 회로 기판과 광 전도성 소자를 함유하는 도 3의 디바이스이다. 도 3의 광 반도체 디바이스는, 다이 결합제(die-bond agent)를 사용하여 광 반도체 소자(10)를 금속 리드 프레임에 부착시키거나 폴리이미드 수지, 에폭시 수지, BT 수지 또는 세라믹으로 제조된 인쇄 회로 기판(12)에 부착시킨 다음에, 금 또는 알루미늄 본딩 와이어를 사용하여 인쇄 회로 기판(12) 위의 광 반도체 소자를 전기적으로 서로 연결시켜 제조한 것이다. 인쇄 회로 기판이 인쇄 회로 기판 위에 밀봉된 다수의 광 반도체 소자를 동시에 지지하는 경우, 조작을 완료하면 각각의 광 반도체 소자를 소잉(sawing), 천공(punching) 등의 방법으로 분리시킨다.
본 발명의 방법을 사용하여 위에서 기술한 압축 성형기에서 광 반도체 디바이스를 실리콘 경화물로 밀봉하는 과정에서, 경화성 실리콘 조성물이 금형과 직접 접촉하는 경우, 경화성 실리콘 조성물은 금형의 성형 표면 위에 부착되는 점성 물질을 남긴다. 따라서, 위에서 언급한 박리 필름을 통하여 압축 밀봉을 수행하는 것이 권장된다. 박리 필름을 사용함으로써, 수지에 의한 연속 밀봉이 가능하고, 성형 및 세정 조작 사이의 간격이 연장되어, 생산 효율성이 증가하게 된다.
압축 성형 조건은 특별히 한정되지 않지만, 인쇄 회로 기판 및 광 반도체 소자의 응력의 진전을 줄이기 위해, 60 내지 150℃의 온도에서 가열하는 것이 권장된다. 또한, 금형을 예비가열하여 1주기당 시간을 단축시킬 수 있다. 성형된 제품의 성질은 제품에 사용된 경화성 실리콘 조성물의 형태에 따라 가변적이지만, 하부 금형이 예비가열되어 있는 인쇄 회로 기판 위에 경화성 실리콘 조성물을 적용함으로써, 이러한 성질을 어느 정도 제어할 수 있다.
다음의 기재사항은 본 발명의 광 반도체 디바이스에 관한 것이다.
본 발명의 광 반도체 디바이스는 본 발명의 방법으로 제조된 것이다. 상기 광 반도체 디바이스의 실리콘 경화물은 공극이 없기 때문에, 상기 디바이스는 외부 결합이 없으며 높은 내수성을 유지한다. 본 발명의 광 반도체 디바이스는 경화된 실리콘의 두께를 정확하게 제어하여 제조할 수 있으며, 상기 디바이스를 혼입하는 전자 장비의 전체 크기를 줄이는 데 적합하고, 매우 얇은 형태로 제조할 수 있다. 또한, 실리콘 경화물로 밀봉된 광 반도체 디바이스는 본딩 와이어의 파괴 또는 와이어들의 목적하지 않는 접촉이 없고, 광 반도체 소자의 응력 집중이 감소하며, 장시간 사용 후에도, 피복층의 분리에 의해 발생할 수 있는 발광 휘도의 변색 또는 감소가 없다. 따라서, 본 발명의 디바이스는 높은 신뢰성이 요구되는 분야에서 광범위하게 사용될 수 있다. 이와 같은 광 전자 소자의 예로는, MO CVD에 의해 또는 액체 상으로부터의 성장에 의해 기판 위에 적층된 InN, AlN, GaN, ZnSe, SiC, GaP, GaAs, GaAlAs, GaAlN, AlInGaP, InGaN, AlInGan 등과 같은 발광층을 형성하는 반도체인 LED(발광 다이오드)가 있다. LED 이외에도, 본 발명의 광 반도체 디바이스는 포토 커플러(photo-coupler) 및 CCD로 예시될 수 있다.
본 발명의 실시예 및 비교 실시예를 사용하여, 광 반도체 디바이스의 제조를 위한 본 발명의 방법 및 본 발명의 광 반도체 디바이스를 기술한다. 실시예 및 비교 실시예 및 물리적 성질의 측정에 사용된 방법에서 사용된 경화성 실리콘 조성물 및 경화성 에폭시 수지 조성물은 다음과 같다.
[굴절률]
25℃에서 Abbe형 굴절계를 사용하여, 경화성 실리콘 조성물과 경화성 에폭시 수지 조성물에서 가시광(589nm)에 대한 굴절률을 측정하였다.
[광 투과 특성]
2개 유리판 사이의 0.2mm 간극에 경화성 실리콘 조성물을 주입하고 150℃에서 1시간 동안 경화시켜, 경화된 실리콘 샘플 셀(광 행로: 0.2mm)을 제조하였다. 0.2mm 간극에 물이 충전된 2개 유리판으로 이루어진 유닛을 참조 셀로 하였다. 임의 파장의 가시광(400 내지 700nm)에서 측정을 수행할 수 있는 자동 분광계를 사용하여, 실리콘 경화물의 광 투과 특성을 파장 450nm 및 25℃에서 측정하였다. 경화된 실리콘 대신 경화된 에폭시 수지를 사용한다는 점과, 150℃에서 1시간 동안 가열한 다음에 180℃에서 1시간 동안 가열 경화된 경화성 에폭시 수지 조성물을 경화시켜 상기 경화된 에폭시 수지를 수득한다는 점을 제외하고는 동일한 방법을 사용하여, 경화된 에폭시 수지의 광 투과 특성을 측정하였다.
[경도]
경화성 실리콘 조성물을 150℃에서 1시간 동안 가압 성형하여, 실리콘 경화물을 시트로 성형하였다. A 타입 또는 D 타입 경도계를 사용하여 JIS K 6253에 준거하여 경도를 측정하였다. 경화된 실리콘 대신 경화된 에폭시 수지를 사용한다는 점과, 150℃에서 1시간 동안 가열한 다음에 180℃에서 1시간 동안 가열 경화된 경화성 에폭시 수지 조성물을 경화시켜 상기 경화된 에폭시 수지를 수득한다는 점을 제외하고는 동일한 방법을 사용하여, 경화된 에폭시 수지의 경도를 측정하였다.
[접착성]
폴리테트라플루오로에틸렌 수지 스페이서(폭 10mm, 길이 20mm, 두께 1mm)를 2개 알루미늄판(폭 25mm, 길이 75mm, 두께 1mm) 사이에 개재시키고, 2개 알루미늄판 사이의 간극을, 150℃에서 1시간 동안 가열하여 경화시킨 경화성 실리콘 조성물로 충전하였다. 그 결과, 접착성 시험 시편을 제조하였다. 상기 시편을, JIS K 6850에 준거한 신장 전단(tensile shearing) 접착 강도 시험을 수행하는 접착 강도 측정에 사용하였다. 경화성 실리콘 조성물 대신, 150℃에서 1시간 동안 가열한 다음에 180℃에서 1시간 동안 가열 경화된 경화성 에폭시 수지 조성물을 시편의 제조에 사용한다는 점을 제외하고는 동일한 방법을 사용하여, 에폭시 수지 시편의 접착성을 시험한다.
[참조 실시예 1 내지 3]
표 1에 기재된 비율의 여러 성분들을 혼합하여 경화성 실리콘 조성물을 제조하였다. 25℃에서 측정한 점도, 굴절률, 실리콘 경화물을 통과하는 광 투과율, 경도, 및 접착 특성은 표 2에 기재되어 있다.
오가노폴리실록산(A1)은, 점도가 15,000mPaㆍs이고 다음의 화학식으로 나타낼 수 있는, 분자의 말단이 모두 디메틸비닐실록시 그룹으로 캡핑된 메틸페닐폴리실록산이다.
(CH2=CH)(CH3)2SiO{(CH6H5)(CH3)SiO}118Si(CH2=CH)(CH3)2
위의 화학식에서,
평균 단위식은 (CH2=CH)0.02(C6H5)0.98(CH3)1.02SiO0.99이고,
규소 결합된 1가 탄화수소 그룹 중의 페닐 그룹의 함량은 48.5mol%이다.
오가노폴리실록산(A2)은, 표준 폴리스티렌을 기준으로 하는 중량 평균 분자량이 2,400이고 다음의 평균 실록산 단위로 나타낼 수 있는, 톨루엔 가용성의 백색 고형 오가노폴리실록산이다.
(C6H5SiO3 /2)0.75{(CH2=CH)(CH3)2SiO1 /2}0.25
위의 화학식에서,
평균 단위식은 (CH2=CH)0.25(C6H5)0.75(CH3)0.50SiO1.25이고,
규소 결합된 1가 탄화수소 그룹 중의 페닐 그룹의 함량은 50.0mol%이다.
오가노폴리실록산(A3)은 점도가 150mPaㆍs이고 다음의 화학식으로 나타낼 수 있는 오가노폴리실록산이다.
{(CH2=CH)(CH3)2SiO}3SiOSi(C6H5)(CH3)2
위의 화학식에서,
평균 단위식은 (CH2=CH)0.60(C6H5)0.20(CH3)1.60SiO0.80이다.
오가노폴리실록산(A4)은 점도가 150mPaㆍs이고 다음의 화학식으로 나타낼 수 있는 오가노폴리실록산이다.
(CH3SiO3 /2)0.85{(CH2=CH)(CH3)2SiO1 /2}0.15
위의 화학식에서,
평균 단위식은 (CH2=CH)0.15(CH3)1.15SiO1.35이다.
오가노폴리실록산(A5)은, 점도가 50,000mPaㆍs이고 다음의 화학식으로 나타낼 수 있는, 분자의 말단이 모두 디메틸비닐실록시 그룹으로 캡핑된 디메틸폴리실록산이다.
(CH2=CH)(CH3)2SiO{(CH3)2SiO}718Si(CH2=CH)(CH3)2
위의 화학식에서,
평균 단위식은 (CH3=CH)0.002(CH3)2.000SiO0.999이다.
오가노하이드로겐폴리실록산(B1)은 점도가 400mPaㆍs이고 다음의 화학식으로 나타낼 수 있는 오가노하이드로겐폴리실록산이다.
(C6H5SiO3 /2)0.60{(CH3)2HSiO1 /2}0.40
위의 화학식에서,
평균 단위식은 (C6H5)0.60(CH3)0.80H0.40SiO1.10이고,
규소 결합된 1가 탄화수소 그룹 중의 페닐 그룹의 함량은 42.9mol%이다.
오가노하이드로겐폴리실록산(B2)은 점도가 150mPaㆍs이고 다음의 화학식으로 나타낼 수 있는, 분자의 말단이 모두 트리메틸실록시 그룹으로 캡핑된 메틸하이드로겐 폴리실록산이다.
(CH3)3SiO{(CH3)HSiO}35Si(CH3)3
위의 화학식에서,
평균 단위식은 (CH3)1.11H0.95SiO0.97이다.
하이드로실릴화 반응 촉매(C)는 백금과 1,3-디비닐-1,1,3,3-테트라메틸 디실록산의 착물로 이루어진, 1,3-디비닐-1,1,3,3-테트라메틸 디실록산 용액이다.
접착 촉진제(D)는 화학식
Figure 112007022743111-pct00003
의 실록산 화합물이다.
경화 억제제(E)는 2-페닐-3-부틴-2-올이다.
경화성 실리콘 조성물의 성분
참조 실시예 1
참조 실시예 2
참조 실시예 3
(A1) (중량부) 40.0 - -
(A2) (중량부) 25.0 45.0 -
(A3) (중량부) - 12.0 -
(A4) (중량부) - - 35.0
(A5) (중량부) - - 30.0
(B1) (중량부) 35.0 45.0 -
(B2) (중량부) - - 6.5
(C) (ppm*)
[* 조성물 중의 금속성 백금의 양]		 0.1 0.1 0.1
(D) (중량부) 1.0 1.0 1.0
(E) (중량부) 0.01 0.01 0.01
[참조 실시예 4]
EPIKOTE 828[에폭시 수지, 유카 쉘 에폭시 캄파니, 리미티드(Yuka-Shell Epoxy Co., Ltd.) 제조] 59중량부, NH-5500[액상 산성 무수물, 히타치 가세이 고교 가부시키가이샤(Hitachi Kasei Kogyo KK) 제조] 41중량부 및 DBU(= 1,8-디아자비사이클로[5.4.0]운데센-7-엔) 0.6중량부를 혼합하여, 경화성 에폭시 수지 조성물을 제조하였다. 수득된 경화성 에폭시 수지 조성물의 굴절률, 25℃에서의 점도, 광 투과 특성, 경도 및 접착 강도를 시험하였다. 결과를 표 2에 나타낸다.
조성물의 특성 참조 실시예 1 참조 실시예 2 참조 실시예 3 참조 실시예 4
점도 (mPaㆍs) 6500 4000 5000 1000
굴절률 1.53 1.54 1.41 1.53
경화물의 특성
광 투과율 (%) 98 98 97 80
경도 (A 타입 경도계로 측정) 85 - 75 -
경도 (D 타입 경도계로 측정) - 60 - 70
알루미늄에 대한 접착 강도(MPa) 1.0 1.8 1.5 2.5
[본 발명의 실시예 1, 2 및 3, 비교 실시예 1]
참조 실시예 1 내지 3의 경화성 실리콘 조성물 및 참조 실시예 4의 경화성 에폭시 수지 조성물을 사용하여, 도 3에 나타낸 유형의 광 반도체 디바이스를 제조하였다.
더욱 구체적으로, 밀봉 전에, 은으로 부분 피복된 BT 수지 기판의 한쪽 면 위의 전극에 광 반도체 소자(LED 소자)를 다이 본딩(die bonding)한 후, 이를 위에서 언급한 반도체 소자 반대편의 기판면에 위치한 전극에 와이어 본딩하여 광 반도체 디바이스를 제조하였다. 동일한 기판 위의 20개 열 모두로 이루어진 디바이스를 밀봉하기 전에, 동일한 기판(기판 크기: 100mm ×100mm)의 한쪽 면 위에는 1개 열당 동일한 디바이스가 20개 존재하는 20개 열로 배열하였다. 인쇄 회로 기판에 의해 지지된 광 반도체 디바이스의 소정의 위치를 실온에서 경화성 실리콘 조성물 또는 경화성 에폭시 수지 조성물 총 20g으로 피복하고, 상기 피복된 인쇄 회로 기판을 도 1의 압축 성형기의 하부 금형에 놓았다. 상부 금형 및 하부 금형을 밀폐하고(금형 표면의 오염을 방지하고 실리콘 조성물 또는 에폭시 수지 조성물의 경화물의 분리를 용이하게 하기 위해, 상부 금형의 내부 표면을, 공기 흡인에 의해 부착된 박리 가능한 테트라플루오로에틸렌 수지 필름으로 피복하였다), 인쇄 회로 기판을 금형들 사이에 클램핑하고, 이러한 상태에서 150℃ 및 10kgf/㎠에서 10분 동안 압축 성형을 수행하였다(경화성 에폭시 수지의 경우, 150℃에서 30분 동안 수행하였다). 밀봉된 광 반도체 디바이스를 금형으로부터 제거하고, 150℃ 오븐에서 1시간 동안 열처리하였다(경화성 에폭시 수지의 경우, 180℃에서 1시간 동안 열처리하였다). 처리된 광 반도체 디바이스의 광 반도체 소자의 표면은 두께 600㎛의 경화된 실리콘 또는 경화된 에폭시 수지층으로 밀봉되어 있는 것으로 보였다. 경화층 표면은 매끄럽고, 공극이 없으며, 외관이 양호하고, 완전히 충전된 것으로 보였다. 공통의 기판을 인접한 디바이스들 사이의 가운데를 관통하는 라인을 따라 절단하여, 실리콘 또는 에폭시 수지로 밀봉되어 공통의 기판 위에 위치한 디바이스를 각각의 밀봉된 광 반도체 디바이스로 분리하였다. 수득된 광 반도체 디바이스의 특성을 표 3에 나타낸다.
실시예 1 실시예 2 실시예 3 비교 실시예 1
초기 휘도(*1) 110 110 95 100
초기 외관 투명 투명 투명 황색빛 투명
500시간 노광 후의 휘도 (*2) 102 99 92 75
500시간 노광 후의 외관 투명 투명 투명 갈색빛 투명
*1: 비교 실시예 1의 디바이스의 휘도를 100%로 가정했을 때, 이에 대한 상대값
*2: 비교 실시예 1의 디바이스의 초기 휘도를 100%로 가정했을 때, 이에 대한 상대값
광 반도체 디바이스를 제조하는 본 발명의 방법은 실리콘 경화물로 광 반도체 디바이스를 밀봉하는 단계를 제공함으로써, 공극이 없고, 피복층 두께를 제어할 수 있으며, 본딩 와이어의 파괴 및 와이어들의 목적하지 않는 접촉이 방지되고, 광 반도체 소자의 응력 집중이 감소하고, 수명이 긴 디바이스를 제조하고, 밀봉 수지의 변색 및 광 반도체 소자로부터의 단절을 감소시키고, 신뢰성이 뛰어나고 상업용 생산에 적합한 디바이스를 제조한다. 이러한 기술사항을 근거로 하여, 본 발명의 방법은 발광 다이오드의 제조에 적합하다고 할 수 있다.

Claims (11)

  1. 밀봉되지 않은 광 반도체 디바이스를 금형 속에 넣는 단계 및
    상기 금형과 밀봉되지 않은 광 반도체 디바이스 사이의 공간에 투명 또는 반투명 경화성 실리콘 조성물을 충전시켜 압축 성형하는 단계를 포함하는, 투명 또는 반투명 실리콘 경화물로 밀봉된, 광 반도체 디바이스의 제조방법.
  2. 제1항에 있어서, 상기 광 반도체 디바이스를 하부 금형 속에 넣고 상기 투명 또는 반투명 경화성 실리콘 조성물을 상부 금형과 상기 밀봉되지 않은 광 반도체 디바이스 사이의 공간에 공급한 후, 상기 밀봉되지 않은 광 반도체 디바이스를 상기 상부 금형과 하부 금형 사이에 클램핑하고 상기 경화성 실리콘 조성물을 압축 성형하는, 광 반도체 디바이스의 제조방법.
  3. 제1항에 있어서, 2개 이상의 광 반도체 디바이스를 밀봉하고, 수득된 밀봉 조립체를 각각의 밀봉된 광 반도체 디바이스로 절단하는, 광 반도체 디바이스의 제조방법.
  4. 제1항에 있어서, 상기 금형의 내부 표면에 박리 필름을 적용하는, 광 반도체 디바이스의 제조방법.
  5. 제4항에 있어서, 상기 박리 필름이 공기 흡인에 의해 상기 금형의 내부 표면에 보유되는, 광 반도체 디바이스의 제조방법.
  6. 제1항에 있어서, 상기 광 반도체 디바이스가 인쇄 회로 기판 위의 광 반도체 소자를 포함하고, 당해 소자가 본딩 와이어를 통해 전기적으로 연결되어 있는, 광 반도체 디바이스의 제조방법.
  7. 제1항에 있어서, 상기 밀봉된 광 반도체 디바이스가 발광 다이오드인, 광 반도체 디바이스의 제조방법.
  8. 제1항에 있어서, 상기 실리콘 경화물의 가시광 투과율이 90% 이상인, 광 반도체 디바이스의 제조방법.
  9. 제1항에 있어서, 상기 경화성 실리콘 조성물이 하이드로실릴화 경화성 실리콘 조성물인, 광 반도체 디바이스의 제조방법.
  10. 제9항에 있어서, 상기 하이드로실릴화 경화성 실리콘 조성물이 화학식 1의 오가노폴리실록산(A), 화학식 2의 오가노하이드로겐폴리실록산(B) 및 하이드로실릴화 반응 촉매(C)를 적어도 포함하는, 광 반도체 디바이스의 제조방법.
    화학식 1
    R1 aSiO(4-a)/2
    위의 화학식 1에서,
    R1은 탄소수 1 내지 10의 치환되거나 치환되지 않은 1가 탄화수소 그룹이고,
    1개 분자에서 전체 R1의 20mol% 이상은 페닐 그룹이며, 2개 이상의 R1은 알케닐 그룹이고,
    a는 0.5 ≤a ≤2.2의 조건을 만족시키는 수이다.
    화학식 2
    R2 bHcSiO(4-b-c)/2
    위의 화학식 2에서,
    R2는 탄소수 1 내지 10의 치환되거나 치환되지 않은 1가 탄화수소 그룹이고, 단 알케닐 그룹은 제외되며,
    b 및 c는 1.0 < b < 2.2 및 0.002 < c < 1 및 1.0 < (b + c) < 3.0의 조건을 만족시키는 수이다.
  11. 제1항 내지 제10항 중의 어느 한 항에 기재된 방법으로 제조된, 밀봉된 광 반도체 디바이스.
KR1020077006582A 2004-09-22 2005-09-15 광 반도체 디바이스 및 이의 제조방법 KR101166035B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004276078A JP4676735B2 (ja) 2004-09-22 2004-09-22 光半導体装置の製造方法および光半導体装置
JPJP-P-2004-00276078 2004-09-22
PCT/JP2005/017443 WO2006033375A1 (en) 2004-09-22 2005-09-15 Optical semiconductor device and method of manufacturing thereof

Publications (2)

Publication Number Publication Date
KR20070053780A KR20070053780A (ko) 2007-05-25
KR101166035B1 true KR101166035B1 (ko) 2012-07-19

Family

ID=35457126

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077006582A KR101166035B1 (ko) 2004-09-22 2005-09-15 광 반도체 디바이스 및 이의 제조방법

Country Status (7)

Country Link
US (1) US7651887B2 (ko)
EP (1) EP1812972B1 (ko)
JP (1) JP4676735B2 (ko)
KR (1) KR101166035B1 (ko)
CN (1) CN100481542C (ko)
TW (1) TWI383521B (ko)
WO (1) WO2006033375A1 (ko)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006127100A1 (en) 2005-05-26 2006-11-30 Dow Corning Corporation Process and silicone encapsulant composition for molding small shapes
JP5025917B2 (ja) 2005-06-15 2012-09-12 東レ・ダウコーニング株式会社 硬化性オルガノポリシロキサン組成物
CN101336383B (zh) 2006-02-01 2012-05-09 陶氏康宁公司 抗冲击的光波导管及其制造方法
JP5207591B2 (ja) * 2006-02-23 2013-06-12 東レ・ダウコーニング株式会社 半導体装置の製造方法および半導体装置
CN101389695B (zh) 2006-02-24 2012-07-04 陶氏康宁公司 用硅氧烷包封的发光器件和用于制备该硅氧烷的可固化的硅氧烷组合物
US8048358B2 (en) * 2006-04-18 2011-11-01 Texas Instruments Incorporated Pop semiconductor device manufacturing method
EP2069829B1 (en) 2006-08-28 2011-12-07 Dow Corning Corporation Optical devices and silicone compositions and processes fabricating the optical devices
JP2008072010A (ja) * 2006-09-15 2008-03-27 Nitto Denko Corp 片面封止型光半導体装置の製造方法およびそれにより得られる片面封止型光半導体装置
US9061450B2 (en) * 2007-02-12 2015-06-23 Cree, Inc. Methods of forming packaged semiconductor light emitting devices having front contacts by compression molding
JP2008227119A (ja) * 2007-03-13 2008-09-25 Shin Etsu Chem Co Ltd 発光ダイオードチップとレンズとの一体化構造物及びその製造方法
JP5318383B2 (ja) * 2007-08-07 2013-10-16 デクセリアルズ株式会社 光学部品封止材及び発光装置
CN101965262B (zh) * 2008-03-09 2014-01-08 三菱树脂株式会社 离型膜
JP5972512B2 (ja) * 2008-06-18 2016-08-17 東レ・ダウコーニング株式会社 硬化性オルガノポリシロキサン組成物及び半導体装置
KR101448490B1 (ko) * 2008-06-26 2014-10-10 세메스 주식회사 전자 부품 몰딩 장치
JP5769622B2 (ja) * 2008-10-31 2015-08-26 東レ・ダウコーニング株式会社 硬化性オルガノポリシロキサン組成物、光半導体素子封止剤および光半導体装置
CN102414275A (zh) 2009-05-29 2012-04-11 道康宁公司 用于产生透明硅氧烷材料和光学器件的硅氧烷组合物
JP5623092B2 (ja) * 2010-02-04 2014-11-12 信越化学工業株式会社 発光ダイオードチップとレンズとの一体化構造物の製造方法
CN102971383B (zh) 2010-06-11 2014-11-12 株式会社艾迪科 含硅固化性组合物、该含硅固化性组合物的固化物及由该含硅固化性组合物形成的引线框基板
JP6014971B2 (ja) 2010-06-18 2016-10-26 東ソー株式会社 典型金属含有ポリシロキサン組成物、その製造方法、およびその用途
KR101477609B1 (ko) * 2010-09-22 2014-12-31 다우 코닝 코포레이션 수지-선형 유기실록산 블록 공중합체를 함유하는 고굴절률 조성물
TWI623071B (zh) * 2010-11-25 2018-05-01 山田尖端科技股份有限公司 樹脂模塑裝置與樹脂模塑方法
JP2012142364A (ja) * 2010-12-28 2012-07-26 Nitto Denko Corp 封止部材、封止方法、および、光半導体装置の製造方法
EP2707417A4 (en) 2011-05-11 2015-01-07 Henkel China Co Ltd SILICONE RESIN WITH IMPROVED BARRIER PROPERTIES
US8592970B2 (en) * 2011-06-27 2013-11-26 International Business Machines Corporation Multichip electronic packages and methods of manufacture
TWI447952B (zh) * 2011-08-22 2014-08-01 Lextar Electronics Corp 發光二極體裝置的製造方法及發光半導體結構
JP5893874B2 (ja) 2011-09-02 2016-03-23 信越化学工業株式会社 光半導体装置
US9412717B2 (en) * 2011-11-04 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for molded underfills in flip chip packaging
JP2013230618A (ja) 2012-04-27 2013-11-14 Dow Corning Toray Co Ltd 離型フィルム、圧縮成型方法、および圧縮成型装置
JP2013232580A (ja) * 2012-05-01 2013-11-14 Dow Corning Toray Co Ltd 熱硬化性フィルム状シリコーン封止材
TWI616489B (zh) * 2013-02-18 2018-03-01 可應用於發光二極體元件之聚矽氧烷組合物、基座配方及其發光二極體元件
US9470395B2 (en) 2013-03-15 2016-10-18 Abl Ip Holding Llc Optic for a light source
CA2911523C (en) 2013-05-10 2018-10-02 Abl Ip Holding Llc Silicone optics
US9664641B2 (en) 2013-07-29 2017-05-30 Honeywell International Inc. pH sensor with substrate or bonding layer configured to maintain piezoresistance of the ISFET die
US9209046B2 (en) * 2013-10-02 2015-12-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
WO2015056723A1 (ja) 2013-10-16 2015-04-23 日本化薬株式会社 硬化性樹脂組成物およびその硬化物
CN105637660B (zh) * 2013-11-07 2018-11-09 东丽株式会社 层叠体及使用所述层叠体的发光装置的制造方法
US9759679B2 (en) * 2014-02-07 2017-09-12 Honeywell International Inc. Fluid sensor with backside of sensor die contacting header
JP6346474B2 (ja) * 2014-03-17 2018-06-20 アピックヤマダ株式会社 樹脂モールド方法および樹脂モールド金型
CN105082558B (zh) * 2014-05-15 2017-09-26 明安国际企业股份有限公司 复合材料外壳的制造方法
DE102014116370A1 (de) * 2014-11-10 2016-05-12 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines Trägers und Verfahren zum Herstellen eines optoelektronischen Bauelements
JP5941974B2 (ja) * 2014-12-19 2016-06-29 信越化学工業株式会社 光半導体装置
JP6313722B2 (ja) 2015-04-15 2018-04-18 信越化学工業株式会社 付加硬化型シリコーン組成物および半導体装置
EP3133105B1 (en) 2015-07-31 2020-12-09 Shin-Etsu Chemical Co., Ltd. Hydrosilyl-containing organopolysiloxane, making method, addition curable silicone composition, and semiconductor package
CN106469780B (zh) * 2015-08-18 2018-02-13 江苏诚睿达光电有限公司 一种基于串联滚压的有机硅树脂光转换体贴合封装led的工艺方法
JP6347237B2 (ja) 2015-08-21 2018-06-27 信越化学工業株式会社 付加硬化型オルガノポリシロキサン組成物及び半導体装置
JP6428595B2 (ja) 2015-12-22 2018-11-28 信越化学工業株式会社 付加硬化性樹脂組成物及び半導体装置
EP3473675A1 (en) 2015-12-22 2019-04-24 Shin-Etsu Chemical Co., Ltd. Addition-curable silicone resin composition and a semiconductor device
CN106449513B (zh) 2016-11-11 2023-04-21 华南理工大学 一种防过热csp荧光膜片模压装置及方法
JP6784637B2 (ja) 2017-04-13 2020-11-11 信越化学工業株式会社 硬化性樹脂組成物
JP7170450B2 (ja) 2018-07-31 2022-11-14 信越化学工業株式会社 付加硬化型シリコーン樹脂組成物及び半導体装置
JP7161399B2 (ja) * 2018-12-28 2022-10-26 株式会社Subaru 樹脂含浸測定装置
CN111834438B (zh) * 2019-04-18 2024-05-31 西部数据技术公司 半导体部件背侧上用于减轻堆叠封装中的分层的孔结构
CN114206573A (zh) * 2019-08-13 2022-03-18 美国陶氏有机硅公司 制造弹性体制品的方法
JP6901019B1 (ja) * 2020-03-25 2021-07-14 三菱マテリアル株式会社 絶縁回路基板の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277551A (ja) * 1999-03-26 2000-10-06 Apic Yamada Corp 樹脂封止装置及び樹脂封止方法
WO2003028060A1 (de) 2001-08-31 2003-04-03 Osram Opto Semiconductors Gmbh Sicherungsbauelement mit optischer anzeige

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3759867A (en) 1972-03-02 1973-09-18 Gen Electric Molding compositions containing silanol free resins
US4005457A (en) * 1975-07-10 1977-01-25 Semimetals, Inc. Semiconductor assembly, method of manufacturing same, and bonding agent therefor
JPS572583A (en) 1980-06-09 1982-01-07 Sumitomo Bakelite Co Ltd Sealing method for resin of light emitting diode
JPS58162660A (ja) 1982-03-19 1983-09-27 Toray Silicone Co Ltd プライマ−組成物
US4843280A (en) * 1988-01-15 1989-06-27 Siemens Corporate Research & Support, Inc. A modular surface mount component for an electrical device or led's
JP3725178B2 (ja) 1991-03-22 2005-12-07 東レ・ダウコーニング株式会社 室温硬化性オルガノポリシロキサン組成物
US5645941A (en) 1992-11-19 1997-07-08 Shin-Etsu Chemical Co., Ltd. Silicone resin/silicone rubber composite material
JP2781799B2 (ja) 1993-04-20 1998-07-30 信越ポリマー株式会社 硬質キートップ押釦スイッチ用カバー部材
JPH06329914A (ja) 1993-05-18 1994-11-29 Toray Dow Corning Silicone Co Ltd 室温硬化性オルガノポリシロキサン組成物およびその製造方法
TW343218B (en) 1994-03-25 1998-10-21 Shinetsu Chem Ind Co Integral composite consisted of polysiloxane rubber and epoxy resin and process for producing the same
JP3574226B2 (ja) 1994-10-28 2004-10-06 東レ・ダウコーニング・シリコーン株式会社 硬化性シリコーン組成物およびその硬化物
TW296400B (ko) 1994-11-17 1997-01-21 Shinetsu Chem Ind Co
JP3516764B2 (ja) 1995-03-08 2004-04-05 アピックヤマダ株式会社 リリースフィルムを用いる樹脂モールド装置及び樹脂モールド方法
JPH09107128A (ja) 1995-10-09 1997-04-22 Mitsubishi Chem Corp 樹脂封止高輝度発光ダイオード及びその製造方法
US5859127A (en) 1996-11-29 1999-01-12 Shin-Etsu Polymer Co., Ltd. Thermosetting resin composition and two-parts composite body thereof with silcone rubber
JP3420473B2 (ja) 1997-04-30 2003-06-23 東レ・ダウコーニング・シリコーン株式会社 シリコーン系接着性シート、その製造方法、および半導体装置
JP3017470B2 (ja) * 1997-07-11 2000-03-06 アピックヤマダ株式会社 樹脂モールド方法及び樹脂モールド装置
JPH1177733A (ja) 1997-09-01 1999-03-23 Apic Yamada Kk 樹脂モールド方法及び樹脂モールド装置
JPH1197656A (ja) * 1997-09-22 1999-04-09 Fuji Electric Co Ltd 半導体光センサデバイス
US6437090B1 (en) * 1998-06-17 2002-08-20 Kabushiki Kaisha Toshiba Curing catalyst, resin composition, resin-sealed semiconductor device and coating material
SG85653A1 (en) * 1998-07-10 2002-01-15 Apic Yamada Corp Method of manufacturing semiconductor devices and resin molding machine
JP2000198929A (ja) 1998-10-30 2000-07-18 Dow Corning Toray Silicone Co Ltd 複合成形用シリコーンゴム組成物
US6376057B1 (en) * 1998-11-19 2002-04-23 Fuji Photo Film, Co., Ltd. Packaging material for photographic photosensitive material
JP4077118B2 (ja) * 1999-06-25 2008-04-16 富士通株式会社 半導体装置の製造方法および半導体装置製造用金型
JP2001305771A (ja) * 2000-04-18 2001-11-02 Fuji Xerox Co Ltd 電子デバイス、電子写真感光体、プロセスカートリッジ、画像形成装置
JP2002020719A (ja) 2000-07-11 2002-01-23 Shin Etsu Chem Co Ltd シリコーンゴム接着剤組成物及び該接着剤組成物と熱可塑性樹脂との一体成形体
JP4134499B2 (ja) * 2000-08-07 2008-08-20 住友電気工業株式会社 光学装置
EP1312472B1 (en) * 2000-08-18 2009-02-11 Teijin Chemicals, Ltd. Sheet-form layered structure with attractive appearance and utilization thereof
US7074936B2 (en) 2001-05-29 2006-07-11 Vanderbilt University Cleavable surfactants and methods of use thereof
US6509423B1 (en) * 2001-08-21 2003-01-21 Dow Corning Corporation Silicone composition and cured silicone product
US6617400B2 (en) * 2001-08-23 2003-09-09 General Electric Company Composition of cycloaliphatic epoxy resin, anhydride curing agent and boron catalyst
JP2003008082A (ja) 2002-05-13 2003-01-10 Nichia Chem Ind Ltd 発光ダイオード及びその形成方法
JP3770210B2 (ja) * 2002-06-20 2006-04-26 株式会社村田製作所 圧電部品の製造方法
JP4663969B2 (ja) 2002-07-09 2011-04-06 東レ・ダウコーニング株式会社 硬化性シリコーンレジン組成物およびその硬化物
JP2004043814A (ja) 2002-07-15 2004-02-12 Dow Corning Toray Silicone Co Ltd シリコーン系接着性シート、半導体チップと該チップ取付部の接着方法、および半導体装置
JP2004186168A (ja) * 2002-11-29 2004-07-02 Shin Etsu Chem Co Ltd 発光ダイオード素子用シリコーン樹脂組成物
JP4607429B2 (ja) * 2003-03-25 2011-01-05 東レ・ダウコーニング株式会社 半導体装置の製造方法および半導体装置
JP3897115B2 (ja) * 2003-07-09 2007-03-22 信越化学工業株式会社 半導体素子の封止方法
JP2005075959A (ja) 2003-09-01 2005-03-24 Dow Corning Toray Silicone Co Ltd 粘着性シリコーンエラストマーシート
JP2004172636A (ja) * 2004-02-12 2004-06-17 Nichia Chem Ind Ltd 発光ダイオード及び製造方法
JP4293962B2 (ja) 2004-09-24 2009-07-08 シーケーディ株式会社 非接触吸着装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277551A (ja) * 1999-03-26 2000-10-06 Apic Yamada Corp 樹脂封止装置及び樹脂封止方法
WO2003028060A1 (de) 2001-08-31 2003-04-03 Osram Opto Semiconductors Gmbh Sicherungsbauelement mit optischer anzeige

Also Published As

Publication number Publication date
TW200625691A (en) 2006-07-16
EP1812972B1 (en) 2017-06-21
WO2006033375A1 (en) 2006-03-30
TWI383521B (zh) 2013-01-21
US20080070333A1 (en) 2008-03-20
CN100481542C (zh) 2009-04-22
JP4676735B2 (ja) 2011-04-27
KR20070053780A (ko) 2007-05-25
EP1812972A1 (en) 2007-08-01
CN101027786A (zh) 2007-08-29
JP2006093354A (ja) 2006-04-06
US7651887B2 (en) 2010-01-26

Similar Documents

Publication Publication Date Title
KR101166035B1 (ko) 광 반도체 디바이스 및 이의 제조방법
KR101285145B1 (ko) 접착 촉진제, 경화성 오가노폴리실록산 조성물, 및 반도체 디바이스
KR101349619B1 (ko) 반도체 장치의 제조방법 및 이로부터 제조한 반도체 장치
TWI629314B (zh) 壓縮成形或積層用熱熔型硬化性聚矽氧組合物
TWI336345B (ko)
US9902811B2 (en) Curable silicone composition, cured product thereof, and optical semiconductor device
JP5101788B2 (ja) 半導体装置の製造方法および半導体装置
KR20110087244A (ko) 경화성 조성물
KR20170015357A (ko) 오르가노실록산, 경화성 실리콘 조성물 및 반도체 장치
JPWO2015186323A1 (ja) 接着促進剤、硬化性シリコーン組成物、および半導体装置
KR101732774B1 (ko) 경화성 조성물
KR101918295B1 (ko) 오르가노 폴리실록산 조성물
KR20130128650A (ko) 오르가노 폴리실록산 조성물
KR101814212B1 (ko) 오르가노 폴리실록산 조성물
KR101768753B1 (ko) 경화성 조성물
KR20150030925A (ko) 오르가노 폴리실록산 조성물
KR20130095139A (ko) 오르가노 폴리실록산 조성물
KR20230032620A (ko) 부가경화형 실록산 조성물
CN110832010A (zh) 可固化有机硅组合物和光学半导体器件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150617

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 8