KR101158380B1 - 소스 드라이버, 소스 드라이버의 제조 방법, 및 액정 모듈 - Google Patents

소스 드라이버, 소스 드라이버의 제조 방법, 및 액정 모듈 Download PDF

Info

Publication number
KR101158380B1
KR101158380B1 KR1020107013699A KR20107013699A KR101158380B1 KR 101158380 B1 KR101158380 B1 KR 101158380B1 KR 1020107013699 A KR1020107013699 A KR 1020107013699A KR 20107013699 A KR20107013699 A KR 20107013699A KR 101158380 B1 KR101158380 B1 KR 101158380B1
Authority
KR
South Korea
Prior art keywords
wiring
source driver
semiconductor chip
terminal
liquid crystal
Prior art date
Application number
KR1020107013699A
Other languages
English (en)
Other versions
KR20100087040A (ko
Inventor
다츠야 가토
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20100087040A publication Critical patent/KR20100087040A/ko
Application granted granted Critical
Publication of KR101158380B1 publication Critical patent/KR101158380B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

필름 기재의 표면에, 외부와 접속 가능한 단자가 복수 형성된 반도체 칩이 실장되고, 반도체 칩의 입력 단자와 접속되는 배선이 형성되어 있는 입력 단자 배선 영역, 및 반도체 칩의 출력 단자와 접속되는 배선이 형성되어 있는 출력 단자 배선 영역이 형성되어 이루어지는 필름 실장형의 소스 드라이버에 있어서, 필름 기재의 양단에, 연속된 구멍과 표면에 구리박이 형성되어 이루어지는 스프로킷부를 갖고, 입력 단자 배선 영역 및 출력 단자 배선 영역은, 스프로킷부가 형성되어 있지 않은 측을 향해 서로 역방향으로 형성되어 있고, 반도체 칩의 단자 중 입력 단자 및 출력 단자 이외의 단자와 스프로킷부의 구리박을 접속시키는 열전도 패턴이 형성되어 있다. 이로써, 방열량을 증가시킬 수 있는 소스 드라이버, 소스 드라이버의 제조 방법, 및 액정 모듈을 제공한다.

Description

소스 드라이버, 소스 드라이버의 제조 방법, 및 액정 모듈{SOURCE DRIVER, SOURCE DRIVER MANUFACTURING METHOD, AND LIQUID CRYSTAL MODULE}
본 발명은, 필름 실장형의 소스 드라이버, 소스 드라이버의 제조 방법, 및 그 소스 드라이버를 구비하는 액정 모듈에 관한 것이다.
액정 패널 등에 탑재되는 액정 드라이버에는, 절연 필름 상에 배선 패턴이 형성되고 반도체 칩이 실장된 형태인 TCP (Tape Carrier Package) 나 COF (Chip on Film) 등의 패키지가 널리 사용되고 있다. 액정 드라이버에는, 액정 패널 내의 화소 영역에 구성되는 트랜지스터의, 소스 전극에 신호를 공급하기 위한 소스 드라이버, 및 게이트 전극에 신호를 공급하기 위한 게이트 드라이버가 있다.
도 7 은 종래의 액정 모듈 (500) 의 개략 구성을 나타내는 도면이다.
종래의 액정 모듈 (500) 은, 도 7 에 나타내는 바와 같이, 액정 패널 (501), 게이트 드라이버 (502), 소스 드라이버 (503) 및 입력 기판 (504) 을 구비하고 있다. 액정 패널 (501) 에는, 4 변 중 1 변 혹은 2 변에 소스 드라이버 (503) 가 복수 개 형성되고, 소스 드라이버 (503) 가 형성되는 변에 대해 수직인 1 변 혹은 2 변에 게이트 드라이버 (502) 가 복수 개 형성되어 있다. 입력 기판 (504) 은, 소스 드라이버 (503) 에 있어서의 액정 패널 (501) 측과 대향하는 측에 형성되어 있다.
상기 구성에 있어서, 입력 기판 (504) 에 형성된 배선으로부터 구동 신호 및 전원이 게이트 드라이버 (502) 및 소스 드라이버 (503) 에 공급됨으로써 액정 패널 (501) 은 구동된다. 요컨대, 액정 모듈 (500) 에서는, 게이트 드라이버 (502) 에 대한 구동 신호 및 전원은, 입력 기판 (504) 으로부터 소스 드라이버 (503) 및 액정 패널 (501) 을 통해 공급되고 있다 (예를 들어 특허문헌 1 참조).
도 8 에, 종래의 소스 드라이버 (503) 의 구성을 나타낸다.
종래의 소스 드라이버 (503) 는, 반도체 칩 (514) 의 입력 단자에 대한 배선이 형성되어 있는 입력 단자 배선 영역 (511), 반도체 칩 (514) 의 출력 단자에 대한 배선이 형성되어 있는 출력 단자 배선 영역 (512) 및 2 개의 스루 배선 영역 (513) 의 합계 4 개의 영역으로 구분되는 영역을 갖고, 반도체 칩 (514) 이 실장되어 있다.
또한 소스 드라이버 (503) 는, 도 9 에 나타내는 바와 같은, 연속된 구멍이 가공된 스프로킷부 (515) 를 양단에 갖는 장척 테이프의 형태로 일련의 제조 공정이 실시되고, 종료 후, 소스 드라이버 (503) 가 되는 부분이 타발에 의해 개편화 (個片化) 되어 제조된다. 스프로킷부 (515) 는, 테이프의 송출/권취 등의 반송용으로 사용되는 부분이다. 장척 테이프의 형태 중, 사용자가 사용하는 영역은 소스 드라이버 (503) 가 되는 부분 뿐이고, 스프로킷부 (515) 등의 잔존한 부분은 폐기된다.
소스 드라이버 (503) 는, 도 10 에 나타내는 바와 같이, 출력 단자 배선 영역 (512) 이 액정 패널 (501) 측이 되도록 고착된다. 그리고, 입력 단자 배선 영역 (511) 의 배선이 반도체 칩 (514) 의 입력 단자와 입력 기판 (504) 의 배선을 접속시키고, 출력 단자 배선 영역 (512) 의 배선이 반도체 칩 (514) 의 출력 단자와 액정 패널 (501) 의 배선을 접속시킨다.
스루 배선 영역 (513) 에는, 게이트 드라이버 (502) 에 대한 신호 및 전원을 공급하기 위한 배선이 형성되어 있다. 게이트 드라이버 (502) 는, 입력 기판 (504) 으로부터 소스 드라이버 (503) 의 스루 배선 영역 (513) 을 통해 공급되는 (화살표 X) 신호에 의해 구동된다. 요컨대, 소스 드라이버 (503) 의 스루 배선 영역 (513) 의 기능은, 게이트 드라이버 (502) 로 구동 신호 및 전원을 공급하는 것이다.
또한 도 7 에 나타내는 바와 같이, 1 개의 액정 패널 (501) 에 대해 소스 드라이버 (503) 는 복수 개 형성되어 있음에도 불구하고, 스루 배선 영역 (513) 을 기능으로서 사용하고 있는 것은, 액정 패널 (501) 의 양단에 탑재된 소스 드라이버 (503) 뿐이다. 다른 소스 드라이버 (503) 의 스루 배선 영역 (513) 은 사용되지 않았다. 예를 들어 도 10 을 참조하면, 소스 드라이버 (503a) 의 좌단측의 스루 배선 영역 (513) 은 사용되었으나, 소스 드라이버 (503a) 의 우단측의 스루 배선 영역 (513) 및 소스 드라이버 (503b) 의 스루 배선 영역 (513) 은 사용되지 않았다.
또한 소스 드라이버 (503) 에서는, 반도체 칩 (514) 에서 발생한 열은, 칩 자체로부터의 방열에 더하여, 입력 단자 배선 영역 (511) 에 형성된 배선 자체로부터의 방열 및 그 배선을 통해 입력 기판 (504) 측으로 빠져나가게 하거나, 출력 단자 배선 영역 (512) 에 형성된 배선 자체로부터의 방열 및 그 배선을 통해 액정 패널 (501) 측으로 빠져나가게 하고 있다.
일본 공개특허공보 2002-116451호 (2002년 4월 19일 공개)
그러나, 최근 TV 의 고기능화 및 다출력화에 따라, 소스 드라이버 (503) 에 실장되어 있는 반도체 칩 (514) 의 발열이 증대하여, 반도체 칩 (514) 의 발열이 이전보다 더욱 문제가 되고 있다. 그 때문에, 추가적인 방열 대책을 세운 소스 드라이버가 요망되고 있다.
본 발명은, 상기 종래의 문제점을 감안하여 이루어진 것으로서, 그 목적은, 방열량을 증가시킬 수 있는 소스 드라이버, 소스 드라이버의 제조 방법, 및 그 소스 드라이버를 구비하는 액정 모듈을 제공하는 것에 있다.
본 발명의 소스 드라이버는, 상기 과제를 해결하기 위해, 외부와 접속 가능한 단자가 복수 형성된 반도체 칩이 필름 기재의 표면에 실장되고, 상기 반도체 칩의 단자 중, 전기 신호를 입력하는 단자와 접속되는 제 1 배선, 및 전기 신호를 출력하는 단자와 접속되는 제 2 배선이, 상기 필름 기재의 표면에 각각 형성되어 이루어지는 필름 실장형의 소스 드라이버에 있어서, 상기 필름 기재의 양단에, 연속된 구멍과 그 필름 기재의 표면에 금속부가 형성되어 이루어지는 스프로킷부를 갖고, 상기 제 1 배선은, 상기 반도체 칩의 단자와 접속되지 않는 단부가, 상기 스프로킷부가 형성되어 있지 않은 1 단측을 향해 형성되고, 또한, 상기 제 2 배선은, 상기 반도체 칩의 단자와 접속되지 않는 단부가, 상기 제 1 배선의 단부가 형성되어 있는 1 단측과 대향하는 1 단측을 향해 형성되어 있고, 상기 반도체 칩의 단자 중 상기 제 1 배선 및 제 2 배선에 접속되지 않는 단자와, 상기 스프로킷부의 금속부를 접속시키는 제 3 배선이, 상기 필름 기재의 표면에 형성되어 있는 것을 특징으로 하고 있다.
상기 구성에 의하면, 반도체 칩의 단자 중 제 1 배선 및 제 2 배선에 접속되지 않는 단자와, 스프로킷부의 금속부를 접속시키는 제 3 배선이, 필름 기재의 표면에 형성되어 있음으로써, 반도체 칩에 발생한 열을 제 3 배선 자체로부터 방열시키거나 제 3 배선을 통해 스프로킷부로도 빠져나가게 할 수 있게 된다. 따라서, 방열량을 증가시킬 수 있게 된다.
또한 종래에는, 스프로킷부는, 예를 들어 연속된 구멍에 기어를 물려, 제조 공정에 있어서의 소스 드라이버를 송출하거나 권취하기 위해 이용될 뿐인 것으로서, 소스 드라이버를 타발한 후에는 폐기되었다. 또한 소스 드라이버에는, 액정 패널에 장착하였을 때에, 게이트 드라이버에 구동 신호를 공급하기 위한 배선이 형성되었다.
이에 대해, 상기 구성에 의하면, 스프로킷부의 금속부를 제 3 배선과 접속시켜, 스프로킷부를 열을 빠져나가게 하는 부분으로서 이용하고 있다. 요컨대, 스프로킷부를 잘라내지 않고 그대로 남기고 있다. 이 때, 종래 형성되었던 배선을 형성하지 않고, 스프로킷부를 배선이 없어진 만큼 내측에 형성시킬 수 있게 된다. 이로써, 소스 드라이버의 폭을 작게 할 수 있게 되고, 아울러 재료의 비용 절감을 도모할 수도 있게 된다. 또는, 스프로킷부를 배선이 없어진 만큼 내측에 형성시키지 않고, 제 1 배선 및 제 2 배선을 러프 피치로 할 수도 있다.
본 발명의 소스 드라이버는, 상기 스프로킷부는, 상기 필름 기재의 표면에 적층된, 구리 또는 스테인리스강으로 이루어지는 방열체에 의해 형성되어 있는 것이 바람직하다. 이로써, 제 3 배선 자체로부터의 방열에 더하여, 제 3 배선을 통해 전도되어 온 열이 스프로킷부로부터 효율적으로 방열되므로, 방열량을 증대시킬 수 있게 된다.
본 발명의 소스 드라이버는, 상기 제 3 배선은, 상기 제 1 배선 중 양단의 제 1 배선과 상기 제 2 배선 중 양단의 제 2 배선 사이에 개재되는 영역의 전체면에 걸쳐서, 상기 양단의 제 1 배선 및 양단의 제 2 배선과 전기적으로 절연되도록 형성되어 있는 것이 바람직하다. 이로써, 반도체 칩에 발생한 열의 방열 면적 및 열전도 면적이 증가하므로, 방열량을 증대시킬 수 있게 된다. 또한, 본 발명의 소스 드라이버는, 상기 스프로킷부의 금속부와 상기 제 3 배선은, 일체 (一體) 로 형성되어 있는 것이 바람직하다.
본 발명의 소스 드라이버는, 상기 제 1 배선 중 양단의 제 1 배선에 있어서의 상기 반도체 칩의 단자에 접속되는 부분의 형성 방향과, 상기 제 2 배선 중 양단의 제 2 배선에 있어서의 상기 반도체 칩의 단자에 접속되는 부분의 형성 방향은, 거의 수직인 것이 바람직하다.
상기 구성에 의하면, 양단의 제 1 배선과 양단의 제 2 배선 사이에 개재되는 영역이 넓어지므로, 방열 패턴의 형성에 의해, 반도체 칩에 발생한 열이 빠져나가는 부분을 넓게 할 수 있게 된다. 따라서, 효율적으로 방열시킬 수 있게 된다.
본 발명의 소스 드라이버는, 상기 반도체 칩의 상측 표면에 장착되는, 서스펜더 리드를 갖는 금속판을 구비하고, 상기 서스펜더 리드는 상기 제 3 배선과 접속되어 있는 것이 바람직하다. 이로써, 반도체 칩의 상측 표면으로부터도 열을 효율적으로 빠져나가게 할 수 있게 된다. 따라서, 방열량을 증대시킬 수 있게 된다.
본 발명의 소스 드라이버는, 폭 방향의 양단에 상기 스프로킷부가 위치하는 장척 테이프 형상의 형태로 제조된 후, 폭 방향으로 절단되어 개개로 분리되어 있는 것이 바람직하다. 이로써, 소스 드라이버는 폭 방향으로 절단되어 개개로 분리되어 있을 뿐이기 때문에, 개편화하는 금형이 저렴해진다.
본 발명의 소스 드라이버의 제조 방법은, 외부와 접속 가능한 단자가 복수 형성된 반도체 칩이 필름 기재의 표면에 실장되고, 상기 반도체 칩의 단자 중, 전기 신호를 입력하는 단자와 접속되는 제 1 배선, 및 전기 신호를 출력하는 단자와 접속되는 제 2 배선이, 상기 필름 기재의 표면에 각각 형성되어 이루어지는 필름 실장형의 소스 드라이버의 제조 방법에 있어서, 장척 테이프 형상의 필름 기재의 표면에, 상기 반도체 칩의 단자와 접속되지 않는 단부가 일방의 장척 방향을 향하는 상기 제 1 배선, 상기 반도체 칩의 단자와 접속되지 않는 단부가 타방의 장척 방향을 향하는 상기 제 2 배선, 그 표면의 양단에 위치하는 금속부, 및 상기 반도체 칩의 단자 중 상기 제 1 배선 및 제 2 배선에 접속되지 않는 단자와 상기 금속부를 접속시키는 제 3 배선을 동시에 연속하여 형성하는 제 1 단계와, 상기 제 1 배선 및 제 2 배선에 접속하도록 상기 반도체 칩을 연속하여 실장하는 제 2 단계와, 상기 필름 기재를 폭 방향으로 절단하여, 상기 소스 드라이버를 개개로 분리하는 제 3 단계를 포함하는 것을 특징으로 하고 있다.
상기 구성에 의하면, 반도체 칩의 단자 중 제 1 배선 및 제 2 배선에 접속되지 않는 단자와 금속부를 접속시키는 제 3 배선을 필름 기재의 표면에 형성함으로써, 반도체 칩에 발생한 열을, 제 3 배선 자체로부터 방열시키거나 제 3 배선을 통해 금속부로도 빠져나가게 할 수 있게 된다. 따라서, 방열량을 증가시킬 수 있게 된다.
또한 종래에는, 필름 기재의 양단에 위치하는 금속부가 형성되는 부분은, 예를 들어 스프로킷부로서 이용되었다. 스프로킷부는, 연속된 구멍에 기어를 물려, 제조 공정에 있어서의 소스 드라이버를 송출하거나 권취하기 위해 이용될 뿐인 것으로서, 소스 드라이버를 타발한 후에는 폐기되었다. 또한 소스 드라이버에는, 액정 패널에 장착하였을 때에, 게이트 드라이버에 구동 신호를 공급하기 위한 배선이 형성되었다.
이에 대해, 상기 구성에 의하면, 필름 기재에 연속하여 형성된 소스 드라이버를, 필름 기재를 폭 방향으로 절단하여 개개로 분리하고 있으므로, 금속부를 잘라내지 않고 그대로 남기고 있다. 그리고, 금속부를 제 3 배선과 접속시켜, 열을 빠져나가게 하는 부분으로서 이용하고 있다. 따라서, 종래 형성되었던 배선을 형성하지 않고, 금속부를 배선이 없어진 만큼 내측에 형성할 수 있게 된다. 이로써, 소스 드라이버의 폭을 작게 할 수 있게 되고, 아울러 재료의 비용 절감을 도모할 수도 있게 된다. 또는, 금속부를 배선이 없어진 만큼 내측에 형성시키지 않고, 제 1 배선 및 제 2 배선을 러프 피치로 할 수도 있다.
본 발명의 소스 드라이버의 제조 방법은, 상기 반도체 칩에는, 서스펜더 리드를 갖는 금속판이 일방의 표면에 장착되어 있고, 상기 제 2 단계에서는, 상기 반도체 칩을, 상기 금속판이 장착되어 있는 측이 상측이 되도록 실장한 후, 상기 서스펜더 리드를 상기 제 3 배선에 접속시키는 것이 바람직하다. 이로써, 반도체 칩의 상측 표면으로부터도 열을 효율적으로 빠져나가게 할 수 있게 된다. 따라서, 방열량을 증대시킬 수 있게 된다.
본 발명의 액정 모듈은, 액정 패널과, 상기 액정 패널의 4 측변 중 1 측변 또는 대향하는 2 측변에 복수 형성되는 상기 소스 드라이버와, 상기 액정 패널의 4 측변 중, 상기 소스 드라이버가 형성되는 측변에 대해 수직인 측변에 복수 형성되는 게이트 드라이버와, 상기 소스 드라이버에 접속되는 기판과, 상기 게이트 드라이버가 형성되어 있는 측변측의, 상기 소스 드라이버가 형성되어 있는 측변의 단에 배치되고, 상기 액정 패널과 상기 기판을 접속시키는 배선 테이프를 구비하고 있는 것을 특징으로 하고 있다.
상기 구성에 의하면, 소스 드라이버의 반도체 칩에 발생한 열을, 제 3 배선 및 스프로킷부를 통해 액정 패널 및 입력 기판으로 빠져나가게 할 수 있게 된다. 따라서, 방열성이 우수한 액정 모듈을 실현할 수 있게 된다.
또한 종래에는, 소스 드라이버에 형성된 배선을 통해, 기판으로부터의 구동 신호를 게이트 드라이버에 공급하였으나, 상기 구성에 의하면, 배선 테이프에 의해 기판으로부터의 구동 신호를 게이트 드라이버에 공급할 수 있게 된다. 따라서, 소스 드라이버에, 게이트 드라이버에 구동 신호를 공급하기 위한 배선이 형성되어 있지 않아도 영향은 받지 않는다. 또한, 배선 테이프와 같은 부품 수는 증가되었으나, 소스 드라이버의 비용 절감분 등을 합치면, 전체적으로 비용을 절감할 수 있게 된다.
이상과 같이, 본 발명의 소스 드라이버는, 외부와 접속 가능한 단자가 복수 형성된 반도체 칩이 필름 기재의 표면에 실장되고, 상기 반도체 칩의 단자 중, 전기 신호를 입력하는 단자와 접속되는 제 1 배선, 및 전기 신호를 출력하는 단자와 접속되는 제 2 배선이, 상기 필름 기재의 표면에 각각 형성되어 이루어지는 필름 실장형의 소스 드라이버에 있어서, 상기 필름 기재의 양단에, 연속된 구멍과 그 필름 기재의 표면에 금속부가 형성되어 이루어지는 스프로킷부를 갖고, 상기 제 1 배선은, 상기 반도체 칩의 단자와 접속되지 않는 단부가, 상기 스프로킷부가 형성되어 있지 않은 1 단측을 향해 형성되고, 또한, 상기 제 2 배선은, 상기 반도체 칩의 단자와 접속되지 않는 단부가, 상기 제 1 배선의 단부가 형성되어 있는 1 단측과 대향하는 1 단측을 향해 형성되어 있고, 상기 반도체 칩의 단자 중 상기 제 1 배선 및 제 2 배선에 접속되지 않는 단자와, 상기 스프로킷부의 금속부를 접속시키는 제 3 배선이, 상기 필름 기재의 표면에 형성되어 있는 구성이다.
그러므로, 반도체 칩의 단자 중 제 1 배선 및 제 2 배선에 접속되지 않는 단자와, 스프로킷부의 금속부를 접속시키는 제 3 배선이, 필름 기재의 표면에 형성되어 있음으로써, 반도체 칩에 발생한 열을, 제 3 배선 자체로부터 방열시키거나 제 3 배선을 통해 스프로킷부로도 빠져나가게 할 수 있다. 따라서, 방열량을 증가시킬 수 있는 소스 드라이버를 실현한다는 효과를 발휘한다.
또한, 스프로킷부의 금속부를 제 3 배선과 접속시켜, 스프로킷부를 열을 빠져나가게 하는 부분으로서 이용하고 있다. 요컨대, 종래 폐기되었던 스프로킷부를 잘라내지 않고 그대로 남기고 있다. 이 때, 종래 형성되었던 배선을 형성하지 않고, 스프로킷부를 배선이 없어진 만큼 내측에 형성시킬 수 있게 되어 있다. 이로써, 소스 드라이버의 폭을 작게 할 수 있고, 아울러 재료의 비용 절감을 도모할 수도 있다는 효과를 발휘한다. 또는, 스프로킷부를 배선이 없어진 만큼 내측에 형성시키지 않고, 제 1 배선 및 제 2 배선을 러프 피치로 할 수도 있다.
또한, 본 발명의 소스 드라이버의 제조 방법은, 외부와 접속 가능한 단자가 복수 형성된 반도체 칩이 필름 기재의 표면에 실장되고, 상기 반도체 칩의 단자 중, 전기 신호를 입력하는 단자와 접속되는 제 1 배선, 및 전기 신호를 출력하는 단자와 접속되는 제 2 배선이, 상기 필름 기재의 표면에 각각 형성되어 이루어지는 필름 실장형의 소스 드라이버의 제조 방법에 있어서, 장척 테이프 형상의 필름 기재의 표면에, 상기 반도체 칩의 단자와 접속되지 않는 단부가 일방의 장척 방향을 향하는 상기 제 1 배선, 상기 반도체 칩의 단자와 접속되지 않는 단부가 타방의 장척 방향을 향하는 상기 제 2 배선, 그 표면의 양단에 위치하는 금속부, 및 상기 반도체 칩의 단자 중 상기 제 1 배선 및 제 2 배선에 접속되지 않는 단자와 상기 금속부를 접속시키는 제 3 배선을 동시에 연속하여 형성하는 제 1 단계와, 상기 제 1 배선 및 제 2 배선에 접속하도록 상기 반도체 칩을 연속하여 실장하는 제 2 단계와, 상기 필름 기재를 폭 방향으로 절단하여, 상기 소스 드라이버를 개개로 분리하는 제 3 단계를 포함하는 방법이다.
그러므로, 반도체 칩의 단자 중 제 1 배선 및 제 2 배선에 접속되지 않는 단자와 금속부를 접속시키는 제 3 배선을 필름 기재의 표면에 형성함으로써, 반도체 칩에 발생한 열을, 제 3 배선 자체로부터 방열시키거나 제 3 배선을 통해 금속부로도 빠져나가게 할 수 있다. 따라서, 방열량을 증가시킬 수 있는 소스 드라이버를 실현한다는 효과를 발휘한다.
또한, 필름 기재에 연속하여 형성된 소스 드라이버를, 필름 기재를 폭 방향으로 절단하여 개개로 분리하고 있으므로, 예를 들어 스프로킷부로서 이용되는 금속부를 잘라내지 않고 그대로 남기고 있다. 그리고, 금속부를 제 3 배선과 접속시켜, 열을 빠져나가게 하는 부분으로서 이용하고 있다. 따라서, 종래 형성되었던 배선을 형성하지 않고, 금속부를 배선이 없어진 만큼 내측에 형성할 수 있다. 이로써, 소스 드라이버의 폭을 작게 할 수 있고, 아울러 재료의 비용 절감을 도모할 수도 있다는 효과를 발휘한다. 또는, 금속부를 배선이 없어진 만큼 내측에 형성시키지 않고, 제 1 배선 및 제 2 배선을 러프 피치로 할 수도 있다.
본 발명의 액정 모듈은, 액정 패널과, 상기 액정 패널의 4 측변 중 1 측변 또는 대향하는 2 측변에 복수 형성되는 상기 소스 드라이버와, 상기 액정 패널의 4 측변 중, 상기 소스 드라이버가 형성되는 측변에 대해 수직인 측변에 복수 형성되는 게이트 드라이버와, 상기 소스 드라이버에 접속되는 기판과, 상기 게이트 드라이버가 형성되어 있는 측변측의, 상기 소스 드라이버가 형성되어 있는 측변의 단에 배치되고, 상기 액정 패널과 상기 기판을 접속시키는 배선 테이프를 구비하고 있는 구성이다.
그러므로, 소스 드라이버의 반도체 칩에 발생한 열을, 제 3 배선 및 스프로킷부를 통해 액정 패널 및 입력 기판으로 빠져나가게 할 수 있다. 따라서, 방열성이 우수한 액정 모듈을 실현할 수 있다는 효과를 발휘한다.
또한 종래에는, 소스 드라이버에 형성된 배선을 통해, 기판으로부터의 구동 신호를 게이트 드라이버에 공급하였으나, 본 발명에 의하면, 배선 테이프에 의해 기판으로부터의 구동 신호를 게이트 드라이버에 공급할 수 있다. 따라서, 소스 드라이버에, 게이트 드라이버에 구동 신호를 공급하기 위한 배선이 형성되어 있지 않아도 영향은 받지 않는다. 또한, 배선 테이프와 같은 부품 수는 증가되었으나, 소스 드라이버의 비용 절감분 등을 합치면, 전체적으로 비용 절감을 도모할 수 있다.
도 1 은 본 발명에 있어서의 소스 드라이버의 일 실시형태를 나타내는 평면도이다.
도 2 는 본 발명에 있어서의 소스 드라이버의 다른 실시형태를 나타내는 평면도이다.
도 3 은 본 발명의 소스 드라이버의 일 실시예에 있어서의 제조 공정을 나타내는 도면이다.
도 4 는 본 발명에 있어서의 소스 드라이버의 또 다른 실시형태를 나타내는 단면도이다.
도 5 는 본 발명에 있어서의 액정 모듈의 일 실시형태를 나타내는 평면도이다.
도 6 은 상기 액정 모듈에 있어서의 각부 (角部) 의 확대도이다.
도 7 은 종래의 액정 모듈의 구성을 나타내는 평면도이다.
도 8 은 종래의 소스 드라이버의 구성을 나타내는 평면도이다.
도 9 는 상기 종래의 소스 드라이버의 제조 방법을 나타내는 도면이다.
도 10 은 상기 종래의 액정 모듈의 각부의 확대도이다.
발명을 실시하기 위한 최선의 형태
[실시형태 1]
(소스 드라이버의 구성)
본 발명의 일 실시형태에 대해 도면에 기초하여 설명하면, 이하와 같다.
도 1 은 본 실시형태의 소스 드라이버 (100) 의 일 구성예를 나타내는 도면이다.
본 실시형태의 소스 드라이버 (100) 는, 도 1 에 나타내는 바와 같이, 베이스가 되는 필름 기재 (107) 상에, 입력 단자 배선 영역 (101), 출력 단자 배선 영역 (102), 및 2 개의 열전도 패턴 (104) (제 3 배선) 이 형성됨과 함께, 반도체 칩 (105) 이 실장되어 있고, 필름 기재 (107) 의 양단에 2 개의 스프로킷부 (103) 를 갖고 있다. 요컨대, 소스 드라이버 (100) 는 필름 실장형의 반도체 장치이다.
입력 단자 배선 영역 (101) 은, 반도체 칩 (105) 의 입력 단자에 접속되는 배선 (제 1 배선) (도시 생략) 이 형성되어 있는 영역이다. 입력 단자 배선 영역 (101) 은, 반도체 칩 (105) 의 실장면과 수직인 방향에서 보았을 때, 반도체 칩 (105) 의 4 측면 중 1 측면으로부터, 스프로킷부 (103) 가 형성되어 있지 않은 단변 (도면 중 상측) 을 향해 확대되는 형상으로 되어 있다.
출력 단자 배선 영역 (102) 은, 반도체 칩 (105) 의 출력 단자에 접속되는 배선 (제 2 배선) (도시 생략) 이 형성되어 있는 영역이다. 출력 단자 배선 영역 (102) 은, 반도체 칩 (105) 의 실장면과 수직인 방향에서 보았을 때, 반도체 칩 (105) 의 4 측면 중 입력 단자 배선 영역 (101) 이 형성되어 있는 지점 이외의 지점으로부터, 스프로킷부 (103) 가 형성되어 있지 않은 단변 (도면 중 하측) 을 향해 확대되는 형상으로 되어 있다.
스프로킷부 (103) 는, 소스 드라이버 (100) 의 양단에 형성되어 있다. 스프로킷부 (103) 는, 소스 드라이버 (100) 가 개편화되기 전의 장척 테이프의 형태일 때에, 연속하여 형성된 구멍 (106) 에 기어를 물려, 테이프를 송출하거나 감아올리기 위한 반송에 사용되는 부분이다. 이 동작은, 예를 들어 배선을 형성하는 공정, 반도체 칩이나 기타 칩 콘덴서 등을 실장하는 어셈블리 공정, 및 소스 드라이버를 분리하는 공정 등에서 실시된다. 스프로킷부 (103) 는, 상기 동작에 견딜 수 있는 강도를 확보하기 위해, 필름 기재 (107) 상에 구리박 (금속부) 이 형성되어 있다.
열전도 패턴 (104) 은, 반도체 칩 (105) 의 돌기 단자와 스프로킷부 (103) 의 구리박을 접속시키도록 형성된 배선이다. 열전도 패턴 (104) 은, 입력 단자 배선 영역 (101) 과 출력 단자 배선 영역 (102) 사이를, 양 영역과 절연되면서 형성되어 있다.
반도체 칩 (105) 은, 실장면에, 외부와 접속 가능한 복수의 돌기 단자 (금속 범프) 가 형성되어 있다. 이 돌기 단자는, 금 등의 금속으로 이루어지고, 신호를 입출력하기 위한 입력 단자 및 출력 단자와, 신호의 입출력을 실시하지 않는 열을 빠져나가게 하는 것만을 위한 물리적인 단자가 있다. 이 단자 중, 입력 단자가 입력 단자 배선 영역 (101) 의 배선에 접속되고, 출력 단자가 출력 단자 배선 영역 (102) 의 배선에 접속된다. 그리고, 상기 물리적인 단자가 열전도 패턴 (104) 에 접속된다. 또한 반도체 칩 (105) 은, 예를 들어 720 개 정도의 출력을 갖고 있다.
상기 구성을 갖는 소스 드라이버 (100) 에서는, 반도체 칩 (105) 에서 발생한 열은, 칩 자체로부터의 방열에 더하여, 입력 단자 배선 영역 (101) 에 형성된 배선 자체로부터의 방열 및 그 배선으로부터 빠져나가게 하거나, 출력 단자 배선 영역 (102) 에 형성된 배선 자체로부터의 방열 및 그 배선으로부터 빠져나가게 함과 함께, 나아가, 열전도 패턴 (104) 자체로부터의 방열, 및 열전도 패턴 (104) 을 통해, 스프로킷부 (103) 로부터 빠져나가게 할 수 있게 되어 있다. 따라서, 방열량을 증가시킬 수 있게 된다.
또한, 종래의 소스 드라이버 (503) 에서는, 스프로킷부 (515) 는 반송용으로서 이용될 뿐인 것으로서, 소스 드라이버 (503) 를 타발한 후에는 폐기되었다. 그리고, 게이트 드라이버에 대한 구동 신호 공급용의 배선을 형성하기 위해, 액정 패널의 양단측에 배치된 소스 드라이버 (503) 밖에 사용되지 않는 스루 배선 영역 (513) 을 형성하였다.
이에 대해, 본 실시형태의 소스 드라이버 (100) 에서는, 잘라내지 않고 그대로 남긴 스프로킷부 (103) 의 구리박을, 열전도 패턴 (104) 과 접속시켜 열을 빠져나가게 하는 부분으로서 이용하고 있다. 그리고, 종래의 소스 드라이버 (503) 에 형성되었던 스루 배선 영역 (513) 을 형성하지 않고, 반송용으로서 이용되는 스프로킷부 (103) 를 스루 배선 영역 (513) 이 없어진 만큼 내측에 형성하고 있다. 이로써, 소스 드라이버 (100) 의 폭을 작게 할 수 있게 되고, 아울러 재료의 비용 절감을 도모할 수도 있게 된다. 예를 들어 종래의 소스 드라이버 (503) 의 폭은 48 ㎜ 였으나, 본 실시형태의 소스 드라이버 (100) 의 폭은 35 ㎜ 가 된다.
또한, 스루 배선 영역 (513) 을 형성하지 않는 만큼, 반대로 폭을 유지한 채로, 입력 단자 배선 영역 (101) 및 출력 단자 배선 영역 (102) 을 넓게 취하여, 배선을 러프 피치로 할 수도 있다.
또한, 입력 단자 배선 영역 (101) 및 출력 단자 배선 영역 (102) 으로서 필요한 영역은, 반도체 칩 (105) 이 실장되는 위치, 및 반도체 칩 (105) 의 돌기 단자의 레이아웃 (범프 레이아웃) 에 의해 정해진다. 이로써, 반도체 칩 (105) 의 범프 레이아웃을 돌기 단자의 수를 유지한 채로 정리함으로써, 입력 단자 배선 영역 (101) 과 출력 단자 배선 영역 (102) 사이의 영역을 넓게 하여, 열전도 패턴 (104) 을 가능한 한 크게 확보하는 것이 방열성 면에서 바람직하다. 이로써, 반도체 칩 (105) 에 발생한 열의 방열 면적 및 열전도 면적이 증가하므로, 방열량을 증대시킬 수 있게 된다.
도 2 에, 반도체 칩 (105) 의 출력 단자측의 범프 레이아웃을 정리하였을 때의, 소스 드라이버 (110) 의 일 구성예를 나타낸다.
도 2 에 나타내는 소스 드라이버 (110) 는, 도 1 에 나타낸 소스 드라이버 (100) 와 비교하여, 출력 단자 배선 영역 (112) 이 반도체 칩 (105) 의 4 측면 중 3 측면으로부터 확대되도록 형성되어 있다. 상세하게는, 입력 단자 배선 영역 (101) 의 양단의 배선이 반도체 칩 (105) 으로 입사되는 방향 (입력 단자 배선 영역 (101) 의 양단의 배선이 반도체 칩 (105) 의 입력 단자에 접속되는 부분의 형성 방향) 과, 출력 단자 배선 영역 (112) 의 양단의 배선이 반도체 칩 (105) 으로 입사되는 방향 (출력 단자 배선 영역 (112) 의 양단의 배선이 반도체 칩 (105) 의 출력 단자에 접속되는 부분의 형성 방향) 이 거의 수직으로 되어 있다.
또한, 열전도 패턴 (114) 이, 입력 단자 배선 영역 (101) 과 출력 단자 배선 영역 (112) 사이를, 양 영역과 절연되면서 가능한 한 굵게 형성되어 있다. 이로써, 반도체 칩 (105) 에 발생한 열이 빠져나가는 부분이 넓어지므로, 열전도 패턴 (114) 을 통해 열을 쉽게 빠져나가게 할 수 있게 된다. 따라서, 효율적으로 방열시킬 수 있게 된다. 또한, 열전도 패턴 (114) 과 스프로킷부 (103) 의 구리박을 일체화하여 형성해도 된다.
(소스 드라이버의 제조 방법)
다음으로, 본 실시형태의 소스 드라이버 (100) 의 제조 방법에 대해 설명한다.
도 3 은 본 실시형태의 소스 드라이버 (100) 의 제조 플로우를 나타내는 도면으로서, 도 3 의 (a) ～ (e) 는 그 각 공정을 나타내고 있다. 또한, 소스 드라이버 (100) 는 릴 투 릴 (reel to reel) 방식에 의해 제조된다.
먼저, 도 3 의 (a) 에 나타내는 바와 같이, 소스 드라이버 (100) 의 토대가 되는 장척 테이프 형상의 필름 기재 (107) 를 준비한다. 그리고, 필름 기재 (107) 의 폭 방향의 양단에, 장척 방향으로 연속하여 배치하는 구멍 (106) 을 형성한다. 또한 필름 기재 (107) 는, 폴리이미드 등의 유기 수지 재료로 이루어지는 절연성의 것이다.
계속해서, 도 3 의 (b) 에 나타내는 바와 같이, 입력 단자 배선 영역 (101) 의 배선, 출력 단자 배선 영역 (102) 의 배선, 스프로킷부 (103) 의 구리박, 및 열전도 패턴 (104) 을 형성한다. 상세하게는, 필름 기재 (107) 의 일방의 표면에 구리 도금을 실시한 후, 레지스트, 노광, 현상 공정을 실시하고, 에칭에 의해 각 부분을 패터닝한다. 그리고, 남은 구리 상에 주석 도금을 실시함으로써, 각 부분을 형성한다. 이로써, 각 부분을 한 번에 동시에 형성할 수 있게 된다. 또한 이들 형성 부분은, 소스 드라이버 (100) 로서 형성하는 패턴마다 장척 방향으로 반복하여 (연속하여) 형성한다.
또한, 입력 단자 배선 영역 (101) 의 배선 및 출력 단자 배선 영역 (102) 의 배선은, 반도체 칩 (105) 과 접속되지 않는 측의 단부가, 서로 반대의 장척 방향을 향해 위치하도록 형성한다. 또한, 입력 단자 배선 영역 (101) 의 배선, 출력 단자 배선 영역 (102) 의 배선, 및 열전도 패턴 (104) 에는, 사용자가 접합 부분으로서 사용하는 아우터 리드 및 반도체 칩을 실장하는 이너 리드 이외의 부분을 솔더 레지스트로 피복한다.
계속해서, 도 3 의 (c) 에 나타내는 바와 같이, 반도체 칩 (105) 을 패턴마다 연속하여 실장한다. 상세하게는, 필름 기재 (107) 상에 있어서, 반도체 칩 (105) 의 돌기 단자와 주석 도금된 배선을 열과 압력에 의해 압착하고, 금과 주석에 공정 (共晶) 을 만들게 함으로써 접합한다. 이로써, 반도체 칩 (105) 이 필름 기재 (107) 상에 고착된다. 일반적으로, 이 반도체 소자를 접합하는 공정은, 이너 리드 본딩 (ILB : Inner Lead Bonding) 이라고 불리고 있다. ILB 후에는, 반도체 칩과 테이프 기재의 간극에 무 (無) 용제 타입의 에폭시 수지인 언더필재를 충전한 후, 큐어를 실시하여 언더필 수지를 경화시킨다.
계속해서, 도 3 의 (d) 에 나타내는 바와 같이, 절단면 (P) 을 따라 필름 기재 (107) 를 일직선으로 절단한다. 절단면 (P) 은, 연속하여 형성된 소스 드라이버에 영향을 주지 않고 절단하도록, 필름 기재 (107) 의 폭 방향으로 설정되어 있다. 이로써, 도 3 의 (e) 에 나타내는 바와 같이, 개편화된 소스 드라이버 (100) 가 제조될 수 있다. 소스 드라이버 (100) 는 대략 직사각형의 형상을 이룬다.
종래에는, 도 9 에 나타낸 바와 같이, 소스 드라이버 (503) 는 금형에 의해 타발되어 개편화되었으나, 본 실시형태의 소스 드라이버 (100) 는, 금형에 의한 타발이 아니라 일직선으로 절단되어 개편화되어 있다. 이로써, 소스 드라이버 (100) 는 일정한 방향으로 절단되는 것만으로 제조되고 있으므로, 저렴한 개편화 금형을 사용할 수 있다. 또한 소스 드라이버 (100) 에는, 종래에는 폐기되었던 스프로킷부 (103) 가 제품에 남아 있지만, 스프로킷부 (103) 를 방열부로서 이용하고 있다.
또한 상기에서는, 입력 단자 배선 영역 (101) 의 배선, 출력 단자 배선 영역 (102) 의 배선, 스프로킷부 (103) 의 구리박, 및 열전도 패턴 (104) 을 한 번에 동시에 형성하였으나, 스프로킷부 (103) 의 구리박을 별도로 형성해도 된다. 요컨대, 입력 단자 배선 영역 (101) 의 배선, 출력 단자 배선 영역 (102) 의 배선, 및 열전도 패턴 (104) 의 형성 전 또는 형성 후에, 필름 기재 (107) 의 표면에 스테인리스강 (SUS) 등의 금속을 적층함으로써, 스프로킷부 (103) 를 방열체로 한다. 이로써, 열전도 패턴 (104) 을 통해 전도되어 온 열이, 스프로킷부 (103) 로부터 효율적으로 방열되므로, 방열량을 증대시킬 수 있게 된다.
또한, 이로써 제조되는 소스 드라이버 (100) 는, TCP, COF, 및 SOF (System on Film) 의 어느 것에도 적용할 수 있다.
또한, 상기 서술한 소스 드라이버 (100) 의 제조 방법에서는, 도 3 의 (a) 및 도 3 의 (b) 에 나타낸 바와 같이, 필름 기재 (107) 에 구멍 (106) 을 가공한 후, 입력 단자 배선 영역 (101) 의 배선, 출력 단자 배선 영역 (102) 의 배선, 스프로킷부 (103) 의 구리박, 및 열전도 패턴 (104) 을 패턴 형성하고 있는데, 이에 한정되지는 않는다. 요컨대, 입력 단자 배선 영역 (101) 의 배선, 출력 단자 배선 영역 (102) 의 배선, 스프로킷부 (103) 의 구리박, 및 열전도 패턴 (104) 을 패턴 형성한 후에, 구멍 (106) 을 가공해도 된다.
[실시형태 2]
본 발명의 다른 실시형태에 대해 도면에 기초하여 설명하면, 이하와 같다. 또한, 본 실시형태에 있어서 설명하는 것 이외의 구성은, 상기 실시형태 1 과 동일하다. 또한 설명의 편의상, 상기 실시형태 1 의 도면에 나타낸 부재와 동일한 기능을 갖는 부재에 대해서는 동일한 부호를 붙여, 그 설명을 생략한다.
도 4 는 본 실시형태의 소스 드라이버 (200) 의 일 구성예를 나타내는 측면 단면도이다.
본 실시형태의 소스 드라이버 (200) 는, 상기 실시형태 1 의 소스 드라이버 (100) 의 구성에 추가하여, 도 4 에 나타내는 바와 같이, 반도체 칩 (105) 의 상측 표면에 접착재 (203) 에 의해 첩부 (貼付) 된, 서스펜더 리드 (202) 를 갖는 방열체 (201) 를 구비하고 있다.
방열체 (201) 는, 판 형상의 금속판 (히트 스프레더) 으로서, 가격 및 열전도성에 따라 여러가지 종류의 금속으로부터 결정할 수 있다. 방열체 (201) 의 사이즈는, 반도체 칩 (105) 의 사이즈에 따라 자유롭게 선택할 수 있고, 방열체 (201) 의 높이 (두께) 는, 반도체 칩 (105) 의 두께나 전체적인 높이의 제한, 방열 효율의 적정화에 따라 결정된다.
또한 방열체 (201) 에는, 서스펜더 리드 (202) 가 적어도 2 개, 측면으로부터 매달리도록 형성되어 있다. 서스펜더 리드 (202) 는, 열전도 패턴 (104) 과 땜납 (204) 에 의해 접속된다. 또한, 서스펜더 리드 (202) 는 금속으로 이루어지고, 방열체 (201) 와 일체로 성형함으로써 형성해도 된다. 또한, 서스펜더 리드 (202) 를 갖는 방열체 (201) 로서, 종래의 몰드 패키지에 사용되고 있는 리드 프레임을 사용할 수도 있다. 이로써, 저렴한 제품을 제공할 수 있게 된다.
종래에, 반도체 칩 (105) 자체로부터의 대기 중에 대한 방열량은, 건조 대기의 열전도율이 매우 낮기 때문에 충분한 양은 아니었다. 이에 대해, 소스 드라이버 (200) 에서는, 방열체 (201) 가 장착되어 있음으로써, 반도체 칩 (105) 에 발생한 열이 방열체 (201) 로부터 대기 중으로 빠져나가는 경로가 형성된다. 나아가서는, 서스펜더 리드 (202) 에 의해 방열체 (201) 와 열전도 패턴 (104) 이 접속되어 있음으로써, 반도체 칩 (105) 에 발생한 열이 방열체 (201) 로부터 서스펜더 리드 (202) 및 열전도 패턴 (104) 을 통해 스프로킷부 (103) 로 빠져나가는 경로가 형성된다.
이로써, 반도체 칩 (105) 의 전기적 동작에 의한 발열을 반도체 칩 (105) 의 노출면 (반도체 칩 (105) 의 실장면에 형성된 돌기 단자와는 반대측의 표면) 으로부터도 효율적으로 방열시켜, 방열량을 증대시킬 수 있게 된다.
또한 반도체 칩 (105) 은, 접착재 (203) 를 통해 방열체 (201) 에 미리 부착해 두면 된다. 그리고, 방열체 (201) 가 부착된 반도체 칩 (105) 을 필름 기재 (107) 에 ILB 한다. 이로써, 제조 과정에서의 번잡함을 해소할 수 있다.
[실시형태 3]
본 발명의 다른 실시형태에 대해 도면에 기초하여 설명하면, 이하와 같다. 또한, 본 실시형태에 있어서 설명하는 것 이외의 구성은, 상기 실시형태 1, 2 와 동일하다. 또한 설명의 편의상, 상기 실시형태 1, 2 의 도면에 나타낸 부재와 동일한 기능을 갖는 부재에 대해서는 동일한 부호를 붙여, 그 설명을 생략한다.
도 5 는 본 실시형태의 액정 모듈 (300) 의 일 구성예를 나타내는 도면이다.
본 실시형태의 액정 모듈 (300) 은, 도 5 에 나타내는 바와 같이, 액정 패널 (301), 게이트 드라이버 (302), 배선 테이프 (303), 입력 기판 (304), 및 상기 실시형태 1 의 소스 드라이버 (100) 를 구비하고 있다. 액정 패널 (301) 에는, 4 변 중 1 변에 소스 드라이버 (100) 가 10 개 형성되고, 소스 드라이버 (100) 가 형성되는 변에 대해 수직인 2 변에 게이트 드라이버 (302) 가 3 개 각각 형성되어 있다. 입력 기판 (304) 은, 소스 드라이버 (100) 의 액정 패널 (301) 측과 대향하는 측에 형성되어 있다. 또한 입력 기판 (304) 은, 도시되지 않은 제어부 등으로부터 신호 출력이 제어되어 있다.
소스 드라이버 (100) 는, 도 6 에 나타내는 바와 같이, 입력 단자 배선 영역 (101) 이 형성되어 있는 측의 측변이 입력 기판 (304) 에 압착되고, 출력 단자 배선 영역 (102) 이 형성되어 있는 측의 측변이 액정 패널 (301) 에 압착된다. 또한 게이트 드라이버 (302) 는, 출력측이 액정 패널 (301) 에 압착된다. 또한, 소스 드라이버 (100) 및 게이트 드라이버 (302) 의 수는, 상기에 한정되지 않고, 액정 패널 (301) 의 주사선의 수 및 드라이버의 출력 수에 따라 바람직하게 결정하면 된다.
배선 테이프 (303) 는, 게이트 드라이버 (302) 에 구동 신호를 공급하기 위한 배선이 형성된 필름 형상의 테이프이다. 배선 테이프 (303) 는, 일방의 단변이 액정 패널 (301) 에 압착되고, 대향하는 다른 일방의 단변이 입력 기판 (304) 에 압착된다.
상기 구성에 있어서, 입력 기판 (304) 에 형성된 배선으로부터 구동 신호 및 전원이 게이트 드라이버 (302) 및 소스 드라이버 (100) 에 공급됨으로써, 액정 패널 (301) 은 구동된다. 요컨대, 액정 모듈 (300) 에서는, 도 6 에 나타내는 바와 같이, 게이트 드라이버 (302) 에 대한 구동 신호 및 전원은, 입력 기판 (304) 으로부터 배선 테이프 (303) 및 액정 패널 (301) 을 통해 공급되고 있다 (화살표 Y).
따라서 종래에는, 도 10 에 나타낸 바와 같이, 소스 드라이버 (503) 의 스루 배선 영역 (513) 에 형성된 배선을 통해, 입력 기판 (504) 으로부터의 구동 신호 및 전원을 게이트 드라이버 (502) 에 공급하였으나, 본 실시형태의 액정 모듈 (300) 에서는, 도 6 에 나타내는 바와 같이, 배선 테이프 (303) 에 의해 입력 기판 (304) 으로부터의 구동 신호 및 전원을 게이트 드라이버 (302) 에 공급할 수 있게 된다. 이로써, 종래에는 스루 배선 영역 (513) 의 형상에 따라서는, 배선이 부분적으로 좁은 피치가 되는 경우가 있었으나, 본 실시예의 배선 테이프 (303) 를 사용하면, 피치가 등간격인 간단한 배선을 형성할 수 있게 된다.
따라서, 소스 드라이버 (100) 에, 게이트 드라이버 (302) 에 구동 신호를 공급하기 위한 배선이 형성되어 있지 않아도 영향은 받지 않는다. 오히려, 소스 드라이버 (100) 의 폭이 작아짐으로써, 액정 패널 (301) 의 측변에 있어서의 배치 영역이 비므로, 종래와 동일한 사이즈의 액정 패널 (301), 또한 동일한 개수의 소스 드라이버 (100) 여도, 배선 테이프 (303) 를 배치할 수 있게 된다. 그러므로, 배선 테이프 (303) 와 같은 부품 수는 증가되었으나, 소스 드라이버 (100) 의 비용 절감분 등을 합치면, 전체적으로 비용을 절감할 수 있게 되어 있다.
또한, 소스 드라이버 (100) 의 반도체 칩 (105) 에서 발생한 열을, 종래와 동일한 경로에 더하여, 본 실시예에서는 또한 열전도 패턴 (104) 및 스프로킷부 (103) 를 통해, 액정 패널 (301) 및 입력 기판 (304) 으로 빠져나가게 할 수 있게 된다. 따라서, 방열성이 우수한 액정 모듈을 실현할 수 있게 된다.
또한 상기에서는, 액정 모듈 (300) 에 소스 드라이버 (100) 를 구비하는 경우에 대해 설명하였으나, 이에 한정되지 않고, 소스 드라이버 (110) 및 소스 드라이버 (200) 를 구비해도 된다. 이 경우, 액정 모듈 (300) 의 방열성을 더욱 향상시킬 수 있게 된다.
본 발명은 상기 서술한 각 실시형태에 한정되지는 않고, 청구항에 나타낸 범위에서 다양한 변경이 가능하며, 상이한 실시형태에 각각 개시된 기술적 수단을 적절히 조합하여 얻어지는 실시형태에 대해서도 본 발명의 기술적 범위에 포함된다.
산업상 이용가능성
본 발명은, 방열량의 향상이 요망되는 필름 실장형의 소스 드라이버에 관한 분야에 바람직하게 사용할 수 있을 뿐만 아니라, 소스 드라이버의 제조에 관한 분야에 바람직하게 사용할 수 있고, 나아가서는 소스 드라이버를 구비하는 액정 모듈 분야에도 널리 사용할 수 있다.
100, 110, 200 소스 드라이버
101 입력 단자 배선 영역 (제 1 배선)
102, 112 출력 단자 배선 영역 (제 2 배선)
103 스프로킷부
104, 114 열전도 패턴 (제 3 배선)
105 반도체 칩
106 구멍
107 필름 기재
201 방열체 (금속판)
202 서스펜더 리드
300 액정 모듈
301 액정 패널
302 게이트 드라이버
303 배선 테이프
304 입력 기판 (기판)

Claims (10)

  1. 외부와 접속 가능한 단자가 복수 형성된 반도체 칩이 필름 기재의 표면에 실장되고, 상기 반도체 칩의 단자 중, 전기 신호를 입력하는 단자와 접속되는 제 1 배선, 및 전기 신호를 출력하는 단자와 접속되는 제 2 배선이, 상기 필름 기재의 표면에 각각 형성되어 이루어지는 필름 실장형의 소스 드라이버로서,
    상기 필름 기재의 양단에, 연속된 구멍과 상기 필름 기재의 표면에 금속부가 형성되어 이루어지는 스프로킷부를 갖고,
    상기 제 1 배선은, 상기 반도체 칩의 단자와 접속되지 않는 단부가, 상기 스프로킷부가 형성되어 있지 않은 1 단측을 향해 형성되고, 또한, 상기 제 2 배선은, 상기 반도체 칩의 단자와 접속되지 않는 단부가, 상기 제 1 배선의 단부가 형성되어 있는 1 단측과 대향하는 1 단측을 향해 형성되어 있고,
    상기 반도체 칩의 단자 중 상기 제 1 배선 및 상기 제 2 배선에 접속되지 않는 단자와, 상기 스프로킷부의 금속부를 접속시키는 제 3 배선이, 상기 필름 기재의 표면에 형성되어 있는 것을 특징으로 하는 소스 드라이버.
  2. 제 1 항에 있어서,
    상기 스프로킷부는, 상기 필름 기재의 표면에 적층된, 구리 또는 스테인리스강으로 이루어지는 방열체에 의해 형성되어 있는 것을 특징으로 하는 소스 드라이버.
  3. 제 1 항에 있어서,
    상기 제 3 배선은, 상기 제 1 배선 중 양단의 제 1 배선과 상기 제 2 배선 중 양단의 제 2 배선 사이에 개재되는 영역의 전체면에 걸쳐서, 상기 양단의 제 1 배선 및 상기 양단의 제 2 배선과 전기적으로 절연되도록 형성되어 있는 것을 특징으로 하는 소스 드라이버.
  4. 제 3 항에 있어서,
    상기 스프로킷부의 금속부와 상기 제 3 배선은, 일체 (一體) 로 형성되어 있는 것을 특징으로 하는 소스 드라이버.
  5. 제 3 항에 있어서,
    상기 제 1 배선 중 양단의 제 1 배선에 있어서의 상기 반도체 칩의 단자에 접속되는 부분의 형성 방향과, 상기 제 2 배선 중 양단의 제 2 배선에 있어서의 상기 반도체 칩의 단자에 접속되는 부분의 형성 방향은, 수직인 것을 특징으로 하는 소스 드라이버.
  6. 제 1 항에 있어서,
    상기 반도체 칩의 상측 표면에 장착되는, 서스펜더 리드를 갖는 금속판을 구비하고,
    상기 서스펜더 리드는 상기 제 3 배선과 접속되어 있는 것을 특징으로 하는 소스 드라이버.
  7. 제 1 항에 있어서,
    상기 소스 드라이버는, 폭 방향의 양단에 상기 스프로킷부가 위치하는 장척 테이프 형상의 형태로 제조된 후, 폭 방향으로 절단되어 개개로 분리되어 있는 것을 특징으로 하는 소스 드라이버.
  8. 외부와 접속 가능한 단자가 복수 형성된 반도체 칩이 필름 기재의 표면에 실장되고, 상기 반도체 칩의 단자 중, 전기 신호를 입력하는 단자와 접속되는 제 1 배선, 및 전기 신호를 출력하는 단자와 접속되는 제 2 배선이, 상기 필름 기재의 표면에 각각 형성되어 이루어지는 필름 실장형의 소스 드라이버의 제조 방법으로서,
    장척 테이프 형상의 필름 기재의 표면에, 상기 반도체 칩의 단자와 접속되지 않는 단부가 일방의 장척 방향을 향하는 상기 제 1 배선, 상기 반도체 칩의 단자와 접속되지 않는 단부가 타방의 장척 방향을 향하는 상기 제 2 배선, 상기 표면의 양단에 위치하는 금속부, 및 상기 반도체 칩의 단자 중 상기 제 1 배선 및 상기 제 2 배선에 접속되지 않는 단자와 상기 금속부를 접속시키는 제 3 배선을 동시에 연속하여 형성하는 제 1 단계와,
    상기 제 1 배선 및 상기 제 2 배선에 접속하도록 상기 반도체 칩을 연속하여 실장하는 제 2 단계와,
    상기 필름 기재를 폭 방향으로 절단하여, 상기 소스 드라이버를 개개로 분리하는 제 3 단계를 포함하는 것을 특징으로 하는 소스 드라이버의 제조 방법.
  9. 제 8 항에 있어서,
    상기 반도체 칩에는, 서스펜더 리드를 갖는 금속판이 일방의 표면에 장착되어 있고,
    상기 제 2 단계에서는, 상기 반도체 칩을, 상기 금속판이 장착되어 있는 측이 상측이 되도록 실장한 후, 상기 서스펜더 리드를 상기 제 3 배선에 접속시키는 것을 특징으로 하는 소스 드라이버의 제조 방법.
  10. 액정 패널과,
    상기 액정 패널의 4 측변 중 1 측변 또는 대향하는 2 측변에 복수 형성되는 제 1 항 내지 제 7 항 중 어느 한 항에 기재된 소스 드라이버와,
    상기 액정 패널의 4 측변 중, 상기 소스 드라이버가 형성되는 측변에 대해 수직인 측변에 복수 형성되는 게이트 드라이버와,
    상기 소스 드라이버에 접속되는 기판과,
    상기 게이트 드라이버가 형성되어 있는 측변측의, 상기 소스 드라이버가 형성되어 있는 측변의 단에 배치되고, 상기 액정 패널과 상기 기판을 접속시키는 배선 테이프를 구비하고 있는 것을 특징으로 하는 액정 모듈.
KR1020107013699A 2007-11-30 2008-11-27 소스 드라이버, 소스 드라이버의 제조 방법, 및 액정 모듈 KR101158380B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2007-311627 2007-11-30
JP2007311627A JP4344766B2 (ja) 2007-11-30 2007-11-30 ソースドライバ、ソースドライバの製造方法、および液晶モジュール
PCT/JP2008/071539 WO2009069696A1 (ja) 2007-11-30 2008-11-27 ソースドライバ、ソースドライバの製造方法、および液晶モジュール

Publications (2)

Publication Number Publication Date
KR20100087040A KR20100087040A (ko) 2010-08-02
KR101158380B1 true KR101158380B1 (ko) 2012-06-22

Family

ID=40678588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107013699A KR101158380B1 (ko) 2007-11-30 2008-11-27 소스 드라이버, 소스 드라이버의 제조 방법, 및 액정 모듈

Country Status (6)

Country Link
US (1) US8373262B2 (ko)
JP (1) JP4344766B2 (ko)
KR (1) KR101158380B1 (ko)
CN (1) CN101878524B (ko)
TW (1) TWI416640B (ko)
WO (1) WO2009069696A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5325684B2 (ja) 2009-07-15 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
JP2012073388A (ja) * 2010-09-28 2012-04-12 Hitachi Displays Ltd 液晶表示装置
WO2013051236A1 (ja) * 2011-10-05 2013-04-11 パナソニック株式会社 表示装置
TWI615925B (zh) * 2013-03-04 2018-02-21 盧森堡商經度半導體責任有限公司 半導體裝置
JP5657767B2 (ja) * 2013-10-30 2015-01-21 ルネサスエレクトロニクス株式会社 半導体装置
JP6711582B2 (ja) * 2015-10-14 2020-06-17 ホシデン株式会社 プラグコネクタ及びアダプタ
KR102392683B1 (ko) * 2015-11-30 2022-05-02 엘지디스플레이 주식회사 터치스크린 내장형 표시장치
JP2018085522A (ja) * 2017-12-21 2018-05-31 ルネサスエレクトロニクス株式会社 半導体装置
CN110323198B (zh) * 2019-07-26 2024-04-26 广东气派科技有限公司 非接触式上下芯片封装结构及其封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003108017A (ja) 2001-09-27 2003-04-11 Pioneer Electronic Corp フラットパネル型表示装置
JP2004111996A (ja) 1996-03-26 2004-04-08 Canon Inc 接続構造体及び表示装置
JP2005109254A (ja) 2003-09-30 2005-04-21 Optrex Corp 集積回路搭載基板およびこれを備えた表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862827A (en) * 1988-06-28 1989-09-05 Wacker-Chemie Gmbh Apparatus for coating semiconductor components on a dielectric film
JP3243920B2 (ja) * 1994-03-07 2002-01-07 株式会社日立製作所 半導体装置
US6184965B1 (en) * 1996-03-26 2001-02-06 Canon Kabushiki Kaisha Circuit connection structure
WO1998018161A1 (en) * 1996-10-17 1998-04-30 Seiko Epson Corporation Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape
KR100385082B1 (ko) * 2000-07-27 2003-05-22 삼성전자주식회사 액정 표시 장치
JP3832576B2 (ja) 2002-03-28 2006-10-11 セイコーエプソン株式会社 配線基板、半導体装置及びその製造方法、パネルモジュール並びに電子機器
JP2005064479A (ja) * 2003-07-31 2005-03-10 Sanyo Electric Co Ltd 回路モジュール
JP4781097B2 (ja) * 2005-12-05 2011-09-28 ルネサスエレクトロニクス株式会社 テープキャリアパッケージ及びそれを搭載した表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111996A (ja) 1996-03-26 2004-04-08 Canon Inc 接続構造体及び表示装置
JP2003108017A (ja) 2001-09-27 2003-04-11 Pioneer Electronic Corp フラットパネル型表示装置
JP2005109254A (ja) 2003-09-30 2005-04-21 Optrex Corp 集積回路搭載基板およびこれを備えた表示装置

Also Published As

Publication number Publication date
KR20100087040A (ko) 2010-08-02
US8373262B2 (en) 2013-02-12
TWI416640B (zh) 2013-11-21
US20100302474A1 (en) 2010-12-02
JP4344766B2 (ja) 2009-10-14
WO2009069696A1 (ja) 2009-06-04
JP2009135340A (ja) 2009-06-18
TW200947570A (en) 2009-11-16
CN101878524B (zh) 2012-10-03
CN101878524A (zh) 2010-11-03

Similar Documents

Publication Publication Date Title
KR101158380B1 (ko) 소스 드라이버, 소스 드라이버의 제조 방법, 및 액정 모듈
CN100490140C (zh) 双规引线框
JP4109707B1 (ja) 半導体装置およびその製造方法、ならびにディスプレイ装置およびその製造方法
KR101629259B1 (ko) 몰딩된 초박형 반도체 패키지들 및 패키지 제조 방법
KR20110084444A (ko) 유연하고 적층 가능한 반도체 다이 패키지들, 이를 사용한 시스템들 및 이를 제조하는 방법들
KR19990072580A (ko) 반도체장치,반도체장치용기판및이들의제조방법및전자기기
US7531895B2 (en) Integrated circuit package and method of manufacture thereof
KR20010049250A (ko) 테이프캐리어 및 테이프캐리어형 반도체장치의 제조 방법
US8802502B2 (en) TSOP with impedance control
JP2008205142A (ja) Ｃｏｆ用配線基板とその製造方法、並びに半導体装置
JP4786976B2 (ja) 配線基板及びその製造方法、並びに半導体装置
JP2000286309A (ja) 可撓性配線基板及びその製造方法、フィルムキャリア、テープ状半導体装置、半導体装置、回路基板並びに電子機器
JP5200037B2 (ja) パワーモジュール
JP4975584B2 (ja) 半導体装置及び半導体装置の製造方法。
US6462283B1 (en) Semiconductor package with central circuit pattern
US20200243428A1 (en) Packaged multichip module with conductive connectors
KR101369300B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
JP5229200B2 (ja) 半導体装置の製造方法
JP5056429B2 (ja) 半導体装置の製造方法
US20070209830A1 (en) Semiconductor chip package having a slot type metal film carrying a wire-bonding chip
JP2000138265A (ja) 半導体装置用中間製品
JP2016111195A (ja) フレキシブル配線板、フレキシブル回路板、複合回路板
JP2020167233A (ja) モジュールおよびその製造方法
KR20130092808A (ko) 방열성을 향상시킨 칩 온 필름 패키지
JP2009302427A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150605

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160603

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170602

Year of fee payment: 6