KR101098134B1 - 왜곡 보정 제어 장치 및 왜곡 보정 제어 방법 - Google Patents

왜곡 보정 제어 장치 및 왜곡 보정 제어 방법 Download PDF

Info

Publication number
KR101098134B1
KR101098134B1 KR1020097019140A KR20097019140A KR101098134B1 KR 101098134 B1 KR101098134 B1 KR 101098134B1 KR 1020097019140 A KR1020097019140 A KR 1020097019140A KR 20097019140 A KR20097019140 A KR 20097019140A KR 101098134 B1 KR101098134 B1 KR 101098134B1
Authority
KR
South Korea
Prior art keywords
burst
distortion
correction coefficient
input signal
distortion correction
Prior art date
Application number
KR1020097019140A
Other languages
English (en)
Other versions
KR20100005018A (ko
Inventor
히로요시 이시까와
가즈오 나가따니
하지메 하마다
노부까즈 후다바
유이찌 우쯔노미야
야스유끼 오이시
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20100005018A publication Critical patent/KR20100005018A/ko
Application granted granted Critical
Publication of KR101098134B1 publication Critical patent/KR101098134B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

송신 대상의 입력 신호의 버스트에 의한 송신 증폭기의 버스트 왜곡을 보상하는 왜곡 보정 제어 장치로서, 상기 버스트 왜곡의 역특성을 갖는 왜곡 보정 계수를 기억하는 유지 수단과, 상기 입력 신호 유무의 절환을 알리는 버스트 정보의 수신을 계기로, 상기 유지 수단으로부터 읽어내어진 상기 왜곡 보정 계수를 상기 입력 신호에 승산 또는 가산하는 수단과, 상기 입력 신호와, 전의 상기 왜곡 보정 계수와, 상기 송신 증폭기의 출력 신호로서 피드백되는 신호에 기초하여, 적응 알고리즘에 의해 상기 왜곡 보정 계수를 갱신하고, 갱신한 상기 왜곡 보정 계수를 상기 유지 수단에 입력하는 갱신 수단을 구비한다.
버스트 왜곡, 적응 알고리즘, 왜곡 보정 계수, 입력 신호, 버스트 정보, 출력 신호, 송신 증폭기

Description

왜곡 보정 제어 장치 및 왜곡 보정 제어 방법{DISTORTION COMPENSATION CONTROLLER AND DISTORTION COMPENSATION CONTROL METHOD}
본 발명은, 무선 통신 시스템에 적용되는 왜곡 보정 제어 장치 및 왜곡 보정 제어 방법에 관한 것이다.
직교 주파수 분할 다중(OFDM : Orthogonal Frequency Division Multiplexing) 등의 무선 전송 방식이 채용되는 무선 통신 시스템에서는, 버스트성의 신호가 취급되는 경우가 많다.
통상적으로, 증폭기(앰프)는 전력 효율 개선을 위해서 앰프 동작점을 AB∼B급으로 하고 있다. 이 때문에, 무신호 시(버스트 OFF 시)에 앰프에 흐르는 전류가 적게 되어 있다. 버스트 OFF 기간부터 급격하게 신호가 입력(버스트 ON)되면, 앰프 전원계에 급속하게 전류가 흐르게 된다. 이 급속한 전류값의 변화에 전원계가 추종할 수 없어, 전류 및 전압 파형이 과도 응답을 나타내어(도 1 참조), 앰프 특성이 변화되게 된다.
본 발명의 관련 기술로서, 다음의 2점을 들 수 있다. 첫째, 버스트 송신에 의한 앰프 왜곡의 보정을 위해서, 앰프 입력 신호를 조정하는 기술을 개시하는 일본 특개 2004-112252호 공보(특허 문헌 1)이다. 이 기술에서는, 버스트 신호의 송 신 시의 상승/하강 레벨을 측정하고, 그것에 따른 버스트 보정 동작을 행하는 것에 특징이 있다.
둘째, 버스트 왜곡을 억제하기 위해서, 급격한 상승을 억제하는 기술을 개시하는 일본 특개평 4-301950호 공보(특허 문헌 2)이다. 이 기술에서는, 서서히 송신 출력을 올리는 램프 처리에 의해, 버스트 왜곡의 발생 그 자체를 억제하는 것에 특징이 있다.
특허 문헌1에 기재된 기술에서는, 만들어 넣은 보정 계수를 이용하므로, 앰프의 특성 변화에 추종하지 않는다. 앰프는 온도나 경시·경년 변화에 의해 그 특성이 변화되므로, 적응적으로 보정 계수를 갱신함으로써, 버스트 왜곡의 보정 정밀도를 유지하는 것이 요구된다.
특허 문헌 2에 기재된 기술에서는, 급격한 송신 신호의 상승을 억제하고, 서서히 출력을 올려 가는 램프 동작을 행하고 있다. 이 기술에서는, 버스트 ON 전에 신호 상승 기간을 준비하거나, 버스트 ON 후의 신호를 서서히 상승시킬 필요가 있어, 앰프 출력 신호의 파형이 변형되게 된다.
특허 문헌 1 : 일본 특개 2004-112252호 공보
특허 문헌 2 : 일본 특개평 4-301950호 공보
특허 문헌 3 : 일본 특개평 9-153849호 공보
특허 문헌 4 : 일본 특허 3560398호 공보
<발명의 개시>
<발명이 해결하고자 하는 과제>
본 발명의 과제는, 버스트 송신에 의해 생기는 왜곡(버스트 왜곡)을 적응적으로 보정하여, 송신 증폭기의 내환경성의 향상을 가능하게 하는 기술을 제공하는 것에 있다.
본 발명의 다른 과제는, 비선형 왜곡이 생기는 송신 증폭기에서, 버스트 송신된 경우에도, 비선형 왜곡 보상을 양호하게 행하는 것을 가능하게 하는 기술을 제공하는 것에 있다.
<과제를 해결하기 위한 수단>
상기 과제를 해결하기 위해서, 본 발명의 왜곡 보정 제어 장치는, 송신 대상의 입력 신호의 버스트에 의한 송신 증폭기의 버스트 왜곡을 보상하는 왜곡 보정 제어 장치로서,
상기 버스트 왜곡의 역특성을 갖는 왜곡 보정 계수를 기억하는 유지 수단과,
상기 입력 신호 유무의 절환을 알리는 버스트 정보의 수신을 계기로, 상기 유지 수단으로부터 읽어내어진 상기 왜곡 보정 계수를 상기 입력 신호에 승산 또는 가산하는 수단과,
상기 입력 신호와, 전의 상기 왜곡 보정 계수와, 상기 송신 증폭기의 출력 신호로서 피드백되는 신호에 기초하여, 적응 알고리즘에 의해 상기 왜곡 보정 계수를 갱신하고, 갱신한 상기 왜곡 보정 계수를 상기 유지 수단에 입력하는 갱신 수단을 구비한다.
이 구성에서, 상기 적응 알고리즘은 LMS 최소 제곱법이다. 또한, 상기 유지 수단으로부터 읽어내어져 상기 입력 신호에 승산 또는 가산되는 상기 왜곡 보정 계 수는, 상기 입력 신호 유무의 절환으로부터의 경과 시간에 따른 보정 계수이다.
이 왜곡 보정 제어 장치는, 상기 송신 증폭기의 비선형 왜곡을 보상하기 위해서 디지털 프리디스토션을 행하는 수단을 더 구비한다.
이 왜곡 보정 제어 장치는, 상기 왜곡 보정 계수를 상기 입력 신호의 평균적인 크기에 따라서 조정하기 위해서, 상기 입력 신호의 평균 전력을 구하는 수단을 더 구비한다.
<발명의 효과>
본 발명에 따르면, 버스트 송신에 의한 앰프 왜곡(버스트 왜곡)을 보정하기 위해서, 입력 신호에 역특성을 부여하여 보정하고, 보정 계수는 적응 알고리즘에 의해 적응적으로 갱신하므로, 증폭기 특성이 온도나 경시·경년에 의해 변화하여도 최적의 보정 계수를 유지할 수 있다.
또한, 본 발명에 따르면, 램프 처리 등에 의해 증폭기 출력 신호의 파형을 변형하지 않고, 버스트 왜곡을 보정할 수 있다.
본 발명의 다른 과제, 특징 및 이점은, 도면 및 병기한 청구의 범위와 함께 언급될 때에, 이하에 기재되는 명세서를 읽음으로써 명백하게 될 것이다.
도 1은 버스트 송신 시의 송신 증폭기에서의 입력 신호 및 출력 신호를 설명하기 위한 도면.
도 2는 본 발명의 제1 실시 형태의 버스트 왜곡 보정 제어 장치를 도시하는 블록도.
도 3은 버스트 정보의 제1 취득법을 설명하기 위한 도면.
도 4는 버스트 정보의 제2 취득법을 설명하기 위한 도면.
도 5는 본 발명의 제2 실시 형태의 버스트 왜곡 보정 제어 장치를 도시하는 블록도.
도 6은 본 발명의 제3 실시 형태의 버스트 왜곡 보정 제어 장치를 도시하는 블록도.
도 7은 본 발명의 제3 실시 형태의 버스트 왜곡 보정 제어 장치에서의 디지털 프리디스토션을 설명하기 위한 도면.
도 8은 본 발명의 제4 실시 형태의 버스트 왜곡 보정 제어 장치를 도시하는 블록도.
<부호의 설명>
1 : 송신 증폭기
2 : 버스트 보정 계수 유지부
3 : 승산기
4 : 버스트 보정 계수 갱신부
<발명을 실시하기 위한 최량의 형태>
이하, 첨부 도면을 참조하여, 본 발명에 대하여 더욱 상세하게 설명한다. 도면에는 본 발명의 바람직한 실시 형태가 도시되어 있다. 그러나, 본 발명은, 많은 다른 형태로 실시되는 것이 가능하며, 본 명세서에 기재되는 실시 형태에 한정되는 것으로 해석되어서는 안된다. 오히려, 이들 실시 형태는, 본 명세서의 개시 가 철저하게 또한 완전하게 되어, 당업자에게 본 발명의 범위를 충분히 전달하도록 제공된다.
[제1 실시 형태]
본 발명의 제1 실시 형태에서의 구성(기본 구성)을 도시하는 도 2를 참조하면, 버스트 왜곡 보정 제어 장치는, 송신 대상의 입력 신호 x(t)의 버스트성에 의한 앰프 왜곡(버스트 왜곡)을 보정하기 위해서, 송신 증폭기(RF 앰프)(1)에의 입력 신호 x(t)에 보정 계수를 승산하는(가산하여도 됨) 구성을 채용하고 있다.
이 보정 계수(버스트 왜곡 보정 계수)는, 입력 신호 유무의 절환을 알리는 신호(여기서는, 버스트(개시) ON의 타이밍을 알리는 신호)인 버스트 정보를 기준으로(계기로), 버스트 보정 계수 유지부(2)로부터 읽어내어져, 버스트 왜곡의 역특성으로서, 입력 신호 x(t)에 승산기(3)에 의해 승산된다.
버스트 왜곡 보정 계수는, 버스트 보정 계수 갱신부(4)에서, 입력 신호 x(t)와 전회(일시점 전)의 보정 계수와 분기 신호 y(t)에 기초하여, 적응 알고리즘에 의해 갱신된다. 분기 신호(FB 신호) y(t)는, 송신 증폭기(1)로부터의 출력 신호 y(t)의 일부가 피드백된 신호로서, 출력 신호 y(t)와 동등하다.
버스트 보정 계수 갱신부(4)는, 갱신한 보정 계수를 버스트 보정 계수 유지부(2)에 입력하여 기억시킨다.
또한，이 버스트 왜곡 보정 제어 장치에서는, 디지털 신호 처리를 행하고 있기 때문에, 송신 증폭기(1)에의 입력측(전단)에는, 디지털/아날로그(D/A) 변환기가 설치되고, 송신 증폭기(1)의 출력측의 분기 신호 y(t)의 수신선 상(후단)에는, 아 날로그/디지털(A/D) 변환기가 설치되지만, 여기서는 도시를 생략하고 있다. 특별히, 한정을 요하지 않는 경우, 다른 실시 형태에서도 마찬가지이다.
또한, 송신 증폭기(1)의 전단 및 후단에는, 직교 변조기, 직교 복조기, 및 로컬 발진기가 설치되지만, 설명을 간단히 하기 위해서, 도시를 생략한다.
다음으로, 버스트 보정 계수 유지부(2)가, 버스트 ON의 타이밍을 알리는 신호인 버스트 정보를 취득하기 위한 2종류의 방법에 대하여 설명한다.
첫째, 도 3에 도시한 OFDM 신호 생성부(5)로부터 버스트 정보를 스누핑하는 방법이다. OFDM 신호는, 고속 푸리에 역변환(IFFT : Inverse Fast Fourier Transform)을 사용하여 블록 단위로 신호 생성된다. 버스트는 이 IFFT의 처리 단위로 일어난다. IFFT 처리부(51)에의 입력 신호가 all 「0」으로부터 버스트 ON으로 절환되었는지, IFFT 처리 후의 신호가 all 「0」으로부터 버스트 ON으로 절환되었는지를 확인함으로써 버스트 정보를 얻는다.
여기서는, IFFT 처리부(51)에의 입력 신호가 all 「0」으로부터 버스트 ON으로 절환되었는지를 시리얼/패럴렐(S/P) 변환부(52)에서 판정하고, 버스트 정보를 입수한다. 또한, 본 판정은 IFFT 처리부(51)로부터의 출력 신호로 행하여, 버스트 정보를 입수하여도 된다.
둘째, 송신 대상의 입력 신호 x(t)가 소정 시간 제로인지를 자동 판정하고, 버스트 정보로서 사용하는 방법이다. 도 4는 버스트 정보를 자주(自主) 생성하는 구체예를 도시한다.
버스트 정보 생성부(6)에서는, 입력 신호 x(t)가 제로(0) 신호인지를 신호 제로 판정부(61)에 의해 판정한다. 제로 신호이면, 후단의 카운터(62)가 리세트된다. 제로 신호가 아니면, 카운터(62)가 카운트 업된다.
카운터값 판정부(63)에서는, 카운터값이 소정 값에 도달하면, 버스트 ON 기간에 들어간 것으로 판정하고, 버스트 정보의 펄스를 발생한다. 여기서는, 지연 회로(Delay)가 있지만, 이것은 버스트 정보 생성부(6)에서의 처리 시간만큼 입력 신호 x(t)를 지연시키기 위해서이다.
[제2 실시 형태]
도 5는 본 발명의 제2 실시 형태에서의 버스트 왜곡 보정 제어 장치의 구성을 도시한다. 이 제2 실시 형태는 도 2에 도시한 제1 실시 형태에서의 기본 구성을 구체적 구성예로서 나타내고 있다.
도 5를 참조하면, 이 버스트 왜곡 보정 제어 장치는, 버스트 보정 계수 유지부(2), 승산기(3), 및 버스트 보정 계수 갱신부(4)를 구비하고 있다. 버스트 보정 계수 갱신부(4)는, 가산기(41), 비교기(감산기)(42), 승산기(43, 44, 45) 및 복소수 변환 회로(conj)(46)로 구성되어 있다. 이 구성에서, 송신 증폭기(1)에서의 버스트 왜곡의 보정 계수를 생성하기 위해서, 적응 알고리즘으로서 최소 제곱법(LMS)을 채용하고 있다.
이 버스트 왜곡 보정 제어 장치에서는, 버스트 ON(t0)으로부터의 경과 시간에 따른 보정 계수가, 버스트 왜곡의 보정 계수를 기억하고 있는 버스트 보정 계수 유지부(2)로부터 읽어내어지는 구성으로 되어 있고, 송신 대상의 입력 신호 x(t)에 보정 계수 gn-1(t-t0)을 승산함으로써, 송신 증폭기(1)의 버스트 왜곡 G(t-t0)을 보상하고 있다.
보상되는 버스트 왜곡량의 추정은, 식(1)∼식(5)를 포함하는 수학식 1의 연산에 의해 행해진다.
Figure 112009056342700-pct00001
여기서, x(t)는 입력 신호(베이스밴드 신호), y(t)는 증폭기(1)의 출력 신호, G(t-t0)은 증폭기(1)의 버스트 왜곡의 함수, g(t-t0)은 버스트 왜곡 보정 계수, 및 μ은 스텝 사이즈 파라미터이다. 또한，수학식 1에서, x, y, G, g, u, e는 복소수, *는 공액 복소수, μ는 실수를 나타낸다.
여기서는, 송신 증폭기(1)의 버스트 왜곡의 진폭 왜곡이 그다지 크지 않은 gn(t-t0)g* n(t-t0)
Figure 112009056342700-pct00002
1로 가정하여, u(t-t0)을 내부에서 근사적으로 구하고 있다.
상기 식(1)의 gn(t-t0)은, 갱신된 버스트 왜곡 보상 계수이다. 증폭기(1)의 출력 신호 y(t) 대응의 분기 신호 y(t)는, 공액 복소수를 생성하는 복소수 변환 회로(46)에서 복소 공액이 취해져, y*(t)를 얻는다. 1개 전(일시점 전)의 버스트 왜곡 보상 계수 gn-1(t-t0)과 y*(t)가 승산기(45)에 의해 승산되어, u*(t-t0)이 얻어진 다.
다음으로, 비교기(42)의 출력 e(t-t0)과 u*(t-t0)이 승산기(44)에서 승산되고, 또한 스텝 사이즈 파라미터와 승산기(43)에서 승산된다. 승산기(43)의 출력과 1개 전의 버스트 왜곡 보상 계수 gn-1(t-t0)이 가산기(41)에서 가산되어, 새로운 버스트 왜곡 보정 계수 gn(t-t0)이 얻어진다.
[제3 실시 형태]
도 6은 본 발명의 제3 실시 형태에서의 버스트 왜곡 보정 제어 장치의 구성을 도시한다. 이 제3 실시 형태는 도 5에 도시한 제2 실시 형태에서의 구체적 구성의 변형예로서 나타내고 있다.
이 제3 실시 형태에서의 버스트 왜곡 보정 제어 장치는, 전술한 제2 실시 형태에서의 구체적 구성에 의해 처리되는 버스트 왜곡 보정에, 기지의 기술인 송신 증폭기의 비선형 왜곡을 보상하는 디지털 프리디스토션(DPD)을 조합한 예이다. 또한，DPD의 상세에 대해서는, 상기 특허 문헌 4(특허 3560398호 공보)에 기재되어 있다.
우선, 도 7을 참조하여, 송신 증폭기(1)의 비선형 왜곡을 보정하는 DPD에 대하여 설명한다. DPD에서는, 송신 대상의 입력 신호 x(t)의 전력 또는 진폭에 따라서 왜곡 보상 계수를 구하고, 이 왜곡 보상 계수를 입력 신호 x(t)에 승산한 것을 송신 증폭기(1)의 입력으로 함으로써, 송신 증폭기(1)의 비선형 왜곡을 보상한다.
왜곡 보상 계수 h(p)의 추정에는, 적응 알고리즘이 이용된다. 적응 알고리 즘에는, 입력 신호 x(t)와, 비선형 왜곡이 부가된 송신 증폭기(1)의 출력 신호 y(t)를 비교하여, 평균 제곱 오차가 최소로 되도록 하는 계수를 구하는 LMS 알고리즘을 이용한다.
보상되는 비선형 왜곡량의 추정은, 식(6)∼식(11)을 포함하는 수학식 2의 연산에 의해 행해진다.
Figure 112009056342700-pct00003
여기서, x(t)는 입력 신호(베이스밴드 신호), y(t)는 증폭기(1)의 출력 신호, f(p)는 증폭기(1)의 비선형 왜곡의 함수, h(p)는 갱신되는 추정 왜곡 보상 계수, 및 μ는 스텝 사이즈 파라미터이다. 또한，수학식 1에서, x, y, f, h, u, e는 복소수, *는 공액 복소수를 나타낸다. 또한，u(t)는 증폭기(1)의 비선형 왜곡의 진폭 왜곡이 그다지 크지 않은 hn -1(p)h* n-1(p)
Figure 112009056342700-pct00004
1로 가정하여 근사한다.
상기 식(1)의 hn(p)는, 비선형 왜곡의 갱신된 왜곡 보상 계수로서, 왜곡 보상 계수를 기억하는 유지부(2A)에의 입력이다. 송신 증폭기(1)의 출력 신호 y(t)대응의 분기 신호 y(t)는, 공액 복소수를 생성하는 복소수 변환 회로(46)에서 복소 공액이 취해져, y*(t)를 얻는다. 1개 전(일시점 전)의 왜곡 보상 계수 hn - 1(p)와 y*(t)가 승산기(45)에 의해 승산되어, u*(t)가 얻어진다.
다음으로, 비교기(감산기)(42)의 출력 e(t)와 u*(t)가 승산기(44)에서 승산되고, 또한 스텝 사이즈 파라미터와 승산기(43)에서 승산된다. 승산기(43)의 출력과 1개 전의 왜곡 보상 계수 hn-1(p)가 가산기(41)에서 가산되어, 비선형 왜곡의 새로운 왜곡 보상 계수 hn(p)가 얻어진다.
여기서, 식(11)은, 산출 회로(7)가 입력 신호 x(t)의 전력의 크기를 구하는 회로인 것을 의미한다. 이것을 입력 신호 x(t)의 진폭을 구하는 회로로 하는 경우에는, 식(11)은 |x(t)|로 표현된다. 이 산출 회로(7)에 의해 구해진 값은, 왜곡 보상 계수를 기억하는 유지부(2A)에 대한 기입 및 판독 시의 어드레스로 된다.
이 제3 실시 형태에서의 버스트 왜곡 보정 제어 장치는, 송신 증폭기(1)의 버스트 왜곡을 보상하기 위해서는 전술한 제2 실시 형태에서의 처리를 행한다. 이에 의해, 왜곡 보상 계수(왜곡 보정 계수)를 2차원적으로 가짐으로써, 송신 증폭기(1)의 버스트 왜곡과 비선형 왜곡을 동시에 보상할 수 있다.
[제4 실시 형태]
도 8은 본 발명의 제4 실시 형태에서의 버스트 왜곡 보정 제어 장치의 구성을 도시한다. 이 제4 실시 형태는 도 2에 도시한 제1 실시 형태에서의 기본 구성의 변형예로서 나타내고 있다.
이 제4 실시 형태에서의 버스트 왜곡 보정 제어 장치는, 전술한 제1 실시 형 태에서의 기본 구성에 의해 생성되는 버스트 왜곡 보정 계수를 송신 대상의 입력 신호 x(t)의 평균적인 크기(진폭)에 따라서 조정하는 구성을 채용한다. 그를 위해서, 이 버스트 왜곡 보정 제어 장치는, 입력 신호 x(t)의 평균적인 크기를 구하는 송신 레벨 측정부(8)를 더 구비한다.
구체적으로는, 송신 레벨 측정부(8)는, 입력 신호 x(t)의 평균 전력을 구한다. 버스트 왜곡 보정 계수는, 버스트 ON의 타이밍을 알리는 신호(버스트 정보)를 계기로, 버스트 보정 계수 유지부(2)로부터 읽어내어진다. 읽어내어진 버스트 왜곡 보정 계수는, 송신 레벨 측정부(8)에 의해 구해진 평균 전력의 값과 승산기(9)에서 승산된다. 이 승산 결과는, 버스트 왜곡의 역특성으로서, 입력 신호 x(t)에 승산기(3)에 의해 승산된다.
이에 의해, 순간의 변화(샘플링점마다)에 추종하여, 버스트 왜곡 보정 계수의 크기가 변하는 것을 조정(제어)한다.
또한, 제4 실시 형태에서의 버스트 왜곡 보정 제어 장치의 다른 구성 및 동작은, 전술한 제1 실시 형태에서의 버스트 왜곡 보정 제어 장치와 마찬가지이다.
[실시 형태의 효과]
전술한 각 실시 형태에서의 버스트 왜곡 보정 제어 장치에 의하면, 비선형 왜곡이 생기는 송신 증폭기(1)에서, 신호가 버스트 송신된 경우에 생기는 버스트 왜곡의 영향으로 열화되는 ACLR(Adjacent Channel Leakage Power Ratio)을 개선할 수 있다.
[변형예]
전술한 각 실시 형태에서의 버스트 왜곡 보정은, 전원 투입 시 등, 입력 신호 유무의 절환으로 될 수 있는 모든 상황에서 적용하는 것이 가능하다. 또한, 조정용의 구형파 신호를 입력 신호로서 사용하여, 고정밀도로 또한 신속하게 버스트 왜곡 보정 계수를 생성하여도 된다.
전술한 각 실시 형태에서의 처리는 컴퓨터에서 실행 가능한 프로그램으로서 제공되고, CD-ROM이나 플렉시블 디스크 등의 기록 매체, 또한 통신 회선을 거쳐 제공 가능하다.
또한, 전술한 각 실시 형태에서의 각 처리는 그 임의의 복수 또는 모두를 선택하여 조합하여 실시할 수도 있다.

Claims (10)

  1. 송신 대상의 입력 신호의 버스트에 의한 송신 증폭기의 버스트 왜곡을 보상하는 왜곡 보정 제어 장치로서,
    상기 버스트 왜곡의 역특성을 갖는 왜곡 보정 계수를 기억하는 유지 수단과,
    상기 입력 신호 유무의 절환을 알리는 버스트 정보의 수신을 계기로, 상기 유지 수단으로부터 읽어내어진 상기 왜곡 보정 계수를 상기 입력 신호에 승산 또는 가산하는 수단과,
    상기 입력 신호와, 이전의 상기 왜곡 보정 계수와, 상기 송신 증폭기의 출력 신호로서 피드백되는 신호에 기초하여, 적응 알고리즘에 의해 상기 왜곡 보정 계수를 갱신하고, 갱신한 상기 왜곡 보정 계수를 상기 유지 수단에 입력하는 갱신 수단
    을 구비하고,
    상기 유지 수단으로부터 읽어내어져 상기 입력 신호에 승산 또는 가산되는 상기 왜곡 보정 계수는, 상기 입력 신호 유무의 절환으로부터의 경과 시간에 따른 보정 계수인 왜곡 보정 제어 장치.
  2. 제1항에 있어서,
    상기 적응 알고리즘은 LMS 최소 제곱법인 왜곡 보정 제어 장치.
  3. 삭제
  4. 제1항에 있어서,
    상기 송신 증폭기의 비선형 왜곡을 보상하기 위해서 디지털 프리디스토션을 행하는 수단을 더 구비하는 왜곡 보정 제어 장치.
  5. 제1항에 있어서,
    상기 왜곡 보정 계수를 상기 입력 신호의 평균적인 크기에 따라서 조정하기 위해서, 상기 입력 신호의 평균 전력을 구하는 수단을 더 구비하는 왜곡 보정 제어 장치.
  6. 송신 대상의 입력 신호의 버스트에 의한 송신 증폭기의 버스트 왜곡을 보상하는 왜곡 보정 제어 방법으로서,
    상기 버스트 왜곡의 역특성을 갖는 왜곡 보정 계수를 유지 수단에 기억하는 스텝과,
    상기 입력 신호 유무의 절환을 알리는 버스트 정보의 수신을 계기로, 상기 유지 수단으로부터 읽어내어진 상기 왜곡 보정 계수를 상기 입력 신호에 승산 또는 가산하는 스텝과,
    상기 입력 신호와, 이전의 상기 왜곡 보정 계수와, 상기 송신 증폭기의 출력 신호로서 피드백되는 신호에 기초하여, 적응 알고리즘에 의해 상기 왜곡 보정 계수를 갱신하고, 갱신한 상기 왜곡 보정 계수를 상기 유지 수단에 입력하는 스텝
    을 구비하고,
    상기 유지 수단으로부터 읽어내어져 상기 입력 신호에 승산 또는 가산되는 상기 왜곡 보정 계수는, 상기 입력 신호 유무의 절환으로부터의 경과 시간에 따른 보정 계수인 왜곡 보정 제어 방법.
  7. 제6항에 있어서,
    상기 적응 알고리즘은 LMS 최소 제곱법인 왜곡 보정 제어 방법.
  8. 삭제
  9. 제6항에 있어서,
    상기 송신 증폭기의 비선형 왜곡을 보상하기 위해서 디지털 프리디스토션을 행하는 스텝을 더 구비하는 왜곡 보정 제어 방법.
  10. 제6항에 있어서,
    상기 왜곡 보정 계수를 상기 입력 신호의 평균적인 크기에 따라서 조정하기 위해서, 상기 입력 신호의 평균 전력을 구하는 스텝을 더 구비하는 왜곡 보정 제어 방법.
KR1020097019140A 2007-03-28 2007-03-28 왜곡 보정 제어 장치 및 왜곡 보정 제어 방법 KR101098134B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/056663 WO2008126217A1 (ja) 2007-03-28 2007-03-28 歪補正制御装置及び歪補正制御方法

Publications (2)

Publication Number Publication Date
KR20100005018A KR20100005018A (ko) 2010-01-13
KR101098134B1 true KR101098134B1 (ko) 2011-12-26

Family

ID=39863400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097019140A KR101098134B1 (ko) 2007-03-28 2007-03-28 왜곡 보정 제어 장치 및 왜곡 보정 제어 방법

Country Status (6)

Country Link
US (1) US7746957B2 (ko)
EP (1) EP2141800B1 (ko)
JP (1) JP5126220B2 (ko)
KR (1) KR101098134B1 (ko)
CN (1) CN101647195B (ko)
WO (1) WO2008126217A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5146086B2 (ja) * 2007-10-18 2013-02-20 富士通株式会社 無線送信装置
EP2051390A3 (en) * 2007-10-18 2011-10-19 Fujitsu Limited A radio transmission apparatus
EP2643932B1 (en) * 2010-11-22 2016-07-13 Telefonaktiebolaget LM Ericsson (publ) Digital predistortion of non-linear devices
US9665510B2 (en) 2014-12-22 2017-05-30 Freescale Semiconductor, Inc. Synchronous bus architecture for digital pre-distortion system
US9130628B1 (en) 2014-12-24 2015-09-08 Freescale Semiconductor, Inc. Digital pre-distorter
CN106797356B (zh) * 2014-12-29 2020-07-07 华为技术有限公司 一种数字预失真校正系数的控制方法及装置
US9231530B1 (en) 2015-01-08 2016-01-05 Freescale Semiconductor, Inc. System for calibrating power amplifier
US9088472B1 (en) 2015-01-08 2015-07-21 Freescale Semiconductor, Inc. System for compensating for I/Q impairments in wireless communication system
JP6657595B2 (ja) * 2015-05-13 2020-03-04 富士通株式会社 歪み補償装置及び歪み補償方法
US9590567B2 (en) * 2015-07-02 2017-03-07 Xilinx, Inc. Moving mean and magnitude dual path digital predistortion
JP2017050694A (ja) 2015-09-01 2017-03-09 富士通株式会社 無線通信装置及びバースト歪み補正方法
JP7288744B2 (ja) * 2018-07-26 2023-06-08 日本無線株式会社 歪補償装置及び歪補償方法
CN110518455B (zh) * 2019-08-06 2021-01-19 西安交通大学 一种消除外腔可调谐半导体激光器内腔非线性的硬件电路
CN116805868A (zh) * 2023-06-27 2023-09-26 上海合频电子科技有限公司 一种任意波形发生器脉冲波形畸变的实时校正系统及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004112252A (ja) * 2002-09-18 2004-04-08 Hitachi Kokusai Electric Inc バーストエッジ検出回路及び歪補償増幅装置
US20050104758A1 (en) 2003-11-14 2005-05-19 Yasuhito Funyu Distortion compensator
JP2005269043A (ja) * 2004-03-17 2005-09-29 Nippon Telegr & Teleph Corp <Ntt> マルチポート増幅器および歪み補償方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04301950A (ja) 1991-03-28 1992-10-26 Oki Electric Ind Co Ltd 線形化増幅器
JP3560398B2 (ja) 1995-08-31 2004-09-02 富士通株式会社 歪補償を有する増幅器
US5870668A (en) * 1995-08-18 1999-02-09 Fujitsu Limited Amplifier having distortion compensation and base station for radio communication using the same
JP3323715B2 (ja) 1995-11-30 2002-09-09 富士通株式会社 無線装置
US5903823A (en) * 1995-09-19 1999-05-11 Fujitsu Limited Radio apparatus with distortion compensating function
US20030058959A1 (en) * 2001-09-25 2003-03-27 Caly Networks. Combined digital adaptive pre-distorter and pre-equalizer system for modems in link hopping radio networks
JP3917509B2 (ja) * 2002-12-06 2007-05-23 日本電信電話株式会社 非線形歪補償装置
US20040142667A1 (en) * 2003-01-21 2004-07-22 Lochhead Donald Laird Method of correcting distortion in a power amplifier
JP4492246B2 (ja) * 2004-08-02 2010-06-30 富士通株式会社 歪み補償装置
JP4652091B2 (ja) * 2005-03-16 2011-03-16 富士通株式会社 歪補償装置
JP4308163B2 (ja) * 2005-03-22 2009-08-05 富士通株式会社 歪補償装置
JP4845574B2 (ja) * 2005-04-26 2011-12-28 パナソニック株式会社 極座標変調回路、集積回路および無線装置
JP5034319B2 (ja) * 2006-05-26 2012-09-26 富士通株式会社 歪補償装置及び歪補償方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004112252A (ja) * 2002-09-18 2004-04-08 Hitachi Kokusai Electric Inc バーストエッジ検出回路及び歪補償増幅装置
US20050104758A1 (en) 2003-11-14 2005-05-19 Yasuhito Funyu Distortion compensator
JP2005151119A (ja) 2003-11-14 2005-06-09 Fujitsu Ltd 歪補償装置
JP2005269043A (ja) * 2004-03-17 2005-09-29 Nippon Telegr & Teleph Corp <Ntt> マルチポート増幅器および歪み補償方法

Also Published As

Publication number Publication date
CN101647195B (zh) 2013-03-20
WO2008126217A1 (ja) 2008-10-23
JPWO2008126217A1 (ja) 2010-07-22
EP2141800A4 (en) 2011-07-06
EP2141800A1 (en) 2010-01-06
US20100014609A1 (en) 2010-01-21
US7746957B2 (en) 2010-06-29
JP5126220B2 (ja) 2013-01-23
KR20100005018A (ko) 2010-01-13
CN101647195A (zh) 2010-02-10
EP2141800B1 (en) 2012-08-22

Similar Documents

Publication Publication Date Title
KR101098134B1 (ko) 왜곡 보정 제어 장치 및 왜곡 보정 제어 방법
EP2202879B1 (en) A predistortion apparatus and predistortion method
EP1705801B1 (en) Distortion compensation apparatus
JP5742186B2 (ja) 増幅装置
EP2859655B1 (en) Modeling digital predistorter
JP4617265B2 (ja) 歪補償装置及び歪補償方法
JP4863729B2 (ja) 歪補償装置及び歪補償方法
US8000661B2 (en) Communication system with frequency-adaptive predistorter design
EP1446871A1 (en) Digital linearization circuit
JP2015026968A (ja) 歪補償装置および歪補償方法
KR101158167B1 (ko) 진폭 억압 장치 및 신호 송신 장치
JP6209925B2 (ja) 歪補償装置および歪補償方法
KR101099228B1 (ko) 왜곡 보정 제어 장치 및 왜곡 보정 제어 방법
US8712345B2 (en) Distortion compensation device, distortion compensation method, and radio transmitter
JP6207806B2 (ja) 歪補償装置及び歪補償方法
JP2004128833A (ja) 多面イコライザフィルタ付き歪補償装置
JP4755937B2 (ja) 歪補償装置及び歪補償方法
US7816984B2 (en) Lookup table generation method and related device for a predistorter
JP4127116B2 (ja) 非線形歪み補償送信装置および補償データ更新方法
KR100625445B1 (ko) 가변차수 전치왜곡장치 및 그의 제어 방법
JP5004823B2 (ja) 送信装置
JP2006295440A (ja) 歪補償装置および遅延量制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee