KR101158167B1 - 진폭 억압 장치 및 신호 송신 장치 - Google Patents

진폭 억압 장치 및 신호 송신 장치 Download PDF

Info

Publication number
KR101158167B1
KR101158167B1 KR1020090029945A KR20090029945A KR101158167B1 KR 101158167 B1 KR101158167 B1 KR 101158167B1 KR 1020090029945 A KR1020090029945 A KR 1020090029945A KR 20090029945 A KR20090029945 A KR 20090029945A KR 101158167 B1 KR101158167 B1 KR 101158167B1
Authority
KR
South Korea
Prior art keywords
amplitude
signal
circuit
input signal
suppression
Prior art date
Application number
KR1020090029945A
Other languages
English (en)
Other versions
KR20090132493A (ko
Inventor
히로요시 이시카와
하지메 하마다
노부카즈 후다바
유이치 우츠노미야
가즈오 나가타니
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20090132493A publication Critical patent/KR20090132493A/ko
Application granted granted Critical
Publication of KR101158167B1 publication Critical patent/KR101158167B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2614—Peak power aspects
    • H04L27/2623—Reduction thereof by clipping
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/62—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for providing a predistortion of the signal in the transmitter and corresponding correction in the receiver, e.g. for improving the signal/noise ratio

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)
  • Dc Digital Transmission (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

본 발명은 신호의 지연이나 버퍼 용량의 증가를 억제하여 신호의 피크 성분을 억압할 수 있는 진폭 억압 장치 및 신호 송신 장치를 제공하는 것을 목적으로 한다.
입력 신호의 진폭이 소정의 임계값에 도달한 시점에서의 진폭의 미분값을 구하는 미분 회로와, 미분 회로에서 구해진 미분값에 기초하여 입력 신호의 진폭을 억압하는 진폭 억압 회로를 포함한다. 입력 신호가 소정의 임계값에 도달한 시점에서의 진폭의 미분값에 기초하여 피크 억압의 필요성이나, 피크 성분을 억압하는 정도를 미리 예측함으로써, 입력 신호의 진폭이 피크에 도달할 때까지 대기하는 시간을 생략할 수 있어 신호의 지연을 경감시킬 수 있다.

Description

진폭 억압 장치 및 신호 송신 장치{AMPLITUDE SUPPRESSING APPARATUS AND SIGNAL TRANSMITTING APPARATUS}
본 발명은 입력 신호의 진폭을 억압하는 진폭 억압 장치 및 신호를 송신하는 신호 송신 장치에 관한 것이다.
최근, 휴대전화기 및 기지국 등을 포함한 이동 통신 시스템에서는, OFDM(Orthogonal Frequency Division Multiplex; 직교 주파수 분할 다중) 등을 적용하여, 복수의 캐리어 신호를 합성하고 송신하는 멀티 캐리어 방식이 적용되고 있다. 이 멀티 캐리어 방식에서는, 각 캐리어 신호의 위상이 겹치는 타이밍에서 합성 신호에 높은 피크 성분이 발생한다. 이 때문에, 멀티 캐리어 신호를 송신하는 송신 장치에서는, 미리 신호의 피크 성분을 억압하고 나서 신호를 증폭기에 공급함으로써, 증폭기를 포화 전력 근처에서 동작시켜 전력의 이용 효율을 높이는 것이 행해지고 있다.
신호의 피크 성분을 억압하는 기술로서는, 진폭이 임계값보다도 큰 신호 부분을 임계값으로 클리핑하는 하드 클립법(hard clip method)이나, 피크 성분이 임계값 이하가 되도록 신호에 계수를 곱하는 창함수법(window funcion method) 등이 알려져 있다.
도 1은 하드 클립법에 의한 피크 억압의 개념을 도시한 도면이고, 도 2는 도 1에 도시된 피크 억압 방법을 실현하기 위한 회로 구성도이다.
도 2에 도시된 하드 클립부(11)에 피크 억압 전의 원래의 신호 A가 입력되면, 그 신호 A의 진폭|x(t)|이 산출되어 진폭|x(t)|과 억압 목표값 A가 비교된다. 신호 A의 진폭|x(t)|이 억압 목표값 A보다도 작은 경우에는, 지연 회로로부터 송신된 신호 A에 「1」이 승산되고, 신호 A의 진폭|x(t)|이 억압 목표값 A 이상인 경우에는 지연 회로로부터 송신된 신호 A에 보정량 A/|x(t)|가 승산된다. 그 결과, 피 크 억압 전의 원래의 신호 A 중, 진폭이 억압 목표값 A를 초과한 부분이 억압 목표값 A로 클리핑되어 신호 A의 피크 성분이 억압된 신호 B가 생성된다.
이 하드 클립법은 단순한 회로 구성으로 신호의 피크 성분을 용이하게 억압할 수 있다고 하는 이점이 있지만, 신호에 불필요한 고주파 성분이 생기게 되어 대역 밖으로 불필요한 파를 발생시키게 된다고 하는 문제가 있다. 이 때문에, 하드 클립법에 의해 피크 억압된 신호 B의 고주파 성분을 필터링법에 의해 차단하게 된다.
도 2에 도시된 필터링 회로(12)에 입력된 신호 B는 복수의 필터 계수(C1, C2, …, Cn)가 승산되고, 이들이 가산됨으로써 고주파 성분이 제거되어 신호 C가 생성된다.
이와 같이, 하드 클립법과 필터링법을 병용함으로써, 불필요한 파의 발생을 경감시켜 신호의 피크 성분을 억압할 수 있다. 그러나, 불필요한 주파수 성분을 제거하여 송신 신호 대역 성분을 정밀도 좋게 추출한 신호 C를 생성하기 위해서는 다 차원의 필터링 회로(1B)를 준비할 필요가 있어서, 회로 규모나 처리 시간이 증가하게 되는 문제가 있다.
회로 규모의 증대를 억제하여 신호의 피크 성분을 억압하는 방법으로서, 창함수법이 널리 이용되게 되었다(예컨대, 특허 문헌 1 및 특허 문헌 2 참조).
도 3은 창함수법에 의한 피크 억압의 개념을 도시한 도면이며, 도 4는 도 3에 도시된 피크 억압 방법을 실현하기 위한 회로 구성도이다.
도 4에 도시된 창함수 회로에 입력된 피크 억압 전의 원래의 신호 A는 진폭 산출부(21)로 전송되어 진폭이 산출되고, 그 진폭값이 피크 위치 검출부(22)로 전송된다. 피크 위치 검출부(22)에서는, 진폭값의 가상의 최대값과 새롭게 전송된 진폭값을 비교하는 처리가 반복됨으로써, 최종적으로 신호 A의 피크 위치가 검출되고, 또한, 산출된 피크 위치에 있어서의 진폭과 억압 목표값 A에 기초하여 피크 억압량이 산출된다. 억압 신호 발생부(23)에서는, 창데이터용 메모리(23A)에 미리 기억되어 있는 복수의 창계수 중에서 산출된 피크 억압량에 따른 창계수가 선택되고, 승산부(25)에서는, 지연부(24)로부터 전송된 신호 A에 선택된 창계수가 승산됨으로써, 피크 성분이 억압된 신호 D가 생성된다.
[특허 문헌 1] 일본 특허 공개 제2005-20505호 공보
[특허 문헌 2] 일본 특허 공개 제2007-194825호 홍보
그러나, 도 3 및 도 4에 도시된 방법에서는, 원래의 신호 A의 피크 위치가 검출되고 나서 피크 억압이 시작되기 때문에, 신호의 지연량이 증가하거나, 피크 억압 처리용 버퍼의 용량이 증가하게 되는 문제가 있다.
상기 사정을 감안하여 본 건에 개시된 진폭 억압 장치 및 신호 송신 장치의 과제는 신호의 지연이나 버퍼 용량의 증가를 억제하여 신호의 피크 성분을 억압하는 것에 있다.
본 건에 개시된 진폭 억압 장치의 기본 형태는,
입력 신호의 진폭이 소정의 임계값에 도달한 시점에서의 진폭의 미분값을 구하는 미분 회로와,
미분 회로에서 구해진 미분값에 기초하여 입력 신호의 진폭을 억압하는 진폭 억압 회로를 포함한 것을 특징으로 한다.
입력 신호가 소정의 임계값에 도달한 시점에서의 진폭의 미분값이 플러스인 경우, 입력 신호의 진폭은 임계값을 초과하여 상승하고, 그 이외의 경우에는, 입력 신호의 진폭은 더 상승하지는 않는다고 생각된다. 이와 같이, 입력 신호가 소정의 임계값에 도달한 시점에서의 진폭의 미분값에 의해 피크 억압의 필요성이나, 피크 성분을 억압하는 정도를 미리 예측할 수 있다.
이 진폭 억압 장치의 기본 형태에 따르면, 입력 신호의 진폭이 소정의 임계 값에 도달한 시점에서의 진폭의 미분값에 기초하여 입력 신호의 진폭이 억압된다. 이 때문에, 입력 신호의 진폭이 피크에 도달할 때까지 대기하는 시간을 생략할 수 있어 처리를 고속화할 수 있다.
또한, 본 건에 개시된 신호 송신 장치의 제1 기본 형태는,
입력 신호의 진폭이 소정의 임계값에 도달한 시점에서의 진폭의 미분값을 구하는 미분 회로와,
미분 회로에서 구해진 미분값에 기초하여 입력 신호의 진폭의 피크를 대기하지 않고 입력 신호의 진폭을 억압하는 진폭 억압 회로와,
진폭 억압 회로에 의해 진폭이 억압된 신호를 송신하는 송신 회로를 포함한 것을 특징으로 한다.
이 신호 송신 장치의 제1 기본 형태에 따르면, 입력 신호의 진폭의 피크를 대기하지 않고 진폭을 억압할 수 있어 신호의 지연을 경감시킬 수 있다.
또한, 본 건에 개시된 신호 송신 장치의 제2 기본 형태는,
입력 신호를 증폭하는 증폭 회로와,
증폭 회로의 전단에 배치되고, 증폭 회로로부터 왜곡이 저감된 신호가 출력되도록 입력 신호를 보정하여 증폭 회로에 공급하는 왜곡 보상 회로와,
입력 신호의 진폭을 억압하는 진폭 억압 회로를 포함하고,
상기 왜곡 보상 회로는,
입력 신호 유래의 제1 신호와 증폭 회로의 출력 신호 유래의 제2 신호의 차분을 구하는 차분 연산부와,
입력 신호의 진폭의 미분값을 구하는 미분 연산부와,
차분 연산부에 의해 구해진 차분과 미분 연산부에 의해 구해진 미분값을 포함한 모니터값에 따라 입력 신호를 보정하는 보정부를 포함하며,
진폭 억압 회로는, 미분 연산부에서 구해진 미분값 중 입력 신호의 진폭이 소정의 임계값에 도달한 시점에서의 미분값에 기초하여 입력 신호의 진폭의 피크를 대기하지 않고 입력 신호의 진폭을 억압하여 차분 연산부에 제1 신호로서 공급하는 것을 특징으로 한다.
통상, 신호 송신 장치에는 신호를 증폭하는 증폭 회로와, 증폭 회로로부터 출력되는 신호의 비선형 왜곡을 저감하는 왜곡 보상 회로가 탑재되어 있는 것이 일반적이다. 이 왜곡 보상 회로는, 입력 신호 유래의 제1 신호와 증폭 회로의 출력 신호 유래의 제2 신호의 차분과, 입력 신호의 진폭 및 미분값을 사용하여 출력 신호의 비선형 왜곡이 저감되도록 입력 신호를 보정하는 것이다.
이 신호 송신 장치의 제2 기본 형태에 따르면, 왜곡 보상 회로에서 산출된 입력 신호의 진폭이나 미분값이 진폭 억압 회로에서도 유용되기 때문에, 회로 규모의 대형화를 억제할 수 있어 신호의 지연을 경감시킬 수 있다.
이상 설명한 바와 같이, 본 건에 개시된 진폭 억압 장치 및 신호 송신 장치에 따르면, 신호의 지연량이나 버퍼 용량의 증가를 억제하여 신호의 피크 성분을 억압할 수 있다.
이하, 도면을 참조하여 상기 설명한 기본 형태에 대한 구체적인 실시 형태를 설명한다.
도 5는 전술한 진폭 억압 장치 및 신호 송신 장치의 일 실시 형태인 신호 송신 장치의 개략 구성도이다.
도 5에 도시된 바와 같이, 신호 송신 장치(100)는 송신 신호를 생성하는 신호 생성부(110)와, 신호의 진폭을 억압하는 피크 억압부(120)와, 디지털 신호를 아날로그 신호로 변환하는 D/A 변환부(141)와, 신호를 증폭하는 신호 증폭부(170)와, 아날로그 신호를 디지털 신호로 변환하는 A/D 변환부(142)와, 피크 억압부(120)로부터 입력된 입력 신호를 지연시켜 차분 산출부(160)로 전송하는 지연부(150)와, 지연부(150)로부터의 입력 신호와 신호 증폭부(170)로부터의 출력 신호의 차분을 산출하는 차분 산출부(160)와, 입력 신호와 차분에 기초하여 신호 증폭부(170)로부터 비선형 왜곡이 저감된 출력 신호가 출력되도록 입력 신호를 보정하는 왜곡 보상부(130)와, 신호 증폭부(170)로부터의 출력 신호를 안테나(190)를 사용하여 송신하는 신호 송신부(180)를 구비하고 있다. 신호 송신부(180)는 전술한 송신 회로의 일례에 해당한다.
신호 생성부(110)에서는, 복수의 캐리어 신호가 합성되어 송신 신호가 생성된다. 이 송신 신호는 복수의 캐리어 신호 각각의 위상이 겹친 타이밍에서 높은 피크 성분이 발생하고 있고, 이 송신 신호를 이대로 신호 증폭부(170)에서 증폭하고자 하면, 전력 효율이 저하하게 되는 문제가 있다. 이 때문에, 생성된 송신 신호는 피크 억압부(120)로 전송되어 신호의 진폭이 억압된다. 피크 억압부(120)의 구성 및 피크 억압 방법에 대해서는 나중에 상세히 설명한다.
피크 억압부(120)에서 신호의 진폭이 억압된 신호(이하에서는, 이 송신 신호를 입력 신호라고 칭함)는 왜곡 보상부(130)와 지연부(150)로 전송된다.
왜곡 보상부(130)로 전송된 입력 신호는 D/A 변환부(141)에서 아날로그 변환되고, 신호 증폭부(170)에서 증폭된다. 신호 증폭부(170)에서 증폭된 신호(이하에서는, 이 송신 신호를 출력 신호라 칭함)는 피드백 신호로서 A/D 변환부(142)로 전송되어 디지털 변환된 후에 차분 산출부(160)로 전송된다.
차분 산출부(160)에는 출력 신호가 전송되는 타이밍에서 지연부(150)를 통해 입력 신호도 전송된다. 차분 산출부(160)에서 입력 신호와 출력 신호의 차분이 산출되면, 그 차분이 왜곡 보상부(130)로 전송된다.
왜곡 보상부(130)에서는 피크 억압부(120)로부터 전송된 입력 신호와, 차분 산출부(160)로부터 전송된 차분에 기초하여 신호 증폭부(170)로부터 출력되는 출력 신호의 비선형 왜곡이 저감되도록 입력 신호가 보정된다. 보정 후의 입력 신호가 아날로그 변환되어 신호 증폭부(170)로 전송되고, 신호 증폭부(170)에서 증폭된 후, 신호 송신부(180)에 의해 안테나(190)를 통해 송신된다.
신호 송신 장치(100)는 기본적으로는 이상과 같이 구성되어 있다.
계속해서, 피크 억압부(120)의 구성 및 피크 억압 방법에 대해서 상세히 설명한다.
도 6은 피크 억압부(120)의 개략적인 구성도이다.
피크 억압부(120)에는 신호의 진폭값을 산출하는 진폭 산출부(122)와, 신호 의 진폭의 미분값을 산출하여 계수 선택부(125)로 전송하는 1차 미분 산출부(124)와, 1차 미분 산출부(124)의 연산에 따른 지연에 맞추어 진폭값을 계수 선택부(125)로 전송하는 지연부(123)와, 신호의 진폭의 억압 정도가 서로 다른 복수의 창계수가 기억된 메모리(126)와, 창계수를 선택하여 연산부(127)로 전송하는 계수 선택부(125)와, 계수 연산부(125) 등의 연산에 따른 지연에 맞추어 신호를 연산부(127)로 전송하는 지연부(121)와, 신호에 억압 계수를 승산하는 연산부(127)를 포함하고 있다. 1차 미분 산출부(124)는 전술한 미분 회로의 일례에 해당하고, 메모리(126)는 전술한 계수 기억부의 일례에 해당하며, 계수 선택부(125)와 연산부(127)를 합한 것은 전술한 진폭 억압 회로의 일례에 해당한다.
도 7은 도 6에 도시된 피크 억압부(120)에 있어서의 피크 억압 방법의 개념도이다.
도 7에서는, 횡축에 시간이 대응되고, 종축에 신호의 진폭이 대응되어 있으며, 신호 A는 피크 억압 전의 원래의 송신 신호를 나타내고 있고, 신호 B는 피크 억압 후의 신호를 나타내고 있다.
도 5에 도시된 신호 생성부(110)에서 생성된 송신 신호 A는 도 6에 도시된 지연부(121)와 진폭 산출부(122)로 전송된다. 진폭 산출부(122)에서는 송신 신호 A의 진폭이 산출되며, 1차 미분 산출부(124)에서는 송신 신호의 진폭의 미분값이 산출된다. 1차 미분 산출부(124)에서 산출된 미분값은 계수 선택부(125)로 전송되고, 진폭 산출부(122)에서 산출된 진폭값은 지연부(123)에 의해 미분값의 연산 지연에 맞춘 타이밍에 계수 선택부(125)로 전송된다.
메모리(126)에는 신호의 진폭의 미분값과, 창계수가 대응되어 보존되고 있다. 본 실시 형태에 있어서는, 송신 신호 A의 주파수가 클수록 피크 억압이 행해지는 시간이 짧고, 주파수가 작을수록 피크 억압이 행해지는 시간이 길게 설정되어 있으며, 신호의 진폭의 미분값이 클수록 진폭의 억제 정도가 큰 창계수가 대응되고 있다.
계수 선택부(125)에서는, 지연부(123)로부터 전송된 진폭값과 1차 미분 산출부(124)에서 전송된 미분값에 따라 메모리(126)에 기억된 복수의 창계수로부터 하나의 창계수가 선택되어 연산부(127)로 전송된다. 본 실시 형태에서는, 송신 신호의 진폭값이 억압 목표값 A보다도 작은 경우에는, 송신 신호의 진폭의 미분값에 상관없이 송신 신호의 진폭을 억압하지 않는 계수 「1」이 선택되고, 송신 신호의 진폭값이 억압 목표값 A 이상인 경우, 송신 신호의 진폭의 미분값과 대응된 창계수가 선택된다. 즉, 송신 신호의 진폭의 미분값이 클수록 송신 신호의 진폭의 억압 정도가 큰 창계수가 선택된다.
여기서, 전술한 진폭 억압 장치의 기본 형태에 대하여, 입력 신호의 진폭의 억압 레벨이 다른 복수의 억압 계수를, 미분 회로에서 구해지는 미분값에 대응시켜 기억해 두는 계수 기억부를 더 포함하고,
상기 진폭 억압 회로는 계수 기억부에 기억되어 있는 복수의 억압 계수 중 미분 회로에서 구해진 미분값에 따른 억압 계수를 이용하여 입력 신호의 진폭을 억압하는 것인 응용 형태는 바람직하다.
입력 신호의 진폭의 억압 레벨이 다른 복수의 억압 계수를 미리 기억시켜 두 고, 신호의 진폭의 미분값에 따른 억압 계수를 선택함으로써, 회로의 복잡화나 처리 속도의 증가를 억제하여 신호의 진폭을 억압할 수 있다.
또한, 전술한 진폭 억압 장치의 기본 형태에 대하여, 진폭 억제 회로는, 입력 신호의 주파수에 따른 시간 폭의 시간 영역에 대해서만 입력 신호의 진폭을 억압하는 것인 응용 형태는 바람직하다.
입력 신호의 주파수에 따른 시간 폭의 시간 영역에 대해서만 입력 신호의 진폭을 억압함으로써, 입력 신호의 피크 성분을 검출하지 않고 진폭 억압 시간을 결정할 수 있고, 진폭이 높은 신호 부분만을 정밀도 좋게 억압할 수 있다.
연산부(127)에서는, 지연부(121)로부터 전송된 송신 신호에 대하여, 계수 선택부(125)로부터 전송된 창계수를 포함하는 창함수식을 이용한 연산이 행해짐으로써, 송신 신호의 진폭이 억압된다.
또한, 전술한 진폭 억압 장치의 기본 형태에 대하여, 상기 진폭 억압 회로는, 연산식을 이용한 연산을 행함으로써, 입력 신호의 진폭을 억압하는 것이라고 하는 응용 형태는 바람직하며, 입력 신호의 진폭의 억압 레벨이 다른 복수의 억압 계수를, 미분 회로에서 구해진 미분값에 대응시켜 기억해 두는 계수 기억부를 포함하고,
상기 진폭 억압 회로는 계수 기억부에 기억되어 있는 복수의 억압 계수 중 미분 회로에서 구해진 미분값에 따른 억압 계수를 포함하는 연산식을 이용한 연산을 행하는 것인 응용 형태는 보다 바람직하다.
신호의 진폭의 미분값에 따라 연산식의 계수가 선택됨으로써, 신호의 진폭을 미세하게 조정하여 억압할 수 있다.
도 7에 도시된 예에서는, 송신 신호 A의 진폭이 억압 목표값 A보다도 작은 시간 t0에서는, 진폭의 억압이 행해지지 않고 송신 신호 A의 파형이 유지된다. 또한, 송신 신호 A의 진폭이 억압 목표값 A를 초과한 시간 t1, t2에서는, 1차 미분값이 거의 「0」인 시간 t1에 있어서는 진폭의 억압이 행해지지 않고 1차 미분값이 큰 시간 t2에서는, 그 1차 미분값에 따른 억압 정도의 창계수가 선택되며, 선택된 창계수를 사용하여 송신 신호 A의 진폭이 억압 목표값 A로 억압된다.
어느 시점에서 신호의 진폭의 1차 미분값이 작은 경우, 그 신호의 진폭은 더 크게는 상승하지 않고, 신호의 진폭의 1차 미분값이 큰 경우, 그 신호의 진폭은 크게 상승하는 것을 알 수 있다. 본 실시 형태에 있어서는, 신호의 진폭의 1차 미분값에 따라 송신 신호의 억압 처리의 유무 또는 억압 정도가 결정되기 때문에, 송신 신호의 피크 성분이 검출되는 것을 대기하지 않고 피크 억압 처리를 개시할 수 있어 신호의 지연을 경감시킬 수 있다.
또한, 함수를 사용하여 진폭을 억압하는 경우, 억압량이 커질수록 신호의 주파수 대역 밖으로 불필요한 파가 발생되게 되는 경향이 있다. 송신 신호의 진폭의 1차 미분값에 따라 창계수를 선택하고, 추가로, 그 창계수를, 1차 미분값이 큰 신호 부분에 대해서는 완만하게 진폭을 억압하도록 보정함으로써, 불필요한 파의 성분을 경감시킬 수 있다.
이상과 같이, 본 실시 형태에 따르면, 신호의 지연량의 증가를 억제하여 신호의 피크 성분을 정밀도 좋게 억압할 수 있고, 신호 증폭부(170)의 소비 전력을 억제할 수 있다.
이상으로, 제1 실시 형태의 설명을 종료하고, 제2 실시 형태에 대해서 설명한다. 제2 실시 형태는 신호의 진폭을 억압하는 방법이 제1 실시 형태와는 다르지만, 피크 억압부 이외의 구성은 제1 실시 형태와 거의 동일하기 때문에, 제1 실시 형태와 동일한 요소에 대해서는 동일한 부호를 붙여 설명을 생략하고, 다른 점에 대해서만 설명한다.
도 8은 제2 실시 형태에 있어서의 피크 억압부(300)의 개략적인 구성도이다.
피크 억압부(300)에는 신호의 진폭이 억압 개시값 A2보다도 큰지 여부를 판정하는 진폭 판정부(310)와, 신호의 진폭을 억압 개시값 A2로 클리핑하는 제2 하드클리핑부(320)와, 신호의 진폭을 억압 목표값 A1으로 클리핑하는 제1 하드 클리핑부(330)와, 신호의 진폭의 미분값을 산출하는 1차 미분 산출부(340)에 부가하여 4개의 승산부(361, 362, 364, 366), 3개의 가산부(363, 365, 367) 및 셀렉터(350)가 구비되어 있다.
피크 억압부(300)에 전송된 송신 신호 x(t)는 진폭 판정부(310)로 전송된다.
송신 신호 x(t)의 진폭|x(t)|이 억압 개시값 A2 이하인 경우, 송신 신호는 피크 억압이 행해지지 않고, 셀렉터(350)를 통해 그대로 후단의 왜곡 보상부(130) 등으로 전송된다.
송신 신호 x(t)의 진폭|x(t)|이 억압 개시값 A2보다도 큰 경우, 승산부(362)에서, 제1 하드 클립핑부(330)에 의해 억압 목표값 A1로 클리핑된 신호와, 원래의 송신 신호 x(t)를 진폭|x(t)|으로 제산한 신호가 승산되어 제1 신호가 생성되고, 승산부(361)에서, 제2 하드 클립핑부(320)에 의해 억압 개시값 A2로 클리핑된 신호와, 원래의 송신 신호 x(t)를 진폭|x(t)|으로 제산한 신호가 승산되어 제2 신호가 생성된다. 또한, 1차 미분 산출부(340)에서 송신 신호 x(t)의 1차 미분값이 산출되고, 승산부(366)에서 1차 미분값에 계수(α)가 승산된 후, 가산부(367)에서 「1」이 가산되어 제3 신호가 생성된다. 또한, 가산부(363)에 의해 제1 신호로부터 제2 신호가 감산되고, 감산된 신호와 제3 신호의 역수가 승산부(364)에 의해 승산되며, 가산부(365)에 의해 제2 신호가 가산됨으로써, 진폭이 억압된 새로운 신호가 생성된다.
하기 수학식 1은 도 8에 도시된 피크 억압부(300)에 있어서 행해지는 연산식을 나타내는 것으로서, 도 9는 도 8에 도시된 피크 억압부(300)에 있어서의 피크 억압 방법의 개념도이다.
Figure 112009023113339-pat00012
도 9에서는, 횡축에 시간이 대응되고, 종축에 신호의 진폭이 대응되고 있으며, 신호 A는 피크 억압 전의 원래의 송신 신호를 나타내고 있고, 신호 B는 피크 억압 후의 신호를 나타내고 있다. 도 9에 도시된 바와 같이, 도 8의 피크 억압부(300)에 따르면, 송신 신호 x(t)의 진폭|x(t)|이 억압 개시값 A2를 초과한 부분 에 대해서만, 진폭이 억압 목표값 A1 이하가 되도록 억압되어 있다.
여기서, 전술한 진폭 억압 장치의 기본 형태에 대하여, 진폭 억압 회로는 입력 신호의 진폭이 임계값을 초과한 시간 영역에 대해서만 입력 신호의 진폭을 억압하는 것인 응용 형태는 바람직하다.
신호의 진폭이 임계값을 초과한 시간 영역에 대해서만 신호의 진폭을 억압함으로써, 원래의 신호를 가능한 한 유지하여 증폭 회로의 전력 효율을 높일 수 있다.
이와 같이, 수학식 1에 따라 송신 신호에 연산 처리를 행함으로써, 진폭이 억압 개시값 A2를 초과한 부분에 대해서만 진폭에 따른 정도로 정밀도 좋게 신호의 진폭을 억압 목표값 A1 이하로 억압할 수 있다.
이상으로, 제2 실시 형태의 설명을 종료하고, 제3 실시 형태에 대해서 설명한다. 제3 실시 형태는 피크 억압부가 배치되어 있는 위치가 제1 실시 형태와는 다르다. 이하에서는, 제1 실시 형태와 동일한 요소에 대해서는 동일한 부호를 붙여 설명을 생략하고, 다른 점에 대해서만 설명한다.
도 10은 제3 실시 형태의 신호 송신 장치의 개략 구성도이다.
도 10에 도시된 바와 같이, 신호 송신 장치(100')는 도 5에 도시된 제1 실시 형태의 신호 송신 장치(100)와 마찬가지로 신호 생성부(110), D/A 변환부(141), 신호 증폭부(170), A/D 변환부(142), 신호 송신부(180)를 포함하고 있고, 추가로, 도 6에 도시된 제1 실시 형태의 피크 억압부(120)의 계수 선택부(125)와 연산부(127)로 구성된 피크 억압부(120') 및 지연부(150)와 차분 산출부(160)와 진폭 산출 부(131)와 1차 미분 산출부(132)와 적응 왜곡 보상부(133)로 구성되는 왜곡 보상부(130')도 포함하고 있다. 신호 증폭부(170)는 전술한 증폭 회로의 일례에 해당하고, 왜곡 보상부(130')는 전술한 왜곡 보상 회로의 일례에 해당한다. 또한, 1차 미분 산출부(132)는 전술한 미분 연산부의 일례에 해당하고, 차분 산출부(160)는 전술한 차분 연산부의 일례에 해당하며, 적응 왜곡 보상부(133)는 전술한 보정부의 일례에 해당한다.
신호 생성부(110)에서 생성된 송신 신호는 진폭 산출부(131)에서 진폭이 산출되고, 1차 미분 산출부(132)에서 진폭의 미분값이 산출된다. 산출된 진폭 및 1차 미분값은 적응 왜곡 보상부(133)로 전송되고, 피크 억압부(120')로도 전송된다.
차분 산출부(160)에서는, 신호 증폭부(170)에서 증폭된 신호의 피드백 신호와, 피크 억압부(120')로부터 공급되는 송신 신호와의 차분이 산출되어 적응 왜곡 보상부(133)로 전송된다.
적응 왜곡 보상부(133)에서는, 진폭 산출부(131)에서 산출된 진폭, 1차 미분 산출부(132)에서 산출된 미분값 및 차분 산출부(160)에서 산출된 차분을 사용하여 소정의 적응 알고리즘에 따라 왜곡 보상 처리가 행해진다. 즉, 송신 신호의 진폭과 1차 미분값에 기초하여 신호 증폭부(170)의 입출력 특성이 왜곡되는 비선형 왜곡이 보정되고, 히스테리시스 감소에 의해 발생하는 왜곡(메모리 효과)이 1차 미분값에 기초하여 보정된다. 적응 왜곡 보상부(133)에서 왜곡 보상이 행해진 입력 신호는 신호 증폭기(170)로 전송되어 증폭된 후에 송신된다.
또한, 피크 억압부(120')에서는 진폭 산출부(131)로부터 전송된 진폭 및 1차 미분 산출부(132)로부터 전송된 미분값에 기초하여 메모리(126)에 보존되어 있는 창계수가 선택되며, 선택된 창계수를 사용하여 송신 신호의 진폭이 억압된다.
이와 같이, 왜곡 보상 회로의 피드백 루프 내에 피크 억압 회로를 내장함으로써, 왜곡 보상 회로에서 산출된 입력 신호의 진폭이나 미분값을 피크 억압 회로에서도 유용할 수 있어 회로 규모의 대형화를 억제할 수 있고, 신호의 지연을 경감시킬 수 있다.
여기서, 상기에서는, 신호의 진폭의 미분값에 기초하여 진폭의 억제 정도를 바꾸는 예에 대해서 설명하였지만, 신호의 진폭의 미분값에 기초하여 진폭 억제 처리의 실행 유무만을 결정하고, 종래의 진폭 억제 처리를 실행하는 것이어도 좋다.
도 1은 하드 클립법에 의한 피크 억압의 개념을 도시한 도면이다.
도 2는 도 1에 도시된 피크 억압 방법을 실현하기 위한 회로 구성도이다.
도 3은 창함수법에 의한 피크 억압의 개념을 도시한 도면이다.
도 4는 도 3에 도시된 피크 억압 방법을 실현하기 위한 회로 구성도이다.
도 5는 전술한 진폭 억압 장치 및 신호 송신 장치의 일 실시 형태인 신호 송신 장치의 개략 구성도이다.
도 6은 피크 억압부의 개략적인 구성도이다.
도 7은 도 6에 도시된 피크 억압부에서의 피크 억압 방법의 개념도이다.
도 8은 제2 실시 형태에서의 피크 억압부의 개략적인 구성도이다.
도 9는 도 8에 도시된 피크 억압부에서의 피크 억압 방법의 개념도이다.
도 10은 제3 실시 형태의 신호 송신 장치의 개략 구성도이다.
〈도면의 주요 부분에 대한 부호의 설명〉
100 : 신호 송신 장치
110 : 신호 생성부
120 : 피크 억압부
121, 123, 150 : 지연부
122, 131 : 진폭 산출부
124, 132 : 1차 미분 산출부
125 : 계수 선택부
126 : 메모리
127 : 연산부
130 : 왜곡 보상부
141 : D/A 변환부
142 : A/D 변환부
160 : 차분 산출부
170 : 신호 증폭부
180 : 신호 송신부
190 : 안테나

Claims (7)

  1. 입력 신호의 진폭의 피크를 기다리지 않고, 입력 신호의 진폭이 소정의 임계값에 도달한 시점에서의 이 진폭의 미분값을 구하는 미분 회로와,
    상기 미분 회로에서 구해진 미분값에 기초하여 상기 입력 신호의 진폭을 억압하는 진폭 억압 회로를 포함한 것을 특징으로 하는 진폭 억압 장치.
  2. 제1항에 있어서, 상기 진폭 억압 회로는 상기 입력 신호의 진폭이 상기 임계값을 초과한 시간 영역에 대해서, 이 입력 신호의 진폭을 억압하는 것을 특징으로 하는 진폭 억압 장치.
  3. 제1항에 있어서, 상기 진폭 억압 회로는 상기 입력 신호의 주파수에 따른 시간 폭의 시간 영역에 대해서, 상기 입력 신호의 진폭을 억압하는 것을 특징으로 하는 진폭 억압 장치.
  4. 제1항 또는 제2항에 있어서, 상기 입력 신호의 진폭의 억압 레벨이 다른 복수의 억압 계수를, 상기 미분 회로에서 구해진 미분값에 대응시켜 기억해 두는 계수 기억부를 포함하고,
    상기 진폭 억압 회로는, 상기 계수 기억부에 기억되어 있는 복수의 억압 계수 중 상기 미분 회로에서 구해진 미분값에 따른 억압 계수를 이용하여 입력 신호 의 진폭을 억압하는 것을 특징으로 하는 진폭 억압 장치.
  5. 제1항 또는 제2항에 있어서, 상기 입력 신호의 진폭의 억압 레벨이 다른 복수의 억압 계수를, 상기 미분 회로에서 구해진 미분값에 대응시켜 기억해 두는 계수 기억부를 포함하고,
    상기 진폭 억압 회로는 상기 계수 기억부에 기억되어 있는 복수의 억압 계수 중 상기 미분 회로에서 구해진 미분값에 따른 억압 계수를 포함하는 연산식을 이용한 연산을 행하는 것을 특징으로 하는 진폭 억압 장치.
  6. 입력 신호의 진폭의 피크를 기다리지 않고, 입력 신호의 진폭이 소정의 임계값에 도달한 시점에서의 이 진폭의 미분값을 구하는 미분 회로와,
    상기 미분 회로에서 구해진 미분값에 기초하여 상기 입력 신호의 진폭의 피크를 기다리지 않고 이 입력 신호의 진폭을 억압하는 진폭 억압 회로와,
    상기 진폭 억압 회로에 의해 진폭이 억압된 신호를 송신하는 송신 회로를 포함한 것을 특징으로 하는 신호 송신 장치.
  7. 입력 신호를 증폭하는 증폭 회로와,
    상기 증폭 회로의 전단(前段)에 배치되고, 이 증폭 회로로부터 왜곡이 저감된 신호가 출력되도록 상기 입력 신호를 보정하여 이 증폭 회로에 공급하는 왜곡 보상 회로와,
    상기 입력 신호의 진폭을 억압하는 진폭 억압 회로를 포함하며,
    상기 왜곡 보상 회로는,
    상기 진폭 억압 회로의 출력 신호인 제1 신호와 상기 증폭 회로의 출력 신호인 제2 신호와의 차분을 구하는 차분 연산부와,
    상기 입력 신호의 진폭의 미분값을 구하는 미분 연산부와,
    상기 차분 연산부에 의해 구해진 차분과 상기 미분 연산부에 의해 구해진 미분값을 포함한 모니터값에 따라 상기 입력 신호를 보정하는 보정부를 포함하고,
    상기 진폭 억압 회로는, 상기 미분 연산부에서 구해진 미분값 중 상기 입력 신호의 진폭이 소정의 임계값에 도달한 시점에서의 미분값에 기초하여 상기 입력 신호의 진폭의 피크를 기다리지 않고 상기 입력 신호의 진폭을 억압하여 상기 차분 연산부에 상기 제1 신호로서 공급하는 것을 특징으로 하는 신호 송신 장치.
KR1020090029945A 2008-06-19 2009-04-07 진폭 억압 장치 및 신호 송신 장치 KR101158167B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-160183 2008-06-19
JP2008160183A JP5125797B2 (ja) 2008-06-19 2008-06-19 振幅抑圧装置および信号送信装置

Publications (2)

Publication Number Publication Date
KR20090132493A KR20090132493A (ko) 2009-12-30
KR101158167B1 true KR101158167B1 (ko) 2012-06-19

Family

ID=41226196

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090029945A KR101158167B1 (ko) 2008-06-19 2009-04-07 진폭 억압 장치 및 신호 송신 장치

Country Status (5)

Country Link
US (1) US8520770B2 (ko)
EP (1) EP2136524B1 (ko)
JP (1) JP5125797B2 (ko)
KR (1) KR101158167B1 (ko)
CN (1) CN101610232B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7769096B2 (en) * 2006-11-22 2010-08-03 Trellis Phase Communications, Lp QM-CPM modems with higher order signaling
WO2012065207A1 (en) * 2010-11-19 2012-05-24 Commonwealth Scientific And Industrial Research Organisation Peak-to-average power ratio reduction for wireless communication systems
JP5742754B2 (ja) * 2012-03-06 2015-07-01 アイコム株式会社 通信機および通信方法
JP6526448B2 (ja) * 2015-03-05 2019-06-05 富士通株式会社 ピーク抑圧装置およびピーク抑圧方法
US10044543B2 (en) * 2015-07-30 2018-08-07 Futurewei Technologies, Inc. Reducing crest factors
CN106936387B (zh) * 2017-03-24 2020-02-14 合肥工业大学 正余弦测量信号的修正模块及其方法
CN109274345B (zh) * 2018-11-14 2023-11-03 上海艾为电子技术股份有限公司 一种信号处理方法、装置和系统
EP3716559B1 (en) * 2019-03-25 2023-08-30 Shenzhen Goodix Technology Co., Ltd. Method for reduction of signal peak to average power of an input signal of a transmitter device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030013238A (ko) * 2001-08-07 2003-02-14 가부시키가이샤 히다치 고쿠사이 덴키 피드 포워드 방식 왜곡 보상 증폭 장치 및 어댑티브프리디스토션 방식 왜곡 보상 증폭 장치
KR20060125520A (ko) * 2005-06-01 2006-12-06 소니 가부시끼 가이샤 디지털 신호 처리 장치 및 디지털 신호 처리 방법과프로그램

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264857A (en) * 1987-10-08 1993-11-23 Baghdady Elie J Method and apparatus for signal modulation and detection
JP3189401B2 (ja) * 1992-07-29 2001-07-16 ソニー株式会社 音声データ符号化方法及び音声データ符号化装置
JP3311950B2 (ja) 1996-12-19 2002-08-05 富士通株式会社 符号多重無線装置
JP3699602B2 (ja) * 1999-01-07 2005-09-28 富士通株式会社 プリディストーション装置及びその方法
JP4224168B2 (ja) * 1999-04-23 2009-02-12 パナソニック株式会社 基地局装置及びピーク電力抑圧方法
DE69943380D1 (de) * 1999-07-28 2011-06-01 Fujitsu Ltd Verfahren und vorrichtung zur verzerrungskompensation eines funkgerätes
JP4722146B2 (ja) * 1999-12-28 2011-07-13 富士通株式会社 歪補償装置
JP4183364B2 (ja) * 1999-12-28 2008-11-19 富士通株式会社 歪補償装置
JP2001274768A (ja) 2000-03-27 2001-10-05 Matsushita Electric Ind Co Ltd 通信装置及び通信方法
JP2003168931A (ja) * 2001-12-04 2003-06-13 Nec Corp 歪補償回路
JP3796204B2 (ja) * 2002-07-31 2006-07-12 松下電器産業株式会社 マルチキャリア送信信号のピーク抑圧方法およびピーク抑圧機能をもつマルチキャリア送信信号生成回路
JP3990974B2 (ja) 2002-11-26 2007-10-17 株式会社日立コミュニケーションテクノロジー ピークファクタ低減装置
JP3927521B2 (ja) 2003-06-27 2007-06-13 株式会社日立国際電気 送信機
JP2005057532A (ja) * 2003-08-05 2005-03-03 Nec Engineering Ltd 電力制限回路
JP2005269550A (ja) 2004-03-22 2005-09-29 Matsushita Electric Ind Co Ltd ピーク電力抑圧装置およびピーク電力抑圧方法
WO2006049140A1 (ja) * 2004-11-01 2006-05-11 Hitachi Kokusai Electric Inc. 送信機
JP2006174364A (ja) 2004-12-20 2006-06-29 Fujitsu Ltd マルチキャリア信号送信装置、マルチキャリア信号受信装置、マルチキャリア信号送信方法、マルチキャリア信号受信方法、及び通信システム
JP4617232B2 (ja) 2005-09-21 2011-01-19 株式会社日立国際電気 送信機
US7778350B2 (en) * 2005-09-28 2010-08-17 Panasonic Corporation Multi-carrier communication device, and multi-carrier communication method
JP4951238B2 (ja) * 2005-12-27 2012-06-13 パナソニック株式会社 極座標変調送信装置及び適応歪補償処理システム並びに極座標変調送信方法及び適応歪補償処理方法
JP2007194825A (ja) * 2006-01-18 2007-08-02 Fujitsu Ltd マルチキャリア信号送信装置
JP4750592B2 (ja) * 2006-03-17 2011-08-17 富士通株式会社 ピーク抑圧方法、ピーク抑圧装置、無線送信装置
JP2007306346A (ja) * 2006-05-12 2007-11-22 Nec Engineering Ltd 電力制限回路
JP4829705B2 (ja) * 2006-07-12 2011-12-07 富士通株式会社 ピーク抑圧制御装置
JP4625434B2 (ja) * 2006-08-10 2011-02-02 株式会社日立国際電気 送信機
US8218521B2 (en) * 2006-10-19 2012-07-10 Nec Corporation Signal generation device and signal generation method and program thereof in wireless transmission system
JP2009100190A (ja) * 2007-10-16 2009-05-07 Nec Corp マルチキャリア送信装置およびそのピーク抑圧方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030013238A (ko) * 2001-08-07 2003-02-14 가부시키가이샤 히다치 고쿠사이 덴키 피드 포워드 방식 왜곡 보상 증폭 장치 및 어댑티브프리디스토션 방식 왜곡 보상 증폭 장치
KR20060125520A (ko) * 2005-06-01 2006-12-06 소니 가부시끼 가이샤 디지털 신호 처리 장치 및 디지털 신호 처리 방법과프로그램

Also Published As

Publication number Publication date
EP2136524B1 (en) 2014-07-23
EP2136524A3 (en) 2009-12-30
JP2010004224A (ja) 2010-01-07
KR20090132493A (ko) 2009-12-30
CN101610232B (zh) 2012-09-05
US20090316827A1 (en) 2009-12-24
JP5125797B2 (ja) 2013-01-23
US8520770B2 (en) 2013-08-27
EP2136524A2 (en) 2009-12-23
CN101610232A (zh) 2009-12-23

Similar Documents

Publication Publication Date Title
KR101158167B1 (ko) 진폭 억압 장치 및 신호 송신 장치
US8159297B2 (en) Transmission device, distortion compensation device, and distortion compensation method
KR101098134B1 (ko) 왜곡 보정 제어 장치 및 왜곡 보정 제어 방법
US8933752B2 (en) Power amplifier apparatus, distortion compensation coefficient updating method, and transmission apparatus
US8737937B2 (en) Distortion compensation apparatus, transmitter, and distortion compensation method
JP5870505B2 (ja) 歪補償装置及び歪補償方法
KR101159478B1 (ko) 왜곡 보상 장치, 증폭 장치, 송신 장치 및 왜곡 보상 방법
KR20090020659A (ko) 왜곡 보상 장치. 증폭 장치, 송신기 및 왜곡 보상 방법
KR20130009945A (ko) 피크 전력 억제 회로와 이 회로를 갖는 통신 장치
JP5707999B2 (ja) 歪補償装置、送信機及び歪補償方法
JP5146086B2 (ja) 無線送信装置
CN100444518C (zh) 信号传输设备和方法
JP6207806B2 (ja) 歪補償装置及び歪補償方法
US9337783B2 (en) Distortion compensation apparatus and distortion compensation method
JP4469685B2 (ja) 出力電力誤差吸収回路及び同回路を有するマルチキャリア送信機
JP2009224922A (ja) ピーク抑圧装置、無線送信装置及び窓関数生成装置
JP5228723B2 (ja) 歪補償装置及び方法
EP2051390A2 (en) A radio transmission apparatus
US20080240287A1 (en) Transmitter
JP5316325B2 (ja) 歪補償回路、及びこれを用いた無線送信装置、歪補償方法
JP2006295440A (ja) 歪補償装置および遅延量制御方法
JP2008219674A (ja) 前置歪補償装置およびその伝達関数決定方法
JP2006148691A (ja) 歪補償装置
JP5339083B2 (ja) ディジタル歪補償方法及び回路
JP2010016422A (ja) 歪補償回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee