JP5126220B2 - 歪補正制御装置及び歪補正制御方法 - Google Patents

歪補正制御装置及び歪補正制御方法 Download PDF

Info

Publication number
JP5126220B2
JP5126220B2 JP2009508767A JP2009508767A JP5126220B2 JP 5126220 B2 JP5126220 B2 JP 5126220B2 JP 2009508767 A JP2009508767 A JP 2009508767A JP 2009508767 A JP2009508767 A JP 2009508767A JP 5126220 B2 JP5126220 B2 JP 5126220B2
Authority
JP
Japan
Prior art keywords
distortion correction
burst
distortion
input signal
correction coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009508767A
Other languages
English (en)
Other versions
JPWO2008126217A1 (ja
Inventor
広吉 石川
和男 長谷
一 濱田
伸和 札場
裕一 宇都宮
泰之 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2008126217A1 publication Critical patent/JPWO2008126217A1/ja
Application granted granted Critical
Publication of JP5126220B2 publication Critical patent/JP5126220B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2201/00Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Description

本発明は、無線通信システムに適用される歪補正制御装置及び歪補正制御方法に関する。
直交周波数分割多重(OFDM:Orthogonal Frequency Division Multiplexing)などの無線伝送方式が採用される無線通信システムでは、バースト性の信号が扱われることが多い。
通常、増幅器(アンプ)は電力効率改善のためにアンプ動作点をAB〜B級としている。このため、無信号時(バーストOFF時)にアンプへ流れる電流が少なくなっている。バーストOFF期間から急激に信号が入力(バーストON)されると、アンプ電源系に急速に電流が流れることになる。この急速な電流値の変化に電源系が追従できずに、電流及び電圧波形が過渡応答を示し(図1参照)、アンプ特性が変わってしまう。
本発明の関連技術として、次の2点が挙げられる。第1は、バースト送信によるアンプ歪の補正のために、アンプ入力信号を調整する技術を開示する特開2004−112252号公報(特許文献1)である。この技術では、バースト信号の送信時の立ち上がり/立ち下りレベルを測定し、それに応じたバースト補正動作を行うことに特徴がある。
第2は、バースト歪を抑えるために、急激な立ち上がりを抑える技術を開示する特開平4−301950号公報(特許文献2)である。この技術では、徐々に送信出力を上げるランプ処理により、バースト歪の発生そのものを抑えることに特徴がある。
特許文献1記載の技術では、作り込みの補正係数を用いるので、アンプの特性変化に追従しない。アンプは温度や経時・経年変化によりその特性が変わるので、適応的に補正係数を更新することにより、バースト歪の補正精度を維持することが求められる。
特許文献2記載の技術では、急激な送信信号の立ち上がりを抑え、徐々に出力を上げていくランプ動作を行っている。この技術では、バーストONの前に信号立ち上がり期間を用意するか、バーストON後の信号を徐々に立ち上げる必要があり、アンプ出力信号の波形が変形してしまう。
特許文献1:特開2004−112252号公報
特許文献2:特開平4−301950号公報
特許文献3:特開平9−153849号公報
特許文献4:特許3560398号公報
本発明の課題は、バースト送信により生じる歪み(バースト歪)を適応的に補正して、送信増幅器の耐環境性の向上を可能にする技術を提供することにある。
本発明の他の課題は、非線形歪が生じる送信増幅器において、バースト送信された場合にも、非線形歪補償を良好に行うことを可能にする技術を提供することにある。
上記課題を解決するために、本発明の歪補正制御装置は、送信対象の入力信号のバーストによる送信増幅器のバースト歪を補償する歪補正制御装置であって;
前記バースト歪の逆特性を有する歪補正係数を記憶する保持手段と;
前記入力信号有無の切り替わりを知らせるバースト情報の受信を契機に、前記保持手段から読み出された前記歪補正係数を前記入力信号に乗算または加算する手段と;
前記入力信号と、前の前記歪補正係数と、前記送信増幅器の出力信号としてフィードバックされる信号とに基づいて、適応アルゴリズムにより前記歪補正係数を更新し、更新した前記歪補正係数を前記保持手段に入力する更新手段とを備える。
この構成において、前記適応アルゴリズムはLMS最小二乗法である。また、前記保持手段から読み出されて前記入力信号に乗算または加算される前記歪補正係数は、前記入力信号有無の切り替わりからの経過時間に応じた補正係数である。
この歪補正制御装置は、前記送信増幅器の非線形歪を補償するためにディジタルプリディストーションを行う手段を更に備える。
この歪補正制御装置は、前記歪補正係数を前記入力信号の平均的な大きさに応じて調整するために、前記入力信号の平均電力を求める手段を更に備える。
本発明によれば、バースト送信によるアンプ歪(バースト歪)を補正するために、入力信号に逆特性を与えて補正し、補正係数は適応アルゴリズムにより適応的に更新するので、増幅器特性が温度や経時・経年により変化しても最適な補正係数を保つことができる。
また、本発明によれば、ランプ処理などにより増幅器出力信号の波形を変形することなく、バースト歪を補正することができる。
本発明の他の課題、特徴及び利点は、図面及び併記の請求の範囲とともに取り上げられる際に、以下に記載される明細書を読むことにより明らかになるであろう。
図1はバースト送信時の送信増幅器における入力信号及び出力信号を説明するための図。 図2は本発明の第1の実施の形態のバースト歪補正制御装置を示すブロック図。 図3はバースト情報の第1の取得法を説明するための図。 図4はバースト情報の第2の取得法を説明するための図。 図5は本発明の第2の実施の形態のバースト歪補正制御装置を示すブロック図。 図6は本発明の第3の実施の形態のバースト歪補正制御装置を示すブロック図。 図7は本発明の第3の実施の形態のバースト歪補正制御装置におけるディジタルプリディストーションを説明するための図。 図8は本発明の第4の実施の形態のバースト歪補正制御装置を示すブロック図。
符号の説明
1 送信増幅器
2 バースト補正係数保持部
3 乗算器
4 バースト補正係数更新部
以下、添付図面を参照して、本発明について更に詳細に説明する。図面には本発明の好ましい実施形態が示されている。しかし、本発明は、多くの異なる形態で実施されることが可能であり、本明細書に記載される実施形態に限定されると解釈されてはならない。むしろ、これらの実施形態は、本明細書の開示が徹底的かつ完全となり、当業者に本発明の範囲を十分に伝えるように提供される。
[第1の実施の形態]
本発明の第1の実施の形態における構成(基本構成)を示す図2を参照すると、バースト歪補正制御装置は、送信対象の入力信号x(t)のバースト性によるアンプ歪(バースト歪)を補正するために、送信増幅器(RFアンプ)1への入力信号x(t)に補正係数を乗算する(加算してもよい)構成を採っている。
この補正係数(バースト歪補正係数)は、入力信号有無の切り替わりを知らせる信号(ここでは、バースト(開始)ONのタイミングを知らせる信号)であるバースト情報を基準に(契機に)、バースト補正係数保持部2から読み出され、バースト歪の逆特性として、入力信号x(t)に乗算器3により乗算される。
バースト歪補正係数は、バースト補正係数更新部4において、入力信号x(t)と前回(一時点前)の補正係数と分岐信号y(t)とに基づいて、適応アルゴリズムにより更新される。分岐信号(FB信号)y(t)は、送信増幅器1からの出力信号y(t)の一部がフィードバックされた信号であり、出力信号y(t)に等しい。
バースト補正係数更新部4は、更新した補正係数をバースト補正係数保持部2に入力して記憶させる。
なお、このバースト歪補正制御装置においては、ディジタル信号処理を行っているため、送信増幅器1への入力側(前段)には、ディジタル/アナログ(D/A)変換器が設けられ、送信増幅器1の出力側の分岐信号y(t)の受信線上(後段)には、アナログ/ディジタル(A/D)変換器が設けられるが、ここでは図示を省略している。特に、限定を要しない場合、他の実施の形態においても同様である。
また、送信増幅器1の前段及び後段には、直交変調器、直交復調器、及びローカル発振器が設けられるが、説明を簡単にするために、図示を省略する。
次に、バースト補正係数保持部2が、バーストONのタイミングを知らせる信号であるバースト情報を取得するための2種類の方法について説明する。
第1は、図3に示すOFDM信号生成部5からバースト情報をスヌーピングする方法である。OFDM信号は、高速フーリエ逆変換(IFFT:Inverse Fast Fourier Transform)を使ってブロック単位で信号生成される。バーストはこのIFFTの処理単位で起こる。IFFT処理部51への入力信号がall「0」からバーストONに切り替わったか、IFFT処理後の信号がall「0」からバーストONに切り替わったかを確認することでバースト情報を得る。
ここでは、IFFT処理部51への入力信号がall「0」からバーストONに切り替わったかをシリアル/パラレル(S/P)変換部52で判定し、バースト情報を入手する。なお、本判定はIFFT処理部51からの出力信号で行い、バースト情報を入手してもよい。
第2は、送信対象の入力信号x(t)が所定の時間ゼロであるかを自動判定し、バースト情報として使う方法である。図4はバースト情報を自主生成する具体例を示す。
バースト情報生成部6においては、入力信号x(t)がゼロ(0)信号であるかを信号ゼロ判定部61により判定する。ゼロ信号であれば、後段のカウンタ62がリセットされる。ゼロ信号でなければ、カウンタ62がカウントアップされる。
カウンタ値判定部63では、カウンタ値が所定値に達していれば、バーストON期間に入ったものと判定し、バースト情報のパルスを発生する。ここでは、遅延回路(Delay)があるが、これはバースト情報生成部6における処理時間だけ入力信号x(t)を遅らせるためである。
[第2の実施の形態]
図5は本発明の第2の実施の形態におけるバースト歪補正制御装置の構成を示す。この第2の実施の形態は図2に示す第1の実施の形態における基本構成を具体的構成例として示している。
図5を参照すると、このバースト歪補正制御装置は、バースト補正係数保持部2、乗算器3、及びバースト補正係数更新部4を備えている。バースト補正係数更新部4は、加算器41、比較器(減算器)42、乗算器43,44,45及び複素数変換回路(conj)46から構成されている。この構成において、送信増幅器1におけるバースト歪の補正係数を生成するために、適応アルゴリズムとして最小二乗法(LMS)を採用している。
このバースト歪補正制御装置においては、バーストON(t)からの経過時間に応じた補正係数が、バースト歪の補正係数を記憶しているバースト補正係数保持部2から読み出される構成になっており、送信対象の入力信号x(t)に補正係数gn−1(t−t)を乗算することで、送信増幅器1のバースト歪G(t−t)を補償している。
補償されるバースト歪量の推定は、式(1)〜式(5)を含む数1の演算により行われる。
Figure 0005126220
ここで、x(t)は入力信号(ベースバンド信号)、y(t)は増幅器1の出力信号、G(t−t)は増幅器1のバースト歪の関数、g(t−t)はバースト歪補正係数、及びμはステップサイズパラメータである。さらに、数1において、x,y,G,g,u,eは複素数、*は共役複素数、μは実数を表す。
ここでは、送信増幅器1のバースト歪の振幅歪があまり大きくないg(t−t)g (t−t1と仮定して、u(t−t)を内部で近似的に求めている。
上記式(1)のg(t−t)は、更新されたバースト歪補償係数である。増幅器1の出力信号y(t)対応の分岐信号y(t)は、共役複素数を生成する複素数変換回路46において複素共役がとられ、y(t)を得る。1つ前(一時点前)のバースト歪補償係数gn−1(t−t)とy(t)とが乗算器45により乗算され、u(t−t)が得られる。
次に、比較器42の出力e(t−t)とu(t−t)とが乗算器44において乗算され、更にステップサイズパラメータ・ェ乗算器43において乗算される。乗算器43の出力と1つ前のバースト歪補償係数gn−1(t−t)とが加算機41において加算されて、新しいバースト歪補正係数g(t−t)が得られる。
[第3の実施の形態]
図6は本発明の第3の実施の形態におけるバースト歪補正制御装置の構成を示す。この第3の実施の形態は図5に示す第2の実施の形態における具体的構成の変形例として示している。
この第3の実施の形態におけるバースト歪補正制御装置は、上述した第2の実施の形態における具体的構成により処理されるバースト歪補正に、既知の技術である送信増幅器の非線形歪を補償するディジタルプリディストーション(DPD)を組合わせた例である。なお、DPDの詳細については、上記特許文献4(特許3560398号公報)に記載されている。
先ず、図7を参照して、送信増幅器1の非線形歪を補正するDPDについて説明する。DPDでは、送信対象の入力信号x(t)の電力または振幅に応じて歪補償係数を求め、この歪補償係数を入力信号x(t)に乗算したものを送信増幅器1の入力とすることにより、送信増幅器1の非線形歪を補償する。
歪補償係数h(p)の推定には、適応アルゴリズムが用いられる。適応アルゴリズムには、入力信号x(t)と、非線形歪が付加された送信増幅器1の出力信号y(t)とを比較し、平均二乗誤差が最小となるよう係数を求めるLMSアルゴリズムを用いる。
補償される非線形歪量の推定は、式(6)〜式(11)を含む数2の演算により行われる。
Figure 0005126220
ここで、x(t)は入力信号(ベースバンド信号)、y(t)は増幅器1の出力信号、f(p)は増幅器1の非線形歪の関数、h(p)は更新される推定歪補償係数、及びμはステップサイズパラメータである。さらに、数1において、x,y,f,h,u,eは複素数、*は共役複素数を表す。また、u(t)は増幅器1の非線形歪の振幅歪があまり大きくないhn−1(p)h n−1(p)1と仮定して近似する。
上記式(1)のh(p)は、非線形歪の更新された歪補償係数であり、歪補償係数を記憶する保持部2Aへの入力である。送信増幅器1の出力信号y(t)対応の分岐信号y(t)は、共役複素数を生成する複素数変換回路46において複素共役がとられ、y(t)を得る。1つ前(一時点前)の歪補償係数hn−1(p)とy(t)とが乗算器45により乗算され、u(t)が得られる。
次に、比較器(減算器)42の出力e(t)とu(t)とが乗算器44において乗算され、更にステップサイズパラメータ・ェ乗算器43において乗算される。乗算器43の出力と1つ前の歪補償係数hn−1(p)とが加算機41において加算されて、非線形歪の新しい歪補償係数h(p)が得られる。
ここで、式(11)は、算出回路7が入力信号x(t)の電力の大きさを求める回路であることを意味する。これを入力信号x(t)の振幅を求める回路とする場合は、式(11)は|x(t)|で表わされる。この算出回路7により求められた値は、歪補償係数を記憶する保持部2Aに対する書き込み及び読み出し時のアドレスとなる。
この第3の実施の形態におけるバースト歪補正制御装置は、送信増幅器1のバースト歪を補償するためには上述した第2の実施の形態における処理を行う。これにより、歪補償係数(歪補正係数)を2次元的に持つことで、送信増幅器1のバースト歪と非線形歪とを同時に補償することができる。
[第4の実施の形態]
図8は本発明の第4の実施の形態におけるバースト歪補正制御装置の構成を示す。この第4の実施の形態は図2に示す第1の実施の形態における基本構成の変形例として示している。
この第4の実施の形態におけるバースト歪補正制御装置は、上述した第1の実施の形態における基本構成により生成されるバースト歪補正係数を送信対象の入力信号x(t)の平均的な大きさ(振幅)に応じて調整する構成を採る。そのために、このバースト歪補正制御装置は、入力信号x(t)の平均的な大きさを求める送信レベル測定部8を更に備える。
具体的には、送信レベル測定部8は、入力信号x(t)の平均電力を求める。バースト歪補正係数は、バーストONのタイミングを知らせる信号(バースト情報)を契機に、バースト補正係数保持部2から読み出される。読み出されたバースト歪補正係数は、送信レベル測定部8により求められた平均電力の値と乗算器9において乗算される。この乗算結果は、バースト歪の逆特性として、入力信号x(t)に乗算器3により乗算される。
これにより、瞬間の変化(サンプリング点毎)に追従して、バースト歪補正係数の大きさが変わることを調整(制御)する。
なお、第4の実施の形態におけるバースト歪補正制御装置の他の構成及び動作は、上述した第1の実施の形態におけるバースト歪補正制御装置と同様である。
[実施の形態の効果]
上述した各実施の形態におけるバースト歪補正制御装置によれば、非線形歪が生じる送信増幅器1において、信号がバースト送信された場合に生じるバースト歪の影響で劣化するACLR(Adjacent Channel Leakage Power Ratio)を改善することができる。

[変形例]
上述した各実施の形態におけるバースト歪補正は、電源投入時など、入力信号有無の切り替わりとなり得るあらゆる状況において適用することが可能である。また、調整用の矩形波信号を入力信号として使用し、高精度かつ速やかにバースト歪補正係数を生成してもよい。
上述した各実施の形態における処理はコンピュータで実行可能なプログラムとして提供され、CD−ROMやフレキシブルディスクなどの記録媒体、さらには通信回線を経て提供可能である。
また、上述した各実施の形態における各処理はその任意の複数または全てを選択し組合せて実施することもできる。

Claims (8)

  1. 送信対象の入力信号のバーストによる送信増幅器のバースト歪を補償する歪補正制御装置であって;
    前記バースト歪の逆特性を有する歪補正係数を記憶する保持手段と;
    前記入力信号有無の切り替わりを知らせるバースト情報の受信を機に、前記保持手段から読み出された前記歪補正係数を前記入力信号に乗算または加算する手段と;
    前記入力信号と、前の前記歪補正係数と、前記送信増幅器の出力信号としてフィードバックされる信号とに基づいて、適応アルゴリズムにより前記歪補正係数を更新し、更新した前記歪補正係数を前記保持手段に入力する更新手段とを備え
    前記保持手段から読み出されて前記入力信号に乗算または加算される前記歪補正係数は、前記入力信号有無の切り替わりからの経過時間に応じた更新補正係数である
    歪補正制御装置。
  2. 前記適応アルゴリズムはLMS最小二乗法である
    請求項1記載の歪補正制御装置。
  3. 前記送信増幅器の非線形歪を補償するためにディジタルプリディストーションを行う手段を更に備える
    請求項1記載の歪補正制御装置。
  4. 前記歪補正係数を前記入力信号の平均的な大きさに応じて調整するために、前記入力信号の平均電力を求める手段を更に備える
    請求項1記載の歪補正制御装置。
  5. 送信対象の入力信号のバーストによる送信増幅器のバースト歪を補償する歪補正制御方法であって;
    前記バースト歪の逆特性を有する歪補正係数を保持手段に記憶するステップと;
    前記入力信号有無の切り替わりを知らせるバースト情報の受信を機に、前記保持手段から読み出された前記歪補正係数を前記入力信号に乗算または加算するステップと;
    前記入力信号と、前の前記歪補正係数と、前記送信増幅器の出力信号としてフィードバ
    ックされる信号とに基づいて、適応アルゴリズムにより前記歪補正係数を更新し、更新した前記歪補正係数を前記保持手段に入力するステップとを備え
    前記保持手段から読み出されて前記入力信号に乗算または加算される前記歪補正係数は、前記入力信号有無の切り替わりからの経過時間に応じた更新補正係数である
    歪補正制御方法。
  6. 前記適応アルゴリズムはLMS最小二乗法である
    請求項5記載の歪補正制御方法。
  7. 前記送信増幅器の非線形歪を補償するためにディジタルプリディストーションを行うステップを更に備える
    請求項5記載の歪補正制御方法。
  8. 前記歪補正係数を前記入力信号の平均的な大きさに応じて調整するために、前記入力信号の平均電力を求めるステップを更に備える
    請求項5記載の歪補正制御方法。
JP2009508767A 2007-03-28 2007-03-28 歪補正制御装置及び歪補正制御方法 Expired - Fee Related JP5126220B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/056663 WO2008126217A1 (ja) 2007-03-28 2007-03-28 歪補正制御装置及び歪補正制御方法

Publications (2)

Publication Number Publication Date
JPWO2008126217A1 JPWO2008126217A1 (ja) 2010-07-22
JP5126220B2 true JP5126220B2 (ja) 2013-01-23

Family

ID=39863400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009508767A Expired - Fee Related JP5126220B2 (ja) 2007-03-28 2007-03-28 歪補正制御装置及び歪補正制御方法

Country Status (6)

Country Link
US (1) US7746957B2 (ja)
EP (1) EP2141800B1 (ja)
JP (1) JP5126220B2 (ja)
KR (1) KR101098134B1 (ja)
CN (1) CN101647195B (ja)
WO (1) WO2008126217A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2051390A3 (en) * 2007-10-18 2011-10-19 Fujitsu Limited A radio transmission apparatus
JP5146086B2 (ja) * 2007-10-18 2013-02-20 富士通株式会社 無線送信装置
WO2012070988A1 (en) * 2010-11-22 2012-05-31 Telefonaktiebolaget L M Ericsson (Publ) Digital predistortion of non-linear devices
US9665510B2 (en) 2014-12-22 2017-05-30 Freescale Semiconductor, Inc. Synchronous bus architecture for digital pre-distortion system
US9130628B1 (en) 2014-12-24 2015-09-08 Freescale Semiconductor, Inc. Digital pre-distorter
WO2016106508A1 (zh) * 2014-12-29 2016-07-07 华为技术有限公司 一种数字预失真校正系数的控制方法及装置
US9231530B1 (en) 2015-01-08 2016-01-05 Freescale Semiconductor, Inc. System for calibrating power amplifier
US9088472B1 (en) 2015-01-08 2015-07-21 Freescale Semiconductor, Inc. System for compensating for I/Q impairments in wireless communication system
JP6657595B2 (ja) * 2015-05-13 2020-03-04 富士通株式会社 歪み補償装置及び歪み補償方法
US9590567B2 (en) * 2015-07-02 2017-03-07 Xilinx, Inc. Moving mean and magnitude dual path digital predistortion
JP2017050694A (ja) 2015-09-01 2017-03-09 富士通株式会社 無線通信装置及びバースト歪み補正方法
JP7288744B2 (ja) * 2018-07-26 2023-06-08 日本無線株式会社 歪補償装置及び歪補償方法
CN110518455B (zh) * 2019-08-06 2021-01-19 西安交通大学 一种消除外腔可调谐半导体激光器内腔非线性的硬件电路
CN116805868A (zh) * 2023-06-27 2023-09-26 上海合频电子科技有限公司 一种任意波形发生器脉冲波形畸变的实时校正系统及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0969733A (ja) * 1995-08-31 1997-03-11 Fujitsu Ltd 歪補償を有する増幅器
JP2006333445A (ja) * 2005-04-26 2006-12-07 Matsushita Electric Ind Co Ltd 極座標変調回路、集積回路および無線装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04301950A (ja) 1991-03-28 1992-10-26 Oki Electric Ind Co Ltd 線形化増幅器
US5870668A (en) * 1995-08-18 1999-02-09 Fujitsu Limited Amplifier having distortion compensation and base station for radio communication using the same
JP3323715B2 (ja) 1995-11-30 2002-09-09 富士通株式会社 無線装置
US5903823A (en) 1995-09-19 1999-05-11 Fujitsu Limited Radio apparatus with distortion compensating function
US20030058959A1 (en) * 2001-09-25 2003-03-27 Caly Networks. Combined digital adaptive pre-distorter and pre-equalizer system for modems in link hopping radio networks
JP4064770B2 (ja) 2002-09-18 2008-03-19 株式会社日立国際電気 歪補償増幅装置
JP3917509B2 (ja) * 2002-12-06 2007-05-23 日本電信電話株式会社 非線形歪補償装置
US20040142667A1 (en) * 2003-01-21 2004-07-22 Lochhead Donald Laird Method of correcting distortion in a power amplifier
JP4641715B2 (ja) * 2003-11-14 2011-03-02 富士通株式会社 歪補償装置及び無線基地局
JP4230944B2 (ja) * 2004-03-17 2009-02-25 日本電信電話株式会社 マルチポート増幅器および歪み補償方法
JP4492246B2 (ja) * 2004-08-02 2010-06-30 富士通株式会社 歪み補償装置
JP4652091B2 (ja) * 2005-03-16 2011-03-16 富士通株式会社 歪補償装置
JP4308163B2 (ja) * 2005-03-22 2009-08-05 富士通株式会社 歪補償装置
JP5034319B2 (ja) * 2006-05-26 2012-09-26 富士通株式会社 歪補償装置及び歪補償方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0969733A (ja) * 1995-08-31 1997-03-11 Fujitsu Ltd 歪補償を有する増幅器
JP2006333445A (ja) * 2005-04-26 2006-12-07 Matsushita Electric Ind Co Ltd 極座標変調回路、集積回路および無線装置

Also Published As

Publication number Publication date
US20100014609A1 (en) 2010-01-21
CN101647195A (zh) 2010-02-10
KR20100005018A (ko) 2010-01-13
US7746957B2 (en) 2010-06-29
EP2141800A1 (en) 2010-01-06
EP2141800B1 (en) 2012-08-22
JPWO2008126217A1 (ja) 2010-07-22
CN101647195B (zh) 2013-03-20
EP2141800A4 (en) 2011-07-06
WO2008126217A1 (ja) 2008-10-23
KR101098134B1 (ko) 2011-12-26

Similar Documents

Publication Publication Date Title
JP5126220B2 (ja) 歪補正制御装置及び歪補正制御方法
EP1705801B1 (en) Distortion compensation apparatus
JP4617265B2 (ja) 歪補償装置及び歪補償方法
JP3875707B2 (ja) 歪補償装置
JP4863729B2 (ja) 歪補償装置及び歪補償方法
TWI381656B (zh) 信號處理方法及通信系統
JP5267455B2 (ja) 歪補正制御装置及び歪補正制御方法
WO2011086752A1 (ja) 増幅装置及び信号処理装置
JP5303809B2 (ja) 歪補償装置
JP6340207B2 (ja) 非線形歪み検出装置及び歪み補償電力増幅器
JP5673238B2 (ja) 電力増幅装置、送信機及び電力増幅装置制御方法
JP2004128833A (ja) 多面イコライザフィルタ付き歪補償装置
US9438281B2 (en) Distortion-compensation device and distortion-compensation method
JP5509455B2 (ja) 歪補償装置
JP4755937B2 (ja) 歪補償装置及び歪補償方法
JP2010226477A (ja) 増幅装置
JP2013115725A (ja) 歪補償器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121015

R150 Certificate of patent or registration of utility model

Ref document number: 5126220

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees