KR101095689B1

KR101095689B1 - 지자기 센서 및 지자기 센서의 보정 방법

Info

Publication number: KR101095689B1
Application number: KR1020107004312A
Authority: KR
Inventors: 쇼지 야스이; 마사요시 오무라; 마꼬또 가네꼬
Original assignee: 야마하 가부시키가이샤
Priority date: 2004-10-07
Filing date: 2005-10-07
Publication date: 2011-12-20
Also published as: US20060168832A1; CN1879006A; CN101726291A; EP1798519A1; US7346466B2; EP1798519A4; CN101726291B; KR100933834B1; KR20080102435A; CN1879006B; KR20070045321A; US7676340B2; WO2006038692A1; US20070124096A1; KR20080100293A; KR20100030680A; KR100882051B1

Abstract

본 발명은 지자기 센서의 보정을, 퓨즈 메모리에 기억된 보정치에 의해 행하는 기술에 관한 것이다. 퓨즈 메모리는 복수의 기억 단위를 갖고, 각각의 기억 단위에 설치된 퓨즈를 절단, 혹은 접속함으로써, 임의의 값을 기억할 수 있다. 컨트롤 로직 회로(11)는, 지자기 센서(1)의 제조 시에, 그 지자기 센서(1)의 측정치에 기초하여 그 지자기 센서(1)의 온도 특성에 대한 보정치를 구하고, 상기 보정치를 퓨즈 메모리(13)에 써넣는다. 지자기 센서(1)의 실사용 시에는, 퓨즈 메모리(13)로부터 상기 보정치를 읽어내고, 그 보정치에 기초하여 지자기 센서(1)의 측정치의 보정을 행한다.

Description

지자기 센서 및 지자기 센서의 보정 방법{GEOMAGNETIC SENSOR AND GEOMAGNETIC SENSOR CORRECTION METHOD}

본 발명은, 예를 들면, 휴대 전화기에 방위 측정용으로서 탑재되고, 퓨즈 메모리에 저장된 오프셋치를 사용하여 측정치를 보정하는 지자기 센서 및 지자기 센서의 보정 방법에 관한 것이다.

본원은, 2004년 10월 7일에 일본 특허청에 출원된 일본 특허 출원 2004-295139호, 2004년 10월 12일에 일본 특허청에 출원된 일본 특허 출원 2004-297981호, 및 2005년 3월 30일에 일본 특허청에 출원된 일본 특허 출원 2005-99092호에 기초하는 우선권을 주장하며, 그 내용을 여기에 원용한다.

본 발명은, 예를 들면, 휴대 전화기에 탑재되는 방위 측정용의 지자기 센서의 온도 보상에 이용되고, 퓨즈 메모리에 저장된 초기치 및 보정치를 사용하여 측정치를 보정하는 온도 센서 및 온도 센서의 보정 방법에 관한 것이다.

본 발명은, 지자기의 직교축 성분을 검출하는 지자기 검출 소자를 갖는 지자기 검출 장치에 관한 것으로, 특히 지자기 검출 소자의 검출 출력의 보정 정보를 기억하는 열 변성형의 불휘발성 기억 소자를 갖는 것에 관한 것이다.

최근, 지자기를 검출하는 지자기 센서를 구비하고, 이 지자기 센서에 의해 검출된 지자기에 기초하여 방위 측정을 행하는 휴대 전화기 등의 휴대 정보 단말기가 알려져 있다. 측정된 방위는, 예를 들면 지도의 표시에 이용된다. 일례로서 예를 들면, 위치 검출을 행하는 GPS(Global Positioning System) 시스템에 의해 얻은 현재 위치 정보에 기초한 지도를, 휴대 전화기의 방향(방위)에 맞추어 표시하는 기능을 갖는 휴대 전화기가 등장하고 있다.

그런데, 지자기 센서의 특성은 칩마다 서로 다르고, 이 특성은 어떠한 수단에 의해 보정되어야 하는 것이다. 예를 들면, 감도 방향으로서 수평면 내의 2축(X축, Y축 방향)의 감자 방향을 갖는 지자기 센서를 탑재한 휴대 전화기를 일정한 자장 하에, 수평으로 유지한 채 천천히 등속도로 1바퀴 이상 회전시킬 때의 출력이 그리는 원을 방위원이라고 한다.

이러한 방위원은, 이상적으로는 X축, Y축이 교차하는 원점을 중심으로 하고, 소정의 반경을 갖는 것으로 된다. 그러나, 전술한 바와 같이, 지자기 센서의 특성은 칩마다 서로 다르고, 또한, 휴대 전화기 내부에 자장이 존재하며, 이 특성의 차 및 전술한 자장이 존재하기 때문에, 이러한 방위원의 중심은 원점으로부터 시프트한다. 이 시프트를 오프셋이라고 하고, 이 시프트치를 오프셋치라고 한다. 이러한 오프셋이 있으면, 지자기 센서의 측정치에 기초하여 오프셋이 없다는 것을 전제로 산출한 방위는, 실제의 방위와 서로 다르다. 그 때문에, 지자기 센서는 측정치로부터 그 오프셋을 보정하고 있다.

여기에서, 지자기 센서의 측정치로부터의 오프셋의 보정은, 그 휴대 전화기를 회전시켜 얻어지는 복수의 측정치로부터 디지털적인 연산에 의해 구해지는 오프셋치를, 측정치로부터 감산함으로써 행해지므로, 그 보정에 이용되는 오프셋치를 지자기 센서에 기억해 놓을 필요가 있다. 이 때문에, 종래에서의 지자기 센서는, 지자기(자장)를 검출하는 지자기 센서 소자에, 그 지자기 센서 소자의 측정치로부터 오프셋치를 산출하는 연산부 및 그 오프셋치를 A/D(Analog/Digital) 변환하는 A/D 컨버터 및 A/D 변환된 오프셋치를 기억하는 EEPROM(Electronically Erasable and Programmable Read Only Memory)을 조합하여 1칩 상에 구성된다.

그러나, 종래의 지자기 센서에서, 전술한 오프셋치가 기억되어 있는 EEPROM은, 기억부에 터널 절연막과 같은 얇은 산화막을 장착하거나, 칩에 비트선이나 워드선을 형성하기 위한 폴리실리콘층이나 메탈층을 몇 층이나 적층하기 위해서, 그 칩을 제조하는 데에 특수한 프로세스를 필요로 하기 때문에, 칩 단가가 높아진다고 하는 문제가 있었다. 또한, EEPROM은, 써넣기를 위한 고전압화 회로나 써넣기 회로 등을 필요로 하며, 이 때문에, 칩 사이즈가 커져, 지자기 센서가 EEPROM을 구동하는 시스템이 대규모로 된다고 하는 문제도 있었다.

종래, 반도체 칩 상에 형성되는 온도 센서에는, 예를 들면, 도 12에 도시하는 온도 센서 회로(212)가 이용된다. 온도 센서 회로(212)는, 오피앰프 OA와, 다이오드 D1∼D2와, 저항 R1∼R3과, A/D(Analog/Digital) 컨버터 ADC로 구성된다. 오피앰프 OA 및 다이오드 D1∼D2 및 저항 R]∼R3은 일반적인 밴드갭 레퍼런스 회로를 구성한다.

오피앰프 OA의 비반전 입력단이 다이오드 D1의 애노드에 접속되고, 다이오드 D1의 캐소드가 접지된다. 오피앰프 OA의 반전 입력단이 저항 R3의 일단에 접속되고, 저항 R3의 타단이 다이오드 D2의 애노드에 접속되고, 다이오드 D2의 캐소드가 접지된다. 오피앰프 OA의 출력단이 저항 R1을 통하여 비반전 입력단에 접속됨과 함께, 저항 R2를 통하여 반전 입력단에 접속된다.

또한, 오피앰프 OA의 출력단에, 그 밴드갭 레퍼런스 회로의 출력 전압 Vref를 출력하는 출력단 OpVref가 접속되고, 오피앰프 OA의 비반전 입력단에, 다이오드 D1에 걸리는 전압 Vbe를 출력하는 출력단 OpVbe가 접속된다.

또한, 그 밴드갭 레퍼런스 회로의 출력단 OpVref가 A/D 컨버터 ADC의 입력단 IpVh에 접속되고, 그 밴드갭 레퍼런스 회로의 출력단 Opbe가 A/D 컨버터 ADC의 입력단 IpVl에 접속된다. A/D 컨버터 ADC는, 입력단 IpVh에서 입력받은 전압과 입력단 IpVl에서 입력받은 전압의 차의 전압 Vin을 A/D(Analog/Digital) 변환하여, 출력 전압의 변환치인 출력치 Dout를 출력하는 출력단 OpDout에 설정하고 있다. 또한, 전술한 A/D 컨버터 ADC는 전압 Vin의 범위를 0∼1.25V로 하고, 그 전압 Vin을 1251 스텝(0∼1250)에서 A/D 변환하여 출력치 Dout를 출력한다.

다음으로, 온도 센서 회로(212)의 동작을 설명한다. 오피앰프 OA 및 다이오드 D1∼D2 및 저항 R1∼R3으로 구성되는 밴드갭 레퍼런스 회로가, 전원 전압 및 온도 의존성이 적은 출력 전압 Vref(=1.25V)를 출력단 OpVref로부터 A/D 컨버터 ADC의 입력단 IpVh에 출력하고, 약 -2mV/℃의 온도 계수를 갖는 출력 전압 Vbe를 출력단 OpVbe로부터 A/D 컨버터 ADC의 입력단 IpVl에 출력한다. 그리고, A/D 컨버터 ADC가, 출력 전압 Vref와 출력 전압 Vbe와의 차의 전압인 전압 Vin을 1251 스텝에서 A/D 변환하여 출력치 Dout를 출력한다.

이 때, 출력 전압 Vref는 전원 전압 및 온도 의존성이 적기 때문에, 상수로서 취급할 수 있고, 출력 전압 Vbe는 약 12mV/℃의 온도 계수를 가지므로, 전압 Vin은 출력 전압 Vbe에 따라서 온도에 의해 변화된다. 따라서, 출력치 Dout가 온도에 따라서 변화되게 된다. 이 때, 주위 온도 T가 25℃일 때 출력 전압 Vbe가 0.6V라고 하면, 출력치 Dout는, 하기의 식(21)과 같이 된다.

…(21)

식(21)으로부터, 주위 온도 T가 30℃일 때는 출력 전압 Vbe가 0.59V로 되고, 출력치 Dout가 590으로 된다.

또한, 본 발명에 관련한 문헌으로서, 예를 들면, 일본 특허 공개 2004-85384호 공보에는, 퓨즈와 저항군을 조합한 퓨즈 회로에 의해, 그 저항군의 분압비를 조정하고, 그 퓨즈 회로에 의해 조정된 출력 전압에 의해, 제조 프로세스 변동의 영향을 없애, 고정밀도의 온도 보상을 행할 수 있는 온도 센서 회로가 기재되어 있다.

그러나, 전술한 온도 센서 회로(212)에서는, 내부의 밴드갭 레퍼런스 회로의 출력 전압 Vref 및 다이오드 D1에 걸리는 전압 Vbe에 대해서, 전압치 및 온도 특성이 개체에 의한 변동을 가지기 때문에, 측정치인 출력치 Dout의 정밀도를 향상시키는 것이 어렵다고 하는 문제가 있었다.

일반적으로 직교 2축 방향의 자기 센서를 칩 상에 탑재하여 지자기 검출을 행하는 LSI(대규모 집적 회로)는, 지자기 센서의 감도를 보정하는 수단을 갖는다.

자기 센서의 검출 출력의 보정을 연산 처리에서 행하는 기술에는, 예를 들면 일본 특허 공개 2000-180170호 공보에 기재되는 것이 있다. 동문헌에 기재된 기술에 따르면, X축 검출부의 검출 출력의 보정은, 다음과 같이 해서 행한다. 즉 자기 센서의 검출 범위를 90도마다 4블록으로 분할하고, X축 검출부의 최대 출력 전압치를 A1로 하고, Y축 검출부의 출력치가 0의 위치로부터 90도 회전한 점의 X축 검출부의 출력 전압치를 A2로 한다.

그리고 출력 전압치 A2가 +측인 경우, -측인 경우, 미소한 경우로 분류하고, +측인 경우에는 식(301)을 보정식으로 하고, -측인 경우에는 식(302)을 보정식으로 하고, 미소한 경우에는 보정 없음으로 한다.

…(301)

…(302)

단 A3은 X축 검출부의 실측 출력, Z는 식(303)으로 표현되는 보정 파라미터이다.

…(303)

Y축에 대해서도 마찬가지의 방법으로 보정을 행하여, X축 검출부 및 Y축 검출부의 직교도를 보정한다.

이와 같이 연산 처리에서 자기 센서의 검출 출력의 보정을 행하는 경우, 예를 들면 출하 검사로 보정 데이터를 측정하여, LSI에 실장한 불휘발성 메모리에 써넣어 놓는 형태를 취할 수 있다.

그런데 최근, 이러한 LSI에는 저전압화의 요청을 수용하여, 불휘발성 메모리로서 저전압에서도 적합한 읽어내기를 행할 수 있는 퓨즈 메모리를 실장한 것이 존재한다.

그러나 퓨즈 메모리는, 상기의 이점을 갖는 반면, 써넣기 시에 이용되는 퓨즈 절단용의 트랜지스터에 대용량의 것이 필요하여, 회로 규모에 유의할 필요가 있다. 이 때문에, 출하 검사 시에 얻어진 보정 데이터의 값을 그대로 퓨즈 메모리 써넣는 형태에서는, 다수의 퓨즈 메모리가 필요하게 되어 회로 설계상 불편하다.

본원의 제1군의 발명은, 퓨즈 메모리를 내장하여 오프셋치 등을 저장함으로써 칩을 제조하는 데에 특수한 프로세스를 필요로 하지 않고, 메모리 전체의 시스템의 소규모화를 도모하여, 더욱 소형이고 저가격의 지자기 센서 및 지자기 센서의 보정 방법을 제공하는 것을 과제로 한다.

본원의 제2군의 발명은, 퓨즈 메모리를 설치하여 초기치 및 보정치를 저장하고, 그 값에 의해 측정치를 보정함으로써, 측정치에 대해서, 변동의 보정을 하여 정밀도의 향상을 도모할 수 있는 온도 센서 및 온도 센서의 보정 방법을 제공하는 것을 과제로 한다.

본원의 제3군의 발명은, 지자기의 직교축 성분을 검출하는 지자기 검출 소자와, 지자기 검출 소자의 검출 출력의 보정 정보를 기억하는 열 변성형의 불휘발성 기억 소자를 갖는 지자기 검출 장치에서, 열 변성형의 불휘발성 기억 소자를 소수화할 수 있는 기술을 제공하는 것을 과제로 한다.

〈발명의 개시〉

본원의 제1군의 발명은, 상기 사정을 고려하여 이루어진 것으로, 그 목적은, 퓨즈 메모리를 내장하여 오프셋치 등을 저장함으로써 칩을 제조하는 데에 특수한 프로세스를 필요로 하지 않고, 메모리 전체의 시스템의 소규모화를 도모하여, 더욱 소형이고 저가격의 지자기 센서 및 지자기 센서의 보정 방법을 제공하는 데에 있다.

상기 목적을 달성하기 위해서, 본 발명에서는, 이하의 수단을 제안하고 있다.

본원의 제1군의 발명은, 지자기를 검출하는 지자기 검지 수단과, 복수의 기억 단위를 갖는 퓨즈 메모리로서, 상기 각 기억 단위를 선택적이면서 전기적으로 절단 혹은 접속시키는 것이 가능하며, 상기 각 기억 단위에서의 전기적인 절단 혹은 접속 상태에 의해 소정의 데이터를 기억하는 퓨즈 메모리와, 제조 시에, 상기 지자기 검지 수단의 측정치를 입력하고, 상기 측정치에 기초하여 지자기 검지 수단의 측정치의 온도 특성을 보정하는 보정치를 구하여, 상기 보정치에 따라서 상기 퓨즈 메모리에 포함되는 각 기억 단위를 선택적이면서 전기적으로 절단 혹은 접속시킴으로써, 상기 보정치를 상기 퓨즈 메모리에 써넣는 보정 데이터 써넣기 수단과, 제조 후의 실사용 시에, 상기 퓨즈 메모리로부터 상기 보정치를 읽어내는 보정 데이터 읽어내기 수단과, 상기 실사용 시에, 상기 지자기 검지 수단의 측정치를 입력하고, 상기 보정 데이터 읽어내기 수단에 의해 읽어내어진 보정치에 기초하여 상기 지자기 검지 수단의 측정치의 보정을 행하는 보정 수단을 구비한 것을 특징으로 한다.

본 발명에 따르면, 지자기 센서의 제조 시에, 보정 데이터 써넣기 수단이 지자기 검지 수단의 측정치로부터 그 측정치를 보정하는 보정치를 구하고, 퓨즈 메모리를 이용하여, 그 보정치에 따라서 물리적으로 퓨즈를 절단함으로써 그 보정치의 보존성을 확보하면서 써넣고, 지자기 센서의 실사용 시에, 보정 데이터 읽어내기 수단이 퓨즈 메모리로부터, 보정치를 읽어내고, 보정 수단이 그 보정치에 기초하여 지자기 검지 수단의 측정치를 보정한다.

본원의 제1군의 발명은, 기재의 지자기 센서의 측정치를 보정하는 지자기 센서의 보정 방법으로서, 상기 지자기 센서가 온도를 검지하는 온도 측정 수단을 더 구비하고, 상기 지자기 센서의 제조 시에, 미리 상기 온도 측정 수단의 감도 특성을 구하여, 상기 퓨즈 메모리에 기억하는 스텝과, 상기 퓨즈 메모리에 기억되어 있는 감도 특성 데이터에 의해, 상기 온도 측정 수단의 감도 특성을 보정하는 스텝과, 상기 지자기 센서의 온도에 의한 자기 감도의 오프셋을 보정하고, 상기 보정된 오프셋을 상기 퓨즈 메모리에 기억하는 스텝을 갖는 것을 특징으로 한다.

본 발명에 따르면, 지자기 센서에 설치되고, 지자기 센서의 제조 시에, 미리 온도 측정 수단의 감도 특성이 구해져 퓨즈 메모리에 기억되고, 그 감도 특성 데이터에 의해, 온도 측정 수단의 감도 특성이 보정되고, 그 온도에 의해, 온도 특성을 갖는 지자기 센서의 온도에 의한 오프셋이 보정되어, 그 오프셋이 퓨즈 메모리에 기억된다.

본원의 제1군의 발명은, 지자기 센서의 측정치를 보정하는 지자기 센서의 보정 방법으로서, 상기 지자기 센서의 제조 시에, 제로 자장에서의 측정치에 기초하여, 측정치의 보정을 행하는 스텝을 갖는 것을 특징으로 한다.

본 발명에 따르면, 지자기 센서의 제조 시에, 제로 자장에서의 측정치에 기초하여, 측정치가 보정된다.

본원의 제1군의 발명에 따르면, 퓨즈 메모리에 의해 기억된 지자기 검지 수단의 측정치의 보정치에 기초하여 지자기 검지 수단의 측정치가 보정되어, 지자기 검지 수단의 측정치를 정밀도 높게 얻을 수 있는 효과가 있다. 또한, 종래의 지자기 센서와 같이, 오프셋치를 EEPROM에 기억하는 데에 비하여, 칩을 제조하는 데에 특수한 프로세스를 필요로 하지 않고, 칩을 통상의 C-MOS의 프로세스를 이용하여 제조할 수 있는 효과가 있다. 또한, 써넣기를 위한 고전압화 회로나 써넣기 회로 등을 불필요로 하여, 메모리의 구동의 시스템의 소규모화를 도모할 수 있는 효과가 있다. 또한, 물리적으로 퓨즈가 절단됨으로써 보정치가 기억되므로, 그 보정치의 경시 변화를 전무로 할 수 있는 효과가 있다.

본원의 제1군의 발명에 따르면, 지자기 센서의 감도 특성 데이터가 퓨즈 메모리에 기억된 온도 측정 수단에 의해, 지자기 센서의 오프셋이 보정되어, 그 오프셋이 퓨즈 메모리에 기억되고, 그 오프셋에 의해 지자기 센서의 측정치가 보정되므로, 지자기 센서의 측정을, 온도에 대해서도, 칩마다 정확하게 행할 수 있는 효과가 있다.

본원의 제1군의 발명에 따르면, 본 발명에 따르면, 지자기 센서의 제조 시에, 제로 자장에서의 측정치를 교정하여, 보다 정확한 측정을 할 수 있는 효과가 있다.

이하, 본 명세서 중에서는, 전기적 접속 상태를 절단 상태로 하는 소위 퓨즈와, 전기적 절단 상태를 접속 상태로 하는 안티 퓨즈를 특별히 구별없이 퓨즈라고 부르고, 이러한 구조를 이용한 메모리를 퓨즈 메모리라고 부르기로 한다.

또한, 「물리적으로 퓨즈가 절단된다」란, 퓨즈 소자의 전기적 절단이 실행되는 수단이, 전기적으로 행해지는 것, 레이저 빔과 같은 에너지 빔에 의한 것, 전자총에 의한 전자 빔이나 FIB(Focused Ion Beam)와 같은 하전 빔에 의한 것 등을 포함하는 물리적인 수단을 이용하여, 퓨즈 소자를 형성하는 재료의 전기적 접속을 절단, 혹은 실질적으로 절단되었다고 판단될 정도로 고저항으로 함으로써, 전기적 도통성이 저해된 상태에 이르게 하는 것을 가리킨다.

본원의 제2군의 발명은, 상기 사정을 고려하여 이루어진 것으로, 그 목적은, 퓨즈 메모리를 설치하여 초기치 및 보정치를 저장하고, 그 값에 의해 측정치를 보정함으로써, 측정치에 대해서, 변동의 보정을 하여 정밀도의 향상을 도모할 수 있는 온도 센서 및 온도 센서의 보정 방법을 제공하는 데에 있다.

본원의 제2군의 발명은, 온도를 검출하는 감온 수단과, 복수의 기억 단위를 갖는 퓨즈 메모리로서, 상기 각 기억 단위를 선택적이면서 전기적으로 절단 혹은 접속시키는 것이 가능하며, 상기 각 기억 단위에서의 전기적인 절단 혹은 접속 상태에 의해 소정의 데이터를 기억하는 퓨즈 메모리와, 제조 시에, 상기 감온 수단의 측정치를 입력하고, 상기 측정치에 기초하여 상기 감온 수단의 측정치를 보정하는 초기치를 구하고, 상기 측정치에 기초하여 상기 감온 수단의 감도 특성을 보정하는 보정치를 구하고, 상기 초기치 및 상기 보정치에 따라서 상기 퓨즈 메모리에 포함되는 각 기억 단위를 선택적이면서 전기적으로 절단 혹은 접속시킴으로써, 상기 초기치 및 상기 보정치를 상기 퓨즈 메모리에 써넣는 보정 데이터 써넣기 수단과, 제조 후의 실사용 시에, 상기 퓨즈 메모리로부터 상기 초기치 및 보정치를 읽어내는 보정 데이터 읽어내기 수단과, 상기 실사용 시에, 상기 감온 수단의 측정치를 입력하고, 상기 보정 데이터 읽어내기 수단에 의해 읽어내어진 초기치 및 보정치에 기초하여 상기 감온 수단의 측정치의 보정을 행하는 보정 수단을 구비한 것을 특징으로 한다.

본 발명에 따르면, 온도 센서의 제조 전에, 보정 데이터 써넣기 수단이 감온 수단의 측정치로부터 감온 수단의 측정치를 보정하는 초기치를 구하고, 그 측정치로부터 감온 수단의 감도 특성을 보정하는 보정치를 구하여 퓨즈 메모리에 써넣고, 온도 센서의 실사용 시에, 보정 데이터 읽어내기 수단이 퓨즈 메모리로부터, 초기치 및 보정치를 읽어내고, 보정 수단이 그 초기치 및 보정치에 기초하여 감온 수단의 측정치를 보정하기 때문에, 온도 센서의 개체간에서의 온도 특성의 변동을 줄일 수 있어, 온도 센서의 개체간에서 측정치의 차이를 줄일 수 있다.

본원의 제2군의 발명은, 온도를 검출하는 감온 수단과, 상기 감온 수단의 측정치의 처리를 행하는 제어 수단과, 전류를 흘림으로써 선택적이면서 전기적 절단이 가능하고, 그 전기적 절단 상태에 의해 상기 보정 수단이 보정에 이용하는 보정 데이터를 기억하는 퓨즈 메모리를 구비한 온도 센서에서의 측정 데이터를 보정하는 온도 센서의 보정 방법으로서, 제조 시에, 상기 제어 수단이 상기 감온 수단의 측정치를 입력하고, 상기 측정치에 기초하여 상기 감온 수단의 측정치의 변동을 보정하는 초기치를 구하고, 상기 측정치에 기초하여 상기 감온 수단의 감도의 변동을 보정하는 보정치를 구하여, 상기 초기치 및 상기 보정치에 따라서 상기 퓨즈 메모리의 전기적 절단을 행함으로써, 상기 초기치 및 상기 보정치를 상기 퓨즈 메모리에 써넣는 보정 데이터 써넣기 스텝과, 제조 후의 실사용 시에, 상기 제어 수단이 상기 퓨즈 메모리로부터 상기 초기치 및 보정치를 읽어내는 스텝과, 상기 실사용 시에, 상기 제어 수단이 상기 감온 수단의 측정치를 입력하고, 상기 보정 데이터 읽어내기 수단에 의해 읽어내어진 초기치 및 보정치에 기초하여 상기 감온 수단의 측정치의 보정을 행하는 스텝을 구비한 것을 특징으로 한다.

본 발명에 따르면, 온도 센서의 제조 전에, 보정 데이터 써넣기 수단이 감온 수단의 측정치로부터 감온 수단의 측정치를 보정하는 초기치를 구하고, 그 측정치로부터 감온 수단의 감도 특성을 보정하는 보정치를 구하여 퓨즈 메모리에 써넣고, 온도 센서의 실사용 시에, 보정 데이터 읽어내기 수단이 퓨즈 메모리로부터, 초기치 및 보정치를 읽어내고, 보정 수단이 그 초기치 및 보정치에 기초하여 감온 수단의 측정치를 보정하기 때문에, 온도 센서의 개체간에서의 온도 특성의 변동을 줄일 수 있어, 온도 센서의 개체간에서의 측정치의 차이를 줄일 수 있다.

본원의 제2군의 발명은, 온도 센서의 보정 방법으로서, 상기 보정 데이터 써넣기 스텝에서, 상기 감온 수단의 제1 온도에 대한 측정치로부터, 감온 수단의 제1 온도에 대한 미리 정해진 이론치를 감산하여 상기 보정치를 산출하는 처리와, 상기 감온 수단의 제2 온도에 대한 측정치로부터 상기 감온 수단의 제1 온도에 대한 측정치를 감산한 값을, 상기 제2 온도로부터 상기 제1 온도를 감산한 값에 의해 제산하고, 미리 정해진 상기 감온 수단의 이론상의 감도에 의해 제산하여 상기 보정치를 산출하는 처리와, 상기 초기치 및 상기 보정치에 따라서 상기 퓨즈 메모리에 포함되는 각 기억 단위를 선택적이면서 전기적으로 절단 혹은 접속시킴으로써, 상기 초기치 및 상기 보정치를 상기 퓨즈 메모리에 써넣는 처리가 행하여지는 것을 특징으로 한다.

본 발명에 따르면, 보정 데이터 써넣기 스텝에서, 제1 온도와 제2 온도와, 그 온도에서의 감온 수단의 측정치와, 제1 온도에서의 감온 수단의 이론치와, 감온 수단의 감도의 이론치에 의해, 초기치 및 보정치가 산출되고, 그 값이 퓨즈 메모리에 써넣기된다.

본원의 제2군의 발명에 따르면, 퓨즈 메모리에 의해 기억된 감온 수단의 측정치의 초기치 및 보정치에 기초하여 감온 수단의 측정치가 보정되어, 감온 수단의 측정치를 정밀도 높게 얻을 수 있는 효과가 있다.

본원의 제2군의 발명에 따르면, 제1 온도 및 제2 온도에서의 측정치 등에 의해, 감온 수단의 초기치 및 보정치가 산출되고, 소용량의 데이터의 기억에 유리한 퓨즈 메모리에 효율적으로 기억시키는 것이 가능한 효과가 있다. 또한, 물리적으로 퓨즈가 절단됨으로써 초기치 및 보정치가 기억되므로, 그 초기치 및 보정치의 변화를 전무로 할 수 있는 효과가 있다.

본원의 제3군의 발명은, 이러한 사정을 감안하여, 지자기의 직교축 성분을 검출하는 지자기 검출 소자와, 지자기 검출 소자의 검출 출력의 보정 정보를 기억하는 열 변성형의 불휘발성 기억 소자를 갖는 지자기 검출 장치에서, 열 변성형의 불휘발성 기억 소자를 소수화할 수 있는 기술을 제공하는 것을 과제로 한다.

상기의 과제를 해결하기 위해서 본원의 제3군의 발명은, 지자기의 직교축 성분을 검출하는 지자기 검출 소자와, 그 지자기 검출 소자의 검출 출력의 보정 정보를 기억하는 열 변성형의 불휘발성 기억 소자를 구비하는 지자기 검출 장치로서, 상기 보정 정보는, 축 감도 보정 계수 및 축간 보정 계수이며 또한 어느 한 축의 축 감도 보정 계수에 대한 비율로서 나타낸 값인 것을 특징으로 하는 지자기 검출 장치를 제공한다.

본원의 제3군의 발명은, 상기 불휘발성 기억 소자는 최저한, 상기 어느 한 축의 축 감도 보정 계수 이외의 축 감도 보정 계수에 따른 보정 정보를 기억하는 것을 특징으로 하는 지자기 검출 장치를 제공한다.

본원의 제3군의 발명은, 상기 어느 한 축의 축 감도 보정 계수 이외의 축 감도 보정 계수에 따른 보정 정보로서, 그 축 감도 보정 계수의 축 감도 보정 계수에 대한 비율로부터 미리 설정된 기준치를 감산한 차분치를 이용하는 것을 특징으로 하는 지자기 검출 장치를 제공한다.

본원의 제3군의 발명은, 상기 지자기 검출 소자의 검출 출력의 보정 연산을 행하는 보정 연산 회로를 구비하고, 이 보정 연산 회로는, 검출 출력에 축 감도 보정 계수를 승산하여 보정함과 함께 다른 축의 검출 출력에 축간 보정 계수를 승산하여 구해지는 보정항을 합산함으로써 검출 출력의 보정치를 산출하는 것을 특징으로 하는 지자기 검출 장치를 제공한다.

본원의 제3군의 발명은, 상기 지자기 검출 소자의 검출 출력의 보정 연산을 행하는 보정 연산 회로를 구비하고, 이 보정 연산 회로는, 상기 차분치에 상기 기준치를 가산하여 축 감도 보정 계수를 복원한 다음에 보정 연산을 행하는 것을 특징으로 하는 지자기 검출 장치를 제공한다.

본원의 제3군의 발명은, 상기 보정 연산 회로는, 상기 보정 정보로부터 취득할 수 없는 보정 계수에 대해서는 미리 설정된 대체치를 대입함으로써 연산을 행하는 것을 특징으로 하는 지자기 검출 장치를 제공한다.

상기의 과제를 해결하기 위해서 본원의 제3군의 발명은, 직교축 성분마다 지자기를 검출하는 지자기 검출 소자와, 상기 검출된 지자기의 값을 보정하기 위한 1 혹은 복수의 보정 데이터를 기억하는 열 변성형의 불휘발성 기억 소자를 구비하는 지자기 검출 장치로서, 상기 보정 데이터 각각은, 축 감도 보정 계수, 혹은, 축간 보정 계수, 혹은, 축 감도 보정 계수로부터 소정의 기준치를 감산한 차분치의, 어느 한 축의 축 감도 보정 계수에 대한 비율의 값으로서 나타내고 있는 것을 특징으로 하는 지자기 검출 장치를 제공한다.

본원의 제3군의 발명은, 상기 보정 데이터 중 적어도 1개는, 상기 어느 한 축 이외의 축 감도 보정 계수의, 상기 어느 한 축의 축 감도 보정 계수에 대한 비율의 값인 것을 특징으로 하는 지자기 검출 장치를 제공한다.

본원의 제3군의 발명은, 상기 보정 데이터 중 적어도 1개는, 상기 어느 한 축 이외의 축 감도 보정 계수로부터 소정의 기준치를 감산한 차분치의, 상기 어느 한 축의 축 감도 보정 계수에 대한 비율의 값인 것을 특징으로 하는 지자기 검출 장치를 제공한다.

본원의 제3군의 발명은, 상기 지자기 검출 소자에 의해 검출된 직교축 성분마다의 지자기의 값을 보정하는 보정 연산 회로를 갖고, 상기 보정 연산 회로는, 소정의 축 성분의 지자기의 값에, 상기 소정의 축 성분의 축 감도 보정 계수, 혹은, 상기 소정의 축 성분의 축 감도 보정 계수로부터 소정의 기준치를 감산한 차분치의, 상기 어느 한 축의 축 감도 보정 계수에 대한 비율에 소정치를 가산한 가산치를 승산한 승산산치와, 다른 축 성분의 지자기의 값에, 상기 축간 보정 계수의 상기 어느 한 축의 축 성분의 축 감도 보정 계수에 대한 비율의 값을 승산한 승산치와의 합을 산출함으로써, 보정된 지자기의 값을 구하는 것을 특징으로 하는 지자기 검출 장치를 제공한다.

본원의 제3군의 발명은, 상기 지자기 검출 소자에 의해 검출된 직교축 성분마다의 지자기의 값을 보정하는 보정 연산 회로를 갖고, 상기 보정 연산 회로는, 소정의 축 성분의 지자기의 값에, 상기 소정의 축 성분의 축 감도 보정 계수, 혹은, 상기 소정의 축 성분의 축 감도 보정 계수로부터 소정의 기준치를 감산한 차분치의, 상기 어느 한 축의 축 감도 보정 계수에 대한 비율에 소정치를 가산한 가산치를 승산한 승산치를 산출함으로써, 보정된 지자기의 값을 구하는 것을 특징으로 하는 지자기 검출 장치를 제공한다.

본원의 제3군의 발명은, 상기 열 변성형의 불휘발성 기억 소자란, 퓨즈 메모리인 것을 특징으로 하는 지자기 검출 장치를 제공한다.

또한, 본원의 제3군의 발명은, 상기 소정의 기준치는, 상기 어느 한 축의 축 감도 보정 계수인 것을 특징으로 하는 지자기 검출 장치를 제공한다.

이상 설명한 바와 같이 본 발명에 따르면, 어느 한 축의 축 감도 보정 계수에 대한 다른 보정 계수의 비를 취한 것을 보정 정보로서 열 변성형의 불휘발성 기억 소자에 기억하므로, 축간의 보정을 행하는 것에 의한 보정 정밀도를 유지하면서, 보정 정보를 소형화하여 열 변성형의 불휘발성 기억 소자의 기억 용량을 삭감하는 것이 가능해진다.

또한, 어느 한 축의 축 감도 보정 계수나 축간 보정 계수를 보정 정보로부터 생략하는 것이 가능해져, 보정 정보를 더욱 소형화하여 불휘발성 기억 소자의 기억 용량을 삭감하는 것이 가능해진다.

또한, 다른 축의 감도 보정 계수로부터 기준치를 감산한 차분치를 보정 정보로 함으로써 보정 정보를 더욱 소형화하여 불휘발성 기억 소자의 기억 용량을 삭감하는 것이 가능해진다.

도 1은 본원의 제1군의 발명의 각 실시예에서의 지자기 센서(1)의 구성을 도시하는 도면.
도 2a는 동실시예에서의 기억 단위 MUa의 구성을 도시하는 도면.
도 2b는 동실시예에서의 기억 단위 MUb의 구성을 도시하는 도면.
도 3은 동실시예에서의 데이터의 써넣기 시의 퓨즈 메모리(13)의 회로도.
도 4는 동실시예에서의 데이터의 써넣기 시의 퓨즈 메모리(13)의 타이밍을 도시하는 도면.
도 5는 동실시예에서의 데이터의 읽어내기 시의 퓨즈 메모리(13)의 회로도.
도 6은 동실시예에서의 데이터의 읽어내기 시의 퓨즈 메모리(13)의 타이밍을 도시하는 도면.
도 7a는 본원의 제1군의 발명의 제1∼제2 실시예에서의 지자기 센서(1)의 웨이퍼의 만들어넣기 시에 오프셋치를 퓨즈 메모리(13)에 설정하는 동작을 도시하는 플로우차트.
도 7b는 동발명의 제1∼제2 실시예에서의 지자기 센서(1)의 실사용 시의 동작을 도시하는 플로우차트.
도 8은 도 7에서의 플로우차트에, 제로 자장 부여의 스텝(스텝 Sc1)을 추가한 플로우차트.
도 9는 본원의 제1군의 발명의 제2 실시예에서의 지자기 센서(1)의 웨이퍼의 만들어넣기 시에 오프셋치를 퓨즈 메모리(13)에 설정하는 동작을 도시하는 플로우차트.
도 10은 본원의 제2군의 발명의 일 실시예에서의 온도 센서(201)의 구성을 도시하는 도면.
도 11a는 동실시예에서의 온도 센서(201)의 만들어넣기에서, 초기치 ΔD 및 보정치 Δk를 퓨즈 메모리(213)에 설정하는 동작 및 온도 센서(201)의 실사용 시의 동작을 도시하는 플로우차트.
도 11b는 동실시예에서의 온도 센서(201)의 실사용 시의 동작을 도시하는 플로우차트.
도 12는 종래 및 동실시예에서의 온도 센서 회로(212)의 구성을 도시하는 블록도.
도 13은 본원의 제3군의 발명의 제1 실시예에 따른 지자기 검출 용 LSI의 구성의 개략을 도시하는 블록도.
도 14는 퓨즈 메모리의 구성예를 도시하는 블록도.
도 15는 본원의 발명을 휴대 전화기에 탑재한 경우의 구성의 개략을 도시하는 블록도.

〈발명을 실시하기 위한 최량의 형태〉

이하, 도면을 참조하여, 본원의 제1군의 발명의 제1 실시예에 대하여 설명한다.

도 1에 도시한 바와 같이, 본 실시예에서의 지자기 센서(1), 지자기 센서(1)의 제어를 행하는 컨트롤 로직 회로(11)(보정 데이터 써넣기 수단)(보정 데이터 읽어내기 수단)(보정 수단)와, 예를 들면, GMR(Giant Magnetoresistive) 소자로 이루어지며, 서로 직교하는 X축, Y축 각각의 축 방향(감자 방향)의 지자기를 검출하는 지자기 센서 소자 및 A/D(Analog/Digital) 컨버터로 구성되는 지자기 센서 회로(12)(지자기 검지 수단)와, 퓨즈 메모리(13)로 이루어지고, 1 칩 상에 구성된다.

지자기 센서 회로(12)는 지자기 센서 소자가 얻은 X축 방향 및 Y축 방향의 자장의 측정치를 A/D 컨버터에 의해 A/D 변환하여, 컨트롤 로직 회로(11)에 출력 한다. 컨트롤 로직 회로(11)는, 지자기 센서(1)의 휴대 전화기에의 탑재 시에, 그 휴대 전화기가 회전하고 있는 상황에서, 지자기 센서 회로(12)로부터 측정된 주위 자장을 나타내는 복수의 측정치를 읽어들이고, 그 측정치에 기초하여 지자기 센서 회로(12)의 오프셋치를 구하여, 그 값을 퓨즈 메모리(13)에 기억시킨다.

또한, 컨트롤 로직 회로(11)는, 오프셋치를 퓨즈 메모리(13)로부터 읽어내고, 그 값과 지자기 센서 회로(12)로부터의 측정치를 연산함으로써, 지자기 센서 회로(12)로부터의 측정치를 디지털적으로 보정한다.

또한, 지자기 센서(1)에는 도시하지 않은 물리량 센서가 설치되고, 그 물리량 센서는 온도 센서(온도 측정 수단)를 포함한다. 컨트롤 로직 회로(11)는 그 온도 센서로부터의 주위 온도 데이터를 읽어내고, 그 주위 온도에 대한 오프셋치를 퓨즈 메모리(13)에 써넣고, 또한, 그 주위 온도에 대한 오프셋치를 퓨즈 메모리(13)로부터 읽어낸다.

퓨즈 메모리(13)는, 도 2a에 도시하는 기억 단위 MUa를, 기억 용량의 비트 수만큼 갖는다. 예를 들면, 기억 용량이 32비트의 퓨즈 메모리(13)는, 기억 단위 MUa를 32개 갖는다. 기억 단위 MUa는, N-채널의 MOS 트랜지스터 N1과, 지자기 센서(1)의 전원 전압 VDD에 접속된 단자 Ta와, MOS 트랜지스터의 드레인에 접속된 단자 Tb의 사이에 삽입된 퓨즈 Fu로 구성된다. 퓨즈 Fu는 폴리사이드(폴리실리콘)에 의해 형성되어 있다. MOS 트랜지스터 N1의 게이트에 써넣기 전압 입력단 IpWr이 접속되고, MOS 트랜지스터 N1의 드레인에 데이터 출력단 OpD가 접속된다.

또한, MOS 트랜지스터 N1은, 게이트에 의해 ON했을 때에, 퓨즈 Fu를 절단하는 데에 필요한 열을 발생하는 전류를 드레인과 소스의 사이에 흘릴 수 있는 사이즈로 칩 상에 형성된다. 예를 들면, MOS 트랜지스터 N1은, 채널 길이: L=0.65㎛, 채널 폭: W=140㎛로 형성된다.

기억 단위 MUa에서, 전원 전압 VDD를 인가한 상태에서, 써넣기 전압 입력단 IpWr로부터 MOS 트랜지스터의 게이트에 MOS 트랜지스터 N1이 0N하는 전압(MOS 트랜지스터 N1의 임계치) 이상의 전압을 인가하면, MOS 트랜지스터 N1이 ON하여, 드레인과 소스의 사이에 흐르는 전류에 의한 발열에 의해, 퓨즈 Fu가 절단된다. 그 결과, 기억 단위 MUa는, 도 2b에 도시한 바와 같이 퓨즈 Fu가 삭제된 구성으로 된다. 이하, 이것을 기억 단위 MUb라고 한다.

한편, 써넣기 전압 입력단 IpWr로부터 MOS 트랜지스터의 게이트에 MOS 트랜지스터 N1의 임계치 이하의 전압을 인가하면, MOS 트랜지스터 N1이 OFF하여, 드레인과 소스의 사이에 전류가 흐르지 않아, 퓨즈 Fu는 절단되지 않는다. 이상과 같이, 써넣기 전압 입력단 IpWr에 MOS 트랜지스터 N1의 임계치 이상의 전압이 입력된 경우에만, 퓨즈 Fu가 절단되어, 기억 단위 MUb의 구성을 이루게 된다.

다음으로, 전술한 기억 단위 MUa에서, 써넣기 전압 입력단 IpWr에 MOS 트랜지스터 N1의 임계치 이하의 전압을 인가한 상태에서 전원 전압 VDD를 인가하면, MOS 트랜지스터 N1이 OFF되어 있기 때문에, 전원 전압 VDD가 퓨즈 Fu를 통하여 데이터 출력단 OpD에 나타난다. 이 때, 데이터 출력단 OpD에 접속되어 있는 C-MOS(Complementary MOS) 로직 회로의 입력단의 입력 저항이 높기 때문에, 데이터 출력단 OpD로부터 흘러나오는 전류(토출 전류)가 거의 없어, 그 전류에 의해 퓨즈 Fu가 절단될 일은 없다.

한편, 전술한 기억 단위 MUb에서, 써넣기 전압 입력단 IpWr에 MOS 트랜지스터 N1의 임계치 이하의 전압을 인가한 상태에서 전원 전압 VDD를 인가하더라도, MOS 트랜지스터 N1이 OFF되어 있고, 또한, 퓨즈 Fu가 절단되어 있기 때문에, 전원 전압 VDD는 데이터 출력단 OpD에 전달되지 않는다.

이상과 같이, 기억 단위 MUa에서, 전원 전압 VDD를 인가한 상태에서, 써넣기 전압 입력단 IpWr에 MOS 트랜지스터 N1의 임계치 이상의 전압을 인가함으로써 퓨즈 Fu가 절단되어, 기억 단위 MUb를 이루고, 기억 단위 MUb에서, 써넣기 전압 입력단 IpWr에 MOS 트랜지스터 N1의 임계치 이하의 전압을 인가한 상태에서 전원 전압 VDD를 인가하면, 데이터 출력단 OpD에 전압이 출력되지 않게 된다.

한편, 기억 단위 MUa에서, 전원 전압 VDD를 인가한 상태에서, 써넣기 전압 입력단 IpWr에 MOS 트랜지스터 N1의 임계치 이하의 전압을 인가함으로써 퓨즈 Fu가 절단되지 않고, 기억 단위 MUa에서, 써넣기 전압 입력단 IpWr에 MOS 트랜지스터 N1의 임계치 이하의 전압을 인가한 상태에서 전원 전압 VDD를 인가하면, 데이터 출력단 OpD에 전원 전압 VDD가 출력되게 된다.

예를 들면, 다음과 같이 각 전압치를 입출력 데이터에 대응시킴으로써, 입력 데이터를 기억할 수 있다. 즉, 임계치가 전원 전압 VDD의 절반의 값(VDD/2)인 MOS 트랜지스터 N1을 이용한다. 그리고, 써넣기 전압 입력단 IpWr에 인가되는 전압에 대해서, MOS 트랜지스터 N1의 임계치 이하의 전압(예를 들면 그라운드 레벨, 이하, 로우 레벨이라고 함)을 데이터 "0"에 대응시키고, MOS 트랜지스터 N1의 임계치 이상의 전압(예를 들면 VDD, 이하 하이 레벨이라고 함)을 데이터 "1"에 대응시킨다. 그리고, 데이터 출력단 OpD에 출력되는 전압에 대해서, 로우 레벨을 데이터 "1"에 대응시키고, 하이 레벨을 데이터 "0"에 대응시킨다.

이상과 같이 설정함으로써, 전원 전압 VDD를 인가한 상태에서, 써넣기 전압 입력단 IpWr에 인가된 전압에 대응하는 데이터가 퓨즈 Fu의 유무 형태에 의해 기억된다. 또한, 써넣기 전압 입력단 IpWr에 로우 레벨을 인가함으로써, 퓨즈 Fu의 유무 형태에 의해 기억되어 있는 데이터에 대응하는 전압이 데이터 출력단 OpD에 나타난다.

또한, 이상의 점으로부터, 기억 단위 MUa에 대해서, 전원 전압 VDD를 인가한 상태에서, 써넣기 전압 입력단 IpWr에 데이터에 대응하여 하이 레벨 또는 로우 레벨을 인가하여 그 데이터를 퓨즈 Fu의 유무에 의해 기억하는 동작을 「써넣기」라고 한다.

또한, 퓨즈 Fu의 유무 형태에 의해 데이터가 기억되어 있는 기억 단위 MUa 또는 MUb에 대해서, 전원 전압 VDD를 인가한 상태에서, 써넣기 전압 입력단 IpWr에 로우 레벨을 인가함으로써, 그 데이터에 대응하는 전압을 데이터 출력단 OpD로부터 취출하는 동작을 「읽어내기」라고 한다.

컨트롤 로직 회로(11)는, 퓨즈 메모리(13)에 전원 전압 VDD를 공급하고, 퓨즈 메모리(13) 내의 기억 단위 MUa 중, 데이터 "1"을 기억시켜야 할 비트에 대응하는 기억 단위 MUa의 써넣기 전압 입력단 IpWr에만 하이 레벨을 부여함으로써, 그 기억 단위 MUa의 퓨즈 Fu를 절단한다. 이에 의해, 데이터 "1"을 기억시켜야 할 비트에 대응하는 기억 단위가 기억 단위 MUb와 같은 구성으로 되어, 데이터가 기억된다. 이에 의해, 데이터 "1"을 기억시켜야 할 비트에 대응하여 퓨즈 Fu가 절단되어, 데이터 "1"의 「써넣기」가 행해지게 된다. 한편, 데이터 "0"을 기억시켜야 할 비트에 대응하는 퓨즈 Fu는 절단되지 않아, 데이터 "0"의 「써넣기」가 행해지게 된다.

또한, 컨트롤 로직 회로(11)는, 퓨즈 메모리(13)에 전원 전압 VDD를 공급하고, 써넣기 전압 입력단 IpWr에 로우 레벨을 부여함으로써, 퓨즈 Fu의 유무 형태에 의해 기억되어 있는 데이터에 대응하는 전압이 출력됨으로써, 데이터 출력단 OpD로부터 컨트롤 로직 회로(11)에 데이터의 「읽어내기」가 행해지게 된다.

다음으로, 본 실시예에서 실제로 사용되는 퓨즈 메모리(13) 및 데이터 써넣기 시, 데이터 읽어내기 시의 타이밍에 대해서 설명한다. 또한, 전술한 퓨즈 메모리(13)는, 상술한 바와 같이, 4 비트의 데이터를 시리얼로 출력한다.

도 3은, 본 실시예에서 퓨즈 메모리(13) 및 데이터의 써넣기 시의 타이밍을 도시하는 도면이다. 도 3에서, 퓨즈 메모리(13)는 기억 셀 Cel0∼Cel3과, 노트(Not) 게이트(반전 회로) Nt1∼2로 구성된다. 또한, 기억 셀 Cel0∼Cel3은 동일한 구성이므로, 이하, 기억 셀 Cel0에 대하여 설명한다.

기억 셀 Cel0은 도 2a에 도시하는 기억 단위 MUa와, D플립플롭(Delay Flip-Flop) DFF(이하, DFF라고 함)와, 2입력의 앤드(And) 게이트 Ad와, 3입력의 노아(Nor) 게이트 Nora와, 2입력의 노아 게이트 Norb로 구성된다. 또한, 전술한 바와 같이, 기억 셀 Cel0∼Cel3은 동일한 구성이라는 점에서, 이하, 전술한 각 구성 요소의 부호의 말미에 그 기억 셀 Cel0∼Cel3의 첨자의 말미를 추가하기로 한다. 즉, 기억 셀 Cel0 중의 DFF를 DFF0으로 하고, 기억 셀 Cel2 중의 DFF는 DFF2로 한다. 이에 의해, 기억 셀 Cel0의 각 구성 요소를, 기억 단위 MUa0과, D플립플롭 DFF0과, 앤드 게이트 Ad0과, 노아 게이트 Nora0, Norb0으로 한다.

DFF0의 플러스의 데이터 출력단 O0이 노아 게이트 Nora0의 세 개 중의 하나의 입력단에 접속된다. DFF0의 마이너스의 데이터 출력단 ON0이 노아 게이트 Norb0의 한 쪽의 입력단에 접속된다. 노아 게이트 Nora0의 출력단이 기억 단위 MUa0의 써넣기 전압 입력단 IpWr0에 접속된다. 기억 단위 MUa0의 데이터 출력단 OpD0이 앤드 게이트 Ad0의 한 쪽의 입력단에 접속된다. 앤드 게이트 Ad0의 출력단이 노아 게이트 Norb0의 다른 쪽의 입력단에 접속된다.

또한, 기억 셀 Cel0은, 아래와 같이 입력단, 출력단이 설치되고, 각각의 입력단 또는 출력단은 다음과 같이 접속된다. 즉, 기억 셀 Cel0은, 입력단 IpCkO, IpNCk0, IpNWrt0, IpRed0, IpDFi0이 설치되고, 출력단 OpNDi0이 설치된다. 입력단 IpCk0은 DFF0의 클럭 입력단 Ck0에 접속된다. 입력단 IpNCk0 및 IpNWrt0은 노아 게이트 Nora0의 남은 두 개의 입력단에 각각 접속된다. 입력단 IpRed0은 앤드 게이트 Ad0의 다른 쪽의 입력단에 접속된다. 입력단 IpDFi0은 DFF0의 데이터 입력단 D0에 접속된다. 출력단 OpNDi0은 노아 게이트 Norb0의 출력단에 접속된다.

퓨즈 메모리(13)는, 입력단 IpClk, IpNWrite, IpRead, IpNDai, 출력단 OpDo가 설치되어 있다. 입력단 IpClk는 기억 셀 Cel0의 입력단 IpCk0과 접속된다. 또한, 노트 게이트 Nt1을 통하여, 기억 셀 Cel0의 입력단 IpNCk0과 접속된다. 입력단 IpNWrite는 기억 셀 Cel0의 입력단 IpNWrt0과 접속된다. 입력단 IpRead는 기억 셀 Cel0의 입력단 IpRed0과 접속된다.

또한, 입력단 IpClk는 기억 셀 Cel1∼Cel3의 입력단 IpCk1∼IpCk3과도 접속된다. 또한, 노트 게이트 Nt1을 통하여, 기억 셀 Cel1∼Cel3의 입력단 IpNCk1∼IpNCk3과도 접속된다. 입력단 IpNWrite는 기억 셀 Cel1∼Cel3의 입력단 IpNWtr1∼IpNWrt3과도 접속된다. 입력단 IpRead는 기억 셀 Cel1∼Cel3의 입력단 IpRed1∼IpRed3과도 접속된다.

퓨즈 메모리(13)의 입력단 IpNDai는, 기억 셀 Cel0의 입력단 IpDFi0에 접속된다. 기억 셀 Cel0의 출력단 OpNDi0은, 기억 셀 Cel1의 입력단 IpDFi1에 접속된다. 기억 셀 Cel1의 출력단 OpNDi1은, 기억 셀 Cel2의 입력단 IpDFi2에 접속된다. 기억 셀 Cel2의 출력단 OpNDi2는, 기억 셀 Cel3의 입력단 IpDFi3에 접속된다. 기억 셀 Cel3의 출력단 OpNDi3은, 노트 게이트 Nt2를 통하여, 퓨즈 메모리(13)의 출력단 OpDo에 접속된다.

다음으로, 퓨즈 메모리(13)에 데이터를 써넣는 동작에 대하여 설명한다. 이 때, 도 4(타이밍차트)에 도시한 바와 같이 기억 셀 Cel0과 Cel2에 데이터 DD0, DD2("1": 로우 레벨)를 써넣고, 기억 셀 Cel1과 Cel3에 데이터 DD1, DD3("0": 하이 레벨)을 써넣는다고 한다. 또한, 그 타이밍 차트 상의 사선부는 레벨 부정, 즉, 하이 레벨(=VDD) 또는 로우 레벨(=그라운드 레벨) 중 어느 하나의 전압치를 취하는 것을 나타낸다.

우선, 클럭 Clk의 클럭 펄스 Cp1이 출력되기 전에는, 신호 Read, NWrite, NDai가 레벨 부정이고, 또한, 각 기억 셀 Cel0∼Cel3의 출력 신호 NDi0∼NDi3 및 노아 게이트 Nora0∼Nora3의 출력 신호 W0∼W3이 레벨 부정이라고 한다.

다음으로, 클럭 펄스 Cp1이 출력되고, 클럭 펄스 Cp1의 상승과 동기하여, 신호 Read를 로우 레벨, NWrite, NDai를 하이 레벨로 한다. 이에 의해, DFF0의 데이터 입력단 D0에 신호 NDai(하이 레벨)가 취득된다.

또한, 신호 NWrite가 하이 레벨로 되기 때문에, 노아 게이트 Nora0∼Nora3의 하나의 입력단에 하이 레벨이 입력되게 되고, 노아 게이트 Nora0∼Nora3은, 다른 입력단에 입력되는 신호, 즉, DFF0 ∼DFF3의 데이터 출력단 O0∼O3의 출력 신호 및 기억 셀 Cel0∼Cel3의 입력단 IpNCk0∼IpNCk3에서의 입력 신호의 레벨에 상관없이, 로우 레벨의 출력 신호 W0∼W3을 출력한다. 이하, 이것을 「노아 게이트 Nora0의 출력 신호가 로우 레벨로 고정된다」라고 말한다. 이에 의해, 각 기억 셀 Ce10∼Cel3 내의 각 기억 단위 MUa0∼MUa3은 전술한 써넣기 동작을 행하지 않는다. 또한, 이 이후, 신호 Read를 로우 레벨로 유지한다.

그리고, 클럭 펄스 Cp2가 출력되면, DFF0의 마이너스의 데이터 출력단 ON0에, 먼저 데이터 입력단 D0에 취득된 신호 NDai(하이 레벨)의 반전 결과인 로우 레벨의 신호가 출력되고, 노아 게이트 Norb0의 한 쪽의 입력단에 입력된다.

여기에서, 신호 Read가 로우 레벨을 유지하므로, 앤드 게이트 Ad0의 출력 신호가 로우 레벨로 고정된다. 이에 의해, 노아 게이트 Norb0의 다른 쪽의 입력단의 신호가 로우 레벨로 고정되게 된다. 이에 의해, 노아 게이트 Norb0은, 한 쪽의 입력단에 입력되는 신호에 대하여, 노트 게이트로서 동작하고, 입력 신호를 반전하여 출력하게 된다. 이하, 이것을, 「노아 게이트 Norb0이 DFF0의 마이너스의 데이터 출력단 ON0에 대하여 노트 게이트로서 개방된다」라고 말한다. 이 때문에, 기억 셀 Cel0의 출력단 OpNDi0에서의 신호 NDi0이 레벨 부정으로부터 하이 레벨로 된다. 따라서, 클럭 펄스 Cp1이 출력되었을 때에 기억 셀 Cel0의 입력단 IpDFi0에 취득된 신호(하이 레벨)가, 클럭 펄스 Cp2가 출력되면, 기억 셀 Cel0의 출력단 OpNDi0에 전파하게 된다.

또한, 기억 셀 Cel0의 출력단 OpNDi0은, 기억 셀 Cel1의 입력단 IpDFi1이 접속되어 있으므로, 클럭 펄스 Cp1이 출력되었을 때에 기억 셀 Cel0의 입력단 IpDFi0에 취득된 신호(하이 레벨)가, 클럭 펄스 Cp2가 출력되면, 기억 셀 Cel1의 입력단 IpDFi1에 전파하게 된다. 이 때, 그 입력단에 접속된 DFF1의 데이터 입력단 D1에 신호 NDi0(하이 레벨)이 취득된다.

다음으로, 클럭 펄스 Cp3이 출력되면, 전술한 동작에 의해, 기억 셀 Cel1 내에서, 먼저 입력단 IpDFi1에 입력된 신호 NDi0(하이 레벨)이 출력단 OpNDi1에 전파되고, 그 출력단 OpNDi1에서의 신호 NDi1이 레벨 부정으로부터 하이 레벨로 된다. 이 때, 그 출력단 OpNDi1에서의 신호 NDi1이 기억 셀 Cel2의 입력단 IpDFi2에 출력된다.

다음으로, 클럭 펄스 Cp4가 출력되면, 기억 셀 Cel2 내에서, 먼저 입력단 IpDFi2에 입력된 신호 NDi1(하이 레벨)이 출력단 OpNDi2에 전파되고, 그 출력단 OpNDi2에서의 신호 NDi2가 레벨 부정으로부터 하이 레벨로 된다. 이 때, 그 출력단 OpNDi2에서의 신호 NDi2가 기억 셀 Cel3의 입력단 IpDFi3에 출력된다. 다음으로, 클럭 펄스 Cp5가 출력되면, 기억 셀 Cel3 내에서, 먼저 입력단 IpDFi3에 입력된 신호 NDi2(하이 레벨)가 출력단 OpNDi3에 전파되고, 그 출력단 OpNDi3에서의 신호 NDi3이 레벨 부정으로부터 하이 레벨로 된다.

그리고, 전술한 바와 같이, 각 기억 단위 MUa0∼MUa3의 데이터 출력단 OpD0∼OpD3에서, 하이 레벨을 데이터 "0", 로우 레벨을 데이터 "1"에 대응시키고 있기 때문에, 신호 NDi3(하이 레벨)이 노트 게이트 Nt2에 의해 반전되어, 출력단 OpDo로부터 신호 Do(로우 레벨)가 출력된다.

이상과 같이, 퓨즈 메모리(13)는, 입력단 IpNDai로부터 신호 NDai(하이 레벨)를 입력하여, 클럭 펄스 Cp1∼Cp5에 의해, 내부의 기억 셀 Cel0∼Cel3의 출력단 OpNDi0∼OpNDi3에서의 신호 NDi0∼NDi3을 레벨 부정으로부터 하이 레벨로 변화시킨다. 이에 의해, 도 4에 도시한 바와 같이, 내부의 기억 셀 Cel0의 입력단 IpNDai에서의 신호 NDai 및 기억 셀 Cel0∼Cel2의 출력단 OpNDi0∼OpNDi2에 접속되어 있는 기억 셀 Cel1∼Cel3의 입력단 IpDFi1∼IpDFi3에서의 신호 NDi0∼NDi2를 레벨 부정으로부터 하이 레벨로 초기화한 것으로 된다. 이상으로부터, 퓨즈 메모리(13)는 시프트 레지스터로서 동작한다.

한편, 클럭 펄스 Cp5∼Cp9에 의해, 이하에 상술하는 바와 같이, 데이터의 써넣기 동작이 행해진다.

우선, 클럭 펄스 Cp5가 출력되었을 때, 입력단 IpNDai에 입력 신호 NDai로서 로우 레벨의 신호가 입력된다. 그리고, 클럭 펄스 Cp6이 출력되었을 때, 입력단 IpNDai에 입력 신호 NDai로서 하이 레벨의 신호가 입력된다. 전술한 바와 같이, 클럭 펄스 Cp5가 출력되기 전에는, 입력 신호 NDai는 하이 레벨로 초기화되어 있으므로, 클럭 펄스 Cp5가 출력되고 나서 클럭 펄스 Cp6이 출력될 때까지의 동안만, 즉, 1클럭 펄스가 출력되고 있는 동안만, 입력 신호 NDai는 로우 레벨로 된다.

그리고, 이 로우 레벨의 입력 신호 NDai는, 전술한 퓨즈 메모리(13)의 시프트 레지스터의 동작에 의해, 이하와 같이 하이 레벨로 초기화되어 있는 기억 셀 Cel1∼Cel3의 입력단 IpDFi1∼IpDFi3에 전파되고, 각 입력단에서의 신호 NDi0∼NDi2를 아래와 같이 변화시킨다. 즉, 도 4에 도시한 바와 같이, 클럭 펄스 Cp6이 출력되고 나서 클럭 펄스 Cp7이 출력될 때까지의 동안만, 신호 NDi0이 로우 레벨로 된다. 다음으로, 클럭 펄스 Cp7이 출력되고 나서 클럭 펄스 Cp8이 출력될 때까지의 동안만, 신호 NDi1이 로우 레벨로 된다. 다음으로, 클럭 펄스 Cp8이 출력되고 나서 클럭 펄스 Cp9가 출력될 때까지의 동안만, 신호 NDi2가 로우 레벨로 된다. 또한, 클럭 펄스 Cp9가 출력되고 나서 클럭 펄스 Cp10이 출력될 때까지의 동안만, 기억 셀 Cel3의 출력단 OpNDi3에서의 신호 NDi3이 로우 레벨로 된다.

또한, 신호 NWrite를, 써넣는 데이터 DD0∼DD3에 대응하여 클럭 펄스 Cp6∼Cp9에 동기하여 순차적으로 변화시켜서 출력한다. 이하, 클럭 펄스 Cp6∼Cp9가 출력될 때의 퓨즈 메모리(13)의 동작을 설명한다.

우선, 클럭 펄스 Cp6이 출력되면, 클럭 펄스 Cp5가 출력되었을 때의 기억 셀 Cel0의 입력단 IpNDai에서의 신호 NDai(로우 레벨)가 DFF0의 플러스의 데이터 출력단 O0에 전파되고, 기억 셀 Cel0 내의 노아 게이트 Nora0의 세 개 중 MUa의 하나의 입력단에 출력된다. 한편, 신호 NWrite가 데이터 DD0("1")에 대응하는 로우 레벨의 신호가 노아 게이트 Nora0의 남은 두 개 중의 하나의 입력단에 출력된다.

또한, 노아 게이트 Nora0의 남은 입력단에 클럭 펄스 Cp6이 노트 게이트 Nt1에 의해 반전된 신호가 출력된다. 여기서, 클럭 펄스 Cp6이 하이 레벨로 되어 있는 타이밍(구간 PO)에서는, 반전된 출력인 로우 레벨의 신호가 출력되고, 클럭 펄스 Cp6이 로우 레벨로 되어 있는 타이밍에서는, 반전 출력인 하이 레벨의 신호가 출력된다.

여기서, 구간 P0에서는, 노아 게이트 Nora0의 남은 입력단에 로우 레벨의 신호가 출력되므로, 노아 게이트 Nora0의 모든 입력단에 로우 레벨의 신호가 출력되기 때문에, 노아 게이트 Nora0의 출력 신호 W0은 하이 레벨로 되어, 기억 단위 MUa0의 데이터 입력단 IpWr0에 하이 레벨이 입력되고, 기억 단위 MUa0 내의 MOS 트랜지스터 N10이 온하고, 도 4의 출력 신호 WO의 타이밍차트에 「cut」로 기재하는 바와 같이, 퓨즈 Fu0이 절단되어, 기억 단위 MUa0에 데이터 DD0("1": 로우 레벨)이 기억된다.

또한, 클럭 펄스 Cp6이 로우 레벨로 되어 있는 타이밍에서는, 노아 게이트 Nora0의 세 개의 입력단 중의 하나에 하이 레벨이 입력되고, 노아 게이트 Nora0의 출력 신호 W0이 로우 레벨로 고정되어, 기억 단위 MUa0의 데이터 입력단 IpWr0에 로우 레벨이 입력되고, 기억 단위 MUa0 내의 퓨즈 Fu0은 절단되지 않는다.

또한, 기억 셀 Cel0의 다른 기억 셀 Cel1∼Cel3 내의 노아 게이트 Nora1∼Nora3에서는, 세 개의 입력단 중의 하나에 입력 신호 NDi0∼NDi2(=하이 레벨)가 입력된 DFF0∼DFF2의 플러스의 출력단 O0∼O2로부터의 출력 신호(=하이 레벨)가 입력되므로, 노아 게이트 Nora1∼Nora3의 출력 신호 W1∼W3이 로우 레벨로 고정되어, 기억 단위 MUa1∼MUa3의 데이터 입력단 IpWr1∼IpWr3에 로우 레벨이 입력되고, 기억 단위 MUa1∼MUa3 내의 퓨즈 Fu1∼Fu3은 절단되지 않는다.

다음으로, 클럭 펄스 Cp7이 출력되면, 신호 NWrite가 데이터 DD1("0")에 대응하는 하이 레벨의 신호가 노아 게이트 Nora1의 세 개 중 하나의 입력단에 출력된다. 노아 게이트 Nora1의 출력 신호 W1이 로우 레벨로 고정되어, 기억 단위 MUa1의 데이터 입력단 IpWr1에 로우 레벨이 입력되고, 기억 단위 MUa1 내의 퓨즈 Fu1은 절단되지 않는다.

또한, 기억 셀 Cel1의 다른 기억 셀 Cel0, Cel2∼Cel3 내의 노아 게이트 Nora0, Nora2∼Nora3에서는, 세 개의 입력단 중 어느 하나에서 DFF0, DFF2∼DFF3의 플러스의 출력단 O0, O2∼O3의 출력 신호(=하이 레벨)가 입력되므로, 노아 게이트 Nora0, Nora2∼Nora3의 출력 신호 W0, W2∼W3이 로우 레벨로 고정되어, 기억 단위 MUa0, MUa2∼MUa3의 데이터 입력단 IpWr0, IpWr2∼IpWr3에 로우 레벨이 입력되고, 아직 절단되어 있지 않은 기억 단위 MUa2∼MUa3 내의 퓨즈 Fu2∼Fu3은 절단되지 않는다.

이들로부터, 하기와 같이 말할 수 있는, 즉, 기억 셀 Cel0∼Cel1 중, 입력단 IpNDai 또는 입력단 IpDFi0에서, 선택적으로 로우 레벨의 신호를 입력한 것에서, 클럭 펄스 Cp6∼Cp7이 하이 레벨로 되어 있는 타이밍에서, 입력된 신호 NWrite의 데이터에 따라서, 기억 단위 MUa0∼MUa1의 퓨즈 Fu0∼Fu1이 절단되게 된다.

다음으로, 클럭 펄스 Cp8∼Cp9가 출력될 때, 상기의 점으로부터, 다음과 같은 동작이 행해진다. 즉, 클럭 펄스 Cp8이 출력되면, 신호 NWrite가 데이터 DD2("1")에 대응하는 로우 레벨의 신호가 노아 게이트 Nora2의 세 개 중 하나의 입력단에 출력된다. 클럭 펄스 Cp8이 하이 레벨로 되어 있는 타이밍(구간 P2)에서는, 반전 출력 신호인 로우 레벨의 신호가 출력된다. 여기에서, 구간 P2에서는, 반전 출력 신호인 로우 레벨의 신호가 출력되므로, 노아 게이트 Nora2의 모든 입력단에 로우 레벨의 신호가 출력되기 때문에, 노아 게이트 Nora2의 출력 신호 W2는 하이 레벨로 되어, 기억 단위 MUa2의 데이터 입력단 IpWr2에 하이 레벨이 입력되고, 도 4의 출력 신호 W2의 타이밍차트에 「cut」라고 기재하는 바와 같이, 기억 단위 MUa2 내의 퓨즈 Fu2가 절단되고, 기억 단위 MUa2에 데이터 DD2(1: 로우 레벨)가 기억된다.

또한, 클럭 펄스 Cp9가 출력되면, 신호 NWrite가 데이터 DD3("0")에 대응하는 하이 레벨의 신호가 노아 게이트 Nora3의 세 개 중 하나의 입력단에 출력된다. 노아 게이트 Nora3의 출력 신호 W3은 로우 레벨로 되고, 기억 단위 MUa3 내의 퓨즈 Fu3은 절단되지 않는다.

이상의 동작으로부터, 퓨즈 메모리(13)는, 기억 셀 Cel0∼Cel3에서, 기억 단위 MUa0∼MUa3 내의 퓨즈 Fu0∼Fu3의 유무 형태에 의해, 순차적으로 입력한 데이터 DD0∼DD3을 써넣는다.

다음으로, 퓨즈 메모리(13)로부터 데이터를 읽어내는 동작에 대해서, 도 5를 참조하여 설명한다. 도 5에 도시한 바와 같이, 도 3에 도시하는 퓨즈 메모리(13)의 기억 셀 Cel0, 2의 기억 단위 MUa0, 2의 퓨즈 Fu0, 2가 절단되어 있는 것으로 한다. 이에 의해, 기억 셀 Cel0, Cel2에 "1"(: 로우 레벨)인 데이터 DD0, DD2가 써넣기되고, 기억 셀 Cel1, Cel3에 "0"(: 하이 레벨)인 데이터 DD1, DD3이 써넣어지게 된다. 또한, 읽어내기 타이밍을, 도 6의 타이밍차트에 도시한다.

또한, 신호 NWrite가 하이 레벨로 되기 때문에, 노아 게이트 Nora0∼Nora3의 출력 신호가 로우 레벨로 고정되어, 로우 레벨의 출력 신호 W0∼W3을 출력하고, 각 기억 단위 MUa0∼MUa3은 전술한 써넣기 동작을 행하지 않는다. 또한, 그 이후, 신호 NWrite를 하이 레벨로 유지한다.

그리고, 클럭 펄스 Cp2가 출력되면, DFF0의 마이너스의 데이터 출력단 ON0에, 먼저 데이터 입력단 D0에 취득된 신호 NDai(하이 레벨)의 반전 결과인 로우 레벨의 신호가 출력되고, 노아 게이트 Norb0의 한 쪽의 입력단에 입력된다. 여기에서, 신호 Read가 로우 레벨을 유지하므로, 전술한 바와 같이, 노아 게이트 Norb0이 DFF0의 마이너스의 데이터 출력단 ON0에 대하여 노트 게이트로서 개방되고, 한 쪽의 입력단에 입력되는 신호를 반전하여 출력한다. 그 때문에, 기억 셀 Cel0의 출력단 OpNDi0에서의 신호 NDi0이 레벨 부정으로부터 하이 레벨로 된다.

그리고, 클럭 펄스 Cp3∼Cp5가 출력됨으로써 상기의 동작이 행해진다. 이에 의해, 신호 NDai 및 NDi0∼NDi2가 레벨 부정으로부터 하이 레벨로 초기화된다.

다음으로, 클럭 펄스 Cp6∼Cp9에 의해, 이하에 상술하는 바와 같이, 데이터의 읽어내기 동작이 행해진다.

우선, 클럭 펄스 Cp6이 출력되었을 때, 입력단 IpRead에 입력 신호 Read로서 하이 레벨의 신호가 입력된다. 그리고, 클럭 펄스 Cp7이 출력되었을 때, 입력단 IpRead에 입력 신호 Read로서 로우 레벨의 신호가 입력된다. 전술한 바와 같이, 클럭 펄스 Cp6이 출력되기 전에는, 입력단 IpRead에 입력 신호 Read로서 로우 레벨의 신호가 입력되어 있으므로, 클럭 펄스 Cp6이 출력되고 나서 클럭 펄스 Cp7이 출력될 때까지의 동안만, 즉, 1 클럭 펄스가 출력되고 있는 동안만, 입력 신호 Read는 하이 레벨로 된다.

여기에서, 신호 Read가 하이 레벨로 되므로, 노아 게이트 Norb0∼Norb3의 다른 쪽의 입력단에 접속되어 있는 앤드 게이트 Ad0∼Ad3의 한 쪽의 입력단에 하이 레벨의 신호가 입력되어, 앤드 게이트 Ad0∼Ad3이 버퍼로서 동작하고, 앤드 게이트 Ad0∼Ad3의 다른 쪽의 입력단에 입력되는 신호(기억 단위 MUa0∼MUa3의 출력 신호)의 레벨이, 노아 게이트 Norb0∼Norb3의 다른 쪽의 입력단에 전파된다.

한편, 신호 NDai 및 NDi0∼NDi2가 전술한 바와 같이 하이 레벨로 초기화되어 있으므로, DFF0∼DFF3의 마이너스의 데이터 출력단 ON0∼ON3으로부터 로우 레벨이 출력되고, 노아 게이트 Norb0∼Norb3의 한 쪽의 입력단에 입력된다. 이 때문에, 노아 게이트 Norb0∼Norb3이 기억 단위 MUa0∼MUa3의 데이터 출력단 OpD0∼OpD3에 대하여 노트 게이트로서 개방되고, 다른 쪽의 입력단에 접속되어 있는 앤드 게이트 Ad0∼Ad3의 다른 쪽의 입력단에 입력되는 입력 신호인 기억 단위 MUa0∼MUa3의 출력 신호를 반전하여 출력한다. 이 동작에 의해, 클럭 펄스 Cp6이 출력되는 타이밍에서, 기억 단위 MUa0∼MUa3으로 기억되어 있는 데이터를 반전한 신호가 기억 셀 Cel0∼Cel3의 출력단에 출력된다.

그리고, 신호 NDi3이 노트 게이트 Nt2에 의해 반전되어 출력단 OpDO로부터 출력된다. 여기에서, 신호 NDi3은, 기억 단위 MUa3으로 기억된 데이터 DD3의 레벨을 반전한 신호이므로, 출력단 OpDO로부터 데이터 DD3이 출력되게 된다.

다음으로, 클럭 펄스 Cp7이 출력된 후에, Read 신호가 로우 레벨로 되고, 전술한 바와 같이, 노아 게이트 Norb0∼Norb3이 DFF0∼DFF3의 마이너스의 데이터 출력단 ON0∼ON3에 대하여 노트 게이트로서 개방된다. 그리고, 퓨즈 메모리(13)는, 전술한 바와 같은 시프트 레지스터의 동작을 행하여, 클럭 펄스 Cp7∼Cp9에 동기하여 기억 셀 Cel2, Cel1, Cel0의 출력단 OpNDi2, OpNDi1, OpNDi0에서의 신호 NDi2, NDi1, NDi0(데이터 DD2, DD1, DD0의 반전 신호)을, 노트 게이트 Nt2를 통하여, 출력단 OpDO부터 차례차례 출력한다. 이에 의해, 출력단 OpDO로부터 데이터 DD3, DD2, DD1, DD0이 출력되게 된다.

다음으로, 본 실시예에 따른 지자기 센서(1)의 웨이퍼의 만들어넣기 시에, 오프셋치를 퓨즈 메모리(13)에 설정하는 동작을, 도 7a에 도시하는 플로우차트를 참조하여 설명한다.

우선, 지자기 센서(1)의 회로가 형성된 웨이퍼가, 테스터에 접속되고, 컨택트 프로브를 갖는 프로브 제어 장치 상에 놓인다. 그 척의 저면에는 자장 부여용의 코일이 부착되고, 그 코일은 그 테스터에 의해 원하는 외부 자장을 발생하도록 제어되어, 그 웨이퍼에 외부 자장을 부여한다. 그리고, 지자기 센서(1)의 내부에 설치된 코일에, 웨이퍼 상의 단자를 통하여, 테스터에 접속된 프로브 제어 장치의 컨택트 프로브를 접촉시켜, 미리 정해진 전류를 흘리고, 이 발열에 의해, 지자기 센서(1)를 원하는 온도로 가열한다. 또한, 테스터는 프로브 제어 장치를 통하여, 컨트롤 로직 회로(11)에 지시를 행하여, 자장 부여용의 코일에 의해 부여된 외부 자장에 대응하는 지자기 센서(1)의 측정치를 채취한다.

본 실시예에서는, 자장, 온도 조건을 변화시켜, 복수 회의 측정을 반복 행하여, 복수의 원하는 자장 및 원하는 온도에서의 측정치를 얻는다. 그리고, 복수의 자장 및 온도 조건에서 얻어진 복수의 측정치에 대하여 각각 연산을 행하여, 각각의 오프셋치를 산출한다(스텝 Sa1). 구체적으로는, 온도를 변화(혹은 자장을 변화)시키면서, 센서 특성 측정을 반복한다.

다음으로, 산출된 자기 감도의 오프셋치를 퓨즈 메모리(13)에 기억한다(스텝 Sa2). 그리고, 오프셋치를 퓨즈 메모리(13)에 설정하는 동작이 종료된다. 이에 의해, 지자기 센서(1)의 온도 변화에 의한 오프셋 변화가 기억된다.

다음으로, 본 실시예에 따른 지자기 센서(1)의 실사용 시의 동작을 설명한다.

우선, 지자기 센서(1)를 탑재한 휴대 전화기의 전원이 투입되어, 각 부의 동작이 시작된다. 이하, 도 7b에 도시하는 플로우차트를 참조하여, 지자기 센서(1)의 동작을 설명한다. 또한, 지자기 센서(1) 내의 퓨즈 메모리(13)에는, 전술한 지자기 센서 회로(12)의 오프셋치가 기억되어 있는 것으로 한다.

우선, 지자기 센서에서, 컨트롤 로직 회로(11)는 퓨즈 메모리(13)로부터 그 온도에서의 오프셋치를 읽어낸다(스텝 Sb1). 다음으로, 방위 측정 데이터의 온도 보상을 행하기 위해서, 현재의 주위 온도의 측정을 행하고(스텝 Sb2), 그 온도 데이터에 대응하는 자기 감도의 오프셋치를 읽어낸다. 다음으로, 지자기 센서 회로(12)가 방위 측정을 행한다(스텝 Sb3). 다음으로, 컨트롤 로직 회로(11)가, 지자기 센서 회로(12)로부터 방위 측정 데이터를 읽어내고, 전술한 오프셋치를 이용하여 측정치의 보정을 행한다(스텝 Sb4). 다음으로, 그 방위 데이터에 기초하여, 휴대 전화기의 표시 화면 상에 지도 데이터가 표시된다. 그리고, 스텝 Sb2로 되돌아가, 스텝 Sb2∼Sb4의 처리가 반복된다.

이상과 같이, 본 실시예에 따르면, 지자기 센서(1)가 휴대 전화기에 내장됨으로써 발생하는 지자기 센서 회로(12)의 자기 감도의 오프셋을 보정하기 위한 오프셋 보정치를, 컨트롤 로직 회로(11)가 퓨즈 메모리(13)에 설정하고, 지자기 센서(1)의 실사용 시에, 컨트롤 로직 회로(11)가 퓨즈 메모리(13)로부터, 퓨즈 메모리(13)에 설정되어 있는 지자기 센서 회로(12)의 오프셋치를 읽어내어, 그 값에 의해, 측정치의 보정을 행하는 것이 가능해진다. 이 때문에, 측정치에 대해서, 개체에 의한 특성의 변동 보정을 하여 지자기 센서의 측정치의 정밀도의 향상을 도모할 수 있다.

또한, 종래의 지자기 센서와 같이, 오프셋치를 EEPROM에 기억하는 데에 비하여, 칩을 제조하는 데에, 기억부에 터널 절연막과 같은 얇은 산화막을 붙이거나, 칩에 비트선이나 워드선을 형성하기 위한 폴리실리콘층이나 메탈층을 몇 층이나 적층한다고 하는, 특수한 프로세스를 필요로 하지 않아, 칩을 통상의 C-MOS의 프로세스를 이용하여, 칩 단가를 억제하면서, 제조할 수 있다.

또한, 써넣기를 위한 고전압화 회로나 써넣기 회로 등을 불필요로 하여, 메모리의 구동 시스템의 소규모화 및 칩 사이즈의 소형화 및 저가격화를 도모할 수 있다.

또한, 칩에서, 예를 들면, MOS-FET(Field Effect Transistor)의 게이트 전극의 형성에 사용되는 폴리사이드의 층을 이용함으로써, 퓨즈를 위해 배선층을 1층 늘리지 않아도 되며, 또한, 메탈층에 의해 퓨즈를 형성하는 경우와 같이, 전원 또는 그라운드의 라인의 주회에 영향이 미치는 것을 회피할 수 있다.

또한, 퓨즈 Fu0∼Fu3을 폴리사이드에 의해 형성하고 있으므로, 메탈에 비하여 저항율이 높고, 통전함으로써 발생하는 열에 의해 형편에 맞게 절단하는 퓨즈를 형성할 수 있다.

또한, 오프셋치의 저장용에 퓨즈 메모리를 이용하여, 물리적으로 퓨즈가 절단됨으로써 그 오프셋치가 기억되므로, 그 오프셋치의 기억 데이터의 경시 변화를 전무로 할 수 있다.

또한, 오프셋치를 저장하기 위해서는 32비트 정도의 용량이 있으면 되므로, 소용량(4∼몇 백 비트)의 메모리를 만들기 쉬운 퓨즈 메모리는 그 오프셋치의 저장용으로서 바람직하다.

또한, 지자기 센서(1)의 오프셋치를 산출하기 위한 데이터의 측정은, 웨이퍼의 제조 공정 내에서 사용되는 테스터를 사용하기 때문에, 다른 IC 제품의 테스트용의 기재를 공용할 수 있다. 또한, 웨이퍼로부터 절단(다이싱)이 행해진 칩을, 자장 부여용의 코일이 설치된 시험용 지그에 장착하여, 웨이퍼와 마찬가지로 프로버로 데이터를 측정할 수도 있다.

또한, 도 8에 도시하는 플로우차트와 같이, 도 7a에 도시하는 플로우차트에, 전술한 테스터에 의한 외부 자장을 제로 자장으로 하는 스텝(스텝 Sc1)을 추가하여도 된다. 이 경우, 스텝 Sc2가 스텝 Sa1에, 스텝 Sc3이 스텝 Sa2에 상당한다. 또한, 외부 자장을 제로 자장으로 했을 때의 출력치를 기준치로 하여, 자기 센서의 측정치로부터 그 기준치를 비교함으로써, 자기 센서의 측정치의 특성을 보정할 수도 있다. 테스터에 의해 외부 자장을 제로 자장으로 하는 구체적인 방법으로서, 내부 코일에 현재 존재하고 있는 자장(환경 자장)을 상쇄하는(캔슬하는) 방향의 자장을 발생시키는 전류를 흘리는 것이 생각된다.

다음으로, 본원의 제1군의 발명의 제2 실시예에 대하여 설명한다.

이 제2 실시예에 따른 지자기 센서(1)의 블록 구성은 도 1과 동일하지만, 오프셋 변화/온도 변화의 비를 오프셋의 온도 계수로서 퓨즈 메모리(13)에 기억하는 부분이, 오프셋치 그 자체를 퓨즈 메모리(13)에 기억시키는 제1 실시예와 상이하다. 이 때, 그 온도 계수를 산출할 때에, 전술한 물리량 센서 내의 온도 센서에 의해 측정된 온도를 이용하는 부분이, 내부 코일에 흘리는 전류에 의해 온도를 규정하고 있는 제1 실시예와 상이하다.

이하, 도면을 참조하여, 본 실시예를 설명한다.

지자기 센서(1) 내의 온도 센서는, 제조 과정에서, 내부의 온도 센서 회로(도시하지 않음)로부터 주위 온도에 대한 특성을 측정한 결과를 읽어들이고, 그 결과에 기초하여 온도 센서 회로의 측정치를 보정하는 초기치를 구하고, 또한, 그 결과에 기초하여 온도 센서 회로의 감도 특성을 보정하는 보정치를 구하여, 퓨즈 메모리(13)에 기억한다. 또한, 전술한 초기치 및 보정치에 의해 보정된 온도에 대한 오프셋 변화의 비를 오프셋의 온도 계수로서 산출하여, 퓨즈 메모리(13)에 기억한다.

여기에서, 전술한 온도 센서 회로는, 일반적인 밴드갭 레퍼런스 회로와, A/D 컨버터로 구성된다. 밴드갭 레퍼런스 회로는, 예를 들면, 오피앰프, 다이오드, 저항으로 이루어진다. A/D 컨버터는, 밴드갭 레퍼런스 회로의 출력 전압의 A/D 변환을 행하여, A/D 변환의 결과인 출력치 Dout를 출력한다.

또한, 온도 센서 회로에서, 주위 온도 T가 25℃일 때의 출력치 Dout가 600일 때, 출력치 Dout는, 하기의 식(1)과 같이 된다.

…(1)

식(1)로부터, 예를 들면, 주위 온도 T가 30℃일 때는, 출력치 Dout가 590으로 된다.

또한, 컨트롤 로직 회로(11)는, 후술하는, 초기치 ΔD 및 보정치 Δk를 퓨즈 메모리(13)로부터, 전술한 오프셋의 온도 계수와 함께 읽어내고, 그 값을 이용하여 온도 센서 회로의 측정치를 보정하여, 그 온도 측정치 및 오프셋의 온도 계수로부터 오프셋을 산출한다.

다음으로, 본 실시예에서의 지자기 센서(1)의 웨이퍼의 제조 과정에서, 전술한 오프셋의 온도 계수와 함께, 내부의 온도 센서에 관한 전술한 초기치 ΔD 및 보정치 Δk를, 퓨즈 메모리(13)에 설정하는 동작을, 도 9에 도시하는 플로우차트를 참조하여 설명한다.

우선, 지자기 센서(1)의 회로가 형성된 웨이퍼가 척(웨이퍼를 고정하는 지그) 위에 놓인다. 그 웨이퍼 내에는 가열용의 코일이 부착되고, 그 코일은 그 척에 접속된 테스터에 의해 원하는 열을 발생하도록 제어되어, 그 웨이퍼를 가열한다.

다음으로, 자장 부여용의 코일에 의해, 테스터에 의한 외부 자장이 제로 자장으로 되고(스텝 Sd1), 이하의 수순으로 센서의 특성의 측정이 행해진다.

즉, 전술한 코일이 테스터에 의해 온도 T1로 제어된다. 다음으로, 온도 센서 회로의 특성의 측정이 행해진다. 그리고, 그 결과를 컨트롤 로직 회로(11)가, 온도 T1에 대한 온도 센서 회로의 출력치 Dout를 출력치 D1'로서, 프로버를 통하여, 테스터 내의 메모리에 일단, 입력한다(스텝 Sd2).

다음으로, 코일이 테스터에 의해 온도 T2로 제어되어, 온도 센서 회로의 특성의 측정이 행해지고, 그 결과를, 컨트롤 로직 회로(11)가, 온도 T2에 대한 온도 센서 회로의 출력치 Dout를 출력치 D2'로서, 테스터 내의 메모리에 일단, 입력한다(스텝 Sd3).

다음으로, 식(1)을 이용하여, 온도 T1에 대한 출력치 Dout의 이론치 D1 및 온도 T2에 대한 출력치 Dout의 이론치 D2가 산출된다. 그리고, 출력치 D1', D2', 이론치 D1, 온도 T1, T2, 식(1)의 온도 계수 m(=-2)을 이용하여, 이하와 같은 연산으로, 초기치 ΔD 및 보정치 Δk가 산출된다.

즉, 초기치 ΔD가, 식(2)로 표현된 바와 같이, 출력치 D1'로부터 이론치 D1을 감산함으로써 구해진다.

…(2)

또한, 보정치 Δk가, 출력치 D1', D2' 온도 T1, T2, 식(1)의 온도 계수 m을 이용하여, 식(3)으로 표현되는 연산에 의해 구해진다.

…(3)

다음으로, 초기치 ΔD 및 보정치 Δk가, 퓨즈 메모리(13)에 기억된다(스텝 Sd4).

다음으로, 지자기 센서(1)의 온도가 측정되고, 전술한 초기치 ΔD 및 보정치 Δk에 의해 측정된 온도가 보정된다(스텝 Sd5). 다음으로, 제로 자장에 대응하는 지자기 센서(1)의 측정치가 채취된다(스텝 Sd6). 다음으로, 지자기 센서(1)의 내부에 설치된 코일에, 미리 정해진 전류가 흘러, 이 발열에 의해, 지자기 센서(1)가 원하는 온도로 가열되어, 지자기 센서(1)의 온도가 변경된다(스텝 Sd7).

다음으로, 자장 부여용의 코일에 의해, 미리 정해진 외부 자장이 지자기 센서(1)에 부여된다(스텝 Sd8). 그리고, 스텝 Sd5로 되돌아가, 이하의 스텝 Sd5∼Sd8의 처리가 반복된다.

또한, 지자기 센서(1)의 온도 보정치가, 외부 자장의 강도에 의해 변화되는 소자 특성을 갖는 경우, 이 스텝 Sd8에서, 외부 자장을 부여하도록 하고, 지자기 센서(1)의 온도 보정치가, 외부 자장의 강도에 의해 영향을 받지 않는 소자 특성을 갖는 경우, 스텝 Sd8을 스킵하여, 스텝 Sd5로 진행하도록 설정할 수 있다.

그리고, 스텝 Sd5∼Sd8의 처리가, 미리 정해진 횟수 행해지면, 스텝 Sd7의 처리 후에 스텝 Sd8로 이행하지 않고, 스텝 Sd9로 이행한다. 즉, 지자기 센서(1)의 측정치로부터 오프셋치를 산출하고, 그 오프셋치 및 온도 센서의 측정치에 기초하여, 오프셋치 변화/온도 센서 변화의 비인 오프셋치의 온도 계수를 산출하여, 퓨즈 메모리(13)에 기억한다(스텝 Sd9). 그리고, 오프셋치의 온도 계수를 퓨즈 메모리(13)에 설정하는 동작이 종료된다. 이에 의해, 지자기 센서(1)의 오프셋치의 온도 계수가 기억된다.

다음으로, 본 실시예에 따른 지자기 센서(1)의 실사용 시의 동작을, 도 7b에 도시하는 플로우차트를 참조하여 설명한다. 본 실시예에서의 지자기 센서(1)의 실사용 시의 동작은, 제1 실시예에서의 지자기 센서(1)의 동작과 유사하므로, 상위점만 설명한다.

우선, 지자기 센서(1)에서, 컨트롤 로직 회로(11)는 퓨즈 메모리(13)로부터 그 온도에서의 오프셋의 온도 계수를 읽어낸다(스텝 Sb1). 다음으로, 방위 측정 데이터의 온도 보상을 행하기 위해서, 현재의 주위 온도의 측정을 행하고(스텝 Sb2), 온도 센서의 온도 보정을 행한 후의 값 및 오프셋의 온도 계수로부터 그 온도에 대응하는 오프셋치를 산출한다.

이 때, 컨트롤 로직 회로(11)는 퓨즈 메모리(13)로부터, 전술한 초기치 ΔD 및 보정치 Δk를 읽어내고, 그것을 이용하여, 아래와 같은 연산에 의해, 온도 센서로부터 출력된 출력치 Dout를 온도로 변환한 값인, 온도 출력치 Tout를 출력하고(스텝 Sb3), 온도 센서의 보정이 행해진다.

즉, 온도 출력치 Tout가, 측정치 D, 이론치 D1, 초기치 ΔD, 보정치 Δk, 식(1)의 온도 계수 m을 이용하여, 식(4)로 표현되는 연산에 의해 구해진다.

…(4)

또한, 초기치 ΔD 및 보정치 Δk를 퓨즈 메모리(13)에 설정하는 동작이 온도 T1을 25℃로 하여 행해진 경우, 식(4)에서의 T1은 25℃(D1=600)로 된다.

다음으로, 지자기 센서 회로(12)가 방위 측정을 행한다(스텝 Sb3). 다음으로, 컨트롤 로직 회로(11)가, 지자기 센서 회로(12)로부터 방위 측정 데이터를 읽어내고, 전술한 보정 후의 온도 출력치 Tout에 대한 오프셋치를 이용하여 측정치의 보정을 행한다(스텝 Sb4). 다음으로, 그 방위 데이터에 기초하여, 휴대 전화 기기의 표시 화면 상에 지도 데이터가 표시된다. 그리고, 스텝 Sb2로 되돌아가, 스텝 Sb2∼Sb4의 처리가 반복된다.

이상과 같이, 본 실시예에 따르면, 지자기 센서(1) 내의 온도 센서의 제조 과정에서, 컨트롤 로직 회로(11)가 온도 센서 내의 온도 센서 회로의 초기치 ΔD 및 보정치 Δk를 퓨즈 메모리(13)에 설정하고, 전술한 초기치 및 보정치에 의해 보정된 온도에 대한 오프셋 변화의 비를 오프셋의 온도 계수로서 산출하여, 퓨즈 메모리(13)에 기억하고, 온도 센서의 실사용 시에, 컨트롤 로직 회로(11)가 퓨즈 메모리(13)로부터, 퓨즈 메모리(13)에 설정되어 있는 온도 센서 회로의 초기치 ΔD 및 보정치 Δk를 오프셋의 온도 계수와 함께 읽어내어, 온도 출력치 Tout의 출력을 행하여, 그 값에 의해 지자기 센서(1)의 오프셋을 보정하는 것이 가능해진다. 그 때문에, 기억해야 할 수치의 개수를 줄일 수 있다.

또한, 지자기 센서(1) 내의 온도 센서의 초기치 ΔD 및 보정치 Δk를 산출하기 위한 데이터를 일시적으로 기억하기 위한 메모리는, 테스터 내의 메모리에 한하지 않고, 지자기 센서(1)의 칩 상에 DRAM, SRAM 등의 캐쉬 메모리나, 별도의 퓨즈 메모리가 형성되고, 상기의 데이터를 일시적으로 기억하는 것이 가능하다면, 이들의 메모리를 이용해도 된다.

또한, 지자기 센서(1) 내의 온도 센서의 초기치 ΔD 및 보정치 Δk를 산출하기 위한 데이터의 측정은, 웨이퍼의 제조 공정 내에서 사용되는 테스터에 장비된 가열 가능한 척을 사용하기 때문에, 다른 LSI용의 테스트를 위한 기재를 공용할 수 있다. 또한, 웨이퍼로부터 절단(다이싱)이 행해진 칩을, 가열용의 히터가 설치된 시험용 지그에 장착하여, 웨이퍼와 마찬가지로 프로버로 출력치를 측정할 수도 있다.

다음으로, 본원의 제1군의 발명의 제3 실시예에 대하여 설명한다.

이 제3 실시예에 따른 지자기 센서(1)의 블록 구성은 도 1과 동일하지만, 지자기 센서(1)의 만들어넣기에서, 온도와 외부 자장의 양방을 변화시킬 때에, 미리 웨이퍼 상의 칩마다의 온도 센서의 감도 특성을 구해 놓고, 그런 다음에 그 온도 센서에 의해 실제 온도를 측정하여 피드백함으로써, 고정밀도로 온도 제어를 행하도록 하는 부분이, 지자기 센서(1) 내의 온도 센서에 의해 온도의 모니터를 행하고 있지 않은 제1 실시예와 상이하다. 이하, 도 7a에 도시하는 플로우차트를 참조하여, 본 실시예를 설명한다. 또한, 본 실시예에서의 지자기 센서(1)의 제조 과정에서의 동작은, 제1 실시예에서의 지자기 센서(1)의 만들어넣기에서의 동작과 유사하므로, 상위점을 중점적으로 설명한다.

구체적으로, 스텝 Sa1에서, 미리 웨이퍼 상의 칩마다의 온도 센서의 감도 특성을 구해 놓고, 이것을 테스터측의 메모리에 기억해 놓는다. 이 때, 칩의 위치가 번지화되고, 번지마다의 온도 센서 특성으로서, 테스터측의 메모리에 이 감도 특성과 번지 정보가 기억된다.

다음으로, 온도 조절 기능이 있는 프로브 제어 장치를 이용하여, 원하는 온도로 되도록, 제1 실시예와 마찬가지로, 지자기 센서(1) 내의 코일에 통전하여 가열한다. 그리고, 지자기 센서(1) 내의 온도 센서에 의해, 센서 칩 내의 측정 온도를 모니터(측정)한다. 여기에서, 테스터에 기억되어 있는 번지 정보에 기초하여, 온도 센서 특성 정보를 읽어내고, 이것을 이용하여 칩 내의 측정 온도를 보정하여 정확한 온도를 산출한다. 그리고, 이 온도(실측치)와, 소정의 온도(이론치)를 비교하여 상이한 경우에는, 프로브 제어 장치의 온도 조절 기능에 의해 온도 센서의 온도를 조정한다.

그리고, 상기의 동작에 의해, 지자기 센서(1)를 원하는 온도로 가열한다. 또한, 테스터는 프로브 제어 장치를 통하여, 컨트롤 로직 회로(11)에 지시를 행하여, 자장 부여용의 코일에 의해 부여된 외부 자장에 대응하는 지자기 센서(1)의 측정치를 채취한다. 본 실시예에서는, 자장, 온도 조건을 변화시켜, 복수 회의 측정을 반복 행하여, 복수의 원하는 자장 및 원하는 온도에서의 측정치를 얻는다. 그리고, 복수의 자장 및 온도 조건에서 얻어진 복수의 측정치에 대하여 각각 연산을 행하여, 각각의 오프셋치를 산출한다.

다음으로, 스텝 Sa2에서, 웨이퍼 상의 칩마다의 온도 센서의 특성 정보 및 산출된 오프셋치를 퓨즈 메모리(13)에 기억한다. 그리고, 오프셋치를 퓨즈 메모리(13)에 설정하는 동작이 종료된다. 이에 의해, 지자기 센서(1)의 온도 변화에 의한 오프셋 변화가 기억된다.

이상과 같이, 상기 실시예에 따르면, 온도와 외부 자장의 양방을 변화시킬 때에, 미리 웨이퍼 상의 칩마다의 온도 센서의 감도 특성을 구해 놓고, 그런 다음에 온도 센서에 의해 실제 온도를 측정하여 피드백함으로써, 고정밀도로 온도 제어를 행하여, 온도에 의한 오프셋치를 정확하게 채취할 수 있다.

이 실시예에서도, 온도 조건과 외부 자장의 조건은 양방 변화시킬 수 있다. 예를 들면, 25℃와 35℃의 2점으로 변화시키고, 각각에서 복수의 외부 자장 조건에서 측정하여, 오프셋치를 산출한다.

여기서는, 온도를 고정하여 자장을 변화시키는 것이 효율적이지만, 자장을 고정해서 온도만을 미리 변화시켜도 되고, 랜덤하게 측정하여도 된다.

또한, 본 실시예의 변형예로서, 제2 실시예와 같이, 오프셋의 온도 계수와, 감도 특성을 퓨즈 메모리(13)에 기억하여도 된다. 이 경우에는, 일단 테스터측의 메모리에 기억한 번지마다의 감도 특성을, 그 번지에 대응하는 칩의 퓨즈 메모리(13)에 취득한다. 이렇게 함으로써, 개개의 칩으로 분리된 후에, 각 온도 센서의 감도 변동(초기치 ΔD)과 오프셋의 온도 계수(Δk)로부터, 온도 센서의 보정을 할 수 있다.

이상, 본 발명의 실시예에 대하여 도면을 참조하여 상술했지만, 구체적인 구성은 이 실시예에 한정되는 것은 아니고, 본 발명의 요지를 일탈하지 않는 범위에서의 설계 변경도 포함된다.

예를 들면, 퓨즈 소자에의 써넣기는 통전에 의한 것 외에, 레이저, FIB, 전자 빔 등의 외부로부터의 조사에 의한 절단에 의하여도 된다. 이밖에, 퓨즈 소자가 물리적인 절단을 받지 않더라도, 저항치가 높아져 실질적으로 절단되었다고 판단되는 상태로 할 수 있는 수단이 있으면 어떤 것이어도 된다. 또한, 안티 퓨즈와 같이, 고저항(혹은 절연 상태)의 것이 저저항으로 되어, 전기적 도통이 양호해지는 것을 이용하는 메모리여도 된다.

이하, 도면을 참조하여, 본원의 제2군의 발명의 일 실시예에 대하여 설명한다.

도 10에 도시한 바와 같이, 온도 센서(201)는, 온도 센서(201)의 제어를 행하는 컨트롤 로직 회로(211)(보정 데이터 써넣기 수단)(보정 데이터 읽어내기 수단)(보정 수단)(제어 수단)와, 온도 센서 회로(212)(감온 수단)와, 퓨즈 메모리(213)로 이루어지고, 1 칩 상에 구성된다.

컨트롤 로직 회로(211)는, 온도 센서(201)의 제조 과정에서, 온도 센서 회로(212)로부터 주위 온도에 대한 특성을 측정한 결과를 읽어들이고, 그 결과에 기초하여 온도 센서 회로(212)의 측정치를 보정하는 초기치를 구하고, 또한, 그 결과에 기초하여 온도 센서 회로(212)의 감도 특성을 보정하는 보정치를 구하여, 이들 초기치 및 보정치를 퓨즈 메모리(213)에 기억한다. 또한, 컨트롤 로직 회로(211)는, 후술하는, 초기치 ΔD 및 보정치 Δk를 퓨즈 메모리(213)로부터 읽어내고, 그 값을 이용하여 온도 센서 회로(212)로부터의 측정치를 보정한다. 또한, 온도 센서 회로(212)는 종래에 의한 것과 마찬가지의 것이다.

퓨즈 메모리(213)는, 복수의 퓨즈(기억 단위)를 갖고, 컨트롤 로직 회로(211)로부터의 어떤 특정 입력 신호에 따라서, 내부의 워드선과 비트선의 교점에 설치된 퓨즈에 과전류 펄스를 부여하여 용단시킴으로써, 그 교점에 데이터를 써넣는다. 각 퓨즈에는 선택적으로 과전류 펄스가 공급되어, 전기적으로 절단된 퓨즈와 전기적 접속을 유지한 퓨즈가 존재하게 되고, 이에 의해, 소정 수의 비트의 데이터가 기억된다. 또한, 컨트롤 로직 회로(211)로부터의 다른 입력 신호에 대하여 당해 워드선 및 비트선의 교점에서의 퓨즈의 절단 상태에 따라서, 그 교점에서 써넣기되어 있는 데이터를 읽어내어, 컨트롤 로직 회로(211)에 출력한다.

다음으로, 본 실시예에 따른 온도 센서(201)의 제조 과정에서, 초기치 ΔD 및 보정치 Δk를 퓨즈 메모리(213)에 설정하는 동작을, 도 11a에 도시하는 플로우차트를 참조하여 설명한다.

우선, 온도 센서(201)의 회로가 형성된 웨이퍼가 척(웨이퍼를 고정하는 지그) 상에 놓인다. 그 척의 저면에는 가열용의 히터가 부착되고, 그 히터는 그 척에 접속된 테스터에 의해 원하는 열을 발생하도록 제어되어, 그 웨이퍼를 가열한다. 다음으로, 이하의 수순으로 센서의 특성 측정이 행해진다(스텝 Sa1).

즉, 히터가 테스터에 의해 온도 T1(제1 온도)로 제어된다(스텝 Sa1). 다음으로, 온도 센서 회로(212)의 특성 측정이 행해진다(스텝 Sa2). 그리고, 그 결과를 컨트롤 로직 회로(211)가, 온도 T1에 대한 온도 센서 회로(212)의 출력치 Dout를 출력치 D1'(제1 온도에 대한 측정치)로서, 프로버를 통하여, 테스터 내의 메모리에 일단, 입력한다(스텝 Sa3). 다음으로, 히터가 테스터에 의해 온도 T2(제2 온도)로 제어되고(스텝 Sa4), 온도 센서 회로(212)의 특성 측정이 행해지고(스텝 Sa5), 그 결과를, 컨트롤 로직 회로(211)가, 온도 T2에 대한 온도 센서 회로(212)의 출력치 Dout를 출력치 D2'(제1 온도에 대한 측정치)로서, 테스터 내의 메모리에 일단, 입력한다(스텝 Sa6).

다음으로, 전술한 식(21)을 이용하여, 온도 T1에 대한 출력치 Dout의 이론치 D1(제1 온도에 대한 이론치) 및 온도 T2에 대한 출력치 Dout의 이론치 D2가 산출된다. 그리고, 출력치 D1', D2', 이론치 D1, 온도 T1, T2, 식(21)의 온도 계수 m(=-2)을 이용하여, 이하와 같은 연산으로, 초기치 ΔD 및 보정치 Δk가 산출된다(스텝 Sa7).

즉, 초기치 ΔD가, 식(22)로 표현된 바와 같이, 출력치 D1'로부터 이론치 D1을 감산함으로써 구해진다.

…(22)

또한, 보정치 Δk가, 출력치 D1', D2' 온도 T1, T2, 식(21)의 온도 계수 m을 이용하여, 식(23)으로 표현된 연산에 의해 구해진다.

…(23)

다음으로, 초기치 ΔD 및 보정치 Δk가, 퓨즈 메모리(213)에 기억된다(스텝 Sa8). 그리고, 초기치 ΔD 및 보정치 Δk를, 퓨즈 메모리(213)에 설정하는 동작이 종료된다.

다음으로, 본 실시예에 따른 온도 센서(201)의 실사용 시의 동작을 설명한다. 또한, 본 실시예에서는, 온도 센서(201)는 측위 동작을 행하는 지자기 센서와 함께 휴대 전화기에 탑재되고, 그 지자기 센서에 부속되는 물리량 센서로서 그 지자기 센서의 온도 보상에 이용하는 주위 온도 데이터를 채취하는 데에 이용되며, 그 지자기 센서의 온도 보상이 필요하게 되는 경우에만, 그 지자기 센서의 지시에 의해 동작한다.

우선, 온도 센서(201) 및 지자기 센서를 탑재한 휴대 전화기의 전원이 투입되어, 각 부의 동작이 시작한다. 이하, 도 11b에 도시하는 플로우차트를 참조하여, 온도 센서(201)의 동작을 설명한다. 또한, 온도 센서(201) 내의 퓨즈 메모리(213)에는, 전술한 온도 센서 회로(212)의 초기치 ΔD 및 보정치 Δk가 기억되어 있는 것으로 한다.

우선, 지자기 센서가, 방위를 측정하는 과정에서 방위 측정 데이터 온도 보상을 행하기 위해서, 온도 센서(201)에 현재의 주위 온도의 측정을 지시한다. 그리고, 컨트롤 로직 회로(211)가 퓨즈 메모리(213)로부터 초기치 ΔD 및 보정치 Δk를 읽어낸다(스텝 Sb1). 다음으로, 온도 센서 회로(212)가 온도 측정을 행한다(스텝 Sb2). 다음으로, 컨트롤 로직 회로(211)가, 온도 센서 회로(212)로부터 온도 측정 데이터로서 출력치 Dout를 읽어내고, 이하와 같은 연산에 의해, 전술한 초기치 ΔD 및 보정치 Δk를 이용하여, 출력치 Dout를 온도로 변환한 값인, 온도 출력치 Tout가 출력된다(스텝 Sb3).

즉, 온도 출력치 Tout가, 측정치 D, 이론치 D1, 초기치 ΔD, 보정치 Δk, 식(21)의 온도 계수 m을 이용하여, 식(24)로 표현된 연산에 의해 구해진다.

…(24)

또한, 초기치 ΔD 및 보정치 Δk를 퓨즈 메모리(213)에 설정하는 동작이 온도 T1을 25℃로 하여 행해진 경우, 식(24)에서의 T1은 25℃로 된다.

그리고, 출력된 온도 출력치 Tout가 지자기 센서에 출력되어, 방위 데이터의 온도 보상이 행해지고, 그 방위 데이터에 기초하여, 휴대 전화기의 표시 화면 상에 지도 데이터가 표시된다. 그리고, 온도 센서(201)의 동작이 종료된다.

이상과 같이, 본 실시예에 따르면, 온도 센서(201)의 제조 과정에서, 컨트롤 로직 회로(211)가 온도 센서 회로(212)의 초기치 ΔD 및 보정치 Δk를 퓨즈 메모리(213)에 설정하고, 온도 센서(201)의 실사용 시에, 컨트롤 로직 회로(211)가 퓨즈 메모리(213)로부터, 퓨즈 메모리(213)에 설정되어 있는 온도 센서 회로(212)의 초기치 ΔD 및 보정치 Δk를 읽어내어, 그 값에 의해, 온도 출력치 Tout의 출력을 행하는 것이 가능해진다. 이 때문에, 측정치에 대해서, 개체에 의한 변동의 보정을 하여 온도 센서의 측정치의 정밀도의 향상을 도모할 수 있다.

또한, 본 실시예에서는, 온도 센서 회로(212)의 감온 소자로서 서미스터나 열전대를 사용하지 않고, 다이오드를 사용하고 있으며, 또한, 퓨즈를 폴리사이드(폴리실리콘)에 의해 형성하고 있으므로, 통상의 CMOS 프로세스에 의해 메탈의 배선층을 새롭게 설치하지 않고, 온도 센서(201)의 칩을 제조할 수 있어, 온도 센서(201)의 제조 공정을 복잡하게 하지 않아 코스트 업을 회피할 수 있다.

또한, 초기치 ΔD 및 보정치 Δk의 저장용으로 퓨즈 메모리를 이용하여, 물리적으로 퓨즈가 절단됨으로써 초기치 ΔD 및 보정치 Δk가 기억되므로, 그 값의 변화를 전무로 할 수 있다.

또한, 초기치 ΔD 및 보정치 Δk를 저장하기 위해서는 32비트 정도의 용량이 있으면 되므로, 소용량(4∼수 백 비트)의 메모리를 만들기 쉬운 퓨즈 메모리는 그 값의 저장용으로서 바람직하다.

또한, 본 실시예와 같이, 지자기 센서와 병용되는 온도 센서에 대해서는, 지자기 센서에 2종류의 금속이 이용되므로, 감온 소자로서 그 2종류의 금속으로 형성되는 열전대를 사용하여도 된다.

또한, 본 실시예에서는, 온도 센서(201)를 휴대 전화기에 탑재되는 지자기 센서의 온도 보상에 이용하는 것을 상정했지만, 용도는 이것에는 한정되지 않고, 온도 센서(201)를, 온도 보상을 필요로 하는 전자 기기에 이용해도 된다.

또한, 온도 센서(201)의 초기치 ΔD 및 보정치 Δk를 산출하기 위한 데이터를 일시적으로 기억하기 위한 메모리는, 테스터 내의 메모리에 한하지 않고, 온도 센서(201)의 칩 상에 DRAM의 캐쉬 메모리나, 별도의 퓨즈 메모리가 형성되고, 상기의 데이터를 일시적으로 기억하는 것이 가능하다면, 이들 메모리를 이용해도 된다.

또한, 온도 센서(201)의 초기치 ΔD 및 보정치 Δk를 산출하기 위한 데이터의 측정은, 웨이퍼의 제조 공정 내에서 사용되는 척을 사용하기 때문에, 다른 테스트를 위한 기재를 공용할 수 있다. 또한, 웨이퍼로부터 절단(다이싱)이 행해진 칩을, 가열용의 히터가 설치된 시험용 지그에 장착하여, 웨이퍼와 마찬가지로 프로버로 출력치를 측정할 수도 있다.

이하, 도면을 이용하여 본 발명의 실시예를 설명한다.

도 13은, 본원의 제3군의 발명의 제1 실시예에 따른 지자기 검출용 LSI의 구성의 개략을 도시하는 블록도이다.

도 13에 도시한 바와 같이, LSI(301)는 전원 단자(302), 그라운드 단자(303), 칩 셀렉트 입력 단자(304), 데이터 입력 단자(305), 데이터 출력 단자(306)를 갖는다. 또한, 각 부에의 전원 라인 및 그라운드 라인의 배선은 도시를 생략한다.

인터페이스 회로(307)는, 도시하지 않은 마스터 칩과의 사이에서 칩 셀렉트 신호·입출력 신호의 송수신을 행하는 것이다. 제어 회로(308)는, 마스터 칩으로부터의 지시에 기초하여 소정의 논리로 동작하고, 각 부를 제어하는 것이다. 내부 발신 회로(309)는 제어 회로(308) 그 밖의 회로에 클럭 펄스를 부여하는 것이다.

X축 방향의 자기 센서(310) 및 Y축 방향의 자기 센서(311)는, 자기 저항 소자 등을 이용한 자기 센서이다. 절환 회로(312)는, 제어 회로(308)의 제어에 의해 동작하고, 자기 센서(310, 311)의 검출 출력의 증폭기(313)의 입력단에의 출력을 택일적으로 절환하는 것이다. 증폭기(313)는 자기 센서(310, 311)의 검출 출력을 증폭하여 A/D 변환 회로(314)에 부여하는 것이다. A/D 변환 회로(314)는, 검출 출력을 디지털화하여, 제어 회로(308)에 출력하는 것이다.

퓨즈 메모리(315)는, 출하 검사 시에 측정된 검출 출력의 보정 데이터 그 밖의 데이터를 기억하기 위한 열 변성형의 불휘발성 기억 소자에 상당하는 메모리로서, 검출 출력의 보정 데이터로서 (A) D1∼D3의 값 혹은 (B) D3의 값, (C) D1, D2 및 D4의 값, (D) D4의 값 중 어느 하나를 기억하고 있다. 보정 데이터 D1∼D4를 식(304)∼식(307)로 표현한다.

…(304)

…(305)

…(306)

…(307)

단, aij(i=1 or 2, j=1 or 2)는 후술하는 보정 계수이다.

도 14는, 퓨즈 메모리의 구성예를 도시하는 블록도이다. 도 14에는, 4개의 메모리 셀 d0∼d3을 데이지 체인(염주처럼 엮음)에 접속하여 4 비트의 스캔 패스를 구성하는 예를 도시한다. 이 구성에 의해, 검출 출력의 보정 데이터를 4 비트의 정보로서 기억할 수 있다.

각 메모리 셀 d0∼d3에서, 321은 폴리실리콘 저항 등으로 이루어지는 퓨즈, 322는 N형으로 된 FET(전계 효과 트랜지스터), 323은 데이터 플립플롭 회로, 324는 FET(322)에 게이트 전압을 부여하는 3입력의 NOR 게이트, 325는 출력 데이터를 데이지 체인 접속된 후단의 메모리 셀에 출력하는 2입력의 AND 게이트 및 2입력의 NOR 게이트로 구성되는 논리 게이트이다. 이하, 메모리 셀 d0의 구성에 대하여 설명하지만, 다른 메모리 셀 d1∼d3도 공통의 구성이다.

데이터 플립플롭 회로(323)의 데이터 입력 단자 D에는 메모리 셀에 써넣기해야 할 데이터가 입력되고, 또한, CK 단자에는 클럭 펄스 ck가 공급된다. NOR 게이트(324)의 하나의 입력단에는 데이터 플립플롭 회로(323)의 플러스의 출력단 0으로부터의 출력 데이터가 공급되고, 다른 하나의 입력 단자에는 클럭 펄스 ck의 반전 신호가 공급되고, 또한 다른 입력단에는, 써넣기 신호의 반전 신호 /WRITE가 공급되어 있다.

FET(322)의 게이트에는 NOR 게이트(324)의 출력단이 접속되고, 그 드레인은 접지되어 그라운드 레벨로 되어 있다. 퓨즈(321)의 일단은 전원 전압 VDD에 접속되고, 다른 일단은 FET(322)의 소스에 접속되어 있다.

논리 게이트(325)를 구성하는 AND 게이트의 하나의 입력단에는 읽어내기 신호 READ가 공급되고, 그 밖의 입력단에는 FET(322)의 소스에 접속되어 있다. 논리 게이트(325)를 구성하는 NOR 게이트의 하나의 입력단에는 데이터 플립플롭 회로(323)의 마이너스의 출력단 ON으로부터의 출력 데이터가 공급되고, 다른 입력단에는 논리 게이트(325)를 구성하는 AND 게이트의 출력단이 접속되어 있다. 그리고, 논리 게이트(325)의 출력은, 데이지 체인 접속된 후단의 메모리 셀 d1의 데이터 플립플롭 회로(323)의 데이터 입력 단자 D에 공급되게 된다.

또한, 미리, READ 신호가 LOW 레벨(로우 액티브)로 공급되고, /WRITE 신호가 HI 레벨(로우 액티브)로 공급되었을 때, 각 메모리 셀이 초기화되어 있는 것으로 한다.

메모리 셀 d0에 써넣을 때에는, 메모리 셀 d0의 입력단 /di로부터 써넣기용의 비트를 보내오고, 이 비트가 희망하는 셀로 보내어진 타이밍에서 /WRITE를 LOW 레벨로서 NOR 게이트(324)에 공급한다. 이에 의해 NOR 게이트(324)의 출력 W0이 HI 레벨로 되어 FET(322)가 온하고, 퓨즈(321)가 통전하여 용단된다. 도 14에 도시하는 상태는, 예로서, 메모리 셀 d0, d2에 데이터가 써넣기되고, 각각의 퓨즈(21)가 용단되어 있는 것을 나타내고 있다. 즉, 메모리 셀 d0에는 데이터 "1"(LOW 레벨), 메모리 셀 d1에는 데이터 "0"(Hi 레벨), 메모리 셀 d2에는 데이터 "1"(LOW 레벨), 메모리 셀 d3에는 데이터 "0"(Hi 레벨)이 각각 기억되는 것을 나타내고 있다.

각 메모리 셀로부터 데이터를 읽어낼 때는, 데이터 플립플롭(323)을 리셋한 후, READ를 HI 레벨로 함으로써, 퓨즈(321)의 절단의 유무가 논리 게이트(325)의 출력에 반영된다. 이 상태에서 스캔 아웃 동작을 행하여 각 셀의 출력을 최종단의 메모리 셀 d3의 논리 게이트(325)를 통해서 그 반전 출력을 출력단 do로부터 취출한다.

도 13으로 되돌아가 설명하면 제어 회로(308)는, 절환 회로(313)를 제어하여 자기 센서(310, 311)의 검출 출력 Sx, Sy를 A/D 변환 회로(314)에 취득하고, 이 A/D 변환 회로(314)에 의해 검출 출력 Sx, Sy를 디지털화한 다음에 제어 회로(308)의 내부의 레지스터(도시하지 않음)에 취득한다. 그리고 퓨즈 메모리(315)로 보정 데이터를 읽어내어 검출 출력 Sx, Sy를 보정한 다음에 인터페이스 회로(307)에 출력한다.

또 검출 출력 Sx, Sy에 대한 보정은, 제어 회로(308)에서 행하는 대신에 다음과 같이 해도 된다. 즉, LSI에 퓨즈 메모리에 기억되어 있는 데이터를 출력하는 기능을 갖게 하여, LSI로부터는 보정 전의 Sx, Sy를 출력하도록 한다. 마스터측에서는, 별도 수취한 퓨즈 메모리의 데이터를 바탕으로 소프트웨어에 의한 처리에 의해 Sx, Sy를 보정한다.

다음에 검출 출력 Sx, Sy의 보정 처리에 대하여 설명한다. 우선 검출 출력 Sx, Sy와 자기 센서(310, 311) 상의 자계 Hx, Hy는 식(308)로 표현되는 관계가 있다.

단 aij(i=1 or 2, j=1 or 2)는 보정 계수로서, a11은 X축 감도 보정 계수(=1/X축 감도), a22는 Y축 감도 보정 계수(=1/Y축 감도), a12, a21은 축간 보정 계수이다.

이상적인 자기 센서에서는 a11=a22, a12=a21=0이지만, 실제 자기 센서에서는, a11≠a22, a12≠a21≠0으로 되기 때문에, 이 보정 처리가 필요해진다. 제1 실시예에서는, 다음의 보정 연산 방식 A∼D 중 어느 하나에 기초하여 보정 처리를 행하는 것으로 한다.

[연산 방식 A]

지자기 센서로서 특성을 고려하면, 방위를 측정하기 위해서는 자계의 절대치를 구할 필요는 없고, 자계의 각 성분의 비만을 필요로 한다. 이 때문에, a12/a11, a21/a11, a22/a11의 3개의 값이 얻어지면, 지자기 센서로서의 용도에서의 보정 연산으로서는 충분하다.

따라서 연산 방식 A에서는, 퓨즈 메모리에 기억된 보정 데이터 D1∼D3의 값을 이용하여 식(309)에 의해 보정 처리를 행한다.

단, Sx', Sy'는 보정 후의 검출 출력이다.

식(309)에 의하면 X축 감도 보정 계수 a11에 따른 보정 데이터가 a11=a11=1로 원천적으로 1로 되므로, 이 보정 데이터를 퓨즈 메모리에 기억시키더라도, 지장 없이 보정 연산을 실행할 수 있다.

따라서 이 연산 방식 A에서는, 예를 들면 고정치 「1」을 설정해 놓고, X축 감도 보정 계수를 고정치 「1」로 대체함으로써 보정 연산을 행한다. 이에 의해 퓨즈 메모리에 기억해야 할 보정 데이터의 개수를 1개 줄여, 보정 데이터의 총량을 삭감한다. 각 보정 데이터의 데이터 길이가 예를 들면 6비트 길이의 값이라고 하면, 보정 계수 a11, a12, a21, a22의 데이터 총량은 24비트였던 것에 비하여, 연산 방식 A에 의하면 보정 데이터 D1, D2, D3의 총량은 18비트로 된다.

[연산 방식 B]

이 연산 방식에서는, 축간 보정 계수를 축 감도 보정 계수에 의해 제산한 a12/a11, a21/a11이 「0」에 가까운 값인 점에 주목하여, 예를 들면 고정치 「0」을 설정하고, a12/a11, a21/a11의 값을 고정치로 대체하여 얻어지는 식(310)을 이용하여 보정 처리를 행한다.

이 연산 방식에 의하면, 필요한 보정 데이터의 개수를 1개로 줄일 수 있으므로, 보정 데이터의 총량을 보정 데이터 1개분의 6비트로 삭감할 수 있다.

[연산 방식 C]

이 연산 방식에서는, 식(311)을 이용하여 보정 처리를 행한다.

이 연산 방식에 의하면, 축 감도 보정 계수를 축 감도 보정 계수에 의해 제산한 a22/a11이 「1」에 가까운 값인 것에 주목하여, 예를 들면 기준치 「1」을 설정하고, 이 기준치와 a22/a11의 차분을 취하여 보정 데이터로 함으로써, 보정 데이터의 데이터 길이의 단축을 도모하는 것이다.

즉, 보정 데이터 D1, D2는 원래부터 작은 값일 개연성이 높고, 게다가 D4도 기준치 「1」과의 차분이기 때문에 작은 값일 개연성이 높기 때문에, 각각의 데이터 길이를 단축할 수 있다. 여기에서는 각 보정 데이터의 비트 길이를 6비트로부터 4비트로 단축하는 것으로 하면, 퓨즈 메모리에 기억해야 할 데이터량은 보정 데이터 D1, D2, D4의 합계 12비트까지 삭감된다.

[연산 방식 D]

이 연산 방식 D는, 축간 보정 계수를 축 감도 보정 계수에 의해 제산한 a12/a11, a21/a11이 「0」에 가까운 값인 점에 주목하여, 식(312)를 이용하여 보정 처리를 행하여, 연산 방식 B에서 설명한 보정 데이터의 개수 삭감과, 연산 방식 C에서 설명한 보정 데이터의 데이터 길이의 단축의 양방을 채용함으로써 보정 데이터의 총량을 삭감하는 것이다.

즉 연산 방식 B와 마찬가지로 a12/a11, a21/a11의 값을 고정치(예를 들면 「0」)로 대체함과 함께, 연산 방식 C와 마찬가지로 a22/a11의 기준치(예를 들면 「1」)와의 차분을 보정 데이터로 한다.

이 연산 방식에 따르면, 보정 데이터의 개수가 방식 B와 마찬가지로 1개까지 감소하고, 게다가 데이터 길이도 방식 C와 마찬가지로 예를 들면 4비트로 단축할 수 있다. 즉 보정 데이터의 총량을 보정 데이터 D4의 데이터 길이인 4비트까지 삭감할 수 있다.

다음으로, 본 발명의 제2 실시예에 대하여 설명한다. 제2 실시예에서는, 직교 3축의 지자기 센서를 구비한 지자기 검출 장치에의 적용예를 설명한다. 이 지자기 검출 장치는, 도 13에 도시하는 LSI와 마찬가지의 구성의 LSI를 이용하여 직교 3축의 지자기를 검출하는 것이다.

이 장치의 퓨즈 메모리에는, 출하 검사 시에 측정된 검출 출력의 보정 데이터로서 (E) D1∼D3, D5∼D9의 값 혹은 (F) D3, D9의 값, (H) D1, D2, D4∼D8, D10의 값, (G) D4, D10의 값 중 어느 하나를 기억하고 있다.

보정 데이터 D5∼D10을 식(313)∼식(318)로 표현한다.

…(313)

…(314)

…(315)

…(316)

…(317)

…(318)

단, aij(i=1 or 2, j=1 or 2)는 후술하는 보정 계수이다.

여기서 자기 검출력 Sx, Sy, Sz와 자기 센서 상의 자계 Hx, Hy, Hz는 식(319)로 표현되는 관계가 있다.

단 aij(i=1∼3, j=1∼3)는 보정 계수이고, a11은 X축 감도 보정 계수(=1/X축 감도), a22는 Y축 감도 보정 계수(=1/Y축 감도), a33은 Z축 감도 보정 계수(=1/Z축 감도), a12, a13, a21, a23, a31, a32는 축간 보정 계수이다.

제2 실시예에서는, 다음의 보정 연산 방식 E∼H 중 어느 하나에 기초하여 보정 처리를 행하는 것으로 한다.

[연산 방식 E]

연산 방식 E에서는, 연산 방식 A와 마찬가지로, 자계의 각 성분의 비가 얻어지면 지자기 센서로서의 용도에는 충분하다는 관점으로부터, 식(320)을 이용하여 보정 처리를 행한다.

단, Sx', Sy', Sz'는 보정 후의 검출 출력이다.

보정 계수의 데이터 길이가 예를 들면 6비트 길이의 값이라고 하면, 9개의 보정 계수 a11∼a33을 기억하기 위해서 54비트의 기억 용량이 필요했었던 것에 비하여, 연산 방식 E에 의하면 8개의 보정 데이터 D1∼D3, D5∼D9를 기억하는 것만으로 충분하므로 필요한 기억 용량을 48비트로 삭감할 수 있다.

[연산 방식 F]

이 연산 방식에서는, 연산 방식 B와 마찬가지로 축간 보정 계수를 축 감도 보정 계수에 의해 제산한 a12/a11, a13/a11, a21/a11, a23/a11, a31/a11, a32/a11이 「0」에 가까운 값인 점에 주목하여, a12/a11, a13/a11, a21/a11, a23/a11, a31/a11, a32/a11의 값을 고정치(예를 들면 「0」)로 대체하고, 식(321)을 이용하여 보정 처리를 행한다.

이 연산 방식에 따르면, 고정치 「O」에 의해 대체한 보정 데이터는 퓨즈 메모리에 기억하지 않아도 되므로, 그 만큼, 보정 데이터의 총리를 삭감할 수 있다. 즉 보정 데이터 D3, D9만 기억하면 되므로, 필요한 보정 데이터 D3, D9의 총량은 12비트까지 삭감된다.

[연산 방식 G]

이 연산 방식에 따르면, 축 감도 보정 계수를 축 감도 보정 계수에 의해 제산한 a22/a11과 a33/a11이 「1」에 가까운 값인 점에 주목하여, 기준치(이 예에서는 「1」)와의 차분으로 나타냄으로써 보정 데이터의 데이터 길이의 단축을 도모한다. 즉, 이 연산 방식에서는 식(322)를 이용하여 보정 처리를 행한다.

퓨즈 메모리에는, 보정 데이터 D1, D2, D4∼D8, D10의 값을 기억하면 된다. 여기에서, 이들 보정 데이터의 값은 모두 작은 값을 취할 개연성이 높기 때문에, 각각의 데이터 길이를 4비트로 단축할 수 있다. 이에 의해 8개의 보정 데이터 D1, D2, D4∼D8, D10의 총량을 32비트까지 삭감할 수 있다.

[연산 방식 H]

이 연산 방식에서는, 식(323)을 이용하여 보정 처리를 행한다.

이 연산 방식에 의하면, 연산 방식 F에서 설명한 바와 같이 사용하는 보정 데이터를 D4, D10의 2개로 줄이고, 또한 연산 방식 G에서 설명한 바와 같이 D4, D10을 기준치(예를 들면 「L)와의 차분치로서 데이터 길이를 4비트로 단축한다. 이것에 의해 기억해야 할 보정 데이터 D4, D10의 총량은 8비트까지 삭감된다.

이상, 본 발명의 실시예를 상술해 왔지만, 구체적인 구성은 이 실시예에 한정되는 것은 아니고, 본 발명의 요지를 일탈하지 않는 범위의 설계 등도 포함된다.

예를 들면, 본 발명은 퓨즈 메모리를 사용하는 형태에 한정되는 것이 아니라, 예를 들면 열 변성형의 불휘발성 기억 소자의 일종인 안티 퓨즈 메모리를 사용하는 형태를 취할 수도 있다.

다음으로, 본원 발명을 휴대 전화기 등의 휴대 기기에 탑재하는 적용예를 설명한다.

도 15는, 본원 발명을 휴대 전화기 등의 휴대 기기에 탑재한 경우의 휴대 전화기의 구성의 개략을 도시하는 블록도이다. 또한, 도 15의 휴대 전화기(4100)에 탑재되는 지자기 검출용 LSI(4210)는, 자기 센서 외에, 자기 센서의 온도 보상을 행하기 위한 온도 센서를 구비한다.

도 15에서, 휴대 전화기(4100)는 단말기 유닛(4200) 및 단말기 유닛(4300)의 2개의 케이스를 구비한 구성이다. 안테나(4235a)는 전파 신호의 도시하지 않은 무선 기지국과의 사이의 전파 신호의 송수신을 행하기 위한 안테나이다. RF(Radio Frequency)부(4201)는 안테나(4235a)가 수신하는 수신 신호를 중간 주파수의 수신 신호로 변환하여 변복조부(4202)에 출력한다. 또한, RF부(4201)는 변복조부(4202)로부터 입력하는 송신 신호를 송신 주파수의 신호로 변조하여, 안테나(4235a)에 출력하여 송신한다.

변복조부(4202)는, RF부(4201)로부터 입력한 수신 신호의 복조 처리와, CDMA(Code Division Multiple Access: 부호 분할 다원 접속)부(4204)로부터 입력한 송신 신호의 변조 처리를 행한다. CDMA부(4204)는, 송신 신호의 부호화 처리, 및 수신 신호의 부호화 처리를 행한다. 음성 처리부(4205)는, 마이크로폰(4206)으로부터 입력되는 음성 신호를 디지털 신호로 변환하여 CDMA부(4204)에 출력하고, 또한, CDMA부(4204)로부터 디지털의 음성 신호를 입력하여 아날로그의 음성 신호로 변환하고, 스피커(4301)에 출력하여 발음시킨다. GPS 수신부(4207)는 안테나(4235b)가 GPS 위성으로부터 수신한 전파 신호를 복조하고, 전파 신호에 기초하여, 자신의 3차원 공간상의 위도, 경도, 혹은 고도 등으로 표시되는 위치를 산출한다.

물리량 센서(4231)는 휴대 단말기(4100)의 기울기를 검출한다. 또한, 휴대 단말기(4100)는, 물리량 센서(4231)를 반드시 구비하지 않아도 된다. 지자기 검출용 LSI(4210)는, 서로 직교하는 소정의 X축·Y축·Z축 각각의 축 방향의 자기(자계)를 검출하는 자기 센서(4212a∼4212c)와, 온도를 검출하는 온도 센서(4213)와, 자기 센서 제어부(4211)를 구비한다. 또한, 자기 센서 제어부(4211)는, 온도 센서(4213) 및 물리량 센서(4231)에 의한 검출 결과에 대하여 아날로그/디지털 변환 등의 처리를 행한다.

주제어부(4220)는 휴대 단말기(4100)의 각 부를 제어하는 CPU(Central Processing Unit)이다. ROM(Read Only Memory)(4208)은 표시 화상 데이터나 음성 데이터, 주제어부(4220)가 실행하는 프로그램이나, 출하 검사 시에 측정된 온도 센서(4213) 및 물리량 센서서(4231)의 초기 특성치 등을 저장한다. RAM(Random Access Memory)(4209)는, 주제어부(4220)에서 이용하는 연산 데이터 등을 일시적으로 기억하는 불휘발성의 기억 영역이다.

통지 수단(4232)은, 스피커, 바이브레이터, 발광 다이오드를 구비하고, 착신이나 메일 수신 등을, 음, 진동, 및 광에 의해 유저에게 통지한다. 시계부(4233)는 주제어부(4220)가 사용하는 계시 기능이다. 주조작부(4234)는, 유저의 지시 내용을 주제어부(4220)에 출력한다. 전자 촬상부(4302)는, 피사체의 상을 디지털 신호로 변환하여 주제어부(4220)에 출력한다.

표시부(4303)는 주제어부로부터 입력하는 표시용의 신호에 기초하여 화상이나 문자 등을 표시하는 액정 모니터이다. 터치 패널(4304)은, 표시부(4303)의 액정 디스플레이의 표면에 내장되고, 유저의 압하에 의한 조작 내용을 나타내는 신호를 주제어부(4220)에 출력한다.

본원 발명에 따른 지자기 검출용 LSI는, 출하 검사에서 보정 데이터를 측정하고, LSI에 실장한 불휘발성 메모리에 써넣어 놓는 형태를 취하는 것이지만, 본원 발명에 따른 지자기 검출용 LSI는 휴대 기기에 탑재되기 때문에, 지자기 검출용 LSI의 출하 시가 아니라, 휴대 기기에 지자기 검출용 LSI를 탑재하고, 그 휴대 기기의 출하 검사 시에 보정 데이터의 써넣기를 행하는 형태를 취하는 것도 가능하다.

또한, 지자기 검출용 LSI의 출하 시의 검사에서 측정한 보정 데이터를 LSI 내부의 퓨즈 메모리에 써넣고, 또한 지자기 센서 LSI의 휴대 기기에의 탑재 후, 그 휴대 기기의 출하 검사 시에 재차 측정한 지자기 센서 LSI의 보정 데이터를 휴대 기기의 메모리(예를 들면, 도 15의 ROM(4208))에 써넣는 것도 가능하다. 이 후, 지자기를 검출할 때에는, 지자기 센서 LSI의 출력 결과뿐만 아니라, 또 다른 보정치(예를 들면, 도 15의 온도 센서나 물리량 센서의 검출 결과에 기초한 보정치)를 적응시켜도 된다.

1: 지자기 센서
11, 211: 컨트롤 로직 회로(보정 데이터 써넣기 수단)(보정 데이터 읽어내기 수단)(보정 수단)(제어 수단)
12: 지자기 센서 회로(지자기 검지 수단)
13, 213: 퓨즈 메모리
201: 온도 센서
212: 온도 센서 회로(감온 수단)
301: LSI
302: 전원 단자
303: 그라운드 단자
304: 칩 셀렉트 입력 단자
305: 데이터 입력 단자
306: 데이터 출력 단자
307: 인터페이스 회로
308: 제어 회로
309: 내부 발신 회로
310: X축 방향의 자기 센서
311: Y축 방향의 자기 센서
312: 절환 회로
313: 증폭기
314: A/D 변환 회로
315: 퓨즈 메모리
321: 퓨즈
322: FET
323: 데이터 플립플롭
324: NOR 게이트
325: 논리 게이트

Claims

온도 센서 회로와 메모리 수단을 포함하는 지자기 센서의 오프셋치의 온도 계수를 얻는 방법으로서,
제로 자장 및 온도 제어 하에 있는 상기 지자기 센서의 상이한 온도들을 측정하는 단계;
상기 측정된 상이한 온도들에 관하여, 상기 온도 센서 회로의 초기치 및 보정치를 얻는 단계;
상기 초기치 및 보정치를 상기 메모리 수단 내에 저장하는 단계;
상기 메모리 수단 내에 저장된 상기 초기치 및 보정치를 사용하여, 상기 온도 센서 회로에 의해 측정된, 상기 지자기 센서의 측정된 온도를 보정하는 단계;
상기 지자기 센서의 상기 보정된 온도를 사용하여, 미리 정해진 외부 자장에 있는 상기 지자기 센서의 측정치를 얻는 단계;
상기 보정된 온도 및 상기 지자기 센서의 측정치에 기초하여, 상기 지자기 센서의 오프셋치의 온도 계수를 얻는 단계; 및
상기 오프셋치의 온도 계수를 상기 메모리 수단 내에 저장하는 단계
를 포함하는 방법.
제1항에 있어서, 상기 방법은 상기 지자기 센서의 제조 중에 실행되는 방법.
제1항에 있어서, 상기 지자기 센서의 측정치는 상기 지자기 센서가 적어도 제로 자장 및 미리 정해진 외부 자장 둘 다에 각각 있을 때 얻어지는 방법.
제1항에 있어서, 상기 온도 센서 회로의 초기치 및 보정치를 얻는 단계는,
적어도 상기 온도 센서 회로에 의해 측정된 상기 측정된 상이한 온도들 간의 제1 차이 및 상기 측정된 상이한 온도들에 관련된 상이한 출력치들 간의 제2 차이에 관하여 초기치 및 보정치를 산출하는 단계 - 상기 출력치들은 상기 온도 센서 회로로부터 출력됨 -;
를 포함하는 방법.
지자기 센서로서,
온도 센서 회로;
메모리 수단; 및
상기 온도 센서 회로가 제로 자장 및 온도 제어 하에 있는 상기 지자기 센서의 상이한 온도들을 측정하도록 제어하는 컨트롤 로직 회로
를 포함하며,
상기 컨트롤 로직 회로는, 상기 측정된 상이한 온도들에 관하여, 상기 온도 센서 회로의 초기치 및 보정치를 얻으며,
상기 컨트롤 로직 회로는, 상기 초기치 및 보정치를 상기 메모리 수단 내에 저장하고,
상기 컨트롤 로직 회로는, 상기 메모리 수단 내에 저장된 상기 초기치 및 보정치를 사용하여, 상기 온도 센서 회로에 의해 측정된, 상기 지자기 센서의 측정된 온도를 보정하며,
상기 컨트롤 로직 회로는, 상기 지자기 센서의 상기 보정된 온도를 사용하여, 미리 정해진 외부 자장에 있는 상기 지자기 센서의 측정치를 얻고,
상기 컨트롤 로직 회로는, 상기 보정된 온도 및 상기 지자기 센서의 측정치에 기초하여, 상기 지자기 센서의 오프셋치의 온도 계수를 얻으며,
상기 컨트롤 로직 회로는, 상기 오프셋치의 온도 계수를 상기 메모리 수단 내에 저장하는 지자기 센서.
제5항에 있어서, 상기 컨트롤 로직 회로는, 상기 지자기 센서가 적어도 제로 자장 및 미리 정해진 외부 자장 둘 다에 각각 있을 때 상기 지자기 센서의 측정치를 얻는 지자기 센서.
제5항에 있어서, 상기 컨트롤 로직 회로는,
적어도 상기 온도 센서 회로에 의해 측정된 상기 측정된 상이한 온도들 간의 제1 차이 및 상기 측정된 상이한 온도들에 관련된 상이한 출력치들 간의 제2 차이에 관하여, 상기 온도 센서 회로의 초기치 및 보정치를 얻으며, 상기 출력치들은 상기 온도 센서 회로로부터 출력되는 지자기 센서.