KR101043530B1 - 실리콘 및 금속 나노크리스탈 핵생성을 위한 플라즈마 표면처리 - Google Patents

실리콘 및 금속 나노크리스탈 핵생성을 위한 플라즈마 표면처리 Download PDF

Info

Publication number
KR101043530B1
KR101043530B1 KR1020080097156A KR20080097156A KR101043530B1 KR 101043530 B1 KR101043530 B1 KR 101043530B1 KR 1020080097156 A KR1020080097156 A KR 1020080097156A KR 20080097156 A KR20080097156 A KR 20080097156A KR 101043530 B1 KR101043530 B1 KR 101043530B1
Authority
KR
South Korea
Prior art keywords
plasma
substrate
tunnel oxide
oxide layer
chamber
Prior art date
Application number
KR1020080097156A
Other languages
English (en)
Other versions
KR20090034770A (ko
Inventor
필립 알렌 크라우스
크리스토퍼 션 올젠
션 마이클 셰터
밍 리
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20090034770A publication Critical patent/KR20090034770A/ko
Application granted granted Critical
Publication of KR101043530B1 publication Critical patent/KR101043530B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)

Abstract

비휘발성 메모리 소자와 같은 소자 및 이러한 소자를 일체화된 프로세스 툴에서 형성하기 위한 방법이 제공된다. 이 방법은 기판 상에 터널 산화물층을 증착시키는 단계, 이 터널 산화물층을 플라즈마에 노출시켜 플라즈마가 터널 산화물의 표면 및 인접 표면의 조직 형태를 변경시킴으로써 플라즈마 변경된 인접 표면을 형성하는 단계를 포함한다. 이후 나노크리스탈이 이 터널 산화물의 변경된 표면 상에 증착된다.

Description

실리콘 및 금속 나노크리스탈 핵생성을 위한 플라즈마 표면 처리 {PLASMA SURFACE TREATMENT FOR SI AND METAL NANOCRYSTAL NUCLEATION}
본 발명의 실시예들은 반도체 소자, 반도체 소자를 형성하는 방법, 그리고 비휘발성 메모리 소자로서 이용되는 반도체 소자에 관한 것이다.
플래쉬 메모리는, 휴대 전화, 개인 디지탈 보조장치(personal digital assistants; PDAs), 디지탈 카메라, MP3 플레이어, USB 장치 등과 같은 넓은 범위의 전자 장치에의 이용을 위한 비휘발성 메모리로서 널리 이용되어 왔다. 플래쉬 메모리는 많은 양의 정보를 저장하기 위한 휴대 레코딩 장치로 일반적으로 이용되기 때문에, 향상된 작동 속도와 함께 전력 소비 및 셀 크기의 감소가 매우 요구된다.
플래쉬 메모리 소자는 일반적으로 전기적 전하를 함유하기 위한 상당히 두꺼운 유전체 산화물 둘레(surrounding) 및 전기적 전하를 저장하기 위한 터널링 산화물(tunneling oxide) 상의 플로팅 게이트 전극(floating gate electrode)을 일반적으로 포함한다. 나노크리스탈은 터널링 산화물 상의 플로팅 게이트 전극을 대체하도록 제안되어왔고 이에 의해 산화물 둘레의 필요한 두께를 감소시킨다. 그러나, 터널링 산화물 상에 나노크리스탈의 더욱 효과적이고 균일한 증착(deposition)을 얻기 위한 방법에 관한 요구가 여전히 있다.
일체화된 툴에서 소자를 형성하기 위한 장치 및 방법이 제공된다. 일 실시예에서, 방법은 기판 상에 터널 산화물층을 증착하는 단계, 플라즈마로 상기 터널 산화물층을 노출시켜 플라즈마가 터널 산화물의 표면 및 인접 표면의 조직 형태를 변경시킴으로써 변경된 표면을 형성하는 단계, 및 터널 산화물의 변경된 표면 상에 나노크리스탈을 증착하는 단계를 포함한다. 이후 캡슐화 유전체 물질이 증착될 수 있고, 이후 이 기판 상에 제어 게이트 물질의 증착이 뒤따른다. 유사하게 나노크리스탈의 다수의 층이 형성된다면, 캡슐화 유전체의 바닥부는 나노크리스탈의 다음 층이 증착되기 이전에 처리된다. 이 터널 산화물층은 약 2nm 내지 약 10nm의 두께로 증착될 수 있고, 플라즈마 변경된 인접 표면은 약 0.5nm 내지 약 2nm의 두께를 가질 수 있다. 플라즈마 변경된 인접 표면은 약 30eV 미만의 플라즈마 이온 에너지를 유지하면서 RF 필드를 플라즈마 가스로 가함에 의해 터널 산화물층을 플라즈마로 노출시킴에 의해 형성될 수 있다. 일 실시예에서, 플라즈마 이온 에너지는 약 5eV 내지 약 15eV일 수 있다. 일 실시예에서, 플라즈마 변경된 인접 표면은 약 1nm의 두께를 갖는다.
다른 실시예에서, 비휘발성 메모리 소자를 제작하는 방법은, 기판 상에 터널 산화물층을 증착하는 단계; 약 10V 미만의 플라즈마 포텐셜을 유지하면서 RF 필드를 플라즈마 가스로 가함에 의해 상기 터널 산화물층을 플라즈마에 노출시키는 단계를 포함하고, 이에 의해 이 플라즈마가 상기 터널 산화물의 표면 및 인접 표면의 조직 형태를 변경시킨다. 또한, 이 방법은 터널 산화물의 변경된 표면 상에 실리콘 나노크리스탈, 실리콘 게르마늄 나노크리스탈, 및 금속 나노크리스탈 중 적어도 하나를 증착하는 단계; 이 기판 상에 캡슐화 유전체 물질을 증착하는 단계; 기판 상에 제어 게이트 물질을 증착하는 단계; 및 나노크리스탈을 증착하는 단계 및 캡슐화 유전체 물질을 증착하는 단계 중 적어도 하나 이전에 기판을 어닐링하는 단계를 포함한다.
다른 실시예에서, 비휘발성 메모리 소자가 제공된다. 이 소자는 기판, 이 기판 상에 증착된 약 2nm 내지 약 10nm의 두께를 갖는 터널 산화물층, 상기 인접 표면 영역 상에 배치된 실리콘 나노크리스탈, 실리콘 게르마늄 나노크리스탈, 및 금속 나노크리스탈 중 적어도 하나, 실리콘 나노크리스탈 및 금속 나노크리스탈 중 적어도 하나 위에 배치된 캡슐화 유전체 물질, 및 이 캡슐화 유전체 물질 위에 배치된 제어 게이트 물질을 포함하고, 이 경우 터널 산화물층의 인접 표면 영역은 약 0.5nm 내지 2.0nm의 두께를 갖는 플라즈마 처리된 터널 산화물을 포함한다.
비휘발성 메모리 소자와 같은 소자 및 통합(integrated) 프로세스 툴(tool)에서 이러한 소자를 형성하기 위한 방법이 제공된다. 이 방법은, 기판 상에 터널 산화물층을 증착하는 단계, 터널 산화물층을 플라즈마에 노출시켜 이 플라즈마가 터널 산화물의 표면 및 인접 표면의 조직 형태를 변경시킴으로써 플라즈마 변경된 인접 표면을 형성하는 단계를 포함한다. 이후 나노크리스탈이 터널 산화물의 변경된 표면 상에 증착된다.
도 1은 본 발명의 일 실시예에 따른 플래쉬 메모리 셀(100)의 세그먼트의 2차원 블록도를 도시한다. 셀(100)은 터널 산화물층(103)이 그 위에 배치된 기판(101)을 포함할 수 있다. 이 터널 산화물층(103)은 플라즈마 처리된 인접 표면 영역(105)을 포함할 수 있다. 실리콘계, 실리콘 게르마늄계 또는 금속계 나노크리스탈(107)은 플라즈마 처리된 인접 표면 영역(105) 상에 배치될 수 있다. 나노크리스탈(107)은 캡슐화하는(encapsulating) 유전체층(109)에 의해 캡슐화된다. 제어 게이트(111)는 캡슐화 유전체(109) 위에 배치될 수 있다.
도 2는 본 발명의 일 실시예를 실행하도록 구성될 수 있는 예시적인 통합 반도체 기판 프로세싱 시스템(200)의 개략 평면도를 도시한다. 통합 시스템(200)의 예는 미국 캘리포니아 산타 클라라에 위치한 어플라이드 머티어리얼스사로부터 구입 가능한 CENTURA® 통합 툴의 개조 형태를 도시한다. 여기서 설명된 방법은 필수적인 프로세스 챔버들이 결합되어 있는 다른 도구에서도 수행될 수 있는데, 예를 들어 PRODUCER® 및 ENDURA® 통합 툴 또는 다른 제조사로부터 구입 가능한 도구들이다.
프로세싱 시스템(200)은 진공-밀폐 프로세싱 플랫폼(201), 팩토리 인터페이스(factory interface; 204), 및 시스템 제어기(202)를 포함한다. 이 플랫폼(201)은 다수의 프로세싱 챔버들(214A-D) 및 로드락 챔버들(206A-B)을 포함하고, 이러한 챔버들은 진공 기판 전달 챔버(203)에 연결되어 있다. 팩토리 인터페이스(204)는 로드락 챔버(206A-B)에 의해 전달 챔버(203)에 연결된다.
일정한 실시예들에서, 팩토리 인터페이스(204)는 적어도 하나의 도킹 스테이션(207) 및 적어도 하나의 팩토리 인터페이스 로봇(138)을 포함하고 이에 의해 기판들의 전달을 촉진시킨다. 도킹 스테이션(207)은 하나 이상의 전방 개방 통합형 포드(Front Opening Unified Pod; FOUP)를 수용하도록 구성된다. 4개의 FOUPS(205A-D)는 도 2의 실시예에서 도시된다. 팩토리 인터페이스 로봇(138)은 팩토리 인터페이스(204)로부터 로드락 챔버(206A-B)를 통해 프로세싱을 위해 프로세싱 플랫폼(201)으로 기판을 전달하도록 구성된다.
로드락 챔버(206A-B)의 각각은 팩토리 인터페이스(204)에 연결된 제 1 포트 및 전달 챔버(203)에 연결된 제 2 포트를 갖는다. 로드락 챔버(206A-B)는 압력 제어 시스템(미도시)에 연결되고, 이 시스템은 챔버(206A-B)를 펌프 다운하고(pump down) 배출시키며(vent) 이에 의해 전달 챔버(203)의 진공 환경 및 팩토리 인터페이스(204)의 거의 주위(예를 들어 대기의) 환경 사이로 기판을 통과시키는 것을 촉진한다.
전달 챔버(203)는 그 안에 배치된 진공 로봇(213)을 갖는다. 진공 로봇(213)은 로드락 챔버(206A-B) 및 프로세싱 챔버(214A-D) 사이에서 기판(221)을 전달할 수 있다. 일정한 실시예들에서, 전달 챔버(203)는 내장된 냉각 스테이션을 포함할 수 있고 이에 의해 시스템(200)에서 기판(221)을 전달하는 동안 기판(221)을 냉각시키는 것을 촉진한다.
일정한 실시예에서, 전달 챔버(203)에 결합된 프로세싱 챔버(214A-D)는 화학 기상 증착(CVD) 챔버(214A-B), 플라즈마 챔버(214C)(분리된 플라즈마 질화(Decoupled Plasma Nitridaton(DPN)) 챔버와 같은 것), 및 빠른 열적 프로세스(RTP) 챔버(214D)를 포함할 수 있다. CVD 챔버들(214A-B)은 열적 화학적 기상 증착(열적-CVD) 프로세스, 낮은 압력 화학 기상 증착(LPCVD), 금속-유기 화학 기상 증착(MOCVD), 플라즈마 향상 화학 기상 증착(PECVD), 대기압 이하의(sub-atmosphere) 화학 기상 증착(SACVD) 및 이와 유사한 것과 같은 서로 다른 형태의 CVD 챔버들을 포함할 수 있다. 대안적으로, 적어도 하나의 원자층 증착(ALD), CVD, 물리 기상 증착(PVD), DPN, 또는 RTP 챔버를 포함한 서로 다른 프로세싱 챔버들이 프로세스 요구사항에 따라 시스템(200)으로 교체 가능하게 통합될 수 있다. 적절한 ALD, CVD, PVD, DPN, RTP 및 MOCVD 프로세싱 챔버들은 다른 제조사보다 어플라이드 머티어리얼스사로부터 구입 가능하다.
일정한 실시예에서, 선택적인 서비스 챔버((216A-B)로서 도시됨)가 전달 챔버(203)에 연결될 수 있다. 서비스 챔버(216A-B)는 가스 제거, 배향(orientation), 사전 세정 프로세스, 냉각 및 이와 유사한 것과 같은 다른 기판 프로세스를 수행하도록 구성될 수 있다.
시스템 제어기(202)는 시스템(200)에 연결된다. 이 시스템 제어기(202)는 시스템(200)의 프로세스 챔버(214A-D)의 직접적인 제어를 이용하여 또는 대안적으로 프로세스 챔버(214A-D) 및 시스템(200)과 연관된 컴퓨터(또는 제어기)를 제어함에 의해 시스템(200)의 작동을 제어한다. 시스템 제어기(202)는 CPU(230), 메모리 저장 소자(236), 및 지지 회로(232)를 포함할 수 있다. 작동시, 이 시스템 제어기(202)는 각각의 챔버 및 시스템(200)으로부터 데이터 수집 및 피드백을 가능하게 하여 시스템(200)의 성능을 향상시킨다.
도 3 및 4는 본 발명의 실시예에 따른 DPN 챔버와 같은 플라즈마 챔버(300)를 도시한다. 플라즈마 챔버(300)는 챔버(312), 기판 홀더(314), RF 코일(316), 및 전극 플레이트(318)를 포함한다. 전극 플레이트(318)는 그라운드(320)로 챔버(312)의 바디를 통해 연결된다. 전극 플레이트(318)를 접지시킴에 의해, 챔버(312)의 내부 부피(324)의 플라즈마(322) 및 RF 코일(316) 사이의 용량성 결합이 제거된다. 용량성 결합의 제거는 플라즈마(322)의 포텐셜을 감소시키고, 이 경우 이온 밀도 및 전자 밀도와 같은 플라즈마(322)의 다른 성질들을 급격히 변경시키지는 않는다. RF 코일(316)로부터의 유도성 결합은 제거되지 않지만 이 결합은 플라즈마(322)를 생성하고 유지시킨다.
특히 도 3을 참고하면, 플라즈마 챔버(300)는 하부 전달 챔버(326) 및 전달 메커니즘(328)을 추가적으로 포함한다. 챔버(312)는 전달 챔버(326) 위에 위치한다. 전달 챔버(326)의 내부 부피(330)는 챔버(312)의 베이스의 원형 개구(332)를 통해 챔버(312)의 내부 부피(324)와 소통하도록 위치한다. 기판 홀더(314)는 전달 메커니즘(328) 위에 고정되고, 전달 메커니즘(328)은 기판 홀더(314)를 상승시키거 나 하강시키는데 이용될 수 있다.
이용시, 전달 메커니즘(328)은 기판 홀더(314)가 전달 챔버(326)의 내부 부피(330)로 하강시키도록 작동된다. 이후 로봇 아암에 부착된 블레이드 상에 위치한 기판은 전달 챔버(326)의 벽이 슬릿-밸브 개구를 통해 내부 부피(330)로 전달된다. 이후 전달 메커니즘(328)은 기판 홀더(314)를 상승시키도록 작동되고 이에 의해 기판 홀더(314)는 기판의 하부면과 접촉하며 기판을 블레이드로부터 떨어지도록 상승된다. 이후 블레이드가 전달 챔버로부터 제거되고 이후 전달 메커니즘(328)이 다시 기판 홀더(314)를 개구(332)로 상승시키도록 작동된다. 이후 기판 홀더(314) 상에 위치한 기판은 챔버(312)의 내부 부피(324)에 노출된 상부면을 갖는다.
챔버(312)는 주로 전도성 바디(336) 및 유전체 석영 상부벽(338)을 포함한다. 전도성 바디(336)는 챔버(312)의 하부를 형성하고 상부벽(338)은 챔버(312)의 상부를 형성한다. 전도성 바디(336) 및 상부벽(338)은 함께 내부 부피(324)를 형성한다.
4개의 가스 노즐 포트(340)는 전도성 바디(336)를 통해 내부 부피(324) 안으로 형성된다. 이 가스 노즐 포트(340)는 기판 홀더(314) 주위로 90도 간격으로 위치한다. 또한, 전도성 바디(336)는 일 측부 상에 진공 펌핑 채널(342)을 형성한다. 가스 노즐 포트(340)은 밸브를 통해 가스 다기관에 연결되고, 진공 펌핑 채널(342)은 펌프에 연결된다. 펌프가 작동될 때, 가스는 내부 부피(324)로부터 진공 펌핑 채널(342)을 통해 뽑아내지고 이에 의해 내부 부피(324) 내의 압력을 감소시킨다. 이 밸브는 다기관으로부터 밸브 및 가스 노즐 포트(340)를 통해 내부 부피(324)로 가스가 유동하도록 작동될 수 있다.
도 4를 특히 참고하면, 상부벽(338)은 돔 형태를 가지고, 전극 플레이트(318)는 상부벽(338)의 외부벽의 형태를 따르는(conform) 돔 형태를 갖는다. 전극 플레이트(318)는 상부벽(338) 상에 직접 위치할 수 있다. 전극 플레이트(318)는 상부벽(338)의 중앙부 위에 원형 개구(344)를 형성한다. 상부벽(338) 및 전극 플레이트(318)는 수직축(346) 주위로 대칭을 이룬다.
코일(316)은 수직축(346) 및 개구(344) 주위로 나선을 이룬다. 코일(316)은 전극 플레이트(318)의 돔 형태 상에 위치하며 이 돔 형태를 따른다. 코일(316)의 일단부는 RF 소스(350)에 연결되고, 코일(316)의 대향 단부는 그라운드(352)에 연결된다.
도 5는 본 발명의 일정한 실시예들에 따른 증착 프로세스(500)의 프로세스 흐름도를 도시한다. 또한, 이 프로세스(500)는 다른 제조사에서 만든 다른 도구들에서도 수행될 수 있다. 도 6A-6E는 본 발명의 일정한 실시예에 따른 기판 구조의 단면도를 개략적으로 도시한다.
방법(500)은 상기에서 설명된 시스템(200)으로 일체화된 프로세싱 챔버(214A)와 같은 프로세싱 챔버로 기판(601)을 제공함에 의해 단계(502)에서 시작한다. 기판(601)은 기판 또는 물질면을 지칭하고, 이 면 위에서 필름 프로세싱이 수행된다. 예를 들면, 기판(601)은 결정 실리콘(예를 들어 Si<100> 또는 Si<111>), 실리콘 산화물, 변형된 실리콘, 실리콘 게르마늄, 도핑되거나 또는 도핑되지 않은 폴리실리콘, 도핑되거나 또는 도핑되지 않은 실리콘, 및 패턴화되거나 또는 패턴화되지 않은 웨이퍼, 실리콘 온 절연체(silicon on insulator; SOI), 탄소 도핑된 실리콘 산화물, 실리콘 질화물, 게르마늄, 갈륨 아세나이드, 글라스, 사파이어 또는 다른 적절한 소재와 같은 물질일 수 있다. 기판(601)은 200mm 지름, 300mm 지름, 또는 450mm 지름뿐만 아니라 직사각형 또는 정사각형 패널과 같은 다양한 치수들을 가질 수 있다. 다른 언급이 없다면, 여기서 설명된 실시예들 및 예들은 200mm 지름, 300mm 지름, 또는 450mm 지름을 가진 기판 상에서 수행된다.
단계(504)에서, 터널 산화물층(603)이 기판(601) 상에 형성된다. 터널 산화물층(603)은 적절한 프로세스에 의해 형성될 수 있다. 일정한 실시예들에서, 터널 산화물층(603)은 SiO2를 포함하고, 이는 미국 캘리포니아 산타 클라라에 위치한 어플라이드 머티어리얼스사로부터 구입 가능한 XE, XE Plus 또는 RADIANCETM RTP 챔버와 같은 감소된 압력 RTP 챔버를 이용하여 성장될 수 있다. 이 SiO2 필름은 빠른 열적 산화에 의해 형성될 수 있고, 이는 챔버가 램프를 이용하여 산소 존재 하에서 산화된 층을 형성하기 위해 기판 표면을 빠르게 가열하고 건조시키는 산화 프로세스이다. 실리콘 기판(또는 웨이퍼)의 빠른 열적 산화는 O2, O2+N2, O2+Ar, N2O, 또는 N2O+N2 가스 혼합물이 존재하는 경우 건조 프로세스 빠른 열적 산화를 이용하여 수행된다. 가스 또는 가스 혼합물은 약 1slm 내지 약 5slm의 총 유동 속도를 가질 수 있다. 대안적으로, 실리콘 기판의 빠른 열적 산화는 예를 들어 1-13% H2를 가진 약 1slm 내지 약 5slm의 총 유동 속도를 갖는 O2+H2, O2+H2+N2, 또는 N2O+H2가 존재하 는 인시츄 스팀 생성(ISSG)와 같은 습식 프로세스를 이용하여 수행될 수 있다. 일정한 실시예에서, SiO2 유전체 필름을 형성하는데 이용되는 빠른 열적 산화 프로세스는 약 5초 내지 약 90초 동안 약 750℃ 내지 약 1000℃의 프로세싱 온도 및 약 0.5Torr 내지 약 50Torr의 프로세싱 압력에서 수행될 수 있고, 이에 의해 SiO2 유전체 필름은 약 25nm 내지 약 10nm의 두께를 갖는다. 일 실시예에서, 이 두께는 약 4nm 내지 약 8nm일 수 있다.
일정한 실시예에서, 터널 산화물 물질은 증착 프로세스 동안 적어도 하나의 증착 가스에 기판을 노출시킴에 의해 기판(601) 상에 증착될 수 있다. 일정한 실시예에서, 증착 프로세스는 실리콘 전구체 및 산소 전구체 또는 실리콘 및 산소 소스 모두를 포함한 전구체를 함유할 수 있는 증착 가스를 갖는 CVD 프로세스일 수 있다. 대안적으로, 증착 프로세스는 적어도 두 개의 증착 가스를 갖는 ALD 프로세스일 수 있고, 이에 의해 기판이 실리콘 전구체 및 산소 전구체에 순차적으로 노출된다. 일정한 실시예에서, 단계(504)에서, 산소 전구체 및 실리콘 전구체는 전통적인 CVD 프로세스 동안 또는 ALD 프로세스 동안 동시에 또는 순차적으로 프로세스 챔버로 유입될 수 있거나 또는 기판(601)으로 노출될 수 있다.
단계(504) 동안 실리콘 산화물 물질을 형성하기 위한 적절한 산소 전구체의 예는, 산소 원자(O), 산소(O2), 오존(O3), 워터(H2O), 과산화수소(H2O2), 유기 페록사이드(organic peroxide), 알콜, 니트로스 옥사이드(N2O), 니트릭 옥사이드(NO), 니트로젠 디옥사이드(NO2), 디니트로젠 펜톡사이드(N2O5), 이의 플라즈마, 이의 래디컬, 이의 파생물, 또는 이의 조합물을 포함한다. 일정한 실시예에서, 산소 전구체는 강한 산화제를 제공하기 위해 오존 및 워터를 화합함에 의해 형성될 수 있다. 산소 전구체는 강한 산화력을 갖는 히드록실 래디컬(OH)을 일반적으로 함유한다. 오존 농도는 워터 농도에 비례하여 변할 수 있다. 일 실시예에서, 오존 또는 워터의 몰랄비는 약 0.01 내지 약 30 범위에 있을 수 있다. 다른 실시예에서, 몰랄비는 약 0.03 내지 약 3일 수 있다. 다른 실시예에서, 몰랄비는 약 0.1 내지 약 1일 수 있다.
단계(504) 동안 실리콘 산화물 물질을 형성하기 위한 적절한 실리콘 전구체의 예는 실란, 알킬실란, 할로실란, 알콕시실란, 아미노실란, 아미노디실란, 시릴아지드(silylazides), 시릴히드라진, 또는 이의 파생물을 포함한다. 실리콘 전구체의 일정한 특별한 예들은 실란(SiH4), 디실란(Si2H6), 트리실란(Si3H8), 메틸실란(CH3SiH3), 비스(테르트부틸아미노)실란(BTBAS 또는 (tBU(H)N)2SiH2)), 테트라에톡시실란((EtO)4Si 또는 TEOS), 헥사클로로디실란(HCD 또는 Si2Cl6), 테트라클로로실란(SiCl4), 디클로로실란(H2SiCl2), 1,2-디에틸-테트라키스(디에틸아미노)디실란((CH2CH3((CH3CH2)2N)2Si)2), 1,2-디클로로-테트라키스(디에틸아미노)디실란((Cl((CH3CH2)2N)2Si)2), 헥사키스(N-피르롤이디니오)디실란(((C4H9N)3)Si)2), 1,1,2,2,-테트라클로로-비스(디(트리메틸 시릴)아미노)디실란((Cl2((CH3)3Si)2N)Si)2), 1,1,2,2-테트라클로로-비스(디이소프로필아미노)디실란((Cl2((C3H7)2N)Si)2), 1,2-디메틸테트라키스(디에틸아미노)디실란((CH3(CH3CH2N)2Si)2), 트리스(디메틸아미노)실란 아지드(((CH3)2N)3SiN3), 트리스(메틸아미노)실란 아지드(((CH3)(H)N)3SiN3), 2,2-디메틸히드라진-디메틸실란((CH3)2(H)Si)(H)NN(CH3)2), 트리시릴아민((SiH3)3N 또는 TSA), 및 헥사키스(에틸아미노)디실란(((EtHN)3Si)2), 이의 래디컬, 이의 플라즈마, 이의 파생물 또는 이의 조합물을 포함한다.
일정한 실시예에서, 알콕시실란 화합물은 단계(504) 동안 실리콘 산화물 물질을 형성하기 위해 실리콘 전구체로서 이용된다. 알콕시실란은 화학식(RO)nSiR'(4-n)을 가질 수 있고, 이 경우 n = 1, 2, 3, 또는 4, 각각의 R은 독립적으로 메틸, 에틸, 프로필, 부틸, 또는 다른 알킬그룹일 수 있고, 각각의 R'는 독립적으로 수소, 할로겐 그룹, 메틸, 에틸, 프로필, 부틸, 또는 다른 알킬 그룹일 수 있다. 실리콘 전구체로서 이용될 수 있는 알콕시실란 화합물의 예는 테트라에톡시실란((EtO)4Si 또는 TEOS), 테트라메톡시실란((MeO)4Si), 테트라프로폭시실란((PrO)4Si), 테트라이소프로폭시실란((iPrO)4Si), 테트라부톡시실란((BuO)4Si), 트리에톡시실란((EtO)3SiH), 디에톡시실란((EtO)2SiH2), 디에톡시디메틸실란((EtO)2SiMe2), 디에톡시디에틸실란((EtO)2SiEt2), 디메톡시디에톡스실란((MeO)2Si(OEt)2), 이의 파생물 또는 이의 조합물을 포함한다. 다른 실시 예에서, 알콕시실란 화합물(예를 들어 TEOS)은 개별적인 실리콘 및 산소 전구체 대신 실리콘 및 산소 모두를 위한 소스로서 이용될 수 있고 이에 의해 단계(504) 동안 실리콘 산화물 물질을 형성한다.
실리콘 전구체 및 산소 전구체가 프로세스 챔버에서 화합될 수 있기 때문에, 실리콘 산화물 물질과 같은 실리콘 함유 물질이 기판 표면 상에 형성된다. 일정한 실시예에서, 실리콘 산화물 물질은 약 1nm/min 내지 약 50nm/min의 범위의 속도로 약 1nm 내지 약 10nm의 범위 내의 두께로 증착될 수 있다. 일 실시예에서, 두께는 약 4nm 내지 약 8nm일 수 있다. 실리콘 산화물 물질은 SixOy와 같은 화학식을 가질 수 있고, 이 경우 산소:실리콘 원자비(y/X)는 약 2 또는 그 미만이고, 예를 들어 SiO2이다.
캐리어 가스는 단계(504) 동안 제공될 수 있고 이에 의해 산소 전구체 및 실리콘 전구체의 부분 압력을 제어한다. 단일 웨이퍼 프로세스 챔버의 총 내부 압력은 약 100mTorr 내지 약 740Torr의 범위 내의 압력에 있을 수 있다. 일 실시예에서, 압력은 약 250mTorr 내지 약 100Torr일 수 있다. 다른 실시예에서, 압력은 약 500mTorr 내지 약 50Torr일 수 있다. 일 실시예에서, 프로세스 챔버의 내부 압력은 약 10Torr 또는 그 미만의 압력에서 유지된다. 다른 실시예에서, 압력은 약 5Torr 또는 그 미만일 수 있다. 다른 실시예에서, 압력은 약 1Torr 또는 그 미만일 수 있다. 일 실시예에서, 캐리어 가스는 배치 프로세싱 시스템(batch processing systems)에 대해 약 100mTorr 내지 약 1Torr의 범위 내로 실리콘 전구체 또는 질소 전구체의 부분 압력을 제어하도록 제공될 수 있다. 적절한 캐리어 가스의 예는 질소, 수소, 아르곤, 헬륨, 성형 가스, 또는 이의 조합을 포함한다.
단계(506)에서 터널 산화물층(603)은 플라즈마 처리 프로세스에 의해 변경된 표면을 가질 수 있고 이에 의해 플라즈마 처리된 인접 표면 영역(plasma treated near surface region; 605)을 형성한다. 단계(506)는 미국 캘리포니아 산타 클라라에 위치한 어플라이드 머티어리얼스사로부터 구입 가능한 CENTURATM DPN 챔버와 같은 플라즈마 챔버에서 수행될 수 있다. 플라즈마 처리 프로세스는 터널 산화물층(603)을 플라즈마에 노출시키고 터널 산화물층(603)의 상부층의 화학적 및/또는 물리적 조직 형태(morphology)를 변경시키고, 이로써 인접 표면 영역(605) 상에서 실리콘 또는 메탈 나노크리스탈 형성을 위한 표면 핵생성 사이트의 최적화를 초래한다.
도 3 및 4를 참고하면, 플라즈마는 먼저 예정된 레벨로 내부 부피(324) 내의 압력을 감소시킴에 의해 생성될 수 있다. 이후 플라즈마 가스가 내부 부피(324)로 유입된다. 플라즈마 가스는 예를 들면 아르곤(Ar), 헬륨(He), 네온(Ne), 크세논(Xe), 또는 이의 조합물과 같은 비활성 가스들로 이루어질 수 있다. 비활성 가스를 이용하는 것은 터널 산화물층(603)의 표면에 대한 물리적인 조직 형태 변화를 초래할 수 있다. 다른 실시예에서 플라즈마 가스는 산소(O2), 질소(N2), 암모니아(NH3), 니트릭 옥사이드(NO), 니트로스 옥사이드(N2O), 니트로젠 트리플루오라이드(NF3), 플루오린(F2), 이의 조합물과 같은 반응성 가스들 또는 Ar, He, Ne, 또는 Xe와 같은 비활성 가스와 이들 반응성 가스들과의 조합물을 포함할 수 있다. 반응성 가스를 이용하는 것은 터널 산화물층(603)의 표면에 대한 물리적 조직 형태 변화들 뿐만 아니라 화학적 조직 형태 변화들을 일으킬 수 있다.
플라즈마 가스의 유입 이후, RF 소스(350)는 13.56MHz의 주파수로 코일(316)에 RF 전류를 제공하도록 작동될 수 있다. RF 코일(316)은 챔버의 상부벽에 걸쳐 전극 플레이트에 의해 펼쳐진 RF 필드(RF field)를 생성한다. 원형 개구는 RF 필드가 챔버의 상부벽을 통해 내부 부피(324)로 들어가는 것을 허용한다. 이후 RF 필드는 내부 부피(324)에서 플라즈마 가스와 결합한다. RF 필드는 최초로 적은 수의 자유 전자를 활성화시킨다. 이후 자유 전자는 다른 원자와 충돌하고 이에 의해 이 원자로부터 더 많은 전자를 방출시킨다. 이 프로세스는 평형-상태 조건이 얻어질 때까지 계속되고, 이 경우 플라즈마(322)는 자유 전자 및 자유 이온의 평형 양(steady amount), 평형 전자 온도, 그라운드에 대한 일정한 전압을 갖는다. 이온의 "저장부(reservoir)"가 내부 부피(324) 내에서 생성되고, 플라즈마(322)의 전압 포텐셜은 이 저장부로부터 실리콘 디옥사이드층으로 이온을 통합시키는 것을 돕는다. 기판 및 기판 홀더(314)의 포텐셜은 전체 프로세스 동안 자유롭게 플로트(float)하지만, 플라즈마(322)의 전압 및 기판 홀더(314)의 전압에는 차이가 있다. 이 차이가 이온들의 통합을 구동한다.
전극 플레이트(318)를 접지시키지 아니한 채, RF 코일(316)은 플라즈마(322)에 용량적으로 결합한다. RF 코일(316) 및 플라즈마(322) 사이의 이러한 용량성 결합은 플라즈마(322)의 전압을 증가시킨다. 반대로, 전극 플레이트(318)를 접지시킴에 의해, 용량성 결합은 실질적으로 감소되고, 플라즈마(322)의 전압은 감소된 다. 플라즈마 포텐셜 및 전자 온도는 감소되지만, 이온 밀도는 비교적 높게 유지된다. 터널 산화물 표면의 과도한 변경을 막기 위해, 그리고 예를 들어 터널 산화물층을 통해 실리콘 기판으로 질소의 통합을 막기 위해, 플라즈마 포텐셜은 10V 미만에서 유지될 수 있다. 전자 온도는 2eV 근처이거나 또는 그 미만일 수 있다. 이온 밀도는 적어도 1010cm-3일 수 있다.
비활성 플라즈마 프로세스는 약 10초 내지 약 5분의 시간 주기 동안 계속된다. 일 실시예에서, 시간 주기는 약 30초 내지 약 4분일 수 있다. 다른 실시예에서, 시간 주기는 약 1분 내지 약 3분일 수 있다. 또한, 플라즈마 프로세스는 약 100와트 내지 약 3,000와트의 범위 내의 플라즈마 전력 세팅에서 수행된다. 일 실시예에서 전력 세팅은 약 700와트 내지 약 2500와트일 수 있다. 다른 실시예에서 전력 세팅은 약 900와트 내지 약1800와트일 수 있다. 일반적으로, 플라즈마 프로세스는 약 10kHz의 펄스 주파수 및 약 50퍼센트 내지 약 100퍼센트의 작업 사이클(duty cycle)로 수행될 수 있다. 챔버는 약 10mTorr 내지 약 80mTorr의 압력을 가질 수 있다. 플라즈마는 약 10 표준 큐빅 센티미터 퍼 미닛(standard cubic centimeters per min; sccm) 내지 약 1 표준 리터 퍼 미닛(standard liter per minute; slm)의 유동 속도를 가질 수 있다. 일 실시예에서, 유동 속도는 약 50sccm 내지 약 750sccm일 수 있다. 다른 실시예에서, 유동 속도는 약 100sccm 내지 약 500sccm일 수 있다.
단계(506)에서 플라즈마 프로세스에 의한 터널 산화물층(603)의 표면의 변환은 플라즈마 처리된 인접 표면 영역(605)의 형성을 초래한다. 플라즈마 처리된 인접 표면 영역은 약 0.5nm 내지 약 2nm의 두께를 가질 수 있다. 일 실시예에서 두께는 약 1nm이다. 터널 산화물층(603)의 인접 표면 변경은 터널 산화물층(603)의 터널링 특징에 최소의 영향을 미치고 이에 의해 이 소자의 유리한 충전 유지 수명(beneficial charge retention lifetimes)을 얻고 동시에 나노크리스탈 형성을 위한 표면 핵생성의 최적화를 가능하게 한다. 플라즈마 프로세스에 의한 표면 핵생성의 최적화는 적어도 부분적으로 SiO2 터널 산화물 표면의 표면 에너지의 변화에 기인할 수 있다. 정상적으로, SiO2는 1.5J/m2의 표면 에너지를 갖는다. 비교시, 플래티늄은 2.5J/m2의 표면 에너지를 가지고 Ru는 2.3J/m2의 표면 에너지를 가지고, 이들은 나노크리스탈 플래쉬(flash)를 위해 고려된 일반적인 금속이다. 따라서, SiO2 표면 상의 반구로 합체하는(coalesce) 금속 원자들의 밀도는 여기서 개시된 기술을 이용하여 SiO2 표면의 물리적 및 화학적 조직 형태를 변화시킴에 의해 제어될 수 있다. 1.1J/m2의 금, 0.87J/m2의 알루미늄, 1.3J/m2의 구리와 같은 다른 금속은 비처리된 SiO2 상에 합체할 수 없는데 왜냐하면 그 표면 에너지가 SiO2보다 낮기 때문이다. 1.65J/m2의 티타늄 및 1.55J/m2의 팔라듐은 SiO2 표면 에너지 위에 거의 없고, 따라서 이는 SiO2의 표면 상에 합체될 수 없다.
선택적인 단계(508)에서, 포스트 플라즈마 변경 어닐(post plasma modification anneal)이 수행될 수 있다. 이 어닐은 RTP 챔버(300)에서 수행될 수 있고 이 경우 기판은 약 500℃ 내지 약 1200℃의 온도에 노출된다. 일 실시예에서, 온도는 약 900℃ 내지 약 1100℃일 수 있다. 일 실시예에서, 기판 온도는 약 600℃ 미만에서 유지될 수 있다. 어닐은 약 1초 내지 약 240초의 시간 주기 동안 일어날 수 있다. 일 실시예에서, 시간 주기는 약 30초 내지 약 90초일 수 있다. 일 실시예에서, 어닐은 약 60초 동안 약 1000℃에서 수행될 수 있다. 일반적으로 RTP 어닐 챔버 대기는 O2, N2, NH3, N2H4, NO, N2O 또는 이의 조합물과 같은 적어도 하나의 어닐 가스를 함유한다. 어닐 챔버는 약 5Torr 내지 약 100Torr의 압력에서 유지될 수 있다. 일 실시예에서, 이 압력은 약 50Torr일 수 있다.
단계(510)에서, 실리콘, 실리콘 게르마늄, 또는 금속 나노크리스탈(607)은 인접 표면 영역(605)의 위에 증착된다. 일 실시예에서, 실리콘, 실리콘 게르마늄 또는 금속 나노크리스탈의 층이 PVD 프로세스, ALD 프로세스, CVD 프로세스, 무전해 증착 프로세스, ECP 프로세스, 또는 이의 조합에 의해 형성될 수 있다. 실리콘, 실리콘 게르마늄 또는 금속 층은 약 20nm 또는 그 미만의 두께로 증착될 수 있다. 일 실시예에서, 이 두께는 약 0.3nm 내지 약 5nm일 수 있다. 다른 실시예에서, 이 두께는 약 0.4nm 내지 약 3nm일 수 있다. 다른 실시예에서, 이 두께는 약 0.5nm 내지 약 2nm일 수 있다. 실리콘, 실리콘 게르마늄, 또는 금속은 인접 표면 영역(605)의 상부 및 실리콘, 실리콘 게르마늄, 또는 금속의 표면 에너지에 의해 인접 표면 영역(605) 위에 증착된다. 실리콘, 실리콘 게르마늄 또는 금속 원자는 나노크리스탈(607)과 같은 반구 형태로 합체한다. 성형된 나노크리스탈(607)은 약 0.5nm 내지 약 20nm의 입자 지름(grain diameter)를 가질 수 있다. 일 실시예 에서, 이 지름은 약 0.5nm 내지 약 10nm일 수 있다. 다른 실시예에서, 이 지름은 약 0.5nm 내지 약 2nm일 수 있다. 나노크리스탈(607)은 서로 적어도 약 0.5nm의 간격으로 분리되도록 이격될 수 있다. 일 실시예에서, 이 간격은 적어도 1nm일 수 있다.
성형된 나노크리스탈은 실리콘, 실리콘 게르마늄, 또는 플래티늄, 팔라듐, 니켈, 이리듐, 루테늄, 코발트, 텅스텐, 탄탈륨, 몰리브덴, 로듐, 이의 합금 또는 이의 조합물과 같은 적어도 하나의 금속을 함유할 수 있다. 일 실시예에서, 나노크리스탈 물질은 플래티늄, 니켈, 루테늄, 플래티늄-니켈 합금, 또는 이의 조합물을 포함한다.
일반적으로, 금속 나노크리스탈 증착에 대해, PVD는 고체 금속 타겟 및 아르곤 플라즈마로 수행될 수 있다. PVD, CVD, 또는 ALD가 이용될 수 있고, 이 경우 기판은 약 1Torr 내지 약 10Torr의 프로세스 챔버 압력에서 약 300℃ 미만의 온도에서 유지될 수 있다. 일정한 캐리어 가스 유동이 요구되는 일 실시예에서, 캐리어 가스 흐름이 프로세스 챔버 내에서 확립된다. 캐리어 가스는 프로세스 챔버로부터 부산물 및/또는 휘발성 반응물의 제거를 위한 정화 가스로서 작용하도록 선택될 수 있다. 예를 들어 헬륨(He) 및 아르곤(Ar), 그리고 이의 조합과 같은 캐리어 가스가 우선적으로 이용될 수 있다. 캐리어 가스 흐름이 프로세스 챔버 내에서 확립된 이후, 금속 함유 전구체의 펄스가 캐리어 가스 흐름으로 부가된다. 여기서 사용된 펄스란 용어는 프로세스 챔버로 또는 캐리어 가스 흐름으로 주입된 물질의 양을 지칭한다. 귀금속을 함유한 전구체의 펄스는 예정된 시간 간격 동안 지속된 다.
금속 함유 전구체는 예를 들어 팔라듐, 플래티늄, 코발트, 니켈, 및 로듐, 루테늄과 같은 금속들을 포함할 수 있다. 적절한 팔라듐 함유 전구체는 비스(알릴)팔라듐, 비스(2-메틸알릴)팔라듐, 및 (시클로펜타디에닐)(알릴)팔라듐을 포함한다. 적절한 플래티늄 함유 전구체는 트리메틸(시클로펜타디에닐)플래티늄, 트리메틸(메틸시클로펜타디에닐)플래티늄, 시클로펜타디에닐(알릴)플래티늄, 디메틸(시클로옥타디엔)플래티늄, 메틸(카르보닐)시클로펜타디에닐플래티늄, 트리메틸(아세틸아세토네이토)플래티늄, 및 비스(아세틸아세토네이토)플래티늄을 포함한다.
적절한 코발트 함유 전구체는 (시클로펜타디에닐)(시클로헥사디에닐)코발트, (시클로부타디에닐)(시클로펜타디에닐)코발트, 비스(시클로펜타디에닐)코발트, 비스(메틸시클로펜타디에닐)코발트, 시클로펜타디에닐(1,3-헥사디에닐)코발트, (시클로펜타디에닐(5-메틸시클로펜타디에닐)코발트, 및 비스(에틸렌)(펜타메틸시클로펜타디에닐)코발트를 포함한다. 적절한 니켈 함유 전구체는 비스(메틸시클로펜타디에닐)니켈을 포함한다. 적절한 로듐 함유 전구체는 비스(프로필렌)로듐, 비스(카르보닐)(시클로펜타디에닐)로듐, 비스(카르보닐)(메틸시클로펜타디에닐)로듐, 및 비스(카르보닐)(에틸시클로펜타디에닐)로듐을 포함한다.
적절한 루테늄-함유 전구체는 트리(2,2,6,6-테트라메틸-3,5-헵타-네디오네이토)루테늄, 비스(2,4-디메틸펜타디에닐)루테늄, 디카르보닐 펜타디에닐 루테늄, 루테늄 아세틸 아세토네이트, (2,4-디메틸펜타디에닐)루테늄(시클로펜타디에닐), 비스(2,2,6,6-테트라메틸-3,5-헵타네디오네이토)루테늄(1,5-시클로옥타디엔), (2,4- 디메틸펜타디에닐)-루테늄(메틸시클로펜타디에닐), (1,5-시클로옥타디엔)루테늄-(시클로펜타디에닐), (1,5-시클로옥타디엔)루테늄(메틸시클로펜타디에닐), (1,5-시클로옥타디엔)루테늄(에틸시클로펜-타디에닐), (2,4-디메틸펜타디에닐)루테늄(에틸시클로펜타디에닐), (2,4-디메틸펜타디에닐)-루테늄(이소프로필시클로펜타디에닐), 비스(N,N-디메틸-1,3-테트라메틸디이미네이토)루테늄(1,5-시클로옥타디엔), 비스(N,N-디메틸-1,3-디메틸디이미네이토)루테늄(1,5-시클로옥타디엔), 비스(알릴)루테늄(1,5-시클로옥타디엔), (.eta..sup.6-C.sub.6H.sub.6)루테늄(1,3-시클로헥사디엔), 비스(1,1-메틸-2-아미노에톡실레이토)루테늄(1,-5-시클로옥타디엔), 비스(1,1-디메틸-2-아미노-에틸아미네이토)루테늄(1,5-시클로옥타디엔), 및 이의 조합물을 포함한다.
금속-함유 전구체의 펄스를 위한 시간 간격은 예를 들어 이용된 프로세스 챔버의 부피 용량, 이에 결합된 진공 시스템 및 이용된 반응물의 휘발성/반응성과 같은 다수의 인자들에 의존하여 변할 수 있다. 예를 들면, 큰 부피의 프로세스 챔버는 예를 들어 더 긴 펄스 시간을 요구하고 캐리어/정화 가스 유동 및 온도와 같은 프로세스 조건들을 안정화시키는데 더 긴 시간을 유도할 수 있다. 또한, 프로세스 가스를 위한 더 낮은 유동 속도는 더 긴 펄스 시간을 요구하는 프로세스 조건들을 안정화시키기 위해 더 긴 시간을 유도할 수 있다. 더 낮은 챔버 압력은, 프로세스 가스가 더 긴 펄스 시간을 더욱 빨리 요구하는 프로세스 챔버로부터 배출된다는 것을 의미한다. 일반적으로, 프로세스 조건들은 금속 함유 전구체의 펄스가 충분한 양의 전구체를 제공하여 적어도 금속 함유 나노크리스탈의 단일층이 기판 상에서 흡수되도록 유리하게 선택된다. 이후, 챔버에 남아 있는 과도한 귀금속 함유 전구체는 진공 시스템과 함께 일정한 캐리어 가스 흐름에 의해 프로세스 챔버로부터 제거될 수 있다.
일 실시예에서, 나노크리스탈(607)은 실리콘 반구를 포함한다. 일 실시예에서 미국 캘리포니아 산타 클라라에 위치한 어플라이드 머티어리얼스사로부터 구입 가능한 POLyGEN LPCVD 챔버가 증착을 위해 이용될 수 있다. 챔버의 증착 온도는 약 300℃ 내지 약 800℃일 수 있다. 챔버의 증착 압력은 약 10Torr 내지 약 350Torr의 압력으로 설정될 수 있다. 일 실시예에서, 온도는 약 500℃ 내지 약 700℃이고, 압력은 약 30Torr 내지 약 350Torr일 수 있다.
실리콘 소스(즉, 전구체)는 실란(SiH4)과 같은 가스 또는 대안적으로 디실란(Si2H6), 트리실란(Si3H8), 및 비스-테르티어리부틸아미노 실란(BTBAS, (C8H22N2Si))과 같은 다른 실리콘 소스 가스들일 수 있다. 또한, H2 및 비활성 가스(예를 들어 질소, 헬륨, 아르곤)을 포함하는 캐리어 가스가 포함될 수 있다. 일례에서, 실란은 약 50sccm 내지 약 150sccm으로 챔버로 주입되고, 챔버의 증착 온도는 약 440℃ 내지 약 490℃의 정상 온도에서 유지되고 증착 압력은 약 150Torr 내지 약 350Torr에서 유지된다. 일 실시예에서, 실란의 부분 압력은 약 0.5Torr 내지 약 3.5Torr일 수 있다.
디실란에 대해, 이 실리콘 전구체 가스는 약 50sccm 내지 약 150sccm으로 챔버로 주입될 수 있고, 챔버의 증착 온도는 약 425℃ 내지 약 475℃의 정상 온도에서 유지되며, 증착 압력은 약 30Torr 내지 약 225Torr에서 유지된다. 디실란 전구 체의 부분 압력은 약 0.1Torr 내지 약 3.0Torr일 수 있다. 트리실란에 대해, 이 전구체 가스는 약 200sccm 내지 약 350sccm으로 챔버로 주입되고, 이 경우 챔버의 증착 온도는 약 400℃ 내지 약 450℃의 정상 온도에서 유지되고 증착 압력은 약 30Torr 내지 약 200Torr이다. 트리실란 전구체의 부분 압력은 약 0.1Torr 내지 약 2.5Torr 일 수 있다.
챔버 내에 배치된 기판 및 서셉터로부터의 열 에너지는 실리콘 소스 가스가 열적으로 분해되게 하고 인접 표면 영역(605) 상에 불연속적이고 비정질 나노크리스탈 실리콘 필름을 증착시키게 한다. 도 6C는 설명을 위해 단순화된 형태로 도시되었지만, 일 실시예에서 나노크리스탈 실리콘층은 약 1x1010 crystal/cm2의 밀도를 가질 수 있고 약 5나노미터의 평균 입자 지름을 가질 수 있다. 본 발명의 일 실시예에서, 열 에너지는 플라즈마 또는 포톤 증진(enhancement)과 같은 추가적인 에너지 소스의 도움 없이 실리콘 소스 가스를 분해시키는데만 이용된다.
본 발명의 일 실시예에서, 증착 압력, 온도 및 프로세스 가스 유동 속도 및 농도는 나노크리스탈 실리콘 필름이 약 0.5nm/min 내지 약 1.5nm/min의 범위의 증착 속도로 증착되도록 선택된다. 증착 속도는 프로세스 화학작용, 온도 또는 압력에 의존할 수 있다. 예를 들면, 실란은 약 440℃ 내지 약 490℃의 증착 온도, 약 150Torr 내지 약 350Torr의 증착 압력, 및 약 0.5Torr 내지 약 3.5Torr의 부분 압력에 기초하여 약 0.5nm/min의 속도로 증착될 수 있다. 이 프로세스 가스 혼합물은 원하는 두께의 나노크리스탈(607)을 포함한 필름이 형성될 때까지 챔버로 연속 적으로 주입된다.
선택적인 단계(512)에서, 포스트 나노크리스탈 증착 어닐이 수행될 수 있다. 어닐은 RTP 챔버(300)에서 수행될 수 있고 이 경우 기판은 약 500℃ 내지 약 1200℃의 온도에 노출된다. 일 실시예에서, 온도는 약 900℃ 내지 약 1100℃일 수 있다. 다른 실시예에서, 어닐은 약 600℃ 미만의 온도에서 일어날 수 있다. 어닐은 약 1초 내지 약 240초의 시간 주기 동안 수행될 수 있다. 일 실시예에서 시간 주기는 약 30초 내지 약 90초일 수 있다. 일 실시예에서 어닐은 약 1000℃에서 약 60초 동안 일어날 수 있다. 일반적으로 RTP 어닐 챔버 대기는 O2, N2, NH3, N2H4, NO, N2O, 또는 이의 조합과 같은 적어도 하나의 어닐 가스를 포함한다. 어닐 챔버는 예를 들어 약 50Torr에서와 같이 약 5Torr 내지 약 100Torr의 압력에서 유지될 수 있다.
단계(514)에서, 캡슐화 유전체 층(609)이 증착되어 나노크리스탈(607)을 캡슐화한다. 캡슐화 유전체 층(609)은 ALD, CVD, PVD, 열적 기술 또는 이의 조합과 같은 증기 증착 프로세스에 의해 증착될 수 있다. 일정한 실시예에서, 캡슐화 유전체 층(609)은 ALD 프로세스 및 장치에 의해 증착된 높은-k 유전체층일 수 있다. 캡슐화 유전체 층(609)은 약 0.5nm 내지 약 30nm 범위의 필름 두께로 일반적으로 증착된다. 일 실시예에서, 이 두께는 약 1nm 내지 약 20nm일 수 있다. 다른 실시예에서, 이 두께는 약 4nm 내지 약 10nm일 수 있다.
캡슐화 유전체층(609)은 기판 표면 상에 증착되고, 다양한 합성물일 가질 수 있는데 예를 들어 균일, 불균일, 등급이 매겨진(graded) 및/또는 다중층으로 된 스택 또는 라미네이트이다. 캡슐화 유전체층(609)은 일반적으로 높은-k 유전체 물질이고 하프늄, 지르코늄, 티타늄, 탄탈륨, 란탄, 알루미늄, 실리콘, 산소 및/또는 질소의 조합을 포함할 수 있다. 캡슐화 유전체층(609)은 하프늄 함유 물질, 지르코늄 함유 물질, 다른 알루미늄 함유 물질 또는 란탄 함유 물질, 이의 파생물 및 이의 조합을 포함하는 합성물을 포함할 수 있는데, 하프늄 함유 물질은 예를 들어 하프늄 산화물(HfOx 또는 HfO2), 하프늄 실리케이트(HfSixOy 또는 HfSiO4), 하프늄 실리콘 옥시니트리드(HfSixOyNz), 하프늄 옥시니트리드(HfOxNy), 하프늄 알루미네이트(HfAlxOy), 하프늄 알루미늄 실리케이트(HfAlxSiyOz), 하프늄 알루미늄 실리콘 옥시니트리드(HfAlwSixOyNz), 하프늄 란탄 산화물(HfLaxOy)과 같은 것들이고, 지르코늄 함유 물질은 지르코늄 산화물(ZrOx 또는 ZrO2), 지르코늄 실리케이트(ZrSixOy 또는 ZrSiO4), 지르코늄 실리콘 옥시니트리드(ZrSixOyNz), 지르코늄 옥시니트리드(ZrOxNy), 지르코늄 알루미네이트(ZrAlxOy), 지르코늄 알루미늄 실리케이트(ZrAlxSiyOz), 지르코늄 알루미늄 실리콘 옥시니트리드(ZrAlwSixOyNz), 지르코늄 란탄 산화물(ZrLaxOy)과 같은 것이고, 알루미늄 함유 물질 또는 란탄 함유 물질은 알루미늄 산화물(Al2O3 또는 AlOx), 알루미늄 옥시니트리드(AlOxNy), 알루미늄 실리케이트(AlSixOy), 알루미늄 실리콘 옥시니트리드(AlSixOyNz), 란탄 알루미늄 산화물(LaAlxOy), 란탄 산화물(LaOx 또는 La2O3)과 같은 것이다. 높은-k 유전체층에 이용되는 다른 유전체 물질은 티타늄 산화물(TiOx 또는 TiO2), 티타늄 옥시니트리드(TiOxNy), 탄탈륨 산화물(TaOx 또는 Ta2O5), 및 탄탈륨 옥시니트리드(TaOxNy)를 포함할 수 있다. 높은-k 유전체층을 위해 이용되는 유전체 물질인 라미네이트는 HfO2/Al2O3, HfO2/SiO2, La2O3/Al2O3 및 HfO2/SiO2/Al2O3를 포함한다.
일정한 실시예에서, ALD 프로세스가 약 1Torr 내지 약 100Torr의 범위의 압력에서 예를 들어 프로세스 챔버(300)와 같은 프로세스 챔버에서 수행된다. 일 실시예에서, 압력은 약 1Torr 내지 약 20Torr일 수 있다. 다른 실시예에서, 압력은 약 1Torr 내지 약 10Torr일 수 있다. 기판의 온도는 약 70℃ 내지 약 1000℃의 범위에서 유지될 수 있다. 일 실시예에서, 온도는 약 100℃ 내지 약 650℃일 수 있다. 다른 실시예에서, 온도는 약 250℃ 내지 약 500℃일 수 있다. 일정한 실시예에서, 하프늄 전구체는 약 5sccm 내지 약 200sccm의 범위의 속도로 프로세스 챔버로 유입될 수 있다. 하프늄 전구체는 약 50sccm 내지 약 1000sccm의 범위의 총 유동 속도로 질소와 같은 캐리어 가스와 함께 유입될 수 있다. 하프늄 전구체는 특별한 프로세스 조건, 하프늄 전구체 또는 증착된 하프늄 함유 물질의 원하는 조성에 따라 약 0.1초 내지 약 10초의 범위의 속도로 프로세스 가스로 펄스될 수 있다. 일정한 실시예에서, 하프늄 전구체는 약 1초 내지 약 5초 범위의 속도로 프로세스 챔버로 펄스될 수 있다. 일 실시예에서, 이 속도는 약 3초일 수 있다.
일정한 실시예에서, 하프늄 전구체는 약 0.1초 내지 약 1초의 범위의 속도로 프로세스 챔버로 펄스된다. 일 실시예에서, 이 속도는 약 0.5초일 수 있다. 일 실시예에서, 하프늄 전구체는 하프늄 테트라클로라이드(HfCl4)일 수 있다. 아르곤 또는 질소와 같은 정화 가스의 펄스는 약 2slm 내지 약 22slm의 범위의 유동 속도로 유입될 수 있다. 일 실시예에서, 이 속도는 약 10slm일 수 있다. 각각의 프로세싱 사이클은 약 0.01초 내지 약 20초 범위의 시간 주기 동안 일어난다. 일 실시예에서, 프로세스 사이클은 약 10초 지속된다. 다른 실시예에서, 프로세스 사이클은 약 2초 지속된다. 약 10초를 지속하는 더 긴 프로세싱 단계는 뛰어난 하프늄 함유 필름을 증착시키지만 그 처리량을 감소시킨다. 프로세스 사이클의 지속시간 및 특정의 정화 가스 유동 속도는 실험을 통해 얻어진다. 일 실시예에서, 300mm 지름 웨이퍼는 유사한 처리량을 유지하기 위해 200mm 지름 웨이퍼와 동일한 지속시간 동안 약 2배의 유동 속도를 필요로 한다. 산화 가스는 약 0.1sccm 내지 약 1000sccm의 범위의 유동 속도로 프로세스 챔버로 유입된다. 일 실시예에서, 이 속도는 약 0.5sccm 내지 약 100sccm일 수 있다. 산화 가스는 약 0.1초 내지 약 20초의 범위의 속도로 프로세스 가스로 펄스될 수 있다. 다른 실시예에서, 이 속도는 약 0.2초 내지 약 10초일 수 있다. 다른 실시예에서, 이 속도는 약 0.5초 내지 약 5초일 수 있다. 일 실시예에서, 산화 가스는 약 1초 내지 약 5초의 범위의 속도로 펄스된다. 다른 실시예에서, 이 속도는 약 1.7초일 수 있다. 다른 실시예에서, 산화 가스는 약 0.1초 내지 약 3초의 범위의 속도로 펄스될 수 있다. 다른 실시예에서, 이 속도는 약 0.5초일 수 있다.
단계(516)에서, 제어 게이트층(611)은 캡슐화 유전체(609) 상에 증착된다. 제어 게이트층(611)은 일체화된 프로세싱 시스템(200)(도 2)의 ALD 챔버(214B) 또는 LPCVD 증착 챔버(214A)와 같은 증착 챔버에서 형성될 수 있는 폴리실리콘층일 수 있다. 폴리실리콘 대신, 제어 게이트층(611)은 비정질 실리콘 필름 또는 다른 적절한 전도성 물질일 수 있다. 또한, 티타늄, 티타늄 질화물, 탄탈륨, 탄탈륨 질 화물, 텅스텐, 텅스텐 질화물, 및 다른 내열성(refractory) 금속 또는 다른 적절한 전극 물질이 그 위에 증착될 수 있다. 제어 게이트층(611)의 성형 이후, 게이트 스택은 냉각 챔버로 전달될 수 있고 이후 추가적인 프로세싱, 테스팅, 또는 이 기술 분야에서 알려진 다른 프로세스를 위해 로드락(204, 206)과 같은 저장 구역으로 전달될 수 있다.
게이트 유전체 필름, 플라즈마 처리된 게이트 유전체 필름 표면, 나노크리스탈, 캡슐화 유전체, 및 폴리실리콘 캡 필름을 포함하는 게이트 스택은 이전에 설명된 일체화된 프로세싱 시스템(200)으로 반드시 통합될 필요는 없는 다수의 프로세싱 챔버에서 형성될 수 있다.
이전의 내용은 본 발명의 실시예들에 관한 것이고, 본 발명의 다른 그리고 추가적인 실시예들은 본 발명의 기본 범위로부터 벗어나지 아니한 채 고안될 수 있으며, 그 범위는 이하의 청구 범위에 의해 결정된다.
본 발명의 상기 언급된 특징들이 자세히 이해될 수 있도록, 상기에서 간략히 요약된 본 발명의 상세한 설명은 첨부된 도면에서 도시된 실시예들을 참고로 하여 이해될 수 있다. 그러나, 첨부된 도면들은 본 발명의 오직 전형적인 실시예들만을 도시하고 있고 따라서 본 발명의 범위를 제한하는 것으로 해석되어서는 안되며, 본 발명은 다른 동등하게 유효한 실시예들을 인정할 수 있다.
도 1은 본 발명의 일 실시예에 따른 플래쉬 메모리 셀의 세그먼트의 2차원 블록도를 도시한다.
도 2는 본 발명의 일 실시예를 실행하는데 이용될 수 있는 예시적인 통합 반도체 기판 프로세싱 시스템의 개략적인 평면도를 도시한다.
도 3은 본 발명의 일 실시예를 실행하는데 이용될 수 있는 예시적 플라즈마 챔버의 개략적인 평면도를 도시한다.
도 4는 도 3의 플라즈마 챔버의 다른 개략적인 평면도를 도시한다.
도 5는 본 발명의 일 실시예에 따른 증착 프로세스의 프로세스 흐름도를 도시한다.
도 6A-6E는 본 발명의 일 실시예에 따른 기판 구조의 개략적인 단면도를 도시한다.
* 도면 부호들
100 셀 101 기판 103 터널 산화물층
105 표면 영역 107 나노크리스탈 109 캡슐화 유전체층
111 제어 게이트 138 팩토리 인터페이스 로봇
200 프로세싱 시스템 201 프로세싱 플랫폼 202 시스템 제어기
203 전달 챔버 204 팩토리 인터페이스
205A, 205B, 205C, 205C 전방 개방 통합형 포드
206A, 206B 로드락 챔버 207 도킹 스테이션 213 진공 로봇
214A, 214B, 214C, 214D 프로세싱 챔버 216A, 216B 서비스 챔버
221 기판 230 CPU 232 지지 회로
236 메모리 저장 소자 300 플라즈마 챔버 312 챔버
314 기판 홀더 316 코일 318 전극 플레이트
320 그라운드 322 플라즈마 324 내부 부피
326 전달 챔버 328 전달 메커니즘 330 내부 부피
332 개구 336 전도성 바디 338 상부벽
340 가스 노즐 포트 342 진공 펌핑 채널 344 개구
346 수직축 350 RF 소스 352 그라운드
500 프로세스 502, 504, 506, 510, 514, 516 단계
508, 512 선택적 단계 601 기판 603 터널 산화물층
605 표면 영역 607 나노크리스탈 609 캡슐화 유전체층
611 제어 게이트 층

Claims (15)

  1. 기판을 프로세싱하는 방법으로서,
    기판 상에 터널 산화물층을 증착하는(deposit) 단계;
    아르곤, 헬륨, 네온, 크세논 또는 이들의 조합물을 필수적으로 포함하는 플라즈마에 상기 터널 산화물층을 노출시키는 단계로서, 상기 플라즈마가 상기 터널 산화물의 표면 및 인접 표면의 조직 형태(morphology)를 변경시켜 플라즈마 변경 표면 및 플라즈마 변경 인접 표면을 형성하는, 상기 터널 산화물층을 플라즈마에 노출시키는 단계; 및
    상기 터널 산화물의 플라즈마 변경 표면 상에 나노크리스탈을 증착시키는 단계를 포함하는,
    기판을 프로세싱하는 방법.
  2. 제 1 항에 있어서,
    상기 기판 상에 캡슐화(encapsulating) 유전체 물질을 증착시키는 단계를 추가로 포함하는,
    기판을 프로세싱하는 방법.
  3. 제 2 항에 있어서,
    상기 터널 산화물층이 1nm 내지 10nm의 두께로 증착되는,
    기판을 프로세싱하는 방법.
  4. 제 3 항에 있어서,
    상기 플라즈마 변경 인접 표면이 0.2nm 내지 2nm의 두께를 갖는,
    기판을 프로세싱하는 방법.
  5. 제 4 항에 있어서,
    상기 터널 산화물층을 플라즈마에 노출시키는 단계가 15eV 미만의 이온 에너지를 유지하면서 펄스된 RF 필드를 플라즈마 가스를 인가하는 단계를 포함하는,
    기판을 프로세싱하는 방법.
  6. 삭제
  7. 삭제
  8. 제 1 항에 있어서,
    상기 나노크리스탈이 실리콘, 플래티늄, 팔라듐, 니켈, 이리듐, 루테늄, 코발트, 텅스텐, 탄탈륨, 몰리브덴, 및 로듐 중 하나 이상을 포함하는,
    기판을 프로세싱하는 방법.
  9. 비휘발성 메모리 소자를 제작하는 방법으로서,
    기판 상에 터널 산화물층을 증착하는 단계;
    5eV 미만의 이온 에너지를 유지하면서 펄스된 RF 필드를 플라즈마 가스로 인가함에 의해서, 아르곤, 헬륨, 네온, 크세논 또는 이들의 조합물을 필수적으로 포함하는 플라즈마에 상기 터널 산화물층을 노출시키는 단계로서, 상기 플라즈마가 상기 터널 산화물의 표면 및 인접 표면의 조직 형태를 변경시키는, 상기 터널 산화물층을 플라즈마에 노출시키는 단계;
    상기 터널 산화물층을 플라즈마에 노출시키는 단계 후에, 상기 터널 산화물의 표면 상에 실리콘 나노크리스탈 및 금속 나노크리스탈 중 하나 이상을 증착하는 나노크리스탈 증착 단계;
    상기 실리콘 나노크리스탈 및 금속 나노크리스탈 중 하나 이상을 캡슐화하기 위해서 상기 기판 상에 캡슐화 유전체 물질을 증착하는 단계;
    상기 기판에 걸쳐 제어 게이트 물질을 증착하는 단계; 및
    상기 나노크리스탈 증착 단계 및 상기 캡슐화 유전체 물질 증착 단계 중 하나 이상에 앞서서 상기 기판을 어닐링하는 단계를 포함하는,
    비휘발성 메모리 소자를 제작하는 방법.
  10. 제 9 항에 있어서,
    상기 터널 산화물층이 1nm 내지 10nm의 두께로 증착되는,
    비휘발성 메모리 소자를 제작하는 방법.
  11. 제 10 항에 있어서,
    상기 플라즈마 변경된 인접 표면이 0.2nm 내지 2nm의 두께를 갖는,
    비휘발성 메모리 소자를 제작하는 방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020080097156A 2007-10-03 2008-10-02 실리콘 및 금속 나노크리스탈 핵생성을 위한 플라즈마 표면처리 KR101043530B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/866,625 2007-10-03
US11/866,625 US7846793B2 (en) 2007-10-03 2007-10-03 Plasma surface treatment for SI and metal nanocrystal nucleation

Publications (2)

Publication Number Publication Date
KR20090034770A KR20090034770A (ko) 2009-04-08
KR101043530B1 true KR101043530B1 (ko) 2011-06-23

Family

ID=40522513

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080097156A KR101043530B1 (ko) 2007-10-03 2008-10-02 실리콘 및 금속 나노크리스탈 핵생성을 위한 플라즈마 표면처리

Country Status (5)

Country Link
US (1) US7846793B2 (ko)
JP (1) JP2009147299A (ko)
KR (1) KR101043530B1 (ko)
CN (1) CN101414557A (ko)
TW (1) TW200931527A (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7989290B2 (en) * 2005-08-04 2011-08-02 Micron Technology, Inc. Methods for forming rhodium-based charge traps and apparatus including rhodium-based charge traps
US8703625B2 (en) * 2010-02-04 2014-04-22 Air Products And Chemicals, Inc. Methods to prepare silicon-containing films
US8288811B2 (en) * 2010-03-22 2012-10-16 Micron Technology, Inc. Fortification of charge-storing material in high-K dielectric environments and resulting apparatuses
JP2011243620A (ja) * 2010-05-14 2011-12-01 Tokyo Electron Ltd 成膜方法および成膜装置
TWI549163B (zh) * 2011-09-20 2016-09-11 應用材料股份有限公司 減少摻質擴散之表面穩定化製程
US8980711B2 (en) 2012-02-28 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device structure and method
EP2838538B1 (en) 2012-04-20 2017-03-15 Annji Pharmaceutical Co., Ltd. Cyclopropanecarboxylate esters of purine analogues
CN103413788B (zh) * 2013-08-29 2016-03-09 厦门大学 非平面金属纳米晶多位存储器件的制备方法
JP2014064039A (ja) * 2013-12-25 2014-04-10 Tokyo Electron Ltd 成膜方法および成膜装置
US10825681B2 (en) * 2016-08-13 2020-11-03 Applied Materials, Inc. 3D CTF integration using hybrid charge trap layer of sin and self aligned SiGe nanodot
CN106920755A (zh) * 2017-02-14 2017-07-04 复旦大学 一种高密度镍纳米颗粒的制备方法及其应用
JP6817883B2 (ja) * 2017-04-25 2021-01-20 東京エレクトロン株式会社 成膜方法
JP7458296B2 (ja) 2020-10-28 2024-03-29 大陽日酸株式会社 ハロゲンアミノジシラン化合物、シリコン含有薄膜形成用組成物およびシリコン含有薄膜

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344403B1 (en) * 2000-06-16 2002-02-05 Motorola, Inc. Memory device and method for manufacture
US20050090062A1 (en) * 2003-10-27 2005-04-28 Tzu-Yu Wang [method for forming nitrided tunnel oxide laye]

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714766A (en) * 1995-09-29 1998-02-03 International Business Machines Corporation Nano-structure memory device
US6518617B1 (en) * 1996-12-31 2003-02-11 Sony Corporation Nonvolatile semiconductor memory device
JP3727449B2 (ja) * 1997-09-30 2005-12-14 シャープ株式会社 半導体ナノ結晶の製造方法
US6548825B1 (en) * 1999-06-04 2003-04-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device including barrier layer having dispersed particles
US6984842B1 (en) * 1999-10-25 2006-01-10 The Board Of Trustees Of The University Of Illinois Silicon nanoparticle field effect transistor and transistor memory device
EP1170799A3 (de) * 2000-07-04 2009-04-01 Infineon Technologies AG Elektronisches Bauelement und Verfahren zum Herstellen eines elektronischen Bauelements
US6400610B1 (en) * 2000-07-05 2002-06-04 Motorola, Inc. Memory device including isolated storage elements that utilize hole conduction and method therefor
JP2002222880A (ja) * 2001-01-29 2002-08-09 Asahi Glass Co Ltd 電荷保持層形成用塗布液および不揮発性半導体記憶装置
JP5016164B2 (ja) * 2001-02-22 2012-09-05 シャープ株式会社 メモリ膜およびその製造方法、並びにメモリ素子、半導体記憶装置、半導体集積回路および携帯電子機器
US6531731B2 (en) * 2001-06-15 2003-03-11 Motorola, Inc. Integration of two memory types on the same integrated circuit
US6656792B2 (en) * 2001-10-19 2003-12-02 Chartered Semiconductor Manufacturing Ltd Nanocrystal flash memory device and manufacturing method therefor
US6660659B1 (en) * 2002-06-12 2003-12-09 Applied Materials, Inc. Plasma method and apparatus for processing a substrate
US6831021B2 (en) * 2002-06-12 2004-12-14 Applied Materials, Inc. Plasma method and apparatus for processing a substrate
US7259984B2 (en) * 2002-11-26 2007-08-21 Cornell Research Foundation, Inc. Multibit metal nanocrystal memories and fabrication
US7179754B2 (en) * 2003-05-28 2007-02-20 Applied Materials, Inc. Method and apparatus for plasma nitridation of gate dielectrics using amplitude modulated radio-frequency energy
US20050095786A1 (en) * 2003-11-03 2005-05-05 Ting-Chang Chang Non-volatile memory and method of manufacturing floating gate
JP4214250B2 (ja) * 2004-02-20 2009-01-28 農工大ティー・エル・オー株式会社 シリコンナノ結晶構造体の作製方法及び作製装置
US20050258470A1 (en) * 2004-05-20 2005-11-24 Bohumil Lojek Gate stack of nanocrystal memory and method for forming same
US7091130B1 (en) * 2004-06-25 2006-08-15 Freescale Semiconductor, Inc. Method of forming a nanocluster charge storage device
KR100539213B1 (ko) * 2004-07-10 2005-12-27 삼성전자주식회사 복합 유전막 형성 방법 및 이를 이용하는 반도체 장치의제조 방법
US7265036B2 (en) * 2004-07-23 2007-09-04 Applied Materials, Inc. Deposition of nano-crystal silicon using a single wafer chamber
US7955646B2 (en) * 2004-08-09 2011-06-07 Applied Materials, Inc. Elimination of flow and pressure gradients in low utilization processes
KR100615093B1 (ko) * 2004-08-24 2006-08-22 삼성전자주식회사 나노크리스탈을 갖는 비휘발성 메모리 소자의 제조방법
JP2006114613A (ja) * 2004-10-13 2006-04-27 Canon Anelva Corp 選択場所にエピタキシャル膜を成長させる装置および方法
US7202164B2 (en) * 2004-11-19 2007-04-10 Chartered Semiconductor Manufacturing Ltd. Method of forming ultra thin silicon oxynitride for gate dielectric applications
US20060110883A1 (en) * 2004-11-23 2006-05-25 Intel Corporation Method for forming a memory device
US7170128B2 (en) * 2004-12-02 2007-01-30 Atmel Corporation Multi-bit nanocrystal memory
US7355238B2 (en) * 2004-12-06 2008-04-08 Asahi Glass Company, Limited Nonvolatile semiconductor memory device having nanoparticles for charge retention
US7361567B2 (en) * 2005-01-26 2008-04-22 Freescale Semiconductor, Inc. Non-volatile nanocrystal memory and method therefor
US7141514B2 (en) * 2005-02-02 2006-11-28 Applied Materials, Inc. Selective plasma re-oxidation process using pulsed RF source power
US7612403B2 (en) * 2005-05-17 2009-11-03 Micron Technology, Inc. Low power non-volatile memory and gate stack
KR100678477B1 (ko) * 2005-06-15 2007-02-02 삼성전자주식회사 나노크리스탈 비 휘발성 메모리소자 및 그 제조방법
US7262991B2 (en) * 2005-06-30 2007-08-28 Intel Corporation Nanotube- and nanocrystal-based non-volatile memory
US7550381B2 (en) * 2005-07-18 2009-06-23 Applied Materials, Inc. Contact clean by remote plasma and repair of silicide surface
KR20070025519A (ko) * 2005-09-02 2007-03-08 삼성전자주식회사 나노닷 메모리 및 그 제조 방법
JP4876520B2 (ja) * 2005-10-07 2012-02-15 ソニー株式会社 不揮発性半導体メモリ及びその製造方法
US20070085130A1 (en) * 2005-10-19 2007-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Tungsten-containing nanocrystal, an array thereof, a memory comprising such an array, and methods of making and operating the foregoing
US7727828B2 (en) * 2005-10-20 2010-06-01 Applied Materials, Inc. Method for fabricating a gate dielectric of a field effect transistor
KR100695820B1 (ko) * 2006-02-01 2007-03-20 삼성전자주식회사 비휘발성 반도체 장치 및 그 제조 방법
KR101194839B1 (ko) * 2006-02-28 2012-10-25 삼성전자주식회사 나노결정을 포함하는 메모리 소자 및 그 제조 방법
US7837838B2 (en) * 2006-03-09 2010-11-23 Applied Materials, Inc. Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus
US20070209930A1 (en) * 2006-03-09 2007-09-13 Applied Materials, Inc. Apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7678710B2 (en) * 2006-03-09 2010-03-16 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7645710B2 (en) * 2006-03-09 2010-01-12 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
TWI299548B (en) * 2006-04-19 2008-08-01 Promos Technologies Inc Fabrication method of non-volatile memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344403B1 (en) * 2000-06-16 2002-02-05 Motorola, Inc. Memory device and method for manufacture
US20050090062A1 (en) * 2003-10-27 2005-04-28 Tzu-Yu Wang [method for forming nitrided tunnel oxide laye]

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEEE Transactions on Electron Devices, 49권, 2002년 9월, Z. Liu et al., 1606-1613.*
Thin Solid Films, 423권, 2003년 1월, R. Perera et al., 212-217.*

Also Published As

Publication number Publication date
CN101414557A (zh) 2009-04-22
TW200931527A (en) 2009-07-16
US20090090952A1 (en) 2009-04-09
US7846793B2 (en) 2010-12-07
KR20090034770A (ko) 2009-04-08
JP2009147299A (ja) 2009-07-02

Similar Documents

Publication Publication Date Title
KR101043530B1 (ko) 실리콘 및 금속 나노크리스탈 핵생성을 위한 플라즈마 표면처리
US7910446B2 (en) Integrated scheme for forming inter-poly dielectrics for non-volatile memory devices
KR101553554B1 (ko) 실리콘 질화물 전하 트랩 층을 갖는 비-휘발성 메모리
KR100943113B1 (ko) 실리콘 질화물 화학 기상 증착용 방법
US8119210B2 (en) Formation of a silicon oxynitride layer on a high-k dielectric material
KR101046071B1 (ko) 유전 필름의 원자 층 증착을 위해서 화학물질을 광 여기시키는 방법 및 장치
US8642468B2 (en) NMOS metal gate materials, manufacturing methods, and equipment using CVD and ALD processes with metal based precursors
US8198671B2 (en) Modification of charge trap silicon nitride with oxygen plasma
JP5307513B2 (ja) Ａｌｄ法又はｃｖｄ法による金属含有膜の調製
US20060153995A1 (en) Method for fabricating a dielectric stack
US20070077777A1 (en) Method of forming a silicon oxynitride film with tensile stress
US20130113085A1 (en) Atomic Layer Deposition Of Films Using Precursors Containing Hafnium Or Zirconium
US20070049053A1 (en) Pretreatment processes within a batch ALD reactor
US20080268154A1 (en) Methods for depositing a high-k dielectric material using chemical vapor deposition process
JP2015507362A (ja) 共形窒化シリコン炭素膜および共形窒化シリコン膜の低温プラズマ化学気相堆積
KR20070026367A (ko) 고품질 저온 질화규소층 형성 방법 및 장치
US20080099820A1 (en) Growth of metallic nanodots using specific precursors
KR20170096157A (ko) 진보된 배선 애플리케이션들을 위한 초박 유전체 확산 배리어 및 에칭 정지 층
TWI831824B (zh) 非uv高硬度低介電常數膜沉積
TWI515803B (zh) 矽化鉭內的摻雜鋁
US11508584B2 (en) Deuterium-containing films
KR100920402B1 (ko) 저온 게이트 스택
KR20070061451A (ko) 유전 스택을 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140529

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee