TW200931527A - Plasma surface treatment for Si and metal nanocrystal nucleation - Google Patents

Plasma surface treatment for Si and metal nanocrystal nucleation Download PDF

Info

Publication number
TW200931527A
TW200931527A TW097138218A TW97138218A TW200931527A TW 200931527 A TW200931527 A TW 200931527A TW 097138218 A TW097138218 A TW 097138218A TW 97138218 A TW97138218 A TW 97138218A TW 200931527 A TW200931527 A TW 200931527A
Authority
TW
Taiwan
Prior art keywords
oxide
substrate
plasma
gas
chamber
Prior art date
Application number
TW097138218A
Other languages
English (en)
Inventor
Christopher S Olsen
Sean M Seutter
Ming Li
Philip Allan Kraus
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW200931527A publication Critical patent/TW200931527A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)

Description

200931527 六、發明說明： 【發明所屬之技術領域】 本發明的實施例一般涉及半導體元件、用於形成半導 體70件的方法、以及用作為非揮發性記憶體元件的半導 體元件。 【先前技術】 Ο 快閃記憶體已經被廣泛用於例如行動電話、個人數位 助理（PDA)、數位相機.、MP3播放器、USB元件等的大 範圍電子應用《非揮發性記憶冑。由於快閃f己憶體一般 用作於儲存大量資訊的攜帶型記錄元件，因此非常希= 能夠伴隨著操作速度的增加，而能同時降低功率消耗和 元件尺寸。 快閃記憶體元件通常包括用於儲存電荷而位於穿隧氧 〇 化物（tunneling oxide)上的浮置閘極電極（fl〇ating gate electrode)和圍繞以容納電荷的相當厚之介電氧化物。 爲了減小圍繞之氧化物的所需厚度，已經建議用奈米晶 - 體（nanocrystal)取代位於穿隧氧化物上的浮置閑極= - 極。然而，仍然存在有獲得將奈米晶體沉積在穿隧氧化 物上更加有效且均勻的方法之需求。 【發明内容】 本發明提供一種用於在整合式處理工具中形成元件的 3 200931527 設備和方法。在-個實施財，該方法包括··在基板上 沉積穿随氧化物層’·將該穿随氧化物層暴露於電漿，藉 此，該電襞改變該穿随氧化物的表面和近表面（咖 face)的形態，以形成一經改變（…㈣）表面·以 及在該穿隨氧化物的該改變表面上沉積奈米晶體。隨後 可沉積封裝（enCapsulating)纟電材料，然後在該基板 二：積控制間極材料。相似地，若要形成多層的奈米晶 體 了以在沉.積下一層奉半曰种夕此 '、、日日 ，先處理該封裝介 電質的底和可以將穿隨氧化物層沉積成厚度為約、 〜約^’且經電漿改變之近表面的厚度可以為約〇5 2nm°可以藉由將射頻（RF)場施加到電漿氣體 =將電聚離子能量保持小於約30ev,而將穿随氧化 物滑暴露於電號，以其〉4、 €漿以形成經電襞改變之近表面。在一個 實施例中，電漿離子能量為約5ev〜約15eve在一個 實施例t’經電漿改變之近表面的厚度為約lnm。 在另—個實施例中，一種製造非揮發性（n〇n-v〇latile) 2體元件的方法包括：在基板上沉積穿隨氧化物層； 二將RF場施加到電漿氣體並同時將電漿電位保持小 雷：㈣，以將該穿隨氧化物層暴露於電襞，藉此，該 :會改變該穿隨氧化物的表面和近表面的形態。該方 法更包括：在哕空秘 ^ 氧4化物的該經改變表面上沉積矽奈 米晶體、石夕錯牟半曰触 ' 一 筇不、水Β日體、和金屬奈米晶體之至少盆中之 it板=封裝介電材料;在該基板上沉積 在上述之沉積奈米晶體和沉積封裝 200931527 介電材料中的至少发中 在另一個實施例；，提二==，對基板進行退火 〜約…穿:氧化:積層在該基板上且厚度為… 近表面區域包括厚度為約n該穿隨氧化物層的 r::r物;……二二二㈣ ::錯…體、和金屬奈米晶體 一： 在石夕奈米晶體和金屬奈米晶體之至 -置 電材料；以及設置在該封穿#的封裝介 料。 裝介電材料上方的控制閑極材 【實施方式】 本發明提供例如非揮發性記憶體元件的一種元件，和 用於在整合式製程I具中形成該元件的方法。該方法包 括.在基板上沉積穿隨氧化物層；將該穿随氧化物層暴 露於電漿’以便該電漿改變該穿隧氧化物的表面和近表 面（nearsurfaee)的形態’以形成經電漿改變之近表面。 隨後在該穿隧氧化物的經改變之表面上沉積奈米晶體。 第1圖示出根據本發明的一個實施例之快閃記憶體單 元⑽的片段之二維區塊圖。單A 100可以包括一基板 101 ’而基板1〇1上設置有穿隧氧化物層1〇3。穿隧氧化 物層103可以包括電漿處理近表面區域1〇5。可以在電 漿處理近表面區域105上設置有矽系（siHc〇n based)、 200931527 矽鍺系、或金屬系奈米晶體107。封裝介電層 (enCapsulating dielectric layer) 1〇9 係封 | 住奈米晶體 107。控制閘極1U則設置在封裝介電層1〇9之上。 第2圖示出可配置以實施本發明的—個實施例之示例 性整合式半導體基板處理系、统2〇〇的示意平面圖。整合 式系統200的實例為購自加州聖克拉拉的應用材料有限 公司（AppHed Materials，Inc)的 centura ⑧整合式工 具之修飾型態。可預期此處所述之方法亦可在具有必需 製程至與其耦接之其他工具中實施，例如pR〇DUCER② 和麵舰⑧整合式工具或購自其他製造商的工呈。 處理系統包括真空密封處理平臺2〇ι、工薇介面 (factory interface) 204 和系統控制器 2〇2。平臺 2〇1 包 括輕接至真空基板傳輸室2G3的多個處理室2i4A_D和 加載敎室206A-B。工礙介面m係透過加載鎖定室 206A-B而耦接至傳輸室2〇3。 ❹ 在某些實施例中，工廠介面2〇4包括至少一個塢站 (d〇cking station ) 207和協助傳輸基板的至少一個工廠 介面機械手138。瑪站207係配置以容納-或多個前開 式晶圓傳送^(刚P)。在第2圖的實施例中示出四個 FOUP 205A-D。工廠介面嫌从Λ 牧"甶機械手138係配置以將基板從 工廠介面204通過加載鎖定室2〇6αβ而傳輸到用於處理 的處理平臺201。 加載鎖定室施Α-Β的每—個具有柄接至工廢介面2〇4 的第一埠和耦接至傳輸冑加的第二埠。加載鎖定室 6 200931527 206A-B係、柄接至力控制系統（未示出），該壓力控制 系統將加載鎖定室2G6A_B抽空和排氣，以利於在傳輸室 203的真空環境與工廠介面2〇4 #實質周圍❾（例如大 氣）環境之間傳輸基板。 傳輸室203具有設置在其中的真空機械手真空 機械手213能夠在加載鎖定室2〇6a_b與處理室2i4A-D 之間傳輸基板221。在某些實施例中，傳輸室2()3可以 包括内建其中的冷卻站，用於在系統2〇〇中傳輸基板22工 時協助冷卻基板221。 在某些實施例中，耦接至傳輸室2〇3的處理室214A_d 可以包括化學氣相沉積（CVD)室214A_B、電漿室2i4c (例如去麵電漿氮化（DPN )室）、和快速熱處理（RTp ) 至214D。CVD室214A-B可以包括不同類型的CVD室， 例如熱化學氣相沉積（熱CVD )處理、低壓化學氣相沉 積（LPCVD )、金屬-有機化學氣相沉積（M〇CVD )、電 漿增強化學氣相沉積（PECVD)、次大氣壓化學氣相沉積 (SACVD)等等。可選地，根據製程需求而可以將不同 處理室，包括原子層沉積（ALD )、CVD、物理氣相沉積 (PVD)、DPN或RTP室之至少其中一者，可互換地整 接至系統200中。可從應用材料公司以及其他製造商購 得適合的 ALD、CVD、PVD、DPN、RTP、和 MOCVD 處 理室。 在某些實施例中，可以將選用的維修保養室（如
216A-B所示）麵接至傳輸室203。維修保養室216A-B 7 200931527 預清潔處理、冷卻等等 係配置以執行例如除氣、定向 的其他基板處理。 ^^制器加係輕接至系統_。系統控制器202 、、統㈣的處理室214A_D之直接控冑，或可選 ^藉由控制與處理室214A-D和系统2〇〇相關聯的電 腦（或控制器），而央#也，么μ 控制系，.先200的操作。系統控制器 2〇2可以包括CPU23()、記憶體餘存元件以、和支援電 路加。運行時，系統控制器2〇2能夠實現來自各個室 和系統200的資料收集和反饋’以增強系統的效能。 和圖示出根據本發明的實施例之例如DpN室的 電漿室300。電漿室3〇〇包括室312、基板托架314、处 線圈16和電極板318。藉由室312的主體而將電極板 318連接到接地（gr〇und)32〇。藉由將電極板318接地， 則消除了在RF線圈316和室312的内部體積324中之電 漿322之間的電谷耦合。電容耦合的消除會降低了電漿 322的電位而不明顯改變電漿322的其他特性（例如離 ❹ 子密度和電子密度）。但此並沒有消除來自RF線圈316 的感應耦合’且該耦合産生並維持電漿322。 具體地參照第3圖，電漿室3 00更包括下方傳輸室326 和傳輸機構328。室312係設置在傳輸室326的頂部。 傳輸室326的内部體積330係設置而透過室312基部中 的圓形開口 332而與室312的内部體積324相連通。基 板托架314係固定在傳輸機構328的頂部，且傳輸機構 328能用於升舉或降低基板托架314。 200931527 在使用中’操作傳輸機構328以使基板托架314下降 至傳輸至326的内部體積33〇中。隨後，通過在傳輸室 326的側壁中的狹縫閥開口，而將放置在附接於機械手 臂的葉片上之基板傳輪到内部體積3 3 〇中。隨後，操作 傳輸機構3 28而將基板托架314升起，從而該基板托架 314接觸基板的下表面，以將基板舉離葉片。隨後葉片 自傳輸室326移出，然後再次操作傳輸機構328以將基 ❹ 板粍架314升舉至開口 332中。隨後，定位在基板托架 314上的基板具有暴露於室312的内部體積324之上表 面。 至312主要包括導電主體336和介電石英上壁338。 導電主體336形成室312的下方部分，而上壁338形成 室312的上方部分。導電主體336和上壁338共同界定 内部體積324。 四個氣體噴嘴孔340係形成穿過導電主體336而進入 © 内部體積324。氣體噴嘴孔34〇係圍繞基板托架314而 呈90度間隔設置。導電主體336亦在其—側上界定真空 抽氣通道342。氣體噴嘴孔340係透過閥而連接到氣體 歧管，真空抽氣通道342則連接至幫浦。當操作幫浦時， 透過真空抽氣通道342而將氣體從内部體積中抽 出，以降低内部體積324巾的壓力。可以操作闊以允許 氣體從歧管通過閥和氣體喷嘴孔34〇而進入内部體積 .324 中。 更具體地參照第4圖，上壁338具有圓頂形狀，而電 200931527 極板318具有符合上壁338的外表面之圓頂形狀。可以 將電極板318直接放置在上壁338上。電極板318在上 壁338中心之上界定出圓形開口 344。上壁338和電極 板3 1 8係沿著垂直轴346而為對稱。 Ο ❹ 線圈316圍繞垂直軸346和開口 344盤旋。線圈^6 設置在電極板318上，並且符合電極板318的圓頂形狀。 線圈316的一個末端連接到^源35〇，且線圈3丨6的另 一末端連接至接地352。 第5圖示出根據本發明的某些實施例之沉積製程5卯 的製程流程圖。亦可預期可以在其他工具（包括來自其 他製造商）中執行製程500。第6Α_6Ε圖示出根據本發 明的某些實施例之基板結構的示意橫截面圖。 方法則在步驟502開始，其係將基板6〇ι提供至處 理室（如上述整合至系統㈣中的處理室2ΐ4Α)。基板 601是指在其上執行薄膜處理的任何基板或材料表面。
舉例來說，基板6 01可以a / L J U疋例如結晶矽（例如，Si<l〇0> 或Si< 111 > )、氧化石夕、廡傲 應變矽、矽鍺、摻雜或未摻雜多 晶矽、摻雜或未摻雜矽 和圖案化或未圖案化的晶圓、 絕緣層上覆矽（SOI)、磁族她# )奴摻雜乳化矽、氮化矽、鍺、砷
化鎵、玻璃、藍寶石戎复从、* A -他適合的工件之材料。基板601 可以具有各種尺寸，例如？nn 士 如200 mm直徑、3〇〇 mm直徑、 或45 0 mm直徑，以及， 矩形或正方形面板。除非另外 指出，此處所述之實施例 1夕J和Λ例係在200 mm直徑、300 咖直徑、或韻_直徑的基Μ執心 10 200931527 ❹ ❹ 在步驟504，在基板6〇1上形成穿隧氧化物層6〇3〇可 以利用任何適合的製程來形成穿隧氧化物層603。在某 些實施例中，穿隧氧化物層603包含si〇2，而此Si〇2 可以使用例如購自加州聖克拉拉的應用材料公司之 XE、XE P1US、或 RadianceT11 RTp 室的減壓 RTp 室生 長可以藉由快速熱氧化來形成該Si〇2薄膜，其中快速 熱氧化疋在室中使用燈來快速加熱和乾燥基板表面，並 在氧氣存在下形成氧化層的氧化製程。使用在存在有 〇2、〇2谓2、〇2 + Αγ、、或乂〇瑪氣體混合物的條 件下之乾式製程快速熱氧化’以執行矽基板（或晶圓） 的快速熱氧化。該氣體或氣體混合物的總流速為約！_ 〜約5 slme可選地，可以使用存在有其總流速例如為約 1如〜約5 slm及卜13%的&之〇2+H2、〇2瑪瑪、 或n2〇+H2的條件下之例如原位水汽生成（issg)的濕 式製程’以執行石夕基板的快速熱氧化。在某些實施例中， 可以在、約75〇t〜、約⑽代的處理溫度和約〇 5 丁阶 (托）〜約50 Torr的處理塵力下，將用於形成叫介 電薄膜的快速熱氧化製程執行約5秒〜約％秒，這導 致具有，約25 nm_ 10 nm之間的厚度之抓介電薄 膜。在-個實施例中，該厚度可介於約4nm〜約8nm。 ^某些實施例t，可以藉由在沉積製程期間將基板暴 :材：少一種沉積氣體，以在基板⑷上沉積穿随氧化 ’、·。在某些實施例中，該沉積製程可以是具有包含 碎前驅物和氧前驅物或既包切源又包含氧源的前驅物 11 200931527 之沉積氡體的CVD製程。可、s 了選地，該沉積製程可以是具 有至少兩種沉積氣體的 — D製程’耩此，基板則相繼地 暴露於矽前驅物和氧前 礼則驅物。在某些實施例中，在步驟 504例如在習知CVD製程期間，或例如在ALD製程期 間’可以將氧前驅物和矽前驅物同時地或者接續地引入 到處理室中或暴露於基板601。
;在步驟504期間形成氧化矽材料的適合氧前驅物 之實例包括原子氧（〇)、氧氣（〇2)、臭氧（〇3)、水（H2〇)、 過氧化氫（H2〇2)、有機過氧化物、酒精、氧化亞氮 jN2〇)、_氧化氮（ N〇)、二氧化氮（恥小五氧化二 氮（N2〇5 )、其電漿、其自由基、其衍生物、或其組合。 在某一實施例中’可以藉由將臭氧和水結合以形成氧前 驅物’而提供強氧化劑。氧前驅物一般包含具有強氧化 靶力的羥基（OH )。臭氧濃度可以相對水濃度改變。在 個實施例中，臭氧與水的莫耳比率可介於約〜約 3〇之間。在另-個實施例中，該莫耳比率可介於約0.03 〜約3。在另一個實施例中，該莫耳比率可介於約〇.丨〜 約1。 用於在步驟504期間形成氧化矽材料的適合矽前驅物 之實例包括.矽烷、烷基矽烷、齒素矽烷、烷氧基矽烷、 胺基矽烷、胺基二矽烷、矽烷基疊氮（silylazides )、矽 烷基肼（silylhydrazines )、或其衍生物。矽前驅物的某 些特定實例包括矽烷（SiH4)、二矽烷（si2H6)、三石夕烷 (ShH8)、甲基矽烷（CH3SiH3)、雙（第三丁基胺基） 12 200931527 矽烷（BTBAS或（tBu(H)N)2SiH2 )、四乙氧基矽烷 ((EtO)4Si 或 TEOS )、六氣二矽烷（HCD 或 Si2Cl6 )、四 氯矽烷（SiCl4)、二氣矽烷（H2SiCl2)、1，2-二乙基-肆（二 乙胺基）二矽烷（（CH2CH3((CH3CH2)2N)2Si)2)、1，2-二氣 -肆（二乙胺基）二矽烷（（Cl((CH3CH2)2N)2Si)2 )、陸（N-吡咯啶）二矽烷（（（C4H9N)3)Si)2)、1，1，2,2-四氯-貳（二 (三甲基矽烷基）胺基）二矽烷（（Cl2((CH3)3Si)2N)Si)2)' 1,1，2,2-四氣-貳（二異丙基胺基）二矽烷 ® ( (Cl2((C3H7)2N)Si)2 )、1，2·二曱基肆（二乙胺基）二矽 烷（（CH3(CH3CH2N)2Si)2 )、參（二甲胺基）疊氮矽烷 (((CEbhNhSiNs )、參（曱胺基）疊氮矽烷 (((CH3)(H)N)3SiN3 )、2,2-二曱肼-二甲基矽烷 ((CH3)2(H)Si)(H)NN(CH3)2)、三矽烷胺（（SiH3)3N 或 TSA)、和陸（乙胺基）二矽烷（（（EtHN)3Si)2)、其自由 基、其電漿、其衍生物、或其組合。 〇 在某些實施例中，烧氧基矽院化合物係用作為在步驟 5 04期間形成氧化矽材料的矽前驅物。烷氧基矽烷可以 具有化學式（RO)nSiR’（4.n)，其中 n=l、 2、3、或 4, 每個R可能單獨是曱基、乙基、丙基、丁基、或其他烷 基’而每個R‘可能單獨是氫、鹵基、甲基、乙基、丙基、 丁基、或其他烷基。可能被用作為矽前驅物的烷氧基矽 烷化合物的實例包括四乙氧基矽烷（（Et〇)4Si或 TEOS )、四甲氧基矽烷（（MeOhSi )、四丙氧基石夕烷 ((PrO)4Si )、四異丙氧基石夕烧（（ipr〇)4s丨）、四丁氧基珍 13 200931527 烷（（Bu〇)4Si)、三乙氧基矽烷（（Eto)3SiH)、二乙氧基 梦烷（（Et〇)2SiH )、二乙氧基二曱基矽烷（（Et〇)2SiMe2 )、 二乙氧基二乙基矽烷（（Et0)2SiEt2)、二曱氧基二乙氧基 矽烷（（Me〇)2Si(OEt)2)、其衍生物 '或其組合。在另二 個實施例中，烷氧基矽烷化合物（例如，TE〇s )可以被 用作用於在步驟504期間形成氧化矽材料的矽和氧的來 源’而非使用個別的矽前驅物和氧前驅物。 由於矽前驅物和氧前驅物可以在處理室中混合，因此 在基板表面上形成例如氧化矽材料的含矽材料。在某些 實施例中，氧化矽材料的沉積速率為介於約1 nm/分鐘〜 約50 nm/分鐘，且沉積至厚度為約1 nm〜約10 nm。在 一個實施例中’該厚度可介於約4 nm〜約8 nm。氧化石夕 材料可具有例如SixOy的化學式，其中氧：矽的原子比 (y/x )大約爲2或更小，例如，Si02。 在步驟504期間可以提供載氣以控制氧前驅物和矽前 驅物的分壓。單晶圓處理室的總内壓可為介於約1〇〇 mTorr〜約740 Torr的壓力《在一個實施例中，該壓力為 介於約250 mTorr〜約1〇〇 Torr。在另一個實施例中，該 壓力係介於約500 mTorr〜約50 Torr。在一個實施例中， 處理室的内壓維持在約1 〇 Torr或更小的壓力。在另一個 實施例中’該壓力為約5 Torr或更小。在另一個實施例 中’該壓力為約1 Torr或更小。在某些實施例中，對於 批式處理系統’可提供載氣以將氮前驅物或矽前驅物的 分壓控制在介於約lOOmTorr〜約1 Torr。適合的載氣之 14 200931527 ，己：氮軋、氫氣、氬氣、氦氣、氮氫混合氣體(— gas)、或其級合。 =驟506中，穿隨氧化物層6。3可藉由電焚處理改 八面，以形成經電漿處理之近表面區域6〇5。可以 在電裝室中執行步驟5〇6，該電裝室例如購自加州聖克 拉拉的應用材料公司之咖TURA™ DPN室。該電聚處 理將穿隨氧化物層⑼3暴露於電漿，並改變該穿隨氧化 ❹ ❹ 物層603的頂部層之化學和/或物理形態，導致用於在近 表面區域605上矽或金屬奈米晶體形成的表面成核位置 之最佳化。 參照第3和4圖，可以藉由首先將内部體積324中的 壓力降低至預定層級以産生該電漿。隨後將電漿氣體引 入到内部體積324中。電漿氣體可能由例如氬氣（Ar )、 氦氣（He )、氖氣（Ne )、氣氣（Xe )、或其組合的惰性 氣體所組成。使用惰性氣體可能導致穿隧氧化物層 的表面之物理形態變化。在另一個實施例中，電漿氣體 可包括例如氧氣（〇2)、氮氣（A)、氨氣（NH3)、—氧 化氮（NO)、氧化亞氮（N20)、三氟化氮（nf3)、i氣 (p2 )、其組合之反應性氣體、或上述之組合且伴隨有例 如Ar、He、Ne、或Xe的惰性氣體。使用該反應性氣體 可能不僅導致穿隧氧化物層603的表面之物理形態改 變’亦會導致其化學形態改變。 在弓丨入電漿氣體之後，隨後可操作RF源350，以提供 頻率爲13.56 MHz的RF電流給線圈316。RF線圈316 15 200931527 產生由跨過該室的上壁之電極板所傳播的RF場。圓形開 口允許RF場穿過該室的上壁而進入内部體積324。隨後 RF場與内部體積324中的電漿氣體相耦合。RF場開始 激發少量的自由電子。隨後該自由電子與其他原子碰 撞，以自這些原子釋放更多的電子。該製程係持續直到 達到穩態條件，在該穩態條件下，電漿322具有穩定數 量的自由電子和自由離子、穩定電子溫度、和相對於接
地的恆定電壓。在内部體積324中産生離子的「貯存 器並且電漿322的電壓電位係輔助將來自該貯存器的 離子併入到二氧化梦層。在整個製程期間，基板和基板 托架314的電位係自由浮動，但是在電漿322的電壓和 基板托架314的電壓之間存在有差異，且該差異會驅動 離子的併入。 在沒有將電極板318接地的條件下，灯線圈316電容 W至電漿如。在灯線圈316和電聚m之間的這種 電容耦合會提高電漿322的電 ^ 相反地，藉由將電極 板318接地，則會明顯減 ^ 乂冤谷耦合，並同時降低電 漿322的電壓。電漿電位和電 声伴牲卢姑料a ’皿度降低，但是離子密 度保持在相對尚。爲了防止穿隧 , a T B. , y 虱化物表面的過度改 性乂及爲了防止例如氮穿過穿陳气& , A a ^ ^ ^ 氣化物層並併入到矽 基板了以將電漿電位保持在小 是接近或小於2 eV。離子密# 電子脈度可以 該惰性電漿製程進行約1〇 4 Cm。 加奋九丨+ 、、巧5分鐘的時間。在 一個實施例中，該時間為約3〇 盱Π隹 约4分鐘。在另一 16 200931527
個實施例中，該昧A 夺間為約1分鐘〜約3分鐘。此外，該 電漿製裎係在介於約 ° 於約100瓦〜約300〇瓦的電漿功率設 疋下執。在一個给* /丨丄 個貝施例中’該功率設定係介於約7〇〇 瓦〜約2500瓦。力H — 在另一個貫施例中，該功率設定係介於 約900瓦〜約iRnn ττ 00瓦。一般地’電漿製程係在約50% e ❹ J 100%的工作週期（dutycycle)和約1〇他的脈衝 頻率下執行。室的壓力係介於約10mT〇rr〜約80mT〇rr 之間。電漿氣體的流速可介於約每分鐘10標準毫升 (sccm)〜約1標準升（slm)之間。在-個實施例中， 該流速可介於約50 sccm〜約75〇 sccm之間。在另一個 實施例中，該流速可介执& , λλ 疋j "於約100 sccm〜約500 sccm之間。 利用在步驟506中的電漿製程進行的穿随氧化物層 6〇3之表面的轉化會導致經電聚處理之近表面區域605
的形成&電漿處理的近表面區域之厚度係介於約W 細〜約2nm之間。在—個實施例中，該厚度爲約lnm〇 穿隧氧化物層603的近表面改性對於穿隧氧化物層6〇3 的穿隧效應特徵造成最小的影響，藉此，可獲得元件的 有益電荷保持存在期（charge mention lifetime )，並且 同時允許用於奈米晶體形成的表面成核位置之最佳化。 由於電襞製程所造成之表面成核的最佳化可能至少部分 係歸因於Si〇2穿隨氧化物表面的表面能量 energy)之改變。通常，Si〇2的表面能量為mW。與 之相比’鉑的表面能量為2.5J/m2，而Ru的表面能量為 為2.3 J/m2,其中^^是被考慮用於奈米晶體快閃記 17 200931527 憶體的常用金屬。藉由本發明所揭露的技術而可改變 Si〇2表面的物理和化學形態，因此可控制金屬原子聚結 (coalesce )成在Si〇2表面上的半球之密度。對於例如 1.1 J/m2的金、〇.87 J/m2的鋁、和丨3 J/m2的銅之其他金 屬，由於其表面能量低於Si〇2,因此它們不會聚結在未 處理的Si02上。：l65 j/m2的鈦和】55 j/m2的把僅僅剛 好在si〇2表面能量之上，因此它們可能不會聚結在 的表面上。 ❹ 在可選步驟508中，可以執行後電漿改性退火（p〇st plasma modification anneai)。可以在 RTp 室 3〇〇 中執行 該退火，其中在RTP室300中使基板經受在約5〇〇它〜 約1200X：之間的溫度。在一個實施例中，該溫度可介於 約900 C〜約11 〇〇t之間。在一個實施例中基板的溫 度係維持在小於約600t：。該退火可能進行約ι秒〜約 240秒的時間。在一個實施例中，該時間可能為約％秒 ❹ 〜約90秒。在一個實施例中，在約l〇〇(TC下執行該退 火約60秒。一般來說，RTp退火室的環境包含至少一種 退火氣體，例如〇2、N2、NH3、N2H4、N〇、N2〇、或其 組合。可將退火室的壓力維持在約5 T〇rr〜約【〇〇 T〇rr。 在一個實施例中，該壓力可能為約5〇 T〇rr。 在步驟510中，在近表面區域6〇5上沉積矽、矽鍺、 或金屬奈米晶體607。在一個實施例中，可以藉由PVD 製程、ALD製程、CVD製程、無電沉積製程、電化學電 鍍（ECP )製程、或其組合製程來形成矽、矽鍺、或金 18 200931527 屬奈米晶體的層。可將矽、矽鍺、或金屬層沉積成約2〇 nm或更小的厚度。在一個實施例中，該厚度可能是介於 約0.3 nm〜約5 ηηι之間。在另一實施例中，該厚度可介 於約0,4 nm〜約3 nm之間。在另一個實施例中，該厚度 可介於約0.5 nm〜約2 nm之間。矽、石夕鍺、或金屬沉積 在近表面區域605上，並且由於矽、矽鍺、或金屬和近 表面區域605的頂部的表面能量，矽、矽鍺、或金屬原 子會聚結成例如奈米晶體607的半球。所形成的奈米晶 體607之晶粒直徑為約〇 5 nm〜約2〇 nm之間。在另_ 個實施例中，該直赵為約0.5 nm〜約nm之間。在另 個實施例中’该直徑為約〇_5 nm〜約2 nm之間。可以 分隔奈米晶體607而使得奈米晶體彼此以至少約〇.5 nII1 的距離分隔開。在—個實施例中’該距離為至少丨nm。 所形成的奈米晶體可包含有矽、矽鍺、或例如鉑、鈀、 鎳、銀、釕、鈷、鎢、钽、鉬、铑、其合金、或其組合 的至少一種金屬。在一個實施例中，奈米晶體材料包括 鉑、鎳、釕、鉑鎳合金、或其組合。 一般來說，對於金屬奈米晶體沉積，可以利用固體金 屬靶材和氬電漿來實施PVD。可以使用pvD、CVD或 ALD ’其中將基板維持在小於約3〇〇(>c的溫度及在約丄 Ton〜約10Torr之間的處理室壓力。在期望有恆定載氟 流速之實施例中，係在處理室中建立載氣流。載氣係經 選擇以使其還能夠作爲淨化氣體（purgegas)，藉以從處 理至去除揮發性反應物及/或副産物。可以使用例如氦氟 19 200931527 (He )和氬氣（Ar )及其組合的載氣。在處理 王Y已經 建立載氣流之後，將含金屬前驅物的脈衝添加到該載氣 流中。此處所使用的術語「脈衝」是指注入到處理室: 或載氣流中的一劑量（dose)之材料。含貴金屬前：物 的脈衝會持續一段預定時間。 含金屬前驅物可包括例如纪、銘、始、錄、錢、訂、 金屬。適合的含鈀前驅物包括：貳（烯丙基）鈀、貳 Q 曱基烯丙基）鈀以及（環戊二烯基）（烯丙基）鈀。適人 的含鉑前驅物包括：三甲基（環戊二烯基）鉑、三甲I (甲基環戊二烯基）鉑、環戊二烯（烯丙基）鉑、二甲 基（環辛二烯基）鉑、甲基（羰基）環戊二烯基鉑、三 曱基（乙醯丙酮基）鉑、和貳（乙醯丙酮基）鉑。 適合的含鈷前驅物包括：（環戊二烯基）（環已二烯基） 銘、（環丁二烯基）（環戊二烯基）#、武（環戊二稀基） 鈷、貳（曱基環戊二烯基）鈷、環戊二烯基（1>3_己二烯 ® 基）銘、（環戊二稀基）（5·甲基環戊二烯基）銘、以及 《（伸乙基甲基環戊二晞基）#適合的含鎳前驅物 匕括.武（曱基環戊二婦基）H。適合的含姥前驅物包 括：武（伸丙基）姥、武（幾基）（環戊二稀基）鍺、武 (裁基）（甲基環戊二缔基）姥、以及武（幾基）（乙基 環戊二晞基）铑。 適合的含釕前驅物包括：參（2,2,6,6_四曱基_3,5_庚二 酿基）釕、武（2,4-二甲基戊二烯基）釕、二幾基戊二婦 基釕、乙醯丙酮釕、（2,4_二甲基戊二烯基）釕（環戊二 20 200931527 烯基）貳（2,2,6,6-四甲基_3,5·庚二醯基）釕（μ環辛 一烯）、（2,4-二甲基戊二埽基）釕（甲基環戊二烯基）、 (U5-環辛二烯）釕（環戊二烯基）、（1，5_環辛二烯）釘 (〒基環戊二稀基）、（！，5_環辛二稀）釕（乙基環戍二缔 基）、（2,4-二甲基戊二烯基）釕（乙基環戊二烯基）、（I、 一甲基戊一烯基）釕（異丙基環戊二烯基）、貳（Ί 甲基-1，3 -四f基二亞胺基）釕（I，5·環辛二烯）、貳 φ ( N’N_—甲基d，3-二甲基二亞胺基）釕（1，5-環辛二 ，）、貳（烯丙基）釕（；L，5_環辛二烯）、（心匕仏）釕（^ 環己二烯）、貳（1，1-二甲基_2·胺基乙氧基）釕（1，氕壤 辛二烯）、貳（M-二甲基-2_胺基乙胺基）釕（1，5_壤辛 二烯）及其組合。 含金屬前驅物的脈衝時間間隔為可變的，其係取決於 數個因素，例如：所用處理室的體積容量、與其耦接之 真空系統、和/或所使甩反應物的揮發性/反應性。舉例來 0 說’大體積處理室可能導致需要較長時間來穩定例如栽 氣淨化氣流和溫度的處理條件，因而需要較長脈衝時 2。處理氣體的較低流速也可能導致需要較長時間來穩 ，處理條件，因而需要較長脈衝時間。較低的室壓意味 著從處理室内更加快速地排出處理氣體，需要較長脈衝 時間通常，有利地選擇處理條件，以使含金屬前驅物 衝提供足量的前驅物，藉此，在基板上至少吸附含 金屬奈米晶體的單層。此後’可以利用恆定載氣流結合 真空系統，以將室中殘存的過量含貴金屬前驅物自處理 21 200931527 室去除。 在一個實施射，奈米晶體術包括料球。在一個 實施财，可以使用購自力W拉拉的應用材料公司 之POLyGEN LPCVD室進行沉積。該室的沉積溫度可介 於約30(TC〜約80(rc之間。可以將該室的沉積壓力設定 爲約H)T〇rr〜約350 Τ〇ΓΓ。在一個實施例中’溫度可以 為約500°C〜約70〇1，而壓力可以為約3〇 T〇rr〜約35〇 Torr ° 〇 石夕源（即則驅物）可以為例如石夕烧（SiH* )的氣體， 或可選地為例如二矽烷（Si^6 )、三矽烷（Si3H8 )、和貳 第三丁基胺基矽烷（BTBAS或（CsHnNJi))的其他矽源 氣體。另外，可包括包含&和惰性氣體（例如，氮氣、 氣氣、氣氣）的載氣。.在一個實例中，以約5〇 sccm〜約 150 seem之間的流速將矽烷供給到室中，同時將室中的 沉積溫度維持在約440。(：〜約490。0之間的穩定溫度，並 ® 且將沉積壓力維持在約150 Torr〜約350 Torr之間。在 一個實施例中’矽烷的分壓係介於約〇.5 T〇rr〜約3.5 Torr之間。 對於一石夕烧，可以將此碎前驅物氣體以約5 0 s c c m〜約 150 sccm之間的流速供給到室中，同時將室中的沉積溫 度維持在約425。(：〜約475°C之間的穩定溫度，並且將沉 積壓力維持在約30 Torr〜約225 Torr之間。二矽烷的分 壓係介於約〇_1 Torr〜約3.〇 Torr之間。對於三矽烷，可 以將此前驅物氣體以約200 seem〜約350 seem之間的流 22 200931527 速供給到室中，同時將室中的沉積温度維持在約4〇〇。〇 〜約450eC之間的穩定溫度，並且將沉積壓力維持在約 30 Ton*〜約200 Torr之間。三矽烷的分壓可介於約〇」 Torr〜約2.5 Torr之間。 來自基座和設置在室中的基板的熱能致使矽源氣體熱 分解’並在近表面區域605上沉積不連續且非晶的奈米 晶體石夕薄膜。雖然基於解釋之方便而以簡化形式示出第 6C圖’然而在一個實施例中，奈米晶體矽層的密度大於 約lxlO10晶體/cm2 ’且平均晶粒直徑為約5nm。在本發 明的一個實施例中，僅使用熱能來分解矽源氣體，而不 需例如電漿或光子增強的額外能量源之幫助。 在本發明的一個實施例中，沉積壓力、溫度、和處理 氣體流速和濃度係經選擇以使得奈米晶體矽薄膜的沉積 速率介於約0.5 nm /分鐘〜約1 5 nm /分鐘之間。沉積速 率可取決於製程化學、溫度、或壓力。舉例來說，基於 在約440 C〜約490°C之間的沉積溫度、在約150 Torr〜 約350 T〇rr之間的沉積壓力、以及約0_5 Torr〜約3.5 Torr 的刀壓，則可以約〇 5 nm /分鐘的沉積速率來沉積矽烷。 持續地將處理氣體混合物供給到室内，直到形成包括預 期厚度的奈米晶體607之薄膜。 在可選步驟5 12中，可以執行後奈米晶體沉積退火。 可以在RTP室300中執行該退火，而在RTp室3〇〇中使 基板經受約50(TC〜約12〇〇t：之間的溫度。在一個實施 例中該，皿度係介於約9〇〇。〇〜約^ 之間。在另一 23 200931527 個實施例中，可以力 Λ在小於約600。(：的溫度下進行該退火。 該退火可以執行％、各丨 T J 1秒〜約240秒之間的時間。在一個 實施例中，該時間仫人# 间係介於約30秒〜約90秒之間。在一 個實施例中，可w — & Ά 1 0 0 0 °C下進行該退火約6 〇秒。 一般來說，RTP $ + # & „ 人至的壤境包含例如〇2、Ν2、ΝΗ3、 Ν2Η4 ' NO ' N〇〇 N -μ.. 或其組合的至少一種退火氣體。退火 至可以維持在約5 Trv
Torr〜約100 Torr的壓力，例如，在 約 5 0 Torr。
❾ 在步驟5 1 4，沉積封裝介電層609以封裝奈米晶體 6〇:可以藉由例如ALD、cvd、、熱技術或其組合 的氣相'儿積製程來沉積封裝介電層6G9。在某些實施例 *封裝，I電^ 609可以是纟ALD製程和設備所沉積的 门^ ’丨電層。封裝介電層009 —般沉積之薄膜厚度爲約 0.5 nm nm 約30 nm之間。在一個實施例中，該厚度為約1 、、勺20 nm之間。在另一個實施例中’該厚度為約4 nm 約10 nm之間。 封裝介電層609沉積在基板表面上，並且具有為均質 的異質的、漸變的（graded)及/或多層堆疊（stack) 5 層（laminate )的多種成分。封裝介電層609 —般是 门k電介質材料’並且包括铪、銼、鈦、钽、鑭、鋁、 夕氣及/或氮的混合物。封裝介電層609的成分可包括： 3給材料’例如：氧化铪（Hf〇x或Hf〇2 )、矽酸铪（HfSix〇 -V、 y 5 HfSi〇4 )、氮氧化矽铪（HfSixOyNz )、氮氧化給 (Hf〇xNy )、鋁酸姶（HfAlx〇y)、矽酸鋁铪（HfAlxSiyOz)、 24 200931527 氣氧化㈣給（HfAlwSix〇yNz)、氧化鑭給（HfLax〇); 含錯材料，例如：氧 y 化錘（Zr〇x或zr〇2)、矽酸锆 x〇y或ZrSi〇4)、氮氧化石夕錯（zrSix〇yNz)、氮 氧化錯（.Zr〇XNy )、紹酸錯（ZrAlx〇y )、♦酸链錄
ZrAlxSiyOz)、氮氧化妙銘# (ΖγΑ1α〇⑹、氧化 鑭錯（ZrLaxOy)，其他含紹材料或含鋼材料，例如：氧 化鋁（ Al2〇3或Α10χ)、氮氧化鋁（ai〇為）、矽酸銘
(AlSlxOy )、亂氧化石夕魅（A1Six〇yN」、氧化銘鋼 (LaAlx〇y )、氧化鑭（La〇x或La2〇3 );其衍生物和盆 組合。可用於高k介電層的其他介電材料可包括氧化鈦 (·〇χ或Ti〇2)、氮氧化鈦（Ti〇xNy)、氧化组（Ta〇x或
Ta2〇5)和氮氧化组（Ta〇xNy)。可用於高让介電層的介 電材料的積層膜包括Hf〇2/Al2〇3、Hf〇2/si〇2、
La203/Al203 和 Hf02/Si〇2/Al2〇3 〇 在某些實施例中，在例如處理室3〇〇的處理室中，並 在約1 Torr〜約1 〇〇 T〇rr的壓力下執行ALD製程。在一 個實施例中，該壓力係介於約1 T〇rr〜約2〇 T〇rr。在另 一個實施例中，該壓力係介於約1 T〇rr〜約T〇rr。基 板的溫度可以維持在約70°C〜約1 〇〇〇。(：。在一個實施例 中’該溫度係介於約1〇〇。(：〜約65CTC。在另一個實施例 中’該溫度係介於約250°C〜約500°C。在某些實施例 中’給月ϋ驅物以約5 seem〜約200 seem的流速引入到處 理室中。可以伴隨例如氮氣的載氣而以約5〇 sccm〜約 10 0 0 s c c m的總流速引入給前驅物。取決於特定處理條 25 200931527 件、铪前驅物、或沉積的含 用幼η , ^ 袷材枓的期望組成，可以採 秒〜約1 〇秒的脈衝週期（PUlSe rate )而將銓前 驅物脈衝至處理室中。在某此 ° x、二貫施例中，以約1秒〜約 5秒的脈衝週期將給前驅物脈衝至處理室中。在一個實 施例中，該脈衝週期為約3秒。
在某些實施例中，以介於約秒〜約ι秒的脈衝週 期而將銓前驅物脈衝至處理室中。在—個實施例中，該 脈衝週期為約0.5秒。在—個實施例中，給前驅物為四 氯化給（顧4)。將流速為約2_〜肖η—的淨化氣 體（例如氬氣或氮氣）脈衝導入。在—個實施例中，該 流速為約10 Shn。每個處理循環進行約〇 〇1秒〜約2〇 具 秒的時間。在—個實施例中，該處理猶環持續，約10秒。 在另一個實施例中，該處理循環持續約2秒。持續約1〇 秒的較長處理步驟會沉積優質的含銓薄膜，但卻降低了 生産量。m實驗獲得特定的淨化^體流速和處理循 環的持續時間。在一個實施例中，爲了獲得相似産 對於與200 mm直徑的晶圓相同的持續時間，3〇〇 直 徑的晶圓需要大約200 mm直徑的晶圓所需的兩倍流 速。氧化氣體以約〇·ΐ sccm〜約1000 sccm的流速引入 到處理室中。在一個實施例中，該流速為約〇 5 〜 約100 sccm。氧化氣體以約秒〜約2〇秒的脈衝週期 而脈衝至處理室中。在另一個實施例中，該脈衝週期為 約0.2秒〜約10秒。在另一個實施例中，該脈衝週期為 約0.5秒〜、約5秒。在一個實施例中，氧化氣體以約！ 26 200931527 秒〜約5秒的脈衝週期進行脈衝。在另—個實施例卜 該脈衝週期為約U秒。在另一個實施例中，氧化氣體 以約0· 1秒〜約3秒的脈衝週期進行脈衝。在另一個實 施例中，該脈衝週期為約〇 5秒。 、 在步驟516,在封裝介電I 609上沉積控制閑極層 6"。控制間極層611為多晶碎層，其可以在例如整合式 處理系統200的LPCVD沉積室2Μα或則室咖（第 2圖）的沉積室中形成。除了多晶石夕以外，控制閉極層 6U可以是非晶石夕薄膜或其他合適的導電材料。另外， 可以在其上沉積例如鈦、氮化鈦、钽、氮化钽、鎢、氮 化鎢的金屬、和其他耐火金屬或其他合適的電極材料。 在形f控制閘極層611之後，可以將該閘極堆疊轉移至 冷部室’並隨後將其傳輸到例如加載鎖定t 204和206 的儲存區域’以進行進一步的處理、測試、或現有技術 中已知的其他製程。 應了解’可以在非必須整合至前述的整合式處理系統 之數個處理至中形成包括閘極介電薄膜、經電漿處 T之閘極介電薄臈表面、奈米晶體、封褒介電質、和多 晶矽罩蓋（cap )薄膜的閘極堆疊。 雖然前述内容針對本發明的實施例，在不偏離由以下 2申請專利範圍確定的本發明基本範圍的條件下而可以 叹叶出本發明的其他和額外實施例。 【圖式簡單說明】 27 200931527 為讓本發明之上述特徵更明顯易懂，可配合參 你1均BB # 1 I施 S 八部分乃繪示如附圖式。須注意的是，維然 附圖式揭露本發明特定實施例，但其並非用以限定本發 月之精神與範圍，任何熟習此技藝者，當可作各種 動與潤飾而得等效實施例。 更
個實施例之示例 面圖； 實施例之示例性 製 第2圖示出可以用於實施本發明的一 性整合式半導體基板處理系統的示意平 第3圖示出可以用於實施本發明一個 電漿室的示意平面圖； 另一個示意平面圖； 實施例之沉積製程的 第4圖示出帛3圖的電漿室之 第5圖示出根據本發明的一個 程流程圖；
第6A-6E圖示出根據本發明的 的示意橫截面圖。 —個實施例之基板結構 【主要元件符號說明】 100 (記憶體）單元 103 氧化物層 107 奈米晶體 111 控制閘極 200 系統 101 基板 105 近表面區域 109 封裝介電層 138 機械手 201 平臺 28 200931527
202 控制器 203 傳輸室 204 工廠介面 205A- D FOUP 206A- B 加載鎖定室 207 瑪站 213 機械手 214A- D (處理）室 216A- B 維修保養室 221 基板 230 CPU 232 支援電路 236 儲存元件 300 電漿室 3 12 室 314 托架 316 線圈 318 電極板 320 接地 322 電漿 324 内部體積 326 下方傳輸室 328 傳輸機構 330 内部體積 332 開口 336 導電主體 338 上壁 340 喷嘴孔 342 通道 344 開口 346 軸 350 RF源 352 接地 500 製程 5 02,5 04,506,508,5 10,5 12,5 14,5 16 步驟 601 基板 603 穿隧氧化物層 605 近表面區域 607 奈米晶體 609 封裝介電層 611 控制閘極層 29

Claims (1)

  1. 200931527 七、申請專利範圍： 1. 一種處理一基板的方法，包括： 層(tunnel oxide 在該基板上沉積一穿隨氧化物 layer);
    將該穿隧氧化物層 該穿随氧化物的形態， (altered )表面和一 surface );以及 暴路於—電漿’其中該電漿改變 以形成該穿隧氧化物的一經改變 經改變说i . 笑迎表面（altered near 在該穿隨氧化物的該經改變表 (nanocrystal) ° 面上沉積奈米 晶體
    項所述…，更包括在該基板 穿隧氧化 4.如申請專利範圍第3項所述之方法，其中該 物層係沉積成厚度為約1 nm〜約1 〇 nm。 5.如申睛專利範圍第4項所述之方法，盆φ 农再中該經改變近 表面之厚度為約〇.2 ηηι〜約2 nm。 30 200931527 6·如申請專利範圍第5項所述之方法，其中該㈣㈣ 表面的厚度為約丨nm。 7· *申請專利範圍第5項所述之方法，其中該將該穿隧 氧化物層暴露於該電漿之步驟包括將一脈衝式射頻場施 加到一電漿氣體，並同時保持離子能量小於約Η eV。 8. "請專利範圍第7項所述之方法’其中該電蒙氣體 係選自由氬氣、氦氣、氖氣、氙氣、氧氣、氮氣、氨氣、 一氧化氮、氧化亞氮、三氟化氮、氧氣、甲院、二氧化 碳、含碳氣體、及其組合所組成的群組。 9. 如申請專利範圍第7項所述之方法，更包括在該沉積 該些奈米晶體之步驟和該沉積該封裝介電材料之步驟的 至少其中一者之前’對該基板進行退火。 ❹ 10. 如申請專利範圍第7項所述之方法，其中離子能量係 小於約5 eV。 11·如申請專利範圍第5項所述之方法，其中該穿随氧化 物包含二氧化矽。 其中該些奈米 銥、釕、鈷、 12.如申請專利範圍第u項所述之方法， 晶體包含下列至少一者：矽、鉑、鈀、錄 31 200931527 鎢、鈕、鉬以及铑。 13. —種製造一非揮發性（non_v〇latile )記憶體元件的 方法，包括： 在一基板上沉積一穿隨氧化物層； 藉由將一脈衝式射頻場施加至一電漿氣體，並同時 將離子能量保持小於約5 eV，而將該穿隧氣化物層暴露
    ❹ 於一電漿，其中該電漿改變該氧化物的形態，以形成該 穿隧氧化物的一經改變表面以及一經改變近表面· 在該穿隧氧化物的該經改變表面上沉積矽奈米晶體 和金屬奈米晶體的至少其中一者； 在該基板上沉積一封裝介電材料； 在該基板上沉積一控制閘極材料；以及 在該沉積該些奈米晶體之步驟以及該沉積該封裝介 電材料之步驟的至少其中一者之前，對該基板進行退火。 Η·如申請專利範圍第13項所述之方法，其中該穿随氧 化物層係沉積成厚度為約j nm〜約1〇nm。 15.如申請專利範圍帛14項所述之方法，其中該經改變 近表面的厚度為約0.2 nrn〜約2 nm。 &如申請專利範圍第15項所述之方法，其中該經改變 近表面的厚度為約1 ηηι。 · 32 ❹ 200931527 17. 如申請專利範圍第13項所述之方法，其中該 體係選自由氬氣、氦氣 '氖氣、氙氣、氡氣、氮 氣、—氧化氮、氧化亞氮、三氣化氮、氟氣、甲 氧化碳、含碳氣體、及其組合所組成的群組。 18. 如申請專利範圍第13項所述之方法，其中該 化物包含二氧化矽。 ❺ 19. 如申請專利範圍第18項所述之方法，其中該 晶體包含下列至少-者：矽、銘、鈀、錄、銥二 鎢、鈕、鉬以及铑。 •種非揮發性記憶體元件，包括： 一基板； 穿隧氧化物層，沉積在該基板上且厚方 、‘’、、nm其中該穿隨氧化物層的一近表^ 又為为0.2 nm〜2.0 nm的一經電漿處理j 物； 矽奈米晶體和金屬奈米晶體之至少其中一者 在該近表面區域上； 封裝〃電材料’設置在該些⑦奈米晶體和 屬奈米晶體之至少其中一者上方；以及 控制閘極材料，設置在該封裝介電材料上 電裴氣 4、氨 境、_ 穿隧氧 些奈米 ’ '鈷、 約1 η 1 nm 域包括 隨氣化 ’設置 該些金 方0 33 200931527 其中該些金屬 '銥' # '始' 2 1.如申請專利範圍第20項所述之元件， 奈米晶體包含下列至少一者：鉑、鈀、鎳 鶴、组、翻以及姥。
    34
TW097138218A 2007-10-03 2008-10-03 Plasma surface treatment for Si and metal nanocrystal nucleation TW200931527A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/866,625 US7846793B2 (en) 2007-10-03 2007-10-03 Plasma surface treatment for SI and metal nanocrystal nucleation

Publications (1)

Publication Number Publication Date
TW200931527A true TW200931527A (en) 2009-07-16

Family

ID=40522513

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097138218A TW200931527A (en) 2007-10-03 2008-10-03 Plasma surface treatment for Si and metal nanocrystal nucleation

Country Status (5)

Country Link
US (1) US7846793B2 (zh)
JP (1) JP2009147299A (zh)
KR (1) KR101043530B1 (zh)
CN (1) CN101414557A (zh)
TW (1) TW200931527A (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7989290B2 (en) * 2005-08-04 2011-08-02 Micron Technology, Inc. Methods for forming rhodium-based charge traps and apparatus including rhodium-based charge traps
US8703625B2 (en) 2010-02-04 2014-04-22 Air Products And Chemicals, Inc. Methods to prepare silicon-containing films
US8288811B2 (en) * 2010-03-22 2012-10-16 Micron Technology, Inc. Fortification of charge-storing material in high-K dielectric environments and resulting apparatuses
JP2011243620A (ja) * 2010-05-14 2011-12-01 Tokyo Electron Ltd 成膜方法および成膜装置
TWI549163B (zh) * 2011-09-20 2016-09-11 應用材料股份有限公司 減少摻質擴散之表面穩定化製程
US8980711B2 (en) * 2012-02-28 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device structure and method
IN2014MN02105A (zh) 2012-04-20 2015-09-11 Annji Pharm Co Ltd
CN103413788B (zh) * 2013-08-29 2016-03-09 厦门大学 非平面金属纳米晶多位存储器件的制备方法
JP2014064039A (ja) * 2013-12-25 2014-04-10 Tokyo Electron Ltd 成膜方法および成膜装置
US10825681B2 (en) * 2016-08-13 2020-11-03 Applied Materials, Inc. 3D CTF integration using hybrid charge trap layer of sin and self aligned SiGe nanodot
CN106920755A (zh) * 2017-02-14 2017-07-04 复旦大学 一种高密度镍纳米颗粒的制备方法及其应用
JP6817883B2 (ja) * 2017-04-25 2021-01-20 東京エレクトロン株式会社 成膜方法
SG11202007853RA (en) * 2018-03-01 2020-09-29 Applied Materials Inc Systems and methods of formation of a metal hardmask in device fabrication
JP7458296B2 (ja) * 2020-10-28 2024-03-29 大陽日酸株式会社 ハロゲンアミノジシラン化合物、シリコン含有薄膜形成用組成物およびシリコン含有薄膜

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714766A (en) * 1995-09-29 1998-02-03 International Business Machines Corporation Nano-structure memory device
US6518617B1 (en) * 1996-12-31 2003-02-11 Sony Corporation Nonvolatile semiconductor memory device
JP3727449B2 (ja) * 1997-09-30 2005-12-14 シャープ株式会社 半導体ナノ結晶の製造方法
US6548825B1 (en) * 1999-06-04 2003-04-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device including barrier layer having dispersed particles
US6984842B1 (en) * 1999-10-25 2006-01-10 The Board Of Trustees Of The University Of Illinois Silicon nanoparticle field effect transistor and transistor memory device
US6344403B1 (en) 2000-06-16 2002-02-05 Motorola, Inc. Memory device and method for manufacture
EP1170799A3 (de) * 2000-07-04 2009-04-01 Infineon Technologies AG Elektronisches Bauelement und Verfahren zum Herstellen eines elektronischen Bauelements
US6400610B1 (en) * 2000-07-05 2002-06-04 Motorola, Inc. Memory device including isolated storage elements that utilize hole conduction and method therefor
JP2002222880A (ja) * 2001-01-29 2002-08-09 Asahi Glass Co Ltd 電荷保持層形成用塗布液および不揮発性半導体記憶装置
JP5016164B2 (ja) * 2001-02-22 2012-09-05 シャープ株式会社 メモリ膜およびその製造方法、並びにメモリ素子、半導体記憶装置、半導体集積回路および携帯電子機器
US6531731B2 (en) * 2001-06-15 2003-03-11 Motorola, Inc. Integration of two memory types on the same integrated circuit
US6656792B2 (en) 2001-10-19 2003-12-02 Chartered Semiconductor Manufacturing Ltd Nanocrystal flash memory device and manufacturing method therefor
US6660659B1 (en) 2002-06-12 2003-12-09 Applied Materials, Inc. Plasma method and apparatus for processing a substrate
KR101044366B1 (ko) * 2002-06-12 2011-06-29 어플라이드 머티어리얼스, 인코포레이티드 기판을 처리하기 위한 플라즈마 방법 및 장치
US7259984B2 (en) * 2002-11-26 2007-08-21 Cornell Research Foundation, Inc. Multibit metal nanocrystal memories and fabrication
US7179754B2 (en) * 2003-05-28 2007-02-20 Applied Materials, Inc. Method and apparatus for plasma nitridation of gate dielectrics using amplitude modulated radio-frequency energy
US7183143B2 (en) * 2003-10-27 2007-02-27 Macronix International Co., Ltd. Method for forming nitrided tunnel oxide layer
US20050095786A1 (en) * 2003-11-03 2005-05-05 Ting-Chang Chang Non-volatile memory and method of manufacturing floating gate
JP4214250B2 (ja) * 2004-02-20 2009-01-28 農工大ティー・エル・オー株式会社 シリコンナノ結晶構造体の作製方法及び作製装置
US20050258470A1 (en) * 2004-05-20 2005-11-24 Bohumil Lojek Gate stack of nanocrystal memory and method for forming same
US7091130B1 (en) * 2004-06-25 2006-08-15 Freescale Semiconductor, Inc. Method of forming a nanocluster charge storage device
KR100539213B1 (ko) * 2004-07-10 2005-12-27 삼성전자주식회사 복합 유전막 형성 방법 및 이를 이용하는 반도체 장치의제조 방법
US7265036B2 (en) 2004-07-23 2007-09-04 Applied Materials, Inc. Deposition of nano-crystal silicon using a single wafer chamber
US7955646B2 (en) * 2004-08-09 2011-06-07 Applied Materials, Inc. Elimination of flow and pressure gradients in low utilization processes
KR100615093B1 (ko) * 2004-08-24 2006-08-22 삼성전자주식회사 나노크리스탈을 갖는 비휘발성 메모리 소자의 제조방법
JP2006114613A (ja) * 2004-10-13 2006-04-27 Canon Anelva Corp 選択場所にエピタキシャル膜を成長させる装置および方法
US7202164B2 (en) * 2004-11-19 2007-04-10 Chartered Semiconductor Manufacturing Ltd. Method of forming ultra thin silicon oxynitride for gate dielectric applications
US20060110883A1 (en) * 2004-11-23 2006-05-25 Intel Corporation Method for forming a memory device
US7170128B2 (en) * 2004-12-02 2007-01-30 Atmel Corporation Multi-bit nanocrystal memory
US7355238B2 (en) * 2004-12-06 2008-04-08 Asahi Glass Company, Limited Nonvolatile semiconductor memory device having nanoparticles for charge retention
US7361567B2 (en) * 2005-01-26 2008-04-22 Freescale Semiconductor, Inc. Non-volatile nanocrystal memory and method therefor
US7141514B2 (en) * 2005-02-02 2006-11-28 Applied Materials, Inc. Selective plasma re-oxidation process using pulsed RF source power
US7612403B2 (en) * 2005-05-17 2009-11-03 Micron Technology, Inc. Low power non-volatile memory and gate stack
KR100678477B1 (ko) * 2005-06-15 2007-02-02 삼성전자주식회사 나노크리스탈 비 휘발성 메모리소자 및 그 제조방법
US7262991B2 (en) * 2005-06-30 2007-08-28 Intel Corporation Nanotube- and nanocrystal-based non-volatile memory
US7550381B2 (en) 2005-07-18 2009-06-23 Applied Materials, Inc. Contact clean by remote plasma and repair of silicide surface
KR20070025519A (ko) * 2005-09-02 2007-03-08 삼성전자주식회사 나노닷 메모리 및 그 제조 방법
JP4876520B2 (ja) * 2005-10-07 2012-02-15 ソニー株式会社 不揮発性半導体メモリ及びその製造方法
US20070085130A1 (en) * 2005-10-19 2007-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Tungsten-containing nanocrystal, an array thereof, a memory comprising such an array, and methods of making and operating the foregoing
US7727828B2 (en) * 2005-10-20 2010-06-01 Applied Materials, Inc. Method for fabricating a gate dielectric of a field effect transistor
KR100695820B1 (ko) * 2006-02-01 2007-03-20 삼성전자주식회사 비휘발성 반도체 장치 및 그 제조 방법
KR101194839B1 (ko) * 2006-02-28 2012-10-25 삼성전자주식회사 나노결정을 포함하는 메모리 소자 및 그 제조 방법
US20070209930A1 (en) * 2006-03-09 2007-09-13 Applied Materials, Inc. Apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7678710B2 (en) * 2006-03-09 2010-03-16 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7837838B2 (en) * 2006-03-09 2010-11-23 Applied Materials, Inc. Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus
US7645710B2 (en) * 2006-03-09 2010-01-12 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
TWI299548B (en) * 2006-04-19 2008-08-01 Promos Technologies Inc Fabrication method of non-volatile memory

Also Published As

Publication number Publication date
KR20090034770A (ko) 2009-04-08
US20090090952A1 (en) 2009-04-09
JP2009147299A (ja) 2009-07-02
CN101414557A (zh) 2009-04-22
KR101043530B1 (ko) 2011-06-23
US7846793B2 (en) 2010-12-07

Similar Documents

Publication Publication Date Title
TW200931527A (en) Plasma surface treatment for Si and metal nanocrystal nucleation
JP6727359B2 (ja) シームレスのコバルト間隙充填を可能にする方法
TWI230434B (en) A method for making a semiconductor device having a high-k gate dielectric
US9478460B2 (en) Cobalt selectivity improvement in selective cobalt process sequence
US10892161B2 (en) Enhanced selective deposition process
CN108573866A (zh) 氧化膜去除方法和装置以及接触部形成方法和系统
TW201025513A (en) Non-volatile memory having silicon nitride charge trap layer
TW200818278A (en) Fluorine plasma treatment of high-k gate stack for defect passivation
TW200910452A (en) Methods for depositing a high-k dielectric material using chemical vapor deposition process
TW201140720A (en) Silicon nitride passivation layer for covering high aspect ratio features
KR20150005533A (ko) 반도체 장치의 제조 방법, 반도체 장치, 반도체 제조 장치
TW200830474A (en) Growth of metallic nanodots using specific precursors
US20200090991A1 (en) Method Of Forming Via With Embedded Barrier
CN103930992B (zh) 间层多晶硅电介质帽和形成该间层多晶硅电介质帽的方法
TWI343606B (en) A metal oxide semiconductor device and a method of forming a gate stack containing a gate dielectric layer having reduced metal content
WO2004107451A1 (ja) Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法
US20150179743A1 (en) Graphene as a Ge Surface Passivation Layer to Control Metal-Semiconductor Junction Resistivity
TW201003855A (en) Method for manufacturing a mos semiconductor memory device, and plasma cvd device
KR100504269B1 (ko) ＷＮｘ 증착을 위한 개선된 ＰＥＣＶＤ 및 ＣＶＤ 공정
US10366879B2 (en) Dry and wet etch resistance for atomic layer deposited TiO2 for SIT spacer application
TWI858076B (zh) 含重氫之膜
TWI777717B (zh) 用於改良膜的有效氧化物厚度之氫化與氮化製程
TW560070B (en) Method of forming metal silicide and apparatus of forming metal layer thereof