CN101414557A - 用于Si和金属纳米晶体成核的等离子体表面处理 - Google Patents

用于Si和金属纳米晶体成核的等离子体表面处理 Download PDF

Info

Publication number
CN101414557A
CN101414557A CNA2008101682356A CN200810168235A CN101414557A CN 101414557 A CN101414557 A CN 101414557A CN A2008101682356 A CNA2008101682356 A CN A2008101682356A CN 200810168235 A CN200810168235 A CN 200810168235A CN 101414557 A CN101414557 A CN 101414557A
Authority
CN
China
Prior art keywords
tunnel oxide
plasma
substrate
deposition
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101682356A
Other languages
English (en)
Inventor
菲利普·艾伦·克劳斯
克里斯托弗·肖恩·奥尔森
肖恩·迈克尔·索特
李明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN101414557A publication Critical patent/CN101414557A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了用于Si和金属纳米晶体成核的等离子体表面处理。本发明提供了诸如非易失性存储器件的一种器件及用于在集成处理工具中形成该器件的方法。该方法包括在衬底上沉积隧道氧化物层，将该隧道氧化物层暴露于等离子体，以便该等离子体改变该隧道氧化物的表面和近表面的形态以形成改性近表面。随后在该隧道氧化物的该改性表面上沉积纳米晶体。

Description

用于Si和金属纳米晶体成核的等离子体表面处理
技术领域
本发明的实施例一般涉及半导体器件、用于形成半导体器件的方法、以及用作非易失性存储器的半导体器件。
背景技术
闪存已经被广泛用于诸如移动电话、个人数字助理(PDA)、数码相机、MP3播放器、USB器件等的大范围电子应用的非易失性存储器。由于闪存被常将用作用于存储大量信息的便携记录器件，因此非常希望减小的功率消耗和元件尺寸，以及增加的操作速度。
闪存器件通常包括用于存储电荷的在隧道氧化物上的浮栅电极和用于容纳电荷的相当厚的电介质氧化物围绕(oxide surrounding)。为了减小氧化物围绕的所需厚度，已经建议用纳米晶体取代位于隧道氧化物上的浮栅电极。然而，仍然存在对于用于获得在隧道氧化物上更加有效且均匀地沉积纳米晶体的方法的需求。
发明内容
本发明提供了一种用于在集成处理工具中形成器件的装置和方法。在一个实施例中，方法包括在衬底上沉积隧道氧化物层，将该隧道氧化物层暴露于等离子体，以便该等离子体改变该隧道氧化物的表面和近表面的形态以形成改性表面，以及在该隧道氧化物的该改性表面上沉积纳米晶体。随后可以沉积封装电介质材料，然后在该衬底上沉积控制栅极材料。相似地，如果将要形成多层纳米晶体，可以在沉积下一层纳米晶体之前处理该封装电介质的底部。可以将隧道氧化物层沉积成厚度在大约2nm与大约10nm之间，同时等离子体改性近表面可以具有在大约0.5nm与大约2nm之间的厚度。可以通过将射频(RF)场施加到等离子体气体并同时保持小于大约30eV的等离子体离子能量将隧道氧化物层暴露于等离子体，来形成等离子体改性近表面。在一个实施例中，等离子体离子能量可以是大约5eV到大约15eV。在一个实施例中，等离子体改性近表面具有大约1nm的厚度。
在另一个实施例中，一种制备非易失性存储器件的方法包括在衬底上沉积隧道氧化物层，通过将RF场施加到等离子体气体并同时保持小于大约30eV的离子能量将该隧道氧化物层暴露于等离子体，以便该等离子体改变该隧道氧化物的表面和近表面的形态。该方法还包括在该隧道氧化物的该改性表面上沉积硅纳米晶体、硅锗纳米晶体、和金属纳米晶体中的至少一种，在该衬底上沉积封装电介质材料，在该衬底上沉积控制栅极材料，以及在沉积纳米晶体和沉积封装电介质材料中的至少一个步骤之前对衬底进行退火。
在另一个实施例中，提供了一种非易失性存储器件。该器件包括衬底，沉积在该衬底上的具有在大约2nm与大约10nm之间的厚度的隧道氧化物层，在其中该隧道氧化物层的近表面区域包括具有在大约0.5nm与大约2.0nm之间的厚度的等离子体处理隧道氧化物，沉积在该近表面区域上的硅纳米晶体、硅锗纳米晶体、和金属纳米晶体中的至少一种，沉积在硅纳米晶体和金属纳米晶体中的至少一种之上的封装电介质材料，以及沉积在该封装电介质材料之上的控制栅极材料。
附图说明
为了可以详细地理解本发明的上述特征，参照附图中示出的某些实施例给出对上面概述的本发明的更加详细的描述。然而，需要注意的是，附图仅示出本发明的典型实施例，由于本发明可能允许其它等效实施例，因此不能认为附图限制了本发明的范围。
图1示出根据本发明的一个实施例的闪存单元的片段的二维框图；
图2示出可以用于实施本发明的一个实施例的示例性集成半导体衬底处理系统的示意平面图；
图3示出可以用于实施本发明一个实施例的示例性等离子体室的示意平面图；
图4示出图3的等离子体室的另一个示意平面图；
图5示出根据本发明的一个实施例的沉积处理的工艺流程图；
图6A-6E示出根据本发明的一个实施例的衬底结构的示意横截面图。
具体实施方式
本发明提供了诸如用于非易失性存储器器件的一种器件和用于在集成处理工具中形成该器件的方法。该方法包括在衬底上沉积隧道氧化物层，将该隧道氧化物层暴露于等离子体，以便该等离子体改变该隧道氧化物的表面和近表面的形态以形成等离子体改性近表面。随后在该隧道氧化物的改性表面上沉积纳米晶体。
图1示出根据本发明的一个实施例的闪存单元100的片段的二维框图。单元100可以包括在其上可以布置隧道氧化物层103的衬底101。隧道氧化物层103可以包括等离子体处理近表面区域105。可以在等离子体处理近表面区域105上布置硅基、硅锗基、或金属基纳米晶体107。可以由封装电介质层109封装纳米晶体107。可以在封装电介质层109之上布置控制栅极111。
图2示出可以将其配置成实施本发明的一个实施例的示例性集成半导体衬底处理系统200的示意平面图。集成系统200的实例给出可从加利福尼亚州Santa Clara市的应用材料有限公司(Applied Materials，Inc.)获得的CENTURA
Figure A200810168235D0007152430QIETU
集成工具的修改。预计在诸如PRODUCER
Figure A200810168235D0007152430QIETU
和ENDURA
Figure A200810168235D0007152430QIETU
集成工具或可从其它制造商获得的工具的具有耦合到其上的必需处理室的其它工具中实施这里描述的方法。
处理系统200包括真空密封处理平台201、工厂界面(factory interface)204、和系统控制器202。平台201包括耦合到真空衬底传递室203的多个处理室214A-D和加载互锁室206A-B。由加载互锁室206A-B将工厂界面204耦合到传递室203。
在某些实施例中，工厂界面204包括至少一个坞站207和用于辅助传递衬底的至少一个工厂界面机械手138。将坞站207配置成容纳一个或几个前开口晶片盒(FOUP)。在图2的实施例中示出四个FOUP205A-D。将工厂界面机械手138配置成将衬底从工厂界面204传递到用于通过加载互锁室206A-B处理的处理平台201。
加载互锁室206A-B的每一个具有耦合到工厂界面204的第一端口和耦合到传递室203的第二端口。将加载互锁室206A-B耦合到压力控制系统(未示出)，该压力控制系统将室206A-B抽空和排气，以便辅助在传递室203的真空环境与工厂界面204的基本周围的(例如大气)环境之间传递衬底。
传递室203具有布置在其中的真空机械手213。真空机械手213能够在加载互锁室206A-B与处理室214A-D之间传递衬底221。在某些实施例中，传递室203可以包括在其中构建的冷却站，用于在系统200中传递衬底221时辅助冷却衬底221。
在某些实施例中，耦合到传递室203的处理室214A-D可以包括化学气相沉积(CVD)室214A-B、等离子体室214C(诸如去耦等离子体氮化(DPN)室)、和快速热处理(RTP)室214D。CVD室214A-B可以包括不同类型的CVD室，诸如热化学气相沉积(热CVD)处理、低压化学气相沉积(LPCVD)、金属-有机物化学气相沉积(MOCVD)、等离子体增强化学气相沉积(PECVD)、亚常压化学气相沉积(SACVD)等等。可选地，根据处理需求，可以将不同处理室，至少包括一个原子层沉积(ALD)、CVD、物理气相沉积(PVD)、DPN或RTP室，可互换地整合到系统200中。除了其它制造商，可从应用材料(Applied Materials)有限公司获得适合的ALD、CVD、PVD、DPN、RTP、和MOCVD处理室。
在某些实施例中，可以将可选服务室(如216A-B所示)耦合到传递室203。可以将服务室216A-B配置成执行诸如除气、定向、预清洁处理、冷却等等的其它衬底处理。
将系统控制器202耦合到系统200。系统控制器202使用对系统200的处理室214A-D的直接控制，或可选地，通过控制与处理室214A-D和系统200相关联的计算机(或控制器)，来控制系统200的运行。系统控制器202可以包括CPU 230、存储器件236、和辅助电路232。运行时，控制器202能够实现来自各个室和系统200的数据采集和反馈，以便增强系统200的性能。
图3和4示出根据本发明的实施例的诸如DPN室的等离子体室300。等离子体室300包括室312、衬底托架314、RF线圈316、和电极板318。通过室312的主体将电极板318连接到地线320。通过将电极板318接地，消除了在RF线圈316和室312的内部体积324的等离子体322之间的电容耦合。电容耦合的消除降低了等离子体322的电位而不明显改变等离子体322的诸如离子密度和电子密度的其它性能。没有消除来自RF线圈316的电感耦合，并且该耦合产生并维持等离子体322。
具体地参照图3，等离子体室300还包括下传递室326和传递机构328。室312被放置在传递室326的顶部。传递室326的内部体积330被放置成通过室312的基座中的环形开口332与室312的内部体积324相通。衬底托架314固定在传递机构328的顶部，传递机构328能够被用于提升或降低衬底托架314。
在使用中，操作传递机构328以使衬底托架314降低到传递室326的内部体积330中。随后，通过在传递室326的侧壁中的狭缝阀门开口，将放置在附接到机械手臂的叶片上的衬底传递到内部体积330中。随后，操作传递机构328提升衬底托架314，从而该衬底托架314接触衬底的下表面同时将衬底提升离开叶片。随后从传递室326移出叶片，然后再次操作传递机构328，以将衬底托架314提升到开口332中。随后，定位在衬底托架314上的衬底具有暴露于室312的内部体积324的上表面。
室312主要包括导电主体336和电介质石英上侧壁338。导电主体336形成室312的下面部分，而上侧壁338形成室312的上面部分。导电主体336和上侧壁338共同限定内部体积324。
四个气体喷嘴孔340贯穿导电主体336形成进入内部体积324。气体喷嘴孔340放置在衬底托架314周围的90度间隔上。导电主体336还限定在其一侧上的真空抽气沟道342。气体喷嘴舱340通过阀门连接到气体歧管，并且真空抽气沟道342连接到泵。当运行该泵时，通过真空抽气沟道342将气体从内部体积324中抽出，以便降低内部体积324中的压力。能够操作阀以允许气体从歧管通过阀门和气体喷嘴孔340进入内部体积324中。
更具体地参照图4，上侧壁338具有圆顶形状，而电极板318具有符合上侧壁338的外表面的圆顶形状。可以将电极板318直接放置在上侧壁338上。电极板318限定在电极板318中心之上的环形开口344。上侧壁338和电极板318是关于垂直轴346对称的。
线圈316绕垂直轴346和开口344盘旋。线圈316放置在电极板318上并且符合电极板318的圆顶形状。线圈316的一个末端连接到RF源350，并且将线圈316的相反末端连接到地线352。
图5示出根据本发明的某些实施例的沉积工艺500的工艺流程图。还预计可以在包括来自其它制造商的那些的其它工具中执行工艺500。图6A-6E示出根据本发明的某些实施例的衬底结构的示意横截面图。
通过将衬底601提供给诸如上述的集成到系统200中的处理室214A的处理室，方法500在步骤502处开始。衬底601是指在其上执行薄膜处理的任何衬底或材料表面。例如，衬底601可以是诸如晶体硅(例如，Si<100>或Si<111>)、氧化硅、应变硅、硅锗、掺杂或未掺杂多晶硅、掺杂或未掺杂硅、和图案化或未被图案化的晶片、绝缘体硅(SOI)、碳掺杂氧化物、氮化硅、锗、砷化镓、玻璃、蓝宝石或其它适合的工件的材料。衬底601可以具有各种尺寸，诸如200mm直径、300mm直径、或450mm直径，以及，矩形或正方形面板。除非另外指出，在200mm直径、300mm直径、或450mm直径的衬底上执行这里描述的实施例和实例。
在步骤504，在衬底601上形成隧道氧化物层603。可以利用任何适合的工艺来形成隧道氧化物层603。在某些实施例中，隧道氧化物层603包含可以使用诸如可从位于加利福尼亚州Santa Clara市的应用材料(Applied Materials)公司获得的XE、XE Plus、或RADIANCETM RTP室的减压RTP室生长的SiO2。可以通过快速热氧化形成该SiO2薄膜，快速热氧化是室使用灯来快速加热和烘干衬底表面以在存在氧气的条件下形成氧化层的氧化工艺。使用在存在O2、O2+N2、O2+Ar、N2O、或N2O+N2气体混合物的条件下的干法工艺快速热氧化，来执行硅衬底(或晶片)的快速热氧化。该气体或气体混合物可能具有大约1slm—大约5slm的总流速。可选地，可以使用在存在具有例如大约1slm—大约5slm的总流速及1—13％的H2的O2+H2、O2+H2+N2、或N2O+H2的条件下的诸如原位水汽生成(ISSG)的湿法处理，来执行硅衬底的快速热氧化。在某些实施例中，可以在大约750摄氏度—大约1000摄氏度的处理温度和大约0.5Torr—大约50Torr的处理压力下，将用于形成SiO2电介质薄膜的快速热氧化处理执行大约5秒—大约90秒，这导致具有在大约25nm与大约10nm之间的厚度的SiO2电介质薄膜。在一个实施例中，该厚度可能是从大约4nm到大约8nm。
在某些实施例中，可以通过在沉积工艺期间将衬底暴露于至少一种沉积气体，来在衬底601上沉积隧道氧化物层。在某些实施例中，该沉积工艺可以是具有可能包含硅前体和氧前体或既包含硅源又包含氧源的前体的沉积气体的CVD处理。可选地，该沉积工艺可以是至少具有两种沉积气体的ALD处理，这样，将衬底相继暴露于硅前体和氧前体。在某些实施例中，在步骤504，诸如在常规CVD工艺期间，诸如在ALD处理期间，可以将氧前体和硅前体同时地或者顺序地引入到处理室中或暴露于衬底601，
用于在步骤504期间形成氧化硅材料的适合氧前体的实例包括原子氧(O)、氧气(O2)、臭氧(O3)、水(H2O)、过氧化氢(H2O2)、有机过氧化物、酒精、一氧化二氮(N2O)、氧化一氮(NO)、二氧化氮(NO2)、五氧化二氮(N2O5)、它们的等离子体、它们的游离基、它们的衍生物、或它们的组合。在某些实施例中，可以通过将臭氧和水结合以便形成强氧化剂，来形成氧前体。氧前体一般包含具有强氧化能力的氢氧基(OH)。臭氧浓度可以相对水浓度改变。在一个实施例中，臭氧与水的摩尔比可以在从大约0.01到大约30之间的范围内。在另一个实施例中，该摩尔比可能是从大约0.03到大约3。在另一个实施例中，该摩尔比可能是从大约0.1到大约1。
用于在步骤504期间形成氧化硅材料的适合硅前体的实例包括硅烷、烷基硅烷、卤素硅烷、烷氧基硅烷、氨基硅烷、氨基乙硅烷、叠氮硅烷(silylazides)、硅烷肼(silylhydrazines)、或它们的衍生物。硅前体的某些特定实例包括硅烷(SiH4)、乙硅烷(Si2H6)、丙硅烷(Si3H8)、甲基硅烷(CH3SiH3)、二叔丁基氨基硅烷(BTBAS或(tBu(H)N)2SiH2)、四乙氧基硅烷((EtO)4Si或TEOS)、六氯乙硅烷((HCD或Si2Cl6)、四氯硅烷(SiCl4)、二氯硅烷(H2SiCl2)、1，2-二乙基-四(二乙氨基)乙硅烷((CH2CH3((CH3CH2)2N)2Si)2)、1，2-二氯-四(二乙氨基)乙硅烷((Cl((CH3CH2)2N)2Si)2)、六(N-吡咯烷)乙硅烷(((C4H9N)3)Si)2)、1，1，2，2-四氯-二(二(三甲基硅基)氨基)乙硅烷((Cl2((CH3)3Si)2N)Si)2)、1，1，2，2-四氯-二(二异丙基氨基)乙硅烷((Cl2((C3H7)2N)Si)2)、1，2-二甲基四(二乙氨基)乙硅烷((CH3(CH3CH2N)2Si)2)、三(二甲氨基)叠氮硅烷(((CH3)2N)3SiN3)、三(甲氨基)叠氮硅烷(((CH3)(H)N)3SiN3)、2，2-二甲肼-二甲基硅烷((CH3)2(H)Si)(H)NN(CH3)2)、三硅烷胺((SiH3)3N或TSA)、和六(乙氨基)乙硅烷(((EtHN)3Si)2)、它们的游离基、它们的等离子体、它们的衍生物、或它们的组合。
在某些实施例中，烷氧基硅烷化合物被用作用于在步骤504期间形成氧化硅材料的硅前体。烷氧基硅烷可以具有化学式(RO)nSiR’(4-n)，其中n＝1、2、3、或4，每个R可能单独是甲基、乙基、丙基、丁基、或其它烷基，而每个R’可能单独是氢、卤基、甲基、乙基、丙基、丁基、或其它烷基。可能被用作硅前体的烷氧基硅烷化合物的实例包括四乙氧基硅烷((EtO)4Si或TEOS)、四甲氧基硅烷((MeO)4Si)、四丙氧基硅烷((PrO)4Si)、四异丙氧基硅烷((iPrO)4Si)、四丁氧基硅烷((BuO)4Si)、三乙氧基硅烷((EtO)3SiH)、二乙氧基硅烷((EtO)2SiH)、二乙氧基二甲基硅烷((EtO)2SiMe2)、二乙氧基二乙基硅烷((EtO)2SiEt2)、二甲氧基二乙氧基硅烷((MeO)2Si(OEt)2)、它们的衍生物、或它们的组合。在另一个实施例中，烷氧基硅烷化合物(例如，TEOS)可以被用作用于在步骤504期间形成氧化硅材料的硅和氧的源，取代分别的硅前体和氧前体。
由于硅前体和氧前体可以在处理室中混合时，因此在衬底表面上形成诸如氧化硅材料的含硅材料。在某些实施例中，可以以在从大约1nm/分钟到大约50nm/分钟的范围内的流率和在从大约1nm到大约10nm的范围内的厚度沉积氧化硅材料。在一个实施例中，该厚度可能是从大约4nm到大约8nm。氧化硅材料可能具有诸如SixOy的化学式，其中氧：硅的原子比大约为2或更小，例如，SiO2。
在步骤504期间可以提供载气以控制氧前体和硅前体的分压。单晶片处理室的总内压可能是在从大约100mTorr到大约740Torr范围内的压力。在一个实施例中，该压力可能是从大约250mTorr到大约100Torr。在另一个实施例中，该压力可能是从大约500mTorr到大约50Torr。在一个实施例中，将处理室的内压维持在大约10Torr或更小的压力。在另一个实施例中，该压力可能是大约5Torr或更小。在另一个实施例中，该压力可能是大约1Torr或更小。在某些实施例中，对于批量处理系统，可能提供用于将氮前体或硅前体的分压控制在从大约100mTorr到大约1Torr范围内的载气。适合的载气的示例包括氮气、氢气、氩气、氦气、合成气体、或它们的组合。
在步骤506中，隧道氧化物层603可能具有由用于形成等离子体处理近表面区域605的等离子体处理工艺改变的表面。可以在诸如可从位于加利福尼亚州Santa Clara市的应用材料(Applied Materials)有限公司获得的CENTURATMDPN室的等离子体室中执行步骤506。该等离子体处理工艺将隧道氧化物层603暴露于等离子体并改变该隧道氧化物层603的顶部层的化学和/或物理形态，导致用于在近表面区域605上硅或金属纳米晶体形成的表面成核位置的优化。
参照图3和4，可以通过首先将内部体积324中的压力减小到预定水平来产生该等离子体。随后将等离子体气体引入到内部体积324中。例如，该等离子体气体可能由诸如氩气(Ar)、氦气(He)、氖气(Ne)、氙气(Xe)、或它们的组合的惰性气体组成。使用惰性气体可能导致隧道氧化物层603的表面的物理形态变化。在另一个实施例中，该等离子体气体可能包括诸如氧气(O2)、氮气(N2)、氨气(NH3)、氧化一氮(NO)、一氧化二氮(N2O)、三氟化氮(NF3)、氟气(F2)、它们的组合、或它们与诸如Ar、He、Ne、或Xe的惰性气体的组合。使用该反应气体可能不仅导致隧道氧化物层603的表面的物理形态变化，而且会导致其化学形态变化。
在引入等离子体气体之后，随后可以运行RF源350，以便向线圈316提供频率为13.56MHz的RF电流。RF线圈316产生由跨过该室的上侧壁的电极板传播的RF场。环形开口允许RF场穿过该室的上侧壁进入内部体积324。随后RF场与内部体积324中的等离子体气体相耦合。RF场开始激发少量的自由电子。随后该自由电子与其它原子碰撞，以便从这些原子释放更多的电子。持续该工艺，直到达到稳态条件，该条件下等离子体322具有稳定数量的自由电子和自由离子、稳定电子稳定、和相对地线的恒定电压。在内部体积324中产生离子的“储存器”，并且等离子体322的电压电位辅助将来自该储存器的离子注入到二氧化硅层。在整个工艺期间，衬底和衬底托架314的电位自由浮动，但是在等离子体322的电压和衬底托架314的电压中存在差异。该差异推动离子的注入。
在没有将电极板318接地的条件下，RF线圈316电容耦合到等离子体322。在RF线圈316和等离子体322之间的这种电容耦合提高等离子体322的电压。相反，通过将电极板318接地，明显减小该电容耦合，同时降低等离子体322的电压。等离子体电位和电子温度被降低，但是离子密度保持在相对高的水平。为了防止隧道氧化物表面的过度改性，以及为了防止例如氮穿过隧道氧化物层并注入到硅衬底，可以将等离子体电位保持在小于10V。电子温度可以是接近或小于2eV。离子密度可以至少是1010cm-3。
该惰性等离子体工艺进行从大约10秒到大约5分钟的时间期限。在一个实施例中，该时间期限可能是从大约30秒到大约4分钟。在另一个实施例中，该时间段可能是从大约1分钟到大约3分钟。此外，以在从大约100瓦到大约3000瓦的范围内的等离子体功率设定执行该该等离子体工艺。在一个实施例中，该功率设定可能是从大约700瓦到大约2500瓦。在另一个实施例中，该功率设定可能是从大约900瓦到大约1800瓦。一般地，可能以大约50％到大约100％的占空比和大约10kHz的脉冲频率来执行等离子体工艺。室可能具有在大约10mTorr与大约80mTorr之间的压力。等离子体气体可能具有在大约10标准毫升每分钟(sccm)与大约1标准升每分钟(slm)之间的流速。在一个实施例中，该流速可能是在大约50sccm和大约750sccm之间。在另一个实施例中，该流速可能是在大约100sccm和大约500sccm之间。
利用在步骤506中的等离子体工艺进行的隧道氧化物层603的表面的转化导致等离子体处理近表面区域605的形成。等离子体处理近表面区域可能具有在大约0.5nm与大约2纳米之间的厚度。在一个实施例中，该厚度大约为1nm。为了获得器件的有益电荷保持存在期同时允许用于纳米晶体形成的表面成核位置的优化，隧道氧化物层603的近表面改性对隧道氧化物层603的隧道效应特征造成最小的影响。作为等离子体工艺的结果的表面成核优化可能至少部分地归因于SiO2隧道氧化物表面的表面能的变化。通常，SiO2具有1.5J/m2的表面能。与之相比，铂具有2.5J/m2的表面能而Ru具有2.3J/m2的表面能，铂和Ru是被考虑用于纳米晶体闪存的普通金属。通过使用这里公开的技术改变SiO2表面的物理和化学形态，可能因此控制金属原子聚合成在SiO2表面上的半球的密度。对于诸如1.1J/m2的金、0.87J/m2的铝、和1.3J/m2的铜的其它金属，由于其表面能小于SiO2，因此它们可能不能聚合在未处理的SiO2上。1.65J/m2的钛和1.55J/m2的钯仅仅刚好在SiO2表面能之上，因此它们可能不能聚合在SiO2的表面上。
在可选步骤508中，可以执行后等离子体改性退火。可以在RTP室300中执行该退火，在RTP室300中使衬底经受在大约500摄氏度与大约1200摄氏度之间的温度。在一个实施例中，该温度可能是在大约900摄氏度与大约1100摄氏度之间。在一个实施例中，可能维持衬底温度小于600摄氏度。该退火可能进行在大约1秒与大约240秒之间的时间期限。在一个实施例中，该时间期限可能是在大约30秒与大约90秒之间。在一个实施例中，可能在大约1000摄氏度执行该退火大约60秒。一般地，RTP退火室气氛至少包含一种退火气体，诸如O2、N2、NH3、N2H4、NO、N2O、或它们的组合。可能将退火室维持在从大约5Torr到大约100Torr的压力。在一个实施例中，该压力可能是大约50Torr。
在步骤510中，在近表面区域605上沉积硅、硅锗、或金属纳米晶体607。在一个实施例中，可能通过PVD工艺、ALD工艺、CVD工艺、电极沉积工艺、化学电镀(ECP)工艺、或它们的组合来形成硅、硅锗、或金属纳米晶体的层。可能将硅、硅锗、或金属层沉积成大约20纳米或更小的厚度。在一个实施例中，该厚度可能是在大约0.3nm与大约5nm之间。在另一实施例中，该厚度可以是在约0.4nm与约3nm之间。在另一个实施例中，该厚度可能是在大约0.5nm与大约2nm之间。硅、硅锗、或金属沉积在近表面区域605上，并且由于硅、硅锗、或金属和近表面区域605的顶部的表面能，硅、硅锗、或金属原子聚合成诸如纳米晶体607的半球。形成的纳米晶体607可能具有在大约0.5nm与大约20nm之间的晶粒直径。在另一个实施例中，该直径可能是在大约0.5nm与大约10nm之间。在另一个实施例中，该直径可能是在大约0.5nm与大约2nm之间。可以分隔纳米晶体607，从而纳米晶体彼此以至少大约0.5nm的距离分开。在一个实施例中，该距离可能至少是1nm。
形成的纳米晶体可能包含硅、硅锗、或诸如铂、钯、镍、铱、钌、钴、钨、钽、钼、铑、它们的合金、或它们的组合的至少一种金属。在一个实施例中，纳米晶体材料包括铂、镍、钌、铂镍合金、或它们的组合。
通常，对于金属纳米晶体沉积，可以以固体金属靶和氩等离子体来实施PVD。可以使用PVD、CVD或ALD，其中将衬底维持在小于大约300摄氏度的温度及在大约1Torr到大约10Torr之间的处理室压力。在一个实施例中，其中需要恒定载气流，在处理室中建立载气流。选择载气以便其还作为用于从处理室去除挥发性反应物和/或副产品的净化气体。除了其它气体，可以使用诸如例如氦气(He)和氩气(Ar)及它们的组合的载气。在处理室中已经建立载气流之后，将含金属前体的脉冲添加到该载气流束。如这里所用的术语脉冲是指注入到处理室中或载气流中的一剂量的材料。含贵金属前体的脉冲持续预定时间间隔。
除了其它物质，含金属前体可能包括，例如，诸如钯、铂、钴、镍、和铑、钌的金属。除了其它物质，适合的含钯前体包括二(烯丙基)钯、二(2-甲基烯丙基)钯、和(环戊二烯基)(烯丙基)钯。除了其它物质，适合的含铂前体包括三甲基(环戊二烯基)铂、三甲基(甲基环戊二烯基)铂、环戊二烯(烯丙基)铂、二甲基(环辛二烯基)铂、甲基(羰基)环戊二烯基铂、三甲基(乙酰丙酮基)钯、和二(乙酰丙酮基)钯。
除了其它物质，适合的含钴前体包括(环戊二烯基)(环已二烯)钴、(环丁二烯基)(环戊二烯基)钴、二(环戊二烯基)钴、二(甲基环戊二烯基)钴、环戊二烯基(1，3-己二烯基)钴、(环戊二烯基)(5-甲基环戊二烯基)钴、和二(乙烯基)(五甲基环戊二烯基)钴。除了其它物质，适合的含镍前体包括二(甲基环戊二烯基)镍。除了其它物质，适合的含铑前体包括二(丙烯基)铑、二(羰基)(环戊二烯基)铑、二(羰基)(甲基环戊二烯基)铑、和二(羰基)(乙基环戊二烯基)铑。
适合的含钌前体包括三(2，2，6，6-四甲基-3，5-七-异二羰酸)钌、二(2，4-二甲基戊二烯基)钌、二羰基戊二烯基钌、乙酰丙酮合钌、(2，4-二甲基戊二烯基)钌(环戊二烯基)、二(2，2，6，6-四甲基-3，5-庚二酮酸)钌(1，5-环辛烷)、(2，4-二甲基戊二烯基)钌(甲基环戊二烯基)、(1，5-环辛烷)钌(环戊二烯基)、(1，5-环辛烷)钌(甲基环戊二烯基)、(1，5-环辛烷)钌(乙基环戊二烯基)、(2，4-二甲基戊二烯基)钌(乙基环戊二烯基)、(2，4-二甲基戊二烯基)钌(异丙基环戊二烯基)、二(N，N-二甲基-1，3-四甲基二亚胺基)钌(1，5-环辛烷)、二(N，N-二甲基-1，3-二甲基二亚胺基)钌(1，5-环辛烷)、二(烯丙基)钌(1，5-环辛烷)、(.eta..sup.6-C.sub.6H.sub.6)钌(1，3-环己二烯)、二(1，1-二甲基-2-氨基乙氧基)钌(1，5-环辛烷)、二(1，1-二甲基-2-氨基乙胺基)钌(1，5-环辛烷)、和它们的组合。
取决于诸如，例如，所用处理室的容量、耦合到其上的真空系统、和/或所用反应物的挥发性/反应性的大量因素，用于含金属前体的脉冲的时间间隔是可变的。例如，大体积处理室可能导致较长时间来稳定诸如例如载体/净化气流和温度的处理条件，需要较长脉冲时间。处理气体的较低流速也可能导致较长时间来稳定处理条件，需要较长脉冲时间。较低的室压意味着从处理室内更加快速地排出处理气体，需要较长脉冲时间。通常，有利地选择处理条件，以便含金属前体的脉冲提供足量的前体使得在衬底上至少吸附含金属纳米晶体的单层。此后，可以利用恒定载气流结合真空系统来从处理室中去除室中残存的过量含贵金属前体。
在一个实施例中，纳米晶体607包括硅半球。在一个实施例中，可以将可从位于加利福尼亚州Santa Clara市的应用材料(Applied Materials)有限公司获得的POLyGEN LPCVD室用于沉积。该室的沉积温度可能是在大约300摄氏度与大约800摄氏度之间。可能将该室的沉积压力设定为在大约10Torr与大约350Torr之间。在一个实施例中，温度可能是在大约500摄氏度与大约700摄氏度之间，而压力可能是在大约30Torr和大约350Torr之间。
硅源(即前体)可能是诸如硅烷(SiH4)的气体，或可选地，可能是诸如乙硅烷(Si2H6)、丙硅烷(Si3H8)、和二叔丁基氨基硅烷(BTBAS或(C8H22N2Si))的其它硅源气体。另外，可能包括包含H2和惰性气体(例如，氮气、氦气、氩气)的载气。在一个实例中，以在大约50sccm到大约150sccm之间的流速将硅烷供给到室中，同时将室中的沉积温度维持在大约440摄氏度与大约490摄氏度之间的稳定温度，并且将沉积压力维持在大约150Torr与大约350Torr之间。在一个实施例中，硅烷的分压可能是在大约0.5Torr到大约3.5Torr之间。
对于乙硅烷，可能以在大约50sccm到大约150sccm之间的流速将该硅前体供给到室中，同时将室中的沉积温度维持在大约425摄氏度与大约475摄氏度之间的稳定温度，并且将沉积压力维持在大约30Torr与大约225Torr之间。乙硅烷的分压可能是在大约0.1Torr到大约3.0Torr之间。对于丙硅烷，以在大约200sccm到大约350sccm之间的流速将该硅前体供给到室中，同时将室中的沉积温度维持在大约400摄氏度与大约450摄氏度之间的稳定温度，并且将沉积压力维持在大约30Torr与大约200Torr之间。乙硅烷的分压可能是在大约0.1Torr到大约2.5Torr之间。
来自基座和布置在室中的衬底的热能致使硅源气体热分解并在近表面区域605上沉积不连续的且无定形的纳米晶体硅薄膜。虽然出于解释的清晰，以简化形式示出图6C，在一个实施例中，纳米晶体硅层可能具有大于大约1x1010晶体/cm2的密度和大约5纳米的平均晶粒直径。在本发明的一个实施例中，在没有诸如等离子体或光子增强的额外能量源的帮助的条件下，仅使用热能来分解硅源气体。
在本发明的一个实施例中，沉积压力、温度、和处理气体流速和浓度被选择为使得在大约0.5nm/分钟和大约1.5nm/分钟之间的范围内的沉积速率沉积纳米晶体硅薄膜。沉积速率可能取决于工艺化学、温度、或压力。例如，基于在大约440摄氏度和大约490摄氏度之间的沉积温度、在大约150Torr和大约350Torr之间的沉积压力、以及大约0.5Torr到大约3.5Torr的分压，可能以大约0.5nm/分钟的沉积速率沉积硅烷。持续地将处理气体混合物供给到室内，直到形成预期厚度的纳米晶体607的薄膜。
在可选步骤512中，可以执行后纳米晶体沉积退火。可以在RTP室300中执行该退火，在RTP室300中使衬底经受在大约500摄氏度与大约1200摄氏度之间的温度。在一个实施例中，该温度可以是在大约900摄氏度与大约1100摄氏度之间。在另一个实施例中，可以在小于600摄氏度的温度下进行该退火。可以执行该退火在大约1秒与大约240秒之间的时间期限。在一个实施例中，该时间期限可能是在大约30秒和大约90秒之间。在一个实施例中，可以在大约1000摄氏度将该退火进行大约60秒。一般地，RTP退火室气氛包含诸如O2、N2、NH3、N2H4、NO、N2O、或它们的组合中的至少一种退火气体。退火室可以维持在从大约5Torr到大约100Torr的压力，例如，在大约50Torr。
在步骤514，沉积封装电介质层609以封装纳米晶体607。可以通过诸如ALD、CVD、PVD、热技术或它们的组合的蒸汽沉积工艺来沉积封装电介质层609。在某些实施例中，封装电介质层609可以是由ALD工艺和装置沉积的高k电介质层。封装电介质层609一般沉积为具有在大约0.5nm与大约30nm之间的范围内的薄膜厚度。在一个实施例中，该厚度可能是在大约1nm与大约20nm之间。在另一个实施例中，该厚度可能是在大约4nm与大约10nm之间。封装电介质层609沉积在衬底表面上，并且可能具有作为均质的、异质的、分级的和/或多个分层层叠或叠层的多种成分。封装电介质层609一般是高k电介质材料，并且可能包括铪、锆、钛、钽、镧、铝、硅、氧和/或氮的化合物。封装电介质层609的成分可能包括诸如铪氧化物(HfOX或HfO2)、铪硅酸盐(HfSiXOy或HfSiO4)、铪硅氧氮化物(HfSixOyNz)、铪氧氮化物(HfOxNy)、铪铝酸盐(HfAlXOy)、铪铝硅酸盐(HfAlXSiyOZ)、铪铝硅氧氮化物(HfAlWSiXOyNZ)、铪镧氧化物(HfLaXOy)的含铪材料，诸如锆氧化物(ZrOX或ZrO2)、锆硅酸盐(ZrSiXOy或ZrSiO4)、锆硅氧氮化物(ZrSiXOyNZ)、锆氧氮化物(ZrOXNy)、锆铝酸盐(ZrAlXOy)、锆铝硅酸盐(ZrAlxSiyOZ)、锆铝硅氧氮化物(ZrAlWSiXOyNZ)、锆镧氧化物(ZrLaXOy)的含锆材料，诸如铝氧化物(Al2O3或AlOX)、铝氧氮化物(AlOXNy)、铝硅酸盐(AlSiXOy)、铝硅氧氮化物(AlSiXOyNZ)、镧铝氧化物(LaAlXOy)、镧氧化物(LaOX或La2O3)、它们的衍生物和它们的组合的其它含铝材料或含镧材料。可用于高k电介质层的其它电介质材料可能包括钛氧化物(TiOX或TiO2)、钛氧氮化物(TiOXNy)、钽氧化物(TaOX或Ta2O5)和钽氧氮化物(TaOXNy)。可用于高k电介质层的电介质材料的叠层薄膜包括HfO2/Al2O3、HfO2/SiO2、La2O3/Al2O3和HfO2/SiO2/Al2O3。
在某些实施例中，在例如处理室300的处理室中以在从大约1Torr到大约100Torr的范围内的压力下执行ALD工艺。在一个实施例中，该压力可能是从大约1Torr到大约20Torr。在另一个实施例中，该压力可能是从大约1Torr到大约10Torr。衬底的温度可以维持在从大约70摄氏度到大约1000摄氏度的范围内。在一个实施例中，该温度可以是从大约100摄氏度到大约650摄氏度。在另一个实施例中，该温度可能是从大约250摄氏度到大约500摄氏度。在某些实施例中，可以以在从大约5sccm到大约200sccm范围内的流率将铪前体引入到处理室中。可以用诸如氮气的载气以在从大约50sccm到大约1000sccm范围内的总流速引入铪前体。取决于沉积的含铪材料的特定处理条件、铪前体、或预期组分，可以以在从大约0.1秒到大约10秒范围内的流率将铪前体脉冲引入到处理室中。在某些实施例中，可以以在从大约1秒到大约5秒范围内的流率将铪前体脉冲引入到处理室中。在一个实施例中，该流率可以是大约3秒。
在某些实施例中，以在从大约0.1秒到大约1秒的范围内的流率将铪前体脉冲引入到处理室中。在一个实施例中，该流率可能是大约0.5秒。在一个实施例中，铪前体可以是四氯化铪(HfCl4)。可以以在从大约2slm到大约22slm的范围内的流速引入诸如氩气或氮气的净化气体脉冲。在一个实施例中，该流率可以是大约10slm。每个处理周期进行从大约0.01秒到大约20秒的范围内的时间期限。在一个实施例中，该处理周期持续大约10秒。在另一个实施例中，该处理周期持续大约2秒。持续大约10秒的较长处理步骤沉积优质的含铪薄膜，但是降低生产量。通过实验获得明确的净化气体流速和处理周期的持续时间。在一个实施例中，为了获得相似产量，对于与200mm直径的晶片相同的持续时间，300mm直径的晶片需要大约两倍200mm直径的晶片所需的流速。以在从大约0.1sccm到大约1000sccm的范围内的流速将氧化气体引入到处理室中。在一个实施例中，该流率可能是从大约0.5sccm到大约100sccm。可能以在从大约0.1秒到大约20秒的范围内的流率将氧化气体脉冲引入到处理室中。在另一个实施例中，该流率可能是从大约0.2秒到大约10秒。在另一个实施例中，该流率可能是从大约0.5秒到大约5秒。在一个实施例中，以在从大约1秒到大约5秒的范围内的流率脉冲引入氧化气体。在另一个实施例中，该流率可能是大约1.7秒。在另一个实施例中，可能以在从大约0.1秒到大约3秒的范围内的流率脉冲引入氧化气体。在另一个实施例中，该流率可能是大约0.5秒。
在步骤516，在封装电介质609上沉积控制栅极层611。控制栅极层611可以是能够在诸如集成处理系统200的LPCVD沉积室214A或ALD室214B(图2)的沉积室中形成的多晶硅层。取代多晶硅，控制栅极层611可以是无定形硅薄膜或其它合适的导电材料。另外，可以在其上沉积诸如钛、氮化钛、钽、氮化钽、钨、氮化钨的金属、和其它难熔金属或其它合适的电极材料。在形成控制栅极层611之后，可以将该栅极叠层传递到冷却室，并随后将其传递到诸如加载互锁室204和206的存储区域，以便用于另外的处理、测试、或现有技术中已知的其它工艺。
应该认识到，可以在不是必须整合到前述集成处理系统200的几个处理室中形成包括栅极电介质薄膜、等离子体处理栅极电介质薄膜表面、纳米晶体、封装电介质、和多晶硅顶层薄膜的栅极叠层。
虽然前述内容针对本发明的实施例，在不偏离由以下权利要求书确定的本发明基本范围的条件下可以设计出本发明的其它和额外实施例。

Claims (21)

1.一种处理衬底的方法，包括：
在衬底上沉积隧道氧化物层；
将所述隧道氧化物层暴露于等离子体，其中所述等离子体改变所述隧道氧化物的形态，以形成所述隧道氧化物的改性表面和改性近表面；以及
在所述隧道氧化物的该改性表面上沉积纳米晶体。
2.根据权利要求1所述的方法，其特征在于，还包括在所述衬底上沉积封装电介质材料。
3.根据权利要求2所述的方法，其特征在于，还包括在所述衬底上沉积控制栅极材料。
4.根据权利要求3所述的方法，其特征在于，将所述隧道氧化物层沉积成厚度在大约1nm和大约10nm之间。
5.根据权利要求4所述的方法，其特征在于，所述改性近表面具有在大约0.2nm与大约2nm之间的厚度。
6.根据权利要求5所述的方法，其特征在于，所述改性近表面具有大约1nm的厚度。
7.根据权利要求5所述的方法，其特征在于，将所述隧道氧化物层暴露于等离子体包括将脉冲式射频场施加到等离子体气体并同时保持小于大约15eV的离子能量。
8.根据权利要求7所述的方法，其特征在于，从由氩气、氦气、氖气、氙气、氧气、氮气、氨气、氧化一氮、一氧化二氮、三氟化氮、氟气、甲烷、二氧化碳、含碳气体、及它们的组合组成的组中选择所述等离子体气体。
9.根据权利要求7所述的方法，其特征在于，还包括在沉积纳米晶体和沉积封装电介质材料中的至少一个步骤之前对所述衬底进行退火。
10.根据权利要求7所述的方法，其特征在于，离子能量小于大约5eV。
11.根据权利要求5所述的方法，其特征在于，所述隧道氧化物包含二氧化硅。
12.根据权利要求11所述的方法，其特征在于，所述纳米晶体包含硅、铂、钯、镍、铱、钌、钴、钨、钽、钼、和铑中的至少一种。
13.一种制备非易失性存储器器件的方法，包括：
在衬底上沉积隧道氧化物层；
通过将脉冲式射频场施加到等离子体气体并同时保持小于大约5eV的离子能量将所述隧道氧化物层暴露于等离子体，其中所述等离子体改变所述氧化物的形态，以便形成所述隧道氧化物的改性表面和改性近表面；
在所述隧道氧化物的所述改性表面上沉积硅纳米晶体和金属纳米晶体中的至少一种；
在所述衬底上沉积封装电介质材料；
在所述衬底上沉积控制栅极材料；以及
在沉积纳米晶体和沉积封装电介质材料中的至少一个步骤之前对所述衬底进行退火。
14.根据权利要求13所述的方法，其特征在于，将所述隧道氧化物层沉积成厚度在大约1nm和大约10nm之间。
15.根据权利要求14所述的方法，其特征在于，所述改性近表面具有在大约0.2nm到大约2nm之间的厚度。
16.根据权利要求15所述的方法，其特征在于，所述改性近表面具有大约1nm的厚度。
17.根据权利要求13所述的方法，其特征在于，从由氩气、氦气、氖气、氙气、氧气、氮气、氨气、氧化一氮、一氧化二氮、三氟化氮、氟气、甲烷、二氧化碳、含碳气体、及它们的组合组成的组中选择所述等离子体气体。
18.根据权利要求13所述的方法，其特征在于，所述隧道氧化物包含二氧化硅。
19.根据权利要求18所述的方法，其特征在于，所述纳米晶体包含硅、铂、钯、镍、铱、钌、钴、钨、钽、钼、和铑中的至少一种。
20.一种非易失性存储器器件，其包括：
衬底；
沉积在所述衬底上的具有在大约1nm与大约10nm之间的厚度的隧道氧化物层，其中所述隧道氧化物层的近表面区域包括具有在大约0.2nm与2.0nm之间的厚度的等离子体处理隧道氧化物；
沉积在所述近表面区域上的硅纳米晶体和金属纳米晶体中的至少一种；
沉积在所述硅纳米晶体和金属纳米晶体中的至少一种之上的封装电介质材料；以及
沉积在所述封装电介质材料之上的控制栅极材料。
21.根据权利要求20所述的器件，其特征在于，所述金属纳米晶体包含铂、钯、镍、铱、钌、钴、钨、钽、钼、和铑中的至少一种。
CNA2008101682356A 2007-10-03 2008-10-06 用于Si和金属纳米晶体成核的等离子体表面处理 Pending CN101414557A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/866,625 2007-10-03
US11/866,625 US7846793B2 (en) 2007-10-03 2007-10-03 Plasma surface treatment for SI and metal nanocrystal nucleation

Publications (1)

Publication Number Publication Date
CN101414557A true CN101414557A (zh) 2009-04-22

Family

ID=40522513

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101682356A Pending CN101414557A (zh) 2007-10-03 2008-10-06 用于Si和金属纳米晶体成核的等离子体表面处理

Country Status (5)

Country Link
US (1) US7846793B2 (zh)
JP (1) JP2009147299A (zh)
KR (1) KR101043530B1 (zh)
CN (1) CN101414557A (zh)
TW (1) TW200931527A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106920755A (zh) * 2017-02-14 2017-07-04 复旦大学 一种高密度镍纳米颗粒的制备方法及其应用
CN111919284A (zh) * 2018-03-01 2020-11-10 应用材料公司 在器件制造中形成金属硬掩模的系统和方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7989290B2 (en) * 2005-08-04 2011-08-02 Micron Technology, Inc. Methods for forming rhodium-based charge traps and apparatus including rhodium-based charge traps
US8703625B2 (en) 2010-02-04 2014-04-22 Air Products And Chemicals, Inc. Methods to prepare silicon-containing films
US8288811B2 (en) * 2010-03-22 2012-10-16 Micron Technology, Inc. Fortification of charge-storing material in high-K dielectric environments and resulting apparatuses
JP2011243620A (ja) * 2010-05-14 2011-12-01 Tokyo Electron Ltd 成膜方法および成膜装置
TWI549163B (zh) * 2011-09-20 2016-09-11 應用材料股份有限公司 減少摻質擴散之表面穩定化製程
US8980711B2 (en) * 2012-02-28 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device structure and method
IN2014MN02105A (zh) 2012-04-20 2015-09-11 Annji Pharm Co Ltd
CN103413788B (zh) * 2013-08-29 2016-03-09 厦门大学 非平面金属纳米晶多位存储器件的制备方法
JP2014064039A (ja) * 2013-12-25 2014-04-10 Tokyo Electron Ltd 成膜方法および成膜装置
US10825681B2 (en) * 2016-08-13 2020-11-03 Applied Materials, Inc. 3D CTF integration using hybrid charge trap layer of sin and self aligned SiGe nanodot
JP6817883B2 (ja) * 2017-04-25 2021-01-20 東京エレクトロン株式会社 成膜方法
JP7458296B2 (ja) * 2020-10-28 2024-03-29 大陽日酸株式会社 ハロゲンアミノジシラン化合物、シリコン含有薄膜形成用組成物およびシリコン含有薄膜

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714766A (en) * 1995-09-29 1998-02-03 International Business Machines Corporation Nano-structure memory device
US6518617B1 (en) * 1996-12-31 2003-02-11 Sony Corporation Nonvolatile semiconductor memory device
JP3727449B2 (ja) * 1997-09-30 2005-12-14 シャープ株式会社 半導体ナノ結晶の製造方法
US6548825B1 (en) * 1999-06-04 2003-04-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device including barrier layer having dispersed particles
US6984842B1 (en) * 1999-10-25 2006-01-10 The Board Of Trustees Of The University Of Illinois Silicon nanoparticle field effect transistor and transistor memory device
US6344403B1 (en) 2000-06-16 2002-02-05 Motorola, Inc. Memory device and method for manufacture
EP1170799A3 (de) * 2000-07-04 2009-04-01 Infineon Technologies AG Elektronisches Bauelement und Verfahren zum Herstellen eines elektronischen Bauelements
US6400610B1 (en) * 2000-07-05 2002-06-04 Motorola, Inc. Memory device including isolated storage elements that utilize hole conduction and method therefor
JP2002222880A (ja) * 2001-01-29 2002-08-09 Asahi Glass Co Ltd 電荷保持層形成用塗布液および不揮発性半導体記憶装置
JP5016164B2 (ja) * 2001-02-22 2012-09-05 シャープ株式会社 メモリ膜およびその製造方法、並びにメモリ素子、半導体記憶装置、半導体集積回路および携帯電子機器
US6531731B2 (en) * 2001-06-15 2003-03-11 Motorola, Inc. Integration of two memory types on the same integrated circuit
US6656792B2 (en) 2001-10-19 2003-12-02 Chartered Semiconductor Manufacturing Ltd Nanocrystal flash memory device and manufacturing method therefor
US6660659B1 (en) 2002-06-12 2003-12-09 Applied Materials, Inc. Plasma method and apparatus for processing a substrate
KR101044366B1 (ko) * 2002-06-12 2011-06-29 어플라이드 머티어리얼스, 인코포레이티드 기판을 처리하기 위한 플라즈마 방법 및 장치
US7259984B2 (en) * 2002-11-26 2007-08-21 Cornell Research Foundation, Inc. Multibit metal nanocrystal memories and fabrication
US7179754B2 (en) * 2003-05-28 2007-02-20 Applied Materials, Inc. Method and apparatus for plasma nitridation of gate dielectrics using amplitude modulated radio-frequency energy
US7183143B2 (en) * 2003-10-27 2007-02-27 Macronix International Co., Ltd. Method for forming nitrided tunnel oxide layer
US20050095786A1 (en) * 2003-11-03 2005-05-05 Ting-Chang Chang Non-volatile memory and method of manufacturing floating gate
JP4214250B2 (ja) * 2004-02-20 2009-01-28 農工大ティー・エル・オー株式会社 シリコンナノ結晶構造体の作製方法及び作製装置
US20050258470A1 (en) * 2004-05-20 2005-11-24 Bohumil Lojek Gate stack of nanocrystal memory and method for forming same
US7091130B1 (en) * 2004-06-25 2006-08-15 Freescale Semiconductor, Inc. Method of forming a nanocluster charge storage device
KR100539213B1 (ko) * 2004-07-10 2005-12-27 삼성전자주식회사 복합 유전막 형성 방법 및 이를 이용하는 반도체 장치의제조 방법
US7265036B2 (en) 2004-07-23 2007-09-04 Applied Materials, Inc. Deposition of nano-crystal silicon using a single wafer chamber
US7955646B2 (en) * 2004-08-09 2011-06-07 Applied Materials, Inc. Elimination of flow and pressure gradients in low utilization processes
KR100615093B1 (ko) * 2004-08-24 2006-08-22 삼성전자주식회사 나노크리스탈을 갖는 비휘발성 메모리 소자의 제조방법
JP2006114613A (ja) * 2004-10-13 2006-04-27 Canon Anelva Corp 選択場所にエピタキシャル膜を成長させる装置および方法
US7202164B2 (en) * 2004-11-19 2007-04-10 Chartered Semiconductor Manufacturing Ltd. Method of forming ultra thin silicon oxynitride for gate dielectric applications
US20060110883A1 (en) * 2004-11-23 2006-05-25 Intel Corporation Method for forming a memory device
US7170128B2 (en) * 2004-12-02 2007-01-30 Atmel Corporation Multi-bit nanocrystal memory
US7355238B2 (en) * 2004-12-06 2008-04-08 Asahi Glass Company, Limited Nonvolatile semiconductor memory device having nanoparticles for charge retention
US7361567B2 (en) * 2005-01-26 2008-04-22 Freescale Semiconductor, Inc. Non-volatile nanocrystal memory and method therefor
US7141514B2 (en) * 2005-02-02 2006-11-28 Applied Materials, Inc. Selective plasma re-oxidation process using pulsed RF source power
US7612403B2 (en) * 2005-05-17 2009-11-03 Micron Technology, Inc. Low power non-volatile memory and gate stack
KR100678477B1 (ko) * 2005-06-15 2007-02-02 삼성전자주식회사 나노크리스탈 비 휘발성 메모리소자 및 그 제조방법
US7262991B2 (en) * 2005-06-30 2007-08-28 Intel Corporation Nanotube- and nanocrystal-based non-volatile memory
US7550381B2 (en) 2005-07-18 2009-06-23 Applied Materials, Inc. Contact clean by remote plasma and repair of silicide surface
KR20070025519A (ko) * 2005-09-02 2007-03-08 삼성전자주식회사 나노닷 메모리 및 그 제조 방법
JP4876520B2 (ja) * 2005-10-07 2012-02-15 ソニー株式会社 不揮発性半導体メモリ及びその製造方法
US20070085130A1 (en) * 2005-10-19 2007-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Tungsten-containing nanocrystal, an array thereof, a memory comprising such an array, and methods of making and operating the foregoing
US7727828B2 (en) * 2005-10-20 2010-06-01 Applied Materials, Inc. Method for fabricating a gate dielectric of a field effect transistor
KR100695820B1 (ko) * 2006-02-01 2007-03-20 삼성전자주식회사 비휘발성 반도체 장치 및 그 제조 방법
KR101194839B1 (ko) * 2006-02-28 2012-10-25 삼성전자주식회사 나노결정을 포함하는 메모리 소자 및 그 제조 방법
US20070209930A1 (en) * 2006-03-09 2007-09-13 Applied Materials, Inc. Apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7678710B2 (en) * 2006-03-09 2010-03-16 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7837838B2 (en) * 2006-03-09 2010-11-23 Applied Materials, Inc. Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus
US7645710B2 (en) * 2006-03-09 2010-01-12 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
TWI299548B (en) * 2006-04-19 2008-08-01 Promos Technologies Inc Fabrication method of non-volatile memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106920755A (zh) * 2017-02-14 2017-07-04 复旦大学 一种高密度镍纳米颗粒的制备方法及其应用
CN111919284A (zh) * 2018-03-01 2020-11-10 应用材料公司 在器件制造中形成金属硬掩模的系统和方法

Also Published As

Publication number Publication date
KR20090034770A (ko) 2009-04-08
US20090090952A1 (en) 2009-04-09
TW200931527A (en) 2009-07-16
JP2009147299A (ja) 2009-07-02
KR101043530B1 (ko) 2011-06-23
US7846793B2 (en) 2010-12-07

Similar Documents

Publication Publication Date Title
CN101414557A (zh) 用于Si和金属纳米晶体成核的等离子体表面处理
KR101670182B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
US8361910B2 (en) Pretreatment processes within a batch ALD reactor
KR20210060412A (ko) 질화규소 막을 증착시키는 방법
US11626279B2 (en) Compositions and methods for making silicon containing films
US8927059B2 (en) Deposition of metal films using alane-based precursors
CN1926668B (zh) 在高介电常数的介电材料上的硅的氮氧化物层的形成
JP5307513B2 (ja) Ａｌｄ法又はｃｖｄ法による金属含有膜の調製
US20130113085A1 (en) Atomic Layer Deposition Of Films Using Precursors Containing Hafnium Or Zirconium
KR20090008131A (ko) 비휘발성 메모리 소자들을 위한 인터-폴리 유전체들을형성하기 위한 집적 방법
US20060062917A1 (en) Vapor deposition of hafnium silicate materials with tris(dimethylamino)silane
US20050179097A1 (en) Atomic layer deposition of CMOS gates with variable work functions
US20080268154A1 (en) Methods for depositing a high-k dielectric material using chemical vapor deposition process
JP2005314713A (ja) ルテニウム膜またはルテニウム酸化物膜の製造方法
CN112805405A (zh) 用于制备含硅和氮的膜的方法
JP7164789B2 (ja) ５５０℃以上の温度でＡＬＤを使用してＳｉ含有膜を堆積させるための前駆体及びプロセス
US9236467B2 (en) Atomic layer deposition of hafnium or zirconium alloy films
US10366879B2 (en) Dry and wet etch resistance for atomic layer deposited TiO2 for SIT spacer application
TWI857952B (zh) 在基板上形成電極之方法及包括電極之半導體裝置結構
US11508584B2 (en) Deuterium-containing films
KR101302592B1 (ko) 실리콘 화합물 박막의 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: American California

Applicant after: Applied Materials Inc.

Address before: American California

Applicant before: Applied Materials Inc.

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20090422