KR100723589B1 - 헤드 어셈블리, 디스크 유닛, 및 본딩 방법과 장치 - Google Patents

헤드 어셈블리, 디스크 유닛, 및 본딩 방법과 장치 Download PDF

Info

Publication number
KR100723589B1
KR100723589B1 KR1020060027927A KR20060027927A KR100723589B1 KR 100723589 B1 KR100723589 B1 KR 100723589B1 KR 1020060027927 A KR1020060027927 A KR 1020060027927A KR 20060027927 A KR20060027927 A KR 20060027927A KR 100723589 B1 KR100723589 B1 KR 100723589B1
Authority
KR
South Korea
Prior art keywords
film
chip
head
integrated circuit
bonding
Prior art date
Application number
KR1020060027927A
Other languages
English (en)
Other versions
KR20060037297A (ko
Inventor
히데히꼬 기라
슈운지 바바
노리오 가이누마
도루 오까다
다까또요 야마까미
야수노리 사사끼
다께시 고미야마
겐지 고바에
히로시 고바야시
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP30462999A external-priority patent/JP2001127077A/ja
Priority claimed from JP36554699A external-priority patent/JP3883094B2/ja
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20060037297A publication Critical patent/KR20060037297A/ko
Application granted granted Critical
Publication of KR100723589B1 publication Critical patent/KR100723589B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/1272—Assembling or shaping of elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/40—Protective measures on heads, e.g. against excessive temperature 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/32—Component parts, details or accessories; Auxiliary operations
    • B29C43/58—Measuring, controlling or regulating
    • B29C2043/5825—Measuring, controlling or regulating dimensions or shape, e.g. size, thickness
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2508—Magnetic discs
    • G11B2220/2516—Hard disks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/486—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives with provision for mounting or arranging electrical conducting means or circuits on or along the arm assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/749—Tools for reworking, e.g. for shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7515—Means for applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Supporting Of Heads In Record-Carrier Devices (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Wire Bonding (AREA)

Abstract

헤드 어셈블리에는 탑재면과 상기 탑재면에 탑재되어 신호를 처리하는 집적회로 칩이 배치된다. 집적회로 칩은 집적회로 칩으로부터의 이물질의 발생을 방지하는 막으로 덮인다.
헤드 어셈블리, 디스크 유닛, 본딩 방법, 본딩 장치, 헤드 IC 칩

Description

헤드 어셈블리, 디스크 유닛, 및 본딩 방법과 장치{HEAD ASSEMBLY, DISK UNIT, AND BONDING METHOD AND APPARATUS}
도 1(a) 는 종래의 헤드 어셈블리를 도시하는 사시도.
도 1(b) 는 도 1(a) 에 도시된 헤드 어셈블리의 원으로 표시된 부분(A)을 도시하는 단면도.
도 2(a) 는 본 발명에 따른 헤드 어셈블리의 제 1 실시예를 도시하는 사시도.
도 2(b) 는 도 2(a) 에 도시된 헤드 어셈블리의 원으로 표시된 부분(B)을 도시하는 단면도.
도 2(c) 는 도 2(a) 에 도시된 헤드 어셈블리의 원으로 표시된 부분(C)을 도시하는 사시도.
도 2(d) 는 도 2(a) 에 도시된 헤드 어셈블리의 원으로 표시된 부분(D)을 도시하는 단면도.
도 3(a) 및 도 3(b) 는 제 1 실시예에서 헤드 IC 칩의 탑재를 설명하기 위한 단면도.
도 4(a) 내지 도 4(d) 는 Au 범프의 형성을 설명하기 위한 도면.
도 5(a) 는 본 발명에 따른 디스크 유닛의 제 1 실시예를 도시하는 사시도.
도 5(b) 는 도 5(a) 에 도시된 디스크 유닛의 주요 부분을 도시하는 측면도.
도 6(a) 는 폴리파라크실리렌(poly p-xylylene) 막을 형성하기 위한 장치를 도시하는 도면.
도 6(b) 는 도 6(a) 에 도시된 원으로 표시된 부분(E)을 도시하는 단면도.
도 7(a) 는 본 발명에 따른 헤드 어셈블리의 제 2 실시예를 도시하는 사시도.
도 7(b) 는 도 7(a) 에 도시된 헤드 어셈블리의 원으로 표시된 부분(F)을 도시하는 단면도.
도 8(a) 및 도 8(b) 는 제 2 실시예에서 제 1 구조를 갖는 헤드 IC 칩의 탑재를 설명하기 위한 단면도.
도 9(a) 내지 도 9(e) 는 제 2 실시예의 헤드 IC 칩을 제조하는 제 1 방법을 설명하기 위한 단면도.
도 10(a) 내지 도 10(g) 는 제 2 실시예의 헤드 IC 칩을 제조하는 제 2 방법을 설명하기 위한 단면도.
도 11(a) 내지 도 11(f) 는 제 2 실시예의 헤드 IC 칩을 제조하는 제 3 방법을 설명하기 위한 단면도.
도 12(a) 내지 도 12(f) 는 제 2 실시예의 헤드 IC 칩을 제조하는 제 4 방법을 설명하기 위한 단면도.
도 13 은 막 형성 장치를 도시하는 도면.
도 14(a) 내지 도 14(c) 는 도 13 에 도시된 막 형성 장치의 막 형성 공정을 설명하기 위한 단면도.
도 15(a) 및 도 15(b) 는 도 13 에 도시된 막 형성 장치의 막 형성 공정을 설명하기 위한 단면도.
도 16 은 제 2 실시예에서 사용될 수 있는 제 2 구조를 갖는 헤드 IC 칩을 도시하는 단면도.
도 17(a) 내지 도 17(d) 는 도 16 에 도시된 헤드 IC 칩을 제조하는 제 1 방법을 설명하기 위한 단면도.
도 18(a) 내지 도 18(d) 는 도 16 에 도시된 헤드 IC 칩을 제조하는 제 2 방법을 설명하기 위한 단면도.
도 19(a) 내지 도 19(d) 는 도 16 에 도시된 헤드 IC 칩을 제조하는 제 3 방법을 설명하기 위한 단면도.
도 20(a) 내지 도 20(d) 는 도 16 에 도시된 헤드 IC 칩을 제조하는 제 4 방법을 설명하기 위한 단면도.
도 21(a) 내지 도 21(d) 는 도 16 에 도시된 헤드 IC 칩을 제조하는 제 5 방법을 설명하기 위한 단면도.
도 22(a) 내지 도 22(d) 는 도 16 에 도시된 헤드 IC 칩을 제조하는 제 6 방법을 설명하기 위한 단면도.
도 23(a) 및 도 23(b) 는 도 16 에 도시된 헤드 IC 칩을 제조하는 제 7 방법을 설명하기 위한 단면도.
도 24(a) 내지 도 24(d) 는 도 7(a) 에 도시된 헤드 어셈블리를 제조하는 또 다른 방법을 설명하기 위한 단면도.
도 25 는 제 2 실시예에 사용될 수 있는 제 3 구조를 갖는 헤드 IC 칩을 도시하는 단면도.
도 26(a) 내지 도 26(e) 는 도 25 에 도시된 헤드 IC 칩을 제조하는 방법을 설명하기 위한 단면도.
도 27 은 제 2 실시예에 사용될 수 있는 제 4 구조를 갖는 헤드 IC 칩을 도시하는 단면도.
도 28(a) 내지 도 28(e) 는 도 27 에 도시된 헤드 IC 칩을 제조하는 방법을 설명하기 위한 단면도.
도 29 는 제 2 실시예에 사용될 수 있는 제 5 구조를 갖는 헤드 IC 칩을 도시하는 단면도.
도 30(a) 내지 도 30(f) 는 도 29 에 도시된 헤드 IC 칩을 제조하는 방법을 설명하기 위한 단면도.
도 31 은 제 2 실시예에서 사용될 수 있는 제 6 구조를 갖는 헤드 IC 칩을 도시하는 단면도.
도 32(a) 내지 도 32(f) 는 도 31 에 도시된 헤드 IC 칩을 제조하는 방법을 설명하기 위한 단면도.
도 33 은 제 2 실시예에서 사용될 수 있는 제 7 구조를 갖는 헤드 IC 칩을 도시하는 단면도.
도 34(a) 및 도 34(b) 는 각각 제 2 실시예에서 사용될 수 있는 제 8 구조를 갖는 헤드 IC 칩을 도시하는 단면도 및 저면도.
도 35(a) 및 도 35(b) 는 웨이퍼 구조가 헤드 IC 칩으로 절단될 때 헤드 IC 칩의 원치 않는 움직임을 방지하는 방법을 설명하기 위한 단면도.
도 36(a) 는 본 발명에 따른 헤드 어셈블리의 제 3 실시예를 도시하는 사시도.
도 36(b) 는 도 36(a) 에 도시된 헤드 어셈블리의 원으로 표시된 부분(G)을 도시하는 단면도.
도 36(c) 는 도 36(a) 에 도시된 헤드 어셈블리의 원으로 표시된 부분(H)을 도시하는 사시도.
도 37 은 도 36(a) 및 도 36(b) 에 도시된 헤드 IC 칩을 도시하는 사시도.
도 38 은 도 36(b) 에 도시된 자외선 경화 수지를 형성하는 방법을 설명하기 위한 도면.
도 39(a) 및 도 39(b) 는 각각 본 발명에 따른 본딩 장치의 제 1 실시예를 도시하는 정면도 및 측면도.
도 40(a), 40(b) 및 40(c) 는 각각 본딩 장치의 제 1 실시예의 폐쇄부재의 동작을 설명하기 위한 도면.
도 41 은 본딩 장치의 제 1 실시예에서 반도체 칩의 이송을 설명하기 위한 도면.
도 42 는 본딩 장치의 제 1 실시예에서 반도체 칩의 위치설정을 설명하기 위한 도면.
도 43 은 본딩 장치의 제 1 실시예에서 초음파 본딩을 설명하기 위한 도면.
도 44 는 본딩 장치의 제 1 실시예의 폐쇄부재의 동작을 설명하기 위한 도면.
도 45 는 본딩 장치의 제 1 실시예의 동작을 설명하기 위한 타이밍 차트.
도 46 은 본 발명에 따른 본딩 장치의 제 2 실시예를 도시하는 정면도.
도 47 은 본딩 장치의 제 2 실시예에서 반도체 칩의 포획을 설명하기 위한 정면도.
도 48 은 본딩 장치의 제 2 실시예에서 반도체 칩의 이송을 설명하기 위한 정면도.
도 49 는 본딩 장치의 제 2 실시예에서 반도체 칩의 프레싱(pressing)을 설명하기 위한 정면도.
도 50 은 본딩 장치의 제 2 실시예에서 초음파 본딩을 설명하기 위한 정면도.
도 51 은 본딩 장치의 제 2 실시예에서 본딩 후에 본딩 툴(tool)의 동작을 설명하기 위한 정면도.
도 52 는 본 발명에 따른 본딩 장치의 제 3 실시예를 도시하는 정면도.
도 53 은 본딩 장치의 제 3 실시예에서 본딩 헤드의 동작을 설명하기 위한 정면도.
도 54 는 본딩 장치의 제 3 실시예에서 반도체 칩의 프레싱을 설명하기 위한 정면도.
도 55 는 본딩 장치의 제 3 실시예에서 초음파 본딩을 설명하기 위한 정면도.
도 56 은 본딩 장치의 제 3 실시예에서 본딩 후에 본딩 툴의 동작을 설명하기 위한 정면도.
※ 도면의 주요부분에 대한 부호의 설명 ※
51: 서스펜션
53: 헤드 IC 칩 탑재부
55: 배선패턴
70: 헤드 슬라이더
75: 레일
80: 헤드 IC 칩
본 발명은 일반적으로 헤드 어셈블리, 디스크 유닛과 본딩 방법 및 장치에 관한 것으로, 보다 상세히는 소위 헤드 IC(집적회로) 칩이 설치된 헤드 어셈블리, 이러한 헤드 어셈블리를 사용하는 디스크 유닛, 및 상기 헤드 어셈블리 및 디스크 유닛을 제조하는데 적합한 본딩 방법 및 장치에 관한 것이다. 본 발명은 또한 헤드 어셈블리에서의 사용에 적합한 반도체 부품 및 이러한 반도체 부품을 제조하는 방법에 관한 것이다.
하드 디스크 유닛은 봉합된 구조를 갖는 하우징으로 이루어진다. 하우징의 내부는 일반적으로 고속으로 회전하는 하드 디스크 및 액추에이터에 의해 구동되는 아암의 팁 단부상에 설치된 헤드 어셈블리를 구비한다. 헤드 어셈블리는 서스펜션 상에 탑재된 헤드 IC 칩과 헤드 슬라이더를 갖는다. 헤드 슬라이더는 박막 기술에 의해 형성된 자기 헤드를 포함한다. 자기 헤드는 유도 헤드 및 자기저항 헤드를 구비한다. 헤드 슬라이더는 고속으로 회전하는 하드 디스크로부터 수 ㎛ 정도 이하의 거리만큼 부상한다. 유도 헤드는 하드 디스크 상에 정보를 기록하는데 사용되고, 자기저항 헤드는 하드 디스크 상에 기록된 정보를 판독하는데 사용된다. 헤드 IC 칩은, 자기저항 헤드에 의해 판독된 약한 신호를 증폭하는 것과 같이, 자기 헤드의 입력 및/또는 출력을 처리하는 기능들을 갖는다.
고속으로 회전하는 하드 디스크로부터 수 ㎛ 정도 이하의 거리만큼 부상하기 때문에, 먼지 입자 등과 같은 이물질이 하드 디스크 및 헤드 슬라이더에 부착하는 것을 방지하는 것이 바람직하며, 이는 이물질이 소위 헤드 크래쉬(crash)를 초래하기 때문이다.
그러므로, 헤드 어셈블리가 이물질을 쉽게 생성하지 않는 구조를 갖게 하는 요구들이 있다.
도 1(a) 는 종래의 헤드 어셈블리를 도시하는 사시도이고, 도 1(b) 는 도 1(a) 에 도시된 헤드 어셈블리의 원으로 표시된 부분 A 를 나타내는 단면도이다.
도 1(a) 에 도시된 헤드 어셈블리에 있어서, 서스펜션(11)의 팁 단부에 설치된 짐벌(gimbals)부(12) 상에 헤드 슬라이더(20)가 탑재된다. 도 1(b) 에 도시된 바와 같이, 서스펜션(11)의 중앙부에 위치한 헤드 IC 칩 탑재부(15)에 헤드 IC 칩(30)이 페이스다운 방식으로 탑재된다. 헤드 IC 칩(30)은 실리콘으로 이루어진 주칩 본체(31)가 노출된 베어칩(bear chip)이다.
보통 헤드 IC 칩(30)의 기판으로 사용되는 실리콘과 GaAs와 같은 물질은, 결정방위를 갖고 이러한 물질을 견고하게 하는 고 탄성률을 갖기 때문에, 약하고 금이 가기 쉽다. 따라서, 웨이퍼를 칩 크기로 절단할 때, 칩을 탑재하기 위하여 칩을 취급할 때 등과 같이 그 위에 외력이 가해질 때 및 칩 탑재 시에 발생된 초음파 본딩 스트레스에 기인하여 칩은 이물질(즉 분말)을 발생시킨다.
헤드 IC 칩(30)이 나중 공정에서 세정되더라도, 예컨대 1㎛ 이하 정도의 작은 입자들을 완전히 제거하는 것은 여전히 불가능하다. 또한, 세정 공정에서 또다른 이물질들이 발생될 수도 있다.
그러므로, 디스크 유닛의 동작에 의하여 초래된 공기 흐름이나 진동으로 인하여 잔류 이물질들이 헤드 IC 칩(30)으로부터 산란하는 경우에, 이물질들은 헤드 크래쉬(crash)를 일으켜서 디스크 유닛의 신뢰성을 저하시킬 수 있다.
따라서, 본 발명의 일반적인 목적은 전술한 문제가 제거된 신규하고 유용한 헤드 어셈블리, 디스크 유닛, 본딩 방법 및 본딩 장치를 제공하는 것이다.
본 발명의 다른 보다 상세한 목적은, 탑재면과 탑재면 상에 탑재되어 신호를 처리하는 집적회로 칩을 구비하는 헤드 어셈블리를 제공하는 것으로, 여기에서 상 기 집적회로 칩은 막으로 덮인다. 본 발명의 상기 헤드 어셈블리에 따르면, 상기 막의 설치에 의하여 집적회로 칩으로부터의 이물질의 발생을 방지할 수 있다.
본 발명의 또다른 목적은, 탑재면을 갖는 헤드 어셈블리, 상기 탑재면 상에 탑재된 헤드, 및 상기 탑재면 상에 탑재되고 상기 헤드를 통하여 디스크에 대하여 기록 및/또는 판독된 정보를 처리하는 집적회로 칩을 구비하는, 디스크에 대하여 정보를 기록 및 판독하기 위한 디스크 유닛을 제공하는 것으로, 여기에서 상기 집적회로 칩은 막으로 덮인다. 본 발명의 디스크 유닛에 따르면, 상기 막이 집적회로 칩으로부터의 이물질의 발생을 방지하기 때문에, 소위 헤드 파손을 방지할 수 있다.
본 발명의 또다른 목적은 주칩 본체와 증착에 의해 형성되고 상기 주칩 본체를 덮는 덮개 막을 구비하는 반도체 부품을 제공하는 것이다. 본 발명의 반도체 부품에 따르면, 상기 덮개 막의 설치에 의하여 집적회로 칩으로부터의 이물질의 발생을 방지할 수 있다.
본 발명의 또다른 목적은, 헤드 어셈블리 상에 탑재되어 그 일부를 구성하는 집적회로 칩을 제조하는 방법을 제공하는 것으로, 이 방법은 (a) 웨이퍼의 서로 반대측에 위치한 제 1 표면 및 제 2 표면 중 하나에 형성된 도체 범프를 갖는 상기 웨이퍼의 상기 제 1 표면 및 제 2 표면 상에 제 1 막을 형성하는 단계, (b) 상기 제 1 막을 갖는 웨이퍼를 복수의 칩으로 절단하는 단계, 및 (c) 절단된 칩 각각의 주변 측면 상에 제 2 막을 형성하는 단계를 포함한다. 본 발명의 상기 방법에 따르면, 제 1 및 제 2 막을 갖는 반도체 부품을 양호한 생산성으로 제조할 수 있다.
본 발명의 또다른 목적은 헤드 어셈블리 상에 탑재되어 그 일부를 이루는 집적회로 칩을 제조하는 방법을 제공하는 것으로, 이 방법은 (a) 도체범프가 형성된 웨이퍼의 제 2 표면과는 반대측에 위치한 상기 웨이퍼의 제 1 표면 상에 제 1 막을 형성하는 단계, (b) 상기 제 1 막을 갖는 웨이퍼가 필름에 부착된 상태에서 상기 필름은 절단하지 않으면서 상기 웨이퍼를 복수의 칩으로 절단하는 단계, (c) 상기 절단된 칩 각각의 주변 부분들 만으로부터 상기 필름을 분리하는 단계, 및 (d) 상기 절단된 칩들의 상기 주변 부분들이 상기 필름으로부터 분리된 상태에서 상기 각 칩들 상에 제 2 막을 형성하는 단계를 포함한다. 본 발명의 상기 방법에 따르면, 상기 칩의 중앙부에 제 2 막이 형성되지 않은 반도체 부품을 양호한 생산성으로 제조할 수 있다.
본 발명의 또다른 목적은, 헤드 어셈블리 상에 탑재되어 그 일부를 구성하는 집적회로 칩을 제조하는 방법을 제공하는 것으로, 이 방법은, (a) 위에 도체 범프가 형성된 웨이퍼의 표면에 필름을, 상기 도체 범프를 포함하여 나중에 칩이 되는 상기 웨이퍼의 상기 표면을 파형 모양의 상기 필름으로 둘러싸도록, 부착하는 단계, (b) 상기 필름을 갖는 웨이퍼를 복수의 칩으로 분할하는 단계, 및 (c) 상기 절단된 칩 각각에 막을 형성하는 단계를 포함한다. 본 발명의 상기 방법에 따르면, 상기 막이 그 상부 및 주변 측면에 형성된 칩을 제조할 수 있다.
본 발명의 또 다른 목적은 헤드 어셈블리 상에 탑재되어 그 일부를 구성하는 집적회로 칩을 제조하는 방법을 제공하는 것으로, 상기 집적회로 칩은 주칩 본체와 상기 주칩 본체를 덮는 막을 갖고, 상기 방법은, (a) 상기 주칩 본체에 대한 습윤 성보다 작은 표면 장력을 갖는 수지의 양으로서, 상기 막을 형성하는데 필요한 수지의 양보다는 많은 소정 양을 노즐로부터 상기 주칩 본체의 상부 표면으로 공급하는 단계, (b) 형성되는 상기 막의 두께에 대응하는 높이로 상기 주칩 본체의 상기 상부 표면 근처로 상기 노즐을 이동하는 단계, 및 (c) 과도한 수지를 제거하여 상기 주칩 본체를 덮는 상기 막을 형성하기 위하여 상기 주칩 본체에 대한 습윤성보다 작은 흡입력으로 수지를 흡입하는 단계를 포함한다. 본 발명의 방법에 따르면, 원하는 두께를 갖는 상기 막으로 덮인 칩을 효과적으로 제조할 수 있다.
본 발명의 또 다른 목적은 헤드 어셈블리 상에 탑재되어 그 일부를 구성하는 집적회로 칩을 제조하는 방법을 제공하는 것으로, 상기 집적회로 칩은 주칩 본체, 도체 범프 및 상기 주칩 본체를 덮는 막을 갖고, 상기 방법은, (a) 상기 도체 범프의 뾰족한 팁 단부를 눌러 뭉개기 전의 상태에서 상기 주칩 본체와 상기 도체 범프 상에 증착에 의해 상기 막을 형성하는 단계, (b) 상기 뾰족한 팁을 덮는 상기 막을 밀어내는 동시에 상기 도체 범프의 뾰족한 팁 단부를 눌러 뭉개도록 상기 도체 범프를 표면에 대하여 누르는 단계를 포함한다. 본 발명의 상기 방법에 따르면, 그 팁 단부가 상기 칩을 덮는 상기 막에 의해 덮이지 않고 노출된 칩을 제조할 수 있다.
본 발명의 또 다른 목적은 헤드 어셈블리 상에 탑재되어 그 일부를 구성하는 집적회로 칩을 제조하는 방법을 제공하는 것으로, 상기 집적회로 칩은 주칩 본체, 도체 범프 및 상기 주칩 본체를 덮는 막을 갖고, 상기 방법은, (a) 상기 도체 범프의 팁 단부에 몰드 이형제(離型劑)를 부착하는 단계, (b) 상기 도체 범프를 포함한 상기 전 주칩 본체 상에 상기 막을 증착에 의해 형성하는 단계, 및 (c) 상기 몰드 이형제가 그 사이에 개재된 상기 도체 범프의 상기 팁 단부상의 상기 막 부분을 제거하여 상기 도체 범프의 상기 팁 단부의 표면을 노출시키는 단계를 포함한다. 본 발명의 상기 방법에 따르면, 상기 범프가 상기 칩을 덮는 상기 막으로 덮이지 않은 상기 노출된 팁 단부를 갖는 칩을 제조할 수 있다.
본 발명의 또 다른 목적은 반도체 칩 상의 도체 범프를 기판 상의 대응하는 패드에 초음파 진동에 의해 본딩하는 본딩 장치를 제공하는 것으로, 상기 본딩 장치는, 상기 패드가 설치된 상기 기판의 제 2 표면에 반대측인 상기 기판의 제 1 표면을 수용하기 위한 수용면을 갖는 스테이지, 및 상기 도체 범프가 형성된 상기 반도체 칩의 제 2 표면의 반대측인 상기 반도체 칩의 제 1 표면을 유지하기 위한 단부면과 폐쇄면을 갖는 폐쇄 부재를 갖는 본딩 유닛을 구비하는데, 여기에서 상기 단부면은 상기 단부면에 개방된 흡입홀을 통한 흡입에 의해 상기 반도체 칩의 상기 제 1 표면을 부착하고, 상기 폐쇄 부재는 상기 단부면에서 흡입홀을 닫도록 이동되어 상기 폐쇄면과 상기 단부면이 하나의 평평한 면을 형성하게 할 수 있다. 본 발명의 상기 본딩 장치에 따르면, 상기 반도체 칩을 취급할 때 상기 반도체 칩의 상기 제 1 표면에 대한 손상을 양호하게 방지할 수 있다.
본 발명의 또 다른 목적은 반도체 칩 상의 도체 범프를 기판 상의 대응하는 패드에 초음파 진동에 의해서 본딩하는 본딩 방법을 제공하는 것으로, 상기 본딩 방법은, (a) 상기 패드가 설치된 상기 기판의 제 2 표면의 반대측인 상기 기판의 제 1 표면을 수용하기 위한 수용면을 갖는 스테이지 상에 상기 기판을 놓아두는 단 계, (b) 본딩 유닛에 의하여 상기 스테이지 상의 본딩 위치에 상기 반도체 칩을 유지 및 이송하는 단계로서, 상기 본딩 유닛은, 상기 단부면에 개방된 흡입홀을 통한 흡입에 의하여 상기 도체 범프가 형성된 상기 반도체 칩의 제 2 표면의 반대측인 상기 반도체 칩의 제 1 표면을 유지하는 단부면과, 상기 단부면의 흡입홀을 폐쇄하도록 이동될 때 상기 단부면과 함께 하나의 평평한 면을 형성하는 폐쇄면을 갖는 이동 가능한 폐쇄 부재를 갖는 단계, (c) 상기 단부면의 흡입홀이 상기 폐쇄 부재에 의해 폐쇄된 상태에서 상기 단부면에 의해 상기 기판에 대하여 상기 반도체 칩을 누르는 단계, 및 (d) 상기 반도체 범프를 상기 대응하는 패드에 초음파 진동에 의해 본딩하는 단계를 포함한다. 본 발명의 상기 본딩 방법에 따르면, 상기 반도체 칩을 취급할 때 상기 반도체 칩의 상기 제 1 표면에 대한 손상을 양호하게 방지할 수 있다.
본 발명의 다른 목적 및 특징은 첨부한 도면을 참조하여 기재된 이하의 상세한 설명으로부터 명백해질 것이다.
[제 1 실시예]
도 2(a) 는 본 발명에 따른 헤드 어셈블리의 제 1 실시예를 나타내는 사시도이다. 도 2(b) 는 도 2(a) 에 도시된 헤드 어셈블리의 확대부 B 를 도시하는 단면도이고, 도 2(c) 는 도 2(a) 에 도시된 헤드 어셈블리의 확대부 C 를 도시하는 사시도이며, 도 2(d) 는 도 2(a) 에 도시된 헤드 어셈블리의 확대부 D 를 도시하는 단면도이다.
도 2(a) 내지 도 2(d) 에 도시된 바와 같이, 헤드 어셈블리(50)는 짐 벌(gimbals)(52) 상에 탑재된 헤드 슬라이더(70)를 포함한다. 이 짐벌(52)은 X1 방향을 따른 서스펜션(51)의 팁 단부에 설치된다. 서스펜션(51)의 중앙부에는 헤드 IC 칩 탑재부(53)가 설치되고, 베어(bear) 헤드 IC 칩(80)이 헤드 IC 칩 탑재부(53)에 페이스다운 방식으로 탑재된다. 또한, 베어 헤드 IC 칩(80)은 증착에 의해 형성된 폴리머 폴리파라크실리렌 증착막(110)으로 덮인다. 서스펜션(51)으로부터의 돌출 높이에 대한 제한이 있기 때문에, 헤드 IC 칩(80)은 베어(bear)이다.
도 2(b) 에 나타낸 바와 같이, 서스펜션(51)은 극히 얇은 스테인레스 강판(54)의 상면에 형성된 복수의 Cu 배선패턴(55)을 갖는다. 배선패턴(55)은 스테인레스 강판(54)을 덮는 절연막으로 설치되는 폴리이미드막(56) 상에 형성된다. 배선패턴(55)은 절연막으로서 설치되는 폴리이미드(57)로 덮여서 보호된다.
도 2(c) 에 나타낸 바와 같이, 헤드 슬라이더(70)는 자기 헤드(72), 배선 패턴(도시되지 않음) 및 4개의 전극(73)이 설치된 측면 단부(71)를 갖는다. 레일(75)이 상면(74)에 형성된다. 자기 헤드(72)는 박막 기술에 의해 형성되고, 중첩하는 유도 헤드 및 자기저항 헤드(둘다 도시되지 않음)를 갖는다. 헤드 슬라이더(70)는 짐벌부(52) 상에 본딩된다. 배선패턴(55)의 단부들인 전극(73) 및 전극(76)은 Au 볼(77)의 열압착 본딩에 의해 접속된다.
도 3(a) 및 3(b) 는 제 1 실시예에서 헤드 IC 칩(80)의 탑재를 설명하기 위한 단면도이다.
도 2(d) 에 나타낸 바와 같이, 헤드 IC 칩 탑재부(53)에서, 전극(58)은 배선패턴(55)의 단부에 형성된다. 도 3(a) 에 도시된 바와 같이, 각 전극(58)은 Cu 기 저부(59)에 중첩되는 Au 막(61)과 Ni 막(60)을 갖고, 이 Au 막(61)은 그 표면이 노출되어 있다.
헤드 IC 칩(80)은 도 3(a) 에서 실리콘(Si) 주칩 본체(81)의 하면(81a)에 형성된 집적회로(82)를 갖는다. 또한, 헤드 IC 칩(80)은 상기 하면(81a)에 더 형성된 Al 전극(83) 상에 Au 범프(84)를 형성하고 있다.
도 3(b) 에 도시된 바와 같이 헤드 IC 칩(80)이 탑재된다. 환언하면, 서스펜션(51)이 테이블(110) 상에 고정되고, 헤드 IC 칩(80)의 페이스(face)를 아래로 향한 상태에서, 각 Au 범프(84)가 대응하는 전극(58)과 일치하도록 위치 설정된다. 이러한 위치에서의 헤드 IC 칩(80)은 실온에서 프레싱되고, 초음파가 수초간 인가되어, 각 Au 범프(84)와 대응하는 전극(58)의 Au 막(61)의 초음파 본딩이 달성된다. Au 범프(84) 및 대응하는 전극(58)의 Au 막(61)은 그 경계에서 서로에 대하여 러빙(rubbing)되고 최종적으로 이러한 초음파 본딩에 의해 함께 본딩된다.
도 2(d) 에 나타낸 바와 같이, 헤드 IC 칩(80)의 하면측 및 헤드 IC 칩(80)과 서스펜션(51) 사이의 갭을 채우는 하부 충전물(85)에 의해 헤드 IC 칩(80)의 서스펜션(51)에 대한 본딩 신뢰성이 향상된다. 또한, 집적회로(82)가 이 하부 충전물(85)에 의해 보호된다.
폴리파라크실리렌(poly p-xylylene) 막(110)이 증착에 의해 형성되어, 주칩 본체(81)의 상면(81b), 측면(81c) 전체 및 하부 충전물(85)의 주변 측면(85a)을 덮는다. 나중에 설명되는 바와 같이, 이러한 폴리파라크실리렌 막(110)은 화학기상증착(CVD)에 의해 형성되며 매우 얇다. 따라서, 이러한 폴리파라크실리렌 막(110) 의 형성에 의한 헤드 IC 칩(80)의 높이에 있어서의 증가는 극히 작고, 헤드 IC 칩(80)의 높이는 이러한 폴리파라크실리렌 막(110)에 의한 헤드 슬라이더(70)의 상면의 높이를 초과하지 않는다. 또한, 폴리파라크실리렌 막(110)의 형성에 기인한 헤드 IC 칩(80)의 무게의 증가는, 이러한 폴리파라크실리렌 막(110)이 극히 얇기 때문에, 무시할만 하다. 또한, 폴리파라크실리렌 막(110)이 헤드 IC 칩(80)의 주변부까지 형성되더라도, 폴리파라크실리렌 막(110)이 극히 얇기 때문에, 폴리파라크실리렌 막(110)의 형성에 의하여 서스펜션(51)의 스프링 특성이 영향받지 않는다.
폴리파라크실리렌 막(110)을 형성하는 방법을 이하에서 설명한다.
폴리파라크실리렌 막(110)은 다음의 특성을 갖는다. 즉, 폴리파라크실리렌 막(110)의 불순물 함량은 작고, 따라서 가스를 거의 발생시키지 않는다. 또한, 폴리파라크실리렌 막(110)은 실리콘에 대하여 양호한 본딩 특성을 갖고, 폴리파라크실리렌 막(110)의 강도는 세정을 견뎌낼 수 있다.
도 4(a) 내지 도 4(d) 는 Au 범프의 형성을 설명하는 도면이다. Au 범프(84)는 도 4(a) 내지 도 (4d) 에 나타낸 바와 같이 와이어 본딩의 경우와 유사하게 다음의 방식으로 형성된다. 본더(bonder)의 모세관(90)의 팁 단부로부터 돌출하여 도 4(a) 에 나타낸 바와 같이 Au 볼(92)을 형성하도록 Au 와이어(91)의 끝이 만들어진다. 그 다음에, 모세관(90)이 하강하여 도 4(b) 에 나타낸 바와 같이 헤드 IC 칩(80)의 전극(82)에 대하여 Au 볼(92)을 누르고, 초음파와 열이 인가되어 전극(82)에 Au 볼(92)을 본딩한다. 와이어 클램프(도시되지 않음)가 모세관(90)으로부터 노출된 Au 와이어(91)의 상단부를 클램프(clamp)하고, 모세관(90)이 위로 당겨져서 도 4(c) 에 나타낸 바와 같이 Au 와이어(91)를 당겨서 절단한다. 그 후에, Au 범프(83)의 뾰족한 부분(83a)이 눌러 뭉개지고 도 4(d) 에 나타낸 바와 같이 유리판(93)에 의해 높이가 맞춰진다.
도 5(a) 는 본 발명에 따른 디스크 유닛의 제 1 실시예를 나타내는 사시도이고, 도 5(b) 는 도 5(a) 에 도시된 디스크 유닛의 주요부를 도시하는 측면도이다. 디스크 유닛의 제 1 실시예는 도 2(a) 내지 도 2(d) 에 나타낸 헤드 어셈블리의 제 1 실시예를 사용한다. 디스크 유닛의 제 1 실시예에서, 본 발명은 하드 디스크 유닛에 적용된다.
디스크 유닛(100)은 도 5(a) 에 도시된 바와 같이 보통 하우징(101), 회전 가능한 하드 디스크(102), 액츄에이터(103) 및 하우징(101) 내에 수용되고 액츄에이터(103)에 의해 회전하는 아암(104)으로 구성된다. 예컨대, 두개의 디스크(102)가 도 5(b) 에 도시된 바와 같이 설치된다. 액츄에이터(103)는 코일과 영구자석을 구비하며 전자기적으로 구동된다. 헤드 어셈블리(50)는 각 아암(104)의 팁 단부에 탑재된다. 스페이서(도시되지 않음)는 도 2(a) 에서의 X2 방향을 따라 서스펜션(51)의 기저부에 고정되고, 아암(104)에 고정된다. 디스크(102)가 회전하고 액츄에이터(103)가 구동되어 아암을 정방향 및 역방향으로 회전시킬 때, 헤드 어셈블리(50)는 소정의 트랙(track)에 액세스하도록 디스크(103)의 방사 방향으로 이동하여, 소정의 트랙에 대하여 정보를 기록 및/또는 판독한다.
폴리파라크실리렌 막(110)은 주칩 본체(81)의 상면(81b)과 측면(81c)의 전부 를 덮는다. 따라서, 실리콘 입자 또는 분말이 이물질로서 주칩 본체(81)로부터 분리되는 것이 방지된다. 그 결과, 헤드 크래쉬(crash)가 발생하기 어렵다는 점에서 디스크 유닛(100)의 신뢰성이 종래 기술에 비하여 크게 향상된다.
또한, 하부 충전물(85)의 주변 측면(85a)이 폴리파라크실리렌 막(110)으로 덮인다. 따라서, 이물질이 하부 충전물(85)의 주변 측면(85a)으로부터 발생되는 것을 방지할 수 있다. 그러므로, 베어 헤드 IC 칩(80)만이 폴리파라크실리렌 막(110)으로 덮이는 경우에 비하여, 이물질이 발생하기 어려우므로 헤드 크래쉬가 발생하기 어렵다는 점에서 디스크 유닛(100)은 상당히 향상된 신뢰성을 갖는다.
다음에, 도 6(a) 및 도 6(b) 를 참조하여 하부 충전물(85)의 주변 측면(85a)과 주칩 본체(81)를 덮도록 폴리파라크실리렌 막(110)을 형성하는 방법을 설명한다. 도 6(a) 는 폴리파라크실리렌 막(110)을 형성하기 위한 장치를 도시하는 도면이고, 도 6(b) 는 도 6(a) 에 도시된 확대부 E 를 도시하는 단면도이다.
도 6(a) 에 도시된 바와 같이, 폴리파라크실리렌 막(110)은 CVD에 의해 형성된다. 채용된 CVD는, 고온에서 금속 할로겐 화합물 등의 열분해 또는 수소 환원에 의해 대상물 표면에 금속, 합금 및 탄화물과 같은 금속 화합물로 이루어진 막을 형성한다.
CVD 장치(120)는 도 6(a) 에 도시된 바와 같이 연속적으로 배열된 기화 챔버(121), 열분해 챔버(122) 및 진공증착 챔버(123)를 구비한다. 진공 펌프(124)가 진공증착 챔버(123)에 연결되어 있다. 폴리파라크실리렌(125)이 원료로서 기화 챔버(121)에 공급된다.
반완성 헤드 어셈블리(50X)가 진공증착 챔버(123) 내의 테이블(123a) 상에 놓인다. 이러한 반완성 헤드 어셈블리(50X)는 헤드 슬라이더(70) 및 서스펜션 (51) 상에 탑재된 헤드 IC 칩(80)을 갖고, 도 6(b) 에 도시된 바와 같이, 이 상태에서 헤드 IC 칩(80)에 대응하는 부분을 제외한 반완성 헤드 어셈블리(50X)의 부분이 마스크(130)에 의해 가려진다.
기화 챔버(121) 내에서 기화되는 폴리파라크실리렌 입자(126)는 진공 펌프(124)에 의해 흡입되고, 폴리파라크실리렌 입자(126)의 열분해가 발생하여 라디칼 단체(127)를 형성하는 열분해 챔버(122)에 도달한다. 라디칼 단체(127)는 진공증착 챔버(123)로 이동하여 반완성 헤드 어셈블리(50X)의 표면에 증착되어 폴리파라크실리렌 막(110)을 형성한다.
최종적으로, 반완성 헤드 어셈블리(50X)가 진공증착 챔버(123)로부터 제거되고, 마스크(130)가 제거되어 도 2(a) 에 도시된 헤드 어셈블리가 완성된다. 이렇게 완성된 헤드 어셈블리(50)는 하부 충전물(85)의 주변 측면(85a)뿐만 아니라 주칩 본체(81)의 상면(81b) 및 측면(81c)의 전부를 덮는 폴리파라크실리렌 막(110)을 갖는다.
[제 2 실시예]
도 7(a) 는 본 발명에 따른 헤드 어셈블리의 제 2 실시예를 도시하는 사시도이고, 도 7(b) 는 도 7(a) 에 도시된 헤드 어셈블리의 확대부 F 를 도시하는 단면도이다.
도 7(a) 에 도시된 헤드 어셈블리(50A)의 구성은, 폴리파라크실리렌 막(110) 을 제외하고는, 기본적으로 도 2(a) 에 도시된 헤드 어셈블리(50)와 동일하다. 도 7(a) 및 도 7(b) 에서, 도 2(a) 및 도 2(d) 에서 대응하는 부분과 동일한 부분들은 동일한 참조번호를 붙이고 그 설명을 생략한다.
도 7(b) 에서 확대된 크기로 도시된 바와 같이, 본 실시예의 폴리파라크실리렌 막(110)은 주칩 본체(81)의 상면(81b), 측면(81c)의 전부, 하면(81a) 및 Au 범프(84)의 주변부를 덮는다.
특히, 주칩 본체(81)의 측면(81c) 전부와 상면(81b)이 폴리파라크실리렌 막(110)으로 덮이기 때문에, 실리콘 입자가 베어 헤드 IC 칩(80A)으로부터 분리되는 것이 방지되어 이물질이나 분말의 발생을 방지할 수 있다.
도 8(a) 및 도 8(b) 는 제 2 실시예에서 제 1 구조를 갖는 헤드 IC 칩(80A)의 탑재를 설명하기 위한 단면도이다. 이 경우에, 서스펜션(51) 상에 헤드 IC 칩(80A)을 탑재하기에 앞서 헤드 IC 칩(80A)에 대하여 폴리파라크실리렌 막(110)이 형성된다. 폴리파라크실리렌 막(110)은 도 6(a) 에 도시된 진공증착 챔버(123)에 헤드 IC 칩(80A)을 수용함으로써 형성된다. 폴리파라크실리렌 막(110)으로 덮인 헤드 IC 칩(80A)은 도 8(b) 에 도시된 바와 같이 서스펜션(51)에 탑재되고 초음파에 의해 그 위에 본딩된다. Au 범프(84)의 팁 단부에서의 폴리파라크실리렌 막(110)이 부분은 초음파 본딩에 의해 초래된 전술한 러빙(rubbing)에 의해 제거되고, Au 막(61)과 Au 범프(84)의 초음파 본딩이 정상적으로 수행될 수 있다.
다음에, 도 8(a) 및 도 8(b) 에 도시된 헤드 IC 칩(80A)을 제조하는 다양한 방법을 설명한다.
이하에서 기재되는 방법에 있어서, 웨이퍼 절단 후의 각 칩 조각에 대하여 입자 분산방지막을 형성하기보다는 웨이퍼가 개별 조각, 즉 칩으로 절단되기 전에, 이물질의 분산을 방지하는 입자 분산방지막이 스테이지에서 웨이퍼에 대하여 형성된다.
도 9(a) 내지 도 9(e) 는 헤드 IC 칩(80A)을 제조하는 제 1 방법을 설명하기 위한 단면도이다.
도 9(a) 에서, 웨이퍼 구조물(160)은 웨이퍼(161) 및 복수의 Au 범프(84)로 이루어져 있다. 많은 수의 집적회로(82)가 웨이퍼(161)의 하면(161a) 상에 어레이 형태로 형성되어 있다. 또한, 많은 수의 범프(84)가 웨이퍼(161)의 하면(161a)에 형성된 대응하는 전극(83) 상에 형성되어 있다.
우선, 제 1 CVD 공정이 수행된다. 도 9(a) 에 도시된 바와 같이, 웨이퍼 구조물(160)이 범프(84)를 가진 상기 하면(161a)이 아래로 향한 채 트레이(170) 상에 놓이고, 이 상태에서 CVD 가 수행된다. 그 결과, 도 9(b) 에 도시된 바와 같이, 웨이퍼(161)의 상면(161b)과 하면(161a) 및 각 범프(84)의 표면상에 폴리파라크실리렌 막(110)이 형성된다.
다음에, 웨이퍼 구조물(161)의 상면에 필름(171)이 본딩되고, 웨이퍼 구조물(161)은 도 9(c) 에 도시된 바와 같이 위쪽이 아래로 향하도록 회전한다. 웨이퍼 구조물(161)은 절단 테이블(172)에 놓이게 되고 고속으로 회전하는 절단 톱(173)에 의해 복수의 칩으로 절단된다. 도 9(d) 는 이러한 절단 후의 상태에 있는 웨이퍼 구조물(161)을 도시한다. 도 9(d) 에서, 절단 홈(163)은 절단에 의해 형성되는 홈을 나타낸다. 필름(171)이 반정도 절단된 상태로 남아 있도록 절단이 수행되어 절단된 칩(162)이 조각으로 분리되어 있지는 않게 된다. 환언하면, 칩(162)들은 필름(171) 상에 정렬된 상태로 유지되어 있다.
그 다음에, 제 2 CVD가 수행된다. 즉, CVD 가 다시 수행된다. 제 2 CVD는 주로 칩(162)의 측면(162a) 전체에 폴리파라크실리렌 막(110)을 형성하도록 수행된다. 이러한 제 2 CVD의 결과, 도 9(e) 에 도시된 바와 같이 각 칩(162)의 측면(162a) 전체 상에 폴리파라크실리렌 막(110a)이 효과적으로 형성되어 이미 형성된 폴리파라크실리렌 막(110)을 중첩한다.
그러므로, 헤드 IC 칩 그룹(165)이 제조된다. 이러한 헤드 IC 칩 그룹(165)에서, 도 8(a) 및 도 8(b) 에 도시된 많은 수의 헤드 IC 칩(80A)이 어레이 형태로 배열되어 필름(171) 상에 본딩되어 있다. 이러한 헤드 IC 칩 그룹(165)은, 예컨대 이송될 반송 트레이 상에 놓임으로써, 다음 제조 공정으로 공급된다.
제 1 방법의 효과는 다음과 같이 요약될 수 있다. 즉, 증착에 의해 폴리파라크실리렌 막(110)을 적층하는 공정은 웨이퍼가 개별 칩으로 절단되기 전의 상태에서 수행되고, 이 때문에 많은 수의 칩에 대하여 폴리파라크실리렌 막이 동시에 형성될 수 있다. 웨이퍼가 개별 칩으로 절단된 후에 개별 칩 각각에 대하여 폴리파라크실리렌 막을 형성하는 경우에 비하여, 제 1 방법은 상당히 우수한 생산성으로 도 8(a) 및 도 8(b) 에 도시된 헤드 IC 칩(80A)을 제조할 수 있다.
도 10(a) 내지 도 10(g) 는 헤드 IC 칩(80A)을 제조하는 제 2 방법을 설명하기 위한 단면도이다. 도 10(a) 내지 도 10(d) 에 도시된 공정은 전술한 도 9(a) 내지 도 9(d)와 동일하다.
도 10(d) 에 도시된 공정 후에, 도 10(d) 에 도시된 절단 공정에 의해 발생되었을 수도 있는 파손되거나 박리된 막 부분(164)을 제거하기 위하여 도 10(e) 또는 도 10(f) 에 도시된 공정이 수행된다.
도 10(e) 에서, 절단 공정 후에 절단 홈(163)의 에지(edge) 상에 레이저빔(174)이 조사되고, 에지를 따라 주사된다. 따라서, 파손되거나 박리된 막 부분(164) 상에 레이저빔(174)이 조사된다. 그 결과, 파손되거나 박리된 막 부분(164)이 레이저빔(164)에 의해 가열되고 용융되며, 파손되거나 박리된 막 부분이 제거된다.
한편, 도 10(f) 에서, 파손되거나 박리된 막 부분(164)을 화학적으로 제거하기 위하여 웨이퍼가 염산에 담가진다. 파손되거나 박리된 막 부분(164)만이 제거되도록 담그는 시간이 제어된다. 파손되거나 박리된 막 부분(164)을 제거한 후에, 웨이퍼가 세정되어 웨이퍼에 남아 있는 염산을 제거한다.
다음에, 도 10(e) 또는 도 10(f) 에 도시된 공정 후에, 도 9(e) 를 참조하여 전술한 CVD와 유사하게 도 10(g) 에 도시된 바와 같이 제 2 CVD가 수행된다. 제 2 CVD의 결과, 폴리파라크실리렌 막(110a)이 도 10(e) 에 도시된 바와 같이 각 칩(162)의 전체 측면(162a) 상에 효과적으로 형성되어, 이미 형성된 폴리파라크실리렌 막(110)과 중첩한다. 그러므로, 많은 수의 헤드 IC 칩(80A)이 어레이 형태로 배열되어 필름(171) 상에 본딩된 헤드 IC 칩 그룹(165)이 제조된다.
이러한 제 2 방법은 전술한 제 1 방법과 동일한 효과를 얻을 수 있다. 또 한, 절단에 의해 발생되는 파손되거나 박리된 막 부분(164)이 이물질의 발생을 초래하지만, 파손되거나 박리된 막 부분(164)은 제 2 방법에 따라 효과적으로 제거된다. 이 때문에, 폴리파라크실리렌 막(110 및 110a)이 고품질로 형성되어, 헤드 IC 칩(80A)으로부터 이물질의 발생을 적극 방지할 수 있다.
도 11(a) 내지 도 11(f) 는 헤드 IC 칩(80A)을 제조하는 제 3 방법을 설명하기 위한 단면도이다. 도 11(a) 및 도 11(b) 에 도시된 공정은 전술한 도 9(a) 및 도 9(b) 의 공정과 동일하다.
도 11(b) 에 도시된 공정 후에, 도 11(c) 에 도시된 바와 같이 웨이퍼(161)의 표면(161a 및 161b)에 각각 레이저빔(180 및 181)이 조사되어 전술한 절단용 톱(173)의 절단 경로와 유사한 경로를 따라 어레이 형태로 웨이퍼(161)를 주사한다. 따라서, 폴리파라크실리렌 막(110)의 일부(166)가 레이저 빔(180 및 181)에 의해 가열되어 용융됨으로써 소정 폭(W1)만큼 제거된다. 폴리파라크실리렌 막(110)이 제거된 부분(166)의 폭(W1)은 나중에 형성되는 절단 홈(163)의 폭(W2) 양측에 대하여 폭(W3)만큼 넓다. 폴리파라크실리렌 막(110)을 가열하고 용융함으로써 부분(166)이 제거되기 때문에, 폴리파라크실리렌 막(110)의 파손되거나 박리된 막 부분들이 조금도 발생되지 않는다.
다음에, 도 11(d) 에 도시된 바와 같이, 웨이퍼(161)가 어레이 형태로 절단용 톱(173)에 의해 절단되어 도 11(e) 에 도시된 바와 같은 복수의 칩(162)을 형성한다. 폴리파라크실리렌 막(110)이 형성되지 않는 부분을 중첩하지 않도록, 폴리파라크실리렌 막(110)이 제거된 부분(166)의 중앙에 절단 홈(163)이 형성된다. 환 언하면, 도 11(e) 에 도시된 바와 같이, 폴리파라크실리렌 막(110)의 에지가 폭(W2)을 갖는 절단 홈(163)의 양측에 대하여 폭(W3)만큼 물러난다. 따라서, 폴리파라크실리렌 막(110)은 절단용 톱(173)에 의해 절단되지 않으며, 폴리파라크실리렌 막(110)의 파손되거나 박리된 막 부분이 절단에 의해 전혀 생기지 않는다.
그 후에, 도 9(e) 를 참조하여 전술한 CVD와 유사하게 도 11(f) 에 도시된 바와 같이 제 2 CVD가 수행된다. 이러한 제 2 CVD의 결과, 도 11(f) 에 도시된 바와 같이 각 칩(162)의 측면(162a) 전체에 폴리파라크실리렌 막(110a)이 효과적으로 형성되어 이미 형성된 폴리파라크실리렌 막(110)과 중첩한다. 그러므로, 도 8(a) 및 도 8(b) 에 도시된 많은 수의 헤드 IC 칩(80A)들이 어레이 형태로 배열되고 필름(171) 상에 본딩된 헤드 IC 칩 그룹(165)이 제조된다.
이 제 3 방법에 따르면, 전술한 제 1 및 제 2 방법과 동일한 효과를 얻을 수 있다.
도 12(a) 내지 도 12(f) 는 헤드 IC 칩(80A)을 제조하는 제 4 방법을 설명하기 위한 단면도이다.
도 12(a) 에 도시된 바와 같이, 폭(W1)을 갖는 마스크(190 및 191)가 웨이퍼(161)의 표면(161a 및 161b) 상에 어레이 형태로 각각 형성된다. 이 상태에서 제 1 CVD가 수행되어 도 12(b) 에 도시된 바와 같이 폴리파라크실리렌 막(110)을 형성한다. 폴리파라크실리렌 막(110)은 웨이퍼(161)의 상면 및 하면(161b 및 161a), 마스크(190 및 191) 및 각 범프(84)의 표면에 형성된다.
다음에, 마스크(190 및 191)가 제거된다. 따라서, 도 12(c) 에 도시된 바와 같이 폴리파라크실리렌 막(110)의 일부가 폭(W1)만큼 제거된다. 폴리파라크실리렌 막(110)의 어떠한 파손되거나 박리된 부분들도 생기지 않는다.
그 후에, 도 12(d), 도 12(e) 및 도 12(f) 에 도시된 공정들이 도 11(d), 도 11(e) 및 도 11(f) 를 참조하여 전술한 공정들과 유사하게 수행되어, 웨이퍼(161)를 절단하고 제 2 CVD 를 수행한다. 그 결과, 도 8(a) 및 도 8(b) 에 도시된 많은 수의 헤드 IC 칩(80A)이 어레이 형태로 배열되고 필름(171) 상에 본딩된 헤드 IC 칩 그룹(165)이 도 12(f) 에 도시된 바와 같이 제조된다.
이러한 제 4 방법에 따르면, 전술한 제 1 및 제 2 방법과 동일한 효과를 얻을 수 있다.
다음으로, 도 7(b) 에 도시된 헤드 어셈블리(50A)의 베어 주칩 본체(81)를 덮는 막을 형성하는 또다른 방법을 설명한다.
이 방법에 따르면, 주칩 본체(81)를 덮는 막은 코팅(coating) 공정에 의해 형성된다. 최근에 하드 디스크 유닛의 두께가 상당히 감소되어 왔기 때문에, 서스펜션(51)으로부터의 헤드 IC 칩(80A)의 돌출 높이는 제한된다. 이 때문에, 주칩 본체(81)를 덮는 막의 두께는 예컨대 50㎛ 이하이어야 한다. 따라서, 코팅 공정에 의해 주칩 본체(81)를 덮는 막을 형성하는 방법은 헤드 IC 칩(80A)의 전술한 높이 제한을 충족시키는데 특히 적합하다.
또한, 코팅 공정에 의해 주칩 본체(81)를 덮는 막을 형성하는 방법을 채용함으로써, 칩 탑재 공정, 하부 충전물 형성 공정 및 코팅 공정을 순서대로 수행함으로써 헤드 어셈블리(50A)가 형성될 수 있다.
도 13 은 막 형성 장치를 도시하는 도면이다. 도 13 에 도시된 막 형성 장치(200)는 스테이지(201), 스테이지(201)에 서 있는 폴(202)을 따라 방향(Z1 및 Z2)으로 이동 가능한 승강 기구(203), 아암(204)에 일체로 탑재된 노즐(206) 및 레이저 변위 측정유닛(205), 자외선 조사 유닛(210), 승강 기구(203)와 레이저 변위 측정유닛(205)에 접속된 위치 제어기(207), 노즐(206)에 접속된 펌프(208), 및 막 형성장치(200)의 동작을 제어하는 제어 회로(209)를 구비한다.
막 형성장치(200)의 막 형성공정은 도 14(a) 내지 도 14(c) 및 도 15(a) 와 도 15(B) 에 도시된 바와 같이 수행된다.
우선, 도 14(a) 에 도시된 어셈블리(220)가 마련된다. 이 어셈블리(220)에서, 하면(81a)의 범프(84)를 사용하여 주칩 본체(81)가 서스펜션(51) 상에 탑재되고, 하부 충전물(85)이 주칩 본체(81)의 하면 쪽 갭을 채운다. 범프(84)는 막으로 덮이지 않고, 따라서 주칩 본체(81) 상의 범프(84)와 서스펜션(51) 상의 전극(58)이 개재된 층 부분에 의해 간섭받지 않으면서 충분하게 본딩된다. 환언하면, 범프(84) 및 전극(58)은 높은 신뢰성으로 본딩된다.
어셈블리(220)는 도 14(a) 에 도시된 바와 같이 막 형성장치(200)의 스테이지(201) 상에 놓이고, 레이저 변위 측정유닛(205)을 사용하여 노즐(206)의 팁 단부와 주칩 본체(81)의 상면 사이의 거리를 측정한다.
다음에, 도 14(b) 에 도시된 바와 같이, 소정 량의 아크릴 자외선경화 수지(221)를 노즐(206)로부터 주칩 본체(81)의 상면으로 공급한다. 이 아크릴 자외선경화 수지(221)는 자외선이 조사되면 경화된다. 수지(221)의 소정 량은 대략 주 칩 본체(81)를 덮는데 최종적으로 필요한 수지(221)의 양보다 많다. 수지(221)는, 그 표면 장력이 실리콘 주칩 본체(81)에 대한 습윤성보다 작다는 특성을 갖는다.
도 14(c) 에 도시된 바와 같이, 주칩 본체(81)의 상면에 더 가깝게 노즐(206)이 이동하고, 주칩 본체(81)의 상면에 수지(221)를 퍼지게 하여 주칩 본체(81)의 주변 표면 상에 수지(221)를 부착시킬 수 있도록 노즐(106)이 대략 수평방향으로 이동한다. 이 상태에서, 주칩 본체(81)의 상면 상의 수지(221)는 표면 장력으로 인하여 중앙부에 만곡부(bulge)(222)를 갖고, 수지(221)의 두께는 아직 제어되지 않았다.
그리고 나서, 도 15(a) 에 도시된 바와 같이, 주칩 본체(81)의 상면의 중앙부로 노즐(206)이 이동하고, 노즐(206)의 팁 단부와 주칩 본체(81)의 상면 사이의 거리(a)가 50㎛로 되도록 노즐(206)의 높이가 제어된다. 이 거리(a)는 레이저 변위 측정유닛(205)을 사용하여 초기에 얻어진 거리의 측정값을 기준으로 설정된다. 그 후에 과도한 수지(221)를 흡입하여 제거하도록 펌프(208)가 구동된다.
노즐(206)의 흡입력은 실리콘 주칩 본체(81)에 대한 수지(221)의 습윤성보다 작도록 설정된다. 이런 식으로 흡입력과 습윤성의 관계를 설정함으로써, 주칩 본체(81)의 상면이 노출되는 것을 방지할 수 있고, 주칩 본체(81)의 상면에 대략 50㎛의 두께를 갖는 수지막(223)을 양호하게 형성할 수 있다.
최종적으로, 도 15(b) 에 도시된 바와 같이, 자외선 조사유닛(210)이 자외선을 수지막(223) 상에 조사하여 수지막(223)을 경화시킨다. 그 결과, 주칩 본체(81)의 상면 및 주변 측면이 대략 50㎛의 두께를 갖는 경화된 수지로 덮인다.
표면 장력이 습윤성보다 크면, 수지(221)는 물방울과 같은 방울을 형성하여 수지(221)를 퍼지게 하기 극히 어려워진다. 또한, 흡입력이 습윤성보다 크면, 일단 젖은 주칩 본체(81)의 상면이 부분적으로 노출되어 원하는 커버리지를 얻을 수 없다.
그러므로, 경화된 수지막(224)은 다음의 단계에 의해 주칩 본체(81)에 형성된다.
1) 대략 50㎛의 두께(t)를 갖는 경화된 수지막(224)을 형성하는데 필요한 양보다 많은 양의 수지(221)를 공급하는 단계;
2) 표면 장력이 주칩 본체(81)에 대한 습윤성보다 작도록 수지(221)의 형태나 종류를 설정하는 단계;
3) 펌프(208)의 흡입력이 주칩 본체(81)에 대한 습윤성보다 작도록 수지(221)의 형태나 종류 및 펌프(208)의 흡입력을 설정하는 단계;
4) 주칩 본체(81) 상의 과도한 수지(221)를 흡입하여 제거할 때 노즐(206)의 높이를 제어함으로써 경화된 수지막(224)의 두께(t)를 제어하는 단계.
물론, 아크릴 자외선경화 수지(221) 대신에 열경화성 에폭시수지와 같은 다른 수지를 사용할 수 있다. 이 경우에, 열경화성 에폭시수지는 도 15(b) 에서 자외선을 조사하는 대신에 열을 가함으로써 경화된다.
제 2 실시예에서, 도 8(a) 및 도 8(b) 에 도시된 헤드 IC 칩(80A) 대신에 수정된 제 1 구조를 갖는 도 16 에 도시된 헤드 IC 칩(80B)을 서스펜션(51) 상에 탑재할 수 있다. 도 16 에 도시된 헤드 IC 칩(80B)은 범프(84)의 팁 단부(140) 상에 어떠한 폴리파라크실리렌 막(110)도 형성하고 있지 않으므로 범프(84)의 팁 단부가 노출되어 있다.
초음파 본딩에 의해 이러한 헤드 IC 칩(80B)을 서스펜션(51) 상에 탑재할 때, 헤드 IC 칩(80A)의 경우에서와 같이 폴리파라크실리렌 막(110)을 파괴하여 제거할 필요가 없다. 따라서, 헤드 IC 칩(80B)의 서스펜션(51)으로의 초음파 본딩이 헤드 IC 칩(80A)에 비하여 더 양호하게 이루어진다.
헤드 IC 칩(80B)은, 도 17(a) 내지 도 17(d) 에 도시된 제 1 방법, 도 18(a) 내지 도 18(d) 에 도시된 제 2 방법, 도 19(a) 내지 도 19(d) 에 도시된 제 3 방법, 도 20(a) 내지 도 20(d) 에 도시된 제 4 방법, 도 21(a) 내지 도 21(d) 에 도시된 제 5 방법, 도 22(a) 내지 도 22(d) 에 도시된 제 6 방법, 또는 도 23(a) 및 도 23(b) 에 도시된 제 7 방법에 의해 제조될 수도 있다.
도 17(a) 내지 도 17(d) 에 도시된 제 1 방법은 쉽게 침하(沈下)되는 연질 시트(soft sheet)(150)를 사용한다. 먼저, 도 17(a) 및 도 17(b) 에 도시된 바와 같이, 헤드 IC 칩(80)을 연질 시트(150) 상에 놓고 눌러서, 연질 시트(150)를 변형시키고 범프(84)의 팁 단부를 연질 시트(150)로 침하하게 한다. 그 결과, 범프(84)의 팁 단부는 연질 시트(150)에 의해 마스킹(masking)된다. 이 상태에서, 도 17(b) 에 도시된 구조체가 도 6(a) 에 도시된 진공증착 챔버(123) 내에 수용되어 도 17(c) 에 도시된 바와 같이 증착에 의해 폴리파라크실리렌 막(110)을 형성한다. 헤드 IC 칩(80)이 도 17(d) 에 도시된 바와 같이 연질 시트(150)로부터 제거되면, 헤드 IC 칩(80B)이 얻어진다.
도 18(a) 내지 도 18(d) 에 도시된 제 2 방법은 주칩 본체(151) 상에 코팅된 접착제로 이루어진 접착층(152)을 갖는 시트(153)를 사용한다. 우선, 도 18(a) 및 도 18(b) 에 도시된 바와 같이 헤드 IC 칩(80)을 시트(153) 상에 놓고 눌러서 범프(84)의 팁 단부가 시트(153) 내로 침하하게 한다. 그 결과, 범프(84)의 팁 단부가 시트(153)에 의해 마스킹된다. 이 상태에서, 도 18(b) 에 도시된 구조체가 도 6(a) 에 도시된 진공증착 챔버(123) 내에 수용되어, 도 18(c) 에 도시된 바와 같이 증착에 의해 폴리파라크실리렌 막(110)을 형성한다. 헤드 IC 칩(80)이 도 18(d) 에 도시된 바와 같이 연질 시트(153)로부터 제거되면, 헤드 IC 칩(80B)이 얻어진다.
도 19(a) 내지 도 19(d) 에 도시된 제 3 방법은 리세스(recess)(241)를 갖는 팰릿(pallet)(240)을 사용한다. 리세스(241)의 크기는 헤드 IC 칩(80)의 크기 보다 10 내지 50㎛만큼 더 커서, 헤드 IC 칩(80)의 대략 절반이 리세스(241) 내에 수용될 수 있다.
우선, 도 19(a) 및 도 19(b) 에 도시된 바와 같이, 헤드 IC 칩(80)은 팰릿(240)의 리세스(241) 내에 페이스다운 방식으로 수용된다. 헤드 IC 칩(80)의 높이 방향으로, 헤드 IC 칩(880)의 대략 절반이 리세스(241) 내에 수용된다. 또한, 리세스(241)의 내벽과 헤드 IC 칩(80)의 주변 측면 사이의 갭(g)은 대략 10 내지 50㎛이다.
다음에, 도 19(c) 에 도시된 바와 같이 CVD가 수행되어 폴리파라크실리렌 막(110)을 형성한다. 헤드 IC 칩(80)의 주변 측면과 리세스(241)의 내벽 사이의 갭(g)은 10 내지 50㎛로 극히 작으므로, 도 6(a) 에 도시된 라디칼 단체(127)는 쉽게 리세스(241) 안으로 들어갈 수 없다. 이 때문에, 폴리파라크실리렌 막(110)은 주칩 본체(81)의 노출된 상면 및 주변 측면 상에 2㎛의 바람직한 두께로 형성되고, 리세스(241) 내에 위치한 범프(84)의 표면 상에 형성된 폴리파라크실리렌 막(110)의 두께는 2㎛의 폴리파라크실리렌 막(110)보다 대략 30% 더 얇은 1.4㎛로 억제된다. 도 19(d) 에 도시된 바와 같이, 팰릿(240)의 리세스(241)로부터 헤드 IC 칩(80)을 제거함으로써 헤드 IC 칩(80B)이 얻어진다.
헤드 어셈블리(50A)의 서스펜션(51) 상에 탑재된 헤드 IC 칩이 범프(84)의 표면 상에 형성된 2㎛의 폴리파라크실리렌 막을 갖는 범프(84)를 갖는 경우에 대하여 범프당 전단력(shear force)은 25g이었다. 한편, 1.4㎛의 폴리파라크실리렌 막(110b)이 범프(84)의 표면 상에 형성되고 헤드 IC 칩(80B)이 본 실시예에서와 같이 헤드 어셈블리(50A)의 서스펜션(51) 상에 탑재되는 경우에, 범프당 전단력은 상기 경우에 비하여 60% 이상 향상된 40g이다.
도 20(a) 내지 도 20(d) 에 도시된 제 4 방법에 있어서, 눌려 뭉개지지 않은 뾰족한 부분(84a)을 갖는 범프(84)를 갖는 헤드 IC 칩(80)이 도 20(a) 에 도시된 바와 같이 마련된다. 이러한 헤드 IC 칩(80)은 유리판(250) 상에 페이스다운 방식으로 놓인다. 이 상태에서 CVD가 수행되어 도 20(b) 도시된 바와 같이 폴리파라크실리렌 막(110)을 형성한다. 그 다음에, 도 20(c) 에 도시된 바와 같이 프레싱 기구의 램(ram)(251)에 의해 헤드 IC 칩(80)이 유리판(250)에 대하여 눌려진다. 유리판(250)에 대하여 헤드 IC 칩(80)을 누름으로써, 범프(84)의 뾰족한 부분(84a)이 뭉개져서 높이가 맞춰지고, 이로써 범프(84)의 뾰족한 부분(84a) 상에 형성된 폴리파라크실리렌 막(110) 부분을 붕괴시킨다.
유리판(250)으로부터 헤드 IC 칩(80)을 제거하면, 도 20(d) 에 도시된 바와 같은 헤드 IC 칩(80B) 이 얻어진다. 이러한 헤드 IC 칩(80B)에서, 주칩 본체(81)와 범프(84)는 폴리파라크실리렌 막(110)으로 덮이고, 범프의 평평해진 팁 단부(84b)는 폴리파라크실리렌 막(110)으로 덮이지 않으며, 범프 재료가 그 팁 부분(84b)에서 노출된다.
물론, 제 1 CVD가 수행되어 최종적으로 얻어지는 원하는 두께 보다 작은 두께로 폴리파라크실리렌 막(110)을 형성할 수 있고, 범프(84)의 뾰족한 부분을 평탄하게 한 후에 제 2 CVD를 수행하여 폴리파라크실리렌 막(110)을 원하는 두께로 형성할 수도 있다.
도 21(a) 내지 도 21(d) 에 도시된 제 5 방법에서, 몰드 이형제(261)가 코팅된 도 21(a) 에 도시된 스테이지(260)가 마련된다. 본 실시예에서, 이형제(261)로서 과플루오르폴리에테르 오일(perfluoropolyether oil)이 사용된다. 과플루오르폴리에테르 오일은 도 6(a) 에 도시된 진공증착 챔버(123) 내에서 사용될 수 있는 폴리머 플루오르 오일의 일종이다. 헤드 IC 칩(80)이 스테이지(260) 상에 페이스다운 방식으로 놓이고, 스테이지(260)로부터 분리되어, 몰드 이형제막(261a)이 범프(84)의 팁 단부의 표면으로 전이된다.
다음에, 도 21(b) 에 도시된 바와 같이, 헤드 IC 칩(80)이 페이스다운 방식으로 스테이지(262) 상에 놓이고, CVD가 수행되어 폴리파라크실리렌 막(110)을 형 성한다. 범프(84)의 팁 단부에서, 몰드 이형제막(261a) 상으로 폴리파라크실리렌 막(110)이 형성되고, 몰드 이형제막(261a)상의 폴리파라크실리렌 막(110)의 접착강도가 약해져서 몰드 이형제막(261a) 상의 폴리파라크실리렌 막(110)이 접착 테이프를 사용하여 쉽게 제거된다.
도 21(c) 에 도시된 바와 같이, 주칩 본체(81)를 접착 테이프(263) 상에 접착시킴으로써 헤드 IC 칩(80)이 유지되고 또다른 접착 테이프(264) 상에 범프(84)의 팁 단부를 접착시킨다.
최종적으로, 도 21(d) 에 도시된 바와 같이 접착 테이프(264)를 박리하여 제거한다. 그 결과, 범프(84)의 팁 단부상의 폴리파라크실리렌 막(110)이 몰드 이형제막(261a)과 함께 제거되어, 범프(84)의 팁 단부를 노출시킨다. 따라서, 헤드 IC 칩(80B)이 얻어진다.
도 22(a) 내지 도 22(d)에 도시된 제 6 방법에서, 로진(rosin) 오일과 같은 고체 수지가 이소프로필 알콜과 같은 용매에 용해되고 도 22(a) 에 도시된 바와 같이 로진오일 코팅으로서 스테이지(270) 상에 코팅된다. 나중에 기재되는 바와 같이, 로진 오일층(271)은 세정에 의해 제거될 수 있다. 헤드 IC 칩(80)이 스테이지(270) 상에 페이스다운 방식으로 놓이고, 그 다음에 스테이지(270)로부터 분리되어, 로진 오일층(271a)이 범프(84)의 팁 단부로 전이된다.
다음에, 헤드 IC 칩(80)이 도 22(b) 에 도시된 바와 같이 스테이지(272) 상에 페이스다운 방식으로 놓이고 CVD가 수행되어 폴리파라크실리렌 막(110)을 형성한다.
도 22(c) 에 도시된 바와 같이 헤드 IC 칩(80)이 스테이지(272)로부터 제거될 때, 폴리파라크실리렌 막(110)이 범프(84)에서 로진 오일층(271a)을 덮는다. 또한, 범프(84)의 팁 단부에서 로진 오일층(271a)이 노출된다.
최종적으로, 헤드 IC 칩(80)이 페이스업 방식으로 위치되어 알콜에 의해 세정된다. 이러한 세정의 결과, 로진 오일층(271a)은 녹아서 도 22(d) 에 도시된 바와 같이 제거되고, 이에 따라 범프(84)의 팁 단부가 노출되게 된다. 그러므로, 헤드 IC 칩(80B)이 얻어진다.
도 23(a) 및 도 23(b) 에 도시된 제 7 방법에서, 도 23(a) 에 도시된 공정은 전술한 도 9(e) 에 도시된 공정 다음에 수행된다. 도 23(a) 에 도시된 바와 같이, 높이를 맞추는 유리판(280)이 헤드 IC 칩 그룹(165)의 범프(84)에 대하여 눌러진다. 따라서, 범프(84)의 뾰족한 부분(84a)이 뭉개져서 높이가 맞춰지고, 이에 따라 범프(84)의 뾰족한 부분(84a) 상에 형성된 폴리파라크실리렌 막(110) 부분을 제거할 수 있다.
높이를 맞추는 유리판(280)이 들어 올려지면, 도 23(b) 에 도시된 헤드 IC 칩 그룹(165)이 얻어진다. 헤드 IC 칩 그룹(1660) 상에 배열된 헤드 IC 칩 (80B) 각각에 있어서, 범프(84)의 팁 단부(84b)는 폴리파라크실리렌 막(110)으로 덮이지 않고, 범프 재료가 팁 단부(84b)에서 노출된다.
도 24(a) 내지 도 24(d) 는 헤드 어셈블리를 제조하는 또다른 방법을 설명하기 위한 단면도이다.
도 24(a) 및 도 24(b) 에 도시된 바와 같이, 헤드 IC 칩(80C)은 집적회 로(82) 및 실리콘 주칩 본체(81)의 하면에 형성된 Al 전극(83)을 구비하는 제 2 구조를 갖는다. 또한, 주칩 본체(81) 전체는 폴리파라크실리렌 막(110)으로 덮인다.
이 방법에 따르면, Au 범프(84a)가 주칩 본체(81) 대신에 서스펜션(51) 상에 형성된다. 도 24(c) 에 도시된 바와 같이, 범프(84a)가 서스펜션(51)의 대응하는 전극(58) 상에 형성된다. 각 범프(84A)는 뾰족한 부분(84Aa)을 갖는다.
도 24(d) 에 도시된 바와 같이, 초음파가 헤드 IC 칩(80C)에 인가되어 범프(84A)의 뾰족한 부분(84Aa)이 뭉개지고, 전극(83)이 대응하는 범프(84A)에 본딩된다. 이러한 초음파 본딩 공정중에, 전극(83)을 덮는 폴리파라크실리렌 막(110) 부분이 제거된다. 뾰족한 부분(84Aa)이 범프(84A)의 팁 단부에 형성되므로, 전극(83)을 덮는 폴리파라크실리렌 막(110) 부분이 더 효과적으로 제거된다.
제 2 실시예에서, 도 7(b) 에 도시된 헤드 IC 칩(80A) 대신에 제 3 구조를 갖는 도 25 에 도시된 헤드 IC 칩(80D)을 사용할 수 있다.
도 25 에 도시된 헤드 IC 칩(80D)에서, 주칩 본체(81)의 하면(81a)의 반대측인 상면(81b)에서의 폴리파라크실리렌 막(110) 부분이 제거된다. 환언하면, 주칩 본체(81)의 상면(81b)이 부분적으로 노출된다.
상면(81b)의 노출된 부분(145)은, 예컨대, 주칩 본체(81)의 전 표면 상에 폴리파라크실리렌 막(110)을 형성한 후에 노출될 상면(81b)의 부분에 대하여 플라즈마 공정을 수행함으로써 형성될 수도 있다.
헤드 IC 칩(80D)이 작동하여 열을 발생시키는 경우, 상면(81b)이 노출된 주칩 본체(81)의 노출부(145)를 통하여 주위 공기로 직접 열이 방출될 수 있다. 따 라서, 도 8(a) 에 도시된 헤드 IC 칩(80A)의 경우에서와 같이 폴리파라크실리렌 막(110)이 주칩 본체(81)의 전 표면 상에 형성되는 경우에 비하여, 향상된 열방출 특성을 달성할 수 있는데, 이는 특히 폴리파라크실리렌 막(110)이 일반적으로 열전도성이 좋지 않은 수지 물질로 이루어져 있기 때문이다.
전술한 바와 같이, 주로 주칩 본체(81)의 그 코너부에서의 크래킹(cracking)과 치핑(chipping)에 기인하여 이물질이 발생된다. 이 때문에, 주칩 본체(81)의 상면(81b)의 중앙부에는 폴리파라크실리렌 막(110)이 설치되지 않아도 이물질의 문제는 일어나지 않을 것이다. 또한, 주칩 본체(81)의 노출된 부분(145) 상에 극히 얇은 열방출막을 더 설치할 수 있다.
도 26(a) 내지 도 26(e) 는 도 25 에 도시된 헤드 IC 칩(80D)을 제조하는 방법을 설명하기 위한 단면도이다.
도 26(a) 및 도 26(b) 에 도시된 바와 같이, 필름(171)이 범프(84)가 형성된 표면의 반대측의 웨이퍼 구조물(160) 표면에 부착된다. 그리고 나서, 도 26(c) 에 도시된 바와 같이, 범프(84)가 위를 향하도록 웨이퍼 구조물(160)이 절단용 테이블(172) 위에 놓인다. 고속으로 회전하는 절단용 톱(173)을 사용하여 웨이퍼(161)를 어레이 형태의 복수의 칩으로 절단한다. 절단된 칩(162) 각각은 어레이 형태로 필름(171) 상에 본딩된 채 남아 있다.
다음에, CVD 장치에 설치된 필름 흡입 유닛(290) 상에 절단된 웨이퍼(161)가 고정되고, 도 26(d) 에 도시된 바와 같이 펌프(291)의 동작에 의해 필름(171)이 흡입된다. 필름 흡입 유닛(290)은 지지판 부재(292)를 갖는다. 이 지지판 부 재(292)는 복수의 흡입 홀(292a) 및 원주형 지지부(292b)를 구비한다. 각각의 원주형 지지부(292b)는 어레이 형태로 배열된 복수의 칩(162)의 대응하는 하나의 중앙부를 지지한다.
펌프(291)가 동작할 때, 원주형 지지부(292b)에 의해 지지된 부분들 사이의 필름(171)의 각 부분이 도 26(d)에 도시된 바와 같이 칩(162)으로부터 분리된다. 환언하면, 위에서 봤을 때, 칩(162)의 직사각형 표면(162b)의 중앙부 상에 본딩되어 유지되지만, 필름(171)은 직사각형 표면(162b)의 주변부로부터 분리된다. 그 결과, 직사각형 표면(162b)의 주변부에 공간들(293)이 형성되고, 이 공간들(293)은 절단 홈(163)과 소통되어 있다.
도 26(d) 에 도시된 상태에서 CVD가 수행된다. 가스가 절단 홈(163)을 통과하여 공간(293)에 도달하여, 폴리파라크실리렌 막(110)이 도 26(e) 에 도시된 바와 같이 형성된다. 칩(162)의 직사각형 표면(162b)에 대하여, 공간(193)에 대응하는 주변부에 폴리파라크실리렌 막(110)이 형성되지만, 필름(171)에 본딩된 중앙부에는 형성되지 않는다. 그러므로, 도 25 에 도시된 헤드 IC 칩(80d)이 제조된다.
제 2 실시예에서는 또한, 도 7(b) 에 도시된 헤드 IC 칩(80A) 대신에 제 4 구조를 갖는 도 27 에 도시된 헤드 IC 칩(80E)을 사용할 수 있다.
도 27 에 도시된 헤드 IC 칩(80E)에서, 폴리파라크실리렌 막(110)이 주칩 본체(81)의 상면(81b) 및 주변 측면(81c) 상에 형성되지만, 범프(84)의 표면과 하면(81a) 상에는 형성되지 않는다.
도 28(a) 내지 도 28(e) 는 도 27 에 도시된 헤드 IC 칩(80E)을 제조하는 방 법을 설명하기 위한 도면이다.
도 28(a) 및 도 28(b) 에 도시된 바와 같이, 범프(84)가 형성된 웨이퍼 구조물(160)의 표면에 필름(300)이 부착된다. 필름(300)은, 범프(84)는 덮고 웨이퍼(161)가 절단용 톱에 의해 절단될 웨이퍼 구조물(160)의 부분(301)에는 부착되도록 파도 모양을 갖는다. 환언하면, 필름(300)은 절단 공정 후에 칩으로 될 웨이퍼의 각 부분을 전체적으로 덮고, 필름(300)이 웨이퍼 구조물(160)의 그러한 각 부분의 전체 주변부(301)에 부착된다. 저면도를 도시하는 도 28(b) 에 도시된 바와 같이, 절단 공정 후에 하나의 칩(162)이 될 웨이퍼 구조물(160)의 각 부분에는 필름(300)이 그 전체 주변부(301)에 부착된다. 또한, 필름(300)은 도 28(a) 에 도시된 바와 같이 또다른 평평한 필름(302)에 부착된다.
다음에, 절단용 톱을 사용하여 어레이 형태의 웨이퍼(161) 및 필름(300)을 절단하여, 도 28(c) 에 도시된 바와 같이 복수의 칩(162)을 얻는다. 절단된 칩(162)은 필름(302) 상에 본딩되어 남아 있다. 또한, 각 칩(162)의 하면(81a)이 필름(300)으로 덮인다.
도 28(c) 에 도시된 상태에서 CVD가 수행되고, 그 결과 도 28(d) 에 도시된 바와 같이 폴리파라크실리렌 막(110)이 형성된다. 폴리파라크실리렌 막(110)은 각 주칩 본체(81)의 상면(81b) 및 주변 측면(81c)을 덮지만, 도 27 에 도시된 바와 같이 하면(81a)을 덮지는 않는다.
최종적으로, 도 28(e) 에 도시된 바와 같이 필름(302)이 제거된다. 필름(302)을 제거함으로써, 각 칩(162)의 하면(81a)으로부터 필름(300)이 또한 제거 된다. 따라서, 헤드 IC 칩(80E)이 얻어진다.
제 2 실시예에서는 또한, 도 7(b) 에 도시된 헤드 IC 칩(80A) 대신에 제 5 구조를 갖는 도 29 에 도시된 헤드 IC 칩(80F)을 사용할 수 있다.
도 29 에 도시된 헤드 IC 칩(80F)에서, 주칩 본체(81)의 하면(81a)에 하부 충전층(310)이 형성된다. 범프(84)의 평평해진 팁 단부(84b)가 하부 충전층(310)의 편평한 하면(310a)에서 노출된다. 또한, 주칩 본체(81)의 상면(81b) 및 주변 측면(81c)과 하부 충전층(310)의 주변 측면(310a)에 폴리파라크실리렌 막(110)이 형성된다.
이러한 헤드 IC 칩(80F)에 따르면, 하부 충전층(310)에 의해 집적회로(82)가 보호된다. 또한, 이러한 헤드 IC 칩(80F)이 서스펜션(51) 상에 탑재될 때, 하부 충전층을 주입하는 공정을 수행할 필요가 없어져서, 헤드 어셈블리의 생산성을 향상시킨다.
도 30(a) 내지 도 30(f) 는 도 29 에 도시된 헤드 IC 칩(80F)을 제조하는 방법을 설명하기 위한 단면도이다.
도 30(a) 및 도 30(b) 에 도시된 바와 같이, B 스테이지형 수지로 이루어진 하부 충전 물질이 범프(84)가 형성된 웨이퍼 구조물(160)의 표면에 스핀 코팅되고, 이 하부 충전 물질이 경화되어 범프(84)를 완전히 덮는 하부 충전층(311)을 형성한다. B 스테이지형은 나중 공정을 용이하게 한다. B 스테이지형은, 하부 충전 물질이 열경화성 수지로 이루어진 경우에는, 소정의 열을 가함으로써 만들어지고, 하부 충전 물질이 광경화성 수지로 이루어진 경우에는 소정의 광을 조사함으로써 만 들어진다. 또한, 하부 충전 물질이 용액에 용해된 열가소성 수지로 이루어진 경우에는, 용액을 증발시킴으로써 B 스테이지형이 만들어진다.
다음에, 도 30(c) 에 도시된 바와 같이, 웨이퍼 구조물(160)이 뒤집어져서 B 하부 충전층(311)의 B 스테이지가 아래를 향하는 상태에서 절단용 테이블(172) 상에 놓인다. 고속으로 회전하는 절단용 톱(173)을 사용하여 웨이퍼(161)를 복수의 칩(162)으로 절단한다. B 스테이지형으로 된 하부 충전층(311)의 중간 두께까지 절단이 수행된다. 따라서, 절단용 톱(173)이 절단용 테이블(172)을 가열하는 것과 치핑을 방지할 수 있고 또한 개별 절단된 칩(162)이 분리되는 것을 방지할 수 있다. 이러한 절단 공정에 의해, 홈(312)이 하부 충전층(311)에 형성된다.
그 후에, 도 30(d) 에 도시된 바와 같이, 절단된 웨이퍼(161) 및 절단용 테이블(172)은 모두 CVD가 수행되어 폴리파라크실리렌 막(110)을 형성하는 CVD 장치의 증착 챔버로 이송된다. 각 칩(162)의 상면과 B 스테이지형으로 된 하부 충전층(311)의 홈(312) 안쪽의 주변 측면, 및 B 스테이지형으로 된 하부 충전층(311)의 주변 측면에, 폴리파라크실리렌 막(110)이 형성된다.
다음에, 도 30(e) 에 도시된 바와 같이, 전체 웨이퍼 구조물(160)이 뒤집혀서 연마 장치의 연마 테이블(313) 상에 놓인다. B 스테이지형으로 된 하부 충전층(311)에 의해 각 칩(162)이 접속되므로, 웨이퍼 구조물(160)이 뒤집힐 때 모든 칩(162)이 동시에 뒤집힌다. 또한, 웨이퍼 구조물(160)이 연마 테이블(313) 내의 흡입홀(313a)을 통하여 진공에 의해 흡입되고, 연마 테이블(313) 상에 유지된다.
최종적으로, 도 30(f) 도시된 연마 부재(314)를 사용하여, 필요하다면 순수 로 세정하면서 B 스테이지형으로 된 하부 충전물(311)을 연마한다. 홈의 바닥에 도달하여 범프(84)를 노출시킬 정도의 깊이까지 연마가 이루어진다. 그 결과, 도 29 에 도시된 헤드 IC 칩(80F)이 얻어진다.
연마 테이블(313) 내의 흡입홀(313a)이 각 칩(162)에 대응하여 제공된다. 따라서, 각 칩(162)은 진공 흡입에 의해 연마 테이블(313) 상에 양호하게 유지되어, 개별 칩(162)이 원치 않게 움직이는 것을 방지한다.
제 2 실시예에서는 또한, 도 7(b) 에 도시된 헤드 IC 칩(80A) 대신에 제 6 구조를 갖는 도 31 에 도시된 헤드 IC 칩(80G)을 사용할 수 있다.
도 31 에 도시된 헤드 IC 칩(80G)은 도 25 에 도시된 헤드 IC 칩(80D)에 의해 채용된 제 3 구조와 도 29 에 도시된 헤드 IC 칩(80F)에 의해 채용된 구조의 조합인 제 6 구조를 채용한다. 헤드 IC 칩(80G)은 주칩 본체(81)의 하면(81a) 상에 하부 충전층(310)을 갖고, 범프(84)의 평평해진 팁 단부(84b)가 하부 충전층(310)의 편평한 하면(310a)에서 노출된다. 또한, 주칩 본체(81)의 상면(81b)의 주변부, 주칩 본체(81)의 주변 측면(81c) 및 하부 충전층(310)의 주변 측면(310b)에 폴리파라크실리렌 막(110)이 형성된다. 주칩 본체(81)의 상면(81b)이 노출되는 중앙부에 노출된 부분(145)이 형성된다.
헤드 IC 칩(80G)이 동작하여 열을 발생시키게 되면, 상면(81b)이 노출된 주칩 본체(81)의 노출된 부분(145)을 통하여 주변 공기로 열이 직접 방출된다. 따라서, 도 29 에 도시된 헤드 IC 칩(80F)의 경우와 같이 범프(84)가 형성된 쪽을 제외한 주칩 본체(81)의 전체 표면에 폴리파라크실리렌 막(110)이 형성된 경우에 비하 여, 특히 폴리파라크실리렌 막(110)이 일반적으로 양호한 열전도성을 갖지 않는 수지 물질로 이루어지기 때문에, 향상된 열방출 특성을 달성할 수 있다.
전술한 바와 같이, 주로 그 코너부에서 주칩 본체(81)의 크래킹이나 치핑에 기인하여 이물질이 발생한다. 이 때문에, 주칩 본체(81)의 상면(81b)의 중앙부에 폴리파라크실리렌 막(110)이 형성되지 않더라도, 이물질의 문제는 일어나지 않게 된다.
도 32(a) 내지 도 32(f) 는 도 31 에 도시된 헤드 IC 칩(80G)을 제조하는 방법을 설명하기 위한 단면도이다. 도 32(a) 내지 도 32(f) 에 도시된 공정은 도 30(a) 내지 도 30(f) 에 도시된 공정과 기본적으로 동일하다. 도 32(d) 에 도시된 바와 같이, 유지용 지그(320)가 웨이퍼 구조물(160)에 대하여 내리 누름으로써 절단된 웨이퍼(161)를 유지한 상태에서 CVD 공정이 수행된다. 유지용 지그(320)의 각 돌출부(321)가 대응하는 칩(162)의 상면의 중앙부에 접촉하여, 칩(162)의 중앙부에서의 상면에는 폴리파라크실리렌 막(110)이 형성되지 않는다. CVD 공정을 수행한 후에 유지용 지그(320)가 제거된다.
하부 충전층(311)이 형성되어 있기 때문에, 유지용 지그(320)가 웨이퍼 구조물(160)에 대하여 내리 누를 때에도 범프(84)는 손상되지 않는다.
제 2 실시예에서는 또한, 도 7(b) 에 도시된 헤드 IC 칩(80A) 대신에 제 7 구조를 갖는 도 33 에 도시된 헤드 IC 칩(80H)을 사용할 수 있다.
도 33 에 도시된 헤드 IC 칩(80H)은, 양호한 열전도성을 갖는 물질로 이루어진 라디에이터 부재(330)가 주칩 본체(81)의 중앙부에서의 상면(81b)의 노출된 부 분(145)에 접착제(331)를 사용하여 본딩된다는 점을 제외하고는, 도 31 에 도시된 제 6 구조를 갖는 헤드 IC 칩(80G)과 동일하다. 접착제(331)는 수지 내부로 확산된 무기 충전물 또는 금속 충전물을 포함한다.
헤드 IC 칩(80H)은 도 31 에 도시된 헤드 IC 칩(80G)에 비하여 더 향상된 열방출 특성을 갖는다.
제 2 실시예에서는 또한, 도 7(b) 에 도시된 헤드 IC 칩(80A) 대신에 제 8 구조를 갖는 도 34(a) 및 도 34(b) 에 도시된 헤드 IC 칩(80I)을 사용할 수 있다.
도 34(a) 는 헤드 IC 칩(80I)의 단면도이고, 도 34(b) 는 헤드 IC 칩(80I)의 저면도이다. 기본적으로, 헤드 IC 칩(80I)은 도 29 에 도시된 헤드 IC 칩(80F)의 변경예이다. 헤드 IC 칩(80I)에서, 주칩 본체(81)의 하면(81a)에 정렬 마크(340 및 341)가 형성된다. 정렬 마크(340 및 341)는 집적회로(82)에 대하여 대각선 위치에서 집적회로(82)의 외측면에 위치한다. 정렬 마크(340 및 341)에 대응하는 위치에서 주칩 본체의 하면(81a)에 형성된 하부 충전층(310)에 홀(342 및 343)이 형성된다. 예컨대, 홀(342 및 343)은 하부 충전층(310)을 형성할 때 마스킹에 의해 형성될 수도 있다.
주칩 본체(81)의 하면(81a)에서 헤드 IC 칩(80I)을 보면, 홀(342)을 통하여 정렬 마크(340)가 보이고, 홀(343)을 통하여 정렬 마크(341)가 보인다. 따라서, 헤드 IC 칩(80I)은 정렬 마크(340 및 341)에 대하여 정렬되어 고정밀도로 서스펜션(51)에 위치할 수도 있다.
물론, 하부 충전층(310) 상에 직접 정렬 마크를 형성할 수 있다. 또한, 헤 드 IC 칩(80I)의 정렬은 X 레이 이미징(imaging)을 사용하여 이루어질 수도 있다.
도 35(a) 및 도 35(b) 는 범프(84)를 갖는 웨이퍼 구조(160)가 헤드 IC 칩(81)으로 절단될 때 헤드 IC 칩(81)의 원치 않는 움직임을 방지하는 방법을 설명하기 위한 단면도이다.
도 35(a) 에서, 접착 필름(350)은 주 필름 본체(351), 주 필름 본체(351)의 상면에 형성된 접착층(352) 및 주 필름 본체(351)의 저면에 형성된 접착층(354)으로 이루어진다. 주 필름 본체(351)는 범프(84)에 대응하는 위치에 형성된 리세스(353)를 갖는다. 각 리세스(353)의 크기는 대응하는 범프(84)의 크기보다 다소 크고, 어떠한 접착층(352)도 리세스(353)의 내벽에 형성되지 않는다.
도 35(b) 에 도시된 바와 같이, 각 범프(84)는 대응하는 리세스(353) 내에 수용되고, 웨이퍼(161)의 하면이 접착 필름(350)에 부착된다. 각 범프(84)가 대응하는 리세스(353) 내에 수용되기 때문에, 범프(84)는 접착 필름(350) 상의 웨이퍼(161)의 하면 본딩을 간섭하지 않는다. 접착 필름(350)은 스테이지(360) 상에 접착된다.
도 35(b) 에 도시된 상태에서, 절단용 톱(173)을 사용하여 웨이퍼(161)를 어레이 형태로 배열된 복수의 헤드 IC 칩(81)으로 절단한다. 웨이퍼(161)가 절단될 때 스트레스로 인하여 개별 헤드 IC 칩(81)을 움직이게 하는 힘이 작용한다. 그러나, 개별 헤드 IC 칩(81)들이 접착 필름(350)에 안전하게 접착되어 있고 이러한 접착 상태에서 유지되기 때문에, 본 실시예에서 개별 헤드 IC 칩(81)은 움직이지 않는다.
절단 공정 후에, 헤드 IC 칩(81)이 접착 필름(350)으로부터 하나씩 제거되어 서스펜션(51) 상에 탑재된다. 그러나, 범프(84)가 접착 필름(350) 상에 접착되어 있지 않기 때문에, 헤드 IC 칩(81)이 접착 필름(350)으로부터 용이하게 분리되고, 범프(84)는 접착 필름(350)으로부터의 분리 시에 헤드 IC 칩(81)으로부터 뜻하지 않게 제거되지는 않는다.
물론, 웨이퍼 구조물(160)에 대하여 누름으로써 웨이퍼 구조물(160)을 자기 위치에서 유지하는 유지부가 절단 장치에 설치된다. 이 경우에, 웨이퍼(161)에 대한 절단 공정중에 절단된 헤드 IC 칩(81)이 움직이는 것을 방지할 수 있다.
[제 3 실시예]
도 36(a) 는 본 발명에 따른 헤드 어셈블리의 제 3 실시예를 도시하는 사시도이다. 또한, 도 36(b) 는 도 36(a) 에 도시된 헤드 어셈블리의 확대부 G 를 도시하는 단면도이고, 도 36(c) 는 도 36(a) 에 도시된 헤드 어셈블리의 확대부 H 를 도시하는 사시도이다.
도 36(a) 에 도시된 헤드 어셈블리(50B)에서, 헤드 IC 칩(80C)은 도 37 에 도시된 구조를 갖는다. 도 37 은 도 36(a) 및 도 36(b) 에 도시된 헤드 IC 칩(80C)을 도시하는 사시도이다. 도 36(b) 에 도시된 바와 같이, 헤드 어셈블리(50B)의 헤드 IC 칩(80C)은 주칩 본체(81C)를 구비한다. 도 37 에서 알 수 있는 바와 같이, 주칩 본체(81C)의 직사각형 상면(81Cb)의 주변은, 주칩 본체(81C)의 각 측면(81Cc)과 상면(81Cb) 사이에 경사면(81Cd)이 형성되도록, 모서리가 깍여 있다.
도 2(d) 에 도시된 폴리파라크실리렌 막(110)을 사용하는 대신에, 본 실시예는 도 36(b) 에 도시된 저점도 자외선경화 수지막(160)을 사용한다. 이점을 제외하고는, 헤드 어셈블리(50B)는 도 2(a) 에 도시된 헤드 어셈블리(50)와 기본적으로 동일하다. 도 36(a) 내지 도 36(c)에서, 도 2(a) 내지 도 2(d) 에서의 대응하는 부분과 동일한 부분들은 동일한 참조 번호로 표시하고 그 설명은 생략한다.
나중에 기재되는 바와 같이, 저점도 자외선경화 수지막(160)은 디스펜서로부터 저점도 자외선경화 수지를 적하함으로써 형성되며, 도 36(b) 에서 확대된 크기로 도시된 바와 같이 저점도 자외선경화 수지막(160)은 주칩 본체(81c)의 상면(81Cb), 경사면(81Cd) 전부 및 측면(81Cc) 전부와 하부 충전물(85)의 주변 측면을 덮는다. 주칩 본체(81C)의 상면(81Cb) 상의 저점도 자외선경화 수지막(160)의 두께는 50㎛ 미만이고, 저점도 자외선경화 수지막(160)의 표면의 높이(H1)는 헤드 슬라이더(70)의 상면의 높이(H2)보다 낮다. 따라서, 헤드 어셈블리(50B)는 헤드 IC 칩(80C)이 하드 디스크를 칠 가능성 없이 하드 디스크 유닛에 적합하게 적용될 수 있다.
저점도 자외선경화 수지막(160)이 주칩 본체(81c)의 상면(81Cb), 경사면(81Cd) 전부 및 측면(81Cc) 전부를 덮기 때문에, 실리콘 분말이나 입자들이 주칩 본체(81C)로부터 분리되는 것이 방지되고, 이에 따라 이물질의 발생을 양호하게 방지할 수 있다.
본 실시예에서 저점도 자외선경화 수지막(160)에 사용되는 저점도 자외선경화 수지는 다음과 같은 특성을 갖는다. 즉, 저점도 자외선경화 수지의 점도는 700cps 이하이다. 또한, 저점도 자외선경화 수지의 습윤성이 실리콘에 비하여 우수하고, 저점도 자외선경화 수지막(160)은 세정에 견딜 수 있는 충분한 강도를 갖는다. 한편, 저점도 자외선경화 수지의 습윤성은 스테인레스 강에 대하여는 빈약하다. 또한, 저점도 자외선경화 수지는 고순도를 갖고 불순물 함량은 낮아서, 그에 의해 발생되는 가스는 작다.
특히, 저점도 자외선경화 수지에 우레탄 아크릴레이트(urethane acrylate) 및 메타크릴레이트(methacrylate)와 같은 아크릴 수지가 사용될 수 있다.
도 38 은 도 36(b) 에 도시된 자외선경화 수지막(160)을 형성하는 방법을 설명하기 위한 도면이다. 먼저, 도 38 에 도시된 고정밀도 디스펜서(170)를 사용하여 서스펜션(51) 상에 탑재된 헤드 IC 칩(80C)의 중앙부에 저점도 자외선경화 수지를 적하한다. 예컨대, 저점도 자외선경화 수지는 700cps의 저점도를 갖고, 디스펜서(170)의 적하량은 높은 정밀도로 제어된다. 저점도 자외선경화 수지의 점도가 700cps로 낮기 때문에, 저점도 자외선경화 수지는 도 38 에서 화살표(171)로 표시된 바와 같이 주칩 본체(81)의 상면(81Cb) 상에 퍼지고, 화살표(172)로 표시된 바와 같이 경사면(81Cd)을 타고 흘러내리며, 측면(81Cc)으로 퍼져간다. 그 결과, 저점도 자외선경화 수지는 주칩 본체(81C)의 상면(81Cb), 경사면(81Cd) 및 측면(81Cc)을 덮고, 흐르는 저점도 자외선경화 수지는 최종적으로 하부 충전층(85)의 주변 측면(85a)을 덮는다. 저점도 자외선경화 수지의 흐름은 주칩 본체(81C)의 경사면(81Cd)의 형성에 의해 용이해진다. 그 후에, 자외선이 상기 저점도 자외선경화 수지에 조사되어 저점도 자외선경화 수지를 경화시키고, 저점도 자외선경화 수 지막(160)을 형성한다. 그러므로, 간단한 공정에 의해 헤드 IC 칩(80C)으로부터 이물질의 발생을 방지하는 저점도 자외선경화 수지막(160)을 형성할 수 있다.
도 7(a) 에 도시된 헤드 어셈블리(50A)와 도 36(a) 에 도시된 헤드 어셈블리(50B)는 도 2(a) 에 도시된 헤드 어셈블리(50)와 유사하게 도 5(a) 및 도 5(b) 에 도시된 디스크 유닛에 조립될 수 있다.
전술한 각 실시예에서, 광경화성 또는 자외선경화성 수지 대신에 열경화성 수지를 사용할 수도 있다. 예컨대, 에폭시 수지가 열경화성 수지로서 사용될 수 있다.
또한, 헤드 IC 칩(80, 80A, 80B 및 80C)의 주칩 본체(81, 81A, 81B 및 81C)은 GaAs 와 같이 실리콘 이외의 물질로 이루어질 수도 있다.
다음에, 본 발명의 더 중요한 실시형태를 설명한다.
(1) 도 10(a) 내지 도 10(g) 에 도시된 공정에 따라 도 7(b)에 도시된 헤드 IC 칩(80A)을 제조할 때, 기록매체에 대하여 기록 및/또는 판독되는 정보를 처리하고 그 위에 탑재되어 헤드 어셈블리의 일부를 구성하는 헤드 IC 칩을 제조하는 방법은,
그 상면 및 하면 중 하나에 범프가 형성된 웨이퍼의 상기 상면 및 하면 상에 제 1 막을 형성하는 단계;
상기 웨이퍼를 복수의 칩으로 절단하는 단계;
상기 절단에 의해 발생된 상기 제 1 막의 파손되거나 박리된 부분을 화학 처 리에 의해 제거하는 단계; 및
상기 절단 후에 배열된 칩 각각의 주변 측면 상에 제 2 막을 형성하는 단계를 구비하는 것이 바람직하다.
헤드 IC 칩을 제조하는 본 방법에 따르면, 제 1 막의 파손되거나 박리된 부분을 제거한 후에 제 2 막이 형성되므로 각 칩의 주변 측면 상에 고품질의 제 2 막을 형성할 수 있다.
(2) 도 11(a) 내지 도 11(f) 에 도시된 공정에 따라 도 7(b) 에 도시된 헤드 IC 칩(80A)을 제조할 때, 기록매체에 대하여 기록 및/또는 판독되는 정보를 처리하고 그 위에 탑재되어 헤드 어셈블리의 일부를 구성하는 헤드 IC 칩을 제조하는 방법은,
그 상면 및 하면 중 하나에 범프가 형성된 웨이퍼의 상기 상면 및 하면 상에 제 1 막을 형성하는 단계;
레이저빔을 사용하여 상기 웨이퍼 상의 상기 제 1 막을 제 1 폭만큼 제거하는 단계;
상기 제 1 막이 형성되어 있지 않고 상기 제 1 폭을 갖는 부분에서 상기 제 1 폭보다 작은 제 2 폭으로의 절단에 의해 상기 웨이퍼를 복수의 칩으로 절단하는 단계; 및
상기 절단 후에 배열되어 있는 칩 각각의 주변 측면 상에 제 2 막을 형성하는 단계를 구비하는 것이 바람직하다.
헤드 IC 칩을 제조하는 본 방법에 따르면, 상기 제 1 막의 파손되거나 박리 된 부분이 생기지 않기 때문에 칩 각각의 주변 측면 상에 고품질의 제 2 막을 형성할 수 있다.
(3) 도 11(a) 내지 도 11(f) 에 도시된 공정에 따라 도 7(b) 에 도시된 헤드 IC 칩(80A)을 제조할 때, 기록매체에 대하여 기록 및/또는 판독되는 정보를 처리하고 그 위에 탑재되어 헤드 어셈블리의 일부를 구성하는 헤드 IC 칩을 제조하는 방법은,
그 상면 및 하면 중 하나에 범프가 형성된 웨이퍼의 상기 상면 및 하면 상에 제 1 폭을 갖는 마스크를 형성하는 단계;
상기 웨이퍼의 상기 마스킹된 상면 및 하면 상에 제 1 막을 형성하는 단계;
상기 제 1 층을 상기 제 1 폭만큼 제거하도록 상기 마스크를 제거하는 단계;
상기 제 1 폭을 갖고 제 1 막이 형성되어 있지 않은 부분에서 상기 제 1 폭보다 작은 제 2 폭으로의 절단에 의해 상기 웨이퍼를 복수의 칩으로 절단하는 단계; 및
상기 절단 후에 배열된 상기 칩 각각의 주변 측면 상에 제 2 막을 형성하는 단계를 구비하는 것이 바람직하다.
헤드 IC 칩을 제조하는 본 방법에 따르면, 상기 제 1 막의 상기 파손되거나 박리된 부분이 생기지 않기 때문에, 상기 각 칩의 상기 주변 측면 상에 고품질의 제 2 막을 형성할 수 있다.
(4) 도 35(a) 및 도 35(b) 에 도시된 공정에 따라 웨이퍼(161)를 절단할 때, 사용되는 절단 장치는,
웨이퍼를 복수의 칩으로 절단할 때 상기 웨이퍼에 대하여 내리 누름으로써 상기 웨이퍼를 유지하는 유지 부재를 구비하는 것이 바람직하다.
본 절단 장치에 따르면, 절단된 칩이 절단 공정중에 움직이는 것을 방지할 수 있다.
(5) 도 35(a) 및 도 35(b) 에 도시된 공정에 따라 웨이퍼(161)를 절단할 때, 위에 범프가 형성된 웨이퍼를 절단하는 방법은,
상기 범프에 대응하는 크기 및 위치를 갖는 리세스를 갖고 상기 리세스 내벽에는 어떠한 접착층도 형성되지 않은 접착 필름을 마련하는 단계; 및
상기 접착 필름의 대응하는 리세스 내에 상기 범프가 수용된 채 상기 범프가 상기 접착 필름에 접착된 상태에서 상기 웨이퍼를 절단하는 단계를 구비하는 것이 바람직하다.
웨이퍼를 절단하는 본 방법에 따르면, 절단 중에 또는 그 후에 개별 칩들이 상기 접착 필름 상에 안전하게 접착되어 유지되므로 상기 칩들의 불필요한 이동을 방지한다.
(6) 주칩 본체의 하면에 형성된 범프와 집적회로를 갖는 도 31 에 도시된 반도체 부품(헤드 IC 칩)은,
상기 범프의 팁 단부가 하부 충전층의 하면을 통하여 노출되도록 상기 주칩 본체의 상기 하면 상에 형성된 상기 하부 충전층; 및
상기 주칩 본체의 상기 상면의 중앙부가 노출되도록 상기 주칩 본체의 주변 측면과 상면의 주변부 및 상기 하부 충전층의 주변 측면을 덮는 막을 구비하는 것 이 바람직하다.
본 반도체 부품(헤드 IC 칩)에 따르면, 주칩 본체의 전면이 막으로 덮인 경우에 비하여 향상된 열방출 특성을 달성할 수 있다.
(7) 주칩 본체의 하면에 형성된 범프와 집적회로를 갖는 도 33 에 도시된 반도체 부품(헤드 IC 칩)은,
상기 범프의 팁 단부가 하부 충전층의 하면을 통하여 노출되도록 상기 주칩 본체의 상기 하면 상에 형성된 상기 하부 충전층;
상기 주칩 본체의 상기 상면의 중앙부가 노출되도록 상기 주칩 본체의 주변 측면과 상면의 주변부 및 상기 하부 충전층의 주변 측면을 덮는 막; 및
상기 주칩 본체의 상기 상면의 상기 중앙부에 설치된 라디에이터 부재를 구비하는 것이 바람직하다.
본 반도체 부품(헤드 IC 칩)에 따르면, 주칩 본체의 상면의 일부가 노출된 경우에 비하여 더 향상된 열방출 특성을 달성할 수 있다.
(8) 도 19(a) 내지 도 19(d) 에 도시된 공정에 따라 도 2(d) 에 도시된 헤드 IC 칩(80)을 제조할 때, 기록매체에 대하여 기록 및/또는 판독되는 정보를 처리하고 그 위에 탑재되어 헤드 어셈블리의 일부를 구성하는 헤드 IC 칩을 제조하는 방법은,
헤드 IC 칩의 범프에 대응하는 크기의 리세스를 갖는 팰릿을 마련하는 단계;
상기 헤드 IC 칩의 범프가 상기 리세스에 수용되도록 상기 리세스 내에 상기 헤드 IC 칩을 페이스다운 상태로 수용하는 단계; 및
상기 헤드 IC 칩이 상기 리세스 내에 수용된 상태에서 상기 헤드 IC 칩 상에 증착에 의해 막을 형성하는 단계를 구비하는 것이 바람직하다.
헤드 IC 칩을 제조하는 본 방법에 따르면, 라디칼 단체가 상기 리세스 내에 쉽게 들어가지 못하며, 이로써 상기 범프의 표면에 박막을 형성할 수 있다.
(9) 도 22(a) 내지 도 22(d) 에 도시된 공정에 따라 도 2(d) 에 도시된 헤드 IC 칩(80)을 제조할 때, 기록매체에 대하여 기록 및/또는 판독되는 정보를 처리하고 그 위에 탑재되어 헤드 어셈블리의 일부를 구성하는 헤드 IC 칩을 제조하는 방법은,
헤드 IC 칩의 범프 팁 단부상에 가용제를 접착하는 단계;
상기 헤드 IC 칩 전체에 막을 증착에 의해 형성하는 단계; 및
상기 범프의 팁 단부를 노출시키도록 상기 범프의 팁 단부상의 가용제를 용해하여 제거하는 단계를 구비하는 것이 바람직하다.
헤드 IC 칩을 제조하는 본 방법에 따르면, 간단한 공정에 의해 주칩 본체가 범프의 팁 단부를 덮지 않는 막으로 덮인 헤드 IC 칩을 제조할 수 있다.
(10) 도 24(a) 내지 도 24(d) 에 도시된 공정에 따라 헤드 어셈블리(80C)를 제조할 때, 기록매체에 대하여 기록 및/또는 판독되는 정보를 처리하는 헤드 IC 칩이 탑재된 헤드 어셈블리를 제조하는 방법은,
서스펜션 상에 범프를 형성하는 단계; 및
상기 서스펜션 상에 주칩 본체를 놓는 단계로서, 상기 주칩 본체는 집적회로와 전극이 형성된 하면 및 상기 주칩 본체 전체를 덮는 막을 갖는 단계, 및
상기 전극을 상기 범프 상에 초음파 본딩에 의해 본딩하는 단계를 구비하는 것이 바람직하다.
헤드 어셈블리를 제조하는 본 방법에 따르면, 본딩 위치에 대응하는 부분에서 상기 막이 제거된 상태에서 상기 서스펜션 상에 상기 헤드 IC 칩을 탑재할 수 있다.
다음에, 전술한 헤드 IC 칩과 같은 반도체 부품을 제조하는데 적합한 본딩 방법 및 장치에 대하여 설명한다. 즉, 특히 유지되는 반도체 칩의 표면 일부가 막으로 덮인 경우에 반도체 칩을 배선 보드나 기판 상에 초음파 본딩에 의해 본딩하는데 적합한 본딩 방법 및 장치에 대하여 기재한다.
이하에 기재되는 본딩 방법 및 장치의 실시예들에 대한 이해를 돕기 위하여 본딩 기술의 배경 기술에 대하여 간단히 설명한다.
와이어리스 본딩(wireless bonding)으로서, 배선 보드나 기판 상에 반도체 칩을 본딩할 때 소위 플립칩(flip-chip) 본딩이 널리 사용된다. 예컨대, 반도체 칩의 전극 상에 범프가 형성되고, 예컨대 세라믹으로 이루어진 배선 기판 상의 대응하는 전극(또는 패드)과 범프의 위치를 맞춤으로써, 반도체 칩이 페이스다운 방식으로 본딩된다.
플립칩 본딩을 사용하는 경우, 반도체 칩의 전극 상에 형성된 범프는 보통 SnPb 베이스 솔더(solder)로 이루어진다. 범프를 배선 기판의 대응하는 전극과 정렬한 후에, 범프를 가열하고 용융하여 대응하는 범프와 전극을 본딩한다. 플립칩 본딩은 작은 반도체 패키지를 실현하는 경우에는 반도체 칩을 본딩하는 효과적인 방법이다.
예컨대, 기록/판독 인쇄회로 또는 헤드 슬라이더를 지지하는 서스펜션 상에 탑재되도록 디스크 유닛에 사용되는 반도체 칩의 경우에, 교환되는 신호의 주파수를 증가시키기 위하여 신호 전송로의 인덕턴스 및 정전 용량을 감소시킬 필요가 있다. 따라서, 서로 인접하는 헤드 IC 칩 및 헤드 슬라이더를 밀집된 배열로 형성하는 것이 바람직하고, 플립칩 본딩은 필요한 본딩을 달성하는 적합한 방법이다.
일반적으로, 플립칩 본딩 장치에는 반도체 칩을 흡입하여 본딩 위치로 이송하는 이송 기구 및 범프를 가열하고 용융시켜서 범프를 전극에 본딩하는 본딩 기구가 형성된다. 보통, 이송 기구 및 본딩 기구는 독립적인 기구들이다. 또한, 본딩 기구는 보통 열을 가열원으로부터 범프로 전달함으로써 가열을 수행한다.
그러나, 본딩 기구가 가열원을 사용하는 경우에, 가열원으로부터의 열에 의해 도입된 열적 스트레스에 기인하여 솔더에 스트레스 파열이 발생될 수도 있다. 솔더의 스트레스 파열은 본딩의 신뢰성에 있어서의 저하를 초래하고, 또한 솔더에 사용되는 물질이 제한된다.
따라서, 이러한 불편을 제거하기 위하여, 일본특개평59-208844에 페이스다운 본딩이 제안되어 있다. 이 제안된 페이스다운 본딩에 따르면, 페이스다운 본딩 장치(또는 본더(bonder))는 가열원으로부터의 열을 사용하는 대신에 초음파 진동을 사용한다. 반도체 칩이 본딩될 기판 상에 놓인 반도체 칩에 초음파 진동이 가해진다. 예컨대, 초음파 라디에이터가 설치된 혼(horn)의 팁 단부에 탑재된 진공 흡입 노즐을 통하여 초음파 진동이 가해질 수 있다.
그러나, 상기 제안된 페이스다운 본딩이 전술한 헤드 IC 칩의 경우에서와 같이 막으로 전체가 덮인 반도체 칩의 본딩에 적용되는 경우에, 진공 흡입 노즐과의 접촉하는 막의 일부가 초음파 본딩 중에 반도체 칩으로부터 분리될 수도 있다. 반도체 칩이 진공 흡입 노즐과 거의 일체로 초음파 진동을 겪지만, 진공 흡입 노즐의 노출된 에지 부분과 상기 진공 흡입 노즐과 접촉하는 반도체 칩의 상기 막의 표면부는 정밀하게는 다소 상이한 진동을 겪게 된다. 그 결과, 진공 흡입 노즐과 접촉하는 반도체 칩의 상기 막의 표면부가 진공 흡입 노즐의 노출된 에지부분에 의해 긁혀서 손상될 수도 있고, 따라서 초음파 진동에 의해 상기 막 부분이 상기 반도체 칩으로부터 분리될 수도 있다.
따라서, 본딩 방법 및 본딩 장치에 관한 이하의 실시예에서는, 반도체 칩을 덮는 막 부분이 반도체 칩으로부터 분리되는 것을 방지하기 위한 조치들이 취해진다.
이하에서, 도 39(a) 내지 도 44 를 참조하여 본 발명에 따른 본딩 장치의 제 1 실시예에 관하여 설명한다. 본딩 장치의 제 1 실시예는 본 발명에 따른 본딩 방법의 제 1 실시예를 채용한다.
도 39(a) 및 도 39(b) 는 각각 본딩 장치의 제 1 실시예를 도시하는 정면도 및 측면도이다. 도 40(a) 내지 도 40(c) 는 각각 본딩 장치의 제 1 실시예의 폐쇄 부재의 동작을 설명하기 위한 도면들이다. 도 41 은 본딩 장치의 제 1 실시예에서 반도체 칩의 이송을 설명하기 위한 도면이다. 도 42 는 본딩 장치의 제 1 실시예에서 반도체 칩의 위치 설정을 설명하기 위한 도면이다. 도 43 은 본딩 장치의 제 1 실시예의 초음파 본딩을 설명하기 위한 도면이다. 도 44 는 본딩 장치의 제 1 실시예의 폐쇄 부재의 동작을 설명하기 위한 도면이다. 또한 도 45 는 본딩 장치의 제 1 실시예의 동작을 설명하기 위한 타이밍 차트이다. 도 40(a) 내지 도 44 에서, 편의를 위하여 각각의 동작을 설명하는데 필요한 본딩 장치의 부분들만이 도시된다.
도 39(a) 및 도 39(b) 에 도시된 바와 같이, 본딩 장치(플립칩 본더)(510)는 일반적으로 스테이지(512), 본딩 유닛(514) 및 제어 유닛(516)을 구비한다.
도 41 에 도시된 바와 같이, 스테이지(512)는 흡입홀(513)을 구비한다. 스테이지(512) 상에 놓이는 기판(542)은 흡입홀(513)을 통한 흡입 하에 유지된다.
본딩 유닛(514)은 본딩 헤드(518), 본딩 헤드(518)에 매달린 본딩 툴(tool)(520), 및 본딩 툴(520) 상에 일체로 형성된 초음파 라디에이터(522)를 구비한다. 본딩 유닛(514)은 본딩 장치(510)의 프레임(523)에 이동 가능하게 장착되어 있다.
본딩 헤드(518)는 전원(도시되지 않음)에 결합된 로딩 및 프레싱 기구(524)와, 진공 소오스 또는 펌프(도시되지 않음)에 결합된 진공 밸브(526)를 구비한다. 로딩 및 프레싱 기구(524)는 본딩 툴(520)을 상하로 움직이는 기능과, 본딩 툴(520)이 하강하여 반도체 칩(550)과 접촉할 때 반도체 칩(550)에 인가된 프레싱력을 측정하는 기능을 갖는다.
도 41 에 도시된 바와 같이, 진공 밸브(526)와 소통하는 흡입홀(528)이 일반적으로 박스 모양의 본딩 툴(520) 내에 형성된다. 본딩 툴(520)의 하단에 단부 면(530)이 형성되고, 이 단부면(530)에서 흡입홀(528)이 개방된다. 나중에 기재되는 바와 같이, 반도체 칩(550)은 흡입에 의해 이 단부면(530)에 부착된다.
도 41 에 도시된 바와 같이, 반도체 칩(550)은 베이스 기판(547), 기판(547) 상에 형성된 범프(546), 및 범프(546)를 갖는 기판(547)의 표면을 포함하는 전체 기판(547)을 덮는 막(548)을 구비한다. 기판(547)은 실리콘 및 GaAs 와 같은 물질로 이루어지지만, 이러한 물질은 크래킹 및 치핑이 발생하기 쉽다. 따라서, 막(548)이 기판(547)을 덮어서 이물질이 기판(547)의 크래킹이나 치핑에 의해 발생하는 것을 방지한다.
물론, 막(548)은 전체 기판(547)을 덮을 필요는 없다. 예컨대, 막(548)은 본딩 툴(520)에 의해 유지되는 기판(547)의 표면만을 덮을 수도 있다. 전술한 바와 같이, 막(548)은 예컨대 폴리파라크실리렌으로 이루어질 수도 있고 증착에 의해 형성될 수도 있다. 또한, 반도체 칩(550) 상에 형성된 범프(546)와 도 41 에 도시된 배선 기판(542) 상에 형성된 패드(544) 둘다 본 실시예에서는 Au 으로 이루어진다.
또한, 전술한 헤드 IC 칩들 중 어느 하나가 반도체 칩(550)으로서 사용될 수도 있다.
도 40(a) 및 도 40(b) 에 도시된 바와 같이, 폐쇄 부재(532)가 흡입홀(528)에 삽입된다. 이 폐쇄 부재(532)는 본딩 툴(520)의 일측에 형성된 폐쇄 부재 구동유닛(534)에 의해 구동되며 상하로 이동 가능하다. 폐쇄 부재(532) 및 폐쇄 부재 구동유닛(534)의 동작을 이하에서 설명한다.
초음파 라디에이터(522)가 본딩 툴(520) 상에 고정된다. 초음파 라디에이터(522)를 진동시킴으로써, 본딩 툴(520)은 초음파 진동을 발생시킨다.
제어 유닛(516)은 중앙 제어기(516a), 초음파 라디에이터(522)를 제어하는 제어기(522a), 로딩 및 프레싱 기구(524)를 제어하는 제어기(524a), 진공 밸브(526)를 제어하는 제어기(526a), 및 폐쇄 부재 구동유닛(534)을 제어하는 제어기(534a)를 구비한다. 중앙 제어기(516a)는 중앙에서 제어기들(522a, 524a, 526a 및 534a)을 제어하여 본딩 장치(510)의 일반적인 동작을 제어한다.
다음에, 도 40(a) 내지 도 40(c) 를 참조하여 폐쇄 부재 구동유닛(534)과 폐쇄 부재(532)의 동작을 설명한다.
전술한 바와 같이, 도 39(a) 및 도 39(b) 에 도시된 진공 밸브(526)를 통하여 진공 소오스와 소통하는 흡입홀(528)이 본딩 툴(520) 내에 형성된다. 이 흡입홀(528)은 본딩 툴(520)의 하단의 단부면(530)에서 개방되어 있다. 흡입홀(528)에 삽입되는 폐쇄 부재(532)는 캠(cam)(536)이 폐쇄 부재 구동유닛(534)의 모터(도시되지 않음)에 의해 회전함에 따라 상하로 움직일 수 있다. 폐쇄 부재(532)가 도 40(a) 에 도시된 상승 위치에 있는 경우 단부면(530)의 개구는 개방되고, 폐쇄 부재(532)가 도 40(b) 에서 도시된 하강 위치에 있는 경우에는 개구가 폐쇄된다.
폐쇄 부재(532)의 단부면은 편평한 모양을 가지므로, 기복이 없는 하나의 편평면이 하강 위치에 있는 폐쇄 부재(532)의 단부면 및 단부면(530)에 의해 형성된다. 한 쌍의 굴곡된 가이드(538)가 놀지 않고 폐쇄 부재(532)의 슬라이딩 동작을 안내하도록 형성되어 있다. 또한, 상자 내에 모터 및 캠(536)이 수용되고, 본딩 툴(520)의 측면이 폐쇄되어 있다. 반도체 칩(550)의 저면이 도 40(c) 에 도시된 바와 같이 단부면(530)에 의해 완전히 덮이도록 단부면(530)은 충분히 큰 크기를 갖는다.
다음에, 본 실시예의 본딩 동작에 대하여 설명한다.
먼저, 도 42 에 도시된 바와 같이 패드(544)의 측면이 페이스업된 상태로 기판(542)이 스테이지(512) 상에 놓인다. 그리고 나서, 진공 소오스가 활성화되고, 진공 밸브(526)가 개방되어 진공 소오스 및 흡입홀(528)과 소통한다. 따라서, 도 45 에서 시간 T1 에서 진공이 발생된다. 막(548)에 의해 완전히 덮인 반도체 칩(550)이 도 45 에 도시된 시간 T2 에서 본딩 툴(520) 상에 흡입에 의해 부착된다. 보다 상세히는, 범프(546)가 형성되지 않은 반도체 칩(550)의 표면이 흡입홀(528)을 통한 흡입 하에서 본딩 툴(520)의 단부면(530)에 접촉한다. 이 상태에서, 이동 기구(도시되지 않음)에 의해 본딩 유닛(524)이 수평으로 이동하고, 도 41 에 도시된 바와 같이, 반도체 칩(550)이 스테이지(512) 상에 놓인 기판(542) 상에 본딩되는 소정의 본딩 위치로 반도체 칩(550)이 이송된다.
반도체 칩(550)이 소정의 본딩 위치로 이송될 때, 로딩 및 프레싱 기구(524)가 도 45 에 도시된 시간 T3 에서 활성화되어 본딩 툴(520)을 하강시키고 반도체 칩(550)을 로딩한다. 따라서, 반도체 칩(550)의 범프(546)는 기판(542) 상의 대응하는 패드(544)에 접촉하고, 반도체 칩(550)이 위치 설정된다. 이 상태에서, 기판(542)이 흡입홀(513)을 통한 흡입에 의해 스테이지(512) 상에 부착된다.
그 후에, 로딩 및 프레싱 기구(524)는 도 45 에 도시된 시간 T4 에서 도 42 에 도시된 바와 같이 반도체 칩(550) 상에 압력을 가하기 시작한다. 로딩 및 프레싱 기구(524)가 반도체 칩(550)에 가해진 압력이 소정의 압력에 도달하였음을 검출하면, 로딩 및 프레싱 기구(524)는 제어 유닛(516)의 중앙 제어기(516a)에 압력 검출신호를 공급한다. 도 45 에서, 소정의 압력은 시간 T5 에서 도달된다. 압력 검출신호에 따라서, 중앙 제어기(516a)는 폐쇄 부재 구동유닛(534)을 제어하는 제어기(534a)에 구동 개시 신호를 공급하여, 폐쇄 부재 구동유닛(534)의 캠(536)이 도 43 에서 반시계 방향으로 회전하게 한다. 그 결과, 폐쇄 부재(532)가 아래로 슬라이드하고, 도 45 에 도시된 시간 T6 에서 본딩 툴(520)의 단부면(530)의 개구가 폐쇄 부재(532)에 의해서 폐쇄된다. 단부면(530)의 개구를 폐쇄하기에 앞서, 예컨대 시간 T5 에서 진공 소오스가 멈추어 진공을 해제한다.
단부면(530)의 개구의 폐쇄가 반도체 칩(550)에 압력이 가해진 상태에서 검출되면, 폐쇄 검출신호는 중앙 제어기(516a)에 공급된다. 이러한 폐쇄 검출신호에 따라서, 중앙 제어기(516a)가 초음파 라디에이터(522)를 제어하는 제어기(522a)에 진동 개시신호를 공급하고, 초음파 라디에이터(522)는 도 45 에 도시된 시간 T7 에서 진동하기 시작한다. 그 결과, 본딩 툴(520) 및 반도체 칩(550)이 도 43 에서의 수평방향으로 초음파 진동을 겪게 되고, 이에 따라 범프(546)를 대응하는 패드(544)에 용융시켜 본딩한다. 초음파 라디에이터(522)의 진동은 도 45 에 도시된 시간 T7 에서 시간 T8 까지 소정의 시간동안 계속된다. 시간 T8 에서, 중앙 제어기(516a)로부터 제어기(522a)로 중단 신호가 공급되어, 초음파 라디에이터(522)의 진동을 중단시킨다.
대응하는 범프(546)와 패드(544)의 본딩이 완료되면, 도 45 에 도시된 시간 T9 에서 로딩 및 프레싱 기구(524)가 활동을 멈추고, 본딩 툴(520)이 상승한다. 동시에, 폐쇄 부재 구동유닛(534)의 캠(536)이 도 44 에서의 시계방향으로 회전하여, 도시된 바와 같이 폐쇄 부재(532)를 상승시킨다. 그 결과, 본딩 툴(520)의 단부면(530)의 개구가 도 45 에 도시된 시간 T10 에서 폐쇄되고, 본딩 유닛(514)이 이동 기구에 의해 도 41 에 도시된 소정의 초기 위치로 이동되어 다음 본딩 작업을 기다린다.
본딩 장치(510)에 따르면, 본딩 툴(520)의 단부면(530)의 개구는 폐쇄 부재(532)의 단부에 의해 폐쇄되어, 본딩 툴(520)이 반도체 칩(550)의 표면에 대하여 프레싱할 때 하나의 편평한 면을 형성한다. 따라서, 본딩 툴(520)과 반도체 칩(550)의 접촉면이, 초음파 진동을 겪을 때, 서로에 대하여 다소 미끄러지더라도, 본딩 툴(520)의 단부면(530)과 접촉하는 반도체 칩(550)의 막(548)은 단부면(530)의 개구를 한정하는 에지에 의해 긁히거나 손상되지 않는다. 그러므로, 막(548)이 반도체 칩(550)으로부터 분리되는 것을 양호하게 방지할 수 있다.
다음으로, 도 46 내지 도 51 을 참조하여 본 발명에 따른 본딩 장치의 제 2 실시예를 설명한다. 본딩 장치의 제 2 실시예는 본 발명에 따른 본딩 방법의 제 2 실시예를 채용한다. 전술한 본딩 장치의 제 1 실시예의 대응하는 부분 및 기능과 동일한 본딩 장치의 제 2 실시예의 부분들 및 기능에 대한 설명은 생략한다.
도 46 은 본딩 장치의 제 2 실시예를 도시하는 정면도이다. 도 47 은 본딩 장치의 제 2 실시예에서 반도체 칩의 포획을 설명하기 위한 정면도이다. 도 48 은 본딩 장치의 제 2 실시예에서 반도체 칩의 이송을 설명하기 위한 정면도이다. 도 49 는 본딩 장치의 제 2 실시예에서 반도체 칩의 프레싱을 설명하기 위한 정면도이다. 도 50 은 본딩 장치의 제 2 실시예에서 초음파 본딩을 설명하기 위한 정면도이다. 또한, 도 51 은 본딩 장치의 제 2 실시예에서 본딩 후에 본딩 툴의 동작을 설명하기 위한 정면도이다.
도 46 에 도시된 바와 같이, 본딩 장치(560)는 한 쌍의 스테이지(562a, 562b), 본딩 유닛(564) 및 제어 유닛(565)을 구비한다.
본딩 툴(572)에 부착되어 이송되는 반도체 칩(586)이 미리 스테이지(562a) 상에 놓인다. 한편, 스테이지(562b)는 본딩 장치의 제 1 실시예의 스테이지(512)에 대응하며, 흡입홀(513)을 갖는다. 기판(582)이 스테이지(562b) 상에 놓인다.
본딩 장치의 제 1 실시예와는 달리, 본딩 유닛(564)은 독립적으로 설치되어 있는 본딩 헤드(566) 및 칩 부착 이송 툴(568)을 구비한다. 본딩 헤드(566)는 본딩 장치(560)의 프레임(570a)에 이동 가능하게 장착되며, 칩 부착 이송 툴(568)은 본딩 장치(560)의 프레임(570b)에 이동 가능하게 장착되어 있다.
본딩 헤드(566)는 로딩 프레싱 기구(571)를 포함하고, 전원(도시되지 않음)에 결합되어 있다. 또한, 대략 상자 모양의 본딩 툴(572)이 본딩 헤드(566)에 걸려 있다. 본딩 툴(572)은 그 하단에 편평한 단부면(572a)을 갖는다. 이 본딩 툴(572) 상에 초음파 라디에이터(574)가 설치된다.
칩 부착 이송 툴(568)은 진공 소오스나 펌프(도시되지 않음)와 소통하는 진공 밸브(576)를 구비한다. 흡입부(577)가 칩 부착 이송 툴(568)의 하단에 설치되 고, 흡입홀(578)이 상기 흡입부(577) 내에 설치된다. 흡입홀(578)의 일단부는 진공 밸브와 소통되고, 흡입홀(578)의 타단부는 도 47 에 도시된 바와 같이 흡입부(577)의 단부면(580)에서 개방되어 있다. 따라서, 본 실시예는 폐쇄 부재 및 폐쇄 부재 구동유닛을 사용하지 않는다.
제어 유닛(565)은 본딩 장치의 제 1 실시예와 유사한 구조를 갖고, 본딩 장치(560)의 각 구성요소에 대응하여 설치된 제어기를 구비한다.
다음에, 본 실시예의 본딩 동작에 대하여 설명한다.
먼저, 패드(584)를 갖는 면이 위를 향하도록 기판(582)이 스테이지(562b) 상에 놓인다. 반도체 칩(586)은 범프(588)와 반도체 칩(586) 전체를 덮는 막(585)을 갖는다. 이 반도체 칩(586)은, 도 47 에 도시된 바와 같이 범프(588)를 갖는 면이 아래를 향하도록 스테이지(562a) 상에 놓인다. 이 상태에서, 본딩 헤드(566)는 기판(582)의 로딩 위치에서 물러나서 소정의 위치에서 대기하는 한편, 칩 부착 이송 툴(568)은 보통 반도체 칩(586)의 로딩 위치 바로 위에 위치한다.
에폭시 수지 등과 같은 충전 물질(590)이 도 47 에 도시된 바와 같이 기판(582) 상에 형성된다. 충전 물질(590)을 사용하여 이에 부착시킴으로써 반도체 칩(586) 및 기판(582)을 유지하여, 반도체 칩(586)이 기판(582) 상에 임시로 놓일 때부터 칩 부착 이송 툴(568)이 반도체 칩(586)으로부터 분리되고 본딩 툴(572)이 반도체 칩(586)에 접촉하여 반도체 칩(586)을 기판(582) 상에 위치 설정할 때까지 반도체 칩(586) 및 기판(582)이 움직이지 않게 한다. 본딩 처리가 완료된 후에 충전 물질(590)이 열적으로 경화되어, 경화된 충전 물질(590)이 하부 충전물로서 사 용될 수도 있다. 기판(582) 상에 충전 물질(590)을 형성할 때, 범프(588) 및 패드(584)의 본딩에 방해가 되지 않도록 충전 물질(590)은 패드(584)를 피한 위치에 형성된다.
기판(582) 및 반도체 칩(586)이 마련되면, 칩 부착 이송 툴(568)이 승강 기구(도시되지 않음)에 의해 하강하고, 진공 소오스나 펌프가 활성화되어 도 47 에 도시된 바와 같이 흡입에 의해 흡입부(577)의 단부면(580)으로 반도체 칩(586)이 부착된다.
다음에, 칩 부착 이송 툴(568)이 승강 기구에 의해 상승하고 이동 기구(도시되지 않음)에 의해 수평으로 이동한다. 따라서, 반도체 칩(586)은 기판(582)이 놓인 스테이지(562b) 상의 소정의 본딩 위치로 이송된다. 또한, 칩 부착 이송 툴(568)이 승강 기구에 의해 하강하고, 반도체 칩(586)이 임시로 기판(582) 상에 놓인다. 이 상태에서, 도 48 에 도시된 바와 같이 반도체 칩(586) 상의 범프(588)는 기판(582) 상의 대응하는 패드(584)와 접촉하게 된다. 또한, 반도체 칩(586) 및 기판(582)은 충전 물질(590)에 의해 함께 부착되어, 반도체 칩(586) 및 기판(582)이 서로에 대하여 움직이는 것을 방지할 수 있다.
그 후에, 진공 소오스나 펌프가 활성화 해제되고, 칩 부착 이송 툴(568)이 승강 기구에 의해 상승한다. 또한, 반도체 칩(586) 상의 위치로부터 물러나서 스테이지(562a) 상의 소정 위치로 복귀하도록, 이동 기구에 의해 칩 부착 이송 툴(568)이 수평으로 이동한다. 동시에, 본딩 헤드(566)가 이동 기구(도시되지 않음)에 의해 스테이지(562b) 상의 반도체 칩(586)의 바로 위의 위치로 수평 이동한 다. 본딩 툴(572)을 하강시키도록 로딩 프레싱 기구(571) 또한 활성화되고, 도 49 에 도시된 바와 같이 본딩 툴(572)의 편평한 단부면(572a)이 범프(588)가 형성된 표면과는 반대인 반도체 칩(586)의 표면에 접촉한다. 단부면(572a)은 접촉하는 반도체 칩(586)의 표면을 완전히 덮을 정도로 충분히 큰 크기를 갖는다.
로딩 프레싱 기구(571)는 가해진 입력이 소정 값에 도달할 때까지 반도체 칩(586)에 압력을 가한다. 그리고 나서, 초음파 라디에이터(574)의 진동이 개시된다. 그 결과, 초음파 라디에이터(574)에 의해 야기된 수평 방향의 초음파 진동에 의해 도 50 에 도시된 바와 같이 범프(588) 및 대응하는 패드(584)가 용융되어 함께 본딩된다.
본딩이 완료되면, 로딩 프레싱 기구(571)는 활성화 해제되고, 도 51 에 도시된 바와 같이 본딩 툴(572)이 상승한다. 또한, 본딩 헤드(566)가 소정의 초기 위치로 복귀하여 다음 본딩 작업을 대기한다.
본딩 장치(560)에 따르면, 본딩 툴(572)의 편평한 단부면(572a)이 반도체 칩(586)의 표면에 대하여 프레싱한다. 따라서, 초음파 진동을 겪을 때 본딩 툴(572)과 반도체 칩(586)의 접촉면이 서로에 대하여 다소 미끄러지더라도, 본딩 툴(572)의 단부면(572a)과 접촉하는 반도체 칩(586)의 막(585)은 단부면(572a)에 의해 긁히거나 손상되지 않는다. 그러므로, 막(585)이 반도체 칩(586)으로부터 분리되는 것을 방지할 수 있다.
다음에, 도 52 및 도 56 을 참조하여 본 발명에 따른 본딩 장치의 제 3 실시예를 설명한다. 본딩 장치의 제 3 실시예는 본 발명에 따른 본딩 방법의 제 3 실 시예를 채용한다. 본딩 장치의 제 3 실시예에서 전술한 본딩 장치의 제 1 및 제 2 실시예의 대응하는 부분 및 기능과 동일한 부분들 및 기능들에 대하여는 그 기재를 생략한다.
도 52 는 본딩 장치의 제 3 실시예를 도시하는 정면도이다. 도 53 은 본딩 장치의 제 3 실시예에서 본딩 헤드의 동작을 설명하기 위한 정면도이다. 도 54 는 본딩 장치의 제 3 실시예에서 반도체 칩의 프레싱을 설명하기 위한 정면도이다. 도 55 는 본딩 장치의 제 3 실시예에서 초음파 본딩을 설명하기 위한 정면도이다. 또한, 도 56 은 본딩 장치의 제 3 실시예에서 본딩 후에 본딩 툴의 동작을 설명하기 위한 정면도이다.
도 52 에 도시된 바와 같이, 본딩 장치(600)는 베이스(612), 위치 유닛(602), 본딩 헤드(604) 및 제어 유닛(606)을 구비한다.
위치 유닛(602)은 기판(626)이 놓이는 스테이지(608), 진공 밸브(610), 스테이지(608)를 본딩 장치(600)의 베이스(612) 상에 지지하는 지지부재(614) 및 지지부재(614) 상에 고정된 초음파 라디에이터(616)를 구비한다. 진공 밸브(610)의 유입구는 진공 소오스나 펌프(도시되지 않음)에 접속되고, 진공 밸브(610)의 출구는 파이프(618)의 일단에 접속되어 있다. 파이프(619)의 타단은 스테이지(608)에 매립되고, 개구(618a)에서 스테이지(608)의 중앙 상면으로 개방되어 있다.
본딩 헤드(604)는 본딩 장치(600)의 프레임에 이동 가능하게 장착되고 이동 기구(도시되지 않음)에 의해 이동한다. 본딩 헤드(604)는 전원(도시되지 않음)에 결합된 로딩 프레싱 기구(622)를 구비한다. 또한, 대략 상자 모양의 본딩 툴(624) 이 본딩 헤드(604)로부터 매달려 있다. 본딩 툴(624)의 하단에 수용부(624a)가 형성되고, 수용부(624a)에는 리세스(624b)가 형성되어 있다. 리세스(624b)는, 반도체 칩(632)이 리세스(624b) 내에 수용되도록, 반도체 칩(632)보다 다소 큰 크기와 편평한 바닥을 갖는다. 반도체 칩(632)은 수용부(624a)의 리세스(624b) 내에 수용된 상태에서 수평 방향의 움직임이 제한된다.
제어 유닛(606)은 본딩 장치의 제 1 실시예와 유사한 구성을 갖고, 본딩 장치(600)의 각 구성요소에 대응하여 제공되는 제어기를 구비한다.
다음에, 본 실시예의 본딩 동작을 설명한다.
먼저, 패드(628)를 갖는 면이 위로 향하도록 기판(626)이 스테이지(608) 상에 놓인다. 이 상태에서, 진공 소오스나 펌프(도시되지 않음)가 활성화되고 진공 밸브(610)가 열린다. 이에 따라, 기판(626)의 바닥면이 개구(618a)를 통한 흡입에 의해 스테이지(608) 상에 부착되어, 기판(626)의 움직임을 방지한다. 기판(626)이 부착된 상태는 본딩 종료 시까지 유지된다.
한편, 반도체 칩(632)은 범프(634)와 전체 반도체 칩(632)을 덮는 막(630)을 갖는다. 이 반도체 칩(632)은 도 53 에 도시된 바와 같이 범프를 갖는 면을 아래로 향하도록 본딩 툴(624)의 리세스(624b) 내에 수용되어 제한된다. 이 상태에서, 이동 기구(도시되지 않음)에 의해 본딩 헤드(604)가 수평 방향으로 스테이지(608) 위의 위치까지 이동됨으로써, 반도체 칩(632)이 기판(626) 바로 위의 로딩 위치로 이송된다.
다음에, 로딩 프레싱 기구(622)가 활성화되면, 본딩 툴(624)이 하강하고 반 도체 칩(632)의 범프(634)가 기판(626) 상의 대응하는 패드(628)와 접촉하게 된다. 또한, 로딩 프레싱 기구(622)는 반도체 칩(632)이 위치 설정된 상태에서 도 54 에 도시된 바와 같이 반도체 칩(632)에 대하여 압력을 가한다.
반도체 칩에 인가된 압력이 소정의 값에 도달하면, 초음파 라디에이터(616)의 진동이 시작된다. 그 결과, 도 55 에 도시된 바와 같이, 초음파 라디에이터(616)의 진동에 의해 초래된 수평 방향의 초음파 진동에 의하여 범프(634) 및 대응하는 패드(628)가 용융되어 서로 본딩된다. 이 상태에서, 기판(626)은 개구(618a)를 통한 흡입에 의하여 스테이지(608) 상에 안전하게 위치하게 된다. 한편, 반도체 칩(632)은 본딩 툴(624)에 의해 안전하게 위치되어 유지된다. 따라서, 반도체 칩(632) 및 기판(626)은 본딩 중에 서로에 대하여 움직이지 않는다.
본딩이 완료되면, 로딩 프레싱 기구(622)는 활성화 해제되고, 본딩 툴(624)이 도 56 에 도시된 바와 같이 상승한다. 따라서, 본딩 장치(600)는 도 52 에 도시된 소정의 초기값으로 복귀하여 다음 본딩 작업을 기다린다.
본딩 장치(600)에 따르면, 본딩 툴(624)의 리세스(624b) 내에 반도체 칩(632)이 수용되고 확고하게 유지되며, 반도체 칩(632)은 직접 초음파 진동을 겪지 않게 된다. 이 때문에, 기판(626)이 초음파 진동을 겪게 되면, 반도체 칩(632)의 막(630)은 긁히거나 손상되지 않게 된다. 그러므로, 막(630)이 반도체 칩(632)으로부터 분리되는 것을 양호하게 방지할 수 있다.
본딩 장치의 각 실시예들에서, 여러 가지 이동 기구 및 승강 기구는 공지된 기구들이 사용될 수 있기 때문에 도시하지 않았다. 이와 유사하게, 공지된 진공 소오스나 펌프가 사용될 수 있기 때문에 그러한 진공 소오스나 펌프도 도시하지 않았다.
또한, 본 발명은 이러한 실시예들에 제한되는 것이 아니라, 본 발명의 범위를 벗어남이 없이 다양한 변경 및 수정이 가해질 수도 있다.
전술한 본 발명에 따르면, 집적회로 칩으로부터의 이물질의 발생을 방지하는 막을 칩에 형성하여, 소위 헤드 파손을 방지할 수 있고, 원하는 두께를 갖는 상기 막으로 덮인 칩을 효과적으로 제조할 수 있게 된다. 따라서, 반도체 칩을 취급할 때 반도체 칩의 표면에 대한 손상을 양호하게 방지할 수 있다.

Claims (20)

  1. 탑재면;
    상기 탑재면에 탑재되어, 헤드를 통하여 기록매체에 대하여 기록 및/또는 판독된 신호를 처리하는 집적회로 칩; 및
    헤드가 형성되고, 상기 탑재면 상에 탑재된 헤드 슬라이더를 구비하며,
    상기 집적회로 칩은 막으로 덮이고,
    상기 막은 폴리파라크실리렌(poly p-xylylene), 또는 자외선경화성 수지를 포함하는 광경화성수지와 열경화성 수지로 구성된 그룹 중에서 선택된 저점도 수지로 이루어진 것을 특징으로 하는 헤드 어셈블리.
  2. 제 1 항에 있어서, 상기 집적회로 칩을 덮는 상기 막은 증착에 의해 형성되는 것을 특징으로 하는 헤드 어셈블리.
  3. 삭제
  4. 제 1 항에 있어서, 상기 집적회로 칩은 도체 범프가 형성된 제 1 표면 및 상기 제 1 표면의 반대측인 제 2 표면을 갖고, 상기 제 2 표면의 주변부는 모서리가 깍인 것을 특징으로 하는 헤드 어셈블리.
  5. 제 1 항에 있어서, 상기 막은 적어도 상기 집적회로 칩의 주변부를 덮는 것을 특징으로 하는 헤드 어셈블리.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 막을 포함한 상기 집적회로 칩의 상기 탑재면으로부터의 높이는 상기 헤드 슬라이더의 상기 탑재면으로부터의 높이보다 낮은 것을 특징으로 하는 헤드 어셈블리.
  8. 디스크에 대하여 정보를 기록 및 판독하기 위한 디스크 유닛으로서,
    탑재면, 상기 탑재면 상에 탑재된 헤드, 및 상기 탑재면 상에 탑재되어 상기 헤드를 통하여 상기 디스크에 대하여 기록 및/또는 판독된 정보를 처리하는 집적회로 칩을 갖는 헤드 어셈블리를 구비하며,
    상기 집적회로 칩은 막으로 덮이고,
    상기 막은 폴리파라크실리렌(poly p-xylylene), 또는 자외선경화성 수지를 포함하는 광경화성수지와 열경화성 수지로 구성된 그룹 중에서 선택된 저점도 수지로 이루어진 것을 특징으로 하는 디스크 유닛.
  9. 제 8 항에 있어서, 상기 막은 적어도 상기 집적회로 칩의 주변부를 덮고, 상기 막은 자외선경화성 수지를 포함하는 광경화성 수지 및 열경화성 수지로 구성된 그룹 중에서 선택된 저점도 수지로 이루어진 것을 특징으로 하는 디스크 유닛.
  10. 주칩 본체; 및
    증착에 의해 형성되고 상기 주칩 본체를 덮는 덮개막을 구비하고,
    상기 덮개막은 폴리파라크실리렌(poly p-xylylene), 또는 자외선경화성 수지를 포함하는 광경화성수지와 열경화성 수지로 구성된 그룹 중에서 선택된 저점도 수지로 이루어진 것을 특징으로 하는 반도체 부품.
  11. 제 10 항에 있어서, 상기 주칩 본체의 일부가 상기 덮개막을 통하여 노출된 것을 특징으로 하는 반도체 부품.
  12. 제 10 항에 있어서, 상기 주칩 본체는 상부 표면, 하부 표면 및 주변 측면을 갖고,
    상기 주칩 본체의 상기 하부 표면에 형성된 집적회로;
    상기 주칩 본체의 상기 하부 표면에 형성된 도체 범프; 및
    상기 주칩 본체의 상기 하부 표면에 형성되어 상기 도체 범프의 팁 단부를 노출시키는 하부 충전층을 더 구비하며,
    상기 덮개막은 상기 주칩 본체의 상기 상부 표면 및 상기 주변 측면을 덮고, 상기 하부 충전층의 주변 측면을 덮는 것을 특징으로 하는 반도체 부품.
  13. 제 12 항에 있어서, 상기 집적회로의 외부 측면 상의 상기 주칩 본체의 상기 하부 표면에 형성된 정렬 마크를 더 구비하고,
    상기 하부 충전층은 상기 정렬 마크를 노출시키는 홀을 갖는 것을 특징으로 하는 반도체 부품.
  14. 헤드 어셈블리 상에 탑재되어 그 일부를 구성하는 집적회로 칩을 제조하는 방법으로서,
    (a) 웨이퍼의 양측에 위치한 제 1 표면 및 제 2 표면 중 하나에 도체 범프가 형성된 상기 웨이퍼의 상기 제 1 및 제 2 표면 상에 제 1 막을 형성하는 단계;
    (b) 상기 제 1 막을 갖는 상기 웨이퍼를 복수의 칩으로 절단하는 단계; 및
    (c) 상기 절단된 칩 각각의 주변 측면 상에 제 2 막을 형성하는 단계를 포함하고,
    상기 제 1 막 및 제 2 막은 폴리파라크실리렌(poly p-xylylene), 또는 자외선경화성 수지를 포함하는 광경화성수지와 열경화성 수지로 구성된 그룹 중에서 선택된 저점도 수지로 이루어진 것을 특징으로 하는 집적회로 칩의 제조방법.
  15. 헤드 어셈블리 상에 탑재되어 그 일부를 구성하는 집적회로 칩을 제조하는 방법으로서,
    (a) 도체 범프가 형성된 웨이퍼의 제 2 표면의 반대측인 상기 웨이퍼의 제 1 표면 상에 제 1 막을 형성하는 단계;
    (b) 웨이퍼에 필름을 부착한 상태에서 필름은 절단하지 않으면서 상기 제 1 막을 갖는 상기 웨이퍼를 복수의 칩으로 절단하는 단계;
    (c) 상기 절단된 칩 각각의 주변부만으로부터 상기 필름을 분리하는 단계; 및
    (d) 상기 절단된 칩의 상기 주변부가 상기 필름으로부터 분리된 상태에서 상기 각각의 칩 상에 제 2 막을 형성하는 단계를 구비하는 것을 특징으로 하는 집적회로 칩의 제조방법.
  16. 헤드 어셈블리 상에 탑재되어 그 일부를 구성하는 집적회로 칩을 제조하는 방법으로서,
    (a) 도체 범프가 형성된 웨이퍼의 표면 상에 필름을 부착함으로써, 상기 도체 범프를 포함하며 후에 칩으로 되는 상기 웨이퍼의 상기 표면 상의 부분을 파형 모양의 상기 필름으로 둘러싸는 단계;
    (b) 상기 필름을 갖는 상기 웨이퍼를 복수의 칩으로 절단하는 단계; 및
    (c) 상기 절단된 칩 각각에 막을 형성하는 단계를 포함하고,
    상기 막은 폴리파라크실리렌(poly p-xylylene), 또는 자외선경화성 수지를 포함하는 광경화성수지와 열경화성 수지로 구성된 그룹 중에서 선택된 저점도 수지로 이루어진 것을 특징으로 하는 집적회로 칩의 제조방법.
  17. 헤드 어셈블리 상에 탑재되어 그 일부를 구성하며, 주칩 본체와 상기 주칩 본체를 덮는 막을 갖는 집적회로 칩을 제조하는 방법으로서,
    (a) 상기 주칩 본체에 대한 습윤성보다 작은 표면 장력을 갖는 수지를, 상기 막을 형성하는데 필요한 상기 수지의 양보다 큰 소정 량만큼 노즐로부터 상기 주칩 본체의 상부 표면으로 공급하는 단계,
    (b) 상기 주칩 본체의 상기 상부 표면 근처의 노즐을 형성될 상기 막의 두께에 대응하는 높이로 이동하는 단계, 및
    (c) 과도한 수지를 제거하여 상기 주칩 본체를 덮는 상기 막을 형성하도록, 상기 주칩 본체에 대한 습윤성보다 작은 흡입력으로 수지를 흡입하는 단계를 포함하는 것을 특징으로 하는 집적회로 칩의 제조방법.
  18. 헤드 어셈블리 상에 탑재되어 그 일부를 구성하며, 주칩 본체, 도체 범프 및 상기 주칩 본체를 덮는 막을 갖는 집적회로 칩을 제조하는 방법으로서,
    (a) 상기 도체 범프의 뾰족한 팁 단부를 눌러 뭉개기 전의 상태에서, 상기 주칩 본체와 상기 도체 범프 상에 증착에 의해 상기 막을 형성하는 단계;
    (b) 상기 도체 범프의 뾰족한 팁 단부를 눌러 뭉개는 동시에 상기 뾰족한 팁 단부를 덮는 상기 막을 밀어내도록 상기 도체 범프를 표면에 대하여 프레싱하여, 상기 도체 범프의 뭉개진 부분에서 표면을 노출시키는 단계를 포함하고,
    상기 막은 폴리파라크실리렌(poly p-xylylene), 또는 자외선경화성 수지를 포함하는 광경화성수지와 열경화성 수지로 구성된 그룹 중에서 선택된 저점도 수지로 이루어진 것을 특징으로 하는 집적회로 칩의 제조방법.
  19. 헤드 어셈블리 상에 탑재되어 그 일부를 구성하며, 주칩 본체, 도체 범프 및 상기 주칩 본체를 덮는 집적회로 칩을 제조하는 방법으로서,
    (a) 상기 도체 범프의 팁 단부에 몰드 이형제(離型劑)를 부착하는 단계,
    (b) 상기 도체 범프를 포함한 상기 전(全) 주칩 본체 상에 상기 막을 증착에 의해 형성하는 단계, 및
    (c) 상기 도체 범프의 상기 팁 단부상의 상기 막 부분을 상기 몰드 이형제와 함께 제거하여, 상기 도체 범프의 상기 팁 단부의 표면을 노출시키는 단계를 포함하는 것을 특징으로 하는 집적회로 칩의 제조방법.
  20. 삭제
KR1020060027927A 1999-05-28 2006-03-28 헤드 어셈블리, 디스크 유닛, 및 본딩 방법과 장치 KR100723589B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-1999-00150599 1999-05-28
JP15059999 1999-05-28
JP30462999A JP2001127077A (ja) 1999-10-26 1999-10-26 ボンディング装置および方法
JPJP-P-1999-00304629 1999-10-26
JP36554699A JP3883094B2 (ja) 1999-05-28 1999-12-22 ヘッドｉｃチップの製造方法
JPJP-P-1999-00365546 1999-12-22

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020000022872A Division KR100628898B1 (ko) 1999-05-28 2000-04-28 헤드 어셈블리, 디스크 유닛, 및 본딩 방법과 장치

Publications (2)

Publication Number Publication Date
KR20060037297A KR20060037297A (ko) 2006-05-03
KR100723589B1 true KR100723589B1 (ko) 2007-06-04

Family

ID=27319956

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020000022872A KR100628898B1 (ko) 1999-05-28 2000-04-28 헤드 어셈블리, 디스크 유닛, 및 본딩 방법과 장치
KR1020060027927A KR100723589B1 (ko) 1999-05-28 2006-03-28 헤드 어셈블리, 디스크 유닛, 및 본딩 방법과 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020000022872A KR100628898B1 (ko) 1999-05-28 2000-04-28 헤드 어셈블리, 디스크 유닛, 및 본딩 방법과 장치

Country Status (4)

Country Link
US (2) US6885522B1 (ko)
KR (2) KR100628898B1 (ko)
CN (1) CN1237512C (ko)
DE (1) DE10020394A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3660640B2 (ja) * 2001-07-02 2005-06-15 アルプス電気株式会社 チップオンサスペンション型磁気ヘッド及びその製造方法
KR100446957B1 (ko) * 2001-08-16 2004-09-01 전배혁 폴리머 코팅에 의한 드라이 플라워의 보존처리 방법
US6835592B2 (en) * 2002-05-24 2004-12-28 Micron Technology, Inc. Methods for molding a semiconductor die package with enhanced thermal conductivity
NL1022463C2 (nl) * 2003-01-22 2004-07-26 Fico Bv Drager, houder, lasersnij-inrichting en werkwijze voor het met behulp van laserlicht separeren van halfgeleider producten.
JP3846437B2 (ja) * 2003-03-17 2006-11-15 株式会社日立製作所 自動車用コントロールユニット
JP4058642B2 (ja) * 2004-08-23 2008-03-12 セイコーエプソン株式会社 半導体装置
KR100857011B1 (ko) * 2005-03-04 2008-09-04 가부시키가이샤 무라타 세이사쿠쇼 세라믹 다층 기판 및 그 제조방법
JP4589392B2 (ja) * 2005-06-30 2010-12-01 富士通株式会社 超微細部品の取り外し方法、及び装置
KR100837734B1 (ko) * 2006-08-01 2008-06-13 (주)창조엔지니어링 초음파를 이용한 솔더볼 본딩방법
DE102008014121A1 (de) * 2007-12-20 2009-06-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips und Halbleiterchip
US8113411B2 (en) * 2010-03-30 2012-02-14 Flextronics Ap, Llc Universal radio frequency shield removal
JP5865639B2 (ja) * 2011-09-15 2016-02-17 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
US8870051B2 (en) * 2012-05-03 2014-10-28 International Business Machines Corporation Flip chip assembly apparatus employing a warpage-suppressor assembly
FR2991810B1 (fr) * 2012-06-11 2014-07-04 Sagem Defense Securite Module electronique de puissance pourvu d'une couche de protection
US20140069989A1 (en) * 2012-09-13 2014-03-13 Texas Instruments Incorporated Thin Semiconductor Chip Mounting
US8847412B2 (en) * 2012-11-09 2014-09-30 Invensas Corporation Microelectronic assembly with thermally and electrically conductive underfill
US20150001700A1 (en) * 2013-06-28 2015-01-01 Infineon Technologies Ag Power Modules with Parylene Coating
DE102015106265A1 (de) 2015-02-06 2016-08-11 Auto-Kabel Management Gmbh Ultraschallschweißvorrichtung sowie Verfahren zum Ultraschallschweißen
US10177057B2 (en) 2016-12-15 2019-01-08 Infineon Technologies Ag Power semiconductor modules with protective coating
US10431483B2 (en) 2017-07-14 2019-10-01 Industrial Technology Research Institute Transfer support and transfer module
US11227787B2 (en) 2017-07-14 2022-01-18 Industrial Technology Research Institute Transfer support and transfer module
US10535644B1 (en) * 2018-06-29 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Manufacturing method of package on package structure
CN111745339B (zh) * 2020-06-18 2021-10-26 芜湖常瑞汽车部件有限公司 一种焊接生产线用定位工装及其使用方法
CN111785305B (zh) * 2020-06-23 2021-06-22 厦门市美亚柏科信息股份有限公司 一种希捷硬盘外边缘划伤数据恢复方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR870004519A (ko) * 1985-10-22 1987-05-11 드로스트, 후흐스 집적 반도체 회로
KR970003733A (ko) * 1995-06-30 1997-01-28 김주용 멀티칩 본딩장치

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6802279A (ko) * 1968-02-16 1969-08-19
US3750926A (en) * 1971-03-02 1973-08-07 Hitachi Ltd Vibration element for supersonic bonding
DE2730367A1 (de) 1977-07-05 1979-01-18 Siemens Ag Verfahren zum passivieren von halbleiterelementen
US4172907A (en) * 1977-12-29 1979-10-30 Honeywell Information Systems Inc. Method of protecting bumped semiconductor chips
JPS5757556A (en) 1980-09-25 1982-04-06 Asahi Chemical Ind Blood purifying method and apparatus
JPS59208844A (ja) 1983-05-13 1984-11-27 Hitachi Ltd フエイスダウンボンダ−
JPH0618200B2 (ja) 1984-08-10 1994-03-09 株式会社日立製作所 ラテラルトランジスタ半導体装置の製造方法
US4667870A (en) * 1984-09-20 1987-05-26 American Telephone And Telegraph Company Registering articles to sites with recessed ultrasonic bonding tool head
JPS61104313A (ja) * 1984-10-22 1986-05-22 Sharp Corp 薄膜磁気ヘツド装置
JPS61216436A (ja) 1985-03-22 1986-09-26 Mitsubishi Electric Corp 半導体装置
JPS63173092A (ja) 1987-01-13 1988-07-16 アルプス電気株式会社 基板搭載チツプ部品の保護方法
JPH02105405A (ja) 1988-10-13 1990-04-18 Nec Corp 半導体装置
JPH02105446A (ja) 1988-10-13 1990-04-18 Nec Corp 混成集積回路
DE59002263D1 (de) 1989-05-24 1993-09-16 Schloemann Siemag Ag Automatisches einrichten eines universalwalzgeruestes nach dessen umbau auf neue profilformate.
JP2762639B2 (ja) 1989-12-15 1998-06-04 富士通株式会社 ヘッド支持アーム
JP2738091B2 (ja) 1989-12-15 1998-04-08 富士通株式会社 半導体装置の製造方法
JPH0424950A (ja) 1990-05-15 1992-01-28 Mitsubishi Electric Corp 半導体装置
JPH0447511A (ja) * 1990-06-15 1992-02-17 Sharp Corp 磁気抵抗効果型薄膜磁気ヘッド
US5019673A (en) 1990-08-22 1991-05-28 Motorola, Inc. Flip-chip package for integrated circuits
JP3150351B2 (ja) 1991-02-15 2001-03-26 株式会社東芝 電子装置及びその製造方法
GB2256740A (en) 1991-06-14 1992-12-16 Marconi Electronic Devices Magnetic head support carrying electronic circuits
US5274913A (en) * 1991-10-25 1994-01-04 International Business Machines Corporation Method of fabricating a reworkable module
JPH06275583A (ja) 1993-03-24 1994-09-30 Disco Abrasive Syst Ltd 面取り半導体チップ及びその面取り加工方法
JPH0758191A (ja) * 1993-08-13 1995-03-03 Toshiba Corp ウェハステージ装置
US5370301A (en) * 1994-01-04 1994-12-06 Texas Instruments Incorporated Apparatus and method for flip-chip bonding
JP3297254B2 (ja) 1995-07-05 2002-07-02 株式会社東芝 半導体パッケージおよびその製造方法
JPH09246307A (ja) 1996-03-08 1997-09-19 Fuji Electric Co Ltd オートフォーカスｉｃおよびその製造方法
US5805382A (en) 1996-06-21 1998-09-08 International Business Machines Corporation Integrated conductor magnetic recording head and suspension having cross-over integrated circuits for noise reduction
JP3201968B2 (ja) 1997-02-28 2001-08-27 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｆｐｃケーブルおよびキャリッジユニットならびにディスク装置
JP3130860B2 (ja) * 1997-03-04 2001-01-31 ティーディーケイ株式会社 磁気ヘッド装置及び該磁気ヘッド装置を備えた磁気ディスク装置
JP3587019B2 (ja) 1997-04-08 2004-11-10 ソニー株式会社 半導体装置の製造方法
JPH10293915A (ja) * 1997-04-21 1998-11-04 Nippon Mektron Ltd 磁気ヘッド用可撓性回路基板
US6437944B2 (en) * 1997-10-20 2002-08-20 Fujitsu Limited Head slider supporting device, disk device and suspension
US5936304A (en) * 1997-12-10 1999-08-10 Intel Corporation C4 package die backside coating
JP3257500B2 (ja) * 1998-02-27 2002-02-18 ティーディーケイ株式会社 磁気ヘッド装置
JP3556498B2 (ja) * 1998-12-14 2004-08-18 Ｔｄｋ株式会社 チップ接合用ノズル
JP4338834B2 (ja) * 1999-08-06 2009-10-07 日本テキサス・インスツルメンツ株式会社 超音波振動を用いた半導体チップの実装方法
JP3487264B2 (ja) * 2000-07-06 2004-01-13 松下電器産業株式会社 電子部品のボンディング装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR870004519A (ko) * 1985-10-22 1987-05-11 드로스트, 후흐스 집적 반도체 회로
KR970003733A (ko) * 1995-06-30 1997-01-28 김주용 멀티칩 본딩장치

Also Published As

Publication number Publication date
US7347347B2 (en) 2008-03-25
US20050057856A1 (en) 2005-03-17
CN1237512C (zh) 2006-01-18
US6885522B1 (en) 2005-04-26
KR20000077110A (ko) 2000-12-26
DE10020394A1 (de) 2001-01-25
CN1275761A (zh) 2000-12-06
KR100628898B1 (ko) 2006-09-27
KR20060037297A (ko) 2006-05-03

Similar Documents

Publication Publication Date Title
KR100723589B1 (ko) 헤드 어셈블리, 디스크 유닛, 및 본딩 방법과 장치
US7394163B2 (en) Method of mounting semiconductor chip
US10762922B2 (en) Assembly of DSA suspensions using microactuators with partially cured adhesives
KR101244482B1 (ko) 반도체 장치의 제조 방법
US20050280940A1 (en) System and method for improving suspension-to-slider attachment in a hard disk drive
Luk et al. Development of gold to gold interconnection flip chip bonding for chip on suspension assemblies
US7682879B2 (en) Edge coating a microelectronic device
JP3883094B2 (ja) ヘッドｉｃチップの製造方法
US6970326B2 (en) Magnetic head provided with resin-molded IC bare-chip between height-restriction plate and suspension and method for manufacturing magnetic head
US20030099065A1 (en) Magnetic head having integrated circuit chip mounted on suspension and method of producing the same
KR100628900B1 (ko) 반도체 칩의 실장방법
CN102760451B (zh) 用于在滑块上对准激光二极管的方法和装置
JPH05291397A (ja) コレットおよび半導体装置の製造方法
JPH10308412A (ja) 粒子配列装置およびこれを用いた粒子配列方法
JP2001134916A (ja) Ｉｃチップ、ヘッドサスペンションアセンブリ並びに該ｉｃチップ及び該ヘッドサスペンションアセンブリの製造方法
US20060086772A1 (en) System and method for improving hard drive actuator lead attachment
CN100411159C (zh) 半导体零件和制造集成电路芯片的方法
JP2001266322A (ja) ヘッドサスペンションアセンブリ及びその製造方法
US20200075049A1 (en) Method of manufacturing piezoelectric microactuators having wrap-around electrodes
JP3367516B2 (ja) 部品の搭載装置および部品の搭載方法
JPH0567648A (ja) 半導体実装方法とその装置
JP3093029B2 (ja) 光ディスク媒体の製造方法
JPH05190744A (ja) Ｉｃボンディングヘッド
JP2003273146A (ja) 導電性粒子配置フィルムの製造装置
JPH1092880A (ja) 粒子配列装置およびこれを用いた粒子転写方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
LAPS Lapse due to unpaid annual fee