JPH0424950A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0424950A JPH0424950A JP12602590A JP12602590A JPH0424950A JP H0424950 A JPH0424950 A JP H0424950A JP 12602590 A JP12602590 A JP 12602590A JP 12602590 A JP12602590 A JP 12602590A JP H0424950 A JPH0424950 A JP H0424950A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor device
- coated
- view
- coat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 239000000463 material Substances 0.000 claims abstract description 10
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000003822 epoxy resin Substances 0.000 claims abstract description 6
- 229920000647 polyepoxide Polymers 0.000 claims abstract description 6
- 239000000919 ceramic Substances 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 230000035515 penetration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、厚膜基板に実装された表面実装用半導体の
内部チップのクラックを防止した半導体装置に関するも
のである。
内部チップのクラックを防止した半導体装置に関するも
のである。
［従来の技術］
第３図（ａ）、（ｂ）は従来のこの種の半導体装置を示
す正面図および側断面図で、セラミックを主体とする厚
膜基板１に表面実装用半導体２を実装後、直接第４図（
ａ）、（ｂ）に示すように外装コート４（主としてフェ
ノール系エポキシ樹脂）で被覆していた。なお、３はリ
ード端子である。
す正面図および側断面図で、セラミックを主体とする厚
膜基板１に表面実装用半導体２を実装後、直接第４図（
ａ）、（ｂ）に示すように外装コート４（主としてフェ
ノール系エポキシ樹脂）で被覆していた。なお、３はリ
ード端子である。
〔発明が解決しようとする課題］
上記のように構成された従来の半導体装置は、表面実装
用半導体２に直接外装コート４をコーティングしている
ので、表面実装用半導体２の内部Ｓｉチップに応力によ
りクラックが発生するなどの問題点があった。
用半導体２に直接外装コート４をコーティングしている
ので、表面実装用半導体２の内部Ｓｉチップに応力によ
りクラックが発生するなどの問題点があった。
この発明は、上記のような問題点を解決するためになさ
れたもので、表面実装用半導体を覆うようにプリコート
材を塗布することにより外装コート（フェノール系エポ
キシ樹脂）の影響をなくした半導体装置を得ることを目
的とするものである。
れたもので、表面実装用半導体を覆うようにプリコート
材を塗布することにより外装コート（フェノール系エポ
キシ樹脂）の影響をなくした半導体装置を得ることを目
的とするものである。
［課題を解決するための手段］
この発明に係る半導体装置は、表面実装用半導体全体を
覆うようにプリコート材を塗布し、キュアー後、プリコ
ート材の上にフェノール系エポキシ樹脂による外装コー
トをコーティングしたものである。
覆うようにプリコート材を塗布し、キュアー後、プリコ
ート材の上にフェノール系エポキシ樹脂による外装コー
トをコーティングしたものである。
［作用］
この発明においては、表面実装用半導体にプリコートを
施し、その上に外装コートをコーティングしたことから
、表面実装用半導体の内部Ｓｉチップに外装コートによ
る応力がかからず、内部Ｓｉチップにクラックが入るこ
とがない。
施し、その上に外装コートをコーティングしたことから
、表面実装用半導体の内部Ｓｉチップに外装コートによ
る応力がかからず、内部Ｓｉチップにクラックが入るこ
とがない。
［実施例］
以下、この発明の一実施例を図面について説明する。
第１図、第２図はこの発明の半導体装置の一実施例を示
す図で、第１図（ａ）、（ｂ）はグリコートした状態の
正面図および側断面図、第２図（ａ） （ｂ）はプ
リコートした後、その上に外装コートをコーティングし
た状態の正面図および側断面図である。
す図で、第１図（ａ）、（ｂ）はグリコートした状態の
正面図および側断面図、第２図（ａ） （ｂ）はプ
リコートした後、その上に外装コートをコーティングし
た状態の正面図および側断面図である。
第１図（ａ）、（ｂ）に示すように、セラミックを主体
とした厚膜基板１に表面実装用半導体２（例えば、コレ
クタリードをヒートシンクとした５ＯＴ−８９タイプ）
を実装後、表面実装用半導体２の全体を覆うようにＳｉ
ゲルその他のプリコート材（例えば、硬化前：粘度３０
０〜１８００ＣＰ （２５℃）、硬化後二針人度６０〜
１２゜（２５°Ｃ））５を塗布しキュアーする。その後
、第２図（ａ）、（ｂ）に示すように、例えばフェノー
ル系エポキシ樹脂を主体とした外装コート４をコーティ
ングする。なお、３はリード端子である。
とした厚膜基板１に表面実装用半導体２（例えば、コレ
クタリードをヒートシンクとした５ＯＴ−８９タイプ）
を実装後、表面実装用半導体２の全体を覆うようにＳｉ
ゲルその他のプリコート材（例えば、硬化前：粘度３０
０〜１８００ＣＰ （２５℃）、硬化後二針人度６０〜
１２゜（２５°Ｃ））５を塗布しキュアーする。その後
、第２図（ａ）、（ｂ）に示すように、例えばフェノー
ル系エポキシ樹脂を主体とした外装コート４をコーティ
ングする。なお、３はリード端子である。
［発明の効果］
以上説明したように、この発明は、表面実装用半導体の
全体を覆うようにプリコート材を塗布した後、外装コー
トをコーティングしたので、表面実装用半導体の内部Ｓ
ｉチップのクラックの発生を防ぐことができる。
全体を覆うようにプリコート材を塗布した後、外装コー
トをコーティングしたので、表面実装用半導体の内部Ｓ
ｉチップのクラックの発生を防ぐことができる。
第１図（ａ）、（ｂ）はこの発明の半導体装置の一実施
例を示す図で、第１図（ａ）は表面実装用半導体全体に
プリコートした状態の正面図、第１図（ｂ）は、第１図
（ａ）の側断面図、第２図（ａ）、（ｂ）はプリコート
した上に外装コートをコーティングした状態の正面図お
よび側断面図、第３図（ａ）、（ｂ）は従来の半導体装
置の外装コートをコーティングする前の正面図および側
断面図、第４図（ａ）、（ｂ）は外装コートをコーティ
ングした後の従来の半導体装置の正面図および側断面図
である。 図において、１は厚膜基板、２は表面実装用半導体、３
はリード端子、４は外装コート、５はプリコート材であ
る。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名） 第 図 ７リコート材 第 図 第 図 第 図
例を示す図で、第１図（ａ）は表面実装用半導体全体に
プリコートした状態の正面図、第１図（ｂ）は、第１図
（ａ）の側断面図、第２図（ａ）、（ｂ）はプリコート
した上に外装コートをコーティングした状態の正面図お
よび側断面図、第３図（ａ）、（ｂ）は従来の半導体装
置の外装コートをコーティングする前の正面図および側
断面図、第４図（ａ）、（ｂ）は外装コートをコーティ
ングした後の従来の半導体装置の正面図および側断面図
である。 図において、１は厚膜基板、２は表面実装用半導体、３
はリード端子、４は外装コート、５はプリコート材であ
る。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名） 第 図 ７リコート材 第 図 第 図 第 図
Claims (1)
- セラミックを主体とした厚膜基板に表面実装用半導体
を実装した半導体装置において、前記表面実装用半導体
全体を覆うようにプリコート材を塗布し、キュアー後、
前記プリコート材の上にフェノール系エポキシ樹脂によ
る外装コートをコーティングしたことを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12602590A JPH0424950A (ja) | 1990-05-15 | 1990-05-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12602590A JPH0424950A (ja) | 1990-05-15 | 1990-05-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0424950A true JPH0424950A (ja) | 1992-01-28 |
Family
ID=14924841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12602590A Pending JPH0424950A (ja) | 1990-05-15 | 1990-05-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0424950A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6885522B1 (en) | 1999-05-28 | 2005-04-26 | Fujitsu Limited | Head assembly having integrated circuit chip covered by layer which prevents foreign particle generation |
| US7028139B1 (en) | 2003-07-03 | 2006-04-11 | Veritas Operating Corporation | Application-assisted recovery from data corruption in parity RAID storage using successive re-reads |
| JP2014123606A (ja) * | 2012-12-20 | 2014-07-03 | Shindengen Electric Mfg Co Ltd | 電源装置およびその製造方法 |
-
1990
- 1990-05-15 JP JP12602590A patent/JPH0424950A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6885522B1 (en) | 1999-05-28 | 2005-04-26 | Fujitsu Limited | Head assembly having integrated circuit chip covered by layer which prevents foreign particle generation |
| US7347347B2 (en) | 1999-05-28 | 2008-03-25 | Fujitsu Limited | Head assembly, disk unit, and bonding method and apparatus |
| US7028139B1 (en) | 2003-07-03 | 2006-04-11 | Veritas Operating Corporation | Application-assisted recovery from data corruption in parity RAID storage using successive re-reads |
| US7234024B1 (en) | 2003-07-03 | 2007-06-19 | Veritas Operating Corporation | Application-assisted recovery from data corruption in parity RAID storage using successive re-reads |
| JP2014123606A (ja) * | 2012-12-20 | 2014-07-03 | Shindengen Electric Mfg Co Ltd | 電源装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6586105B2 (en) | Packaging structure and method for automotive components | |
| JPH0424950A (ja) | 半導体装置 | |
| JPH04206858A (ja) | 半導体パッケージ | |
| JPS59202642A (ja) | 混成集積回路装置の製造方法 | |
| CN1179404C (zh) | 基板在晶片上的封装方法 | |
| JPH05183072A (ja) | 半導体装置 | |
| JPH02183545A (ja) | 混成集積回路の製造方法 | |
| JP3232954B2 (ja) | 電子部品の製造方法 | |
| JPH0445251Y2 (ja) | ||
| JPH01297870A (ja) | 発光ダイオードおよびその製造方法 | |
| JPS6144436Y2 (ja) | ||
| JPS61258435A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0590957U (ja) | フリップチップのコーティング構造 | |
| JPH0311904Y2 (ja) | ||
| JPH0360136A (ja) | 半導体製造方法 | |
| KR100294508B1 (ko) | 회로기판에칩을고정시키는방법및장치 | |
| JPS6033278A (ja) | 封着用ガラス層の形成方法 | |
| GB2074791A (en) | Mounting of circuit elements on substrates | |
| JPS6132557A (ja) | 半導体装置 | |
| JPH04267363A (ja) | 混成集積回路装置 | |
| JPH0243732A (ja) | 半導体装置の製造方法 | |
| JPH0621285U (ja) | 電子部品 | |
| JPS63316462A (ja) | 半導体モジュ−ル | |
| JPS63173092A (ja) | 基板搭載チツプ部品の保護方法 | |
| JPS6360597A (ja) | 電気部品の樹脂封止方法 |