KR100711557B1 - Ldmos 트랜지스터를 제조하는 방법 및 그 구조 - Google Patents
Ldmos 트랜지스터를 제조하는 방법 및 그 구조 Download PDFInfo
- Publication number
- KR100711557B1 KR100711557B1 KR1020050073778A KR20050073778A KR100711557B1 KR 100711557 B1 KR100711557 B1 KR 100711557B1 KR 1020050073778 A KR1020050073778 A KR 1020050073778A KR 20050073778 A KR20050073778 A KR 20050073778A KR 100711557 B1 KR100711557 B1 KR 100711557B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- doped
- recess
- layer
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000002955 isolation Methods 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims description 31
- 150000002500 ions Chemical class 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000008569 process Effects 0.000 description 15
- 239000000463 material Substances 0.000 description 12
- 238000005530 etching Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000002513 implantation Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- -1 but not limited to Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
- H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
Claims (20)
- 집적회로의 트랜지스터에 있어서,게이트 전극;웰층(well layer) 내의 제 1 도핑된 웰 영역;상기 제 1 도핑된 웰 영역 내의 오목부;상기 웰층의 상부면 상의 제 1 고립 부분(isolation portion);적어도 부분적으로 상기 제 1 도핑된 웰 영역의 오목부 내에 있는 제 2 고립 부분으로서, 상기 제 2 고립 부분의 적어도 일부는 상기 제 1 고립 부분보다 아래에 있는 상기 제 2 고립 부분; 및상기 제 2 고립 부분에 인접한 상기 제 1 도핑된 웰 영역의 오목부 내의 드레인 도핑된 영역으로서, 상기 제 2 고립 부분는 상기 게이트 전극과 상기 드레인 도핑된 영역 사이에 위치되는 상기 드레인 도핑된 영역을 포함하는, 트랜지스터.
- 제 1항에 있어서, 상기 제 2 고립 부분의 적어도 일부는 상기 제 1 고립 부분보다 500Å 낮은, 트랜지스터.
- 제 1항에 있어서, 상기 오목부는 500의 깊이를 갖는, 트랜지스터.
- 집적회로의 트랜지스터에 있어서,상부면을 갖는, 기판 상의 웰층;상기 웰층 내의 제 1 활성 영역을 정의하는 상기 웰층 내의 제 1 고립 영역;상기 제 1 활성 영역에서의 상기 웰층 내의 제 1 도핑된 웰 영역으로서, 상기 제 1 도핑된 웰 영역의 적어도 일부는 상기 트랜지스터의 게이트 전극에 인접한 상기 제 1 도핑된 웰 영역;상기 제 1 도핑된 웰 영역 내의 오목부;적어도 부분적으로 상기 제 1 고립 영역 위에 있는 상기 웰층의 상부면 상의 제 2 고립 영역;적어도 부분적으로 상기 제 1 도핑된 웰 영역의 오목부 내에 있는 제 3 고립 영역으로서, 상기 제 3 고립 부분의 적어도 일부는 상기 제 2 고립 영역보다 낮은 상기 제 3 고립 영역; 및상기 제 3 고립 영역에 인접한 상기 제 1 도핑된 웰 영역의 오목부 내의 드레인 도핑된 영역으로서, 상기 제 3 고립 영역은 상기 게이트 전극과 상기 드레인 도핑된 영역 사이에 위치되는, 상기 드레인 도핑된 영역을 포함하는, 트랜지스터.
- 제 4항에 있어서, 상기 제 3 고립 영역의 적어도 일부는 상기 제 2 고립 영역보다 500Å낮은, 트랜지스터.
- 제 4항에 있어서, 상기 오목부는 500Å의 깊이를 갖는, 트랜지스터.
- 제 4항에 있어서, 상기 제 1 활성 영역에서 상기 웰층 아래의 기판에 형성된 매장된 도핑층을 더 포함하는, 트랜지스터.
- 제 4항에 있어서, 상기 제 1 도핑된 웰층의 일부는 상기 게이트 전극 아래에서 연장하는, 트랜지스터.
- 트랜지스터를 제조하는 방법에 있어서,웰층의 제 1 활성 영역 내에 제 1 도핑된 웰 영역을 형성하는 단계;상기 제 1 도핑된 웰 영역 상에 임시적인 필드 산화물(temporary field oxide)을 형성하는 단계;상기 제 1 도핑된 웰 영역 내에 오목부를 형성하기 위해 상기 임시적인 필드 산화물을 제거하는 단계;영구적인 필드 산화물을 형성하는 단계로서, 상기 영구적인 필드 산화물의 적어도 일부는 상기 오목부 내에 형성되는 상기 영구적인 필드 산화물 형성 단계;상기 오목부 내에 형성된 상기 영구적인 필드 산화물의 일부에 인접한 상기 제 1 도핑된 웰 영역 및 상기 오목부 내에 드레인 도핑된 영역을 형성하는 단계; 및상기 게이트 전극의 적어도 일부가 상기 오목부에 인접하도록 상기 제 1 활성 영역 위에 게이트 전극을 형성하는 단계로서, 상기 오목부 내에 형성된 영구적 인 필드 산화물의 일부는 상기 게이트 전극과 상기 드레인 도핑된 영역 사이에 위치되는 상기 게이트 전극 형성 단계를 포함하는, 트랜지스터 제조 방법.
- 제 9항에 있어서, 상기 제 1 활성 영역을 정의하도록 상기 웰층 내에 고립 영역을 형성하는 단계를 더 포함하는, 트랜지스터 제조 방법.
- 제 10항에 있어서, 상기 웰층 내에 고립 영역을 형성하는 단계는 상기 웰층에 이온들을 주입하는 단계를 포함하는, 트랜지스터 제조 방법.
- 제 9항에 있어서, 상기 제 1 도핑된 웰 영역에 인접한 상기 웰층 내의 상기 제 1 활성 영역 내에 제 2 도핑된 웰 영역을 형성하는 단계를 더 포함하고, 상기 제 2 도핑된 웰 영역의 적어도 일부는 상기 게이트 전극 아래에 위치되는, 트랜지스터 제조 방법.
- 제 9항에 있어서, 기판 내에 매장된 도핑층을 형성하는 단계;상기 매장된 도핑층의 이온들을 상기 기판에 드라이브하는(driving) 단계; 및상기 기판 및 상기 매장된 도핑층 위에 상기 웰층을 형성하는 단계로서, 상기 제 1 활성 영역은 상기 매장된 도핑층 위에 있는 상기 웰층 형성 단계를 더 포함하는, 트랜지스터 제조 방법.
- 제 9항에 있어서, 상기 웰층의 상기 제 1 활성 영역 위에 제 1 패턴된 마스크(patterned mask)를 형성하는 단계로서, 상기 제 1 패턴된 마스크는 적어도 상기 제 1 활성 영역 위의 상기 제 1 활성 영역 내에 형성된 제 1 개구부를 가지며, 상기 임시적인 필드 산화물은 상기 제 1 개구부를 통해 형성되는 상기 제 1 패턴된 마스크 형성 단계; 및상기 임시적인 필드 산화물을 형성한 후, 상기 제 1 패턴된 마스크를 제거하는 단계를 더 포함하는, 트랜지스터 제조 방법.
- 제 14항에 있어서, 상기 제 1 패턴된 마스크는,패드 산화물층; 및상기 패드 산화물층 상에 형성된 실리콘 질화물층을 포함하는, 트랜지스터 제조 방법.
- 제 9항에 있어서, 상기 임시적인 필드 산화물은 6000Å의 두께를 갖는, 트랜지스터 제조 방법.
- 제 9항에 있어서, 상기 오목부는 적어도 500Å의 깊이를 갖는, 트랜지스터 제조 방법.
- 트랜지스터를 제조하는 방법에 있어서,다수의 제 1 이온들로 웰층의 제 1 활성 영역 내에 제 1 도핑된 웰 영역을 형성하는 단계;상기 제 1 도핑된 웰 영역 상에 임시적인 필드 산화물을 형성하는 단계;상기 제 1 도핑된 웰 영역 내에 오목부를 형성하기 위해 상기 임시적인 필드 산화물을 제거하는 단계로서, 상기 오목부는 500Å의 깊이를 갖는 상기 임시적인 필드 산화물 제거 단계;영구적인 필드 산화물을 형성하는 단계로서, 상기 영구적인 필드 산화물의 적어도 일부는 상기 오목부 내에 형성되는 상기 영구적인 필드 산화물 형성 단계;상기 오목부 내에 형성된 상기 영구적인 필드 산화물의 일부에 인접한 상기 도핑된 웰 영역 및 상기 오목부 내에 드레인 도핑된 영역을 형성하는 단계; 및상기 제 1 활성 영역 위에 게이트 전극을 형성하는 단계로서, 상기 게이트 전극의 적어도 일부는 상기 오목부에 인접하고, 상기 오목부 내에 형성된 상기 영구적인 필드 산화물의 일부는 상기 게이트 전극과 상기 드레인 도핑된 영역 사이에 위치되는 상기 게이트 전극 형성 단계를 포함하는, 트랜지스터 제조 방법.
- 트랜지스터를 제조하는 방법에 있어서,다수의 제 1 이온들로 기판 내에 매장된 도핑층을 형성하는 단계;상기 매장된 도핑층의 이온들을 상기 기판에 드라이브하는 단계;상기 기판 및 상기 매장된 도핑층 위에 웰층을 형성하는 단계;상기 웰층 내에 있고 상기 매장된 도핑층 위에 있는 제 1 활성 영역을 적어도 부분적으로 묶어서(bound) 정의하기 위해 다수의 제 2 이온들로 상기 웰층 내에 고립 부분을 형성하는 단계,상기 웰층의 상기 제 1 활성 영역 위에 제 1 패턴된 마스크층을 형성하는 단계로서, 상기 패턴된 마스크층은 제 1 위치에서 상기 제 1 활성 영역 위에 형성되는 제 1 개구부를 가지는 상기 제 1 패턴된 마스크층 형성 단계;다수의 제 3 이온들로 상기 제 1 위치에서 상기 웰 층 내의 상기 제 1 활성 영역 내에 제 1 도핑된 웰 영역을 형성하는 단계;상기 제 1 도핑된 웰 영역 위의 상기 제 1 위치에서 임시적인 필드 산화물을 형성하는 단계;상기 패턴된 마스크층을 제거하는 단계;상기 웰층 위에 제 2 패턴된 마스크층을 형성하는 단계로서, 상기 제 2 패턴된 마스크층은 제 2 위치에서 상기 제 1 활성 영역 위에 형성되는 제 2 개구부를 가지는 상기 제 2 패턴된 마스크층을 형성하는 단계;다수의 제 4 이온들로 상기 제 2 위치에서 상기 웰층 내의 상기 제 1 활성 영역 내에 제 2 도핑된 웰 영역을 형성하는 단계로서, 상기 제 2 위치는 상기 제 1 위치에 인접하는 상기 제 2 도핑된 웰 영역 형성 단계;상기 제 2 패턴된 마스크층을 제거하는 단계;상기 제 1 위치에서 상기 제 1 도핑된 웰 영역 내에 오목부를 형성하기 위해 상기 임시적인 필드 산화물을 제거하는 단계로서, 상기 오목부는 500Å의 깊이를 갖는, 상기 임시적인 필드 산화물 제거 단계;영구적인 필드 산화물을 형성하는 단계로서, 상기 영구적인 필드 산화물의 적어도 일부는 상기 오목부 내에 형성되는 상기 영구적인 필드 산화물 형성 단계;상기 오목부 내에 형성된 상기 영구적인 필드 산화물의 일부에 인접한 상기 제 1 도핑된 웰 영역 및 상기 오목부 내에 드레인 도핑된 영역을 형성하는 단계; 및상기 제 2 도핑된 웰 영역 위에 게이트 전극을 형성하는 단계로서, 상기 게이트 전극의 적어도 일부는 상기 오목부에 인접하고, 상기 오목부 내에 형성된 상기 영구적인 필드 산화물의 일부는 상기 게이트 전극과 상기 드레인 도핑된 영역 사이에 위치되는 상기 게이트 전극 형성 단계를 포함하는, 트랜지스터 제조 방법.
- 제 19항에 있어서, 상기 매장된 도핑층은 N 타입이고, 상기 웰층은 P 타입이고, 상기 고립 영역은 N 타입이고, 상기 제 1 도핑된 웰 영역은 N 타입이고, 상기 제 2 도핑된 웰 영역은 P 타입인, 트랜지스터 제조 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/916,133 | 2004-08-11 | ||
US10/916,133 US7122876B2 (en) | 2004-08-11 | 2004-08-11 | Isolation-region configuration for integrated-circuit transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060050404A KR20060050404A (ko) | 2006-05-19 |
KR100711557B1 true KR100711557B1 (ko) | 2007-04-27 |
Family
ID=35799202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050073778A KR100711557B1 (ko) | 2004-08-11 | 2005-08-11 | Ldmos 트랜지스터를 제조하는 방법 및 그 구조 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7122876B2 (ko) |
KR (1) | KR100711557B1 (ko) |
CN (1) | CN100411191C (ko) |
TW (1) | TWI281196B (ko) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7321141B2 (en) * | 2006-04-18 | 2008-01-22 | United Microelectronics Corp. | Image sensor device and manufacturing method thereof |
KR100840667B1 (ko) * | 2007-06-26 | 2008-06-24 | 주식회사 동부하이텍 | 수평형 디모스 소자 및 그 제조방법 |
KR100974697B1 (ko) * | 2008-07-09 | 2010-08-06 | 주식회사 동부하이텍 | Ldmos 소자 및 ldmos 소자의 제조 방법 |
TWI387012B (zh) * | 2009-01-15 | 2013-02-21 | Vanguard Int Semiconduct Corp | 橫向擴散金氧半電晶體元件及提高橫向擴散金氧半電晶體元件崩潰電壓之方法 |
US8445955B2 (en) * | 2009-02-27 | 2013-05-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Quasi-vertical structure for high voltage MOS device |
US7821082B1 (en) * | 2009-04-28 | 2010-10-26 | Vanguard International Semiconductor Corporation | Method for increasing breaking down voltage of lateral diffused metal oxide semiconductor transistor |
US8138049B2 (en) | 2009-05-29 | 2012-03-20 | Silergy Technology | Fabrication of lateral double-diffused metal oxide semiconductor (LDMOS) devices |
US8088656B2 (en) * | 2009-08-14 | 2012-01-03 | International Business Machines Corporation | Fabricating ESD devices using MOSFET and LDMOS |
US8299528B2 (en) * | 2009-12-31 | 2012-10-30 | Semiconductor Components Industries, Llc | Transistor and method thereof |
DE102010014370B4 (de) * | 2010-04-09 | 2021-12-02 | X-Fab Semiconductor Foundries Ag | LDMOS-Transistor und LDMOS - Bauteil |
CN101872763A (zh) * | 2010-05-28 | 2010-10-27 | 上海宏力半导体制造有限公司 | 一种可减小衬底电流的ldmos器件及其制造方法 |
CN102315263A (zh) * | 2010-07-05 | 2012-01-11 | 旺宏电子股份有限公司 | 一种半导体及其制造方法 |
CN102569392B (zh) * | 2010-12-27 | 2014-07-02 | 中芯国际集成电路制造(北京)有限公司 | Ldmos晶体管、布局方法和制作方法 |
TWI456761B (zh) * | 2011-04-26 | 2014-10-11 | Richtek Technology Corp | 高壓元件及其製造方法 |
US9343538B2 (en) * | 2011-05-13 | 2016-05-17 | Richtek Technology Corporation | High voltage device with additional isolation region under gate and manufacturing method thereof |
US8969913B2 (en) * | 2011-12-23 | 2015-03-03 | Taiwan Semiconductor Maufacturing Company, Ltd. | Insulated gate bipolar transistor structure having low substrate leakage |
CN103474462B (zh) * | 2012-06-07 | 2016-05-18 | 立锜科技股份有限公司 | 横向双扩散金属氧化物半导体元件及其制造方法 |
CN102891088A (zh) * | 2012-09-17 | 2013-01-23 | 电子科技大学 | 垂直双扩散金属氧化物半导体场效应晶体管器件制造方法 |
US9059278B2 (en) | 2013-08-06 | 2015-06-16 | International Business Machines Corporation | High voltage lateral double-diffused metal oxide semiconductor field effect transistor (LDMOSFET) having a deep fully depleted drain drift region |
US9184282B2 (en) * | 2013-08-09 | 2015-11-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ultra-high voltage laterally-diffused MOS devices and methods of forming the same |
CN104377242A (zh) * | 2013-08-12 | 2015-02-25 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
TWI641146B (zh) * | 2013-11-15 | 2018-11-11 | 立錡科技股份有限公司 | 橫向雙擴散金屬氧化物半導體元件製造方法 |
JP6341802B2 (ja) * | 2014-08-21 | 2018-06-13 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
CN104600118A (zh) * | 2014-12-26 | 2015-05-06 | 电子科技大学 | 一种减小热载流子效应的横向高压器件 |
CN104538309A (zh) * | 2014-12-31 | 2015-04-22 | 上海华虹宏力半导体制造有限公司 | 低导通电阻ldmos 的结构及制作方法 |
CN104659103B (zh) * | 2015-02-15 | 2018-06-19 | 上海华虹宏力半导体制造有限公司 | N型ldmos器件及工艺方法 |
KR102286012B1 (ko) * | 2015-02-17 | 2021-08-05 | 에스케이하이닉스 시스템아이씨 주식회사 | 전력용 집적소자와, 이를 포함하는 전자장치 및 전자시스템 |
US11069804B2 (en) * | 2018-08-31 | 2021-07-20 | Alpha And Omega Semiconductor (Cayman) Ltd. | Integration of HVLDMOS with shared isolation region |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR870009477A (ko) * | 1986-03-28 | 1987-10-27 | 가부시키가이샤 도시바 | 반도체장치와 그 제조방법 |
US6025628A (en) | 1997-01-27 | 2000-02-15 | Taiwan Semiconductor Manufacturing Company | High breakdown voltage twin well device with source/drain regions widely spaced from fox regions |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3778581B2 (ja) * | 1993-07-05 | 2006-05-24 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US5529948A (en) * | 1994-07-18 | 1996-06-25 | United Microelectronics Corporation | LOCOS technology with reduced junction leakage |
EP0730309B1 (en) * | 1995-02-21 | 1998-10-14 | STMicroelectronics S.r.l. | A high voltage MOSFET structure with field plate electrode and process for its fabrication |
US5679602A (en) * | 1996-01-29 | 1997-10-21 | United Microelectronics Corporation | Method of forming MOSFET devices with heavily doped local channel stops |
JPH11509987A (ja) * | 1996-03-06 | 1999-08-31 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | Pic(パワー集積回路)装置の製造方法及びこの方法により製造したpic装置 |
KR100261165B1 (ko) * | 1998-05-14 | 2000-07-01 | 김영환 | 반도체소자 및 그의 제조방법 |
US6236084B1 (en) * | 1998-06-01 | 2001-05-22 | Seiko Instruments Inc. | Semiconductor integrated circuit device having double diffusion insulated gate field effect transistor |
US6198131B1 (en) * | 1998-12-07 | 2001-03-06 | United Microelectronics Corp. | High-voltage metal-oxide semiconductor |
TW404076B (en) * | 1999-04-16 | 2000-09-01 | United Microelectronics Corp | Photo diode and the manufacture method thereof |
US6492703B1 (en) * | 1999-06-11 | 2002-12-10 | United Microelectronics Corp. | Photodiode with photosensor area laterally surrounded by field oxide and dummy active area regions |
US6262459B1 (en) * | 2000-01-18 | 2001-07-17 | United Microelectronics Corp. | High-voltage device and method for manufacturing high-voltage device |
US6528850B1 (en) * | 2000-05-03 | 2003-03-04 | Linear Technology Corporation | High voltage MOS transistor with up-retro well |
US6900091B2 (en) | 2002-08-14 | 2005-05-31 | Advanced Analogic Technologies, Inc. | Isolated complementary MOS devices in epi-less substrate |
US6876035B2 (en) * | 2003-05-06 | 2005-04-05 | International Business Machines Corporation | High voltage N-LDMOS transistors having shallow trench isolation region |
US7005354B2 (en) * | 2003-09-23 | 2006-02-28 | Texas Instruments Incorporated | Depletion drain-extended MOS transistors and methods for making the same |
US20070202952A1 (en) * | 2004-09-27 | 2007-08-30 | Stonelore Expeditions, Llc | Trading Card Games And Methods Of Play |
US7192834B2 (en) * | 2005-02-23 | 2007-03-20 | Macronix International Co., Ltd | LDMOS device and method of fabrication of LDMOS device |
US7368785B2 (en) * | 2005-05-25 | 2008-05-06 | United Microelectronics Corp. | MOS transistor device structure combining Si-trench and field plate structures for high voltage device |
US20070108517A1 (en) * | 2005-11-12 | 2007-05-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | LDMOS with independently biased source |
US20070128810A1 (en) * | 2005-12-07 | 2007-06-07 | Ching-Hung Kao | Ultra high voltage MOS transistor device and method of making the same |
-
2004
- 2004-08-11 US US10/916,133 patent/US7122876B2/en not_active Expired - Fee Related
-
2005
- 2005-08-11 KR KR1020050073778A patent/KR100711557B1/ko active IP Right Grant
- 2005-08-11 CN CNB2005100901653A patent/CN100411191C/zh not_active Expired - Fee Related
- 2005-08-11 TW TW094127304A patent/TWI281196B/zh not_active IP Right Cessation
-
2006
- 2006-08-17 US US11/505,957 patent/US7384836B2/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR870009477A (ko) * | 1986-03-28 | 1987-10-27 | 가부시키가이샤 도시바 | 반도체장치와 그 제조방법 |
US6025628A (en) | 1997-01-27 | 2000-02-15 | Taiwan Semiconductor Manufacturing Company | High breakdown voltage twin well device with source/drain regions widely spaced from fox regions |
Also Published As
Publication number | Publication date |
---|---|
KR20060050404A (ko) | 2006-05-19 |
CN100411191C (zh) | 2008-08-13 |
TWI281196B (en) | 2007-05-11 |
CN1734786A (zh) | 2006-02-15 |
US20060286735A1 (en) | 2006-12-21 |
TW200607004A (en) | 2006-02-16 |
US7122876B2 (en) | 2006-10-17 |
US20060033155A1 (en) | 2006-02-16 |
US7384836B2 (en) | 2008-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100711557B1 (ko) | Ldmos 트랜지스터를 제조하는 방법 및 그 구조 | |
KR100968182B1 (ko) | 고이동도 벌크 실리콘 pfet | |
US6153455A (en) | Method of fabricating ultra shallow junction CMOS transistors with nitride disposable spacer | |
CN100479159C (zh) | 具有其内形成有空隙区的外延图形的集成电路器件及其形成方法 | |
JP3583982B2 (ja) | デュアル・ゲート電界効果トランジスタの製造方法 | |
KR100340878B1 (ko) | 에스오아이 소자의 제조방법 | |
KR100680958B1 (ko) | 피모스 트랜지스터의 제조방법 | |
JP2006121074A (ja) | 半導体素子及びその製造方法 | |
KR100854501B1 (ko) | 리세스 채널 영역을 갖는 모스 트랜지스터 및 그 제조방법 | |
KR100611111B1 (ko) | 고주파용 모오스 트랜지스터, 이의 형성 방법 및 반도체장치의 제조 방법 | |
KR100924194B1 (ko) | 반도체 소자 및 그 제조 방법 | |
JP2004140274A (ja) | 半導体装置及びその製造方法 | |
US7867864B2 (en) | Method of manufacturing a semiconductor device and semiconductor device obtained with such a method | |
KR100840661B1 (ko) | 반도체 소자 및 그의 제조방법 | |
WO2012058307A2 (en) | Laterally diffused mos transistor with reduced gate charge | |
US20090152670A1 (en) | Semiconductor device and method of fabricating the same | |
KR100525615B1 (ko) | 고내압 전계효과 트랜지스터 및 이를 형성하는 방법 | |
KR20090046106A (ko) | 배리드 채널 pmos 제조 방법 및 구조 | |
KR100259593B1 (ko) | 반도체장치의 제조 방법 | |
US6391698B1 (en) | Forming complementary metal-oxide semiconductor with gradient doped source/drain | |
KR100464535B1 (ko) | 반도체소자의 트랜지스터 형성 방법 | |
KR100470721B1 (ko) | 리세스된 영역을 갖는 반도체 소자의 패턴 형성방법 | |
US20050133831A1 (en) | Body contact formation in partially depleted silicon on insulator device | |
JP4572541B2 (ja) | 半導体装置の製造方法 | |
KR100388063B1 (ko) | 전력 집적 회로 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130408 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140407 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160408 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170411 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180405 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190409 Year of fee payment: 13 |