CN100411191C - 晶体管及其形成方法 - Google Patents

晶体管及其形成方法 Download PDF

Info

Publication number
CN100411191C
CN100411191C CNB2005100901653A CN200510090165A CN100411191C CN 100411191 C CN100411191 C CN 100411191C CN B2005100901653 A CNB2005100901653 A CN B2005100901653A CN 200510090165 A CN200510090165 A CN 200510090165A CN 100411191 C CN100411191 C CN 100411191C
Authority
CN
China
Prior art keywords
well region
layer
doped well
region
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100901653A
Other languages
English (en)
Other versions
CN1734786A (zh
Inventor
伍佑国
姜安民
许顺良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1734786A publication Critical patent/CN1734786A/zh
Application granted granted Critical
Publication of CN100411191C publication Critical patent/CN100411191C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种晶体管及其形成方法。第一掺杂阱区形成于一阱层的第一主动区中；至少一部分的上述第一掺杂阱区相邻于上述晶体管的一栅极；一凹部形成于上述第一掺杂阱区中，上述凹部的深度较好为至少500；第一隔离区形成于上述阱层的上表面，并至少部分位于一隔离区上；至少一部分的第二隔离区形成于上述凹部中；一部分的上述第二隔离区低于上述第一隔离区；一漏极区形成于上述凹部中；上述第二隔离区是位于上述栅极与上述漏极区之间。本发明所述晶体管及其形成方法，通过减少热载流子效应，并提升打开时的崩溃电压，而提升LDMOS晶体管的性能，亦可提升可靠度、增加栅极氧化层的完整性、并在高电压时得到较理想的电流－电压曲线。

Description

晶体管及其形成方法
技术领域
本发明是有关于半导体装置，特别是关于横向双重扩散的金属氧化物半导体(laterally double-diffused metal oxidesemiconductor；LDMOS)晶体管。
背景技术
图1为一剖面图，是显示现有的LDMOS晶体管20。LDMOS元件常用于高压的晶体管，应用在功率MOS的领域。LDMOS元件通常与低压的晶体管形成于同一基底。
在图1的LDMOS晶体管20中，一P型阱层22是形成于一基底24上。一隔离区26，包含隔离场氧化物28，定义出LDMOS晶体管20的一主动区30。阱层22具有一高压的N型阱区32与一低压的P型阱区33。一阱区场氧化物34是形成于(例如以热氧化成长的方法)N型阱区32上。现有的阱区场氧化物34通常以相同的制程与隔离场氧化物28形成于同一水平上。一N+漏极区36是形成于N型阱区32中，并位于阱区场氧化物34与隔离场氧化物28之间。一N+源极区38是形成于P型阱区33中，并位于一栅介电层40与隔离场氧化物28之间。一P+源极区42亦形成于P型阱区33中，并位于N+源极区38与隔离场氧化物28之间。
阱区场氧化物34的功能之一，在于降低LDMOS晶体管20的热载流子效应(hot carrier effect)、与提升其打开时的崩溃电压。在N+漏极区36与栅极44之间施加较高的电场，会在N+漏极区36与栅极44之间形成热载流子，上述热载流子会穿过栅介电层40与阱区场氧化物34。上述热载流子效应会降低可靠度、降低栅极氧化层的完整性(gate oxide integrity；G OI)、并在高电压时呈现非理想的电流-电压曲线。例如，图1的LDMOS晶体管20的电流-电压曲线是绘示于图2中，其纵坐标为图1的LDMOS晶体管20的漏极-源极间电流(Ids)。图2的区域46是显示在较高的漏极-源极间电压(Vds)时(例如高于60V)，呈现非理想的电流-电压曲线。在上述的情况下，以现有100V的LDMOS技术为例，在较高的漏极-源极间电压(Vds)时，低电压的栅极-源极间电压(Vgs)曲线会呈现异常。
发明内容
有鉴于此，本发明的主要目的是提供一种晶体管及其形成方法，可在较高的漏极-源极间电压(Vds)时(例如高于60V)，呈现更理想的电流-电压曲线，而提供更具可靠度的性能。
为达成本发明的上述目的，本发明是提供一种晶体管，包含：一栅极；第一掺杂阱区于一阱层中，该阱层具有一上表面；一凹部于上述第一掺杂阱区中；第一绝缘区于上述阱层的上表面；第二绝缘区，其至少一部分于上述凹部中，而使至少一部分的上述第二绝缘区低于上述第一绝缘区；以及一漏极区于上述凹部中，与上述第二绝缘区相邻，而使上述第二绝缘区位于上述栅极与上述漏极区之间，而该漏极区的上表面低于该阱层的上表面。
本发明所述的晶体管，该凹部的深度至少为
Figure C20051009016500091
本发明所述的晶体管，更包含：相邻于该第一掺杂阱区的第二掺杂阱区于该阱层中；以及一源极区于该第二掺杂阱区中，该漏极区的上表面低于该源极区的上表面。
本发明是又提供一种晶体管，包含：一阱层于一基底上，上述阱层具有一上表面；一隔离区于上述阱层中，而于上述阱层定义第一主动区；第一掺杂阱区于上述阱层的上述第一主动区中，上述第一掺杂阱区的至少一部分相邻于上述晶体管的一栅极；一凹部于上述第一掺杂阱区中；第一绝缘区于上述阱层的上表面，并至少部分于上述隔离区上方；第二绝缘区，其至少一部分于上述凹部中，而使至少一部分的上述第二绝缘区低于上述第一绝缘区；以及一漏极区于上述凹部中，与上述第二绝缘区相邻，而使上述第二绝缘区位于上述栅极与上述漏极区之间，而该漏极区的上表面低于该阱层的上表面。
本发明所述的晶体管，该凹部的深度至少为
Figure C20051009016500101
本发明所述的晶体管，更包含一埋藏掺杂层于该阱层的第一主动区下。
本发明所述的晶体管，该第一掺杂阱区的一部分延伸至该栅极下。
本发明所述的晶体管，更包含：相邻于该第一掺杂阱区的第二掺杂阱区于该第一主动区中；以及一源极区于该第二掺杂阱区中，该漏极区的上表面低于该源极区的上表面。
本发明是又提供一种晶体管的形成方法，包含：形成第一掺杂阱区于一阱层的第一主动区中，该阱层具有一上表面；形成牺牲场氧化物于上述第一掺杂阱区；移除上述牺牲场氧化物，以形成一凹部于上述第一掺杂阱区中；形成一永久场氧化物，其中至少一部分的上述永久场氧化物是形成于上述凹部中；形成一漏极区于上述凹部中，并在上述第一掺杂阱区中，与形成于上述凹部中的一部分的上述永久场氧化物相邻，而该漏极区的上表面低于该阱层的上表面；以及形成一栅极于上述第一主动区上，而使上述栅极的至少一部分与上述凹部相邻，其中形成于上述凹部的部分上述永久场氧化物是位于上述栅极与上述漏极区之间。
本发明所述的晶体管的形成方法，更包含于该阱层形成一隔离区，以定义该第一主动区。
本发明所述的晶体管的形成方法，形成该隔离区更包含于该阱层注入离子。
本发明所述的晶体管的形成方法，更包含形成第二掺杂阱区于该第一主动区，并与该第一掺杂阱区相邻，其中至少一部分的该第二掺杂阱区位于该栅极之下。
本发明所述的晶体管的形成方法，更包含：形成一埋藏掺杂层于一基底中；驱动该埋藏掺杂层的离子，使其进入该基底；以及形成该阱层于该基底，并于该埋藏掺杂层上，其中该第一主动区是于该埋藏掺杂层上。
本发明所述的晶体管的形成方法，更包含：形成第一图形化的掩膜于该第一主动区上，该第一图形化的掩膜具有至少一第一开口于该第一主动区上，而通过该开口形成该牺牲场氧化物；以及于形成该牺牲场氧化物之后，移除该第一图形化的掩膜。
本发明所述的晶体管的形成方法，该第一图形化的掩膜更包含：一垫氧化层；以及一氮化硅层于该垫氧化层上。
本发明所述的晶体管的形成方法，该牺牲场氧化物的厚度约为
Figure C20051009016500111
本发明所述的晶体管的形成方法，该凹部的深度至少为
Figure C20051009016500112
本发明所述的晶体管的形成方法，更包含：形成一源极区于该第二掺杂阱区中，该漏极区的上表面低于该源极区的上表面。
本发明是又提供一种晶体管的形成方法，包含：以多个第一离子，形成第一掺杂阱区于一阱层的第一主动区中，该阱层具有一上表面；形成牺牲场氧化物于上述第一掺杂阱区；移除上述牺牲场氧化物，以形成一凹部于上述第一掺杂阱区中，其中上述凹部的深度至少
Figure C20051009016500113
形成一永久场氧化物，其中至少一部分的上述永久场氧化物是形成于上述凹部中；形成一漏极区于上述凹部中，并在上述第一掺杂阱区中，与形成于上述凹部中的一部分的上述永久场氧化物相邻，而该漏极区的上表面低于该阱层的上表面；以及形成一栅极于上述第一主动区上，而使上述栅极的至少一部分与上述凹部相邻，其中形成于上述凹部的部分上述永久场氧化物是位于上述栅极与上述漏极区之间。
本发明所述的晶体管的形成方法，更包含：形成相邻于该第一掺杂阱区的第二掺杂阱区于该第一主动区中；以及一源极区于该第二掺杂阱区中，该漏极区的上表面低于该源极区的上表面。
本发明是又提供一种晶体管的形成方法，包含：以多个第一离子，形成一埋藏掺杂层于一基底；驱动上述埋藏掺杂层的离子，使其进入上述基底；形成一阱层于上述基底，并于上述埋藏掺杂层上，该阱层具有一上表面；以多个第二离子，形成一隔离区于上述阱层中，以划分并定义第一主动区于上述阱层中，上述第一主动区并位于上述埋藏掺杂层的上方；形成第一图形化的掩膜层于上述第一主动区上，上述第一图形化的掩膜层具有第一开口于上述第一主动区的第一区上；以多个第三离子，形成第一掺杂阱区于上述第一主动区的上述第一区；形成一牺牲场氧化物于上述第一主动区的上述第一区，上述牺牲场氧化物并位于上述第一掺杂阱区上；移除上述第一图形化的掩膜层；形成第二图形化的掩膜层于上述阱层上，上述第二图形化的掩膜层具有第二开口于上述第一主动区的第二区上；以多个第四离子，形成第二掺杂阱区于上述第一主动区的上述第二区，上述第二区相邻于上述第一区；移除上述第二图形化的掩膜层；移除上述牺牲场氧化物，以形成一凹部于上述第一掺杂阱区的上述第一区中，其中上述凹部的深度至少形成一永久场氧化物，其中至少一部分的上述永久场氧化物是形成于上述凹部中；形成一漏极区于上述凹部中，并在上述第一掺杂阱区中，与形成于上述凹部中的一部分的上述永久场氧化物相邻，而该漏极区的上表面低于该阱层的上表面；以及形成一栅极于上述第二掺杂阱区上，而使上述栅极的至少一部分与上述凹部相邻，其中形成于上述凹部的部分上述永久场氧化物是位于上述栅极与上述漏极区之间。
本发明所述的晶体管的形成方法，该埋藏掺杂层为N型、该阱层为P型、该隔离区为N型、该第一掺杂阱区为N型、与该第二掺杂阱区为P型。
本发明所述的晶体管的形成方法，更包含：形成一源极区于该第二掺杂阱区中，该漏极区的上表面低于该源极区的上表面。
本发明所述晶体管及其形成方法，通过减少热载流子效应，并提升打开时的崩溃电压，而提升LDMOS晶体管的性能。亦可提升可靠度、增加栅极氧化层的完整性、并在高电压时得到较理想的电流-电压曲线。
附图说明
图1为一流程图，是显示现有的高压LDMOS晶体管；
图2为图1所示的晶体管的电流-电压曲线；
图3至图16为一系列的剖面图，是显示本发明较佳实施例的晶体管的形成方法的步骤；
图17为一剖面图，是显示本发明较佳实施例的晶体管的结构示意图；
图18为图17所示的晶体管的电流-电压曲线。
具体实施方式
为了让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举数个较佳实施例，并配合所附图示，作详细说明如下：
图3至图16为一系列的剖面图，是显示本发明较佳实施例的晶体管的形成方法的步骤。请参考图17，在本发明的第一实施例中，一高压LDMOS晶体管50与一低压晶体管54相邻，形成于同一个基底52上。上述为较佳的情况，在其它实施例中，本发明较佳实施例的晶体管亦可以相邻于其它形式的元件。
请参考图3，提供一基底52。在第一实施例中，基底52为硅。基底52亦可以为各种适当的材料，例如(包含但不限于)：绝缘层上覆硅(silicon-on-insulator)结构、硅、硅锗、上述所构成的复合材料、具不同结晶取向的上述材料、与上述的组合。在第一实施例中，硅基底52例如为P型搀杂的基底，具有<100>的结晶取向。请参考图4，可在基底52注入多个第一离子56，以形成一埋藏掺杂层58。本步骤所使用的图形化的掩膜并未绘示于图4。在第一实施例中，埋藏掺杂层58例如为N型。在注入第一离子56之后，较好为施以一阱区驱入(well drive in)的步骤(例如加热驱入)。在其它的实施例中(未绘示)，可以省略埋藏掺杂层58的形成，或是以填入绝缘材料的沟槽来取代。
请参考图5，一阱层60是形成于基底52上。第一实施例的阱层60为一P型掺杂的硅外延层，在其它实施例中，阱层60的材料及掺杂型式亦可以有所不同。在图6中，一图形化的隔离区掩膜62是形成于阱层60上，其具有开口64。在第一实施例中，图形化的隔离区掩膜62为光致抗蚀剂；在其它实施例中，图形化的隔离区掩膜62可为各种适用于形成掩膜的材料。接下来，经由图形化的隔离区掩膜62的开口64，在阱层60注入多个第二离子68，而形成一隔离区66。隔离区66是划分并定义第一主动区70于阱层60中。在第一实施例中，是例如将隔离区66掺杂为N型。在形成隔离区66之后，移除图形化的隔离区掩膜62。
在图7中，第一图形化掩膜72是形成于阱层60上，其具有第一开口74于第一主动区70的第一区76上。第一实施例的第一图形化掩膜72具有两层：一垫氧化层78与一氮化硅层80(例如为Si3N4)。例如，可使用微影、蚀刻的制程来形成第一图形化掩膜72。可在第一主动区70的第一区76注入多个第三离子84，而形成第一掺杂阱区82。在第一实施例中，第一掺杂阱区82例如为高电压的N型阱。
接下来，经由第一开口74，在第一掺杂阱区82形成一牺牲场氧化物86。较好为以热氧化成长的方式生成牺牲场氧化物86，而可消耗阱区60中的物质。在形成牺牲场氧化物86之后，移除第一图形化掩膜72，如图8所示。在第一实施例中，牺牲场氧化物86的最大厚度为约而其最大厚度较好至少为例如
Figure C20051009016500152
在注入第三离子84后(例如形成牺牲场氧化物86之前、形成牺牲场氧化物86之后、或将离子驱入其它区域时)，可对第一掺杂阱区82中的第三离子84再施以一驱入的步骤。
请参考图9，在第一主动区70的第二区90注入多个第四离子92，而形成第二掺杂阱区88。在注入第四离子92之前，先形成第二图形化掩膜94，其具有一开口96位于第二区90。第二图形化掩膜94可以是任何适用于形成掩膜的材料，例如光致抗蚀剂。在为高压晶体管50形成第二掺杂阱区88时，亦可以使用相同的掺杂制程，在阱层60中形成第一低电压掺杂区98。因此，较好为可在某些共享的制程中，一起形成高压晶体管50与低压晶体管54。在第一实施例中，第二掺杂阱区88例如为高电压的P型阱。在注入第四离子92后(例如形成其它低压掺杂阱区之前)，可对第二掺杂阱区88中的第四离子92再施以一驱入的步骤。
在图10中，移除第二图形化掩膜94，且形成低压区100、102。在第一实施例中，通过注入多个第五离子104，而形成第二低电压掺杂区100，其例如为低电压的P型阱。在第一实施例中，亦可以通过注入多个第六离子106，而形成第三低电压掺杂区102，其例如为低电压的N型阱。为了简化图式，并未绘示图10所示步骤所使用的掩膜。
在图11中，可使用任何适当的蚀刻技术来移除牺牲场氧化物86，而在第一掺杂阱区82形成一凹部108。例如，在第一实施例中，牺牲场氧化物86的移除是使用具有选择性而不会蚀刻到硅的湿蚀刻法。在较佳实施例中，凹部108的深度110较好至少为
Figure C20051009016500161
然而在其它实施例中，凹部108的深度110可以是例如约
Figure C20051009016500162
或更大。例如在第一实施例中，凹部108的深度110为约(移除厚约
Figure C20051009016500164
的牺牲场氧化物86之后)。
在图12中，是形成一永久场氧化物(例如以氧化成长或沉积的方法)，为了简化图式，其所使用的图形化掩膜并未绘示。部分的场氧化物，即第一场氧化物114是形成于阱层60上的隔离区66的上表面112；另一部分的场氧化物，即第二场氧化物116是形成于凹部108内。可使用相同材料及/或相同制程同时形成第一场氧化物114与第二场氧化物116。但在另一方面，亦可以使用不同材料及/或不同制程来形成第一场氧化物114与第二场氧化物116。在第一实施例中，是使用相同的热氧化成长制程来形成图12所示所有的第一场氧化物114与第二场氧化物116。请注意图12所示的第一场氧化物114与第二场氧化物116的形状仅为示意，实际上依据所使用的制程，其形状会有不同的变化。形成于凹部108内的至少一部分的第二场氧化物116，是低于形成于阱层66的上表面112的第一场氧化物114。将第二场氧化物116形成于凹部108的优点则容后再叙述。
在图13中，是形成高压晶体管50的栅介电层118的氧化物。第一实施例的高压栅介电层118是为由沉积所形成的氧化物，而在其它实施例中，亦可以使用其它的方法来形成栅介电层118(例如氧化成长或沉积)。接下来，施以一高压Vt的注入，以使栅介电层118发挥作用。为了简化图式，并未绘示图13所示步骤中，用来移除低压区54的栅介电层所使用的掩膜。
在图14中，是形成第一实施例的低压栅介电层120，并施以一低压Vt的注入。为了简化图式，并未绘示图14所示步骤中，用来形成低压栅介电层120所使用的掩膜。在图15中，栅极材料122是沉积于栅介电层118、120上。在第一实施例中，栅极材料122例如为多晶硅。在图16所示的较佳实施例中，高压晶体管50的栅极124与低压晶体管54的栅极126是使用相同的材料。
在图15中，可施以一蚀刻的步骤来形成高压晶体管50的栅极124与低压晶体管54的栅极126。用来形成栅极124、126的图形化掩膜并未绘示于图16。在第一实施例中用以形成栅极124、126的蚀刻步骤为干蚀刻，然而在其它的实施例中亦可以使用其它的蚀刻方式(例如湿蚀刻、反应性离子蚀刻)。在上述蚀刻步骤之后，是曝露图16所示晶体管50、54的源极与漏极。图16所示的场氧化层114、116的形状仅为示意，实际上的形状可以有不同的变化。
在图17中，以N+与P+的离子注入来形成晶体管50、54的源极与漏极。N+源极区128与N+漏极区130是形成于第一实施例的低压晶体管54；P+源极区132与N+源极区134是形成于第一实施例的低压晶体管50。漏极区136(第一实施例中为N+)是形成于凹部108中，并在第一掺杂阱区82中，与第二场氧化物116相邻。因此，第二场氧化物116是位于栅极124与漏极区136之间。
请注意图17为第一实施例的晶体管50的简化示意图。本发明的实施例亦可以更包含其它元件，例如围绕栅极124的间隔物(未绘示)。
虽然第一实施例为一NMOS晶体管，本发明的其它实施例亦可以为一PMOS晶体管。因此，如果是PMOS晶体管时，第一掺杂阱区82为P型、第二掺杂阱区88为N型、而其它元件的导电型态均为相反(P型的相反为N型、N型的相反为P型)。上述变化可为发明所属技术领域的普通技术人员，根据本发明所揭露的内容加以轻易完成。
当第二场氧化层116形成于N型的第一掺杂阱区82上时，第一掺杂阱区82的N掺杂浓度较好为大于隔离区66的浓度；而当第二场氧化层116形成于P型的第一掺杂阱区82上时，第一掺杂阱区82的P掺杂浓度较好为大于隔离区66的浓度。尽管第一实施例中是使用场氧化物(例如以区域氧化的制程所形成，localized oxidation isolation method；LOCOS)，在本发明其它实施例中，亦可以使用其它形式的隔离结构(例如浅沟槽隔离、绝缘材料的沉积)，部分或完全取代场氧化物。例如，阱层60中的隔离区66亦可以是填入绝缘材料(未绘示)的浅或深沟槽结构。
例如，在漏极区136与栅极124间施加高电场时，本发明的实施例可减少作为功率元件的高压LDMOS晶体管50的热载流子效应。与现有的晶体管20(请参考图1)比较，本发明的实施例将漏极区136与栅极124的距离拉开，并改变源极区134与漏极区136之间电子流的主要路径。与现有的晶体管20(请参考图1)比较，本发明晶体管的结构会释放(或改变)表面电场，而减少热载流子效应，并提升打开时的崩溃电压。
因此，图17所示第一实施例的晶体管50，与现有的晶体管20(请参考图1)比较，其优点在于通过减少热载流子效应，并提升打开时的崩溃电压，而提升LDMOS晶体管的性能。另外，本发明的实施例亦在漏极区136与栅极124间施加高电场时，减少或消除漏极区136与栅极124间热载流子的形成。本发明的实施例亦可提升可靠度、增加栅极氧化层的完整性(gate oxideintegrity；GOI)、并在高电压时得到较理想的电流-电压曲线。图17所示的晶体管的电流-电压曲线是绘示于图18，在较高的漏极-源极间电压(Vds)时，呈现更理想的电流-电压曲线。请注意本发明第一实施例是改善图2的区域46，在较高的漏极-源极间电压(Vds)时(例如高于60V)的情况(比较图2与图18)。因此，本发明的实施例可提供一LDMOS元件，其在较高的漏极-源极间电压(Vds)时(例如高于60V)，呈现较理想的电流-电压曲线，并在此状态下提供更具可靠性的效能。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
20：LDMOS晶体管
22：P型阱层
24：基底
26：隔离区
28：隔离场氧化物
30：主动区
32：高压的N型阱区
33：低压的P型阱区
34：阱区场氧化物
36：N+漏极区
38：N+源极区
40：栅介电层
42：P+源极区
44：栅极
46：区域
50：高压LDMOS晶体管
52：基底
54：低压LDMOS晶体管
56：第一离子
58：埋藏掺杂层
60：阱层
62：隔离区掩膜
64：开口
66：隔离区
68：第二离子
70：第一主动区
72：第一图形化掩膜
74：第一开口
76：第一区
78：垫氧化层
80：氮化硅层
82：第一掺杂阱区
84：第三离子
86：牺牲场氧化物
88：第二掺杂阱区
90：第二区
92：第四离子
94：图形化掩膜
96：开口
98：第一低电压掺杂区
100：第二低电压掺杂区
102：第三低电压掺杂区
104：第五离子
106：第六离子
108：凹部
110：深度
112：上表面
114：第一场氧化物
116：第二场氧化物
118：栅介电层
120：低压栅介电层
122：栅极材料
124：栅极
126：栅极
128：N+源极区
130：N+漏极区
132：P+源极区
134：N+源极区
136：漏极区

Claims (23)

1. 一种晶体管，其特征在于所述晶体管包含：
一栅极；
第一掺杂阱区于一阱层中，该阱层具有一上表面；
一凹部于该第一掺杂阱区中；
第一绝缘区于该阱层的上表面；
第二绝缘区，其至少一部分于该凹部中，而使至少一部分的该第二绝缘区低于该第一绝缘区；以及
一漏极区于该凹部中，与该第二绝缘区相邻，而使该第二绝缘区位于该栅极与该漏极区之间，而该漏极区的上表面低于该阱层的上表面。
2. 根据权利要求1所述的晶体管，其特征在于：该凹部的深度至少为500
Figure C2005100901650002C1
。
3. 根据权利要求1所述的晶体管，其特征在于更包含：
相邻于该第一掺杂阱区的第二掺杂阱区于该阱层中；以及
一源极区于该第二掺杂阱区中，该漏极区的上表面低于该源极区的上表面。
4. 一种晶体管，其特征在于所述晶体管包含：
一阱层于一基底上，该阱层具有一上表面；
一隔离区于该阱层中，而于该阱层定义第一主动区；
第一掺杂阱区于该阱层的该第一主动区中，该第一掺杂阱区的至少一部分相邻于该晶体管的一栅极；
一凹部于该第一掺杂阱区中；
第一绝缘区于该阱层的上表面，并至少部分于该隔离区上方；
第二绝缘区，其至少一部分于该凹部中，而使至少一部分的该第二绝缘区低于该第一绝缘区；以及
一漏极区于该凹部中，与该第二绝缘区相邻，而使该第二绝缘区位于该栅极与该漏极区之间，而该漏极区的上表面低于该阱层的上表面。
5. 根据权利要求4所述的晶体管，其特征在于：该凹部的深度至少为500
Figure C2005100901650003C1
。
6. 根据权利要求4所述的晶体管，其特征在于：更包含一埋藏掺杂层于该阱层的第一主动区下。
7. 根据权利要求4所述的晶体管，其特征在于：该第一掺杂阱区的一部分延伸至该栅极下。
8. 根据权利要求4所述的晶体管，其特征在于更包含：
相邻于该第一掺杂阱区的第二掺杂阱区于该第一主动区中；以及
一源极区于该第二掺杂阱区中，该漏极区的上表面低于该源极区的上表面。
9. 一种晶体管的形成方法，其特征在于所述晶体管的形成方法包含：
形成第一掺杂阱区于一阱层的第一主动区中，该阱层具有一上表面；
形成牺牲场氧化物于该第一掺杂阱区；
移除该牺牲场氧化物，以形成一凹部于该第一掺杂阱区中；
形成一永久场氧化物，其中至少一部分的该永久场氧化物是形成于该凹部中；
形成一漏极区于该凹部中，并在该第一掺杂阱区中，与形成于该凹部中的一部分的该永久场氧化物相邻，而该漏极区的上表面低于该阱层的上表面；以及
形成一栅极于该第一主动区上，而使该栅极的至少一部分与该凹部相邻，其中形成于该凹部的部分该永久场氧化物是位于该栅极与该漏极区之间。
10. 根据权利要求9所述的晶体管的形成方法，其特征在于：更包含于该阱层形成一隔离区，以定义该第一主动区。
11. 根据权利要求10所述的晶体管的形成方法，其特征在于：形成该隔离区更包含于该阱层注入离子。
12. 根据权利要求9所述的晶体管的形成方法，其特征在于：更包含形成第二掺杂阱区于该第一主动区，并与该第一掺杂阱区相邻，其中至少一部分的该第二掺杂阱区位于该栅极之下。
13. 根据权利要求9所述的晶体管的形成方法，其特征在于更包含：
形成一埋藏掺杂层于一基底中；
驱动该埋藏掺杂层的离子，使其进入该基底；以及
形成该阱层于该基底，并于该埋藏掺杂层上，其中该第一主动区是于该埋藏掺杂层上。
14. 根据权利要求9所述的晶体管的形成方法，其特征在于更包含：
形成第一图形化的掩膜于该第一主动区上，该第一图形化的掩膜具有至少一第一开口于该第一主动区上，而通过该开口形成该牺牲场氧化物；以及
于形成该牺牲场氧化物之后，移除该第一图形化的掩膜。
15. 根据权利要求14所述的晶体管的形成方法，其特征在于该第一图形化的掩膜更包含：
一垫氧化层；以及
一氮化硅层于该垫氧化层上。
16. 根据权利要求9所述的晶体管的形成方法，其特征在于：该牺牲场氧化物的厚度为6000。
17. 根据权利要求9所述的晶体管的形成方法，其特征在于：该凹部的深度至少为500
Figure C2005100901650005C1
。
18. 根据权利要求12所述的晶体管的形成方法，其特征在于更包含：
形成一源极区于该第二掺杂阱区中，该漏极区的上表面低于该源极区的上表面。
19. 一种晶体管的形成方法，其特征在于所述晶体管的形成方法包含：
以多个第一离子，形成第一掺杂阱区于一阱层的第一主动区中，该阱层具有一上表面；
形成牺牲场氧化物于该第一掺杂阱区；
移除该牺牲场氧化物，以形成一凹部于该第一掺杂阱区中，其中该凹部的深度至少为500
Figure C2005100901650005C2
；
形成一永久场氧化物，其中至少一部分的该永久场氧化物是形成于该凹部中；
形成一漏极区于该凹部中，并在该第一掺杂阱区中，与形成于该凹部中的一部分的该永久场氧化物相邻，而该漏极区的上表面低于该阱层的上表面；以及
形成一栅极于该第一主动区上，而使该栅极的至少一部分与该凹部相邻，其中形成于该凹部的部分该永久场氧化物是位于该栅极与该漏极区之间。
20. 根据权利要求19所述的晶体管的形成方法，其特征在于更包含：
形成相邻于该第一掺杂阱区的第二掺杂阱区于该第一主动区中；以及
一源极区于该第二掺杂阱区中，该漏极区的上表面低于该源极区的上表面。
21. 一种晶体管的形成方法，其特征在于所述晶体管的形成方法包含：
以多个第一离子，形成一埋藏掺杂层于一基底；
驱动该埋藏掺杂层的离子，使其进入该基底；
形成一阱层于该基底，并于该埋藏掺杂层上，该阱层具有一上表面；
以多个第二离子，形成一隔离区于该阱层中，以划分并定义第一主动区于该阱层中，该第一主动区并位于该埋藏掺杂层的上方；
形成第一图形化的掩膜层于该第一主动区上，该第一图形化的掩膜层具有第一开口于该第一主动区的第一区上；
以多个第三离子，形成第一掺杂阱区于该第一主动区的该第一区；
形成一牺牲场氧化物于该第一主动区的该第一区，该牺牲场氧化物并位于该第一掺杂阱区上；
移除该第一图形化的掩膜层；
形成第二图形化的掩膜层于该阱层上，该第二图形化的掩膜层具有第二开口于该第一主动区的第二区上；
以多个第四离子，形成第二掺杂阱区于该第一主动区的该第二区，该第二区相邻于该第一区；
移除该第二图形化的掩膜层；
移除该牺牲场氧化物，以形成一凹部于该第一掺杂阱区的该第一区中，其中该凹部的深度至少为500
Figure C2005100901650006C1
；
形成一永久场氧化物，其中至少一部分的该永久场氧化物是形成于该凹部中；
形成一漏极区于该凹部中，并在该第一掺杂阱区中，与形成于该凹部中的一部分的该永久场氧化物相邻，而该漏极区的上表面低于该阱层的上表面；以及
形成一栅极于该第二掺杂阱区上，而使该栅极的至少一部分与该凹部相邻，其中形成于该凹部的部分该永久场氧化物是位于该栅极与该漏极区之间。
22. 根据权利要求21所述的晶体管的形成方法，其特征在于：该埋藏掺杂层为N型、该阱层为P型、该隔离区为N型、该第一掺杂阱区为N型、与该第二掺杂阱区为P型。
23. 根据权利要求21所述的晶体管的形成方法，其特征在于更包含：
形成一源极区于该第二掺杂阱区中，该漏极区的上表面低于该源极区的上表面。
CNB2005100901653A 2004-08-11 2005-08-11 晶体管及其形成方法 Active CN100411191C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/916,133 US7122876B2 (en) 2004-08-11 2004-08-11 Isolation-region configuration for integrated-circuit transistor
US10/916,133 2004-08-11

Publications (2)

Publication Number Publication Date
CN1734786A CN1734786A (zh) 2006-02-15
CN100411191C true CN100411191C (zh) 2008-08-13

Family

ID=35799202

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100901653A Active CN100411191C (zh) 2004-08-11 2005-08-11 晶体管及其形成方法

Country Status (4)

Country Link
US (2) US7122876B2 (zh)
KR (1) KR100711557B1 (zh)
CN (1) CN100411191C (zh)
TW (1) TWI281196B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102117832A (zh) * 2009-12-31 2011-07-06 半导体元件工业有限责任公司 晶体管及其方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7321141B2 (en) * 2006-04-18 2008-01-22 United Microelectronics Corp. Image sensor device and manufacturing method thereof
KR100840667B1 (ko) * 2007-06-26 2008-06-24 주식회사 동부하이텍 수평형 디모스 소자 및 그 제조방법
KR100974697B1 (ko) * 2008-07-09 2010-08-06 주식회사 동부하이텍 Ｌｄｍｏｓ 소자 및 ｌｄｍｏｓ 소자의 제조 방법
TWI387012B (zh) * 2009-01-15 2013-02-21 Vanguard Int Semiconduct Corp 橫向擴散金氧半電晶體元件及提高橫向擴散金氧半電晶體元件崩潰電壓之方法
US8445955B2 (en) * 2009-02-27 2013-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Quasi-vertical structure for high voltage MOS device
US7821082B1 (en) * 2009-04-28 2010-10-26 Vanguard International Semiconductor Corporation Method for increasing breaking down voltage of lateral diffused metal oxide semiconductor transistor
US8138049B2 (en) * 2009-05-29 2012-03-20 Silergy Technology Fabrication of lateral double-diffused metal oxide semiconductor (LDMOS) devices
US8088656B2 (en) * 2009-08-14 2012-01-03 International Business Machines Corporation Fabricating ESD devices using MOSFET and LDMOS
DE102010014370B4 (de) * 2010-04-09 2021-12-02 X-Fab Semiconductor Foundries Ag LDMOS-Transistor und LDMOS - Bauteil
CN101872763A (zh) * 2010-05-28 2010-10-27 上海宏力半导体制造有限公司 一种可减小衬底电流的ldmos器件及其制造方法
CN102315263A (zh) * 2010-07-05 2012-01-11 旺宏电子股份有限公司 一种半导体及其制造方法
CN102569392B (zh) * 2010-12-27 2014-07-02 中芯国际集成电路制造(北京)有限公司 Ldmos晶体管、布局方法和制作方法
TWI456761B (zh) * 2011-04-26 2014-10-11 Richtek Technology Corp 高壓元件及其製造方法
US9343538B2 (en) * 2011-05-13 2016-05-17 Richtek Technology Corporation High voltage device with additional isolation region under gate and manufacturing method thereof
US8969913B2 (en) * 2011-12-23 2015-03-03 Taiwan Semiconductor Maufacturing Company, Ltd. Insulated gate bipolar transistor structure having low substrate leakage
CN103474462B (zh) * 2012-06-07 2016-05-18 立锜科技股份有限公司 横向双扩散金属氧化物半导体元件及其制造方法
CN102891088A (zh) * 2012-09-17 2013-01-23 电子科技大学 垂直双扩散金属氧化物半导体场效应晶体管器件制造方法
US9059278B2 (en) 2013-08-06 2015-06-16 International Business Machines Corporation High voltage lateral double-diffused metal oxide semiconductor field effect transistor (LDMOSFET) having a deep fully depleted drain drift region
US9184282B2 (en) * 2013-08-09 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Ultra-high voltage laterally-diffused MOS devices and methods of forming the same
CN104377242A (zh) * 2013-08-12 2015-02-25 上海华虹宏力半导体制造有限公司 Ldmos器件及其制造方法
TWI641146B (zh) * 2013-11-15 2018-11-11 立錡科技股份有限公司 橫向雙擴散金屬氧化物半導體元件製造方法
JP6341802B2 (ja) * 2014-08-21 2018-06-13 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
CN104600118A (zh) * 2014-12-26 2015-05-06 电子科技大学 一种减小热载流子效应的横向高压器件
CN104538309A (zh) * 2014-12-31 2015-04-22 上海华虹宏力半导体制造有限公司 低导通电阻ldmos 的结构及制作方法
CN104659103B (zh) * 2015-02-15 2018-06-19 上海华虹宏力半导体制造有限公司 N型ldmos器件及工艺方法
KR102286012B1 (ko) * 2015-02-17 2021-08-05 에스케이하이닉스 시스템아이씨 주식회사 전력용 집적소자와, 이를 포함하는 전자장치 및 전자시스템
US11069804B2 (en) * 2018-08-31 2021-07-20 Alpha And Omega Semiconductor (Cayman) Ltd. Integration of HVLDMOS with shared isolation region

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1189918A (zh) * 1996-03-06 1998-08-05 菲利浦电子有限公司 制造pic(功率集成电路)器件的方法以及这种方法制造的pic器件
US6198131B1 (en) * 1998-12-07 2001-03-06 United Microelectronics Corp. High-voltage metal-oxide semiconductor
US6236084B1 (en) * 1998-06-01 2001-05-22 Seiko Instruments Inc. Semiconductor integrated circuit device having double diffusion insulated gate field effect transistor
US6376296B2 (en) * 1999-12-29 2002-04-23 United Microelectronics Corp. High-voltage device and method for manufacturing high-voltage device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0812918B2 (ja) * 1986-03-28 1996-02-07 株式会社東芝 半導体装置の製造方法
JP3778581B2 (ja) * 1993-07-05 2006-05-24 三菱電機株式会社 半導体装置およびその製造方法
US5529948A (en) * 1994-07-18 1996-06-25 United Microelectronics Corporation LOCOS technology with reduced junction leakage
EP0730309B1 (en) * 1995-02-21 1998-10-14 STMicroelectronics S.r.l. A high voltage MOSFET structure with field plate electrode and process for its fabrication
US5679602A (en) * 1996-01-29 1997-10-21 United Microelectronics Corporation Method of forming MOSFET devices with heavily doped local channel stops
US5913122A (en) * 1997-01-27 1999-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making high breakdown voltage twin well device with source/drain regions widely spaced from FOX regions
KR100261165B1 (ko) * 1998-05-14 2000-07-01 김영환 반도체소자 및 그의 제조방법
TW404076B (en) * 1999-04-16 2000-09-01 United Microelectronics Corp Photo diode and the manufacture method thereof
US6492703B1 (en) * 1999-06-11 2002-12-10 United Microelectronics Corp. Photodiode with photosensor area laterally surrounded by field oxide and dummy active area regions
US6528850B1 (en) * 2000-05-03 2003-03-04 Linear Technology Corporation High voltage MOS transistor with up-retro well
US6900091B2 (en) * 2002-08-14 2005-05-31 Advanced Analogic Technologies, Inc. Isolated complementary MOS devices in epi-less substrate
US6876035B2 (en) * 2003-05-06 2005-04-05 International Business Machines Corporation High voltage N-LDMOS transistors having shallow trench isolation region
US7005354B2 (en) * 2003-09-23 2006-02-28 Texas Instruments Incorporated Depletion drain-extended MOS transistors and methods for making the same
CA2583442A1 (en) * 2004-09-27 2006-04-06 Stonelore Expeditions, Llc Trading card games and methods of play
US7192834B2 (en) * 2005-02-23 2007-03-20 Macronix International Co., Ltd LDMOS device and method of fabrication of LDMOS device
US7368785B2 (en) * 2005-05-25 2008-05-06 United Microelectronics Corp. MOS transistor device structure combining Si-trench and field plate structures for high voltage device
US20070108517A1 (en) * 2005-11-12 2007-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. LDMOS with independently biased source
US20070128810A1 (en) * 2005-12-07 2007-06-07 Ching-Hung Kao Ultra high voltage MOS transistor device and method of making the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1189918A (zh) * 1996-03-06 1998-08-05 菲利浦电子有限公司 制造pic(功率集成电路)器件的方法以及这种方法制造的pic器件
US6236084B1 (en) * 1998-06-01 2001-05-22 Seiko Instruments Inc. Semiconductor integrated circuit device having double diffusion insulated gate field effect transistor
US6198131B1 (en) * 1998-12-07 2001-03-06 United Microelectronics Corp. High-voltage metal-oxide semiconductor
US6376296B2 (en) * 1999-12-29 2002-04-23 United Microelectronics Corp. High-voltage device and method for manufacturing high-voltage device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102117832A (zh) * 2009-12-31 2011-07-06 半导体元件工业有限责任公司 晶体管及其方法
CN102117832B (zh) * 2009-12-31 2015-04-22 半导体元件工业有限责任公司 晶体管及其方法

Also Published As

Publication number Publication date
US20060286735A1 (en) 2006-12-21
KR20060050404A (ko) 2006-05-19
TW200607004A (en) 2006-02-16
US7122876B2 (en) 2006-10-17
US20060033155A1 (en) 2006-02-16
CN1734786A (zh) 2006-02-15
US7384836B2 (en) 2008-06-10
TWI281196B (en) 2007-05-11
KR100711557B1 (ko) 2007-04-27

Similar Documents

Publication Publication Date Title
CN100411191C (zh) 晶体管及其形成方法
KR0167273B1 (ko) 고전압 모스전계효과트렌지스터의 구조 및 그 제조방법
JP3185656B2 (ja) 横型電界効果トランジスタおよびその製造方法
US20020171116A1 (en) Method for fabricating forward and reverse blocking devices
JPH01253966A (ja) 縦型電界効果トランジスタ
JP2701762B2 (ja) 半導体装置及びその製造方法
US6777745B2 (en) Symmetric trench MOSFET device and method of making same
US6365475B1 (en) Method of forming a MOS transistor
US7018899B2 (en) Methods of fabricating lateral double-diffused metal oxide semiconductor devices
US7074657B2 (en) Low-power multiple-channel fully depleted quantum well CMOSFETs
JPH1070275A (ja) シリコン集積回路の製造に於ける欠陥形成の制御方法、酸化膜の品質及び欠陥形成の制御方法、二重拡散集積回路デバイスセルと、集積回路ｍｏｓｆｅｔセルの形成方法
JPS63281465A (ja) 電界効果トランジスタ及びその中間体の製造方法
US5897939A (en) Substrate of the silicon on insulator type for the production of transistors and preparation process for such a substrate
US20050048707A1 (en) Processing method for improving structure of a high voltage device
US7736961B2 (en) High voltage depletion FET employing a channel stopping implant
CN108258040A (zh) 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法
JPH07221296A (ja) 縦型ｍｏｓ半導体装置及びその製造方法
KR19990053178A (ko) 초고속-고내압-저열화 특성을 갖는 바이폴라-래터널파워모스페트의 제조 방법
CN102723341B (zh) 一种混合晶面应变Si垂直沟道BiCMOS集成器件及制备方法
TWI804303B (zh) 寄生接面場效電晶體阻抗的降低方法
US20050133831A1 (en) Body contact formation in partially depleted silicon on insulator device
JP2956538B2 (ja) 半導体装置の製造方法
CN114823898A (zh) 半导体结构及半导体结构的形成方法
KR20010017801A (ko) 고집적 트렌치 게이트 전력소자의 제조방법
CN115692502A (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant