KR20090046106A - 배리드 채널 ｐｍｏｓ 제조 방법 및 구조 - Google Patents
배리드 채널 ｐｍｏｓ 제조 방법 및 구조 Download PDFInfo
- Publication number
- KR20090046106A KR20090046106A KR1020070112058A KR20070112058A KR20090046106A KR 20090046106 A KR20090046106 A KR 20090046106A KR 1020070112058 A KR1020070112058 A KR 1020070112058A KR 20070112058 A KR20070112058 A KR 20070112058A KR 20090046106 A KR20090046106 A KR 20090046106A
- Authority
- KR
- South Korea
- Prior art keywords
- pmos
- buried channel
- energy
- kev
- ion implanting
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 52
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000005468 ion implantation Methods 0.000 claims abstract description 15
- 238000002955 isolation Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims abstract description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 13
- 229910052698 phosphorus Inorganic materials 0.000 claims description 13
- 239000011574 phosphorus Substances 0.000 claims description 13
- 229910052785 arsenic Inorganic materials 0.000 claims description 8
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 8
- 238000000206 photolithography Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
Abstract
본 발명은 배리드 채널 PMOS 제조 방법 및 구조에 관한 것으로, 더욱 상세하게는 PMOS 반도체 소자의 DC 및 AC 특성을 향상시킬 수 있는 배리드 채널 PMOS 제조 방법 및 구조에 관한 것이다.
본 발명의 배리드 채널 PMOS 제조 방법은 소자 분리막이 형성된 반도체 기판 상에 이온 주입 공정을 진행하여 N웰을 형성하는 제1 단계; 게이트 절연막 및 게이트 도전막을 증착하는 제2 단계; 게이트 전극 형성을 위한 사진/식각 공정을 수행하여 상기 게이트 도전막을 패터닝하는 제3 단계; 그리고 소오스/드레인 영역을 오픈하기 위한 사진 공정을 수행하고나서 상기 소오스/드레인 영역을 부분 식각하는 제4 단계;를 포함하여 이루어진 것을 특징으로 한다.
본 발명에 따른 배리드 채널 PMOS 제조 방법 및 구조에 의하면 배리드 채널을 갖는 PMOS 트랜지스터를 구현함으로써 PMOS 반도체 소자에서 DC 및 AC 특성을 향상시킬 수 있는 효과가 있다.
PMOS 트랜지스터, 배리드 채널, 트랜스컨턱턴스(transconductance)
Description
본 발명은 배리드 채널 PMOS 제조 방법 및 구조에 관한 것으로, 더욱 상세하게는 PMOS 반도체 소자의 DC 및 AC 특성을 향상시킬 수 있는 배리드 채널 PMOS 제조 방법 및 구조에 관한 것이다.
일반적으로 반도체 소자의 특성은 DC 파라미터(Threshold Voltage, Drive Current, Leakage Current 등) 뿐만 아니라 AC 파라미터(transconductance 등)의 중요성도 부각되고 있다.
특히 차세대 소자인 CMOS 반도체 공정 기술을 사용하여 SoC(System On Chip)을 구현하고자 할 때는 필수적으로 충족되어야 하는 조건이다. 일반적으로 전자의 이동도(electron mobility)는 정공의 이동도(hole mobility) 보다 대략 2배의 값을 가지기 때문에 NMOS 소자의 동작속도, DC 및 AC 파라미터의 특성은 PMOS 소자 보다 양호하다.
하지만 CMOS 반도체 공정 기술을 사용하여 만든 반도체 소자가 제 역할을 다하기 위해서는 NMOS 뿐만 아니라 PMOS 반도체 소자의 특성도 동반되어야 하므로 PMOS 반도체 소자의 특성을 향상시키기 위해 다방면의 연구가 진행되고 있다.
예를 들어 PMOS 반도체 소자의 특성을 향상시키는 방법 중 하나로 매몰 트랜지스터(Buried transistor)를 사용하고 있으나 구현이 용이하지 않은 관계로 CMOS 반도체 공정 기술에서는 구현하지 않고 있다.
일반적으로 MOS 트랜지스터의 채널(Channel)은 실리콘 기판의 표면(Si Surface)에서 형성된다. 그러나 이온 주입 공정 등 활성영역(Active region)을 형성하는 공정을 진행하는 동안 실리콘 기판의 표면은 손상(damage)을 받게 되고, 이로 인해 실리콘 기판의 표면에서 빈자리(vacancy) 발생 등의 격자 구조에 변화로 인하여 캐리어(Carrier)의 통과에 영향을 미치게 된다.
이러한 영향은 구동 전류(Drive Current)의 감소로 이어지며 또한 AC 특성인 트랜스컨턱턴스(transconductance, 이하 'Gm'이라 한다)의 경우 아래 식에서 나타낸 것과 같이 이동도(Mobility)에 비례하기 때문에 캐리어(Carrier)의 통과의 방해는 Gm 값의 감소로 나타나게 된다.
따라서 종래의 PMOS 제조 방법에 의하면 손상된 실리콘 기판의 표면에 채널이 형성됨으로써 PMOS 반도체 소자에서 DC 및 AC 특성의 열화를 가져오는 문제점이 있다.
따라서 본 발명은 상술한 제반 문제점을 해결하고자 안출된 것으로, PMOS 반 도체 소자에서 DC 및 AC 특성을 향상시킬 수 있는 배리드 채널 PMOS 제조 방법 및 구조을 제공함에 그 목적이 있다.
상술한 바와 같은 목적을 구현하기 위한 본 발명의 배리드 채널 PMOS 제조 방법은 소자 분리막이 형성된 반도체 기판 상에 이온 주입 공정을 진행하여 N웰을 형성하는 제1 단계; 게이트 절연막 및 게이트 도전막을 증착하는 제2 단계; 게이트 전극 형성을 위한 사진/식각 공정을 수행하여 상기 게이트 도전막을 패터닝하는 제3 단계; 그리고 소오스/드레인 영역을 오픈하기 위한 사진 공정을 수행하고나서 상기 소오스/드레인 영역을 부분 식각하는 제4 단계;를 포함하여 이루어진 것을 특징으로 한다.
또한, 상기 제1 단계는 400 ~ 600KeV의 에너지를 갖는 인을 이온 주입하는 제1 과정, 200 ~ 300KeV의 에너지를 갖는 인을 이온 주입하는 제2 과정 및 100 ~ 200KeV의 에너지를 갖는 비소를 이온 주입하는 제3 과정으로 이루어진 것을 특징으로 한다.
본 발명의 배리드 채널 PMOS 구조는 소자 분리막이 형성된 반도체 기판 상에 400 ~ 600KeV의 에너지를 갖는 인을 이온 주입하여 형성되는 제1 도핑 영역과 200 ~ 300KeV의 에너지를 갖는 인을 이온 주입하여 형성되는 제2 도핑 영역과 100 ~ 200KeV의 에너지를 갖는 비소를 이온 주입하여 형성되는 제3 도핑 영역으로 이루어진 N웰; 상기 N웰이 형성된 반도체 기판 상에 형성된 게이트 절연막; 상기 게이트 절연막의 상면에 형성된 게이트 전극; 그리고 상기 제3 도핑 영역이 형성되는 깊이로 활성영역을 식각하여 형성된 소오스/드레인;을 포함하여 이루어진 것을 특징으로 한다.
이상에서 상세히 설명한 바와 같이, 본 발명에 따른 배리드 채널 PMOS 제조 방법 및 구조에 의하면 배리드 채널을 갖는 PMOS 트랜지스터를 구현함으로써 PMOS 반도체 소자에서 DC 및 AC 특성을 향상시킬 수 있는 효과가 있다.
본 발명의 일실시예에 따른 배리드 채널 PMOS 제조 방법은 제1 단계 내지 제4 단계를 포함하여 이루어져 있다.
상기 제1 단계는 소자 분리막이 형성된 반도체 기판 상에 이온 주입 공정을 진행하여 N웰을 형성하는 단계이다.
상기 제2 단계는 게이트 절연막 및 게이트 도전막을 증착하는 단계이다.
상기 제3 단계는 게이트 전극 형성을 위한 사진/식각 공정을 수행하여 상기 게이트 도전막을 패터닝하는 단계이다.
상기 제4 단계는 소오스/드레인 영역을 오픈하기 위한 사진 공정을 수행하고나서 상기 소오스/드레인 영역을 부분 식각하는 단계이다.
본 발명의 다른 일실시예에 따른 배리드 채널 PMOS 제조 방법에서, 상기 제1 단계는 400 ~ 600KeV의 에너지를 갖는 인을 이온 주입하는 제1 과정, 200 ~ 300KeV의 에너지를 갖는 인을 이온 주입하는 제2 과정 및 100 ~ 200KeV의 에너지를 갖는 비소를 이온 주입하는 제3 과정으로 이루어지는 것이 바람직하다.
본 발명의 일실시예에 따른 배리드 채널 PMOS 구조는 N웰, 게이트 절연막, 게이트 전극 그리고 소오스/드레인을 포함하여 이루어져 있다.
상기 N웰은 소자 분리막이 형성된 반도체 기판 상에 400 ~ 600KeV의 에너지를 갖는 인을 이온 주입하여 형성되는 제1 도핑 영역과 200 ~ 300KeV의 에너지를 갖는 인을 이온 주입하여 형성되는 제2 도핑 영역과 100 ~ 200KeV의 에너지를 갖는 비소를 이온 주입하여 형성되는 제3 도핑 영역으로 이루어진 것이다.
상기 게이트 절연막은 상기 N웰이 형성된 반도체 기판 상에 형성된 것이다.
상기 게이트 전극은 상기 게이트 절연막의 상면에 형성된 것이다.
상기 소오스/드레인은 상기 제3 도핑 영역이 형성되는 깊이로 활성영역을 식각하여 형성된 것이다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대한 구성 및 작용을 상세히 설명하면 다음과 같다.
도 1 내지 도 4는 본 발명의 일실시예에 따른 배리드 채널 PMOS 제조 방법을 설명하기 위한 공정별 단면도이고, 도 5는 본 발명의 일실시예에 따른 배리드 채널 PMOS 구조를 보여주는 단면도이다.
첨부된 도 1을 참조하면, 활성영역 및 소자간 분리영역을 정의하기 위한 필드 산화막(20)이 형성된 반도체 기판(10)의 상부에 이온 주입 마스크(도시되지 않음)를 패터닝한 후 이온 주입(ion implantation) 공정을 진행하여 N웰(N well)(30) 을 형성한다. 상기 필드 산화막(20)은 STI(shallow trench isolation) 공정 또는 LOCOS(local oxidation of silicon) 공정에 의하여 형성될 수 있다.
여기서 이온 주입 공정은 400 ~ 600KeV의 에너지를 갖는 인(phosphorous)을 이온 주입하는 제1 과정, 200 ~ 300KeV의 에너지를 갖는 인을 이온 주입하는 제2 과정 및 100 ~ 200KeV의 에너지를 갖는 비소(arsenic)를 이온 주입하는 제3 과정으로 이루어지는 것이 바람직하다. 이때 채널의 문턱전압(threshold voltage) 제어를 위해 BF2 이온 주입 공정을 추가적으로 진행하는 것이 바람직하다
첨부된 도 2을 참조하면, 통상적인 방식으로 게이트 절연막(40) 및 게이트 도전막(50)을 증착한다. 이때 형성되는 게이트 절연막은 열산화 방식에 의한 실리콘산화막(SiO2)으로 형성하고, 게이트 도전막(50)은 폴리실리콘막을 증착하는 것이 바람직하다.
첨부된 도 3을 참조하면, 통상적인 방식으로 사진/식각 공정을 수행하여 상기 게이트 도전막(50)을 패터닝하여 게이트 전극(60)을 형성한다. 이때 상기 게이트 전극(60)을 패터닝하기 위한 식각은 반응성 이온 식각(reactive ion etch) 방식으로 진행된다.
첨부된 도 4을 참조하면, 사진 공정을 수행하여 소오스/드레인 영역(70)이 오픈되도록 감광막 패턴을 형성한다. 여기서 패터닝되는 감광막(80)은 소자 분리막(20)의 가장자리 부분을 마스킹하도록 패터닝하는 것이 바람직하다. 이후 식각 공정을 진행하여 상기 소오스/드레인 영역(70)의 실리콘층을 부분 식각한다.
이때 식각하는 방식은 반응성 이온 식각 방식으로 진행하고, 부분 식각되는 깊이는 채널이 형성되는 부분의 도핑 분포(doping profile)을 감안하여 채널 영역의 깊이 만큼 식각하는 것이 바람직하다.
이후 통상적인 방식으로 측벽 어닐(sidewall anneal) 및 스페이서(spacer) 형성 공정 및 소스/드레인 이온주입 공정을 수행하여 본 발명의 일실시예에 따른 배리드 채널 PMOS 제조 방법을 완성한다.
첨부된 도 5를 참조하면, 본 발명의 일실시예에 따른 배리드 채널 PMOS 구조는 N웰(30), 게이트 절연막(40), 게이트 전극(60) 그리고 소오스/드레인 영역(70)을 포함하여 이루어져 있다. 여기서 상기 N웰(30)은 소자 분리막(20)이 형성된 반도체 기판(10) 상에 400 ~ 600KeV의 에너지를 갖는 인을 이온 주입하여 형성되는 제1 도핑 영역(31)과 200 ~ 300KeV의 에너지를 갖는 인을 이온 주입하여 형성되는 제2 도핑 영역(32)과 100 ~ 200KeV의 에너지를 갖는 비소를 이온 주입하여 형성되는 제3 도핑 영역(33)으로 이루어진 것이다.
따라서 본 발명의 일실시예에 따른 배리드 채널 PMOS 구조에 의하면, 채널이 형성되는 영역의 실리콘 막질(silicon quality)이 종래의 실리콘 막질 보다 양호하게되어, PMOS 반도체 소자의 DC 파라미터 측면에서 구동 전류(Drive Current)는 증가할 것이고, 누설 전류(Leakage Current)는 감소할 것이다.
또한 캐리어의 이동도가 높으므로 소자의 RC 지연시간(RC Delay)이 감소하여 동작 속도도 증가할 것이다. 한편 AC 파라미터 측면에서 Gm 값의 증가로 소자의 DC 이득(DC Gain)도 증가할 것이다.
본 발명은 상기 실시 예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 아니하는 범위 내에서 다양하게 수정·변형되어 실시될 수 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어서 자명한 것이다.
도 1 내지 도 4는 본 발명의 일실시예에 따른 배리드 채널 PMOS 제조 방법을 설명하기 위한 공정별 단면도,
도 5는 본 발명의 일실시예에 따른 배리드 채널 PMOS 구조를 보여주는 단면도.
*도면의 주요부분에 대한 부호의 설명*
10 : 반도체 기판 20 : 필드 산화막
30 : N웰 31 : 제1 도핑 영역
32 : 제2 도핑 영역 33 : 제3 도핑 영역
40 : 게이트 절연막 50 : 게이트 도전막
60 : 게이트 전극 70 : 소오스/드레인 영역
80 : 감광막
Claims (3)
- 소자 분리막이 형성된 반도체 기판 상에 이온 주입 공정을 진행하여 N웰을 형성하는 제1 단계; 게이트 절연막 및 게이트 도전막을 증착하는 제2 단계; 게이트 전극 형성을 위한 사진/식각 공정을 수행하여 상기 게이트 도전막을 패터닝하는 제3 단계; 그리고 소오스/드레인 영역을 오픈하기 위한 사진 공정을 수행하고나서 상기 소오스/드레인 영역을 부분 식각하는 제4 단계;를 포함하여 이루어진 것을 특징으로 하는 배리드 채널 PMOS 제조 방법.
- 제1항에 있어서, 상기 제1 단계는 400 ~ 600KeV의 에너지를 갖는 인을 이온 주입하는 제1 과정, 200 ~ 300KeV의 에너지를 갖는 인을 이온 주입하는 제2 과정 및 100 ~ 200KeV의 에너지를 갖는 비소를 이온 주입하는 제3 과정으로 이루어진 것을 특징으로 하는 배리드 채널 PMOS 제조 방법.
- 소자 분리막이 형성된 반도체 기판 상에 400 ~ 600KeV의 에너지를 갖는 인을 이온 주입하여 형성되는 제1 도핑 영역과 200 ~ 300KeV의 에너지를 갖는 인을 이온 주입하여 형성되는 제2 도핑 영역과 100 ~ 200KeV의 에너지를 갖는 비소를 이온 주입하여 형성되는 제3 도핑 영역으로 이루어진 N웰; 상기 N웰이 형성된 반도체 기판 상에 형성된 게이트 절연막; 상기 게이트 절연막의 상면에 형성된 게이트 전극; 그리고 상기 제3 도핑 영역이 형성되는 깊이로 활성영역을 식각하여 형성된 소오스/드레인;을 포함하여 이루어진 것을 특징으로 하는 배리드 채널 PMOS 구조.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070112058A KR20090046106A (ko) | 2007-11-05 | 2007-11-05 | 배리드 채널 ｐｍｏｓ 제조 방법 및 구조 |
| US12/263,482 US20090114957A1 (en) | 2007-11-05 | 2008-11-02 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070112058A KR20090046106A (ko) | 2007-11-05 | 2007-11-05 | 배리드 채널 ｐｍｏｓ 제조 방법 및 구조 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090046106A true KR20090046106A (ko) | 2009-05-11 |
Family
ID=40587220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070112058A KR20090046106A (ko) | 2007-11-05 | 2007-11-05 | 배리드 채널 ｐｍｏｓ 제조 방법 및 구조 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20090114957A1 (ko) |
| KR (1) | KR20090046106A (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9722083B2 (en) | 2013-10-17 | 2017-08-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Source/drain junction formation |
| US9306034B2 (en) | 2014-02-24 | 2016-04-05 | Vanguard International Semiconductor Corporation | Method and apparatus for power device with multiple doped regions |
| US9054129B1 (en) | 2014-03-26 | 2015-06-09 | Vanguard International Semiconductor Corporation | Semiconductor device and method for manufacturing the same |
| CN111354797B (zh) * | 2020-03-12 | 2023-03-10 | 上海华虹宏力半导体制造有限公司 | 射频器件及其形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030053958A (ko) * | 2001-12-24 | 2003-07-02 | 동부전자 주식회사 | 반도체 소자의 트랜지스터 제조방법 |
-
2007
- 2007-11-05 KR KR1020070112058A patent/KR20090046106A/ko not_active Application Discontinuation
-
2008
- 2008-11-02 US US12/263,482 patent/US20090114957A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20090114957A1 (en) | 2009-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7384836B2 (en) | Integrated circuit transistor insulating region fabrication method | |
| KR100968182B1 (ko) | 고이동도 벌크 실리콘 ｐｆｅｔ | |
| US5641980A (en) | Device having a high concentration region under the channel | |
| US6872610B1 (en) | Method for preventing polysilicon mushrooming during selective epitaxial processing | |
| KR100227621B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| US20100078735A1 (en) | Cmos device comprising nmos transistors and pmos transistors having increased strain-inducing sources and closely spaced metal silicide regions | |
| JP3744694B2 (ja) | トランジスターの特性を改善するための半導体装置製造方法 | |
| JP4501183B2 (ja) | 半導体装置の製造方法 | |
| KR20090046106A (ko) | 배리드 채널 ｐｍｏｓ 제조 방법 및 구조 | |
| JP3200231B2 (ja) | 半導体装置の製造方法 | |
| US20030008515A1 (en) | Method of fabricating a vertical MOS transistor | |
| KR100596444B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| US20050130432A1 (en) | Method for improving transistor leakage current uniformity | |
| US7067366B2 (en) | Method of making field effect transistors having self-aligned source and drain regions using independently controlled spacer widths | |
| KR0155536B1 (ko) | BiCMOS 소자의 제조방법 | |
| JPH09135029A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| US7906400B2 (en) | Method of manufacturing a semiconductor device having transistors and semiconductor device having transistors | |
| CN114823738B (zh) | 一种半导体器件及其制造方法 | |
| JP4206768B2 (ja) | トランジスタの形成方法 | |
| JP4265890B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| KR100595857B1 (ko) | 다공 영역을 이용한 반도체 소자 형성 방법 | |
| KR100359162B1 (ko) | 트랜지스터의 제조 방법 | |
| KR101044773B1 (ko) | 증가된 채널 폭을 갖는 ｍｏｓ 트랜지스터 및 제조 방법 | |
| KR100943133B1 (ko) | 반도체 소자의 트랜지스터 및 그 형성 방법 | |
| KR100547246B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |