KR100694922B1 - 세라믹 전자 부품 및 세라믹 전자 부품의 제조 방법 - Google Patents
세라믹 전자 부품 및 세라믹 전자 부품의 제조 방법 Download PDFInfo
- Publication number
- KR100694922B1 KR100694922B1 KR1020017006377A KR20017006377A KR100694922B1 KR 100694922 B1 KR100694922 B1 KR 100694922B1 KR 1020017006377 A KR1020017006377 A KR 1020017006377A KR 20017006377 A KR20017006377 A KR 20017006377A KR 100694922 B1 KR100694922 B1 KR 100694922B1
- Authority
- KR
- South Korea
- Prior art keywords
- ceramic
- conductor layer
- ceramic sheet
- porosity
- electronic component
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 279
- 239000004020 conductor Substances 0.000 claims abstract description 157
- 238000000034 method Methods 0.000 claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 claims abstract description 44
- 239000002184 metal Substances 0.000 claims abstract description 42
- 229910052751 metal Inorganic materials 0.000 claims abstract description 42
- 230000008569 process Effects 0.000 claims abstract description 33
- 238000003825 pressing Methods 0.000 claims abstract description 28
- 238000010030 laminating Methods 0.000 claims abstract description 16
- 239000000126 substance Substances 0.000 claims abstract description 16
- 239000000843 powder Substances 0.000 claims abstract description 14
- 239000010408 film Substances 0.000 claims description 37
- 239000004698 Polyethylene Substances 0.000 claims description 25
- -1 polyethylene Polymers 0.000 claims description 25
- 229920000573 polyethylene Polymers 0.000 claims description 25
- 238000010438 heat treatment Methods 0.000 claims description 24
- 238000003475 lamination Methods 0.000 claims description 11
- 230000009477 glass transition Effects 0.000 claims description 8
- 238000002844 melting Methods 0.000 claims description 8
- 230000008018 melting Effects 0.000 claims description 8
- 238000010304 firing Methods 0.000 claims description 7
- 239000011368 organic material Substances 0.000 claims description 7
- 239000010409 thin film Substances 0.000 claims description 2
- 229920000098 polyolefin Polymers 0.000 claims 2
- 230000007547 defect Effects 0.000 abstract description 9
- 238000009792 diffusion process Methods 0.000 abstract 1
- 230000002829 reductive effect Effects 0.000 description 29
- 239000003985 ceramic capacitor Substances 0.000 description 17
- 239000011230 binding agent Substances 0.000 description 16
- 239000004014 plasticizer Substances 0.000 description 14
- 230000000694 effects Effects 0.000 description 9
- 239000002245 particle Substances 0.000 description 9
- XUMBMVFBXHLACL-UHFFFAOYSA-N Melanin Chemical compound O=C1C(=O)C(C2=CNC3=C(C(C(=O)C4=C32)=O)C)=C2C4=CNC2=C1C XUMBMVFBXHLACL-UHFFFAOYSA-N 0.000 description 8
- 230000007847 structural defect Effects 0.000 description 8
- 239000004925 Acrylic resin Substances 0.000 description 6
- 229920000178 Acrylic resin Polymers 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000002904 solvent Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920002050 silicone resin Polymers 0.000 description 4
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 3
- 229910002113 barium titanate Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 238000005238 degreasing Methods 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- IRIAEXORFWYRCZ-UHFFFAOYSA-N Butylbenzyl phthalate Chemical compound CCCCOC(=O)C1=CC=CC=C1C(=O)OCC1=CC=CC=C1 IRIAEXORFWYRCZ-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 230000009545 invasion Effects 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000001856 Ethyl cellulose Substances 0.000 description 1
- ZZSNKZQZMQGXPY-UHFFFAOYSA-N Ethyl cellulose Chemical compound CCOCC1OC(OC)C(OCC)C(OCC)C1OC1C(O)C(O)C(OC)C(CO)O1 ZZSNKZQZMQGXPY-UHFFFAOYSA-N 0.000 description 1
- 125000001931 aliphatic group Chemical group 0.000 description 1
- 239000003849 aromatic solvent Substances 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229920001249 ethyl cellulose Polymers 0.000 description 1
- 235000019325 ethyl cellulose Nutrition 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/20—Dielectrics using combinations of dielectrics from more than one of groups H01G4/02 - H01G4/06
- H01G4/206—Dielectrics using combinations of dielectrics from more than one of groups H01G4/02 - H01G4/06 inorganic and synthetic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
- H01L21/481—Insulating layers on insulating parts, with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/0143—Using a roller; Specific shape thereof; Providing locally adhesive portions thereon
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
본 발명은 세라믹 분말과 유기물을 함유하는 세라믹 시트(10a)를 가압하여 공극률을 감소시키는 제 1 공정과, 다음에 이 세라믹 시트(10b) 상에 금속 페이스트를 이용하여 도전체층(2)을 형성하는 제 2 공정과, 다음에 도전체층(2)을 형성한 세라믹 시트(10b)를 도전체층(2)이 세라믹 시트(10b)를 사이에 두고 대향하도록 복수매 적층하여 적층체를 얻는 제 3 공정과, 이 적층체를 소성하는 제 4 공정으로 이루어진다. 공극률을 감소시키고 나서 세라믹 시트(10b) 상에 도전체층(2)을 형성하기 때문에, 세라믹 시트(10b)의 내부에의 금속 성분의 침입을 억제할 수 있다. 또한, 도전체층을 세라믹 시트 상에 전사법으로 형성함으로써, 도전체층 중의 금속 성분의 확산을 억제할 수 있다. 그 결과, 세라믹 전자 부품의 단락 불량의 발생을 억제하여, 양품률을 향상시킬 수 있다.
Description
본 발명은 적층 세라믹 콘덴서 등의 세라믹 전자 부품의 제조 방법에 관한 것이다.
도 7은 일반적인 적층 세라믹 콘덴서의 일부 단면 사시도이며, 세라믹 유전체층(1), 도전체층(2), 한 쌍의 외부 전극(3)으로 이루어지고, 도전체층(2)은 그 일단부가 교대로 세라믹 유전체층(1)의 단부에서 한 쌍의 외부 전극(3)에 접속되어 있다.
이하에, 종래의 적층 세라믹 콘덴서의 제조 방법에 대하여 설명한다.
우선, 세라믹 유전체층(1)으로 되는 티탄산 바륨을 주성분으로 하는 유전체 분말에 유기물을 첨가하여 세라믹 시트를 제작하고, 이 위에 인쇄법에 의해 도전체층(2)으로 되는 금속 페이스트를 소망하는 형상으로 인쇄한다. 다음에, 이 도전체층(2)을 제작한 세라믹 시트를 도전체층(2)이 세라믹 시트를 사이에 두고 서로 대향하도록 복수매 적층하여 적층체를 얻는다. 그 후, 이 적층체를 소성하여, 도전체층(2)이 노출된 양 단면에 한 쌍의 외부 전극(3)을 형성한다.
그러나 상기 방법에 따르면, 세라믹 시트의 공극률이 큰 경우, 금속 페이스트를 직접 세라믹 시트에 인쇄하는 공정에서, 금속 페이스트 중 일부의 금속 성분이 세라믹 시트의 내부까지 침입하게 된다.
최근, 적층 세라믹 콘덴서는 고용량화를 달성하기 위해서, 세라믹 시트의 박층화가 도모되고 있고, 세라믹 시트 내에 침입한 금속 성분에 의해서 인접하는 도전체층(2) 사이가 단락된다고 하는 문제점을 갖고 있었다.
그래서 본 발명은 단락 불량이 적은 세라믹 전자 부품을 제공하는 것을 목적으로 한다.
상기한 과제를 해결하기 위해서, 본 발명의 세라믹 전자 부품의 제조 방법에서는, 세라믹 시트의 공극률을 감소시키고 나서, 그 표면에 도전체층을 형성하기 때문에, 세라믹 시트의 내부로의 금속 성분의 침입을 억제할 수 있어, 도전체층 사이의 단락을 방지할 수 있다.
본 발명의 제 1 형태는 세라믹 분말과 유기물을 함유하는 세라믹 시트를 가압하여 공극률을 감소시키는 제 1 공정과, 이 세라믹 시트 상에 금속 페이스트를 이용하여 도전체층을 형성하는 제 2 공정과, 이어서 이 도전체층을 형성한 세라믹 시트를 상기 도전체층이 상기 세라믹 시트를 사이에 두고 대면하도록 복수매 적층하여 적층체를 얻는 제 3 공정과, 이 적층체를 소성하는 제 4 공정을 갖는 세라믹 전자 부품의 제조 방법으로, 단락 불량이 적은 세라믹 전자 부품을 얻을 수 있다.
본 발명의 제 2 형태는, 제 1 공정에서, 공극률을 감소시키기 전의 세라믹 시트의 공극률은 50% 이상으로 하는 제 1 형태의 세라믹 전자 부품의 제조 방법이며, 그린 시트의 공극률을 작게 할 수 있어, 단락 불량이 적은 세라믹 전자 부품을 얻을 수 있다.
본 발명의 제 3 형태는, 제 1 공정에서, 세라믹 시트는 적어도 세라믹 성분과 폴리에틸렌을 함유한 것인 제 1 형태의 세라믹 전자 부품의 제조 방법이며, 이 세라믹 시트는 그 밖의 유기물을 함유한 것에 비하여 공극률이 크기 때문에, 단락 불량의 저감에 큰 효과가 있다.
본 발명의 제 4 형태는, 제 1 공정에서, 공극률을 감소시킨 후의 세라믹 시트의 공극률은 50%미만으로 하는 제 1 형태의 세라믹 전자 부품의 제조 방법이며, 금속 성분의 세라믹 시트의 내부로의 침입을 억제할 수 있다.
본 발명의 제 5 형태는, 제 1 공정에서의 가압력을, 제 3 공정에서, 적층체를 형성할 때의 가압력 이하로 하는 제 1 형태의 세라믹 전자 부품의 제조 방법이고, 제 3 공정에서, 도전체층이 형성되어 있는 부분과 형성되어 있지 않은 부분에, 즉 적층체 전체에 충분한 압력을 가할 수 있으므로, 세라믹 시트 사이의 접착 불량 등에 의한 구조 결함이 적은 전자 부품을 얻을 수 있다.
본 발명의 제 6 형태는, 제 1 공정에서, 가압과 동시에 가열을 행하는 제 1 형태의 세라믹 전자 부품의 제조 방법이며, 가열에 의해 유기물의 유동성이 향상되어, 빠르게 세라믹 시트의 공극률을 감소시킬 수 있다.
본 발명의 제 7 형태는, 가열 온도는 세라믹 시트 내의 적어도 하나의 유기 물의 유리 전이점 이상에서 그 융점 미만으로 하는 제 6 형태의 세라믹 전자 부품의 제조 방법이며, 가열에 의해 유기물의 유동성이 향상하여, 빠르게 세라믹 시트의 공극률을 감소시킬 수 있다.
본 발명의 제 8 형태는, 세라믹 분말과 유기물을 함유하는 세라믹 시트를 가압하여 공극률을 감소시키는 제 1 공정과, 또한 베이스 필름 상에 금속 페이스트를 이용하여 미리 도전체층을 제작하여, 이 도전체층을 상기 세라믹 시트 상에 중첩시키는 제 2 공정과, 이어서 이 도전체층을 중첩시킨 상기 세라믹 시트를 상기 도전체층이 사이에 두어 대향하도록 복수매 적층하여 적층체를 얻는 제 3 공정과, 이 적층체를 소성하는 제 4 공정을 갖는 세라믹 전자 부품의 제조 방법이며, 단락 불량이 적은 세라믹 전자 부품을 얻을 수 있다.
본 발명의 제 9 형태는, 제 1 공정에서, 공극률을 감소시키기 전의 세라믹 시트의 공극률은 50% 이상으로 하는 제 8 형태의 세라믹 전자 부품의 제조 방법이며, 시트 불량이 적은 전자 부품을 얻을 수 있다.
본 발명의 제 10 형태는, 제 1 공정에서, 세라믹 시트는 적어도 세라믹 성분과 폴리에틸렌을 함유한 것인 제 8 형태의 세라믹 전자 부품의 제조 방법이며, 이 형태에서는 가압 전에 있어서 세라믹 시트는 공극률이 크기 때문에, 가압에 의한 체적 수축비가 균일하게 되어, 그린 시트의 공극률을 보다 작게 할 수 있으므로, 단락 불량의 저감에 큰 효과가 있다.
본 발명의 제 11 형태는, 제 1 공정에서, 공극률을 감소시킨 후의 세라믹 시트의 공극률은 50% 미만으로 하는 제 8 형태의 세라믹 전자 부품의 제조 방법이며, 금속 성분의 세라믹 시트의 내부로의 침입을 억제할 수 있다.
본 발명의 제 12 형태는, 제 1 공정에 있어서의 가압력은, 제 3 공정에서, 적층체를 형성할 때의 가압력 이하로 하는 제 8 형태의 세라믹 전자 부품의 제조 방법이며, 제 3 공정에서 도전체층이 형성되어 있는 부분과 형성되어 있지 않은 부분의 양쪽 부분에, 즉 적층체 전체에 충분한 압력을 가할 수 있기 때문에, 세라믹 시트 사이의 접착 불량 등에 의한 구조 결함이 적은 전자 부품을 얻을 수 있다.
본 발명의 제 13 형태는, 제 1 공정에서, 가압과 동시에 가열을 실행하는 제 8 형태의 세라믹 전자 부품의 제조 방법이며, 가열에 의해 유기물의 유동성이 향상되어, 빠르게 세라믹 시트의 공극률을 감소시킬 수 있다.
본 발명의 제 14 형태는, 가열 온도가 세라믹 시트 내의 적어도 하나의 유기물의 유리 전이점 이상에서 그 융점 미만으로 하는 제 8 형태의 세라믹 전자 부품의 제조 방법이며, 가열에 의해 유기물의 유동성이 향상되어, 빠르게 세라믹 시트의 공극률을 감소시킬 수 있다.
본 발명의 제 15 형태는, 제 3 공정에서, 적층 전의 도전체층 중 유기 성분이 금속 성분 100wt%에 대하여 5∼15wt%로 하는 제 8 형태의 세라믹 전자 부품의 제조 방법이고, 도전체와 세라믹 시트 사이의 충분한 접착성을 확보할 수 있어 구조 결함이 적은 세라믹 전자 부품을 얻을 수 있다.
본 발명의 제 16 형태는, 제 2 공정 후, 제 3 공정 전에 도전체층을 두께 방향으로 가압하는 공정을 마련한 제 8 형태의 세라믹 전자 부품의 제조 방법이며, 도전체층의 표면 요철을 저감할 수 있기 때문에 단락 불량을 더욱 억제할 수 있다.
본 발명의 제 17 형태는, 유기물과 세라믹 분말을 함유한 세라믹 시트와 도전체층을 교대로 적층하여 적층체를 제작하는 제 1 공정과, 다음에 상기 적층체를 소성하는 제 2 공정을 구비하되, 상기 세라믹 시트로서 상기 유기물이 평면 방향으로는 그물 구조이고, 또한 두께 방향으로는 상기 유기물과 상기 세라믹 분말이 층형상으로 존재하고 있는 것을 이용하는 세라믹 전자 부품의 제조 방법이며, 금속 성분이 상기 세라믹 시트를 관통하는 것을 억제할 수 있기 때문에 단락 불량이 적은 세라믹 전자 부품을 얻을 수 있다.
본 발명의 제 18 형태는 세라믹 시트의 공극률은 50% 미만인 제 17 형태의 세라믹 전자 부품의 제조 방법이며, 금속 성분이 세라믹 시트를 관통하는 것을 억제할 수 있다.
본 발명의 제 19 형태는, 제 1 공정이 베이스 필름 상에 형성된 도전체층을 세라믹 시트 상에 적층한 후, 상기 베이스 필름을 박리하는 공정과, 이 박리 후의 도전체층 상에 세라믹 시트를 적층하는 공정을 반복하는 것인 제 17 형태의 세라믹 전자 부품의 제조 방법이며, 직접 세라믹 시트 상에 도전체층을 형성하는 경우와 비교하면 도전체층 내의 용제 성분을 감소시킬 수 있기 때문에, 세라믹 시트에의 금속 성분의 침입을 억제할 수 있다.
본 발명의 제 20 형태는, 세라믹 시트 상에 적층하기 전에 베이스 필름 상의 도전체층을 두께 방향으로 가압하는 공정을 마련한 제 19 형태의 세라믹 전자 부품의 제조 방법이며, 도전체층 표면의 요철을 감소시킬 수 있기 때문에, 세라믹 시트에의 금속 성분의 침입을 억제할 수 있다.
본 발명의 제 21 형태는, 제 1 공정에서, 도전체층이 박막 형성법에 의해 제작하는 제 17 형태의 세라믹 전자 부품의 제조 방법이며, 금속 성분이 일체화되어 판형상으로 되어 있기 때문에 세라믹 시트에의 금속 성분의 침입을 억제할 수 있다.
본 발명의 제 22 내지 24 형태는 유기물이 평면 방향으로는 그물 구조이고, 두께 방향으로는 무질서하게 층형상으로 겹쳐진 구조로 분포되고 있어, 이 그물에 세라믹 분말(11)이 흡착되어, 결국, 세라믹 분말(11)도 그물 구조인 것이 층형상으로 분포되고 있는 세라믹층과 도전체층을 교대로 적층한 것을 특징으로 하는 단락 불량이 적은 세라믹 전자 부품이다.
도 1은 공극률을 감소시키기 전의 세라믹 시트의 일부 확대 단면도,
도 2는, 본 발명에 있어서, 공극률을 감소시킨 후의 세라믹 시트의 일부 확대 단면도,
도 3은 본 발명에 있어서의 세라믹 시트의 제조 공정도,
도 4는 본 발명에 있어서의 표면 평활 처리 전의 도전체층의 단면도,
도 5는 본 발명에 있어서의 표면 평활 처리 후의 도전체층의 단면도,
도 6은 도 5에 나타내는 도전체층을 얻기 위한 제조 공정을 설명하기 위한 단면도,
도 7은 일반적인 적층 세라믹 콘덴서의 일부 단면 사시도이다.
도면의 주요 부분에 대한 부호의 설명
1 : 세라믹 유전체층 2 : 도전체층
3 : 외부 전극 10 : 세라믹 시트
10a : 공극률을 감소시키기 전의 세라믹 시트
10b : 공극률을 감소시킨 후의 세라믹 시트
11 : 세라믹 입자 12 : 폴리에틸렌
13 : 공극 14a : 롤러
14b : 롤러 15 : 베이스 필름
16a : 롤러 16b : 롤러
이하 본 발명의 실시예에 대하여 적층 세라믹 콘덴서를 예로 도면을 참조하면서 설명한다.
(실시예 1)
우선, 중량 평균 분자량이 400,000 이상인 폴리에틸렌과 티탄산 바륨을 주성분으로 하는 세라믹 원료 분말을 이용하여 두께 10㎛의 세라믹 시트(10a)를 제작한다. 통상, 이 세라믹 시트(10a)의 공극률은 65% 정도로 된다. 도 1은 이 세라믹 시트(10a)의 일부 확대 단면도이며, 폴리에틸렌(12)의 섬유 사이에 세라믹 입자(11)가 점재(點在)하고 있어 대단히 공극(13)이 많다. 또한 폴리에틸렌(12)이 평면 방향으로는 그물 구조이고, 두께 방향으로는 층형상으로 겹친 구조로 분포되어 있고, 이 그물에 세라믹 입자(11)가 흡착되어, 결국, 세라믹 입자(11)도 그물 구조인 것이 층형상으로 분포되어 있다.
다음에, 도 3에 도시하는 바와 같이, 세라믹 시트(10a)를 표면이 평활한 롤러(14a),(14b) 사이를 통과시킨다. 이 때, 롤러(14a),(14b)는 각각 반대 방향으로 회전하고 있음과 동시에, 세라믹 시트(10a)를 두께 방향으로 가압, 가열하고 있다. 가압에 더하여 가열하는 것에 의해, 용이하게 세라믹 시트(10a)의 공극률을 감소시킬 수 있다. 즉, 가열함으로써 가압 시에 폴리에틸렌(12)의 유동성이 증대하여, 세라믹 시트(10a) 내부의 공기가 세라믹 시트(10a) 내부로부터 외부로 방출됨과 동시에 세라믹 입자(11)의 충전성이 증대한다. 가열 온도는 폴리에틸렌(12)의 유리 전이점 이상에서 그 융점 미만으로 하는 것이 바람직하다. 구체적으로는 60℃∼150℃의 범위에서 실행하는 것이 가장 적합하다. 여기서, 롤러(14a),(14b) 대신에, 프레스판을 이용하여 두께 방향의 일축 프레스에 의해 세라믹 시트(10a)의 공극률을 향상시켜도 상관없다. 본 실시예에서는, 연속적으로 처리하기 위해서 롤러(14a),(14b)를 이용했다. 본 실시예에 있어서는, 40%, 30%, 20%, 10%의 4종류의 공극률을 갖는 세라믹 시트(10b)를 제작했다.
가압, 가열 후의 세라믹 시트(10b)의 일부 확대 단면도를 도 2에 나타낸다. 이 도 2를 보면 알 수 있는 바와 같이, 공극(13)이 비약적으로 감소되어 있다. 또한 공극률을 감소시켜도 폴리에틸렌(12)이 평면 방향으로는 그물 구조이고, 두께 방향으로는 층형상으로 겹쳐진 구조로 분포되어 있고, 이 그물에 세라믹 입자(11)가 흡착되어, 결국, 세라믹 입자(11)도 그물 구조인 것이 층형상으로 분포되어 있는 구조를 하고 있다.
이어서, 금속 성분으로서 니켈을, 바인더로서 에틸셀룰로즈, 아크릴 수지, 부티럴 수지, 가소제로서 벤질부틸프탈레이트, 용제로서 지방족 또는 방향족계 용제를 함유하는 금속 페이스트를 제작하여, 공극률을 감소시킨 세라믹 시트(10b) 상에 상기 금속 페이스트를 소망의 형상으로 인쇄, 건조하여, 두께 2.5㎛의 도전체층(2)을 형성한다.
다음에, 도전체층(2)이 형성되어 있지 않은 세라믹 시트(10b)를 복수매 겹쳐 무효층을 형성한 후에, 이 무효층 위에 도전체층(2)을 형성한 세라믹 시트(10b)를 소망의 매수 적층하고, 그 위에 무효층을 더 형성함으로써 임시 적층체를 얻는다. 이 때, 도전체층(2)이 형성되어 있지 않은 세라믹 시트는 공극률을 감소시키고 있지 않는 세라믹 시트(10a), 공극률을 감소시킨 세라믹 시트(10b) 중 어느 쪽을 이용하여도 상관없지만, 도전체층(2)을 100층 이상 적층하는 경우나, 세라믹 시트의 공극률이 20%보다 낮은 경우에는, 공극률을 감소시키고 있지 않는 세라믹 시트(10a)를 이용하는 편이 양호한 적층체를 얻을 수 있다. 그 이유는 가압 시, 임시 적층체 내의 도전체층(2)이 형성되어 있는 부분과 형성되어 있지 않은 부분에서의 단차에 의해 가압력이 불충분하게 되는 것을 공극률을 감소시키지 않는 세라믹 시트(10a)로 완화할 수 있기 때문이다. 본 실시예에 있어서는, 도전체층(2)이 형성되어 있는 세라믹 시트(10b)의 적층체는 150층이며, 무효층에는 공극률을 감소시키고 있지 않는 세라믹 시트(10a)를 이용했다.
이어서 임시 적층체 전체를 가압한 후, 소망하는 형상으로 적층체를 절단하여, 탈지(脫脂), 계속하여 소성을 실행한다. 탈지는 대기 중에서 적층체를 승온시키면서 먼저 적층체 내의 가소제를 제거하고, 또한 승온시켜 바인더를 제거하는 순서로 실행하는 것이 바람직하다. 그 이유는 가요제와 바인더를 한번에 제거하기 위해서 단숨에 가열하면, 가요제와 바인더에서 새로운 화합물이 생성되어 탈지 후에도 적층체 내에 잔류하고, 소성 시에 이 화합물이 소성되어 적층체로부터 비산하는 과정에서 디라미네이션(delamination) 등의 구조 결함이 발생하고, 그 결과, 단락 불량의 발생율이 높아지기 때문이다.
또한, 탈지와 이것에 계속해서 행하는 소성은 도전체층(2)으로 되는 니켈이 과도하게 산화되지 않도록 조건 설정을 행한다. 소성에 의해, 티탄산 바륨을 주성분으로 하는 세라믹 적층체층(1)과 니켈을 주성분으로 하는 도전체층(2)이 소결된 소결체를 얻는다. 이어서 이 소결체의 도전체층(2)이 노출된 양 단면에 동(銅) 등의 외부 전극(3)을 형성하고, 또한 도금(도시하지 않음)을 실시하는 것에 의해 도 7에 나타내는 적층 세라믹 콘덴서를 얻는다.
(표 1)은 유효층 수(도전체층(2) 사이에 유지된 세라믹 유전체층(1)의 수)가 150층의 적층 세라믹 콘덴서의 단락 불량율에 대하여, 본 실시예에 의해서 제작한 것과 종래 제품 1을 비교하여 나타내고 있는 것이다.
종래 제품 1은, 도전체층(2)을 공극률을 감소시키고 있지 않는 세라믹 시트(10a) 상에 상기한 방법으로 제작한 것이다. (표 1)로부터 명백한 바와 같이, 종래 제품 1과 비교하면 본 실시예에 의한 것은 단락 불량율이 대폭 감소하고 있는 것을 알 수 있다. 또한, 단락 불량 발생품에 대하여 내부 단면을 해석한 결과, 단락 개소는 도전체층(2) 사이의 단락인 것이 명확하게 되었다.
이로부터 본 실시예에 따르면 도전체층(2) 중의 금속 성분의 세라믹 시트(10b)에의 침입을 억제하고, 도전체층(2) 사이의 단락을 격감시켜, 적층 세라믹 콘덴서의 제조 양품률을 대폭 개선할 수 있다.
특히 본 실시예와 같이, 바인더로서 이용한 고분자 폴리에틸렌은 폴리비닐부티랄 수지나 아크릴 수지와 비교하면 부피가 크고, 공극률이 높은 세라믹 시트(10a)로 되기 쉽다. 따라서, 특히 이 경우, 본 발명과 같이 도전체층(2)의 형성 전에 공극률을 감소시키는 것은 단락 불량의 삭감에 대하여 특히 큰 효과가 있다.
(실시예 2)
실시예 1에서는, 공극률을 감소시킨 세라믹 시트(10a) 상에 직접 금속 페이스트를 인쇄하여 도전체층(2)을 형성했지만, 본 실시예에서는, 미리 폴리에틸렌 텔레프탈레이트 필름 등의 베이스 필름(15) 상에 형성한 도전체층(2)을 세라믹 시트(10a) 상에 전사한다.
우선, 실시예 1과 마찬가지로 하여 세라믹 시트(10a)의 공극률을 감소시켜, 40%, 30%, 20%, 10%의 4종류의 공극률을 갖는 세라믹 시트(10b)를 제작한다.
또한, 도 4에 도시하는 바와 같이, 금속 페이스트를 베이스 필름(15) 상에 소망하는 형상으로 인쇄, 건조하여 도전체층(2)을 형성한다. 거기서, 도전체층(2) 중의 대부분의 용제를 비산시켜 표면을 경화하고, 거의 금속 성분과 가요제 및 바인더 성분만으로 되도록 한다. 구체적으로는 도전체층(2) 중의 유기 성분이 금속 성분 100wt%에 대하여 5∼15wt%, 바람직하게는 8∼12wt%로 되도록 한다. 그 이유는 5wt%보다도 적으면 세라믹 시트(10b)와의 접착성이 나쁘게 되고, 15wt%를 넘으면 도전체층(2)의 점착성이 과다하게 되어, 소망하는 형상의 도전체층(2)을 제작할 수가 없기 때문이다.
또한, 이 때, 후 공정에서 도전체층(2)과 베이스 필름(15)을 이형(離型)시키기 쉽게 하기 위해서, 미리 베이스 필름(15) 상에 아크릴 수지, 멜라닌 수지, 에폭시 수지, 실리콘 수지 중 적어도 한 종류 이상으로 이루어진 이형층(도시하지 않음)을 형성하고 나서 도전체층(2)을 인쇄하는 것이 바람직하다. 특히, 아크릴 수지와 멜라닌 수지 혼합계는 양호한 이형성이 얻어진다. 또한, 실리콘 수지는 소망의 이형성이 얻어지는 것 이외에, 내용제성, 내습성 등에도 우수하기 때문에 유효하다.
다음에, 지지체 상에 도전체층(2)을 형성하지 않은 세라믹 시트(10a)를 복수매 적층하여 무효층을 형성한 후, 이 위에, 베이스 필름(15)마다 도전체층(2)이 세라믹 시트(10b)와 직접 접촉하도록 도전체층(2)을 적층한 후, 상하 방향에서 가압하여, 도전체층(2)과 세라믹 시트(10b)를 접착시킨다. 이 가압은 실온으로부터 도 전체층(2) 중의 가소제가 지나치게 비산하지 않는 온도(본 실시예에 있어서는 150℃)까지의 온도 범위로 실행하는 것이 바람직하다. 그 이유는 가소제가 지나치게 비산하면 도전체층(2)이 굳어져, 부서지기 쉽게 되고, 세라믹 시트(10b)와 도전체층(2) 사이의 접착력이 저하하여, 적층 시나 소성 시에 구조 결함이 발생하기 때문이다. 따라서 상기 온도 범위에서 행하는 것에 의해, 도전체층(2)에 포함되는 바인더 성분이나 가소제 성분를 연화(軟化)시켜, 도전체층(2)과 세라믹 시트(10b)의 접착성을 향상시킬 수 있다.
또한 도전체층(2) 중의 가소제 및 바인더의 함유율이 낮은 경우에는 가압 시에 온도를 상승시키는 것에 의해, 가소제 및 바인더를 활성화시켜 도전체층(2)과 세라믹 시트(10b)와의 접착성을 향상시킨다. 한편 함유율이 높은 경우에는 실온에서도 도전체층(2)과 세라믹 시트(10b)의 접착성은 충분히 얻을 수 있기 때문에 가열할 필요는 없다. 즉, 도전체층(2) 중의 유기 성분의 종류와 그 함유율에 따라 가열 온도를 조정하는 것이 바람직하다.
이어서, 베이스 필름(15)을 이형하여, 다음 층의 세라믹 시트(10b)를 도전체층(2)의 위에 적층한다. 그 후, 다시 베이스 필름(15)마다 도전체층(2)을 세라믹 시트(10b) 상에 적층하여 상기 조건에서 가압한다. 이 세라믹 시트(10b)와 도전체층(2)의 적층을 소망하는 회수 반복 실행하고, 그 위에 세라믹 시트(10a)를 이용하여 무효층을 형성하여, 임시 적층체를 얻는다.
이 후, 실시예 1과 마찬가지의 공정으로 유효층이 150층인 적층 세라믹 콘덴서를 제작한다.
(표 2)는 적층 세라믹 콘덴서의 단락 불량율에 대하여, 본 실시예 제품과 종래 제품 2를 비교하여 나타내는 것이다.
종래 제품 2는 공극률을 감소시키고 있지 않는 세라믹 시트(10a)를 이용하여 상기 방법으로 제작한 것이다. (표 2)로부터 명백한 바와 같이, 종래 제품 2와 비교하면 본 실시예 제품은 단락 불량율이 대폭 감소되는 것을 알 수 있다. 또한, 실시예 1과 비교하여도 단락 불량율이 낮은 것을 알 수 있다. 이것은 공극률을 감소시킨 후에, 세라믹 시트(10b) 상에 건조 후의 도전체층(2)이 전사되므로 세라믹 시트(10b) 내로의 금속 성분의 침입이 더욱 억제되기 때문이다.
이것으로부터, 본 실시예에 따르면 금속 성분의 세라믹 시트(10b)에의 침입을 실시예 1보다도 더욱 억제시켜, 도전체층(2) 간의 단락 불량을 격감시키므로, 양품률을 대폭 개선할 수 있다.
또, 본 실시예에 있어서, 세라믹 시트(10b)를 도전체층(2)과 교대로 적층할 때, 세라믹 시트(10b)를 일층(一層) 적층할 때마다 가압하여도 상관없고, 세라믹 시트(10b)는 압력을 가하지 않고서 단지 적층할 뿐이고, 그 위에 베이스 필름(15) 상에 형성된 도전체층(2)을 적층한 후 가압하는 것에 의해, 세라믹 시트(10b) 사이 및 세라믹 시트(10b)와 도전체층(2) 사이의 접착성을 동시에 확보하여도 상관없다. 그러나, 후자 쪽이 전자와 비교하면 가압 회수가 반감되게 된다. 이 가압 과정은 약 1∼30초/회의 시간을 필요로 하고, 적층 수가 많아질수록 많은 시간이 필요하기 때문에, 적층 세라믹 콘덴서가 고가인 한 원인으로 된다. 특히, 도전체층(2)을 비금속(卑金屬)으로 형성하는 경우는, 적층 공정이 제품 가격에 차지하는 비율이 크기 때문에, 임시 적층체를 제작할 때, 세라믹 시트(10b)는 단지 적층할 뿐이고, 그 위에 베이스 필름(15) 상에 형성된 도전체층(2)을 적층한 후 가압할 때에, 세라믹 시트(10b) 사이 및 세라믹 시트(10b)와 도전체층(2) 사이의 접착성을 동시에 확보함으로써, 비용을 감소시킬 수 있다.
또 본 실시예에 있어서도, 도전체층(2)의 적층 수가 100층 이상이기 때문에, 무효층은 공극률을 감소시키고 있지 않는 세라믹 시트(10a)를 이용했다.
(실시예 3)
본 실시예에 있어서는, 도 4에 나타내는 바와 같은 베이스 필름(15) 상에 형성한 도전체층(2)을 세라믹 시트(10b)와 접촉하도록 베이스 필름(15)마다 중첩시켜 도전체층(2)이 마련된 세라믹 시트(10b)를 제작하여, 이것을 적층하여 적층체를 제작하는 것이다.
구체적으로는, 실시예 1, 2와 마찬가지로 하여 제작한 공극률을 감소시킨 세라믹 시트(10b)와 베이스 필름(15) 상에 형성한 도전체층(2)을 베이스 필름(15)마다 롤러 사이에 끼워 가압함으로써, 세라믹 시트(10b)와 도전체층(2)을 밀착시킨다. 이 가압 시의 온도는 실시예 2와 마찬가지로 실온으로부터 도전체층(2) 중의 가소제가 지나치게 비산하지 않을 정도의 온도 범위로 한다.
이와 같이 하여, 베이스 필름(15) 상에 도전체층(2) 및 세라믹 시트(10b)를 형성하여, 이것을 소망하는 형상으로 절단한 후, 순차적으로, 소망하는 매수를 적층하여 가압함으로써 임시 적층체를 얻는다.
또 임시 적층체의 형성은 실시예 1, 2와 마찬가지인 무효층의 위에, 베이스 필름(15)이 위에 오도록 적층, 가압한 후 베이스 필름(15)을 박리하는 것을 반복하는 것에 의해서도, 베이스 필름(15)을 제거한 후에 도전체층(2)이 마련된 세라믹 시트(10b)의 적층, 가압을 반복하는 것에 의해서도 상관없다. 그러나 베이스 필름(15)의 제거 후, 도전체층(2)이 위에 오도록 적층하는 경우, 도전체층(2)이 프레스판 등의 가압 기구에 부착되지 않도록, 예컨대 도전체층(2)과 프레스판 사이에 도전체층(2)이 부착되지 않게 하는 시트를 마련하는 등의 배려를 하는 것이 중요하다. 따라서 베이스 필름(15)을 박리한 후 적층하는 경우는, 세라믹 시트(16)가 위에 오도록 하는 것이 바람직하다.
그 후, 실시예 1과 마찬가지로 하여 적층 세라믹 콘덴서를 얻는다. 또한, 상기한 바와 같이, 롤러를 이용하여 도전체층(2)이 마련된 세라믹 시트(10b)를 제작하는 경우, 비교적 빠른 스피드로 실행할 수 있다. 즉, 실시예 3에 있어서는, 실시예 2에서 나타낸 바와 같이, 세라믹 시트(10b), 도전체층(2)을 각각 적층할 때마다 가압하고 있던 경우와 비교하면 적층 시의 가압 회수를 반감시킬 수 있기 때문에 비용을 감소시킬 수 있다.
(표 3)은 유효층 수(도전체층(2) 사이에 유지된 세라믹 유전체층(1)의 수)가 150층인 적층 세라믹 콘덴서의 단락율에 대하여, 본 실시예 제품과 종래 제품 3을 비교하여 나타내고 있는 것이다.
종래 제품 3은 공극률을 감소시키기 전의 세라믹 시트(10a)를 이용하여 상기 방법으로 제조한 것이다. (표 3)으로부터 명백한 바와 같이, 종래 제품 3과 비교하면 본 실시예에 있어서는 단락 불량율이 격감되어 있는 것을 알 수 있다. 또한, 단락 제품에 대하여 내부 단면을 해석한 결과, 단락 개소는 도전체층(2) 사이의 단락이었다.
이것으로부터 본 실시예에 따르면, 도전체층(2) 사이의 단락을 격감시켜, 양품률을 대폭 개선하고, 또한 비용도 절감할 수 있다.
(실시예 4)
본 실시예 4에 있어서도 도전체층(2)을 직접 세라믹 시트(10b)에 형성하는 것은 아니고, 폴리에틸렌 텔레프탈레이트 필름 등의 베이스 필름(15) 상에 형성하는 것이다.
우선, 실시예와 마찬가지로 하여 세라믹 시트(10a)의 공극률을 감소시켜, 40%, 30%, 20%, 10%의 4종류의 공극률을 갖는 세라믹 시트(10b)를 준비한다.
또한, 실시예 1과 마찬가지로, 금속 페이스트를 베이스 필름(15) 상에 소망하는 형상으로 인쇄, 건조하여 도전체층(2)을 형성한다. 거기서, 도전층 중의 대부분의 용제를 비산시켜 표면을 경화하고, 대부분의 금속 성분과 가소제 및 바인더만으로 이루어지도록 한다. 구체적으로는 도전체층(2) 중의 유기 성분이 금속 성분 100wt%에 대하여 5∼15wt%, 바람직하게는 8∼12wt%로 되도록 한다. 그 이유는 5wt%보다도 적으면 세라믹 시트(10b)와의 접착성이 나쁘게 되고, 15wt%를 넘으면 도전체층(2)의 점착성이 과다하게 되어, 소망하는 형상의 도전체층(2)을 제작할 수가 없기 때문이다.
또한, 이 때, 후 공정에서 도전체층(2)과 베이스 필름(15)을 이형시키기 쉽게 하기 위해서, 미리 베이스 필름(15) 상에 아크릴 수지, 멜라닌 수지, 에폭시 수지, 실리콘 수지 중 적어도 한 종류 이상으로 이루어진 이형층(도시하지 않음)을 형성하고 나서 도전체층(2)을 인쇄하는 것이 바람직하다. 특히 아크릴 수지와 멜라닌 수지의 혼합계에 있어서는 소정의 이형성이 얻어진다. 또한 실리콘 수지에 있어서는 소망의 이형성이 얻어지는 것 이외에, 내용제성, 내습성 등에 우수하기 때문에 유효하다. 이 때, 도전체층(2)의 표면은, 도 4에 도시하는 바와 같이, 표면에 요철을 가진 상태이다.
다음에 도전체층(2)을 건조한 후, 도 6에 도시하는 바와 같이, 표면이 평활한 롤러(16a),(16b) 사이를 베이스 필름(15)마다 도전체층(2)을 통과시켜, 롤러(16a),(16b)로 도전체층(2)을 두께 방향으로 가압함으로써, 도전체층(2) 표면 의 요철을 저감시킨다. 도 5에 표면을 평활하게 한 도전체층(2)의 단면도를 나타낸다.
이어서, 지지체 상에 도전체층(2)을 형성하지 않은 세라믹 시트(10a)를 복수매 적층하여 무효층을 형성한 후, 이 위에 도전체층(2)을 베이스 필름(15)마다 도전체층(2)이 세라믹 시트(10b)와 직접 접촉하도록 적층한 후, 두께 방향으로 가압하여, 도전체층(2)과 세라믹 시트(10b)를 접착시킨다. 이 가압은 실온으로부터 도전체층(2) 중의 가소제가 지나치게 비산하지 않을 정도의 온도(본 실시예에 있어서는 150℃)까지의 온도 범위에서 실행하는 것이 바람직하다. 그 이유는 가소제가 지나치게 비산하면 도전체층(2)이 굳어져 부서지게 되고, 세라믹 시트(10b)와 도전체층(2) 사이의 접착력이 저하하여, 적층 시나 소성 시에 구조 결함이 발생하기 때문이다. 따라서 상기 온도 범위에서 실행하는 것에 의해, 도전체층(2)에 포함되는 바인더 성분이나 가소제 성분을 연화시켜, 도전체층(2)과 세라믹 시트(10b)와의 접착성을 향상시킬 수 있다.
또한, 도전체층(2) 중의 가소제 및 바인더의 함유율이 낮은 경우에는 가압 시에 온도를 상승시키는 것에 의해, 가소제 및 바인더를 활성화시켜 도전체층(2)과 세라믹 시트(10b)와의 접착성을 향상시킨다. 한편, 함유율이 높은 경우에는 실온에서도 도전체층(2)과 세라믹 시트(10b)의 접착성은 충분히 얻을 수 있기 때문에 가열할 필요는 없다. 즉 도전체층(2) 중의 유기 성분의 종류와 그 함유율에 따라서 가열 온도를 조정하는 것이 바람직하다.
이어서, 베이스 필름(15)을 이형하여, 세라믹 시트(10b)를 도전체층(2)의 위 에 적층한다. 그 후, 다시 베이스 필름(15)마다 도전체층(2)을 세라믹 시트(10b) 상에 적층하여 상기 조건에서 가압한다. 이 세라믹 시트(10b)와 도전체층(2)의 적층을 소망하는 회수 반복 실행하여, 임시 적층체를 얻는다. 이 후 실시예 1과 마찬가지로 하여 유효층이 150층인 적층 세라믹 콘덴서를 제작한다.
(표 4)는 적층 세라믹 콘덴서의 단락 불량율에 대하여, 본 실시예 제품과 종래 제품 4와 비교하여 나타내는 것이다.
종래 제품 4는, 공극률을 감소시키지 않은 세라믹 시트(10a)를 이용하여 실시예 2에 나타내는 용법으로 제작한 것이다. (표 4)로부터 명백한 바와 같이, 종래 제품 4와 비교하면 본 실시예 제품은 단락 불량율이 감소되고 있는 것을 알 수 있다. 또한, 실시예 2와 비교하여도 단락 불량율이 낮은 것을 알 수 있다. 이것은 공극률을 감소시킨 후에, 세라믹 시트(10b) 상에 건조 후의 도전체층(2)이 전사되었을 뿐만 아니라 도전체층(2) 표면의 요철을 저감시키고 나서 전사하기 때문에, 세라믹 시트(10b)에 도전체층(2)의 볼록부가 꽂히는 것에 의한 세라믹 시트(10b) 내로의 금속 성분의 침입을 더욱 억제할 수 있기 때문이다.
이것으로부터, 본 실시예에 따르면 금속 성분의 세라믹 시트(10b)에의 침입을 실시예 2보다도 더욱 억제하여, 도전체층(2) 사이의 단락을 격감시켜, 양품률을 대폭 개선할 수 있다.
또, 적층체의 형성 방법은, 본 실시예 2에 나타내는 바와 같이, 세라믹 시트(10b)와 도전체층(2)이 교대로 적층되는 것에 의해 행해져도 상관없고, 실시예 3과 같이 도전체층(2)이 마련된 세라믹 시트(10b)를 제작하고, 이것을 적층하는 것에 의해 행하여도 상관없다. 어느 경우도 각각 실시예 2, 3의 경우와 마찬가지의 효과는 물론이고, 더욱 단락 불량율을 저감시킬 수 있다.
이하, 본 발명의 요점에 대하여 기재한다.
(1) 본 발명은 공극률을 감소시키기 전의 세라믹 시트(10a)의 공극률이 50% 이상인 것에 관해서 특히 현저한 효과를 갖는다.
(2) 상기 각 실시예와 같이 세라믹 시트(10a),(10b) 중에 폴리에틸렌을 포함하는 경우, 가열하지 않고서 공극률을 감소시킨 후, 장시간 방치하면, 공기가 세라믹 시트(10b) 내로 들어가 공극률이 높아지기 때문에, 가열하지 않고 공극률을 감소시킨 경우는, 적층체의 제조를 빠르게 행하는 것이 바람직하다. 또한, 가열하는 경우는 폴리에틸렌이 소성 변형하기 때문에, 장시간 방치했다고 해도 공극률이 크게 변화되는 것은 아니다.
(3) 세라믹 시트(10a)의 공극률을 감소시키는 것에 의해 탄성율이 향상되고, 제조 공정에서 세라믹 시트(10b)의 신장을 방지할 수 있다.
(4) 세라믹 시트(10a)의 공극률을 감소시키기 위해서 세라믹 시트(10a)의 두께 방향으로 가압하면, 세라믹 시트(10b)의 도전체층(2)의 형성면의 요철을 저감할 수 있다. 따라서, 세라믹 시트(10b) 상에 도전체층(2)을 용이하게 형성할 수 있 다.
(5) 세라믹 시트(10a)의 공극률을 감소시킬 때에 가압과 유기물의 유리 전이점 이상 융점 미만에서의 가열을 행하는 경우는, 동시 또는 가압을 먼저 행하는 것이 바람직하다. 특히 폴리에틸렌을 이용한 세라믹 시트(10a)의 공극률을 감소시키는 경우, 가압과 가열은 동시 또는 가압을 먼저 행할 필요가 있다. 그 이유는 무가압의 상태에서 폴리에틸렌의 유리 전이점 이상 융점 미만의 온도로 가열하면, 폴리에틸렌이 수축하고, 세라믹 시트(10a),(10b)의 폭 방향으로 수축하기 때문에, 주름이 발생하거나 균일한 두께의 세라믹 시트(10b)를 얻을 수 없기 때문이다.
(6) 공극률을 감소시킨 세라믹 시트(10b)의 공극률은 50% 미만으로 되도록 하는 것에 의해, 도전체층(2) 중의 금속 성분이 세라믹 시트(10b) 내부로의 침입 억제 효과가 현저하다. 그러나, 공극률이 지나치게 낮더라도 임시 적층체, 적층체 형성 시에 도전체층(2)의 형성 부분과 비형성 부분의 단차를 흡수할 수 없어 구조 결함이 발생하므로, 세라믹 시트(10b)의 공극률은 10% 내지 40%로 하는 것이 바람직하다.
(7) 공극률을 감소시킨 세라믹 시트(10b)를 제작할 때의 가압력은 후공정에서의 임시 적층체 전체를 가압할 때의 가압력 이하, 바람직하게는 임시 적층체의 가압력보다 작게 하는 것이 바람직하다. 그 이유는 임시 적층체를 제작하기 전의 세라믹 시트(10b)의 공극률이 너무 낮게 되면, 도전체층(2)의 형성 부분과 비형성 부분의 단차를 흡수할 수 없어, 구조 결함을 발생시키기 때문이다.
(8) 유기물 바인더를 포함한 세라믹 시트(10a),(10b)를 이용하여 임시 적층 체를 얻을 때까지의 공정으로 가열 처리를 하는 경우, 유기물 바인더의 유리 전이점 이상 융점 미만의 온도 범위로 열처리하는 것에 의해, 폴리에틸렌의 유동성이 향상되어, 열처리 효과가 현저하게 된다.
(9) 세라믹 시트(10a)를, 그 유기물이 평면 방향으로는 그물(綱目) 구조로, 두께 방향으로는 층형상으로 겹친 구조로 분포되고 있고, 이 그물에 세라믹 입자(11)가 흡착되어, 결국, 세라믹 입자(11)도 그물 구조인 것이 층형상으로 분포되어 있는 구조로 하는 것에 의해 세라믹 시트(10a)로의 금속 성분의 침입을 방지할 수 있다.
(10) 상기 실시예에서는 바인더로서 중량 평균 분자량이 400,000 이상인 폴리에틸렌을 이용했지만, 폴리에틸렌 대신 세라믹 시트(10a),(10b)를 형성했을 때, 평면 방향으로는 그물 구조로, 두께 방향으로는 층형상으로 겹친 구조로 분포하게 되는 이외의 폴리에틸렌을 이용하여도 상관없다.
(11) 상기 각 실시예에 있어서는 적층 세라믹 콘덴서에 대하여 설명했지만, 적층 배리스터(varistor), 적층 서미스터, 적층 코일, 세라믹 다층 기판, 세라믹 필터 등 세라믹 시트와 도전체층을 적층하여 형성하는 세라믹 전자 부품에 있어서도 마찬가지의 효과가 얻어진다.
이상 본 발명에 따르면, 세라믹 시트의 공극률을 미리 감소시킴으로써 세라믹 시트 내로의 도전체층 중의 금속 성분의 침입을 최소한으로 억제하는 것, 또한, 세라믹 시트 내로의 금속 성분의 침입이 곤란한 도전체층을 형성하는 것에 의해, 세라믹 전자 부품의 단락 불량의 발생을 극단적으로 억제하여, 양품률을 향상시킬 수 있다. 특히 세라믹 시트가 얇고, 높은 적층이 요구되는 적층 칩 콘덴서의 양품률의 향상에 대하여 절대적인 효과가 있다.
Claims (24)
- 세라믹 분말과 유기물을 함유하는 세라믹 시트를 가압하여 공극률을 감소시키는 제 1 공정과,다음에 상기 세라믹 시트 상에 금속 페이스트를 이용하여 도전체층을 형성하는 제 2 공정과,다음에 상기 도전체층을 형성한 세라믹 시트를 상기 도전체층이 상기 세라믹 시트를 사이에 두고 대향하도록 복수매 적층하여 적층체를 얻는 제 3 공정과,상기 적층체를 소성하는 제 4 공정을 갖는 세라믹 전자 부품의 제조 방법.
- 제 1 항에 있어서,상기 제 1 공정에서 공극률을 감소시키기 전의 세라믹 시트의 공극률은 50% 이상으로 하는 세라믹 전자 부품의 제조 방법.
- 제 1 항에 있어서,상기 제 1 공정에서 세라믹 시트는 적어도 세라믹 성분과 폴리에틸렌을 함유한 것인 세라믹 전자 부품의 제조 방법.
- 제 1 항에 있어서,상기 제 1 공정에서 공극률을 감소시킨 후의 세라믹 시트의 공극률은 50% 미만으로 하는 세라믹 전자 부품의 제조 방법.
- 제 1 항에 있어서,상기 제 1 공정에서의 가압력은, 상기 제 3 공정에서 적층체를 형성할 때의 가압력 이하로 하는 세라믹 전자 부품의 제조 방법.
- 제 1 항에 있어서,상기 제 1 공정에서, 가압과 동시에 가열을 행하는 세라믹 전자 부품의 제조 방법.
- 제 6 항에 있어서,가열 온도는, 세라믹 시트 중의 적어도 하나의 유기물의 유리 전이점 이상 융점 미만으로 하는 세라믹 전자 부품의 제조 방법.
- 세라믹 분말과 유기물을 함유하는 세라믹 시트를 가압하여 공극률을 감소시키는 제 1 공정과,또한 베이스 필름 상에 금속 페이스트를 이용하여 미리 도전체층을 제작하고, 상기 도전체층을 상기 세라믹 시트에 중첩시키는 제 2 공정과,이어서, 상기 도전체층을 중첩시킨 세라믹 시트를 상기 도전체층이 상기 세라믹 시트를 사이에 두고 대향하도록 복수매 적층하여 적층체를 얻는 제 3 공정과,상기 적층체를 소성하는 제 4 공정을 갖는 세라믹 전자 부품의 제조 방법.
- 제 8 항에 있어서,상기 제 1 공정에서 공극률을 감소시키기 전의 세라믹 시트의 공극률은 50% 이상으로 하는 세라믹 전자 부품의 제조 방법.
- 제 8 항에 있어서,상기 제 1 공정에서 세라믹 시트는 적어도 세라믹 성분과 폴리에틸렌을 함유한 것인 세라믹 전자 부품의 제조 방법.
- 제 8 항에 있어서,상기 제 1 공정에서 공극률을 감소시킨 후의 세라믹 시트의 공극률은 50% 미만으로 하는 세라믹 전자 부품의 제조 방법.
- 제 8 항에 있어서,상기 제 1 공정에서의 가압력은, 상기 제 3 공정에서 적층체를 형성할 때의 가압력 이하로 하는 세라믹 전자 부품의 제조 방법.
- 제 8 항에 있어서,상기 제 1 공정에서, 가압과 동시에 가열을 행하는 세라믹 전자 부품의 제조 방법.
- 제 8 항에 있어서,가열 온도는, 세라믹 시트 중 적어도 하나의 유기물의 유리 전이점 이상 융점 미만으로 하는 세라믹 전자 부품의 제조 방법.
- 제 8 항에 있어서,상기 제 3 공정에서 적층 전의 도전체층 중의 유기 성분은 금속 성분 100wt%에 대하여 5∼15wt%로 하는 세라믹 전자 부품의 제조 방법.
- 제 8 항에 있어서,상기 제 2 공정 후, 상기 제 3 공정 전에 도전체층을 두께 방향으로 가압하는 공정을 마련한 세라믹 전자 부품의 제조 방법.
- 유기물과 세라믹 분말을 함유한 세라믹 시트와 도전체층을 교대로 적층하여 적층체를 작성하는 제 1 공정과,다음에 상기 적층체를 소성하는 제 2 공정을 포함하되,상기 세라믹 시트로서 상기 유기물이 그물 구조이고, 또한 상기 유기물과 상기 세라믹 분말이 층형상으로 존재하고 있는 것을 이용하는세라믹 전자 부품의 제조 방법.
- 제 17 항에 있어서,상기 세라믹 시트의 공극률이 50% 미만인 세라믹 전자 부품의 제조 방법.
- 제 17 항에 있어서,상기 제 1 공정은,베이스 필름 상에 형성된 도전체층을 세라믹 시트 상에 적층하고 상기 베이스 필름을 박리하는 공정과,상기 도전체층 상에 세라믹 시트를 적층하는 공정을 반복하는 것인 세라믹 전자 부품의 제조 방법.
- 제 19 항에 있어서,상기 세라믹 시트 상에 적층하기 전에, 도전체층을 두께 방향으로 가압하는 공정을 마련한 세라믹 전자 부품의 제조 방법.
- 제 17 항에 있어서,상기 제 1 공정에서, 도전체층이 박막 형성법에 의해 제작되는 세라믹 전자 부품의 제조 방법.
- 유기물이 그물 구조이고, 또한 상기 유기물과 상기 세라믹 분말이 층형상으로 존재하는 시트를 이용하여 형성한 세라믹층과, 도체층을 교대로 적층한 세라믹전자 부품.
- 제 22 항에 있어서,상기 유기물은 폴리올레핀인 세라믹 전자 부품.
- 제 23 항에 있어서,상기 폴리올레핀은 폴리에틸렌인 세라믹 전자 부품.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26863699A JP3527668B2 (ja) | 1999-09-22 | 1999-09-22 | セラミック電子部品の製造方法 |
| JP99-268636 | 1999-09-22 | ||
| JP99-286522 | 1999-10-07 | ||
| JP28652299A JP3538348B2 (ja) | 1999-10-07 | 1999-10-07 | セラミック電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010075728A KR20010075728A (ko) | 2001-08-09 |
| KR100694922B1 true KR100694922B1 (ko) | 2007-03-14 |
Family
ID=26548403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020017006377A KR100694922B1 (ko) | 1999-09-22 | 2000-09-21 | 세라믹 전자 부품 및 세라믹 전자 부품의 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6780267B1 (ko) |
| EP (1) | EP1139355A4 (ko) |
| KR (1) | KR100694922B1 (ko) |
| CN (1) | CN1171257C (ko) |
| TW (1) | TW470981B (ko) |
| WO (1) | WO2001022449A1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4827157B2 (ja) * | 2002-10-08 | 2011-11-30 | Ｔｄｋ株式会社 | 電子部品 |
| US7819996B2 (en) * | 2006-10-27 | 2010-10-26 | Nippon Soken, Inc. | Method of manufacturing ceramic sheet and method of manufacturing gas sensing element |
| KR101309479B1 (ko) | 2012-05-30 | 2013-09-23 | 삼성전기주식회사 | 적층 칩 전자부품, 그 실장 기판 및 포장체 |
| CN105074912B (zh) * | 2013-03-25 | 2018-03-16 | 松下知识产权经营株式会社 | 绝热片及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11260661A (ja) * | 1998-03-09 | 1999-09-24 | Matsushita Electric Ind Co Ltd | 積層セラミック電子部品の製造方法 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2031152A5 (ko) * | 1969-02-26 | 1970-11-13 | Ibm | |
| US4194040A (en) * | 1969-04-23 | 1980-03-18 | Joseph A. Teti, Jr. | Article of fibrillated polytetrafluoroethylene containing high volumes of particulate material and methods of making and using same |
| UST909004I4 (en) * | 1972-03-23 | 1973-04-03 | Calendering poctor blade cast ceramic sheets to control anisotropic firing shinkage | |
| JPS58154293A (ja) * | 1982-03-10 | 1983-09-13 | 株式会社日立製作所 | グリ−ンシ−トの寸法安定化法 |
| JPS60254697A (ja) * | 1984-05-31 | 1985-12-16 | 富士通株式会社 | 多層セラミック回路基板および製法 |
| US4871608A (en) * | 1986-12-10 | 1989-10-03 | Ngk Spark Plug Co., Ltd. | High-density wiring multilayered substrate |
| JPH0754780B2 (ja) * | 1987-08-10 | 1995-06-07 | 株式会社村田製作所 | 積層セラミックコンデンサの製造方法 |
| US4867935A (en) * | 1988-02-26 | 1989-09-19 | E. I. Du Pont De Nemours And Company | Method for preparing ceramic tape compositions |
| JPH0242797A (ja) * | 1988-08-03 | 1990-02-13 | Fujitsu Ltd | 多層セラミック配線板の製造方法 |
| JPH0670941B2 (ja) * | 1988-12-15 | 1994-09-07 | 株式会社村田製作所 | 積層コンデンサの製造方法 |
| US5101319A (en) * | 1990-04-03 | 1992-03-31 | Vistatech Corporation | Pre-engineered electrode/dielectric composite film and related manufacturing process for multilayer ceramic chip capacitors |
| JPH0773875B2 (ja) | 1990-09-28 | 1995-08-09 | 東レ株式会社 | 油含浸型コンデンサ用フィルム |
| CA2113451A1 (en) * | 1991-09-12 | 1993-03-18 | Yi-Hung Chiao | Method of making co-fired, multilayer substrates |
| JPH0582965A (ja) * | 1991-09-19 | 1993-04-02 | Fujitsu Ltd | 多層セラミツク配線基板の製造方法 |
| JPH05175064A (ja) * | 1991-12-20 | 1993-07-13 | Taiyo Yuden Co Ltd | 積層電子部品の製造方法 |
| JPH05182861A (ja) | 1991-12-27 | 1993-07-23 | Taiyo Yuden Co Ltd | 積層セラミック電子部品の製造方法 |
| JPH07263271A (ja) * | 1994-03-17 | 1995-10-13 | Marcon Electron Co Ltd | 積層セラミック部品の製造方法 |
| JPH09237955A (ja) * | 1995-12-28 | 1997-09-09 | Fuji Elelctrochem Co Ltd | 積層部品の導体膜パターン形成方法 |
| JPH09321411A (ja) * | 1996-05-31 | 1997-12-12 | Sumitomo Metal Ind Ltd | セラミックス配線基板の製造方法 |
| JPH10163061A (ja) * | 1996-12-03 | 1998-06-19 | Rohm Co Ltd | 積層型コンデンサの製造方法 |
| JPH10200260A (ja) * | 1997-01-06 | 1998-07-31 | Hitachi Ltd | パターン付グリーンシートの製造方法及びセラミック多層配線基板の製造方法 |
| JPH1174146A (ja) | 1997-08-28 | 1999-03-16 | Tokin Corp | 積層セラミックコンデンサの製造方法 |
| JP3042464B2 (ja) * | 1997-10-06 | 2000-05-15 | 松下電器産業株式会社 | セラミック電子部品の製造方法 |
| JP4007665B2 (ja) * | 1998-01-19 | 2007-11-14 | 帝人株式会社 | 多孔質積層体の製造方法 |
| JP3538309B2 (ja) * | 1998-02-17 | 2004-06-14 | 松下電器産業株式会社 | 積層セラミック電子部品の製造方法 |
| JP3527667B2 (ja) * | 1999-07-28 | 2004-05-17 | 松下電器産業株式会社 | セラミック電子部品の製造方法 |
-
2000
- 2000-09-21 WO PCT/JP2000/006460 patent/WO2001022449A1/ja not_active Application Discontinuation
- 2000-09-21 US US09/830,493 patent/US6780267B1/en not_active Expired - Fee Related
- 2000-09-21 EP EP00961152A patent/EP1139355A4/en not_active Withdrawn
- 2000-09-21 CN CNB008020248A patent/CN1171257C/zh not_active Expired - Fee Related
- 2000-09-21 KR KR1020017006377A patent/KR100694922B1/ko not_active IP Right Cessation
- 2000-09-21 TW TW089119518A patent/TW470981B/zh not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11260661A (ja) * | 1998-03-09 | 1999-09-24 | Matsushita Electric Ind Co Ltd | 積層セラミック電子部品の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2001022449A1 (fr) | 2001-03-29 |
| CN1171257C (zh) | 2004-10-13 |
| CN1322367A (zh) | 2001-11-14 |
| US6780267B1 (en) | 2004-08-24 |
| EP1139355A4 (en) | 2007-02-21 |
| KR20010075728A (ko) | 2001-08-09 |
| EP1139355A1 (en) | 2001-10-04 |
| TW470981B (en) | 2002-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5083409B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP2011204849A (ja) | 積層セラミック電子部品の製造方法 | |
| JP2001155959A (ja) | 積層型電子部品およびその製法 | |
| KR100694922B1 (ko) | 세라믹 전자 부품 및 세라믹 전자 부품의 제조 방법 | |
| JP3527667B2 (ja) | セラミック電子部品の製造方法 | |
| JP4547876B2 (ja) | 積層型セラミック電子部品の製造方法 | |
| JP3602368B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP3042464B2 (ja) | セラミック電子部品の製造方法 | |
| JP2000243650A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| JP4702972B2 (ja) | 積層型電子部品およびその製法 | |
| JP4696410B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP3538348B2 (ja) | セラミック電子部品の製造方法 | |
| JPH05182861A (ja) | 積層セラミック電子部品の製造方法 | |
| JP3527668B2 (ja) | セラミック電子部品の製造方法 | |
| JPS59111393A (ja) | セラミツク多層体の製造方法 | |
| JP3496184B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP3042463B2 (ja) | セラミック電子部品の製造方法 | |
| JP3196713B2 (ja) | セラミック電子部品の製造方法 | |
| JP2002313673A (ja) | セラミック電子部品の製造方法 | |
| JP4539148B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP3094769B2 (ja) | 積層セラミックコンデンサの製造方法 | |
| JP2000173858A (ja) | 積層セラミック電子部品の製造方法 | |
| JPH09139321A (ja) | セラミック生シートおよびそれを用いたセラミック電子部品の製造方法 | |
| JPH1126289A (ja) | 積層セラミック電子部品の製造方法 | |
| JP2002237428A (ja) | セラミック電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |