TW470981B - Method for manufacturing ceramic electronic component - Google Patents

Method for manufacturing ceramic electronic component Download PDF

Info

Publication number
TW470981B
TW470981B TW089119518A TW89119518A TW470981B TW 470981 B TW470981 B TW 470981B TW 089119518 A TW089119518 A TW 089119518A TW 89119518 A TW89119518 A TW 89119518A TW 470981 B TW470981 B TW 470981B
Authority
TW
Taiwan
Prior art keywords
ceramic
ceramic plate
manufacturing
electronic parts
item
Prior art date
Application number
TW089119518A
Other languages
English (en)
Inventor
Hideki Kuramitsu
Atsuo Nagai
Yoshiya Sakaguchi
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP26863699A external-priority patent/JP3527668B2/ja
Priority claimed from JP28652299A external-priority patent/JP3538348B2/ja
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Application granted granted Critical
Publication of TW470981B publication Critical patent/TW470981B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/20Dielectrics using combinations of dielectrics from more than one of groups H01G4/02 - H01G4/06
    • H01G4/206Dielectrics using combinations of dielectrics from more than one of groups H01G4/02 - H01G4/06 inorganic and synthetic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481Insulating layers on insulating parts, with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283After-treatment of the printed patterns, e.g. sintering or curing methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0143Using a roller; Specific shape thereof; Providing locally adhesive portions thereon
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

470981
陶 以 【技術分野】 本發明係有關於—種陶瓷電子零件之製造方法,係 以製造諸如陶究電容器等陶究電子零件者。丨係用 【技術背景】 陶奢H般積層Μ電容11之部份剖面斜視圖,諸 谷盗乃由陶竞介電體層1、導電體層2及-對外: 電極3所組成,且該導電 邠 • €體層2並於陶瓷介電層i之媲 交互地以其一端與該對外部電極3相接。 。 兹就習知積層陶兗電容器之製造方法加以詳細說明 首先,於用以形成陶竟介電體層i之以敛酸鎖為 分的介電體粉末中添加有機物,以製作—陶竟板,進而^ 印刷法於該陶瓷板上以用以形成導電體層2之金屬糊印: 出-預定之形狀。接著’將複數已製成了導電體層2之 瓷板加以積層,並使該導電體層2隔著該陶瓷板相向, 獲得-積層體。其後,將該積層體加以燒製’並於導電^ 層2露出之兩端面形成一對外部電極3。 但,若依前述方法製作,當陶瓷板之空隙率大時,於 將金屬糊直接印刷於陶瓷板上之印刷步騾_,將使金屬糊 中一部份之金屬成分滲入陶瓷板内部。 近年來,為使積層陶瓷電容器可臻高容量化,乃謀求 陶瓷板之薄層化,但卻有因滲入陶瓷板中之金屬成分而使 與其鄰接之導電體層2間發生短路之問題。 故,本發明之目的係在提供一種陶瓷電子零件,而該 零件係不易發生短路者。 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐 裝·----^---^--------- (請先閱讀背面之注音P事項再填寫本頁) -4- 470981
五、 2 發明說明( 【發明之揭示】 ,為解決前述問題,本發明之陶瓷電子零件之製造方法 :將陶瓷板之空隙率減少後於該表面形成導電層體,故可 藉此抑制金屬成分麥入陶瓷板内部,防止導電層間之短路。 本毛月之第1樣悲係包含有一對一含有陶瓷粉末及有 機物之陶瓷板加壓以減少其空隙率之第i步驟;一接著使 用金屬糊於前述陶竞板上形成導電體層之第2步驟;一緊 接著將複數片之前述形成有導電體層之陶瓷板加以積層, 並使該等導電體層隔著該陶瓷板相向,以獲得一積層體之 第3步驟,及,一將前述積層體加以燒製之第4步驟;而 藉此即可製造出不易短路之陶兗電子零件。 本發明之第2樣態係如第丨樣態之陶瓷電子零件製造 方法,其中於第1步驟中令減少空隙率前之陶瓷板的空隙 率鬲於50%,藉此可縮小板胚之空隙率,以製造出不易短 路之陶瓷電子零件。 本發明之第3樣態係如第丨樣態之陶瓷電子零件製造 方法,其中第1步驟中之該陶瓷板為至少含有陶瓷成分及 承乙烯者,因該陶瓷板與其他含有有機物者相較下空隙率 較大,故對於減低短路問題極具效果。 本發明之第4樣態係如第〗·樣態之陶瓷電子零件製造 方法,其中於第1步驟中,令減少空隙率後之陶瓷板的炙 隙率低於50%,藉此可抑制金屬成分滲入陶瓷板中。 本發明之弟5樣恶係如第1樣態之陶究電子零件製造 方法,其中令第〗步驟中之加壓力低於第3步驟中形 ------------I-----l----------^ 广 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本纸張尺度適用中國國家標準(CNS)A4規格(21〇 x 297公釐) 470981 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(3 ) 層體時之加壓力’藉此即可於第3步驟中,對形成有導電 體層之部位及未形成有導電體層之部位(即積層體全體) 施加充分之壓力,故可得到於結構上缺陷(諸如因陶瓷板 間接觸不良等所導致者)較少之電子零件。 本發明之第6樣態係如第1樣態之陶瓷電子零件製造 方法’其中於第1步驟中,於加壓之同時並進行加熱,在 此即可藉加熱提升有機物之流動性,並迅速減少陶瓷板之 空隙率、 本發明之第7樣態係如第1樣態之陶瓷電子零件製造 方法,其中令該加熱温度高於該陶瓷板中至少一種有機物 之玻璃轉移點,而低於其熔點,在此即可藉加熱提升有機 物之流動性,並迅速減少陶瓷板之空隙率。 而本务明之第8樣態則包含有對一含有陶瓷粉末及有 機物之陶瓷板加壓以減少其空隙率之第丨步驟;接著使用 金屬糊於一基體薄膜上預先製作導電體層,並將該導電體 積層於W述陶瓷板上之第2步驟;緊接著將複數片之前述 $合有導電體層之陶瓷板加以積層,並使該導電體層隔著 該陶瓷板相向,以得一積層體之第3步驟;及,將前述積 層體加以燒製之第4步驟。 本發明之第9樣態係如第8樣態之陶瓷電子零件製造 方法’其於第1步驟中’令減少空隙率前之陶瓷板的空隙 率南於50竓,藉此可製造出不易短路之陶兗電子零件。 本發明之第10樣態係如第8樣態之陶瓷電子零件製造 方法,其中第1步驟中之該陶瓷板為至少含有陶瓷成分及 t峨尺度顧中關家標規格⑵〇 X 297公il------ --------------^ t-----y---^---------^ f Γ請先閱讀背面之注意事項再填寫本頁)
'發明說明(4 經濟部智慧財產局員工消費合作社印製 來乙烯者’因該樣癌於加壓前陶曼板之空隙率較大K 使以加壓形成之體積收縮比均句,並縮小板胚之空隙率, 因而對於減低短路問題極具效果。 本發明之第U樣態係如第8樣態之陶兗電子零件製造 方法,其於第1步驟中,令減少空隙率後之H板的空隙 率低於50%,藉此可抑制金屬成分滲入陶瓷板中。 本發明之第12樣態係如第8樣態之陶瓷電子零件製造 方法,其係令第1步騍中之加壓力低於第3步驟中形成積 層體時之加壓力,藉此乃可於第3步驟中,對形成有導電 體層之部位及未形成有導電體層之部位(即積層體全體) 施加充分之壓力,故可獲得於結構上缺陷(諸如因陶瓷板 間接觸不良等所導致者)較少之電子零件。 本發明之第13樣態係如第8樣態之陶瓷電子零件製造 方法’其於第1步驟中,於加壓之同時並進行加熱,如此 即可藉加熱提升有機物之流動性,並迅速減少陶瓷板之空 隙率。 本發明之第1 4樣態係如第8樣態之陶竟電子零件製造 方法’其係令該加熱溫度高於該陶瓷板中至少一種有機物 之玻璃轉移點’而低於其溶點,如此即可藉加熱提升有機 物之流動性,並迅速減少陶瓷板之空隙率。 本發明之第1 5樣態係如第.8樣態之陶瓷電子零件製造 方法,其於第3步騾中,相對於金屬成分1 〇〇wt%,積層 前之導電體層中的有機成分為5 %〜1 5 wt%,藉此即可確保 導電體與陶瓷板間具充分之接著性,而可獲得於結構上缺 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -7- -------------裝-----_1---訂---------線 (請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 m罕父,、之電千零件。 本發明之第1 6樣態係如第 方法,其於第2步驟後第3牛/恕之陶竞電子零件製造 乂哪俊弟3步騍前並 將導電體層向厚度方向加M ^一加&步驟,以 凹凸,而進一步地抑制短路問題曰。T減少導電體層表面之 本發明之第17樣態係m電子零件之製 包含有一將一含有有機物及陶瓷粉 法, ^ ’末之陶曼板與導電體芦 父互積層以‘造一積層體之第〗步騾; 一 曰 述積層體之第2步騾者_ + ,,一接者燒製前 德Μ * 板射、使用前述有 機物為網眼構造,且兮古換t 且料機物與前述陶-聽末乃以層狀存 在者’稭此可抑制金屬成分貫穿前述陶究板,故可獲得不 易短路之電子零件。 本發明之第18樣態係如第卩㈣之陶兗電子零件之 製造方法’其中使該陶-亮板之空隙率低於5〇%,藉此可抑 制金屬成分貫穿陶兗板。 ,本發明之第19樣悲係如第J 7樣態之陶兗電子零件之 製造方法’其中第1步驟係反覆進行一將形成於基體薄膜 上之V電體層積層於陶莞板上’隨後再將該基體薄膜剝離 之剝離步驟,及一將陶瓷板積層於該導電體層上之積層步 驟者,由於如此為之,與直接於陶瓷板上形成導電體層之 情形相較下,可減少導電體層中之溶劑成分,故可抑制金 屬成分貫穿陶瓷板。 本發明之第20樣態係如第1 9樣態之陶瓷電子零件之 製造方法’其於陶竟板上進行積層步驟前,並設有一加麗 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
470981 A? 五、發明說明(6 步驟,以將基體薄膜上之導 V電體層向厚度方向加壓,#& 可減少導電體層表面之凹凸,从 错此 板。 故可抑制金屬成分貫穿陶瓷 本發明之第2 1樣離伤‘结 心係如弟17樣態之陶瓷電子零件之 製造方法,其於第1步驟中,姑旰之 該¥電體層乃藉薄膜形成法 所製,*此可使金屬成分 成法 屬成分貫穿陶-吏板。 心成板狀,故可抑制金 本發明之第22〜24樣態係_ 檀不易短路之陶莞電子愛 件,其係由陶瓷層與導電體層 向 式 粉 父互積層而成,且該陶瓷居 上分布有有機物及陶£粉末,而該有機物乃師平曰 成網眼構造’並於厚度方向成不規則層狀疊合構造之方 分布,又’因該網眼吸附有陶聽末”,故結果 末11亦成網狀構造並以層狀分布者。、 圖面之簡單說明】 第1圖係空隙率減少 面圖 A 之陶瓷板的部分擴大剖面圖。 第2圖係本發明中空隙率減少後之陶瓷板 線 的部分擴大 圖 第3圖係本發明之陶瓷板製造工程圖。 第4圖係本發明之表面平滑處理前的導電體層 之剖面 第5圖係本發明之表面平滑處理後 圖 J子%體層之剖面 第6圖係用以說明為獲得第5圖 不之導電體層製造 -9. 470981 五、發明說明( 步驟的剖面圖。 第7圖係一般積層陶空+ ^ J无电谷益之部份剖面斜視圖 【元件標號對照表】 1 .........陶瓷介電體層 Ί ^ 2.........導電體層 3 .........外部電極 … 10……陶瓷板 1 〇a......減少空隙率前之陶兗板 10b……減少空隙率後之陶瓷板 11··.···..陶究粒子 12 .......聚乙烯 13........空隙 14b……輥子 16a……輥子 【發明之較佳實施例 !4a......輥子 15 .......基體薄 ......輥子 膜 經濟部智慧財產局員工消費合作社印製 组以積層陶瓷電谷器為例一面參考圖示一面就本發 之實施例加以說明。 (實施例1 ) 首先,使用重量平均分子量超過4〇〇,〇〇〇之聚乙烯及主 成分為鈦酸鋇之陶瓷粉末,製作厚度為i〇μιη之陶瓷板 10a。一般而言,該陶瓷板1〇a之空隙率約為65%左右。第 1圖為空隙率減少剛之陶瓷板1 〇a的部分擴大剖面圖,由 該圖可知其中聚乙烯12之纖維間乃散布有陶瓷粒子丨〗且 有許多空隙13。又,聚乙烯12乃以於平面方向成網眼構 造,並於厚度方向成不規則層狀疊合構造之方式分布,又, 因該網眼中吸附有陶瓷粉末11,故結果使陶瓷粉末u亦 明 1-------------裝-------I -------線· (請先閱讀背面之注咅P事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 470981 A7 五、發明說明( 為網狀構造並以層狀分布。 I — —II· -- (請先閱讀背面之注意事項再填寫本頁) 接著,如第3圖所示令陶瓷板1〇a通過表面平滑之輥 子14a與14b間。此時,當輥子與14b分別以相反方 向旋轉時,即同時將陶瓷板1〇a向厚度方向加壓並加熱。 而藉進行加壓並加熱,乃可輕易地減少陶瓷板1〇a之空隙 率。換言之,由於加壓時藉加熱可使聚乙烯12之流動性增 大,故當陶瓷板l〇a内部之空氣自陶瓷板1〇a内部向外部 釋出時,亦同時使陶竟粒子u之填充性增大。而,加熱溫 度則以高於聚乙# 之玻璃轉移點,但低於其溶點者為 佳。具體而言,以於6(TC〜15(rC2範圍内進行者最為適 宜。。在此亦可以壓板代替輥? 14a與14b,藉於厚度方向 之單軸擦壓,提高陶竟板10a之空隙率。而本實施例則因 為進行連續處理而使用輥子14a與14be本實施 各具佩、观、20%、10%四種空隙率之陶究板⑽。 -丨線· 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 一將加壓、加熱後之陶究板1〇b的部分擴大剖面圖顯示 於第2圖,則由該圖可知空隙13已顯著減少。又,即便減 少空隙率,聚乙烯12仍以於平面方向成網眼構造,並於厚 度方向成不規則層狀疊合構造之方式分布,而,因該網眼 吸附有陶究粉末η,故結果使陶究粉末u亦成網狀構造 並以層狀分布。 緊接著製作一含有金屬成分為錄, 素、丙烯基樹脂或丁縮醛樹脂’可塑劑為為节基鄰苯二酸 丁醋,溶劑為脂肪族或芳香族系溶劑之金屬糊,並將該金 屬糊以-預定之形狀印刷於已減少空隙率之陶亮板⑽上 L本紙張尺度適用中國國家標準((JNS)A4規格(21〇 x 297公爱) 470981 A7 B7 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 五、發明說明(9 且加以乾燥後,形成一厚度為2.5μπι之導電體層2。 接著’將複數層之未形成有導電體層2的陶瓷板i〇b 加以積層而形成一無效層後,將形成有導電體層2之陶莞 板10b以一預定之層數積層於該無效層上,再藉於其上形 成一無效層以獲得一臨時積層體。此時,可以未減少空隙 率之陶竟板1 Oa或已減少空隙率之陶瓷板〗〇b中之任一做 為未形成有導電體層2之陶瓷板,但當導電體層2已積層 100層以上或當陶瓷板之空隙率低於20%時,則以使用未 減少空隙率之陶瓷板1 〇a較能獲得一良好之積層體。其係 因’加壓時由臨時積層體中形成有導電體層2的部分與未 形成有導電體層2的部分間之段差所導致的加壓力不足, 可藉未減少空隙率的陶兗板1 〇a加以緩和之故。本實施例 中’形成有導電體層2之陶瓷板10b的積層體為150層, 而無效層則使用未減少空隙率之陶瓷板10a。 緊接著將臨時積層體全體加壓後,將積層體切割成一 預定形狀並脫脂後,接著進行燒製。而,脫脂之步驟乃以 首先於大氣中一面將積層體加溫一面去除積層體中之可塑 劑後,進而再度加溫將粘合劑去除者為佳。其係因,若一 口氣加熱將可塑劑與粘合劑一併去除,則可塑劑與粘合劑 將生成新化合物,並於脫脂後殘留於積層體中,導致於燒 衣日在該化合物燃燒而自積層體飛散之過程中積層體將會 發t諸如剝落等結構上之缺陷,而致使發生短路問題的機 率提高之故。接著設定脫脂及於脫脂後進行之燒製條件, 此時須避免使形成導電體層2之鎳過度氧化。藉燒製即可 本紙張尺Ϊ適財關家標準(CNS)A4規格(21Q x 297公爱)_ illlllllllllr· * ! I I L· I I I « — — — — — — II 〆 (請先閱讀背面之注意事項再填寫本頁) 470981 Α7 Β7 五、發明說明(10 ) 獲得一由主成分為鈦酸鋇之陶瓷積層體層1及主成分為鎳 之導電體層2所燒結而成之燒結體。緊接著於該燒結體之 ‘電體層2露出的兩端焊上由諸如銅所製之外部電極3, 或藉施以鍵敷作業(圖中未示)即可獲得一如第7圖所示 之陶瓷電容器。 【第1表】 空隙率 短路數 習知品1(50%) 83/1000 40% 2/1000 ΤΤΓοοδ 20% 10% 0/1000 0/1000 經濟部智慧財產局員工消費合作社印製 第1表係就其有效層數(夾於導電體層2間的陶究介 電體層1之層數)為150層的積層陶曼電容器之短路率, 比較並顯示藉本實施例製作的陶瓷電容器與習知品丨之差 異者。 習知品1乃以前述方法將導電體層2於未減少空隙率 之陶瓷板l〇a上製作所得者。而自第i表明顯可知,與習 知品1相較下,本實施例所製者之不良率已大幅下降。又, 針對短路發生品分析其内部剖面之結果即可確定,其短路 癥結係於導電體層2間之短路者。 由此可知,依本實施例可抑制導電體層2之金屬成分 滲入m i〇b,令導電體層2間之短路情形銳減,並又 幅改善積層陶瓷電容器之製造成品率。 尤其如本實施例,其作為點合劑之高分子聚乙締乃較 聚乙烯縮丁醛樹脂或丙烯基樹脂等易於形成體積大且心 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) ---—II--I ----裝---I l· I--訂---- I I I I 1 (請先閱讀背面之注意事項再填寫本頁) -13- 五、 經濟部智慧財產局員工消費合作社印製 發明說明(11 ) 率高之陶瓷板l〇a。故,尤其在此時,如本發明所示,於 形成導電體層2前便將空隙率減少,對減少短路問題將袼 外有效。 (實施例2) 貫施例1中,是將金屬糊直接印刷於已減少空隙率之 勹瓷板1 0a上形成導電體層2,而本實施例則是將預先形 成於諸如聚對苯二曱酸乙二酯薄膜等之基體薄膜15上的 導電鍾層2轉印於陶瓷板i〇a上。 首先’與貫施例1相同地減少陶瓷板丨〇a之空隙率, 並‘造各具40%、30%、20%及10%四種空隙率之陶瓷板 l〇b 〇 又,如弟4圖所示,將該金屬糊以一預定之形狀印刷 於基體薄膜1 5上並加以乾燥,形成導電體層2。於此係令 ‘電體層2中大部分之溶劑飛散而使其表面硬化,僅餘金 屬成分及可塑劑與粘合劑成分。具體而言,相對於金屬成 分lOOwt%’導電體層2中之有機成分為5%〜15wt%,且以 8〜12wt%為佳。其係因,若低於5 wt%則將使導電體層2與 陶瓷板1 Ob之接著性不良,而若超過丨5wt〇/。則將使導電體 層2之粘著性過強,無法將導電體層2製作成預定形狀之 故。 又’此時為於往後之步驟中易於將基體膜層15由導電 體層2脫膜’乃以預先於基體膜層15上形成一由丙烯基樹 脂、三聚氰胺樹脂、環氧樹脂或矽樹脂中至少一種以上的 樹脂所構成之脫膜層(圖中未示)後,再印刷導電體声2 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) -------------裝·! (請先閱讀背面之注意事項再填寫本頁) 訂 線 14 470981
經濟部智慧財產局員工消費合作社印製 2佳。尤其採用丙烯基樹脂與三聚氰胺樹脂混合系者可獲 侍袼外良好之脫膜性。又,矽樹脂則因除可獲得預定之脫 膜丨生外,並具優異之耐溶劑性及耐濕性,效果亦佳。 接著,將複數層之未形成有導電體層2的陶瓷板1〇a 積層於支撐體上形成無效層後,將導電體層2連同基體薄 :積層於其上,使導電體層2與陶瓷板1 〇b直接接觸, 再自上下方向加壓令導電體層2與陶瓷板1〇b接著。而該 加壓乃以於溫度範圍為自室溫至不致使導電體層2中的可 塑剤過度飛散之溫度(本實施例為i 5(rc )中進行者為佳。 其係因,若可塑劑過度飛散則導電體層2將變硬及變脆, 使陶瓷板10b與導電體層2間之接著力隨之降低,以致積 層時或燒製時將發生結構上的缺陷之故。因此,藉於上述 溫度進行加屋,乃可軟化導電體層2中之粘合劑成分及可 塑劑成分,而將導電體層2與陶瓷板1〇b間之接著性提高。 又,當導電體層2之可塑劑及粘合劑的含有率低時, 貝J可藉於加壓日守提南溫度而使可塑劑及粘合劑活性化,提 高導電體層2與陶瓷板10b間之接著性。另一方面,若含 有率高時,即便於室溫下導電體層2與陶莞板i〇b間亦可 獲知充刀之接著性,故不需特別加熱。換言之,宜配合導 電體層2之有機成份的種類及含有率調整加熱溫度。 緊接著,將基體膜層1 5脫膜,並將下一層陶瓷板! 〇b 積層於導電體層2上。之後,再度將導電體層2連同基體 膜層!5積層於陶变板上,並以前述條件加壓。又,以 一預定次數反覆進行該陶莞板1〇b與導電體層2之積層步 (請先閱讀背面之注意事項再填寫本頁)
• n II -線·
本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公髪— 470981 五、發明說明(η ) 驟後,以陶瓷板i0a形成益 战無效層 猎此即可獲得一臨時積 層體。 、 之後’以與實施例1相同之步驟製作-有效層為150 層的積層陶瓷電容器。 第2表】
弟2表係就積層陶瓷電容器之短路率,比較並顯示肩 本實施例製作的陶瓷電容器與習知品2之差異者。 習知品2乃以前述方法使用未減少空隙率之陶瓷板ι〇 而製作所得者。自第2表明顯可知,與習知品2相較,^ 貫施例所製者之不良率已大幅下降。又,此乃因將空隙与 減少且將乾燥後之導電體層2轉印至陶瓷板1〇b上,而和 制金屬成分滲入陶瓷板10b之故。 由此可知,依本實施例可較實施例丨更有效地抑制雙 電體層2之金屬成分滲入陶瓷板1〇b,令導電體層2間之 短路情形銳減,並大幅改善積層陶瓷電容器之製造成品率 又,本實施例中可於將陶瓷板1〇1)與導電體層2交石 積層時,每積層一層即對陶瓷板1〇b加壓,亦可不對陶策 板10b加壓而僅作積層處理,將形成於基體膜層1 5上之導 電體層2積層於其上後再進行加壓處理,藉此同時確保释 瓷板1 Ob間及陶瓷板1 〇b與導電體層2間之接著性。但襄 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) -------------裝-----1---訂--------^線 (請先閱讀背面之注意事項再填寫本頁) · 經濟部智慧財產局員工消費合作社印製 -16- ^ /U981 A7 五、發明說明(Η ) 前者相較’後者之加壓次數則減半。該 (請先閱讀背面之注意事項再填寫本頁) =時間,而由於積層數越多則所需時間亦越長因此 =積Λ陶竟電容器成本提高。尤其,以卑金屬形成導 l -曰%,其於積層步驟的製品價格上所佔之比例甚 兩,因此可於製作臨時積層體時,對陶兗板iob乃僅作積 層處理’㈣將形成於基體膜層15上之導電體層2積層於 其上後方才進行加壓處理,俾同時確保陶究板iGb間及陶 究板10b與導㈣層2間之接著性,以降低成本。 (實施例3) 本實施例係將如第4圖所示於基體膜層15上形成之導 電體層2連同基體膜層15 —併疊合於陶竟板!⑽上,並使 該導電體層2與陶究板10b接觸,以製作一具導電體層2 之陶瓷板1 Ob後,將其加以積層以製作一積層體。 具體而言,將與實施例i、2同方式所製作的已減少空 隙率之陶瓷板i〇b及形成於基體膜層15上之導電體層2 連同基體膜層1 5 —併送入輥子間加壓,藉此使陶瓷板1 〇b 與V電體層2緊岔接著。而該加壓時之溫度乃同於實施例 經濟部智慧財產局員工消費合作社印製 2,以室溫至不會使導電體層2中的可塑劑過度飛散之溫度 為範圍。 如此,於基體膜層15上形成導電體層2及陶瓷板l〇b, 將其以一預定形狀切割後,依次積層一預定層數並進行加 壓,以獲得一臨時積層體。 又’臨時積層體之形成可於與實施例1、2相同之無效 層上,反覆進行將基體膜層15朝上積層,並於加壓後將基 -17- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 五、發明說明(15 ) 體膜層15剝離之處理,或亦可於去除基體膜層15後,反 覆進行具導電體層2的陶瓷板1〇b之積層與加壓處理。但, 去除基體膜層15後,在將導電體層2朝上積層時,需考慮 到應小心避免導電體層2附著於諸如壓板等加壓器具上, 例如設置一用以避免導電體層2附著於導電體層2與壓板 間之膜片等。故,將基體膜層丨5剝離後進行積層時,宜將 陶瓷板16面朝上。 之後,進行與實施例i相同之步驟,即可獲得一積層 陶瓷電容器。又,如前述使用輥子製作具導電體層2之陶 瓷板i〇b時,乃可以較快之速度進行。即,於實施例3中 進行之加壓,與實施例2中所示將陶瓷板1〇b及導電體層 2於積層時分別進行加壓者相較,可將積層時之加壓次數 減半,故可降低成本。 【第3表】 空隙率: 習知品3(50%) 40% ~30%~ 20% 10% 短路數 1 31/1000 Γ1/1000 ίΟΤΓοοο ] 卜0/1000- fe/1000 第3表係就其有效層數(夾於導電體層$間的陶瓷介 電體層1之層數)為150層的積層陶瓷電容器之短路率, 比較並顯示藉本實施例品與習知品3之差異者。 習知品3乃以前述方法使用減少空隙率前之陶瓷板1 而衣作所得者。而自第3表明顯可知,與習知品3相較下, 本實施例之不良率已大幅下降。又,針對短路發生品分析 本紙張尺度ιί用中國國家標^^NS)A4規格⑵Q x 297公爱) -γ------- 經濟部智慧財產局員工消費合作社印制衣 470981 A7 ---- B7 五、發明說明(16) 其内部剖面之結果即可確定,其短路癥結係於導電體層2 間之短路者。 由此可知,依本實施例可使導電體層2間之短路情形 銳減,而大幅改善積層陶瓷電容器之製造成品率並降低成 本。 (實施例4) 本只%例4亦非將導電體層2直接形成於陶瓷板1 〇b 上’而係形成於諸如聚對苯二甲酸乙二酯薄膜等基體膜層 15上者。 首先’與貫施例1相同地減少陶兗板1 〇 a之空隙率, 並準備各具40%、30%、20%及10%四種空隙率之陶兗板 10b ° 又’與實施例1相同地將金屬糊以一預定之形狀印刷 於基體薄膜1 5上並加以乾燥,形成導電體層2。於此係令 導電體層2中大部分之溶劑飛散而使其表面硬化,僅餘金 層成分及可塑劑與枯合劑成分。具體而言,相對於金屬成 分100wt%,導電體層2中之有機成分為5%〜15wt%,且以 8〜12wt%為佳。其係因,若低於5wt%則將使導電體層2與 陶瓷板1 〇b之接著性不良,而若超過丨5wt〇/〇則將使導電體 層2之枯著性過強’無法將導電體層2製作成預定形狀之 故。 又’此時為於往後之步騍中易於將基體膜層15由導電 體層2脫膜,乃以預先於基體膜層15上形成一由丙烯基樹 脂、三聚氰胺樹脂、環氧樹脂或矽樹脂中至少一種以上的 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) -19- 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 470981 經濟部智慧財產局員Η消費合作社印製 A7 B7 五、發明說明(17) 樹脂所構成之脫膜層(圖中未示)後,再印刷導電體層2 為佳。尤纟採用丙稀基樹脂與三聚氛胺樹脂混合系者;獲 得格外良好之脫膜性。又,矽樹脂則因除可獲得預定之^ 膜性外,並具優異之耐溶劑性及耐濕性,效果亦佳。此時, 導電體層2之表面係如第4圖所示乃於表面成凹凸狀態。 接著將導電體層2加以乾燥後,如第6圖所示將導電 體層2連同基體膜層15通過表面平滑之輥子i4a與i4b 間,並以輥子14a與14b將導電體層2向厚度方向加壓, 以減少導電體層2表面之凹凸。第5圖為表面經平滑處理 後之導電體層的剖面圖。 接著,將複數層之未形成有導電體層2的陶瓷板1〇& 積層於支撐體上形成無效層後,將導電體層2連同基體薄 膜15積層於其上,使導電體層2與陶瓷板1〇b直接接觸, 再自上下方向加壓令導電體層2與陶瓷板1〇b接著。而該 加壓乃以於溫度範圍為自室溫至不致使導電體層2中的可 塑劑過度飛散之溫度(本實施例為1 5〇。〇)中進行者為佳。 其係因,若可塑劑過度飛散則導電體層2將變硬及變脆, 使陶兗板1 Ob與導電體層2間之接著力隨之降低,以致積 層時或燒製時將發生結構上的缺陷之故。因此,藉於上述 溫度進行加壓’乃可軟化導電體層2中之粘合劑成分及可 塑劑成分,而將導電體層2與陶瓷板丨〇b間之接著性提高。 又’當導電體層2之可塑劑及粘合劑的含有率低時, 則可藉於加壓時提高溫度而使可塑劑及粘合劑活性化,提 高導電體層2與陶瓷板10b間之接著性。另一方面,若含 X 297公釐) 20- ----------- 裝-----,1---訂--- - ---I - (請先閱讀背面之注意事項再填寫本頁) 470981 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(ls ) 有率鬲時,即便於室溫下導電體層2與陶瓷板1〇b間亦可 獲知充分之接著性,故不需特別加熱。換言之,宜配合導 電體層2之有機成份的種類及含有率調整加熱溫度。 緊接著,將基體膜層15脫膜,並將陶瓷板1〇b積層於 導電體層2上。之後,再度將導電體層2連同基體膜層u 積層於陶瓷板l〇b上,並以前述條件加壓。又,以—預定 次數反覆進行該陶瓷板1〇b與導電體層2之積層步騍,即 可獲得一臨時積層體。之後,以與實施例i相同之步驟製 作有效層為150層的積層陶莞電容器。 第4表 空隙率 W 知品 4(50%) 9/1000
第4表係就積層陶瓷電容器之短路率,比較並顯示藉 本實施例品與習知品4之差異者。 習知品4乃以如實施例2之製作方法使用未減少空隙 率之陶变板IGa而製作所得者。自第4表明顯可知,與習 知扣4相軏,本貫施例品之短路率已大幅下降,且亦較實 施例2 者為H此乃因不僅將空隙率減少並乾燥後之 導電體層2轉印至1〇b上,且係於減少導電體層2 表面之凹凸後方才加以轉印,故可進一步抑制金屬成分因 導電體層2之凸起部刺入陶瓷板⑽而滲入陶瓷板1〇b之 故0 ---- -------^------------------^ (請先閱讀背面之注意事項再填寫本頁) -21 - 470981 五、發明說明(19 經濟部智慧財產局員工消費合作社印製 又積層體之形成方法係如本實施例2所示# 陶瓷板10b與導電體層 °猎崩 3製作一呈導電B, ㈣而進仃,亦可如實施作 衣作A電體層2之陶莞板⑽,並藉將其加 進行。而不論何者皆可分丨、告 積層 別相與貫施例2、3相同^ 且了更進一步降低短路問題。 茲就本發明之要點加以詳述。 (1)本發明對陶瓷板10a於減少空隙率前之空隙率 過50%者,袼外具顯著之效果。 /2)如前述各實施例,當陶瓷板l〇a、10b中含有聚 乙烯時,若在不經加熱下減少其空隙率後放置長時間,則 空氣將進人㈣板⑽而使其空隙率增加,故於不緩加孰 即減少空隙率時,宜迅速進行積層體之製造。X,若經: 熱則將使聚乙婦發生塑性變形,㈣便長時間放置,空隙 率亦不會產生太大變化。 (3) 藉將陶瓷板1〇a之空隙率減少,可提高彈性率, 而可於製作步驟中防止陶瓷板10b之伸展。 (4) 若為將陶瓷板1〇a之空隙率減少而將陶瓷板“a 向尽度方向加C則可減少形成於陶究板1 〇b的導電體層 2上之凹凸。故,可輕易地將導電體層2形成於陶瓷板 上。 C 5 )若為減少陶瓷板i 〇a之空隙率而進行加壓及以一 超過有機物的玻璃轉移點但低於熔點之溫度進行加熱時, 宜同時或先進行加壓處理。尤其是將使用了聚乙烯的陶瓷 板10a之空隙率減少時,必需同時進行加壓與加熱或先進 本紙張尺度適用中國國家標準(CNS)A4規格⑵0 X 297公愛)
470981
五、發明說明(20 經濟部智慧財產局員工消費合作社印製 行加壓。其係因,若於無加壓狀態下即以超過聚乙烯的破 璃轉移點但低於熔點之溫度進行加熱,將使聚乙烯於陶瓷 板1 〇a、1 Ob之寬度方向收縮而產生皺摺,因而無法獲得厚 度均勻之陶莞板1 〇b。 (6 )藉將陶瓷板1 〇b之空隙率減少至5〇%以下,則其 抑制導電體層2的金屬成分滲入陶瓷板1〇b内部之效果最 為顯著。但’若空隙率過低則於形成臨時積層體及積層體 犄’將因無法吸收形成有導電體層2與未形成導電體層2 之部分的段差而產生結構上之缺陷,故其空隙率乃以 10%〜40%為佳。 (7 )製作已減少空隙率的陶瓷板丨〇b時之加壓力,宜 低於往後步驟中對積層體全體進行加壓時之加壓力,且尤 以低於臨時積層體之加壓力者為佳。其係因,若陶瓷板i 〇b 於製作臨時積層率體前之空隙過低,則將因無法吸收形成 有導電體層的部分與未形成有導電體層的部分間之段差而 產生結構上之缺陷。 (8 )於使用含有有機物粘合劑之陶瓷板1 〇a、丨〇b以 獲# 6¾日守積層體為止之步驟中加熱時,係以高於有機物钻 合劑之玻璃轉移點但低於熔點之溫度範圍進行熱處理,藉 此可將聚乙烯之流動性提高,而使熱處理之效果顯著。 (9 )將陶瓷板1 0a構造為其有機物乃以於平面方向成 網眼構造’並於厚度方向成層狀疊合構造之方式分布,而 因該網眼中吸附有陶瓷粉末丨丨,結果使陶瓷粉末n亦成 網狀構造並以層狀分布者,藉此即可抑制金屬成分滲入陶 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) I » ^ I ---r 11 I I---I I--^ (請先閱讀背面之注意事項再填寫本頁) 470981
兗板1 Oa。 (10) 前述實施例中,粘合劑雖係使用重量平均分子 里超過400,000之聚乙烯,但亦可使用其他於形成陶瓷板 10a、10b時,於平面方向成網眼構造,並於厚度方向成不 規則層狀疊合構造之方式分布的㈣烴,代替聚乙稀。 (11) 前述實施例中,雖係就積層陶瓷電容器加以說 明,但於將陶瓷板與導電體層加以積層以形成諸如積層可 變電阻、積層熱變組器、積層線圈、陶瓷多層基板或積層 過濾器等陶瓷電子零件時亦可獲得同樣之效果。 【產業上利用之可能性】 以上依本發明可知,藉預先減少陶瓷板之空隙率可將 導電體層中的金屬成分滲入陶瓷板中之問題抑制到最小, 且藉形成一令金屬成分難以滲入陶瓷板中之導電體層,即 可有效地控制陶瓷電子零件發生短路之機率。尤其針對提 高格外要求陶瓷板薄且高積層的晶片電容器之成品率,具 有絕佳之效果。 ---I--------裝---- (請先閱讀背面之注意事項再填寫本頁) I 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 297公釐) 24

Claims (1)

  1. 470981 Α8 Β8 C8 D8 申請專利範圍 ^ 1 1 申請專利範圍修正纟*正日期:9〇年则 1、 一種陶瓷電子零件之製造方法,包含有: (請先閱讀背面之注意事項再填寫本頁) 一第1步騍,係對一含有陶瓷粉末及有機物之陶瓷板 加塵以減少其空隙率者; . 一第2步騍,係接著使用金屬糊於前述陶瓷板上形成 導電體層者; 一第3步驟,係緊接著將複數片之前述形成有導電體 層之陶瓷板加以積層,並使該等導電體層隔著該陶瓷板相 向,以獲得一積層體者;及 '一第4步驟,係將前述積層體加以燒製者。 2、 如申請範圍第丄項之陶瓷電子零件之製造方法,其 訂- 中於第1步驟中 ',係令減少!隙率前之陶竟板的空隙率高 於 50%。 . 3、 如申睛範圍第丨項之陶瓷電子零件之製造方法,其 中第1步财之該陶竞板係至少含有陶究成分及聚乙稀 者。· 4、 如申請範圍g i項之陶-亮電子零件之製造方法,盆 中於第i步驟中,係令減少空隙率後之陶竟板的空隙率低 於 50%。 5、 如申請範圍第丨項之陶瓷電子零件之製造方法,其 中第1步财之加壓力係低於第3步驟中形成積層體時^ 加壓力。 6、 如申請範圍第1項之陶瓷電子零件之製造方法,其 中於苐1步驟中,係於加壓之同時並進行加熱。 -25, A8 B8 C8 D8 470981 六、申請專利範園 =7、如申請範圍第6項之陶瓷電子零件之製造方法,其 中該加熱溫度係高於該陶莞板中至少_種有機物之玻璃轉 移點,而低於其熔點者。 8、一種陶瓷電子零件之製造方法,包含有: β,第1步驟,係對一含有陶瓷粉末及有機物之陶瓷板加 壓以減少其空隙率者; 、第2步騾,係接著使用金屬糊於一基體薄膜上預先製 作‘電體層,並將該導電體積層於前述陶瓷板上; 第3步騾,係緊接著將複數片之前述疊合有導電體層 之陶瓷板加以積層,並使該導電體層隔著該陶瓷板相向, 以得一積層體者;及 第4、步騾,係將前述積層體加以燒製者。 9、 如申請範圍第8項之陶堯電子零件之製造方法,其 中於第1步驟中’係令減少空隙率前之陶瓷板的空隙率^ 於 50% 〇 10、 如申請範圍第8項之陶竟電子零件之製造方法, 其中於第1步驟中之該陶莞板係至少含有陶究成分及聚 烯者。 11、 如申請範圍第8項之陶瓷電子零件之製造方法, 其中於第ί步驟中,係令減少空隙率後之陶竟板的空隙 低於50%。 12、 如申請範圍第8項之陶瓷電子零件之掣造方、去 其中於ri步驟中之加壓力係低於第3步驟中形成積層體 時之加壓力。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) ..................裝— (請先閲讀背面之注意事項再填寫本頁) 訂~ :線, ' 26 - 470981 A8 B8 C8 D8 申請專利範圍 13、 如申請範圍 &圍弟δ項之陶瓷電子零法, 其中於第1步騾中,及 7 1千之衣a刀 係於加壓之同時並進行埶。 14、 如申請*铉。 … 圍第8項之陶瓷電子零件之製造方法, 其中該加熱溫度作古# ' 係阿於该陶曼板中至少一種有機物之玻璃 轉移點,而低於其熔點者。 15、 如申請範圍第8項之陶莞電子零件之製造方法, ::中於第3步驟中,相對於金屬成分一。,積層前之 ‘電體層中的有機成分係5%〜15wt%者。 1 6如申明祀圍帛8工員之陶.究電子零件之製造方法, 其中於第2步驟後第3步驟前並設有一加遷步驟,以將導 電體層向厚度方向加壓。 _ 17、、一種陶瓷電子零件之製造方法,係包含有〆將一 含有有機物及陶瓷粉末之陶瓷板與導 造一積層體之第!步驟,·及,一接著燒製前述積^體之第 2步驟者; S述陶究板則係使用前述有機物為網眼構造,且 該有機物與前述陶瓷粉末乃以層狀存在者。 1 8、如申請範圍第丨7項之陶瓷電子零件之製造方法, 其中該陶竟板之空障率係低於5〇0/〇者。 丨9、如申請範圍第17項之陶瓷電子零件之製造方法, 其中第1步驟係反覆進行一將形成於基體薄膜上之導電體 層積層於陶瓷板上,隨後再將該基體薄膜剝離之剝離步 驟’及一將陶瓷板積層於該導電體層上之積層步驟者。 20、如申請範圍第19項之陶瓷電子零件之製造方法, 本紙張尺度適用中國國家標準(哪)A4規格(210><297公愛) (請先閱讀背面之注意事項再填寫本頁) .訂· -27- 470981 „ A8 Βδ C8 _____ D8 六、申請專利範圍 其中於陶瓷板上進行積層步驟前,並設有一加壓步驟,以 將導電體層向厚度方向加壓。 21、 如申晴範圍第1 7項之陶瓷電子零件之製造方法, 其中於第1步驟中,該導電體層係藉薄膜形成法所製作者。 22、 一種陶瓷電子零件,其係由陶瓷層與導體層交互 積層而成’且該陶瓷層則係使用網眼構造之有機物及陶瓷 粉末而以層狀存在之層板而形成者。 23、 如申請範圍第22項之陶瓷電子零件,其中該有機 物係聚烯烴者。 ’ 24、如申請範圍第23項之陶瓷電子零件,其中該聚烯 烴係聚乙稀者。 (請先閱讀背面之注意事項再填窝本頁) 訂· -線丨 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) -28-
TW089119518A 1999-09-22 2000-09-21 Method for manufacturing ceramic electronic component TW470981B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP26863699A JP3527668B2 (ja) 1999-09-22 1999-09-22 セラミック電子部品の製造方法
JP28652299A JP3538348B2 (ja) 1999-10-07 1999-10-07 セラミック電子部品の製造方法

Publications (1)

Publication Number Publication Date
TW470981B true TW470981B (en) 2002-01-01

Family

ID=26548403

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089119518A TW470981B (en) 1999-09-22 2000-09-21 Method for manufacturing ceramic electronic component

Country Status (6)

Country Link
US (1) US6780267B1 (zh)
EP (1) EP1139355A4 (zh)
KR (1) KR100694922B1 (zh)
CN (1) CN1171257C (zh)
TW (1) TW470981B (zh)
WO (1) WO2001022449A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4827157B2 (ja) * 2002-10-08 2011-11-30 Tdk株式会社 電子部品
US7819996B2 (en) * 2006-10-27 2010-10-26 Nippon Soken, Inc. Method of manufacturing ceramic sheet and method of manufacturing gas sensing element
KR101309479B1 (ko) * 2012-05-30 2013-09-23 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
JP6379357B2 (ja) * 2013-03-25 2018-08-29 パナソニックIpマネジメント株式会社 断熱シートおよびこれを用いた冷却構造

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2031152A5 (zh) * 1969-02-26 1970-11-13 Ibm
US4194040A (en) * 1969-04-23 1980-03-18 Joseph A. Teti, Jr. Article of fibrillated polytetrafluoroethylene containing high volumes of particulate material and methods of making and using same
UST909004I4 (en) * 1972-03-23 1973-04-03 Calendering poctor blade cast ceramic sheets to control anisotropic firing shinkage
JPS58154293A (ja) * 1982-03-10 1983-09-13 株式会社日立製作所 グリ−ンシ−トの寸法安定化法
JPS60254697A (ja) * 1984-05-31 1985-12-16 富士通株式会社 多層セラミック回路基板および製法
US4871608A (en) * 1986-12-10 1989-10-03 Ngk Spark Plug Co., Ltd. High-density wiring multilayered substrate
JPH0754780B2 (ja) * 1987-08-10 1995-06-07 株式会社村田製作所 積層セラミックコンデンサの製造方法
US4867935A (en) * 1988-02-26 1989-09-19 E. I. Du Pont De Nemours And Company Method for preparing ceramic tape compositions
JPH0242797A (ja) * 1988-08-03 1990-02-13 Fujitsu Ltd 多層セラミック配線板の製造方法
JPH0670941B2 (ja) * 1988-12-15 1994-09-07 株式会社村田製作所 積層コンデンサの製造方法
US5101319A (en) * 1990-04-03 1992-03-31 Vistatech Corporation Pre-engineered electrode/dielectric composite film and related manufacturing process for multilayer ceramic chip capacitors
JPH0773875B2 (ja) 1990-09-28 1995-08-09 東レ株式会社 油含浸型コンデンサ用フィルム
WO1993004998A1 (en) * 1991-09-12 1993-03-18 The Dow Chemical Company Method of making co-fired, multilayer substrates
JPH0582965A (ja) * 1991-09-19 1993-04-02 Fujitsu Ltd 多層セラミツク配線基板の製造方法
JPH05175064A (ja) * 1991-12-20 1993-07-13 Taiyo Yuden Co Ltd 積層電子部品の製造方法
JPH05182861A (ja) 1991-12-27 1993-07-23 Taiyo Yuden Co Ltd 積層セラミック電子部品の製造方法
JPH07263271A (ja) * 1994-03-17 1995-10-13 Marcon Electron Co Ltd 積層セラミック部品の製造方法
JPH09237955A (ja) * 1995-12-28 1997-09-09 Fuji Elelctrochem Co Ltd 積層部品の導体膜パターン形成方法
JPH09321411A (ja) * 1996-05-31 1997-12-12 Sumitomo Metal Ind Ltd セラミックス配線基板の製造方法
JPH10163061A (ja) * 1996-12-03 1998-06-19 Rohm Co Ltd 積層型コンデンサの製造方法
JPH10200260A (ja) * 1997-01-06 1998-07-31 Hitachi Ltd パターン付グリーンシートの製造方法及びセラミック多層配線基板の製造方法
JPH1174146A (ja) 1997-08-28 1999-03-16 Tokin Corp 積層セラミックコンデンサの製造方法
JP3042464B2 (ja) * 1997-10-06 2000-05-15 松下電器産業株式会社 セラミック電子部品の製造方法
JP4007665B2 (ja) * 1998-01-19 2007-11-14 帝人株式会社 多孔質積層体の製造方法
JP3538309B2 (ja) * 1998-02-17 2004-06-14 松下電器産業株式会社 積層セラミック電子部品の製造方法
JP3239835B2 (ja) * 1998-03-09 2001-12-17 松下電器産業株式会社 積層セラミック電子部品の製造方法
JP3527667B2 (ja) * 1999-07-28 2004-05-17 松下電器産業株式会社 セラミック電子部品の製造方法

Also Published As

Publication number Publication date
EP1139355A4 (en) 2007-02-21
KR20010075728A (ko) 2001-08-09
WO2001022449A1 (fr) 2001-03-29
CN1322367A (zh) 2001-11-14
US6780267B1 (en) 2004-08-24
KR100694922B1 (ko) 2007-03-14
EP1139355A1 (en) 2001-10-04
CN1171257C (zh) 2004-10-13

Similar Documents

Publication Publication Date Title
TW449760B (en) Laminated ceramic capacitor
TW470981B (en) Method for manufacturing ceramic electronic component
JP5083409B2 (ja) 積層セラミック電子部品の製造方法
JP3527667B2 (ja) セラミック電子部品の製造方法
JP2002353623A (ja) セラミック多層基板の製造方法
JPH09129487A (ja) 積層セラミック電子部品の製造方法
JPH05182861A (ja) 積層セラミック電子部品の製造方法
JP2729731B2 (ja) セラミックス多層基板の製造方法
JP2003031948A (ja) セラミック多層基板の製造方法
JP2009246052A (ja) 積層電子部品及びその製造方法
JPS59111393A (ja) セラミツク多層体の製造方法
JPH09180959A (ja) 積層セラミック電子部品の製造方法
JP3527668B2 (ja) セラミック電子部品の製造方法
JP2002313673A (ja) セラミック電子部品の製造方法
JP3538348B2 (ja) セラミック電子部品の製造方法
JP2007266485A (ja) チップ型電子部品の製造方法
JP3925434B2 (ja) セラミック電子部品の製造方法
JPH05101969A (ja) 積層セラミツクコンデンサの製造方法
JP2002237428A (ja) セラミック電子部品の製造方法
JP3042463B2 (ja) セラミック電子部品の製造方法
JP2996049B2 (ja) 積層セラミック電子部品の製造方法
JP3067496B2 (ja) セラミックグリーンシート積層体の圧着成形方法
JPH10214746A (ja) セラミック積層電子部品の製造方法
JPH0423498A (ja) 積層法セラミック多層配線基板
JP2014107343A (ja) セラミックグリーンシートおよびその製造方法ならびにセラミック多層基板の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees