CN1171257C - 陶瓷电容器的制造方法和陶瓷电容器 - Google Patents

陶瓷电容器的制造方法和陶瓷电容器 Download PDF

Info

Publication number
CN1171257C
CN1171257C CNB008020248A CN00802024A CN1171257C CN 1171257 C CN1171257 C CN 1171257C CN B008020248 A CNB008020248 A CN B008020248A CN 00802024 A CN00802024 A CN 00802024A CN 1171257 C CN1171257 C CN 1171257C
Authority
CN
China
Prior art keywords
ceramic
conductor layer
ceramic wafer
porosity
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008020248A
Other languages
English (en)
Other versions
CN1322367A (zh
Inventor
�ֹ���
仓光秀纪
长井淳夫
Ҳ
坂口佳也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP26863699A external-priority patent/JP3527668B2/ja
Priority claimed from JP28652299A external-priority patent/JP3538348B2/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1322367A publication Critical patent/CN1322367A/zh
Application granted granted Critical
Publication of CN1171257C publication Critical patent/CN1171257C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/20—Dielectrics using combinations of dielectrics from more than one of groups H01G4/02 - H01G4/06
    • H01G4/206—Dielectrics using combinations of dielectrics from more than one of groups H01G4/02 - H01G4/06 inorganic and synthetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0143—Using a roller; Specific shape thereof; Providing locally adhesive portions thereon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明的陶瓷电子零件的制造方法包括对含有陶瓷粉末及有机物的陶瓷板(10a)加压以减少其空隙率的第1工序：接着使用金属糊在此陶瓷板(10b)上形成导电体层(2)的第2工序：接着将多片的前述形成有导电体层(2)的陶瓷板(10b)进行积层，并使该导电体层(2)夹着该陶瓷板(10b)相向，以获得积层体的第3工序；和将前述积层体进行烧制的第4工序。由预先将空隙率减少方才在陶瓷板(10b)上形成导电体层(2)，故可抑制金属成分渗入陶瓷板(10b)。又，以转印法将导电体层形成在陶瓷板上，由此即可抑制导电体层中的金属成分扩散。其结果，可控制陶瓷电子零件发生短路的概率，提高成品率。

Description

陶瓷电容器的制造方法和陶瓷电容器
技术领域
本发明涉及一种陶瓷电容器的制造方法，用以制造诸如陶瓷电容器等陶瓷电子零件。
背景技术
图7为一般积层陶瓷电容器的部分剖面立体图，该陶瓷电容器乃由陶瓷介电体层1、导电体层2及一对外部电极3所组成，且该导电体层2并在陶瓷介电层1的端部交互地以其一端与该对外部电极3相接。
现就已知积层陶瓷电容器的制造方法进行详细说明
首先，在用以形成陶瓷介电体层1的以钛酸钡为主成分的介电体粉末中添加有机物，以制作一陶瓷板，进而利用印刷法在该陶瓷板上以用以形成导电体层2的金属糊印刷出一预定的形状。接着，将多已制成了导电体层2的陶瓷板进行积层，并使该导电体层2夹着该陶瓷板相向，以获得一积层体。其后，将该积层体进行烧制，并在导电体层2露出的两端面形成一对外部电极3。
但，若依前述方法制作，当陶瓷板的孔隙率大时，在将金属糊直接印刷在陶瓷板上的印刷工序中，将使金属糊中一部分的金属成分渗入陶瓷板向部。
近年来，为使积层陶瓷电容器实现高容量化，乃谋求陶瓷板的薄层化，但却产生因渗入陶瓷板中的金属成分而使与其邻接的导电体层2问发生短路的问题。
本发明的目的在于提供一种陶瓷电子零件，而该零件不容易发生短路。
发明内容
为解决前述问题，本方案的陶瓷电容器的制造方法，是将陶瓷板的孔隙率减少后在该表面形成导电层体，故可利用此抑制金属成分渗入陶瓷板内部，防止导电层间的短路。
本方案的第1方案的陶瓷电容器的制造方法包含对含有陶瓷粉末及有机物的陶瓷板加压以减少孔隙率并且使孔隙率减少后的陶瓷板的孔隙率低于50％的第1工序，接着，使用金属糊在所述陶瓷板上形成导电体的第2工序，接着，将多片所述形成所述导电体层的陶瓷板进行积层，并使所述导电体层夹着所述陶瓷板相向，得到积层体的第3工序，和对所述积层体进行烧制的第4工序。而利用此即可制造出不易短路的陶瓷电容器，可抑制金属成分渗入陶瓷板中。
本方案的第2方案是如第1方案的陶瓷电容器的制造方法，在第1工序中，使孔隙率减少前的陶瓷板的孔隙率高于50％，由此可缩小板胚的孔隙率，以制造出不易短路的陶瓷电容器。
本方案的第3方案是如第1方案的陶瓷电容器的制造方法，第1工序中，所述陶瓷板至少含有陶瓷成分和聚乙烯，因该陶瓷板与其他含有有机物相较下孔隙率较大，故对在减低短路问题极具效果。
本方案的第4方案是如第1方案的陶瓷电容器的制造方法，第1工序中的加压力低于第3工序中形成积层体时的加压力，由此即可在第3工序中，对形成有导电体层的部位及未形成有导电体层的部位(即积层体全体)施加充分的压力，故可得到在结构上缺陷(诸如因陶瓷板间接触不良等所导致)较少的陶瓷电容器。
本方案的第5方案是如第1方案的陶瓷电容器的制造方法，在第1工序中，在加压的同时进行加热，在此即可利用加热提升有机物的流动性，并迅速减少陶瓷板的孔隙率。
本方案的第6方案是如第1方案的陶瓷电容器的制造方法，所述加热温度高于陶瓷板中至少一种有机物的玻璃转移点，而低于其熔点，在此即可利用加热提升有机物的流动性，并迅速减少陶瓷板的孔隙率。
而本方案的第7方案的陶瓷电容器的制造方法，包含陶瓷粉末及有机物的陶瓷板加压以减少孔隙率并且使孔隙率减少后的陶瓷板的孔隙率低于50％的第1工序，接着，使用金属糊在基体薄膜上预先制作导电体层，并将所述导电体积层在所述陶瓷板上的第2工序，接着，将多片叠合所述导电体层的陶瓷板进行积层，并使所述导电体层夹着所述陶瓷板相向，得到积层体的第3工序，和对所述积层体进行烧制的第4工序。
本方案的第8方案是如第7方案的陶瓷电容器的制造方法，在第1工序中，使孔隙率减少前的陶瓷板的孔隙率高于50％，由此可制造出不易短路的陶瓷电容器，可抑制金属成分渗入陶瓷板中。
本方案的第9方案是如第7方案的陶瓷电容器的制造方法，在第1工序中，所述陶瓷板至少含有陶瓷成分和聚乙烯，因该方案在加压前陶瓷板的孔隙率较大，故可使以加压形成的体积收缩比均匀，并缩小板胚的孔隙率，因而对在减低短路问题极具效果。
本方案的第10方案是如第7方案的陶瓷电容器的制造方法，在第1工序中的加压力低于第3工序中形成积层体时的加压力，利用此乃可在第3工序中，对形成有导电体层的部位及未形成有导电体层的部位(即积层体全体)施加充分的压力，故可获得在结构上缺陷(诸如因陶瓷板间接触不良等所导致)较少的陶瓷电容器。
本方案的第11方案是如第7方案的陶瓷电容器的制造方法，在第1工序中，在加压的同时进行加热，如此即可利用加热提升有机物的流动性，并迅速减少陶瓷板的孔隙率。
本方案的第12方案是如第11方案的陶瓷电容器的制造方法，所述加热温度高于陶瓷板中至少一种有机物的玻璃转移点并且低于其熔点，如此即可利用加热提升有机物的流动性，并迅速减少陶瓷板的孔隙率。
本方案的第13方案是如第7方案的陶瓷电容器的制造方法，相对于金属成分100wt％，导电体层中的有机成分为5％-15wt％，利用此即可确保。导电体与陶瓷板间具充分的接着性，而可获得在结构上缺陷较少的陶瓷电容器。
本方案的第14方案是如第7方案的陶瓷电容器的制造方法，在第2工序后第3工序前设置将导电体层向厚度方向加压的加压工序，利用此可减少导电体层表面的凹凸，而进一步地抑制短路问题。
本方案的第15方案是一种陶瓷电容器的制造方法，将包含有机物及陶瓷粉末的陶瓷板与导电体层交互积层以制造积层体的第1工序，及接着烧制所述积层体的第2工序，所述陶瓷板使用所述有机物为网眼构造，且所述有机物与所述陶瓷粉末以层状存在，并且使孔隙率减少后的陶瓷板的孔隙率低于50％，由此可抑制金属成分贯穿前述陶瓷板，故可获得不易短路的陶瓷电容器，并可抑制金属成分贯穿陶瓷板。
本方案的第16方案是如第15方案的陶瓷电容器的制造方法，所述第1工序通过反覆进行下述2步工序而将陶瓷板与导电体层交互积层以制造积层体，即，将形成在基体薄膜上的导电体层连同基体薄膜进行积层，以使导电体层与陶瓷板直接接触，再自上下方向加压后将所述基体薄膜剥离的剥离工序；和接着将下一层的陶瓷板积层在该导电体层上并且进行加压的工序。由此，与直接在陶瓷板上形成导电体层的情形相比较，可减少导电体层中的溶剂成分，故可抑制金属成分贯穿陶瓷板。
本方案的第17方案是如第16方案的陶瓷电容器的制造方法，在陶瓷板上进行积层工序前，设置将导电体层向厚度方向加压的加压工序，由此可减少导电体层表面的凹凸，故可抑制金属成分贯穿陶瓷板。
本方案的第18方案是如第15方案的陶瓷电容器的制造方法，在第1工序中，所述导电体层利用薄膜形成法制作，由此可使金属成分一体化并形成扳状，故可抑制金属成分贯穿陶瓷板。
本方案的第19-21方案是一种不易短路的陶瓷电子零件，是由陶瓷层与导电体层交互积层而成，陶瓷板的孔隙率低于50％，且该陶瓷层上分布有有机物及陶瓷粉末，而该有机物乃以在平面方向成网眼构造，并在厚度方向成不规则层状叠合构造的方式分布，又，因该网眼吸附有陶瓷粉末11，故结果使陶瓷粉末11亦成网状构造并以层状分布。
附图说明
图1是孔隙率减少前的陶瓷板的部分放大剖视图。
图2是本发明中孔隙率减少后的陶瓷板的部分放大图。
图3是本发明的陶瓷板制造工序图。
图4是本发明的表面平滑处理前的导电体层的剖视图。
图5是本发明的表面平滑处理后的导电体层的剖视图。
图6是用以说明为获得图5所示的导电体层制造工序的剖视图。
图7是一般积层陶瓷电容器的部分剖面立体图。
元件标号对照表
1………陶瓷介电体层           2………导电体层
3………外部电极              10……陶瓷板
10a……减少孔隙率前的陶瓷板 10b……减少孔隙率后的陶瓷板
11……陶瓷粒子               12……聚乙烯
13……孔隙                  14a……辊子
14b……轮子                  15……基体薄膜
16a……辊子                 16b……辊子
具体实施方式
现以积层陶瓷电容器为例一面参考图示一面就本发明的实施例进行说明。
实施例1
首先，使用重量平均分子量超过400,000的聚乙烯及主成分为钛酸钡的陶瓷粉末，制作厚度为10μm的陶瓷板10a。一般而言，该陶瓷板10a的孔隙率约为65％左右。图1为孔隙率减少前的陶瓷板10a的部分扩大剖面图，由该因可知其中聚乙烯12的纤维间散布有陶瓷粒子11且有许多孔隙13。又，聚乙烯12在平面方向成网眼构造，并在厚度方向成不规则层状叠合构造的方式分布，而且，因该网眼中吸附有陶瓷粉末11，故结果使陶瓷粉末11亦为网状构造并以层状分布。
接着，如图3所示令陶瓷板10a通过表面平滑的辊子14a与14b问。此时，当辊子14a与14b分别以相反方向旋转时，即同时将陶瓷板10a向厚度方向加压并加热。而利用进行加压并加热，乃可轻易地减少陶瓷板10a的孔隙率。换言之，在加压时利用加热可使聚乙烯12的流动性增大，故当陶瓷板10a内部的空气自陶瓷板10a内部向外部释出时，亦同时使陶瓷粒子11的填充性增大。而且，加热温度最好高于聚乙烯12的玻璃转移点而低于其熔点。具体而言，以在60℃-150℃的范围内进行最为适宜。在此亦可以压板代替辊子14a与14b，利用在厚度方向的单轴加压，提高陶瓷板10a的孔隙率。而本实施例则因为进行连续处理而使用辊子14a与14b。本实施例制造了各具40％、30％、20％、10％四种孔隙率的陶瓷板10b。
将加压、加热后的陶瓷板10b的部分放大剖视图显示在图2，则由该图可知孔隙13已显著减少。又，即便减少孔隙率，聚乙烯12在平面方向成网眼构造，并在厚度方向成不规则层状叠合构造的方式分布，而且，因该网眼吸附有陶瓷粉末11，故结果使陶瓷粉末11亦成网状构造并以层状分布。
紧接着制作一含有金属成分为镍，粘合剂为乙基纤维素、丙烯基树脂或缩醛树脂，可塑剂为基邻苯二酸丁酪，溶剂为脂肪族或芳香族是溶剂的金属糊，并将该金属糊以一预定的形状印刷在已减少孔隙率的陶瓷板10b上且进行干燥后，形成一厚度为2.5μm的导电体层2。
接着，将多层的未形成有导电体层2的陶瓷板10b进行积层而形成一无效层后，将形成有导电体层2的陶瓷板10b以一预定的层数积层在该无效层上，再利用在其上形成一无效层以获得一临时积层体。此时，可以将未减少孔隙率的陶瓷板10a或已减少孔隙率的陶瓷板10b中的任一做为未形成有导电体层2的陶瓷板，但当导电体层2已积层100层以上或当陶瓷板的孔隙率低于20％时，则以使用未减少孔隙率的陶瓷板10a较能获得一良好的积层体。其是因，加压时由临时积层体中形成有导电体层2的部分与未形成有导电体层2的部分间的段差所导致的加压力不足，可利用未减少孔隙率的陶瓷板10a进行缓和之故。本实施例中，形成有导电体层2的陶瓷板10b的积层体为150层而无效层则使用未减少孔隙率的陶瓷板10a。
紧接着将临时积层体全体加压后，将积层体切割成一预定形状并脱脂后，接着进行烧制。而，脱脂的工序乃以首先在大气中一面将积层体加温一面去除积层体中的可塑剂后，进而再度加温将粘合剂去除为佳。其是因，若一口气加热将可塑剂与粘合剂一并去除，则可塑剂与粘合剂将生成新化合物，并在脱脂后残留在积层体中，导致在烧制时在该化合物燃烧而自积层体飞散的过程中积层体将会发生诸如剥落等结构上的缺陷，而致使发生短路问题的概率提高之故。接着设定脱脂及在脱脂后进行的烧制条件，此时须避免使形成导电体层2的镍过度氧化。利用烧制即可获得一由主成分为钛酸钡的陶瓷积层体层1及主成分为镍的导电体层2所烧结而成的烧结体。紧接着在该烧结体的导电体层2露出的两端焊上由诸如铜所制的外部电极3，或利用施以电镀作业(因中未示)即可获得一如第7E所示的陶瓷电容器。
                                表1
孔隙率 已知品1(50％)     40％     30％     20％     10％
短路数     83/1000   2/1000   1/1000   0/1000   0/1000
表1是就其有效层数(夹在导电体层2问的陶瓷介电体层1的层数)为150层的积层陶瓷电容器的短路率，比较并显示利用本实施例制作的陶瓷电容器与已知品1的差异。
已知品1乃以前述方法将导电体层2在未减少孔隙率的陶瓷板10a上制作所得。而自第1表明显可知，与已知品1相较下，本实施例所制的不良率已大幅下降。又，针对短路发生品分析其内部剖面的结果即可确定，其短路瘢结是在导电体层2间的短路。
由此可知，依本实施例可抑制导电体层2的金属成分渗入陶瓷板10b，令导电体层2间的短路情形锐减，并大幅改善积层陶瓷电容器的制造成品率。
尤其如本实施例，其作为粘合剂的高分子聚乙烯乃较聚乙烯缩丁醛树脂或丙烯基树脂等易在形成体积大且孔隙率高的陶瓷10a。故，尤其在此时，如本发明所示，在形成导电体层2前便将孔隙率减少，对减少短路问题将格外有效。
实施例2
实施例1中，是将金属糊直接印刷在已减少孔隙率的陶瓷板10a上形成导电体层2，而本实施例则是将预先形成在诸如聚对苯二甲酸乙二薄膜等的基体薄膜15上的导电体层2转印在陶瓷板10a上。
首先，与实施例1相同地减少陶瓷板10a的孔隙率并制造各具40％、30％、20％及10％四种孔隙率的陶瓷板10b。
又，如图4所示，将该金属糊以一预定的形状印刷在基体薄膜15上并进行干燥，形成导电体层2。在此是令导电体层2中大部分的溶剂飞散而使其表面硬化，使得仅为大部分的金属成分及可塑剂与粘合剂成分。具体而言，相对在金属成分100wt％，导电体层2中的有机成分为5％-15wt％，且以8-12wt％为佳。其理由在于，若低于5wt％则将使导电体层2与陶瓷板10b的接着性不良，而若超过15wt％则将使导电体层2的粘著性过强无法将导电体层2制作成预定形状之故。
又，此时为在之后的工序中易在将基体膜层15由导电体层2脱膜，乃以预先在基体膜层15上形成一由丙烯基树脂、三聚氰胺树脂、环氧树脂或矽树脂中至少一种以上的树脂所构成的脱膜层(图中未示)后，再印刷导电体层2为佳。尤其采用丙烯基树脂与三聚氰胺树脂混合可获得格外良好的脱膜性。又，硅树脂则因除可获得预定的脱膜性外，并具优异的耐溶剂性及耐湿性，效果亦佳。
接着，将多层的未形成有导电体层2的陶瓷板10a积层在支撑体上形成无效层后，将导电体层2连同基体薄膜15在其上，使导电体层2与陶瓷板10b直接接触再自上下方向加压令导电体层2与陶瓷板I0b接着。该加压乃以在温度范围为自室温至不致使导电体层2中的可塑剂过度飞散的温度(本实施例为150℃)中进行为佳。其是因，若可塑剂过度飞散则导电体层2将变硬及变脆，使陶瓷板10b与导电体层2问的接着力随的降低，以致积层时或烧制时将发生结构上的缺陷之故。因此，利用在上述温度进行加压，乃可软化导电体层2中的粘合剂成分及可塑剂成分，而将导电体层2与陶瓷板10b间的接着性提高。
又，当导电体层2的可塑剂及粘合剂的含有率低时，则可利用在加压时提高温度而使可塑剂及粘合剂活性化，提高导电体层2与陶瓷板10b问的接着性。另一方面，若含有率高时，即便在室温下导电体层2与陶瓷板10b问亦可获得充分的接着性，故不需特别加热。换言之，宜配合导电体层2的有机成份的种类及含有率调整加热温度。
紧接着，将基体膜层15脱膜，并将下一层陶瓷板10b积层在导电体层2上。之后，再度将导电体层2连同基体膜层15积层在陶瓷板10b上，并以前述条件加压。又，以一预定次数反覆进行该陶瓷板10b与导电体层2的积层工序后，用陶瓷板10a形成无效层，利用此即可获得一临时积层体。
以后，以与实施例1相同的工序制作一有效层为150层的积层陶瓷电容器。
                                表2
孔隙率 已知品1(50％) 40％ 30％ 20％ 10％
短路数 83/1000  2/1000  1/1000 0/1000  0/1000
表2是就积层陶瓷电容器的短路率，比较并显示利用本实施例制作的陶瓷电容器与已知品2的差异。
已知品2乃以前述方法使用未减少孔隙率的陶瓷板10a而制作所得。自表2明显可知，与已知品2相较，本实施例的制品的不良率已大幅下降。又，此乃因将孔隙率减少且将干燥后的导电体层2转印至陶瓷板10b上，而抑制金属成分渗入陶瓷板10b之故。
由此可知，依本实施例可较实施例1更有效地抑制导电体层2的金属成分渗入陶瓷板10b，令导电体层2间之短路情形锐减，并大幅改善积层陶瓷电容器的制造成品率。
又，本实施例中可在将陶瓷板10b与导电体层2交互积层时，每积层一层即对陶瓷板10b加压，亦可不对陶瓷板10b加压而仅作积层处理，将形成在基体膜层15上的导电体层2积层在其上后再进行加压处理，由此同时确保陶瓷板10b间及陶瓷板10b与导电体层2间的接着性。但与前相较，后者的加压次数则减半。该加压过程约需1～30秒/次的时间，而由于积层数越多则所需时间亦越长，因此将造成积层陶瓷电容器成本提高。尤其，以卑金属形成导电体层2时，其在积层工序的制品价格上所占的比例甚高，因此可在制作临时积层体时，对陶瓷板10 b乃仅作积层处理，而在将形成在基体膜层15上的导电体层2积层在其上后方才进行加压处理，同时确保陶瓷板10b问及陶瓷板10b与导电体层2间的接着性，以降低成本。在本实施例中，因导电体层2的叠层数在100层以上，故无效层采用未为使得孔隙率减少的陶瓷板10a。
实施例3
本实施例是将如图4所示在基体膜层15上形成的导电体层2连同基体膜层15一并叠合在陶瓷板10b上，并使该导电体层2与陶瓷板10b接触，以制作一具导电体层2的陶瓷板10b后，将其进行积层以制作一积层体。
具体而言，将与实施例卜2同方式所制作的已减少孔隙率的陶瓷板10b及形成在基体膜层15上的导电体层2连同基体膜层15一并送入辊子问加压，由此使陶瓷板10b与导电体层2紧密接着。而该加压时的温度乃同在实施例2，以室温至不会使导电体层2中的可塑剂过度飞散的温度为范围。
如止，在基体膜层15上形成导电体层2及陶瓷板10b，将其以一预定形状切割后，依次积层一预定层数并进行加压，以获得一临时积层体。
又，临时积层体的形成可在与实施例1、2相同的无效层上，反覆进行将基体膜层15朝上积层，并在加压后将基体膜层15剥离的处理，或亦可在去除基体膜层15后，反覆进行具导电体层2的陶瓷板10b的积层与加压处理。但，去除基体膜层15后，在将导电体层2朝上积层时，需考虑到应小心避免导电体层2附著在诸如压板等加压器具上例如设置一用以避免导电体层2附著在导电体层2与压板间的膜片等。故，将基体膜层15剥离后进行积层时，宜将陶瓷板16面朝上之后，进行与实施例1相同的工序，即可获得一积层陶瓷电容器。又，如前述使用辊子制作具导电体层2的陶瓷板10b时，乃可以较快的速度进行。即，在实施例3中，与实施例2中所示将陶瓷板10b及导电体层2在积层时分别进行加压的情况相比较，可将积层时的加压次数减半，故可降低成本。
                                表3
孔隙率 已知品1(50％) 40％ 30％ 20％ 10％
短路数 83/1000  2/1000  1/1000  0/1000  0/1000
表3是就其有效层数(夹在导电体层2间的陶瓷介电体层1的层数)为150层的积层陶瓷电容器的短路率比较并显示利用本实施例品与已知品3的差异。
已知品3乃以前述方法使用减少孔隙率前的陶瓷板10a而制作所得。而自第3表明显可知，与已知品3相比本本实施例的不良率已大幅下降。又，针对短路发生品分析其内部剖面的结果即可确定，其短路症结是在导电体层2间的短路。
由此可知，依本实施例可使导电体层2间的短路情形锐减，而大幅改善积层陶瓷电容器的制造成品率并降低成本。
实施例4
本实施例4亦非将导电体层21接形成在陶瓷板10b上，而是形成在诸如聚对苯二甲酸乙二醋薄膜等基体膜层15上。
首先，与实施例1相同地减少陶瓷板10a的孔隙率并准备各具40％、30％、20％及10％四种孔隙率的陶瓷板10b。
又，与实施例1相同地将金属糊以一预定的形状印刷在基体薄膜15上并进行干燥，形成导电体层2。在此是令导电体层2中大部分的溶剂飞散而使其表面硬化，使得仅为大部分的金属成分及可塑剂与粘合剂成分。具体而言，相对于金属成分100wt％，导电体层2中的有机成分为5％-15wt％，且以8-12wt％为佳。由图可见，若低于5wt％则将使导电体层2与陶瓷板10b的接着性不良，而若超过15wt％则将使导电体层2的粘着性过强，无法将导电体层2制作成预定形状之故。
又，此时为在往后的工序中易在将基体膜层15由导电体层2脱膜，乃以预先在基体膜层15上形成一由丙烯基树脂、三聚氰胺树脂、环氧树脂或矽树脂中至少一种以上的树脂所构成的脱膜层(未图示)后，再印刷导电体层2为佳。尤其采用丙烯基树脂与三聚氰胺树脂混合是可获得格外良好的脱膜性。又，矽树脂则因除可获得预定的脱膜性外，并具优异的耐溶剂性及耐湿性，效果亦佳。此时，导电体层2的表面是如图4所示乃在表面成凹凸状态。
接着将导电体层2进行干燥后，如图6所示将导电体层2 4同基体膜层15通过表面平滑的辊子14a与14b问，并以轮子14a与14b将导电体层2向厚度方向加压以减少导电体层2表面的凹凸。图5为表面经平滑处理后的导电体层的剖视图。
接着，将多层的未形成有导电体层2的陶瓷板10a积层在支撑体上形成无效层后，将导电体层24同基体薄膜15在其上，使导电体层2与陶瓷板I0b直接接触再自上下方向加压令导电体层2与陶瓷板10b接着。而该加压乃以在温度范围为自室温至不致使导电体层2中的可塑剂过度飞散的温度(本实施例为150℃)中进行为佳。其是因，若可塑剂过度飞散则导电体层2将变硬及变脆，使陶瓷板10b与导电体层2间的接着力随的降低，以致积层时或烧制时将发生结构上的缺陷之故。因此，利用在上述温度进行加压，乃可软化导电体层2中的粘合剂成分及可塑剂成分，而将导电体层2与陶瓷板10b问的接着性提高。
又，当导电体层2的可塑剂及粘合剂的含有率低时，则可利用在加压时提高温度而使可塑剂及粘合剂活性化，提高导电体层2与陶瓷板10b间的接着性。另一方面，若含有率高时，即便在室温下导电体层2与陶瓷板10b间亦可获得充分的接着性，故不需特别加热。换言之，宜配合导电体层2的有机成份的种类及含有率调整加热温度。
紧接着，将基体膜层15脱膜，并将陶瓷板10b积层在导电体层2上。之后，再度将导电体层2连同基体膜层15积层在陶瓷板10b上，并以前述条件加压。又，以一预定次数反覆进行该陶瓷板10b与导电体层2的积层工序，即可获得一临时积层体。之后，以与实施例1相同的工序制作一有效层为150层的积层陶瓷电容器。
                            表4
孔隙率 已知品4(50％)     40％     30％     20％     10％
短路数     9/1000   1/1000   0/1000   0/1000   0/1000
表4是就积层陶瓷电容器的短路率，比较并显示利用本实施例品与已知品4的差异。
已知品4乃以如实施例2的制作方法使用未减少孔隙率的陶瓷板10a而制作所得。自第4表明显可知，与已知品4相较，本实施例制品的短路率已大幅下降，且亦较实施例2所制为低。此乃因不仅将孔隙率减少并干燥后的导电体层2转印至陶瓷板10b上，且是在减少导电体层2表面的凹凸后方才进行转印，故可进一步抑制金属成分因导电体层2的凸起部刺入陶瓷板10b而渗入陶瓷板10b之故。
又，积层体的形成方法是如本实施例2所示，可利用将陶瓷板10b与导电体层2交互积层而进行，亦可如实施例3制作一具导电体层2的陶瓷板10b并利用将其进行积层而进行。而不论何皆可分别达到与实施例2、3相同的效果，且可更进一步降低短路问题。
现就本发明的要点进行详述。
(1)本发明对陶瓷板10a在减少孔隙率前的孔隙率超过50％，格外具显著的效果。
(2)如前述各实施例，当陶瓷板10a、10b中含有聚乙烯时，若在不经加热下减少其孔隙率后放置长时问，则空气将进入陶瓷板10b而使其孔隙率增加，故在不经加热即减少孔隙率时，宜迅速进行积层体的制造。又，若经加热则将使聚乙烯发生塑性变形，故即便长时间放置，孔隙率亦不会产生太大变化。
(3)利用将陶瓷板10a的孔隙率减少，可提高弹性率而可在制作工序中防止陶瓷板10b的伸展。
(4)若为将陶瓷板10a的孔隙率减少而将陶瓷板10a向厚度方向加压，则可减少形成在陶瓷板10b的导电体层2上的凹凸。故，可轻易地将导电体层2形成在陶瓷板10b上。
(5)若为减少陶瓷板10a的孔隙率而进行加压及以一超过有机物的玻璃转移点但低于熔点的温度进行加热时宜同时或先进行加压处理。尤其是将使用了聚乙烯的陶瓷板10a的孔隙率减少时，必需同时进行加压与加热或先进行加压。其是因，若在无加压状态下即以超过聚乙烯的玻璃转移点但低于熔点的温度进行加热，将使聚乙烯在陶瓷板10a、10b的宽度方向收缩而产生皱摺，困而无法获得厚度均匀的陶瓷板10b。
(6)利用将陶瓷板10b的孔隙率减少至50％以下，则其抑制导电体层2的金属成分渗入陶瓷板10b内部。效果最为显著。但，若孔隙率过低则在形成临时积层体及积层体时，将因无法吸收形成有导电体层2与未形成导电体层2的部分的段差而产生结构上的缺陷，故其孔隙率乃以10％-40％为佳。
(7)制作已减少孔隙率的陶瓷板10b时的加压力，宜低于往后工序中对积层体全体进行加压时的加压力，且尤以低于临时积层体的加压力为佳。其是因，若陶瓷板10b在制作临时积层率体前的孔隙过低，则将因无法吸收形成有导电体层2的部分与未形成有导电体层2的部分间的段差而产生结构上的缺陷。
(8)在使用含有有机物粘合剂的陶瓷板10a、10b以获得临时积层体为止的工序中加热时，是以高于有机物粘合剂的玻璃转移点但低于熔点的温度范围进行热处理，由此可将聚乙烯的流动性提高，而使热处理的效果显著。
(9)将陶瓷板10a构造为其有机物乃以在平面方向成网眼构造，并在厚度方向成层状叠合构造的方式分布，而困该网眼中吸附有陶瓷粉末11，结果使陶瓷粉末11亦成。网状构造并以层状分布，由此即可抑制金属成分渗入陶瓷板10a。
(10)前述实施例中，粘合剂虽是使用重量平均分子量超过400,000的聚乙烯，但亦可使用其他在形成陶瓷板10a、10b时，在平面方向成网眼构造，并在厚度方向成不规则层状叠合构造的方式分布的聚烯烃，代替聚乙烯。
(11)前述实施例中，虽是就积层陶瓷电容器进行说明，但在将陶瓷板与导电体层进行积层以形成诸如积层可变电阻、积层热变组器、积层线圈、陶瓷多层基板或积层过滤器等陶瓷电子零件时亦可获得同样的效果。
工业上的实用性
以上由本发明可知，利用预先减少陶瓷板的孔隙率可将导电体层中的金属成分渗入陶瓷板中的问题抑制到最小且利用形成令金属成分难以渗入陶瓷板中的导电体层，即可有效地控制陶瓷电子零件发生短路的概率。尤其针对提高格外要求陶瓷板薄且高积层的晶片电容器的成品率，具有绝佳的效果。

Claims (21)

1、一种陶瓷电容器的制造方法，其特征在于，包括下述工序
对含有陶瓷粉末及有机物的陶瓷板加压以减少孔隙率并且使孔隙率减少后的陶瓷板的孔隙率低于50％的第1工序，
接着，使用金属糊在所述陶瓷板上形成导电体的第2工序，
接着，将多片所述形成所述导电体层的陶瓷板进行积层，并使所述导电体层夹着所述陶瓷板相向，得到积层体的第3工序，和
对所述积层体进行烧制的第4工序。
2、如权利要求1所述的陶瓷电容器的制造方法，其特征在于，
在第1工序中，使孔隙率减少前的陶瓷板的孔隙率高于50％。
3、如权利要求1所述的陶瓷电容器的制造方法，其特征在于，
第1工序中，所述陶瓷板至少含有陶瓷成分和聚乙烯。
4、如权利要求1所述的陶瓷电容器的制造方法，其特征在于，
第1工序中的加压力低于第3工序中形成积层体时的加压力。
5、如权利要求1所述的陶瓷电容器的制造方法，其特征在于，
在第1工序中，在加压的同时进行加热。
6、如权利要求5所述的陶瓷电容器的制造方法，其特征在于，
所述加热温度高于陶瓷板中至少一种有机物的玻璃转移点，而低于其熔点。
7、一种陶瓷电容器的制造方法，其特征在于，包括下述工序
对含有陶瓷粉末及有机物的陶瓷板加压以减少孔隙率并且使孔隙率减少后的陶瓷板的孔隙率低于50％的第1工序，
接着，使用金属糊在基体薄膜上预先制作导电体层，并将所述导电体积层在所述陶瓷板上的第2工序，
接着，将多片叠合所述导电体层的陶瓷板进行积层，并使所述导电体层夹着所述陶瓷板相向，得到积层体的第3工序，和
对所述积层体进行烧制的第4工序。
8、如权利要求7所述的陶瓷电容器的制造方法，其特征在于，
在第1工序中，使孔隙率减少前的陶瓷板的孔隙率高于50％。
9、如权利要求7所述的陶瓷电容器的制造方法，其特征在于，
在第1工序中，所述陶瓷板至少含有陶瓷成分和聚乙烯。
10、如权利要求7所述的陶瓷电容器的制造方法，其特征在于，
在第1工序中的加压力低于第3工序中形成积层体时的加压力。
11、如权利要求7所述的陶瓷电容器的制造方法，其特征在于，
在第1工序中，在加压的同时进行加热。
12、如权利要求11所述的陶瓷电容器的制造方法，其特征在于，
所述加热温度高于陶瓷板中至少一种有机物的玻璃转移点并且低于其熔点。
13、如权利要求7所述的陶瓷电容器的制造方法，其特征在于，
相对于金属成分100wt％，导电体层中的有机成分为5％-15wt％。
14、如权利要求7所述的陶瓷电容器的制造方法，其特征在于，
在第2工序后第3工序前设置将导电体层向厚度方向加压的加压工序。
15、一种陶瓷电容器的制造方法，其特征在于，包括下述工序
将包含有机物及陶瓷粉末的陶瓷板与导电体层交互积层以制造积层体的第1工序，及
接着烧制所述积层体的第2工序，
所述陶瓷板使用所述有机物为网眼构造，且所述有机物与所述陶瓷粉末以层状存在，并且使得所述陶瓷板的孔隙率低于50％。
16、如权利要求15所述的陶瓷电容器的制造方法，其特征在于，
所述第1工序通过反覆进行下述2步工序而将陶瓷板与导电体层交互积层以制造积层体，即，
将形成在基体薄膜上的导电体层连同基体薄膜进行积层，以使导电体层与陶瓷板直接接触，再自上下方向加压后将所述基体薄膜剥离的剥离工序，和
接着将下一层的陶瓷板积层在该导电体层上并且进行加压的工序。
17、如权利要求16所述的陶瓷电容器的制造方法，其特征在于，
在陶瓷板上进行积层工序前，设置将导电体层向厚度方向加压的加压工序，
18、如权利要求15所述的陶瓷电容器的制造方法，其特征在于，
在第1工序中，所述导电体层利用薄膜形成法制作。
19、一种陶瓷电容器，其特征在于，
所述陶瓷电子零件由陶瓷层与导体层交互积层而成，
所述陶瓷层使用有机物为网眼构造，且所述有机物与所述陶瓷粉末以层状存在，
所述陶瓷板的孔隙率低于50％。
20、如权利要求19所述的陶瓷电容器，其特征在于，
所述有机物为聚烯烃。
21、如权利要求20所述的陶瓷电容器，其特征在于，
所述聚烯烃为聚乙烯。
CNB008020248A 1999-09-22 2000-09-21 陶瓷电容器的制造方法和陶瓷电容器 Expired - Fee Related CN1171257C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP268636/1999 1999-09-22
JP26863699A JP3527668B2 (ja) 1999-09-22 1999-09-22 セラミック電子部品の製造方法
JP286522/1999 1999-10-07
JP28652299A JP3538348B2 (ja) 1999-10-07 1999-10-07 セラミック電子部品の製造方法

Publications (2)

Publication Number Publication Date
CN1322367A CN1322367A (zh) 2001-11-14
CN1171257C true CN1171257C (zh) 2004-10-13

Family

ID=26548403

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008020248A Expired - Fee Related CN1171257C (zh) 1999-09-22 2000-09-21 陶瓷电容器的制造方法和陶瓷电容器

Country Status (6)

Country Link
US (1) US6780267B1 (zh)
EP (1) EP1139355A4 (zh)
KR (1) KR100694922B1 (zh)
CN (1) CN1171257C (zh)
TW (1) TW470981B (zh)
WO (1) WO2001022449A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI455162B (zh) * 2012-05-30 2014-10-01 Samsung Electro Mech 積層晶片電子元件、用於製造該積層晶片電子元件之板體，及其封裝單元

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4827157B2 (ja) * 2002-10-08 2011-11-30 Ｔｄｋ株式会社 電子部品
US7819996B2 (en) * 2006-10-27 2010-10-26 Nippon Soken, Inc. Method of manufacturing ceramic sheet and method of manufacturing gas sensing element
CN105074912B (zh) * 2013-03-25 2018-03-16 松下知识产权经营株式会社 绝热片及其制造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2031152A5 (zh) * 1969-02-26 1970-11-13 Ibm
US4194040A (en) * 1969-04-23 1980-03-18 Joseph A. Teti, Jr. Article of fibrillated polytetrafluoroethylene containing high volumes of particulate material and methods of making and using same
UST909004I4 (en) * 1972-03-23 1973-04-03 Calendering poctor blade cast ceramic sheets to control anisotropic firing shinkage
JPS58154293A (ja) * 1982-03-10 1983-09-13 株式会社日立製作所 グリ−ンシ−トの寸法安定化法
JPS60254697A (ja) * 1984-05-31 1985-12-16 富士通株式会社 多層セラミック回路基板および製法
US4871608A (en) * 1986-12-10 1989-10-03 Ngk Spark Plug Co., Ltd. High-density wiring multilayered substrate
JPH0754780B2 (ja) * 1987-08-10 1995-06-07 株式会社村田製作所 積層セラミックコンデンサの製造方法
US4867935A (en) * 1988-02-26 1989-09-19 E. I. Du Pont De Nemours And Company Method for preparing ceramic tape compositions
JPH0242797A (ja) * 1988-08-03 1990-02-13 Fujitsu Ltd 多層セラミック配線板の製造方法
JPH0670941B2 (ja) * 1988-12-15 1994-09-07 株式会社村田製作所 積層コンデンサの製造方法
US5101319A (en) * 1990-04-03 1992-03-31 Vistatech Corporation Pre-engineered electrode/dielectric composite film and related manufacturing process for multilayer ceramic chip capacitors
JPH0773875B2 (ja) * 1990-09-28 1995-08-09 東レ株式会社 油含浸型コンデンサ用フィルム
JPH07504150A (ja) * 1991-09-12 1995-05-11 ザ・ダウ・ケミカル・カンパニー 共焼上げ多層基材の製造方法
JPH0582965A (ja) * 1991-09-19 1993-04-02 Fujitsu Ltd 多層セラミツク配線基板の製造方法
JPH05175064A (ja) * 1991-12-20 1993-07-13 Taiyo Yuden Co Ltd 積層電子部品の製造方法
JPH05182861A (ja) * 1991-12-27 1993-07-23 Taiyo Yuden Co Ltd 積層セラミック電子部品の製造方法
JPH07263271A (ja) * 1994-03-17 1995-10-13 Marcon Electron Co Ltd 積層セラミック部品の製造方法
JPH09237955A (ja) * 1995-12-28 1997-09-09 Fuji Elelctrochem Co Ltd 積層部品の導体膜パターン形成方法
JPH09321411A (ja) * 1996-05-31 1997-12-12 Sumitomo Metal Ind Ltd セラミックス配線基板の製造方法
JPH10163061A (ja) * 1996-12-03 1998-06-19 Rohm Co Ltd 積層型コンデンサの製造方法
JPH10200260A (ja) * 1997-01-06 1998-07-31 Hitachi Ltd パターン付グリーンシートの製造方法及びセラミック多層配線基板の製造方法
JPH1174146A (ja) * 1997-08-28 1999-03-16 Tokin Corp 積層セラミックコンデンサの製造方法
JP3042464B2 (ja) * 1997-10-06 2000-05-15 松下電器産業株式会社 セラミック電子部品の製造方法
JP4007665B2 (ja) * 1998-01-19 2007-11-14 帝人株式会社 多孔質積層体の製造方法
JP3538309B2 (ja) * 1998-02-17 2004-06-14 松下電器産業株式会社 積層セラミック電子部品の製造方法
JP3239835B2 (ja) * 1998-03-09 2001-12-17 松下電器産業株式会社 積層セラミック電子部品の製造方法
JP3527667B2 (ja) * 1999-07-28 2004-05-17 松下電器産業株式会社 セラミック電子部品の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI455162B (zh) * 2012-05-30 2014-10-01 Samsung Electro Mech 積層晶片電子元件、用於製造該積層晶片電子元件之板體，及其封裝單元
US9099242B2 (en) 2012-05-30 2015-08-04 Samsung Electro-Mechanics Co., Ltd. Laminated chip electronic component, board for mounting the same, and packing unit thereof
US9576728B2 (en) 2012-05-30 2017-02-21 Samsung Electro-Mechanics Co., Ltd. Laminated chip electronic component, board for mounting the same, and packing unit thereof

Also Published As

Publication number Publication date
EP1139355A1 (en) 2001-10-04
KR20010075728A (ko) 2001-08-09
US6780267B1 (en) 2004-08-24
EP1139355A4 (en) 2007-02-21
KR100694922B1 (ko) 2007-03-14
WO2001022449A1 (fr) 2001-03-29
CN1322367A (zh) 2001-11-14
TW470981B (en) 2002-01-01

Similar Documents

Publication Publication Date Title
CN1314059C (zh) 多层陶瓷电子元器件的制造方法
CN1183815C (zh) 玻璃陶瓷多层基板的制造方法
CN1095176C (zh) 薄膜电容及其制造方法和混合电路基板及其装配方法
CN1182764C (zh) 陶瓷基板的制造方法
JP5083409B2 (ja) 積層セラミック電子部品の製造方法
CN1171257C (zh) 陶瓷电容器的制造方法和陶瓷电容器
JP2006351820A (ja) 積層セラミックコンデンサの製造方法
CN1839452A (zh) 印刷电路板的层叠方法和层叠陶瓷电子部件的制造方法
CN1849678A (zh) 电极糊、陶瓷电子部件及其制造方法
CN1206677C (zh) 制造陶瓷电子元件的方法
CN1235456C (zh) 制造陶瓷多层线路板的方法
CN1484841A (zh) 陶瓷电子元件的制造方法和制造设备
JP2000269074A (ja) 積層セラミックコンデンサとその製造方法
CN1380664A (zh) 叠层陶瓷电子元件的制造方法以及叠层电感器的制造方法
JPH05182861A (ja) 積層セラミック電子部品の製造方法
JP3538348B2 (ja) セラミック電子部品の製造方法
JP3954792B2 (ja) 積層セラミック電子部品の製造方法
JP3514202B2 (ja) 積層セラミック電子部品の製造方法
JP2005142352A (ja) 内部電極用シートおよびその製造方法
JPH1197280A (ja) 積層セラミックコンデンサの製造方法
JP4019859B2 (ja) セラミック電子部品の製造方法
JP2002260952A (ja) 積層セラミック電子部品の製造方法
JP2003282352A (ja) 積層セラミックコンデンサの製造方法
JP2004320008A (ja) セラミック電子部品の製造方法
JPH09139321A (ja) セラミック生シートおよびそれを用いたセラミック電子部品の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041013

Termination date: 20120921