CN1484841A - 陶瓷电子元件的制造方法和制造设备 - Google Patents

陶瓷电子元件的制造方法和制造设备 Download PDF

Info

Publication number
CN1484841A
CN1484841A CNA02803547XA CN02803547A CN1484841A CN 1484841 A CN1484841 A CN 1484841A CN A02803547X A CNA02803547X A CN A02803547XA CN 02803547 A CN02803547 A CN 02803547A CN 1484841 A CN1484841 A CN 1484841A
Authority
CN
China
Prior art keywords
pressure
framework
heap body
electron element
ceramic electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA02803547XA
Other languages
English (en)
Other versions
CN100358062C (zh
Inventor
谷井晋
Ҳ
坂口佳也
山崎三浩
北町亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1484841A publication Critical patent/CN1484841A/zh
Application granted granted Critical
Publication of CN100358062C publication Critical patent/CN100358062C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062Prior to assembly
    • Y10T156/107Punching and bonding pressure application by punch
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062Prior to assembly
    • Y10T156/1075Prior to assembly of plural laminae from single stock and assembling to each other or to additional lamina
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T83/00Cutting
    • Y10T83/202With product handling means
    • Y10T83/2033Including means to form or hold pile of product pieces
    • Y10T83/2037In stacked or packed relation
    • Y10T83/2042Including cut pieces overlapped on delivery means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
  • Laminated Bodies (AREA)

Abstract

在通过向陶瓷堆体施加压力以形成覆层的步骤中(在框架被刺进堆体并保持在那里的同时),堆体被位于框架内的压力施加构件施压。根据此方法,在与堆体表面平行的方向上无变形产生。因此,不会产生导电层由于应力而产生变形之类的问题,因而产生具有优良密实结构的堆体,并且当堆体被烧结时,由上述构造形成的陶瓷电子元件不会出现连接缺陷,结构缺陷和电性能失效,具有良好的成品率。另外,通过在对堆体施压时加热堆体,在降低压力的条件下形成密实堆体。此外,通过为压力施加构件提供弹性体,堆体被均匀施压。并且通过在向堆体施压时降低堆体的空气压力,堆体中的气体被排除以允许减少施压时间。

Description

陶瓷电子元件的制造方法和制造设备
技术领域
本发明涉及诸如多层陶瓷电容器等等的陶瓷电子元件的制造方法及其制造设备。
背景技术
已知有许多陶瓷电子元件的制造方法,这里描述的是一典型的多层陶瓷电容器的制造方法。
首先,诸如钛酸钡等等的电介质材料与有机粘合剂、增塑剂、溶剂等等相混合,所得到的混合物被搅拌制成浆状物。然后根据刮刀法,此浆状物被涂敷并干燥以产生生陶瓷片(ceramic green sheet)。接下来,主要由金属构成的导电糊剂通过丝网印刷法及其同类工艺被印制在生陶瓷片上,并且被干燥以形成导电层,由此允许制备出活跃层用片。除此以外,还制备仅由生陶瓷片构成、其上没有形成导电层的覆盖层用片。
如图12所示,根据现有技术的多层陶瓷电容堆叠工艺,粘接层102被布置在支撑板101上,并且多个覆盖层用片被堆叠其上。此外,在其顶端叠加一个活跃层用片,从而将生陶瓷片和导电层合在一起以形成叠层结构。叠加活跃层用片的步骤被重复预定次数,并且多个覆盖层用片再次被堆叠在多个活跃层用片上面以实现堆体103。当活跃层用片在彼此上面堆叠时,以下述方式进行堆叠,其中多个矩形模式的相应导电层(均充当内部电极)按矩形模式长度方向的预定距离逐层交错排列。
在通过冲压而形成高密度结构的步骤中,对堆体103施压,以使相应生陶瓷片和导电层相互挤压,从而形成单片结构。在通过施压而形成高密度结构的现有技术步骤中,使用具有相互平行排列的下平模111和上平模112的单轴冲压机。通过粘接层102在支撑板101上构成的堆体103被布置在下模111上,并且通过上模112施加压力以形成堆体103的高密度结构。
接下来,堆体103的高密度结构被切成片以产生生芯片(greenchip),每片具有期望的构造,并且与支撑板101上的粘接层102分离。生芯片被烧结并且在每个相应的芯片上设置外部电极以完成多层陶瓷电容。
上述冲压形成高密度结构的步骤是防止出现结构缺陷(如脱层等)所导致的失效的重要步骤。当相应生陶瓷片和导电层的粘接不牢靠时,可能发生由于结构缺陷而导致的失效。所以为取得足够密实的条件,有必要对堆体103施加均匀而充足的压力,使得相应生陶瓷片在其厚度方向产生形变并且被相互压挤以实现优异的密实条件。
然而,当生陶瓷片受压或暴露于增加密度所需的温度和压力时,生陶瓷片的变形不仅产生在其厚度方向,而且也产生在与其表面平行的方向上。这意味着堆体103的周边趋于向外膨胀,因此,使导电层的形状产生扭曲。其结果是,当堆体103被切成片时,便产生了由于断裂和不良特性而导致的失效。由于包含更多数量的导电层并且/或者生陶瓷片的厚度很小,使得堆体103的厚度中导电层厚度所占的比例更大,于是当由于失去导电层而导致逐阶层差增加时,这些问题很可能会倍增。
所以,针对当对堆体施压时防止产生堆体变形的方法,人们提出了各种建议。例如,在日本专利申请待审公开说明书H5-175072和2001-23844中,披露了该方法的一些下列内容:
A)高密度结构的形成方法:首先使用外缘模对堆体表面的周边施压,然后使用中心模向堆体表面下的内部施压。
B)通过外缘模对堆体施加的压力高于通过中心模对堆体施加的压力的方法。
C)通过单轴橡胶冲压机对弹性框架内放置的堆体施加压力的方法。
然而即使根据A和B的方法,当缺少导电层导致的逐阶层差增大时,生陶瓷片的塑性变形不仅发生在厚度方向,同时也发生在与生陶瓷片表面平行的方向上。其结果是堆体的外缘膨胀,使导电层形状发生扭曲。
即使根据方法C,也必须使堆体的尺寸与弹性框架的内部尺寸高度精确地吻合,甚至尺寸上的微小差距也可使堆体发生形变。
发明内容
根据本发明的陶瓷电子元件的制造方法包括对堆体施加压力的步骤,其中通过将生陶瓷片和导电层在彼此上方交替堆叠形成生陶瓷片和导电层的单片高密度结构,从而形成所述堆体,在该步骤中安装一框架并保持在堆体内部,并且向位于框架内的压力施加构件施加压力。根据本发明的陶瓷电子元件的制造设备包括下模,压力施加构件以及框架,其中框架被用来包住用于向堆体施加压力的压力施加构件的外缘,其中通过将生陶瓷片和导电层在彼此上方交替堆叠来形成堆体,而框架的顶端被整形为刀刃状。
附图说明
图1为本发明示范实施例1的横截面图,描述的是对堆体施压来构成高密度结构的步骤。
图2为本发明示范实施例1的另一个横截面图,描述的是对堆体施压来构成高密度结构的步骤。
图3是本发明示范实施例1的再一个横截面图,描述的是对堆体施压来构成高密度结构的步骤。
图4是本发明示范实施例1中陶瓷电子元件制造设备的横截面图,该设备被用于对堆体施压来构成高密度结构的步骤中。
图5是本发明示范实施例1中堆体的横截面图。
图6是本发明示范实施例2中陶瓷电子元件制造设备的横截面图,该设备被用于对堆体施压来构成高密度结构的步骤中。
图7是本发明示范实施例3中陶瓷电子元件制造设备的横截面图,该设备被用于对堆体施压来构成高密度结构的步骤中。
图8是本发明示范实施例3的横截面图,描述向堆体施压来构成高密度结构的步骤。
图9是本发明示范实施例3的又一横截面图,描述向堆体施压来构成高密度结构的步骤。
图10是本发明示范实施例3的另一个横截面图,描述向堆体施压来构成高密度结构的步骤。
图11是本发明示范实施例3的再一个横截面图,描述向堆体施压来构成高密度结构的步骤。
图12是根据现有技术的横截面图,描述向堆体施压来构成高密度结构的步骤。
具体实施方式
接下来是根据图例对本发明各种实施例进行的描述。对于结构彼此相类似的对象的描述,通常采用同样的参考符号。
(示范实施例1)
参照图1至图5,对示范实施例1进行描述。
首先,在基膜上形成由主要成分为钛酸钡的陶瓷粉状物与有机粘合剂构成的生陶瓷片,从而制备出第一片。同时,通过将导电层4沉积在生陶瓷片3上来制备第二片。此工艺是根据丝网印刷法实现的,其中通过使用主要由镍构成的金属糊状物,在第一片的生陶瓷片3上按照期望图案形成电层4,然后执行干燥步骤。
此时,生陶瓷片3的厚度被制成大约10μm,导电层4的厚度大约为2.5μm。
接下来是堆叠工艺的描述。如图5所示,粘接片2被首先形成于支撑板1上。粘接片2在使支撑板1与堆体5整合的过程中发挥重要作用,并且对堆体5和支撑板1均有粘接作用。粘接强度足以防止堆体5和支撑板1相互剥离。然而,当堆体5和支撑板1的整体结构被切成片时,上述每个相应的切片的组成部分需要彼此分离。所以,当被加热到比预定温度高的温度时,堆体5和支撑板1之间的粘接剂按计划消失。
然后,当通过基膜进行加热和施压,从而以在支撑板1上的粘接片2上进行粘接的方式转印第一片之后,基膜被剥离消除。重复此步骤以使20个第一片在彼此上方堆叠,从而产生覆盖层。
接下来,当通过以导电层4的边接触到覆盖层的方式将第二片放置在覆盖层上,并且通过基膜加热和施压,从而以粘接在覆盖层之上的方式转印第二片之后,基膜被剥离脱落。这种通过粘接转印第二片的工艺过程被重复150次。
另外,20个第一片被堆叠在彼此的上方以形成堆叠的第二片上的覆盖层,于是获得如图5所示的堆体5。
接下来是对图4中所示的制造设备的描述。制造设备的框架12被用来包住压力施加构件13的外围,之间几乎没有空隙。为使框架12具有切割堆体5的功能,位于压力施加构件13侧面的框架12的表面与压力施加构件13的侧表面平行对齐,并且框架12顶端的形状象倾角向外的利刃。加热器14和15被分别嵌入下模11和压力施加构件13中,对被压物体进行加热。为确保物体被压,下模11具有通过虹吸作用固定被冲压的物体的装置。
接下来是参照图1至图3对冲压形成高密度结构的步骤的描述。
如图1所示,被粘接片2固定在支撑板1上的堆体5被布置在制造设备的下模11上的预定位置。并且,在堆体5的上表面上,铺上35μm厚的聚乙二醇对酞酸酯(polyethylenetephthalate)膜6(以下称“薄膜”)。
然后,如图2所示,框架12被液压下移并刺入堆体5中,并且当框架12的顶端接触到粘接片2时便停住。此后,压力施加构件13被液压下移并按图3所示那样冲压框架12内的堆体5。此时,下模11和压力施加构件13的温度分别被加热器14和15保持在80℃。堆体5在50MPa/cm2的压力下冲压60秒。
接下来,在压力施加构件13下移后停止的同时,液压被降至1MPa/cm2。当堆体5被固定住时,框架12被液压提升以使框架12与堆体5分离开来。然后,压力施加构件13被液压提升,使其与堆体5分离。
下一步,由于冲压而形成高密度结构的堆体5与支撑板1和粘接片2一起从制造设备的下模11上被卸下,而且堆体5被切割成所需的尺寸。随后,切开后的堆体5和支撑板1与粘接片2一起被加热到150℃,以使其与粘接层2分离,因此产生出许多片生芯片。当在氮气中对生芯片进行粘接剂清除处理后,生芯片在防止镍被氧化的氮氢混合气体中被烧结,温度升至1300℃,因此获取芯片烧结体。
每个烧结体的边缘均经过斜切角处理,以使内部电极暴露在其两端表面。在向每个烧结体的两端表面和侧表面涂敷主要成分为铜的电极糊后,烧结体被暴露在800℃的氮气中以形成电极。通过镀镍在电极上形成由镍构成的外部电极,并且通过镀锡在镍上面形成焊锡,从而产生本发明示范实施例1中的多层陶瓷电容。通过对电容器横截面的显微观察来了解示范例1中产生的相应多层陶瓷电容的内部结构,由于结构缺陷(如导电层错位引起连接不良,层间脱落,脱层等等)而引发的失效则一点也观察不到。多层陶瓷电容具有十分优异的电特性。
在根据本发明示范实施例1中的多层陶瓷电容制造方法通过对堆体5施压来形成高密度结构的步骤中,使用位于框架12内的压力施加构件13对堆体5施加压力,同时框架12被刺进堆体5。相应地,由于向堆体5施加了压力,同时框架12牢固地保持堆体5,使得在框架12和堆体5的周边侧表面之间没有产生间隙,因此堆体5在与其表面平行方向没有产生变形,于是,由于所受应力而导致导电层4产生变形的可能性不复存在,并且堆体可获得优异的覆层结构。其结果是,当堆体被烧成烧结体时,由这种烧结体制成的陶瓷电子元件不具有因连接不良,结构缺陷和不良电子特性而导致的失效,并且可获得良好的成品率。
由于加热器14和15在实施例1中被用来向堆体5施压并加热,堆体5由于加热而变软,即使在所施压力比在常温下所施压力小的情况下,堆体也可实现十分完美的覆层效果。由于通过施压而实现覆层结构的条件可由温度和压力两个因素确定,所以,根据构成堆体的生陶瓷片的性质为通过冲压实现覆层结构而采用合适条件的自由度很大。
此外,通过布置在其上表面的膜6对堆体5施压,可防止压力施加构件13施压面与堆体5粘连,以便使其容易相互分离。另外,也可防止堆体粘连杂物和灰尘。
实施例1中所使用的制造设备采用框架12来包住压力施加构件13的外缘,并且框架12的顶端的形状象刀刃。通过使用如此构造的制造设备,可以实施本发明实施例1中的制造方法,其特征在于,通过压力施加构件13向堆体5施压,同时框架12被压进堆体5中并被固定在那里。
并且,实施例1中所使用的制造设备允许压力施加构件13和框架12独立移动,因此可使框架12能够适度调整其压入堆体5压力和范围,同时也可使压力施加构件13能够根据被压物体,即堆体5的厚度和性质来调整压力等等。
此外,由于以在框架12和压力施加构件13之间没有留下间隙的方式安装框架12,堆体5不可能进入框架12和压力施加构件13之间的间隙,因此消除了在通过压力施加构件13向堆体5施压时导致堆体5产生变形的原因。
框架12的顶端部的形状象刀刃,使得位于压力施加构件13侧面的框架12的内表面与压力施加构件13的侧表面平行对齐。所以,当框架12被压进堆体5时,在与堆体5的表面平行的方向上,没有额外的力被施加到位于框架12内侧的堆体5,因此可防止堆体5被抬升和/或变形。
上述优点可应用于生陶瓷片比较薄的情况,甚至还可应用于生陶瓷片和导电层数量成倍增加的情况。
(实施例2)
图6为本发明示范实施例2的横截面图,图解了在通过施压而产生高密度结构的步骤中采用的陶瓷电子元件制造设备。
示范实施例2与示范实施例1的差别在于它们所采用的制造设备的结构不同。如图6所示,本发明示范实施例2中的制造设备在压力施加构件23的端部具有由弹性体26构成的施压表面,用来向被压物体施加均匀的压力。弹性体26由耐高温橡胶材料构成。可选地,可使用由弹簧支撑的刚性体构成的平板,或采用内贮气体的活塞结构。除上述之外,当前示范实施例中的制造设备与示范实施例1中使用的如图4所示的设备相同。
接下来根据构成制造方法的步骤对本发明示范实施例2中陶瓷电子元件的制造方法进行描述。
首先按照与示范实施例1中相同的方法制备堆体5。
对于通过向堆体5施压来获取高密度结构的步骤,描述该步骤的图例被省略,因为在通过向堆体5施压来获取高密度结构时框架22和压力施加构件23的升/降移动与示范实施例1中的移动相似。而且如图6所示将堆体5布置在下膜21的预定位置,并且将聚乙二醇对酞酸酯膜布置在堆体5的上表面上的步骤与示范实施例1中的步骤相似。
然后,框架22被液压下移并压入堆体5。框架22的移动当其端部接触到粘接层2时停止。此后,制造设备的压力施加构件23被液压下移以便向框架22内的堆体5施压。此时,加热器24和25将下模21和压力施加构件23的温度维持在80℃,并且压力施加构件23向堆体5施加30MPa/cm2的压力,持续时间为60秒。
接着在压力施加构件23下移后停止的同时,液压降至1MPa/cm2。当堆体5被保持的同时,框架22被液压提升以使框架22与堆体5分离。于是压力施加构件23被液压提升使压力施加构件23与堆体5分离。接下来,通过施压而形成高密度结构的堆体5与支撑板1和粘接片2一起被从下模21上卸离。
按照与示范实施例1中相同的方式,堆体5被切成一片片的生芯片。生芯片被烧结,然后每片均配上外部电极,这样就产生了本发明示范实施例2中的多层陶瓷电容。
通过借助电容横截面的显微观察来了解示范实施例2中产生的多层陶瓷电容的内部结构,没有发现由于结构缺陷(如导电层错位引起的断开连接缺陷,脱层等等)而引起的失效。多层陶瓷电容的电特性是优异的。
本发明示范实施例2中的制造设备在压力施加构件23的端部具有配备弹性体26的施压面。相应地,导电层4造成的被压物体(即堆体5)表面的不规则性所导致的不得影响被弹性体26吸收,因此允许均匀地为堆体5施加压力。与示范实施例1,示范实施例2中向堆体5施加的压力的量级较小,因此不会产生堆体5变形的问题,并且具有优异的堆体致密条件。
结果,以良好的成品率产生不具有断开连接缺陷、结构缺陷和不良电特性导致的失效的陶瓷电子元件。
(示范实施例3)
图7为本发明示范实施例3的横截面图,图解了通过施压而形成高密度结构的步骤中所采用的陶瓷电子元件制造设备。图8至图11为本发明示范实施例3的横截面图,图解了通过向堆体施压而形成高密度结构的步骤。
示范实施例3与示范实施例1和2的不同之处在于:所采用的制造设备的结构不同,并且在通过施压而获取高密度结构时框架32和压力施加构件33的升/降移动不同。如图7所示,示范实施例3中陶瓷电子元件制造设备的构造允许通过出气孔38的排气,使真空室37中的空间保持在降低的压力下。相应地,通过向压力降低环境中的堆体5施压,可帮助排出堆体内所含的气体,从而允许堆体实现优良的致密条件。除上述外,当前示范实施例中的制造设备的构造方式与示范实施例2中如图6所示的制造设备的构造方式相同。
接下来根据构成制造方法的步骤,对本发明示范实施例3中陶瓷电子元件的制造方法进行描述。
首先,以和示范实施例1相同的方式制备图3中所示的堆体5。
然后,如图8所示,堆体5按预定位置被布置在下模31上,同时膜6被布置在堆体5的上表面上。这些步骤与示范实施例1中的步骤相同。空气通过真空室37上配置的排气孔38排出,致使真空室37内的大气压降到13hPa,从而允许堆体5内含有的气体被排出。
接着,在真空室37内的大气压被保持在13hPa的同时,制造设备的压力施加构件33被液压下移,并且在仍然可向堆体5施加小至1MPa/cm2的压力的位置上移动停止。这样,如图9所示,压力施加构件33端部所附接的弹性体36将堆体5保持并放置到位。
接下来如图10所示,框架32被液压下移和压进堆体5中,而且在框架32的端部接触粘接片2的位置上停止下移。此后如图11所示,压力施加构件33的压力被液压增压,并且框架32内的堆体5被冲压。此时,加热器34和35将下模31和压力施加构件33的温度保持在80℃,同时向堆体5施加30MPa/cm2的压力,持续时间为30秒。
然后,当压力施加构件33停止下移运动时,液压被降至1Mpa/cm2。当堆体5被压着时,框架32被液压提升以使框架32与堆体5分离。此后,压力施加构件33被液压提升以便与堆体5分离。空气通过进气孔39被导入,使得真空室37内部的压力返回到大气压,同时将通过施压而形成高密度结构的堆体5与支撑板1和粘接层2一起从施加压力装置的下模31上移除。
按照与示范实施例1相同的方式,堆体5被切成一片片的生芯片。生芯片被烧结,每个均配有外部电极,从而产生了本发明示范实施例3中的多层陶瓷电容。
通过电容横截面的显微观察来了解示范实施例2中多层陶瓷电容的内部结构,没有发现由于结构缺陷(如导电层错位引起的连接不良、脱层等等)导致的任何缺陷。多层陶瓷电容具有优良的电特性。
对于本发明示范实施例3中多层陶瓷电容的制造方法,在大气压降低的条件下向堆体5施加压力可帮助排除堆体5内所含的气体,从而允许生陶瓷片之间的粘接更加容易。与示范实施例2中相比,虽然在示范实施例3中向堆体5所施加压力的时间较短,然而没有发现堆体变形的问题,并且可实现堆体中十分优异的高密度结构。结果,以良好的成品率生产出没有因断开连接缺陷、结构缺陷以及不良电特性导致的失效的陶瓷电子元件。
另外,通过将堆体5保持并放置就位的压力施加构件33将框架32刺进堆体5,然后通过压力施加构件33向堆体5施加压力,从而当真空室37内的空气被排出以产生气压降低的状态时,允许通过压力施加构件33使堆体5被固定在位置上,并且防止堆体5被抬升和分层。甚至当框架32被刺进堆体5时,堆体5没有发生任何抬升或变形。
对于示范实施例1至3中在彼此上方堆叠各层以产生堆体5的方法,描述了包括以下步骤的方法:通过加热、施压和采用剥离技术清除基膜,利用基膜将生陶瓷片3粘接转移到支撑板1上的粘接片2上。在通过向堆体施压而获取高密度结构的情况下,本发明同样有效,其中按照与上述转移堆叠法不同的堆叠法生产堆体。
虽然针对示范实施例1-3中的多层陶瓷电容制备进行了描述,然而对于在彼此上方堆叠生陶瓷片和导电层以产生堆体,并且堆体被用于陶瓷电子元件(如多层线圈、多层可变电阻、多层热敏电阻、陶瓷多层基片等等)的情况下,本发明同样有效。
实用性
如上所述,本发明涉及陶瓷电子元件的制造方法,其中通过向堆体施压而形成覆层结构的过程包括将框架刺进堆体,和将堆体保持在其中并通过位于框架内的压力施加构件向堆体施压的步骤,其中堆体是通过在彼此上方堆叠生陶瓷片和导电层而形成的。根据此方法,可向被框架以这样的方式保持并固定就位的堆体施加压力,其中在框架和堆体的周边侧表面之间没有间隙。所以,即使当向堆体施加足够强的压力来形成高密度结构时,也可以防止堆体在与其表面平行的方向上产生变形,因而可降低连接不良失效和性能失效。当所得到的堆体被烧结后,允许利用这些被烧结过的堆体以良好的成品率生产没有结构缺陷和电性能失效的陶瓷电子元件。
本发明还涉及了制造设备,包括下模,压力施加构件和框架,框架被用来包住压力施加构件的周边侧表面以便对被施压物体施压,其中框架端部的形状象刀刃。通过使用制造设备,可以实现陶瓷电子元件的制造方法,该方法包括通过位于框架内的压力施加构件向堆体施压,同时框架被刺进堆体并被保持在那里的步骤。

Claims (19)

1.陶瓷电子元件的制造方法,包括下列步骤:
将框架刺进堆体,其中堆体是通过在彼此上方堆叠生陶瓷片和导电层而形成的;和
通过位于所述框架内的压力施加构件向所述堆体施压来形成高密度结构。
2.根据权利要求1的陶瓷电子元件制造方法,其中通过施压形成高密度结构的步骤还包括加热所述堆体的步骤。
3.根据权利要求1的陶瓷电子元件制造方法,进一步包括将所述堆体放置在降低的空气压力下的步骤。
4.根据权利要求1的陶瓷电子元件制造方法,进一步包括通过所述压力施加构件将所述堆体固定并保持就位的步骤。
5.根据权利要求1的陶瓷电子元件制造方法,其中所述框架的顶端的形状象刀刃。
6.根据权利要求1的陶瓷电子元件制造方法,其中所述框架被配置成包住所述压力施加构件的外围,并且它们之间没有任何间隙。
7.根据权利要求1的陶瓷电子元件制造方法,其中所述框架的每个紧邻所述压力施加构件的相应内侧表面与所述压力施加构件侧表面平行地延伸到所述框架的顶端。
8.根据权利要求1的陶瓷电子元件制造方法,其中所述压力施加构件和所述框架可相互独立地移动。
9.根据权利要求1的陶瓷电子元件制造方法,其中弹性体被配置到所述压力施加构件上。
10.陶瓷电子元件制造设备,包括:
用于冲压堆体的下模和压力施加构件,其中通过在彼此上方堆叠生陶瓷片和导电层而形成所述堆体;和
被配置成包住所述压力施加构件的外围并且被刺进所述堆体的框架。
11.根据权利要求10的陶瓷电子元件制造设备,其中为所述下模和压力施加构件中的至少一个提供加热器。
12.根据权利要求10的陶瓷电子元件制造设备,进一步包括腔室,所述腔室至少允许通过密封将堆体包含在其中,以便使其内部的空气压力降低。
13.根据权利要求12的陶瓷电子元件制造设备,进一步包括用于降低所述腔室内的空气压力的降压设备。
14.根据权利要求10的陶瓷电子元件制造设备,其中所述压力施加构件将堆体固定并放置就位。
15.根据权利要求10的陶瓷电子元件制造设备,其中所述框架的顶端的形状象刀刃。
16.根据权利要求10的陶瓷电子元件制造设备,其中所述框架被配置成在所述框架和所述压力施加构件之间没有间隙。
17.根据权利要求10的陶瓷电子元件制造设备,其中所述框架的每个紧邻所述压力施加构件的相应内侧表面与所述压力施加构件侧表面平行地延伸到所述框架的顶端。
18.根据权利要求10的陶瓷电子元件制造设备,其中所述压力施加构件和所述框架可相互独立地移动。
19.根据权利要求10的陶瓷电子元件制造设备,其中弹性体被配置到所述压力施加构件上。
CNB02803547XA 2001-09-19 2002-09-18 陶瓷电子元件的制造方法和制造设备 Expired - Fee Related CN100358062C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP285440/2001 2001-09-19
JP2001285440 2001-09-19
JP285440/01 2001-09-19

Publications (2)

Publication Number Publication Date
CN1484841A true CN1484841A (zh) 2004-03-24
CN100358062C CN100358062C (zh) 2007-12-26

Family

ID=19108588

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB02803547XA Expired - Fee Related CN100358062C (zh) 2001-09-19 2002-09-18 陶瓷电子元件的制造方法和制造设备

Country Status (5)

Country Link
US (1) US7182899B2 (zh)
JP (1) JP3781037B2 (zh)
CN (1) CN100358062C (zh)
TW (1) TW558727B (zh)
WO (1) WO2003028049A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109451607A (zh) * 2018-11-23 2019-03-08 福建闽航电子有限公司 一种用于马桶的陶瓷发热片的制造方法
CN109808281A (zh) * 2019-01-04 2019-05-28 芜湖恒美电热器具有限公司 发热芯翻转贴合装置
CN114023564A (zh) * 2018-08-29 2022-02-08 三星电机株式会社 电子组件及用于安装该电子组件的安装框架

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4513294B2 (ja) * 2003-09-26 2010-07-28 株式会社村田製作所 積層体ブロックのプレス装置
JP4600490B2 (ja) * 2008-02-25 2010-12-15 Tdk株式会社 積層型電子部品の製造方法
JP5794518B2 (ja) * 2008-07-30 2015-10-14 株式会社▲高▼橋型精 打ち抜き型
DE102013215706A1 (de) * 2013-08-08 2015-02-12 Bielomatik Leuze Gmbh + Co. Kg Transfer-Stanzen
JP2015026837A (ja) * 2013-10-30 2015-02-05 株式会社村田製作所 積層セラミック電子部品の製造方法及び積層セラミック電子部品
US10556358B2 (en) * 2014-11-11 2020-02-11 Eagle Ottawa North America, Llc Perforation system and method
US11466453B2 (en) * 2015-01-23 2022-10-11 United States Gypsum Company Wallboard punch assembly with stripper bushings

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4435738A (en) 1981-05-27 1984-03-06 Union Carbide Corporation Multilayer ceramic capacitors
US4539058A (en) * 1983-12-12 1985-09-03 International Business Machines Corporation Forming multilayer ceramic substrates from large area green sheets
JPS62177986A (ja) 1986-01-31 1987-08-04 Hitachi Metals Ltd 積層型圧電素子の製造方法およびその製造装置
JPH0670941B2 (ja) * 1988-12-15 1994-09-07 株式会社村田製作所 積層コンデンサの製造方法
US5382404A (en) * 1989-05-04 1995-01-17 Murata Manufacturing Co., Ltd. Method of cutting out a portion of a weak sheet
JP2504276B2 (ja) 1990-04-16 1996-06-05 株式会社村田製作所 セラミックグリ―ンシ―トの積層方法および装置
JP2504277B2 (ja) * 1990-04-19 1996-06-05 株式会社村田製作所 積層型セラミック電子部品用セラミックグリ―ンシ―トの製造方法および装置
JP2704562B2 (ja) * 1990-07-19 1998-01-26 株式会社村田製作所 積層セラミックコンデンサの製造方法
JPH04206808A (ja) * 1990-11-30 1992-07-28 Matsushita Electric Ind Co Ltd セラミックス積層体の製造方法
JP3006169B2 (ja) 1991-06-27 2000-02-07 株式会社村田製作所 積層チップ型電子部品の製造方法
US5412865A (en) 1991-08-30 1995-05-09 Murata Manufacturing Co., Ltd. Method of manufacturing multilayer electronic component
JP3064544B2 (ja) 1991-08-30 2000-07-12 株式会社村田製作所 積層電子部品の製造方法
JP2985448B2 (ja) * 1991-12-09 1999-11-29 株式会社村田製作所 セラミックグリーンシートの積層方法
JP2993247B2 (ja) 1991-12-20 1999-12-20 松下電器産業株式会社 積層セラミックコンデンサの製造方法
JPH0864465A (ja) * 1994-08-25 1996-03-08 Tokin Corp 積層セラミック部品の製造方法
JP2816957B2 (ja) * 1995-10-12 1998-10-27 株式会社堀鐵工所 セラミックスグリーンシートの積層・切断方法
JP3756588B2 (ja) 1996-10-07 2006-03-15 ローム株式会社 積層型コンデンサの製造方法
JP3712520B2 (ja) * 1998-02-17 2005-11-02 株式会社住友金属エレクトロデバイス 多層セラミック基板の製造方法
JP3365336B2 (ja) * 1999-04-15 2003-01-08 株式会社村田製作所 積層セラミック電子部品の製造方法
JP2001023844A (ja) 1999-07-12 2001-01-26 Tdk Corp 積層チップ電子部品の製造方法
JP4759792B2 (ja) 1999-10-18 2011-08-31 パナソニック株式会社 積層体加圧装置
JP3506086B2 (ja) 2000-01-17 2004-03-15 株式会社村田製作所 積層セラミック電子部品の製造方法
JP2001237139A (ja) 2000-02-21 2001-08-31 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114023564A (zh) * 2018-08-29 2022-02-08 三星电机株式会社 电子组件及用于安装该电子组件的安装框架
CN114023564B (zh) * 2018-08-29 2024-03-26 三星电机株式会社 电子组件及用于安装该电子组件的安装框架
CN109451607A (zh) * 2018-11-23 2019-03-08 福建闽航电子有限公司 一种用于马桶的陶瓷发热片的制造方法
CN109808281A (zh) * 2019-01-04 2019-05-28 芜湖恒美电热器具有限公司 发热芯翻转贴合装置

Also Published As

Publication number Publication date
TW558727B (en) 2003-10-21
CN100358062C (zh) 2007-12-26
US20040046285A1 (en) 2004-03-11
US7182899B2 (en) 2007-02-27
JP2004522323A (ja) 2004-07-22
WO2003028049A1 (en) 2003-04-03
JP3781037B2 (ja) 2006-05-31

Similar Documents

Publication Publication Date Title
US6721163B2 (en) Stacked ceramic body and production method thereof
CN1484841A (zh) 陶瓷电子元件的制造方法和制造设备
CN1384700A (zh) 多层陶瓷衬底的制造方法
CN1197445C (zh) 多层陶瓷衬底及其制造方法
JP2006351820A (ja) 積層セラミックコンデンサの製造方法
CN1206677C (zh) 制造陶瓷电子元件的方法
JP3741007B2 (ja) 積層型セラミック電子部品の製造方法
JP2005223014A (ja) 積層型圧電素子及びその製造方法
EP1158549A1 (en) Laminated body manufacturing method and laminated body pressurizing device
CN112672505A (zh) Ltcc基板多层通孔堆叠的烧结平坦化的控制方法
JP4275914B2 (ja) 積層型電子部品の製法
KR100882100B1 (ko) 변형 억제 시트를 이용한 다층 세라믹 기판의 제조 방법
JP4511110B2 (ja) 積層電子部品の製造方法
JP4001544B2 (ja) 積層電子部品の製造方法
JP3878916B2 (ja) 積層型電子部品の製法
JP4534560B2 (ja) 積層セラミック電子部品の製造方法
JP2003282994A (ja) 積層型圧電体素子の製造方法
JP4539148B2 (ja) 積層セラミック電子部品の製造方法
JP2000173858A (ja) 積層セラミック電子部品の製造方法
US20030024111A1 (en) Dot penetration method for inter-layer connections of electronic components
JP2004276279A (ja) 支持フィルム付きセラミックグリーンシートおよびその製造方法
JP2004304007A (ja) 積層セラミック電子部品用の積層体ユニットの製造方法
JPH0528889B2 (zh)
JP2009117458A (ja) 積層セラミック電子部品およびその製造方法
JP2004320008A (ja) セラミック電子部品の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071226

Termination date: 20130918