KR100632137B1 - 반도체 디바이스 어셈블리, 하프 브리지 구동 회로, 솔레노이드 구동 회로, 풀 브리지 구동 회로 및 전압 레벨 변환기 회로 - Google Patents

반도체 디바이스 어셈블리, 하프 브리지 구동 회로, 솔레노이드 구동 회로, 풀 브리지 구동 회로 및 전압 레벨 변환기 회로 Download PDF

Info

Publication number
KR100632137B1
KR100632137B1 KR1019997002339A KR19997002339A KR100632137B1 KR 100632137 B1 KR100632137 B1 KR 100632137B1 KR 1019997002339 A KR1019997002339 A KR 1019997002339A KR 19997002339 A KR19997002339 A KR 19997002339A KR 100632137 B1 KR100632137 B1 KR 100632137B1
Authority
KR
South Korea
Prior art keywords
element body
electrode
main electrode
upper main
bonded
Prior art date
Application number
KR1019997002339A
Other languages
English (en)
Other versions
KR20000068590A (ko
Inventor
그로베레이몬드제레미
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB9715168A external-priority patent/GB9715168D0/en
Priority claimed from GBGB9801240.4A external-priority patent/GB9801240D0/en
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20000068590A publication Critical patent/KR20000068590A/ko
Application granted granted Critical
Publication of KR100632137B1 publication Critical patent/KR100632137B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명에 따른 반도체 디바이스 어셈블리는 용기(100) 내에 하부 소자 본체(101) 상에 탑재된 하나 이상의 상부 소자 본체(102, 103)를 포함함으로써 값이 싸면서도 신뢰성 있는 하프 브리지 또는 풀 브리지 구동 회로 또는 정류기 회로 또는 솔레노이드 구동 회로등을 제공한다. 소자 본체(101, 102, 103)의 각각은 전력 MOSFET, IGBT, 쇼트키 다이오드 및/또는 반도체 소자를 포함한다. 하부 본체(101)의 하부 주 전극(29a)은 용기(100) 내의 탑재 패드(130)에 본딩된다. 전기적 접속부(150)는 용기 리드 프레임(130, 140)의 도전체 리드(140)로부터 본체(101, 102, 103)의 상부 전극(24a/b/c, 21a/b/c)의 각각의 본딩 패드(124a/b/c, 121a/b/c)에 본딩된다. 상부 본체(102, 103)의 하부 전극(29b/d)에 대한 리드 프레임 접속부(150)는, 하부 본체(101)의 상부 주 전극(24a/c)을 경유하여, 하부 본체(101)의 전극 본딩 패드(124a/c, 121a/c)를 노출시키면서 본딩된다. 하부 본체(101) 내에 상부 본체(102) 또는 상부 본체들(102, 103)이 탑재된 하부 본체(101)의 상부 표면의 영역에 인접한 위치에 온도 감지기(D1)를 구비하는 열 과부하 보호 회로(D1, Q1...)를 포함함으로써 상부 본체/본체들(102, 103)에 대한 큰 탑재(mounting) 영역이 확보될 수 있으며 전체 어셈블리에 대한 양호한 열적 보호가 성취될 수 있다.

Description

반도체 디바이스 어셈블리, 하프 브리지 구동 회로, 솔레노이드 구동 회로, 풀 브리지 구동 회로 및 전압 레벨 변환기 회로{SEMICONDUCTOR DEVICE ASSEMBLIES AND CIRCUITS}
본 발명은 용기 내에 하나 이상의 소자 본체를 포함하는 반도체 디바이스 어셈블리에 관한 것으로, 각각의 소자 본체는 예컨대, 전력 전계 효과 트랜지스터(power field effect transistor)(이하 MOSFET이라 지칭함) 혹은 절연된 게이트 바이폴라 트랜지스터(insulated gate bipolar transistor)(이하 IGBT라 지칭함)와 같은 반도체 소자를 포함한다. 이와 같은 디바이스 어셈블리는, 예를 들면, 제어형 반파 또는 전파 정류기 및/또는 하프 브리지 또는 풀 브리지 구동 회로에 사용될 수 있다. 본 발명은 또한 그러한 어셈블리를 포함하는 회로에 관한 것이다.
영국 특허 출원 GB-A-2 037 075의 공개 공보는 용기 내에 제 1 및 제 2 (하부 및 상부) 소자 본체를 포함하는 반도체 디바이스 어셈블리를 개시하고 있다. 하부 소자 본체가 용기의 기저부(base) 상의 제 1 금속 워셔(washer) 상에 탑재되고, 상부 소자 본체가 제 1 소자 본체 상의 제 2 금속 워셔 상에 탑재되며, 별개의 연결 단자들이 제 1 및 제 2 금속 워셔에 납땜된다. 또다른 연결 단자는 상부 소자 본체의 위에 있는 제 3 금속 워셔에 납땜된다. GB-A-2 037 975의 도 9 내지 도 11의 실시예에 있어서, 각각의 소자 본체는 하부 주 전극에 대해 각 소자 본체의 반대편 주 표면에 위치한 상부 주 전극 및 제어 전극을 구비하는 사이리스터(thyristor)를 포함한다. 도 10의 실시예에 있어서, 제 2 워셔와 상부 소자 본체가 하부 소자 본체 상에, 하부 소자 본체의 제어 전극의 본딩 패드(bonding pad)를 덮지 않으면서 전기적으로 탑재된다. GB-A-2 037 075의 전체 내용은 본 명세서에서 전체적으로 참조로서 인용된다.
본 발명의 목적은 더 간단한 방식으로 제조될 수 있으며 또한 적절한 디바이스 어셈블리 내에서의 열 과부하 보호 수단을 포함함으로써, 더 신뢰할 수 있게 동작할 수 있는 저가의 유용한 (그러나 신뢰할 수 있는) 디바이스 어셈블리를 제공하는 것이다.
본 발명에 따르면, 반도체 디바이스 어셈블리는 용기 내에 제 1 및 제 2 (하부 및 상부) 소자 본체와, 탑재 패드(pad)와, 리드 프레임(lead frame)의 도전체 리드를 포함하는데, 제 1 (하부) 소자 본체는 하부 주 전극의 반대측의 제 1 소자 본체의 주 표면에 위치한 상부 주 전극 및 제어 전극을 구비하는 반도체 소자를 포함하고, 제 2 소자 본체는 하부 주 전극의 반대측의 제 2 소자 본체의 주 표면에 적어도 상부 주 전극을 구비하는 반도체 소자를 포함하며, 제 1 및 제 2 소자 본체의 상부 주 전극 및 제어 전극은 리드 프레임 각각의 도전체 리드로부터 개별적인 전기적 접속부가 본딩되는 개별적인 본딩 패드를 구비하고, 제 1 (하부) 소자 본체는 탑재 패드에 본딩된 제 1 소자 본체의 하부 주 전극을 구비하는 탑재 패드 상에 탑재되며, 제 2 (상부) 소자 본체는 하부 소자 본체의 상부 주 전극 및 제어 전극의 본딩 패드를 덮지 않도록 하부 소자 본체의 일부 상에 탑재되고, 상부 소자 본체의 하부 전극은 하부 소자 본체의 상부 주 전극에 본딩된다.
이러한 방식으로, 소자 본체의 상부 주 전극 및 제어 전극에 대해서 비교적 간단한 리드 프레임 접속부를 갖기 때문에, 하부 소자 본체의 상부 주 전극에 본딩된 상부 소자 본체의 하부 주 전극에 대한 비교적 간단한 리드 프레임 접속부를 갖는 소형이며 저가의 반도체 디바이스 어셈블리를 얻을 수 있다. 용기 및 리드 프레임이 표준 패키지 외형도 가질 수 있다. 이 디바이스 어셈블리 내의 하부 및 상부 반도체 소자는 예컨대, 하프 브리지(half-bridge) 구동 회로 혹은 반파 정류 회로를 구성할 수 있다.
바람직하게, 하부 소자 본체는 이 본체의 반대편 주 표면에 인접하여 위치하며 또한 상부 소자 본체가 탑재된 곳에 인접하여 위치하는 온도 감지기를 구비하는 열 과부하 보호 회로를 포함할 수 있다. 제 1 및 제 2 소자 본체 사이의 긴밀한 열적 접촉(contact)으로 인해, 하부 본체 내의 열 과부하 보호 회로가 하부 및 상부 반도체 소자를 모두 열 과부하에 대하여 보호하도록 동작할 수 있다. 이러한 장치는 반도체 소자가 예컨대, MOST 혹은 IGBT 혹은 다른 전력 트랜지스터인 전력 디바이스일 경우에 특히 유용하다. 이러한 열 과부하 보호 회로는 GB-A-2 037 075의 두껍고 고가인 금속 워셔를 필요로 하지 않으면서 긴밀하게 탑재된 디바이스 어셈블리에 대한 온도 안정 방안(safeguard)을 제공한다. 또한, 이 보호 회로는 상부 본체 혹은 본체를 위한 큰 탑재 면적을 제공하여 하부 소자 본체의 큰 표면 영역을 쉽게 수용할 수 있어서, 제조시 조립 공정을 용이하게 한다.
열 과부하 보호 회로는 하부 소자 본체에서 상부 소자 본체가 탑재되는 부분에 위치함으로써 하부 및 상부 소자 본체 사이에 끼워진 하나 이상의 온도 감지기를 구비할 수 있다. 그러나, 온도 감지기 혹은 감지기는 상부 소자 본체 하부에 끼워지지 않고 상부 소자 본체의 부근에 위치할 수도 있다. 또한, 이하 설명하는 바와 같이, 하부 소자 본체에 내장된 열 과부하 보호 회로가 고온부(hot-location) 및 저온부(cool-location) 온도 감지기를 구비할 수 있는데, 저온부 온도 감지기는 소자 본체의 열 발생 영역으로부터 멀리 떨어져 있다.
하부 소자 본체는 두 개의 반도체 소자를 포함할 수 있으며, 이 두 개의 반도체 소자는 하부 소자 본체의 한쪽 주 표면에는 공통 하부 주 전극을 구비하고, 반대편 주 표면에는 각각의 상부 주 전극을 구비하며, 제 2 (상부) 소자 본체는 하부 소자 본체의 두 개의 반도체 소자 중 하나가 위치하는 곳에 탑재될 수 있다. 이 배치는 하부 주 표면에 인접한 공통 영역 및 공통 주 전극을 구비하는 전력 트랜지스터 및 유사 소자에 특히 이점이 있다. 하부 소자 본체의 두 개의 소자가 이 두 개의 소자의 공통인 본딩 패드를 갖는 제어 전극을 구비하는 조밀한 구성도 가능하다. 하부 소자 본체가 소자의 제어 전극과 이들 소자들의 제어 전극 본딩 패드 사이에 열 과부하 보호 회로 및/또는 입력 제어 회로를 포함하는 경우, 열 과부하 보호 회로 및/또는 입력 제어 회로는 두 개의 소자에 대해 (적어도 부분적으로) 공통일 수 있다.
하부 본체 내에 두 개의 소자를 구비하며 하부 본체 상에 탑재된 제 2 소자 본체를 구비하는 이러한 배치는 이하 설명하는 바와 같이 예컨대, 솔레노이드(solenoid) 구동 회로에 적합한 소형 디바이스 어셈블리를 제공할 수 있다. 그러나, 이러한 배치는 풀 브리지(full-bridge) 구동 회로 혹은 전파 정류 회로에 적합한 소형 어셈블리를 제공하는데 또한 사용될 수도 있다.
따라서, 예컨대 풀 브리지 구동 회로 및/또는 전파 정류 회로는 두 개의 반도체 소자 중 다른 하나가 있는 제 1 소자 본체, 즉 하부 소자 본체의 또다른 부분 상에 제 3 소자 본체를 탑재시킴으로써 형성될 수 있다. 이 상부의 제 3 소자 본체는, 하부 주 전극의 반대편의 상부의 제 3 소자 본체의 주 표면에 위치한 상부 주 전극 및 제어 전극을 구비하는 반도체 소자를 포함할 수 있다. 각각의 전기적 접속부는 각각의 도전체 리드의 리드 프레임으로부터 제 3 소자 본체의 상부 주 전극 및 제어 전극에 본딩된다. 상부 주 전극의 본딩 패드와 두 개의 반도체 소자 중 다른 하나의 제어 전극을 덮지 않도록, 제 3 소자 본체의 하부 전극이 하부 소자 본체의 두 개의 반도체 소자 중 다른 하나의 상부 주 전극에 본딩될 수 있다.
다양한 기법들이 소자 본체의 주 전극을 함께 본딩하는데 사용될 수 있다. 한가지 특히 유익한 형태로서, 전기 및 열 도전성 접착제로 이루어진 중간막이 하부 소자 본체의 상부 주 전극을 하부 소자 본체 상에 탑재된 소자 본체의 하부 주 전극에 본딩하는데 사용될 수 있다. 도전성 접착제는 특히 간단하고 저가이며 신뢰할 수 있는 본딩 방법을 제공한다. 또다른 형태에 있어서, 땜납으로 이루어진 중간막이 접착제 대신 사용될 수 있다. 임의의 부가적인 중간막을 생략하는 것도 가능하다. 따라서, 하부 소자 본체의 상부 주 전극(들)과 하부 소자 본체 상에 탑재된 하부 소자 본체의 하부 주 전극이 개별적으로 융해가능하고/하거나 합금가능한 금속층을 포함할 수 있는데, 이 개별적인 층은 함께 융해되고/되거나 합금되어서 제 1 소자 본체의 상부 주 전극을 제 1 소자 본체 상에 탑재된 제 1 소자 본체의 하부 주 표면에 본딩된다.
본 발명에 따른 이러한 특징 및 또다른 특징과 그 장점은 첨부되는 도면을 참조하여 예시를 위해 후술되는 본 발명의 실시예에서 구체적으로 기술된다.
도 1은 본 발명에 따라 제 1 및 제 2 소자 본체를 포함하는 반도체 디바이스 어셈블리의 제 1 실시예에 대한 평면도,
도 2는 도 1의 Ⅱ­Ⅱ선을 따라 취한 단면도,
도 3은 제조 공정의 소정 단계에서 도 1에 대한 어셈블리의 평면도로서, 리드 프레임 상부에 탑재된 제 1 소자 본체를 도시하는 평면도,
도 4는 열 과부하 보호 회로를 포함하는 제 1 소자 본체의 일부를 관통하는 단면도,
도 5는 도 4에 도시한 제 1 소자 본체의 일부와 그 상부에 탑재된 제 2 소자 본체에 대한 단면도,
도 6은 두 개의 반도체 소자(M1, M3)를 포함하는 제 1 소자 본체의 일부에 대한 단면도,
도 7은 본 발명에 따라 세 개의 소자 본체를 포함하는 또다른 반도체 디바이스 어셈블리의 평면도,
도 8은 본 발명에 따라 하나 이상의 디바이스 어셈블리로 제조할 수 있는 풀 브리지 구동 회로(full­bridge driver circuit)를 도시하는 회로도,
도 9는 본 발명에 따른 도 8의 변형예에 대한 회로도,
도 10은 본 발명에 따라 디바이스 어셈블리로 제조할 수 있는 솔레노이드 구동 회로를 도시하는 회로도,
도 11은 본 발명에 따라 디바이스 어셈블리로 제조할 수 있는 전압 레벨 변환기(voltage level converter) 회로를 도시하는 회로도,
도 12는 도 11의 회로에 적합하게 사용할 수 있는 디바이스 어셈블리로서 도 5와 유사한 단면도.
모든 도면은 도시를 위한 것으로 축척대로 도시되지 않았음을 유의해야 한다. 도 1 내지 도 7 및 도 12에 도시한 각 부분은 그 상대적인 치수와 비율이 도면의 편의와 명료함을 위해 확대되거나 축소된 크기로 도시되어 있다. 전반적으로 상응하는 또는 유사한 피쳐를 지칭하기 위해 상이한 실시예에서도 동일한 참조 부호를 사용한다.
도 1 및 도 2에 도시한 반도체 디바이스 어셈블리는 도 2에 점선(100)으로 표시한 용기(envelope) 내부에 제 1 및 제 2 (하부 및 상부) 소자 본체(101, 102)를 포함한다. 도전성 시트 금속 리드 프레임의 각각의 도전체 리드(individual conductor lead)(140)와 탑재 패드(130)도 용기(100) 내부에 있다. 도 1에 도시한 특정 예에서, 탑재 패드(130)가 리드 프레임과 함께 일체로 형성된다. 소자 본체(101, 102)가 패드(130)의 상부에 탑재된 후, 리드 프레임 주위로 탑재되는, 공지된 경화 플라스틱 재료로 용기(100)를 만들 수 있다. 용기(100)는 리드(140)를 갖는 표준 패키지 외형을 형성할 수 있다. 그러므로, 예를 들어, 도 1에 도시한 외형은 패드(130)가 용기의 리드(140) 반대쪽 단부에서 개구된 탑재 플레이트(apertured mounting plate)로서 돌출되는 표준 TO220 패키지일 수 있다. 이러한 개구된 탑재 플레이트는 소자 본체(101, 102)에 대한 효과적인 열 축적을 가능하게 한다. 그러나, 추가적인 열 제어 수단은 아래에 기술하는 바와 같이 열 과부하 보호 회로(D1,Q1)와 같은 형태로 도 1 및 도 2의 디바이스 어셈블리 내부에 포함된다.
소자 본체(101, 102)는 각각 상부 주 전극(24)과 제어 전극(21)을 갖는 반도체 소자(M1, M2)를 포함하는데, 두 전극은 모두 그 소자 본체의 하부 주 전극(29) 반대쪽 주 표면에 위치한다. 도 4 내지 도 6에 도시한 특정 예에서, 반도체 소자는 전력 MOSFET이거나 IGBT이다. 본체(101, 102)인 반도체 벌크(bulk)는 실리콘으로 이루어진다. 도 4는 공개된 PCT 국제 출원 번호 제WO­A­97/02592호(출원인 참조 번호: PHB 33990)의 도 1에 도시한 것과 유사한 전력 트랜지스터의 특정 예를 도시한다. 도 4의 소자 본체(101)는 전력 트랜지스터(M1)와 함께 열 과부하 보호 회로(D1, Q1)를 포함한다. WO­A­97/02592의 내용은 전부 본 명세서에 참조로서 인용된다.
도 4, 도 5 및 도 6에 도시한 특정 실시예에서, 전력 트랜지스터(M1, M2 등)는 공지된 셀 형태로 이루어지며, 각 셀은 절연 게이트(21) 하부에 트랜지스터의 채널 영역을 수용하는 소정의 도전성 유형 영역(23)을 포함한다. 셀 구조는 WO­A­97/02592에 개시된 것과 유사하다. 그러므로, 예시적으로 도 4에 도시한 트랜지스터(M1)는 p형 영역(23)을 갖는 n 채널 강화 유형이다. 각 셀은 p형 영역(23) 내부에 각각의 n형 소스 영역(36)을 갖는다. 셀 영역(23)은 고저항율(n­)을 갖는 n형 드레인 드리프트(drift) 영역(20) 내에 존재한다. MOSFET 또는 IGBT에 있어서, 트랜지스터(M1)의 제어 전극은 절연 게이트(21)이다. 소자 본체의 주 표면(11) 상부의 게이트 유전층(22) 상부에, 도핑된 다결정 실리콘층 패턴을 사용하여 게이트(21)를 형성할 수 있다. 소자 본체에 평활한 편평 상부 표면을 제공하기 위해 용융가능한 유리 또는 중합체 재료로 이루어질 수 있는 추가적인 절연층(25)으로 게이트(21)를 피복한다. 도 4, 도 5, 도 6은 채널 영역(33)과 게이트(21)에 대한 2차원 셀 기하 구조를 도시하지만, 본 발명에 따라 소위 "트렌치 게이트" 기하 구조로 알려져 있는 다양한 형태를 디바이스 어셈블리 내에서 MOSFET와 IGBT로 사용할 수 있는데, 여기에서 절연 게이트(21)는 인접하는 셀 사이에 소자 본체의 두 표면 내의 트렌치 내에 있다. 이 경우에 게이트 유전층(22)은 트렌치의 측벽과 바닥을 넘어 확장되고, 채널 영역(33)은 트렌치의 측벽을 따라 수직으로 확장된다.
상부 주 전극(24)은 MOSFET인 경우에는 소스 전극이고, IGBT인 경우에는 음극이다. 상부 주 전극(24)은 절연층(22, 25) 내에 있는 윈도우(26)에서 소스 영역(36) 및 본체 영역(23)과 접촉하는 (예를 들어, 알루미늄으로 된) 전기 도전층 패턴으로 형성된다. 이러한 상부 주 전극(24)은 윈도우(26) 사이에 절연 게이트(21) 상부의 절연층(25) 상부로 확장된다. 도전층 패턴의 일체형 영역은 전극(24)에 일체형 본딩 패드(124)를 제공하는데, 일체형 본딩 패드(124)에는 와이어(150)와 같은 전기적 연결 수단이 본딩된다. 유전층(25) 상부에는 또한 주 전극(24)과 그 본딩 패드(124)를 제공하는 전기 도전층 패턴의 격리된 영역에 의해 게이트 전극(21)에 대한 본딩 패드(121)도 형성된다. (각 소자 본체의 상부 주 표면에서 노출되고 편평한 도전성 영역인) 도전층 패턴의 이들 영역(24, 124, 121)은 도 3에 도시한 하부 소자 본체(101)에 대해서는 접미어 "a"로 지칭되어 도시되고, 도 1에 도시한 상부 본체 소자(102)에 대해서는 접미어 "b"로 지칭되어 도시된다.
게이트 본딩 패드(121)는 절연층(25) 내의 윈도우(도시되지 않음)에서 게이트 전극(21)과 직접 접촉할 수 있다. 이와는 달리, MOSFET/IGBT의 동작 상태에 따라 본딩 패드(121)로부터 게이트(21)에 인가된 전압을 알려진 방식으로 제어하기 위해, 예를 들어 반도체 저항, 다이오드 및/또는 트랜지스터 스위치를 포함하는 공지된 유형의 게이트 제어 회로(200)를 거쳐서 게이트 본딩 패드(121)를 게이트 전극(21)에 연결할 수 있다. 도 4에 도시한 바와 같이, 소자 본체 내의 게이트 제어 회로(200) 상부에, 예를 들어, 실리콘 질화물로 된 보호 절연 상층(201)이 존재할 수 있다. 전극 본딩 패드(124, 121)가 이 절연 상층(201) 내에 있는 윈도우에서 노출된다. 하나 이상의 게이트 제어 회로(200)가 (예를 들어, D1인) 하나 이상의 온도 감지 회로와 함께 집적됨으로써, 디바이스 어셈블리 내에 MOSFET/IGBT에 대한 열적 보호를 제공할 수 있다. 본 발명에 따라 디바이스 어셈블리 내의 하부 본체(101) 내에 집적될 수 있는 매우 다양한 알려진 유형의 온도 감지기 및 열 보호 회로가 있다. 구체적인 예로서, 도 4는 WO­A­97/02592에 개시된 바와 같이 소정 유형의 회로 내에 박막 다이오드(D1)를 사용한 온도 감지 회로를 도시한다. WO­A­97/02592 내에는 이미 알려져 있는 다른 유형의 감지기와 회로도 언급되어 있으며, 또다른 유형들도 아래에 언급될 것이다.
반도체 소자는 수직 구성이고, 그에 따라 반도체 소자는 소자 본체의 바닥 주 표면에 반도체 소자의 다른 주 전극(29)을 갖는다. 이 바닥 주 전극(29)은 MOSFET에서는 드레인 전극이고 IGBT에서는 양극 전극이다. 전극(29)은 소자 본체의 반도체 기판과 접촉한다. 이 기판(28)은 MOSFET에서는 드레인 드리프트 영역(20)과 같은 도전성 유형으로 이루어지지만, IGBT에서는 드레인 드리프트 영역(20)과 반대인 도전성 유형으로 이루어진다.
구체적인 예에서, 다양한 영역과 층을 전형적인 치수와 조성비와 함께 표시하면,
알루미늄으로 된 1μm 내지 10μm 두께의 도전층(24, 124, 121)과,
실리콘 질화물로 된 0.3μm 내지 3μm 두께의 절연 상층(201)과,
실리콘 이산화물로 된 0.5μm 내지 2μm 두께의 절연층(25)과,
다결정 실리콘으로 된 0.2μm 내지 5μm 두께의 게이트층 패턴(21)과,
실리콘 이산화물로 된 0.3μm 내지 2μm 두께의 게이트 절연층(22)과,
TiNiAg 합금으로 된 0.5μm 내지 3μm 두께의 바닥 전극층(29)이다.
소자 본체(101, 102)와 그 구성 부분에 대한 상이한 치수, 재료, 도핑 농도를 반도체 소자(M1, M2 등)에 대한 요구된 동작 특성에 따라 공지된 방식으로 선택할 수 있다. 리드 프레임은 (그것의 리드(140), 타이 바(tie bar)(145), 일체형 탑재 패드(130)와 함께) 전형적으로 1mm 내지 2mm (예를 들어, 1.3mm)의 두께를 가지며, 예를 들어, 2μm의 두께를 갖는, 예를 들어, 니켈로 된 피복층으로 도금된 구리 시트로부터 알려진 방식으로 스탬핑(stampping)된다.
(도 3에 도시한 바와 같이) 리드 프레임 패드(130) 상부에 하부 소자 본체(101)를 탑재하고, 그 바닥 주 전극(29a)을 탑재 패드(130)에, 예를 들어, 납­주석 땝납을 사용하는 납땜법으로 본딩함으로써, 도 1 및 도 2의 디바이스 어셈블리를 제작한다. 그러므로, 패드(130)와 일체인 리드 프레임의 도전체 리드(140)중 한 도전체 리드와 전력 트랜지스터(M1)의 바닥 전극(29a) 사이에 직접적인 전기적 연결이 형성된다. 이렇게 생성된 구조물을 도 3에 도시한다.
그 다음, 트랜지스터(M1)의 제어 전극(21)과 상부 주 전극(24a)의 본딩 패드(124a, 121a)를 덮지 않도록, 제 1 소자 본체(101)의 일부분 상부에 제 2 소자 본체(102)를 탑재한다. 본체(102)의 트랜지스터(M2)의 바닥 전극(29b)은 본체(101)의 트랜지스터(M1)의 상부 주 전극(24a)에 본딩된다. 본체(102)를 탑재하기 전에 전극(24a)상에 인쇄된, 예를 들어 전기적, 열적 도전성 에폭시 접착물(110)로 된, 중간막에 의해 전극(24a, 29b)의 직접적인 기계 및 전기적 연결을 바람직하게 달성할 수 있다. 알려진 유형의 접착물 분산형 다이 본더(adhesive­dispensing die bonder)를 이러한 목적을 위해 사용할 수 있다. 박막(110)은 전형적으로 약 5μm 내지 30μm 두께일 수 있다. 도 5는 서로 본딩된 본체(101, 102)의 구조를 도시한다. 하부 본체(101)의 상부 주 전극(24)이 상부 본체(102) 하부로부터 바깥쪽으로 확장되어서, 도 1에 도시한 바와 같이 상부 본체(102)의 하부 주 전극(29b)에도 공통 연결을 제공하는 본딩 패드(124a)를 형성한다.
도 1 및 도 2에 도시한 바와 같이, 예를 들어, 알루미늄 와이어 형태인 전기적 접속부(150)를 리드 프레임의 각 도전체 리드(140)로부터 전극 본딩 패드(121a, 124a, 121b, 124b)에 본딩한다. 상부 본체(102)를 탑재하기 전에 또는 상부 본체(102)에 대한 와이어 연결(150)과 같은 단계에서 하부 본체(101)에 대한 와이어 접속부(150)를 제공할 수 있다. 그 다음, 이렇게 연결된 어셈블리 주위에 플라스틱 용기(100)를 알려진 방법을 사용하여 조형하는데, 디바이스 어셈블리의 외부 단자를 형성하도록 도전체 리드(140)와 탑재 패드(130)의 일부를 용기(100) 바깥쪽에 남겨 두어야 한다. 그 다음 리드 프레임의 주 타이 바(145)를 잘라 도 1에 도시한 바와 같은 완성된 디바이스 어셈블리를 만든다. 예를 들어, 도 8에 도시한 모터 구동 회로용 하프 브리지 구동 회로(half-bridge driver)를 제공하기 위해, 도 1에 도시한 트랜지스터(M1, M2)의 소자 어셈블리를 사용할 수 있다.
도 8의 회로는, 예를 들면, 자동차 응용에 이용되어, 예를 들어, 자동차의 시트 또는 거울을 기계적으로 조정하기 위한 역 모터 MTR(reversing motor MTR)을 전기적으로 구동할 수 있다. 이러한 풀 브리지 구동 회로(full-bridge driver)는, 예를 들어, MOSFET인 네 개의 제어 스위치(M1, M2, M3, M4)를 포함하는데, 여기서 네 개의 제어 스위치는 모터 MTR과 전원의 양극 라인 및 음극 라인 사이에 연결된다. 상부 MOSFET 스위치(M1, M3)는 전원의 양극 라인에 연결된 드레인 단자를 갖는 반면, 하부 MOSFET 스위치(M2, M4)는 전원의 음극 라인에 연결된 소스 단자를 갖는다. MOSFET 스위치(M1 내지 M4)는 각각 제어 단자(G1 내지 G4)를 갖는다. 도 8의 풀 브리지 구동 회로의 절반을 제공하기 위해서 도 1의 어셈블리를 어떻게 사용할 수 있는지를 도시하기 위해, G1, G2, MTR, 양극, 음극과 같은 부호들이 도 1에 추가되어 있다. 그러므로, 도 8에 도시한 회로에서 모터 MTR은 용기(100)의 각 도전체 리드(140)를 경유하여 하부 소자 본체(101)의 상부 주 전극(24a)의 본딩 패드(124a)에 연결된다.
이와 유사하게, 풀 브리지 구동 회로의 다른 쪽 절반에 유사한 구조를 제공하기 위해, MOSFET(M3, M4)를 각각 하부 및 상부 본체(101, 102) 내부에 형성할 수 있다. 그러므로, 도 8의 풀 브리지 구동 회로는 자체 용기(100) 내에 있는 도 1에 도시한 디바이스 어셈블리를 두 개 사용하여 제조할 수 있다. 그러나, 후술하는 바와 같이 하나의 단일 용기(100) 내부에 스위치(M1 내지 M4) 모두를 갖는 풀 브리지 구동 회로를 제공하도록 이러한 어셈블리 배치를 확장할 수 있다.
일반적으로, 하부 소자 본체(101)가 상부 소자 본체(102)보다 넓은 면적을 갖는 것이 유리하다. 하부 소자 본체(101)의 면적이 더 넓기 때문에 접속부(150)가 만들어지는 하부 본체(101)의 본딩 패드(124a, 121a)를 노출시키면서도 제조 공정 동안 하부 본체(101)가 상부 본체(102)를 기계적으로 안정되게 지지할 수 있다. 하부 소자 본체의 면적이 더 넓기 때문에 하부 본체(101)내에 전술한 바와 같이 게이트 제어 회로(200)와 열 과부하 보호 회로(D1, Q1 등)를 용이하게 수용할 수 있는 것이다. 또한, 보다 넓은 하부 본체(101) 내부에 하나 이상의 전력 디바이스(M1)를 수용할 수도 있다.
따라서, 예들 들면, 도 6은 본체(101) 내에 나란히 형성되며, 공통 드레인 드리프트 영역(20), 공통 드레인/양극 기판 영역(28), 공통 하부 주 전극(29a)을 공유하는 두개의 전력 MOSFET 또는 IGBT(M1, M3)를 도시한다. 이 트랜지스터(M1, M3)는 그 자체의 개별적인 영역(23, 36), 그 자체의 개별적인 게이트 전극(21), 그 자체의 개별적인 상부 주 전극(24a, 24c)을 구비한다. 이 트랜지스터는 공통 게이트 제어 패드(121a)를 구비하거나 또는 그 자체의 개별적인 게이트 제어 패드(121a, 121c)를 구비할 수 있다. 도 1 및 도 2에서와 마찬가지로, 전력 트랜지스터(M2)를 포함하는 제 2 본체(102)는 본체(101)의 M1이 위치한 부분 상에 탑재된다.
이와 유사하게, 비슷한 전력 트랜지스터(M4)를 포함하는 제 3 본체(103)는 하부 본체(101)의 M2가 위치한 부분 상에 탑재될 수 있다. M4의 하부 주 전극(29d)은, M2의 전극(29b)이 M1의 전극(24a)에 본딩된 것과 같은 방식으로, M3의 상부 주 전극(24c)에 본딩된다. M3의 전극 본딩 패드(121c, 124c)는, 121a 와 124a가 본체(102) 밑으로부터 뻗어 나온 것과 같은 방식으로, 본체(103) 밑으로부터 뻗어 나온다. 노출된 전극 패드(M1의 121a 및 124a, M2의 121b 및 124b, M3의 121c 및 124c, M4의 121d 및 124d)는 개별적인 본딩 와이어(150)에 의해 디바이스 리드 프레임의 각각의 리드(140)에 각각 연결된다. 단일 플라스틱 용기(100) 내에 세개의 소자 본체(101, 102, 103)를 모두 갖는 이와 같은 M1, M2, M3, M4를 구비한 디바이스 어셈블리의 일례가 도 6 및 도 7에 도시된다. 따라서, 도 8의 전파 브리지 구동 회로는 단일 용기(100)내에 4개의 스위치(M1 내지 M4)를 모두 포함하는 이러한 디바이스 어셈블리로서 구현될 수 있다. 이런 형태의 도 8의 회로에 있어서, 모터(MTR)는, 용기(100)의 각각의 도전체 리드(140)를 경유하여, 하부 소자 본체(101)의 두개의 소자(M1, M3)의 상부 주 전극(24a, 24c)의 본딩 패드(124a)(그리고 124c)에 결합된다. 또한, 하부 본체(101)내의 스위치(M1, M3)가 그 상부 주 전극(24a, 24c)의 공통 본딩 패드(124a/c)를 공유하는 형태의 도 8의 회로의 형태로서 도 7의 본체(101)의 개량된 레이아웃이 가능하다.
도 9는 도 8의 회로의 변형으로, M1과 M3가 공통 제어 단자(G1/3)로부터의, 즉 디바이스 어셈블리의 공통 단자 리드(140)로부터의 공통 게이트 제어 회로(200)를 공유한다. 도 9의 이 전파 브리지 구동 회로는 또한 단일 용기(100) 내에 4개의 스위치(M1 내지 M4)를 모두 포함하는 세개의 본체(101, 102, 103)의 디바이스 어셈블리로서 구현될 수 있다. 이미 공지된 바와 같이, 게이트 제어 회로(200)는 보통, (편의상 도 1에서도 도시하지 않았고) 도 7에서 도시하지 않았지만 도 9에는 도시한, 분리된 단자 리드에 해당하는 외부 접지 단자(GND)를 구비한다. 또한, 게이트 제어 회로(200)는 비슷하게, 분리된 단자 리드(140)에 각각 대응하는 하나 이상의 외부 상태 단자(STS)를 구비할 수 있는데, 그 각각은 예를 들면, M1 과 M3이 열 과부하를 검출한 열 보호 회로에 의해 차단되면, 그 각각은 디바이스(M1, M3)의 동작 상태를 표시할 수 있다.
단일 용기(100) 내에 M1, M2, M3 또는 M1, M3, M4의 세 전력 디바이스 어셈블리가 회로 구현에 또한 유용하다. 따라서, 도 6의 실시예에서, 상부 본체(102)와 상부 본체(103)중의 하나가 단일 용기 내에 두개의 소자 본체를 갖는 디바이스 어셈블리를 제공하기 위해 생략될 수도 있다. 하부 본체(101)는 두개의 소자(M1, M3)를 포함한다. 이와 같은 디바이스 어셈블리는, 도 10에 도시한 바와 같이, 솔레노이드의 코일(SL)을 구동하기 위한 구동 회로를 제공할 수 있다. 이와 같은 솔레노이드 구동 회로는, 예를 들면, 자동차용 자동 변속 제어부 및 록 방지(anti-lock) 브레이크 시스템에 적합하다. 솔레노이드 코일(SL)은 용기(100)의 그 각각의 도체 리드(140)를 경유하여 하부 소자 본체(101)의 상부 주 전극(24c)의 본딩 패드(124c)에 결합된다.
도 11은 도 1 및 도 2의 디바이스 어셈블리가 전압 레벨 변환에 이용될 수도 있는 또다른 회로 구성을 도시한다. 입력 단자(Vi)에 인가된 입력 전압(예를 들면, +5 볼트)은 이 회로에 의해 출력 단자(Vo)에서 출력 전압 레벨(예를 들면, +2.8 볼트)로 변환된다. 입력 단자(Vi)는 용기(100)의 각각의 도전체 리드(140)를 경유하여 상부 소자 본체(102)의 상부 주 전극(24b)의 본딩 패드(124b)에 결합된다. 전압 레벨 단자(Vo)는 그 각각의 도전체 리드(140)를 경유하여 하부 소자 본체(101)의 상부 주 전극(24a)의 본딩 패드(124a)로부터 유도 캐패시터 네트워크(L, C)에 의해 결합된다. 동기 변환기는 본체(101, 102)가 도 11의 직렬 구성의 MOST(M1, M2)를 포함하는 경우에 형성될 수 있다. 그러나, 도 11에 도시한 실제 회로는 상부 본체(102)가 MOST(M2) 대신에 쇼트키 다이오드(MD)를 포함하는, 비동기 변환기이다. 이 쇼트키 다이오드(MD)는, 예를 들면, 도 12에 도시한 바와 같이, 본 발명에 따른 디바이스 어셈블리 내에서 직렬 구성으로 M1과 결합된다.
따라서, 도 12는 도 5의 변형으로서 상부 본체(102)가 MOST(M2) 대신에 쇼트키 다이오드(MD)를 포함하는 경우를 도시한다. 다이오드(MD)는 본체(102)의 상부 주 표면에서 절연 층(25) 내의 윈도우 에서 n-형 에피텍시 층(20)과 함께 쇼트키 장벽을 형성하는 양극 전극(24b)을 포함한다. 공지된 형태의 p-형 보호 링(guard ring)(23')이 윈도우의 에지 근처에 존재할 수 있다. n-형 층(20)이 n-형 기판(28) 상에 존재하는데, 이 기판의 반대쪽 주 표면은 음극 전극(29b)과 접한다. 도 5에서와 같이, 도전성 접착 막(110)(또는 땜납 막(110))은 리드 프레임에 대한 그 와이어 접속부(150)를 위한 공통 본딩 패드(124a)를 공유하는 전극(24a, 24b) 사이의 원하는 직접적인 전기적 연결을 형성한다.
도 1 내지 도 12의 디바이스 어셈블리는 수주 제작 설비를 이용하여 제조 공정에 신뢰성 문제를 야기시키지 않으면서도 최소 비용으로 제조될 수 있다. 하부 본체(101)는 공지된 다이 접착 공정을 이용하여 리드 프레임 패드(130) 상에 탑재되며, 상부 본체(102)(또는 본체(102, 103))는, 하부 본체(101)의 상부 주 전극(24) 상에 접착 막(110)을 위치시키는 또다른 다이 본더에 리드 프레임(130, 140, 145)을 통과 시킨 후, 더해질 수 있다.
하나의 전력 디바이스(M2 또는 M4)를 또다른 M1 또는 M3 상에 직접적으로 제공하는 것은 회로 동작 중의 잠재적인 열 과부하 문제를 더욱 악화시킬 수 있다. 그러나, 본 발명에 따르면 디바이스 어셈블리 내에 열 과부하 보호 회로를 제공함으로써 전력 디바이스를 열 과부하로부터 보호한다. 열 과부하 보호 회로(D1, Q1 등)를 하부 본체(101) 내에 포함시키는 것은 공지된 방법으로 달성할 수 있다. 온도 감지기 및/또는 온도 감지기들(예를 들면, 박막 다이오드(D1))은 상부 본체(102)(또는 본체(102, 103)) 밑에 또는 상부 본체(102)(또는 본체(102, 103))에 의해 피복된 영역 밖에 위치할 수 있다. 따라서, 예를 들어, 도 5 및 도 12는, 감지기(D1)가 본체(101, 102) 사이에 놓인 것을 도시한다. 도 6 및 도 10의 세개의 본체를 갖는 실시예에서, 하나 이상의 온도 감지기(D1)가 두개의 상부 본체(102, 103) 사이의 영역(101) 내에 위치하거나, 또는 본체(101, 102 및/또는 103) 사이에 놓일 수 있다. 이용될 수 있는 온도 감지기에는 알려진 유형의 서로 다른 매우 다양한 것들이 있다. 따라서, 온도 감지기는 그 자체가 저항체 또는 다이오드 또는 트랜지스터일 수 있으며, 양 또는 음의 온도 계수를 가질 수 있고, 소자 본체(101) 상에 절연 층(2) 상의 박막 소자로서 형성되거나, 또는 소자 본체(101)의 실리콘 몸통 내에 반도체 영역으로서 형성될 수 있다. 각각의 경우에, 온도 감지기는 바람직하게는 전기적으로 절연된 보호 층(201)으로 피복된다.
열 과부하 보호 회로는, 단지 작은 온도 변화가 온도 감지기에 의해 감지될 때 온도 감지 회로가 헌팅 또는 사이클링하지 않도록 하는, 즉 예를 들면 전력 디바이스(M1 및/또는 M3)가 계속해서 스위칭되지 않도록 하는, 히스테리시스 회로 기능을 포함할 수 있다. 이와 같은 히스테리시스 회로 기능은 온도 감지기가 높은 감도를 가질 때, 예를 들면, 그것이 p-n 접합 박막 다이오드의 형태일 때, 특히 유용하다. 하부 본체(101)는 그 범위가 넓기 때문에, 그와 같은 히스테리시스 회로 기능을 구비하는 열 과부하 보호 회로의 레이아웃을 위한 적절한 공간을 구비한다. 전력 반도체 디바이스의 온도 감지에 히스테리시스 회로를 이용하는 것은 이미 알려져 있는데, 예를 들면, WO-A-97/02592와 미국 특허 US-A-5,444,219(출원인 참조 번호: PHB 33735) 및 US-A-5,563,760(출원인 참조 번호: PHB 33667)가 그것이며, 이들의 내용은 모두 본 명세서에서 전체적으로 참조로서 인용된다.
미국 특허 US-A-5,444,219 및 US-A-5,563,760은 또한 전력 디바이스의 고온 또는 저온 위치 내에 온도 감지기를 제공하는 것을 개시한다. 고온 위치는 저온 위치에 비해 전력 디바이스의 열 발생 영역에 더 가깝다. 비교 회로는 서로 다른 위치에 놓여진 이들 감지기에 응답하여, 서로 다른 두 위치에서 감지된 온도의 차이가 미리 결정된 값에 이르면, 제어 신호를 제공해서 전력 디바이스를 스위칭 오프하게 한다. 이러한 구성이 본 발명에 따른 전력 디바이스에 채용되어, 고온 감지기가 상부 본체(102, 103) 밑에 위치하며, 저온 감지기가 이 상부 본체(102, 103)로부터 이격된 영역 내에 위치될 수 있다.
따라서, 요약하면, 플라스틱 용기(100) 내에 적어도 하나의 하부 소자 본체(101) 상에 탑재된 하나 이상의 상부 소자 본체(102, 103)를 포함함으로써, 값이 싸면서도 신뢰성 있는 하프 브리지 또는 풀 브리지 구동 회로 또는 정류기 회로 또는 솔레노이드 구동 회로 등을 제공하기 위한 반도체 디바이스 어셈블리가 제공된다. 소자 본체(101, 102, 103)의 각각은 적어도 하나의(가능하면 2이상의) MOSFET, IGBT, 쇼트키 다이오드 또는 다른 반도체 소자를 포함한다. 하부 본체(101)의 하부 주 전극(29a)은 용기(100)내의 탑재 패드(130)에 본딩된다. 전기적 접속부(150)는 용기 리드 프레임(130, 140)의 도전체 리드(140)로부터 본체(101, 102, 103)의 각각의 상부 전극(24a/b/c, 21a/b/c)의 각각의 본딩 패드(124a/b/c, 121a/b/c)에 본딩된다. 상부 본체(102, 103)의 하부 전극(29b/d)에 대한 리드 프레임 접속부(150)는, 하부 본체(101)의 상부 주 전극(24a/c)을 경유하여, 하부 본체(101)의 전극 본딩 패드(124a/c, 121a/c)를 덮지 않도록, 본딩된다. 하부 본체(101)내에, 상부 본체(102) 또는 상부 본체들(102, 103)이 탑재된 하부 본체(101)의 상부 표면의 영역에 인접한 위치에 온도 감지기(D1)를 구비하는 열 과부하 보호 회로(D1, Q1...)를 포함함으로써 상부 본체/본체들(102, 103)을 위한 큰 탑재 영역이 확보될 수 있으며, 전체 어셈블리에 대한 양호한 열적 보호가 성취될 수 있다. 상부 전극(24a/b/c, 21a/b/c)은 그 소자 본체(101, 102, 103)의 상부 주 표면(11)에서 절연 층 구조체(21, 25)내의 윈도우를 경유하여 그 각각의 소자(M1, M2, M3, M4, Md)의 디바이스 영역에 접촉하고 있다. 상부 전극의 본딩 패드(124a/b/c, 121a/b/c)는 이 절연 층 구조체(21, 25)상에 존재한다. 보호 절연 층(201)이, 하부 소자 본체(101)의 상부 주 표면(11) 위에(온도 감지기(D1) 및 본체(101) 내의 임의의 다른 회로 위에) 존재하지만, 상부 주 전극(24a) 및 본딩 패드(124a, 121a)가 이 보호 층(201) 내의 윈도우에서 노출되는 것이 바람직하다.
전술한 특정한 실시예에 있어서, 에폭시 접착 막(110)이 하부 및 상부 본체(101, 102, 103)를 함께 접착시키는데 사용되는데, 이 접착은 이들 본체의 전극(24a, 29b)의 직접적인 기계 및 전기적 연결에 의해 이루어진다. 그러나, 이와 같은 접착제 대신에 땜납 재료가 막(110)을 형성하는데 제공될 수 있다. 전극(24a)의 본딩된 영역이 보호 절연 층(201) 내의 윈도우에 존재할 때, 막(110)은 보호 절연 층(201)보다 두꺼울 필요가 있다. 또다른 변형예에서, 본체(101)의 상부 주 전극(24a)은, 본체(102, 103)의 하부 전극 층과 함께 융해되거나 또는 합금됨으로써, 이 본체의 하부 전극층에 본딩될 수도 있다. 따라서, 제 1 본체(101)의 상부 접착 패드(124a)는 융해가능하고/하거나 합금가능한 금속으로 이루어진 제 1 층으로 피복될 수 있고, 본체(102, 103)의 하부 주 표면은 하부 전극 층(29b)에 더해서(또는 대신에) 융해가능하고/하거나 합금가능한 금속으로 이루어진 제 2 층으로 피복될 수 있다. 이 경우에, 금속 대 금속 본딩이 공지된 방법, 예를 들면, 초음파 및/또는 열 에너지 법으로 수행되어 용접 또는 합금화된 접합부를 형성할 수 있다. 이 제 1 및 제 2 층에 대해 같은 또는 서로 다른 재료가 사용될 수 있다. 따라서, 만약에 알루미늄 층이 하부 전극 층(29b)으로서 또는 그 위에 제공되면, 이 상부 본체(102, 103)의 하부 알루미늄 층은 본체(101)의 상부 알루미늄 전극 패드(124a)에 직접 융해될 수 있다. 이와 달리, 예를 들면, 본체(101)의 은 전극 패드(124a)가 상부 본체(102, 103)의 TiNi(Au-Ge) 하부 전극 층(29b)에 직접 합금될 수도 있다.
당업자라면 본 명세서에 개시된 내용을 바탕으로 다른 변형과 개량을 할 수 있음이 명백하다. 그와 같은 변형 및 개량은 여기에서 이미 기술한 특징대신에 또는 그 뿐만아니라 해당 분야에서 알려진 동등한 또는 다른 특징을 수반할 수도 있다.
본 출원에서 청구항이 특정한 특징의 조합으로 정식화되었지만, 본 발명의 개시 내용의 범위는 그에 대해 명시적으로 또는 암시적으로 또는 그 일반화로서 여기에서 개시된 독창적인 특징 또는 특징의 독창적 조합을 또한 포함한다는 점에 주목할 필요가 있다. 이 점은, 그것이 임의의 청구항 내에 청구된 것과 같은 발명에 관련되든 관련되지 않든, 그리고 그것이 본 발명이 완화시키는 것과 같이 기술적 문제점을 완화시키든 완화시키지 않든, 그러하다.
종속 청구항이 어느 청구항을 인용하는가 하는 것이, 몇몇 나라에서 다중 종속 청구항에 대한 요금을 줄이기 위한 요구에 부응하기 위해서 제한되었지만, 그 어떤 청구항의 기술적 특징도 다른 청구항의 기술적 특징과 조합하여 사용될 수 있음이 이해되어야 한다. 다음에 기술되는 조합은, 반드시 그런 조합을 해야하는 것은 아니지만, 특히 잠재적으로 중요하다. 즉, 청구항 6, 7, 11의 특징은 청구항 1을 인용하는 그 어떤 청구항중 하나와도 조합하여 사용될 수 있고, 청구항 8의 특징은 청구항 6을 인용하는 그 어떤 청구항중 하나와도 조합하여 사용될 수 있고, 청구항 9의 특징은 청구항 3을 인용하는 그 어떤 청구항중 하나와도 조합하여 사용될 수 있고, 청구항 10의 특징은 청구항 4를 인용하는 그 어떤 청구항중 하나와도 조합하여 사용될 수 있다.
출원인은 여기에서 본 출원 또는 본 출원에서 파생된 그 어떤 후속 출원의 절차 진행 중에 새로운 청구항이 그와 같은 특징 및/또는 조합으로서 정식화될 수 있음을 언급해 두고자 한다.

Claims (11)

  1. 반도체 디바이스 어셈블리에 있어서,
    용기(envelope) 내에 제 1 및 제 2 소자 본체와, 탑재 패드(mounting pad)와, 리드 프레임(lead frame)의 도전체 리드를 포함하되,
    상기 제 1 소자 본체는 하부 주 전극의 반대측의 상기 제 1 소자 본체의 주 표면에 위치한 상부 주 전극 및 제어 전극을 구비하는 각각의 반도체 소자를 포함하고,
    상기 제 2 소자 본체는 하부 주 전극의 반대측의 상기 제 2 소자 본체의 주 표면에 적어도 상부 주 전극을 구비하는 반도체 소자를 포함하며,
    상기 제 1 및 상기 제 2 소자 본체의 상부 주 전극 및 제어 전극은 각각 상기 리드 프레임의 개별적인 도전체 리드로부터 개별적인 전기적 접속부가 본딩(bonding)된 개별적인 본딩 패드를 구비하고,
    상기 제 1 소자 본체는 상기 탑재 패드에 본딩된 상기 제 1 소자 본체의 하부 주 전극을 구비하는 상기 탑재 패드 상에 탑재되며,
    상기 제 2 소자 본체는 상기 제 1 소자 본체의 일부 상에 상기 제 1 소자 본체의 상부 주 전극 및 제어 전극의 본딩 패드를 덮지 않도록 탑재되며,
    상기 제 2 소자 본체의 하부 전극은 상기 제 1 소자 본체의 상부 주 전극에 본딩되는
    반도체 디바이스 어셈블리.
  2. 제 1 항에 있어서,
    상기 제 1 소자 본체는, 상기 제 1 소자 본체의 상기 반대측 주 표면에 인접하여 위치되며, 상기 제 2 소자 본체가 탑재된 곳에 인접하는 온도 감지기를 구비하는 열 과부하 보호 회로를 포함하는 반도체 디바이스 어셈블리.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 소자 본체는 두 개의 반도체 소자를 포함하고, 상기 제 2 소자 본체는 상기 제 1 소자 본체의 상기 두 개의 반도체 소자 중 하나의 위치에 탑재되며, 상기 두 개의 반도체 소자는 상기 제 1 소자 본체의 하나의 주 표면에 공통 하부 주 전극을 구비하고, 상기 반대측 주 표면에는 개별적인 상부 주 전극을 구비하는 반도체 디바이스 어셈블리.
  4. 제 3 항에 있어서,
    제 3 소자 본체가 상기 제 1 소자 본체의 상기 두 개의 반도체 소자 중 다른 하나가 있는 부분 상에 탑재되고,
    상기 제 3 소자 본체가 하부 주 전극의 반대측의 상기 제 3 소자 본체의 주 표면에 위치한 상부 주 전극 및 제어 전극을 구비하는 반도체 소자를 포함하며,
    상기 두 개의 반도체 소자 중 상기 다른 하나의 상부 주 전극 및 제어 전극의 본딩 패드를 덮지 않도록, 개별적인 전기적 접속부가 상기 리드 프레임의 개별적인 도전체 리드로부터 상기 제 3 소자 본체의 상부 주 전극 및 제어 전극에 본딩되고, 상기 제 3 소자 본체의 하부 전극이 상기 두 개의 반도체 소자 중 상기 다른 하나의 상부 주 전극에 본딩되는 반도체 디바이스 어셈블리.
  5. 제 3 항에 있어서,
    상기 제 1 소자 본체의 상기 두 개의 소자는, 상기 두 개의 소자에 대한 공통 본딩 패드를 갖는 제어 전극을 구비하는 반도체 디바이스 어셈블리.
  6. 제 1 항에 있어서,
    상기 제 2 소자 본체의 소자는 그의 상부 주 전극과 동일한 주 표면에 위치하며, 상기 리드 프레임의 개별적인 도전체 리드로부터 개별적인 전기적 접속부가 본딩되는 본딩 패드를 갖는 제어 전극을 구비하는 반도체 디바이스 어셈블리.
  7. 제 1 항에 있어서,
    전기적 열적 도전성 접착제 혹은 땜납으로 이루어진 중간막에 의해 상기 제 1 소자 본체의 상부 주 전극이 상기 제 1 소자 본체 상에 탑재된 상기 제 1 소자 본체의 하부 주 전극에 본딩되는 반도체 디바이스 어셈블리.
  8. 제 6 항에 따른 반도체 디바이스 어셈블리를 포함하며, 전기 모터를 구동하는 하프 브리지(half-bridge) 구동 회로에 있어서,
    상기 모터는 상기 제 1 소자 본체의 개별적인 도전체 리드를 통해 상기 제 1 소자 본체의 상부 주 전극의 본딩 패드에 연결되는 하프 브리지 구동 회로.
  9. 제 3 항에 따른 반도체 디바이스 어셈블리를 포함하며, 솔레노이드 코일(solenoid coil)을 구동하는 솔레노이드 구동 회로에 있어서,
    상기 솔레노이드 코일은 상기 제 1 소자 본체의 개별적인 도전체 리드를 통해 상기 제 1 소자 본체의 상부 주 전극의 본딩 패드에 연결되는 솔레노이드 구동 회로.
  10. 제 4 항에 따른 반도체 디바이스 어셈블리를 포함하며, 전기 모터를 구동하는 풀 브리지(full-bridge) 구동 회로에 있어서,
    상기 모터는 상기 제 1 소자 본체의 개별적인 도전체 리드를 통해 상기 제 1 소자 본체의 상기 두 개의 소자의 상부 주 전극의 본딩 패드에 연결되는 풀 브리지 구동 회로.
  11. 제 1 항에 따른 반도체 디바이스 어셈블리를 포함하는 전압 레벨 변환기 회로에 있어서,
    출력 전압 레벨 단자가 상기 제 1 소자의 개별적인 도전체 리드를 통해 상기 제 1 소자 본체의 상부 주 전극의 본딩 패드로부터 연결되는 전압 레벨 변환기 회로.
KR1019997002339A 1997-07-19 1998-06-29 반도체 디바이스 어셈블리, 하프 브리지 구동 회로, 솔레노이드 구동 회로, 풀 브리지 구동 회로 및 전압 레벨 변환기 회로 KR100632137B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
GB9715168A GB9715168D0 (en) 1997-07-19 1997-07-19 Semiconductor device assemblies and circuits
GB9715168.2 1997-07-19
GB9801240.4 1998-01-22
GBGB9801240.4A GB9801240D0 (en) 1998-01-22 1998-01-22 Semiconductor device assemblies and circuits

Publications (2)

Publication Number Publication Date
KR20000068590A KR20000068590A (ko) 2000-11-25
KR100632137B1 true KR100632137B1 (ko) 2006-10-19

Family

ID=26311900

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997002339A KR100632137B1 (ko) 1997-07-19 1998-06-29 반도체 디바이스 어셈블리, 하프 브리지 구동 회로, 솔레노이드 구동 회로, 풀 브리지 구동 회로 및 전압 레벨 변환기 회로

Country Status (6)

Country Link
US (1) US6055148A (ko)
EP (1) EP0927433B1 (ko)
JP (1) JP4014652B2 (ko)
KR (1) KR100632137B1 (ko)
DE (1) DE69832359T2 (ko)
WO (1) WO1999004433A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030031234A (ko) * 2001-10-12 2003-04-21 주식회사 만도 고속 턴 온 다이오드를 이용한 솔레노이드 구동장치
KR20230090814A (ko) 2021-12-15 2023-06-22 한국생산기술연구원 GaN 하이브리드 모듈

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164800A (ja) 1998-11-30 2000-06-16 Mitsubishi Electric Corp 半導体モジュール
DE19935100B4 (de) * 1999-07-27 2004-10-28 Infineon Technologies Ag Halbbrückenkonfiguration
US6392864B1 (en) * 1999-09-10 2002-05-21 Alliedsignal Truck Brake Systems Co. Electrical driver circuit for direct acting cantilever solenoid valve
DE10030875C1 (de) * 2000-06-23 2002-03-07 Compact Dynamics Gmbh Halbbrückenbaugruppe
JP4146607B2 (ja) * 2000-07-28 2008-09-10 三菱電機株式会社 パワーモジュール
DE10038968A1 (de) * 2000-08-10 2002-03-07 Infineon Technologies Ag Schaltungsanordnung mit wenigstens zwei Halbleiterkörpern und einem Kühlkörper
EP1221718A1 (en) * 2001-01-08 2002-07-10 STMicroelectronics S.r.l. Integrated power device with improved efficiency and reduced overall dimensions
ITMI20012284A1 (it) * 2001-10-30 2003-04-30 St Microelectronics Srl Metodo per il perfezionamento della connessione elettrica tra un dispositivo elettronico di potenza ed il suo package
JP2003258180A (ja) * 2002-02-27 2003-09-12 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2005011986A (ja) * 2003-06-19 2005-01-13 Sanyo Electric Co Ltd 半導体装置
WO2005018001A1 (ja) * 2003-08-18 2005-02-24 Sanken Electric Co., Ltd. 半導体装置
KR100618435B1 (ko) * 2004-06-01 2006-08-30 국방과학연구소 직류 전동기 구동장치
US7898092B2 (en) * 2007-11-21 2011-03-01 Alpha & Omega Semiconductor, Stacked-die package for battery power management
US20060145312A1 (en) * 2005-01-05 2006-07-06 Kai Liu Dual flat non-leaded semiconductor package
US7884454B2 (en) * 2005-01-05 2011-02-08 Alpha & Omega Semiconductor, Ltd Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package
US7511361B2 (en) * 2005-01-05 2009-03-31 Xiaotian Zhang DFN semiconductor package having reduced electrical resistance
ATE412648T1 (de) 2005-03-21 2008-11-15 Pfizer Ltd Substituierte triazolderivate als oxytocinantagonisten
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
JP2007019215A (ja) * 2005-07-07 2007-01-25 Sanken Electric Co Ltd 半導体装置及びその製法
JP2007027432A (ja) * 2005-07-15 2007-02-01 Sanken Electric Co Ltd 半導体装置
DE102005034012A1 (de) * 2005-07-18 2006-11-09 Infineon Technologies Ag Leistungshalbleiterbauteil, insbesondere für das Treiben induktionsarmer Lasten, und Verfahren zur Herstellung eines Leistungshalbleiterbauteils
KR100821127B1 (ko) * 2006-09-28 2008-04-14 한국전자통신연구원 열전대를 구비하는 고전력 소자 및 그 제조방법
US7996987B2 (en) * 2006-10-17 2011-08-16 Broadcom Corporation Single footprint family of integrated power modules
JP2008244388A (ja) * 2007-03-29 2008-10-09 Nec Electronics Corp 半導体装置
JP4600576B2 (ja) * 2008-05-08 2010-12-15 株式会社デンソー 半導体装置およびその製造方法
JP2008258643A (ja) * 2008-05-19 2008-10-23 Sanken Electric Co Ltd 半導体装置
JP4962409B2 (ja) * 2008-05-19 2012-06-27 サンケン電気株式会社 半導体装置及びその製法
JP5560538B2 (ja) * 2008-05-22 2014-07-30 富士電機株式会社 半導体装置の製造方法
JP2010171169A (ja) * 2009-01-22 2010-08-05 Sanken Electric Co Ltd 半導体モジュール及びその制御方法
US8164199B2 (en) * 2009-07-31 2012-04-24 Alpha and Omega Semiconductor Incorporation Multi-die package
US9257375B2 (en) 2009-07-31 2016-02-09 Alpha and Omega Semiconductor Inc. Multi-die semiconductor package
DE102011115887A1 (de) * 2011-10-15 2013-04-18 Danfoss Silicon Power Gmbh Leistungshalbleiterchip mit oberseitigen Potentialflächen
DE102011115886B4 (de) 2011-10-15 2020-06-18 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer Verbindung eines Leistungshalbleiterchips mit oberseitigen Potentialflächen zu Dickdrähten
US8766430B2 (en) 2012-06-14 2014-07-01 Infineon Technologies Ag Semiconductor modules and methods of formation thereof
US9041460B2 (en) 2013-08-12 2015-05-26 Infineon Technologies Ag Packaged power transistors and power packages
EP3018710B1 (en) * 2014-11-10 2020-08-05 Nxp B.V. Arrangement of semiconductor dies
CN107006123A (zh) * 2014-12-10 2017-08-01 德克萨斯仪器股份有限公司 功率场效应晶体管(fet)、预驱动器、控制器和感测电阻器的集成
DE102015113421B4 (de) 2015-08-14 2019-02-21 Danfoss Silicon Power Gmbh Verfahren zum Herstellen von Halbleiterchips
JP7059677B2 (ja) * 2018-02-16 2022-04-26 富士電機株式会社 積層型集積回路
DE102021202583A1 (de) 2021-03-17 2022-09-22 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Überprüfung von Mehrfachbondverbindungen

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5892231A (ja) * 1981-11-28 1983-06-01 Mitsubishi Electric Corp 半導体素子のボンデイング方法
US4802099A (en) * 1986-01-03 1989-01-31 International Business Machines Corporation Physical parameter balancing of circuit islands in integrated circuit wafers
JPH065778A (ja) * 1992-06-19 1994-01-14 Fujitsu Ltd 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5030428B1 (ko) * 1969-03-31 1975-10-01
JPS5929143B2 (ja) * 1978-01-07 1984-07-18 株式会社東芝 電力用半導体装置
US4402004A (en) * 1978-01-07 1983-08-30 Tokyo Shibaura Denki Kabushiki Kaisha High current press pack semiconductor device having a mesa structure
DE2812700A1 (de) * 1978-03-23 1979-12-06 Bbc Brown Boveri & Cie Halbleiteranordnung mit zwei halbleiterelementen
US5444219A (en) * 1990-09-24 1995-08-22 U.S. Philips Corporation Temperature sensing device and a temperature sensing circuit using such a device
GB2248151A (en) * 1990-09-24 1992-03-25 Philips Electronic Associated Temperature sensing and protection circuit.
EP0514615B1 (en) * 1991-05-23 1995-05-03 STMicroelectronics S.r.l. Electronic power device realized by a series of elementary semi-conductor components connected in parallel and related manufacturing process
JPH11500271A (ja) * 1995-02-16 1999-01-06 マイクロモジュール システムズ インコーポレイテッド マルチチップモジュール取付けアセンブリおよびこれを使用するコンピュータ
GB9513420D0 (en) * 1995-06-30 1995-09-06 Philips Electronics Uk Ltd Power semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5892231A (ja) * 1981-11-28 1983-06-01 Mitsubishi Electric Corp 半導体素子のボンデイング方法
US4802099A (en) * 1986-01-03 1989-01-31 International Business Machines Corporation Physical parameter balancing of circuit islands in integrated circuit wafers
JPH065778A (ja) * 1992-06-19 1994-01-14 Fujitsu Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030031234A (ko) * 2001-10-12 2003-04-21 주식회사 만도 고속 턴 온 다이오드를 이용한 솔레노이드 구동장치
KR20230090814A (ko) 2021-12-15 2023-06-22 한국생산기술연구원 GaN 하이브리드 모듈

Also Published As

Publication number Publication date
DE69832359T2 (de) 2006-08-03
WO1999004433A2 (en) 1999-01-28
DE69832359D1 (de) 2005-12-22
JP2001501043A (ja) 2001-01-23
WO1999004433A3 (en) 1999-04-15
EP0927433A2 (en) 1999-07-07
KR20000068590A (ko) 2000-11-25
US6055148A (en) 2000-04-25
JP4014652B2 (ja) 2007-11-28
EP0927433B1 (en) 2005-11-16

Similar Documents

Publication Publication Date Title
KR100632137B1 (ko) 반도체 디바이스 어셈블리, 하프 브리지 구동 회로, 솔레노이드 구동 회로, 풀 브리지 구동 회로 및 전압 레벨 변환기 회로
JP3256636B2 (ja) 圧接型半導体装置
US8013431B2 (en) Semiconductor power module package with temperature sensor mounted thereon and method of fabricating the same
US9570603B2 (en) Semiconductor device having trench gate structure and method for manufacturing the semiconductor device
US7449774B1 (en) Semiconductor power module having an electrically insulating heat sink and method of manufacturing the same
US6703703B2 (en) Low cost power semiconductor module without substrate
US7659611B2 (en) Vertical power semiconductor component, semiconductor device and methods for the production thereof
US7642640B2 (en) Semiconductor device and manufacturing process thereof
US8304889B2 (en) Power semiconductor module and fabrication method thereof
US8188601B2 (en) Semiconductor subassemblies with interconnects and methods for manufacturing the same
JPH02126659A (ja) 湾曲ボンディング・リードを有する半導体デバイスおよびその形成方法
US20030052400A1 (en) Semiconductor device
JP2003240797A5 (ko)
CN111799250A (zh) 功率半导体模块及其制造方法
EP0418891B1 (en) Moulded plastic power semiconductor device
JP2017195385A (ja) 回路装置
US6841857B2 (en) Electronic component having a semiconductor chip, system carrier, and methods for producing the electronic component and the semiconductor chip
US6147393A (en) Isolated multi-chip devices
JP3714954B2 (ja) 高電圧ブレークオーバダイオード
JPH01245549A (ja) 半導体装置およびその製法
US5115300A (en) High-power semiconductor device
EP4302057B1 (en) Power module and method for producing a power module
US20220051961A1 (en) Semiconductor device
JPH08125181A (ja) 半導体装置
JPH08227996A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120830

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130906

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150909

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160912

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170914

Year of fee payment: 12

EXPY Expiration of term