KR100631040B1 - 질화물 반도체 장치 - Google Patents

질화물 반도체 장치 Download PDF

Info

Publication number
KR100631040B1
KR100631040B1 KR1020017012345A KR20017012345A KR100631040B1 KR 100631040 B1 KR100631040 B1 KR 100631040B1 KR 1020017012345 A KR1020017012345 A KR 1020017012345A KR 20017012345 A KR20017012345 A KR 20017012345A KR 100631040 B1 KR100631040 B1 KR 100631040B1
Authority
KR
South Korea
Prior art keywords
layer
nitride semiconductor
type
doped
film
Prior art date
Application number
KR1020017012345A
Other languages
English (en)
Other versions
KR20020010595A (ko
Inventor
타니자와고지
Original Assignee
니치아 카가쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=27525263&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100631040(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 니치아 카가쿠 고교 가부시키가이샤 filed Critical 니치아 카가쿠 고교 가부시키가이샤
Publication of KR20020010595A publication Critical patent/KR20020010595A/ko
Application granted granted Critical
Publication of KR100631040B1 publication Critical patent/KR100631040B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 향상된 광도 및 양호한 정전 내전압을 가지며, 그것에 의해 여러 가지 제품에 확장적용을 하도록 하여주는, 다중 양자 우물구조의 활성층을 가진 질화물 반도체 발광장치를 제공한다. 활성층(7)은 InaGa1-aN(0≤a<1)를 포함하는 다중 양자 우물구조로 형성되어 있다. P-클래드층(8)은 P-형 불순물을 포함하는 상기 활성층상에 형성되고 Al을 포함하는 제 1 질화물 반도체 막과 상기 제 1 질화물 반도체막의 것과 상이한 조성을 가지는 제 2 질화물 반도체막을 포함하는 다중막층으로 만들어져 있다. 또한 P-클래드층은 AlbGa1-bN(0≤b≤1)으로 만들어진 단일층으로된 층을 만들어져 있다. 저-도프층(9)은 P-클래드층(8)상에 성장되어 있고, P-클래드층(8)의 것보다 더욱 낮은 P-형 불순물 농도를 가진다. P-접촉층은 저-도프층(9)상에 형성되어 있고 P-클래드층(8)과 저-도프층(9)의 것들 보다 더 높은 P-형 불순물 농도를 가진다.
질화물 반도체 발광장치, 광도, 정전 내전압, 다중 양자 우물구조

Description

질화물 반도체 장치{NITRIDE SEMICONDUCTOR DEVICE}
본 발명은 발광 다이오드(LED) 및 레이저 다이오드(LD)와 같은 발광장치, 솔라셀 및 광학센서와 같은 광검출기 및 전기장치, 예를 들면 트랜지스터 및 파워장치에 사용되는 다른 질화물 반도체 장치(이는, 예를 들면 InxAlyGa1-x-yN, 0≤x, 0≤y, x+y≤1의 식으로 표시된다)에 관한 것이다.
질화물 반도체 장치는 전색 LED 디스플레이, 트래픽신호 및 영상스캐너의 광원을 만드는데 고발광의 청색 및 순수 녹색 LED을 사용하기 위하여 실제적으로 개발되어 왔다. LED 장치는 기본적으로는 사파이어 기판, GaN으로 만들어진 버퍼층, Si도프 GaN으로 만들어진 n-접촉층, InGaN의 단일양자우물(SQW)구조로 만들어지거나 또는 InGaN을 포함하는 다중 양자 우물(MQW)구조로 만들어지는 활성층, Mg도프 AlGaN으로 만들어진 P-클래드층 및 Mg도프 GaN으로 만들어진 P-접촉층을 구비하며, 이들층 들은 기판상에 순차적으로 형성되어 있다.
LED장치는 뛰어난 광학-전자 특성을 가지고 있으며, 예를들면 청색 LED는 450㎚의 피크파장, 5㎽의 광도 및 9.1%의 외부 양자효율을 가지고 있으며, 녹색 LED는 520㎚의 피크파장, 3㎽의 광도 및 20㎃의 순방향 전류에서 6.3%의 외부 양자 효율을 가지고 있다.
다중 양자 우물 구조는 복수의 미니-밴드(mini-band)를 가지고 있으며, 이들 각각은 작은 전류에서 조차 효율적으로 발광하며, 예를들면 소자특성이 향상되는 것으로 다중 양자 우물 구조의 활성층을 가진 LED장치의 특성은 단일 양자 우물 구조를 가진 LED장치의 것보다 더 큰 광도를 가지는 것과 같이 장치의 특성이 향상되는 것으로 예측된다.
예를들면, JP10-135514,A는 다중 양자 우물 구조의 활성층을 가진 LED장치를 개시하고 있으며, 이 LED장치는 비-도프(undoped) GaN의 장벽(barrier)을 가진 발광층, 비-도프 lnGaN의 우물층을 포함하고 있으며 또한 발광효율과 광도를 향상시키기 위하여 활성층의 장벽층의 밴드캡 보다 더 큰 밴드캡을 가지는 클래드층을 포함하고 있다.
그러나 종래의 LED장치의 광도는 조명램프 및/또는 직접태양에 노출되는 외부 디스플레이의 광원으로써 사용하는데 충분하지 못한다. 양자우물 구조의 활성층을 가지는 방광장치가 그의 광도에 있어서 향상는 필요성을 오랫동안 느껴왔지만 아직도 그와 같은 높은 광도를 가지는 LED장치를 활용할 수 없었다.
또한 질화물 반도체로 만들어진 장치는 본래부터 정전전압에 대하여 약하다. 그래서 질화물 반도체 장치는 사람이 느낄수 있는 훨씬 낮은 100V의 정전전압에 의해서 조차 쉽게 손상될 수 있다. 예를들면 정전방지백(bag)으로부터 질화물 반도체 장치를 커내어서 제품에 그것을 조립하는것과 같은 질화물 반도체 장치의 취급시에 장치 특성을 손상하게 된다는 큰 위험이 있다.
따라서 상술한 위험을 감소시킴으로써 질화물 반도체 장치의 신뢰도를 향상시키도록 장치의 정전 내전압에 대한 개선이 요망되어 왔다.
본 발명의 제 1의 목적은 증가되는 광도 및 양호한 정전 내전압을 가져서 여러 제품에 확대 적용하여주는 다중 양자 우물 구조의 활성층을 가지는 제 1 질화물 반도체 발광장치를 제공하는 것이다.
본 발명의 제 2의 목적은 향상되는 정전 내전압을 가지는 질화물 반도체 발광장치를 제공하기 위한 것이다.
본 발명의 하기의 (1)내지 (14)까지에 설명되는 바와 같은 제 1 질화물 반도체 장치는 제 1목적을 달성할 수 있다.
(1) 기판과 상기 기판 및 활성층 사이에 삽입되는 n영역 질화물 반도체층 구조를 포함하는 질화물 반도체 장치에 있어서,
상기 질화물 반도체 장치는 InaGa1-aN(0≤a<1)를 포함하는 다중 양자 우물 구조의 활성층;
Al을 포함하는 제 1 질화물 반도체막, 제 1 질화물 반도체막의 것과 다른 조성을 가지는 제 2 질화물 반도체막을 포함하며 상기 제 1 및 제 2 질화물 반도체막의 적어도 하나는 P-형 불순물을 가지며, 상기 활성층위에 형성되는 P-형 다중막층;
P-형 다중막층상에 형성되고 P-형 다중막층의 불순물 농도보다 더 낮은 P-형 불순물 농도를 가지는 P-형 저-도프층; 그리고
P형 저-도프층상에 형성되고 P-형 다중막층의 불순물 농도보다 더높은 P-형 불순물의 농도를 가지는 P-형 접촉층을 구비함을 특징으로 한다.
(2),(1)에 따른 질화물 반도체 장치는 P-형 저-도프층이 AlsGa1-sN(0<s<0.5)로 만들어지고 P-형 저-도프층은 P-형 다중막층의 것보다 더 적은 Al의 조성비를 가지는 것을 특징으로 한다.
(3).(1)에 따른 질화물 반도체 장치는 P-형 저-도프층이 AlsGa1-sN(0<s<0.5)로 만들어지는 다중막층으로 된 구조로 형성되고, P-형 저-도프층의 Al의 평균 조성비는 P-형 다중막층의 것보다 더 적은 것을 특징으로 한다,
(4). 기판과, 상기한 기판과 활성층 사이에 삽입되는 n-영역 질화물 반도체층 구조를 포함하는 질화물 반도체 장치에 있어서, 상기 질화물 반도체 장치는, InaGa1-aN(0≤a<1)을 포함하는 다중 양자 우물 구조의 활성층;
상기 활성층상에 형성되고 P-형 불순물을 포함하는 AlbGa1-bN(0≤b<1)로 만들어진 P-형 단일층으로된 층(single-layered layer)(이하, 단일층으로 약칭한다);
상기 P-형 단일층상에 형성되고, P-형 단일층의 것보다 더 낮은 P-형 불순물 농도를 가지는 P-형 저-도프층; 그리고
상기 P-형 저-도프층상에 형성되고 상기 P-형 단일층의 것보다 더 높은 P-형 불순물 농도를 가지는 P-형 접촉층을 구비함을 특징으로 한다.
(5).(4)에 따른 질화물 반도체 장치는 P-형 저-도프층이 AlsGa1-sN(0<s<0.5)으로 만들어지고, P-형 저-도프층은 P-형 단일층의 것보다 더 적은 Al의 조성비를 가지는 것을 특징으로 한다.
(6).(4)에 따른 질화물 반도체 장치는 P-형 저-도프층이 AlsGa1-sN(0<s<0.5)으로 만들어지고, P-형 저-도프층의 평균 조성비는 P-형 단일층의 것보다 더 적은 것을 특징으로 한다.
(7). (1) 내지 (6)중 어느하나에 따른 질화물 반도체 장치는 P-형 다중막층과 P-형 접촉층내에 포함된 불순물이나 또는 P-형 단일층과 P-형 접촉층내에 포함된 불순물이 P-형 저-도프층으로 확산되는 것을 특징으로 한다.
(8). (1)내지 (3)과 (7)의 어느하나에 따른 질화물 반도체 장치는, 다중막층은 5×1017/㎤내지 1×1021/㎤ 범위내에서의 P-형 불순물 농도를 가짐을 특징으로 한다.
(9). (4)내지 (7)중의 어느하나에 따른 질화물 반도체 장치는 5×1017/㎤ 내지 1×1021/㎤ 범위내에서의 P-형 불순물 농도를 가짐을 특징으로 한다.
(10). (1)내지 (9)중 어느하나에 따른 질화물 반도체 장치는 저-도프층이 1×1019/㎤보다 더 낮은 P-형 불순물의 농도를 가짐을 특징으로 한다.
(11). (1)내지 (10)중 어느하나에 따른 질화물 반도체 장치는 P-형 접촉층이 1×1018/㎤ 내지 5×1021/㎤ 범위내에서의 P-형 불순물 농도를 가짐을 특징으로 한다.
(12). (1)내지 (11)중 어느하나에 따른 질화물 반도체 장치는, n-영역 질화물반도체층 구조는 비-도프 질화물 반도체로 만들어지는 하부막, n-형 불순물로 도프되는 중간막 및 비-도프 질화물 반도체로 만들어지는 상부막을 가지는 n-영역 다중막을 포함함을 특징으로 한다.
(13). (1)내지 (12)중 어느하나에 따른 질화물 반도체 장치는 n-영역 질화물층 구조가 기판상에 순차적으로 형성되는 비-도프 GaN층과 n-형 불순물을 포함하는 n-접촉층을 더 포함함을 특징으로 한다.
(14). (1)에 따른 질화물 반도체층은 비도프 GaN층, n-접촉층, 및 n-형 제 1다중막층의 전체 두께가 2 내지 20㎛의 범위내인 것을 특징으로 한다.
따라서, 본 발명에 따른 제 1 질화물 반도체 장치는 활성층(장치의 P-영역내의)상에 순차적으로 증착되는 P-형층(P-형 다중막층이나 또는 P-형 단일층), 저-도프층 및 P-접촉층을 구비한다. P-형층, 저-도프층 및 P-접촉층의 각각은 비교적 중간-도프, 저-도프 및 고-도프(high doPed)의 P-형 불순물 농도를 가지도록 각각 조절된다. P-형 불순물 농도의 결과로 생기는 분포는 광도 및 정전 내전압을 향상되게 한다.
일반적으로 P-형층이 클래드층으로 기능하지만 이것에 특정적으로 한정되지는 않으며 P-형층이 클래드층으로서 기능하지 않는 경우에도 본 발명의 범위내에 있게 된다.
또한 P-형 저-도프층은 AlsGa1-sN(0<s<0.5)로 만들어지며, P-형층의 것(P-형층이 다중막층인 Al의 평균 조성비 보다 더 작은 Al의 조성비)을 가지므로 저-도프층은 광도 및 정전 내전압을 양호하게 유지하면서도 얇게할 수 있다. 그래서 저-도프층에 대한 제조공정이 단축될 수 있다.
본 발명 제 1 질화물 반도체 장치에 따르면 P-형 저-도프층은 P-형 저-도프층의 평균 Al 조성비가 P-형 다중막 클래드층의 것보다 더 적게 설정되는 AlsGa1-sN(0∠s∠0.5)로 만들어진 층을 포함하는 다중막층으로 형성될 수 있다.
P-형 저-도프층은 제조동안 불순물이 P-형 저-도프층으로 흐르는 불순물 가스원으로부터 취하여지기 때문만 아니라 인접하는 P-클래드층내의 불순물이 제조동안 P-형 저-도프층으로 확산되기 때문에 P-형 불순물을 포함한다. 따라서 P-클래드층의 P-형 불순물 농도는 P-형 저-도프층의 P-형 불순물을 조절함으로써 용이하게 조절될 수 있다.
상술한 바와 같이, P-클래드층(P-형 다중막층이나 또는 P-형 단일층), 저-도프층 및 P-접촉층은 각각 비교적 중간-도프, 저-도프, 고-도프의 P-형 불순물 농도를 가지게 조절되고, 바람직하게는 그 것 이외에도 이들 농도는 각각 5×1017/㎤내지 1×1021/㎤, 1×1018/㎤미만, 그리고 1×1018/㎤내지 5×1021/㎤의 범위내에 있게 된다. 그래서 본 발명의 제 1 질화물 반도체 장치에 따르면 더욱 정전 내전압을 감소기키기 위하여, 비-도프 GaN층, n-접촉층, 및 제 1 n-영역 다중막층의 전체 두깨가 2 내지 20㎛, 바람직하게는 3 내지 10㎛, 더욱바람직하기로는 4 내지 9㎛의 범위내에 있게 되도록 설정되어 있다.
"비-도프층"이란 용어는 불순물이 의도적으로 도프되지 않는 층을 의미함에 유의하여야 한다.
층이 인접층으로부터의 확산으로 인하여 또는 물질이나 제조장비로부터의 오염으로 인하여 불순물을 포함하더라도 그 층은 여전히 비-도프층으로서 칭하여지게 된다. 인접층으로 부터 불순물로 확산된 층은 두께 방향으로 경사진 불순물 분포를 가질수 있다.
또한 다른 조성을 가진층이란, 예를들면 다른 소재(2 및 3원 화합물의 소재와 같은)로 만들어진 층, 다른 조성비를 가지는 층 및 서로 다른 밴드캡을 가지는 층을 의미함에 유의하여야 한다.
또한 여러가지 측정방법이 불순물 농도를 측정하기 위해 채용될 수 있으며, 예를들면 2차 이온 질량 분광계(Second Ion Mass SPectrometry)가 사용될 수 있다.
본 발명의 하기 (15)내지 (28)로 설명하게 되는 제 2 질화물 반도체 장치는 제 2 목적을 달성할 수 있다.
(15)기판, 다중 양자 우물 구조의 활성층, 기판과 활성층 사이에 삽입되어 있는 n-영역 질화물 반도체층 구조, P-형 질화물 반도체로 만들어지고, 활성층상에 형성된 제 1 P-형층 및 제 1 P-형층 위에 형성되는 P-접촉층을 포함하는 질화물 반도체 장치는,
P-형 저-도프층이 제 1 P-형층 및 P-접촉층 사이에 삽입되어 있고; 그리고 P-형 저-도프층은 P-접촉층으로부터 멀어질수록 점점 감소하는 P-형 불순물 농도와 1×1019/㎤보다 낮은 최소 P-형 불순물 농도를 가짐을 특징으로 한다.
본 발명의 제 2 질화물 반도체 장치는 P-접촉층과 제 1 P-형층 사이에 삽입되어 있는 저-도프층을 포함하고 있기 때문에 정전 내전압이 향상될 수 있다.
(16), (15)기판에 따른 질화물 반도체 장치는 P-형 저-도프층이 비-도프 질화물 반도체로 만들어지고, P-접촉층 및 제 1 P-형층내에 포함된 불순물은 P-형 저-도프층으로 확산됨을 특징으로 한다.
(17), (16)에 따른 질화물 반도체는 P-형 저-도프층은 최소 P-형 불순물 농도가 1×1019/㎤보다 낮도록 조절되는 두께를 가짐을 특징으로 한다.
(18), (15) 내지 (17)에 따른 질화물 반도체 장치는 활성층이 InaGa1-aN(0≤a<1)로 만들어진 적어도 하나의 층을 포함하는 다중 양자 우물 구조로 만들어지는 것을 특징으로 한다.
(19), (15) 내지 (18)에 따른 질화물 반도체 장치는 서로 다른 조성을 가지는 2종류의 막을 번갈아서 적층함으로써 다중막층으로 형성됨을 특징으로 한다.
그래서 정전 내전압 뿐만아니라 광도가 여러제품에 대하여 다중 양자 우물 구조의 활성층을 가진 질화물 반도체 장치의 확장 적용의 결과로, 향상될 수 있다.
(20), (15) 내지 (19)에 따른 질화물 반도체 장치는 제 1 P-형층은 Al을 포함함을 특징으로 한다.
(21), (20)에 따른 질화물 반도체 장치는 Al을 포함하는 제 1 질화물 반도체막과 제 1 질화물 반도체막의 것과 다른 조성을 가지는 제 1 질화물막을 적층함으로써 P-형 다중막층으로 형성하고, 제 1 및 제 2 질화물 반도체막중의 적어도 하나가 그 내에 P-형 불순물을 포함함으로써 제 1 P-형층이 넓은 밴드갭을 가지도록 만드는 것을 특징으로 한다.
(22),(20) 또는 (21)에 따른 질화물 반도체 장치는 P-형 저-도프층이 GaN으로 만들어짐을 특징으로 한다.
(23),(22)또는(21)에 따른 질화물 반도체 장치는 P-형 저-도프층이 AlsGa1-sN (0<s<0.5)로 만들어지고, P-형 저-도프층은 P-형 다중막층의 것보다 더 적은 Al의 조성비를 가지는 것을 특징으로 한다.
(24),(20)또는(21)에 따른 질화물 반도체 장치는 P-형 저-도프층이 AlsGa1-sN (0<s<0.5)로 만들어진 층을 가진 다중막층 구조로 형성되고, P-형 저-도프층의 Al평균 조성비가 P-형 다중막층의 것보다 더 적은 것을 특징으로 한다.
(25),(24)에 따른 질화물 반도체층은 P-형 저-도프층이 AlsGa1-sN (0<s<0.5)과 GaN으로 만들어진 층을 번갈아 적층함으로써 형성됨을 특징으로 한다.
(26),(15)내지(25)의 어느하나에 따른 질화물 반도체는 n-영역 질화물 반도체층 구조가 비-도프의 질화물 반도체로 만들어진 하부막, n-형 불순물로 도프된 중간막 및 비-도프 질화물 반도체로 만들어진 상부막을 가지는 n-영역 다중막층을 포함 함을 특징으로 한다.
(27),(15)내지(26)에 따른 질화물 반도체 장치는 n-영역 질화물 반도체층 구조는 n-형 불순물을 포함하는 n-접촉층과 기판과 n-접촉층 사이에 삽입되어 있는 n비-도프 GaN층을 더 포함 함을 특징으로 한다.
(28), (27)에 따른 질화물 반도체 장치는 n-형 제 1 다중막층이 n-접촉층상에 형성되고, 비-도프 GaN층, n-접촉층 및 n-형 제 1 다중막층의 전체두께가 2 내지 20㎛의 범위내에 있는 것을 특징으로 한다.
본 발명은 하기의 상세한 설명과 단지 예시의 방법으로 주어지며, 따라서 본 발명을 제한하고자 하지않는 다음과 같은 특징이 있는 첨부 도면으로부터 더욱 충분히 이해될 것이다.
도 1 은 층구조를 나타내는 본 발명의 실시예에 따른 LED장치의 개략 단면도;
도 2 는 본 발명의 저-도프층, 중간-도프 P-클래드층 및 고-도프 P-접촉층 내의 P-형 불순물 농도의 분포에 대한 개락적인 그래프;
도 3 은 저-도프층의 불순물 농도에 대한 평균 정전 내전압(100샘플에 대한 평균 전압)을 나타낸 그래프이다.
[실시예1]
도 1 은 본 발명의 실시예에 따른 LED장치의 개략단면도이다.
본 발명의 실시예 1에 따른 질화물 반도체 장치는 본 발명의 제 1 질화물 반 도체 장치에 관한 것으로, 제 1 질화물 반도체 장치의 구조는 이하에서 설명되는 실시예에 한정되는 것은 아니다. 오히려, 본 발명은 적어도 중간-도프 P-클래드층(P-형 다중막층 또는 P-형 단일층으로 형성)보다 낮은 P-형 불순물 농도로 도프되는 P-형 저-도프층 및 높은 P-형 불순물 농도로 도프되는 고-도프 P-접촉층을 구비하고, 이들 층들은 활성층상에 순차적으로 성장되는 임의의 질화물 반도체 장치에 적용될 수 있다.
도 1 에 도시된 바와 같이, 실시예 1의 질화물 반도체 장치는 기판(1), 버퍼층(2), 비-도프의 GaN층(3), n-형 불순물로 도프된 n-접촉층(4), 비-도프 하부막(5a), n-형 불순물 도프의 중간막(5b), 및 비-도프의 상부막(5c)을 가지는 제 1 n-영역 다중막층(5), 제 3 및 제 4 질화막을 가지는 제 2 다중막층(6), 다중 양자 우물 구조의 활성층(7), P-형 다중막층이나 또는 P-형 단일층으로 만들어지는 P-클래드층(8), 저농도의 P-형 불순물로 도프된 저-도프 P-형층(9), 및 고농도의 P-형 불순물로 도프된 고-도프 P-접촉층(10)을 구비하고 이들 층들은 기판상에 이와 같은 순서로 형성되어 있다.
질화물 반도체 장치는 n-접촉층(4)상에 형성된 n-전극(12)과 P-접촉층(10)상에 증착되는 P-전극(11)을 더 구비한다.
실시예 1에 따른 질화물 반도체의 각층에 대한 상세 내용은 이하에 설명된다.
본 발명에 따르면, 기판(4)은 C-면, R-면 또는 A-면에 의하여 표시되는 주면 을 가지는 사파이어나 스피넬(MgAl2O4)과 같은 절연재료 또는 SiC(6H, 4H 또는 3C를 포함), Si, ZnO, GaAs, GaN등과 같은 반도체 재료로 만들어질 수 있다.
또한 버퍼층(2)은 GadAl1-dN(0<d≤1)의 식으로 표사되는 질화물 반도체로 만들어질 수 있다. 그러나 버퍼층은 Al의 조성비가 적음에 따라 더욱 양호한 결정성을 가지기 때문에 버퍼층(2)은 바람직하기로는 작은 조성비의 Al을 가지며 더욱 바람직하기로는 GaN으로 만들어진다.
버퍼층(20)은 버퍼층(2)의 질화물 반도체가 양호한 결정 형태를 가짐으로써 버퍼층(2)상에 성장되는 질화물 반도체의 결정성을 향상시키도록 0,002내지 0,5㎛의 범위, 바람직하기로는 0.005내지 0.2㎛의 범위내, 더욱 바람직하기로는 0.01내지 0.02㎛의 범위내에 있도록 조절되는 두께를 가질 수 있다.
버퍼층(2)의 성장온도는 그 결과로서 생기는 버퍼층(2)이 뛰어난 다결정성을 나타나도록 200℃내지 900℃ 범위내, 바람직하기로는 400내지 800℃범위내에 있도록 조절된다. 또한 버퍼층(2)은 버퍼층(2)상에 성장되어지는 질화물 반도체층의 결정성을 향상시키도록 결정종자로서 역할을 한다.
비교적 저온도에서 성장되는 버퍼층(2)은 필수적인 것은 아니며, 따라서 기판(1)의 재료 형태 및/또는 사용되는 성장방법에 따라서는 생략될 수 있다.
그 다음 비-도프의 GaN층(3)은 버퍼층(2)상에 GaN을 증착하고 GaN층으로 어떠한 n-형 분순물도 도프하지 않음으로써 버퍼층(2)상에 형성된다.
버퍼층(2)상에 성장되는 비-도프의 GaN층(3)은 양호한 결정성으로 형성될수 있어서, 비-도프의 GaN층(3)상에 그 다음 증착되는 n-접촉층(4)이 양호한 결정성을 가지게 하여준다. 비-도프의 GaN층(3)은 0.01㎛이하, 바람직하기로는 0.5㎛이하, 더욱 바람직하기로는 0.1㎛이하의 두께를 가질수 있다. 비-도프의 GaN층(3)이 상술한 바와 같은 두께를 가지면 비-도프의 GaN층(3)위에 순차적으로 증착되어지는 다른층들은 양호한 결정성을 가지게된다. 비-도프의 GaN층(3)에 대한 두께의 상한 값이 본 발명에 대하여서는 필수적인 것은 아니기 때문에 특정되어 있지 않지만, 제조 효율성을 고려하여 적절히 조절되어야 한다. 또한 비-도프의 GaN 층(3)의 최 상한 두께는 바람직하기로는 정전 내전압의 특성을 향상시키도록 비-도프의 GaN층 (3), n-접촉층(4) 및 제 1 n-영역 다중막층(5)의 전체 두께가 3 내지 20㎛의 범위내(바람직하기로는 3 내지 10㎛ 범위내, 더욱 바람직하기로는 4 내지 9㎛의 범위내)에 있도록 조절될 수 있다.
본 발명에 따르면, n-형 불순물로 도프된 n-접촉층은 3×1018/㎤이상, 바람직하기로는 5×1018/㎤이상의 농도내의 n-형 불순물을 포함한다. n-접촉층(4)내의 n-형 불순물에 대해 비교적 높은 농도 사용은 Vf(순방향전압) 및 문턱전류를 더욱 낮추게하는 효과가 있다. 반면에, n-형 불순물의 농도가 상술한 범위를 벗어나면 Vf는 거의 낮추어지지않게 된다. n-접촉층(4)은 저농도의 n-형 불순물 및 양호한 결정성을 가지는 비-도프의 GaN층(3)상에 형성되기 때문에 n-접촉층은 비록 비교적 높은 농도의 n-형 불순물을 포함하더라도 양호한 결정성을 가지게 된다.
본 발명은 n-접촉층(4)내의 n-형 불순물 농도에 대한 농도 상한치를 특정적 으로 필요로 하지 않지만 이 상하치는 5×1021/㎤보다 더 크지 않는 것이 바람직하며, 이것은 접촉층(4)을 접촉층으로써 기능할수 있게하여 준다.
n-접촉층(4)은 IneAlfGa1-e-fN(0≤e, 0≤f, e+f≤1)의 일반식으로 표시되는 재료로 형성될수 있다. 그러나 GaN 또는 AlfGa1-fN의 사용은(여기서 첨자 f가 0.2보다 크지않음) 최소화되는 결정결함을 가지는 질화물 반도체층이 용이하게 얻어질수 있어 유리하다.
n-접촉층(4)은 이것으로 제한되는 것은 아니지만 n-전극이 형성되는 n-접촉층(4)이 낮은 저항을 가져서 Vf를 경감시키도록 0.1 내지 20㎛의 범위내, 바람직하기로는 1.0 내지 10㎛의 범위내의 두께를 가질 수 있다.
또한 n-접촉층(4)의 상한 두께는 비-도프의 GaN층(3), n-접촉층(4) 및 제 1 n-영역 다중막층(5)의 전체두께가 3 내지 20㎛의 범위내(바람직하기로는 3 내지 10㎛의 범위내, 더욱 바람직하기로는 4 내지 9㎛의 범위내)에 있게 되도록 조절되는 것이 바람직하며, 이것에 의해 정전 내전압이 향상되게 하여 준다.
그리고 n-접촉층(4)은 비교적 두껍게 제 1 n- 영역 다중막층(5)을 형성함으로써 생략할 수 있다.
그 다음, 제 1실시예에 따르면, 제 1 n-영역 다중막층(5)은 비-도프의 하부막(5a), n-형 불순물로 도프된 중간막(5b) 및 비-도프의 상부막(5c)의 3개막을 포함한다.
본 발명에 따르면 제 1 다중막층(5)에는 임의의 다른 막들이 포함될 수 있음 을 유념하여야 한다. 또한 제 1 n-영영 다중막층(5)은 활성층과 접촉될 수 있으나, 이와는 달리 또하나의 층이 활성층과 제 1 n-영역 다중막층 사이에 삽입될 수 있다. 제 1 n-영역 다중막층이 실시예 1과 같이 n-영역내에 형성되는 경우에, 광도와 정전 내전압과 같은 장치의 특성이 향상될 수 있다. 따라서 제 1 n-영역 다중막층(5)은 실질적으로 향상된 정전 내전압에 기여하고 있음이 이해된다.
하부막(5a)내지 상부막(5c)을 포함하는 질화물 반도체는 IngAlhGa1-g-hN(0≤g<1, 0≤h<1)의 식으로 표시되는 여러가지 조성의 질화물 반도체로 형성될수 있으며, 바람직하기로는 GaN의 조성으로 만들어지는 것이다. 또한 제 1 n-영역 다중막층(5)의 각 막에 대한 조성이 같거나 또는 다르게 될 수 있다.
제 1 n-영역 다중막층(5)의 두께가 175 내지 12000Å의 범위내, 바람직하기로는 1000 내지 10000Å 범위내, 더욱 바람직하기로는 2000 내지 6000Å 범위내에 있을 수 있다.
또한 제 1 n-영역 다중막층(5)의 두께는 바람직하기로는 상기한 범위로 조절되고 이것 이외에 비-도프의 GaN층(3), n-접촉층(4) 및 제 1 n-영역 다중막층(5)의 전체 두께가 3 내지 20㎛의 범위내(바람직하기로는 3 내지 10㎛의 범위내, 더욱 바람직하기로는 4 내지 9㎛의 범위내)있도록 조절되며 이것에 의해 정전 내전압이 향상되게 하여준다.
제 1 n-영역 다중막층(5)의 전체 두께는 하부막(5a), 중간막(5b), 상부막(5c)의 각 두께를 조절함으로써 상기한 범위내에 있게 조절될 수 있다.
제 1 n-영역 다중막층(5)을 구성하는 하부막(5a), 중간막(5b) 및 상부막(5c)의 각 두께가 본 발명에 따라 이것으로 특정적으로 제한되는 것은 아니지만, 제 1 n-영역 다중막층(5)의 각각의 두께는 장치의 특성에 따라 조금씩 차이가 있을 수 있다. 따라서 장치 특성을 최적화하기 위하여 3개막의 각 두께에 의하여 가장 크게 영향을 받는 장치 특성을 감안하여 각 막 두께에 대한 바람직한 범위가 2개막의 두께를 고정하고 다른막의 두께를 점진적으로 변경함으로써 결정될 수 있다.
제 1 n-영역 다중막층(5)의 각 두께로서는 정전 내전압에 영향을 줄 수 없다 하더라도, 제 1 n-영역 다중막층(5)의 막들의 조합은 전체로서 여러가지 장치 특성을 향상시킬수 있다. 특히 그와 같은 막들로 결합되어 있는 제 1 n-영역 다중막층(5)은 광도 및 장치의 내전압 특성을 크게 향상시킬 수 있다.
그와 같은 효과는 제 1 n-영역 다중막층(5)을 포함하는 장치가 실제적으로 생산된 후에 입증될 수 있다. 각 막에 대한 어떤 특정 두께를 나타나면서, 각 막의 여러가지 두께에 의하여 영향받는 장치 특성의 변경에 대한 경향에 대하여 이하에서 설명된다.
하부막(5a)의 두께는 100 내지 10000Å의 범위내, 바람직하기로는 500 내지 8000Å의 범위내, 더욱 바람직하기로는 1000 내지 5000Å의 범위내에 있다. 하부막(5a)이 점점 두껍게됨에 따라 10000Å 정전 내전압이 더욱더 크게되며, 한편 Vf는 10000Å 근방에서 급하게 증가한다. 다른반면에, 하부막(5a)이 더욱더 얇게됨에 따라 정전내전압이 감소하는 한편 Vf도 감소하므로 생산성은 낮은 정전 내전압으로 인하여 100Å미만의 두께에서 감소되는 경향이 있다. 하부막(5a)이 n-형 불 순물로 도프된 접촉층(4)에 의하여 저하되는 결정성을 향상시키기 위하여 제공되어 있기 때문에 하부막(5a)은 바람직하기로는 하부막상에 그 다음 형성하게될 층들의 결정성을 효율적으로 향상시키기 위하여 500 내지 8000Å의 두께로 성장된다.
n-형 불순물로 도프된 중간막(5b)의 두께는 50 내지 1000Å의 범위내, 바람직하기로는 100 내지 500Å의 범위내, 더욱 바람직하기로는 150 내지 400Å의 범위내이다. n-형 불순물로 도프되는 중간막(5b)은 광도를 증가시키도록 충분히 높은 캐리어 농도를 가진다. 중간막(5b)을 가지지 않는 발광장치는 이 막을 가지는 것보다 더 작은 광도를 가진다. 이와는 대조적으로 중간막(5b)의 두께가 1000Å 보다 크게되면 광도가 감소된다. 한편, 정전 내전압은 중간막(5b)의 두께가 두껍게될수록 향상되지만 두께가 50Å 보다 큰 것에 비하여 두께가 50Å 보다 작을때 정전 내전압은 감소된다.
비도프의 상부막(5b)의 두께는 25내지 1000Å의 범위내, 바람직하기로는 25 내지 500Å의 범위내, 더욱 바람직하기로는 25내지 150Å범위내이다. 제 1 n-영역 다중막층중에서 비도프의 상부막(5c)은 전류가 누설되는 것을 방지하도록 활성층(6)과 접촉하거나 또는 아주 인접하게 형성되어 있다. 상부막(5c)의 두께가 25Å 보다 작으면 전류가 누설되는 것을 충분히 방지할수 없다. 상부막(5c)의 두께가 1000Å을 넘으면 Vf가 증가되고 정전 내전압이 감소된다.
상술한 바와 같이, 하부막(5a)내지 상부막(5c)의 어느하나에 의하여 특히 영향을 받는 장치 특성을 감안하여 제 1 n-영역 다중막층(5)을 형성하기 위하여 결합되는 각막의 두께는 모든 장치의 특성이 동일하게 최적화되도록, 구체적으로는 광 도 및 정전 내정압이 최적화되도록 조절된다. 또한 하부막(5a), 중간막(5b) 및 상부막(5c)의 각 두께는 상술한 범위내에 있도록 조절되며 본 발명에 따라 다른 P-형 불순물 농도를 가진 상술한 3개의 P-형층은 생산제품에 대한 장치의 정전 내전압 뿐만아니라 광도와 생산신뢰도가 향상될 수 있도록 제 1 n-영역 다중막층(5)과 적절히 결합된다. 즉, 제 1 n-영역 다중막층(5)의 막의 각 두께는 본 발명의 P-형의 3개층과 제 1 n-영역 다중막층(5)사이의 관계 파장에 상응하게 변화는 활성층의 조성, LED장치에 따른 칫수 및 구조와 같은 장치 사양에 의하여 요구되는 조건 등을 고려하여 장치 특성이 최적화되게 결정된다.
제 1 다중막층(5)의 각 막은 IngAlhGa1-g-hN(0≤g<1, 0≤h<1)의 식으로 표시될 수 있는 조성에 의하여 만들어지며, 다른막 들의 것들과 같거나 또는 다르게 될 수 있다. 그러나 본 발명에 따르면, 제 1 다중막층(5)의 막들은 In과 Al이 적은 조성비를 가지며, 바람직하기로는 그의 결정성을 향상시키고 Vf를 감소시키기 위하여 AlhGa1-hN으로 만들어지며, 더욱 바람직하기로는 GaN으로 만들어진다. 제 1 n-영역 다중막층(5)이 AlhGa1-hN으로 만들어질 경우, Al의 조성비는 상술한 바와 같이 0≤h∠1의 범위내에 있도록 조절될수 있고 Al의 조성비가 작을수록 결정성이 향상될수 있고 Vf가 감소된다.
중간막(5b)은 3×1018/㎤보다 높지 않은, 바람직하기로는 5×1018/㎤보다 높지않은 n-형 농도를 가진다. 중간막(5b)의 n-형 불순물 농도의 상한치는 1021/㎝보 다 더 높지않는 것이 바람직하며, 중간막(5b)은 그 범위내에서의 n-분순물 농도를 가지는 경우, 그 막은 비교적 양호한 결정성으로 성장될수 있고 이것에 의하여 고광도를 유지하면서 Vf를 감소시킬수 있다.
n-형 불순물소자는 Si, Ge, Se, S 및 O와 같은 주기율표에서 ⅣB 또는 ⅥB 그룹으로부터 선택될 수 있으며, 바람직하기로는 Si,Ge 또는 S가 n-형 불순물로서 사용된다.
활성층(6)이 제 1 n-영역 다중막층(5)상에 형성되는 경우에 활성층(6)과 접촉되게 형성되는 제 1 n-영역 다중막층(5)의 상부막(5c)은 GaN의 상부막(5c)를 형성함으로써 징벽(barrier)으로서 동작할 수 있다.
즉, 실질적으로 서로 다른층과 접속하는 제 1 n-영역 다중막층(5)중의 하부막(5a)과 상부막(5c)은 다른층과 접속하여 다른 기능을 가지는 일부로서 될수 있다.
또한, 본 발명에 따르면, 비-도프의 단일층은 제 1 n-형 다중막층(5)대신에 사용될수 있다. 단일층이 IngAlhGa1-g-hN (0≤g<1, 0≤h<1)의 일반식으로 표시되는 질화물 반도체로 만들어질수 있지만, 비-도프의 단일층에 포함되는 In과 Al의 조성비가 적으며, 바람직하기로는 단일층은 AlhGa1-hN으로, 그리고 더욱바람직하기로는 GaN으로 만들어진다. 비-도프의 단일층이 AlhGa1-hN으로 만들어지는 경우, Al의 조성비는 0≤h∠1의 범위내에 있도록 조정될수 있다. Al의 조성비가 적으면 적을수록 결정성이 향상되고 Vf가 감소되므로 바람직하기로는 Al의 조성비는 적어야 한다. 비-도프의 단일층이 성장되는 경우에, 정전 내전압은 제 1 n-영역 다중막층(5)이 성장되어 있는 경우에 있어서의 것 만큼 양호하지않지만 종래 장치의 것보다 더욱 양호하다. 다른 장치 특성은 거의 제 1 n-영역 다중막층(5)이 설정되어 있는 경우에 있어서 이들 만큼 양호하다.
단일층의 두께가 특정적으로 한정되는 것은 아니지만 바람직하기로는 1000 내지 3000Å의 범위내에 있다.
그 다음, 본 발명에 따르면, 제 2 n-영역 다중막층(6)은 제 3 질화물 반도체막과 제 3 질화물 반도체막의 것과는 다른 조성을 가지는 제 4 질화물 반도체막으로 구성되어 있다. 제 3 및 제 4 질화물 반도체막 중 각각의 적어도 하나는 번갈아(전체적으로 적어도 2개막) 적층되어 있다. 바람직하기로는 3개의 막과 더욱 바람직하기로는 전체적으로 2개 막이 번갈아(적어도 4개막) 적층되어 있다.
제 2 n-영역 다중막층(6)중의 제 3 및 제 4막의 적어도 하나는 100Å 이하 바람직하기로는 70Å이하, 더욱 바람직하기로는 50Å 이하의 두께를 가지도록 설정되어 있다. 또한 더욱 바람직하기로는 제 2 n-형 다중막층(6)의 제 3 및 제 4의 양자는 100Å이하, 바람직하기로는 70Å이하, 더욱 바람직하기로는 50Å 이하의 두께를 가지도록 설정된다. 제 2 n-영역 다중막층(6)은 제 2 n-영역 다중막층(6)의 결정성이 증가되고, 이것에 의해 광도를 향상시키도록 초격자 구조로 되게 그와 같은 박박으로 형성된다.
제 3 및 제 4막중의 적어도 하나는 결정성이 향상되도록 임계 탄성 두께 보다 더욱 얇은 100Å이하의 두께를 가진다. 그와 같은 박막의 결정성이 향상되는 경 우이 박막상에 형성되는 다른막은 역시 향상된 결정성으로 형성될수 있으므로 전체적으로 제 2 n-영역 다중막층은 양호한 결정성을 가지며 그것에 의해 광도를 향상시킨다.
또한 제 3 및 제 4막의 양자가 100Å이하의 두께를 가지며, 이것은 임계 탄성 두께보다 더욱 얇게되어서 질화물 반도체막의 결정성이 단일층으로 형성되거나 또는 제 3 및 제 4막중의 어느 하나가 임계탄성두께를 가지는 경우에 비하여 더욱 향상된다. 제 3 및 제 4 질화물 반도체막의 양자 두께가 70Å이하인 경우, 제 2 n-영역 다중막층(6)이 초격자 구조로 형성되기 때문에 훨씬 더욱 향상된 결정성이 얻어질수 있다. 제 2 n-영역 다중막층(6)상에 형성되는 활성층(7)은 제 2 n-영역 다중막층(6)이 버퍼층으로서 동작하기 때문에 크게 향상된 결정성을 가지게 형성될수 있다.
상술한 바와 같이, 본 발명에 따라 다른 P-형 불순물 농도를 가지는 3개층은 제 1 및 제 2 n-형 다중막층과 결합되므로 발광장치는 매우 높은 광도와 낮은 Vf를 얻을 수 있다. 그 이유는 명료하게 설명되지는 않으나 제 2 n-영역 다중막층상에 형성되는 활성층의 결정성이 증가되기 때문인 것으로 생각된다. 제 2 n-영역 다중막층(6)중 제 3 질화물 반도체막을 삽입하는 제 4 질화물 반도체막 주위에 인접하는 2개막은 서로 동일하거나 또는 다른 두께를 가진다. 특히, 제 3 및 제 4 질화물 반도체막은 InGaN과 GaN으로 각각 만들어지는 경우, InGaN의 제 3 질화물 반도체막의 각각의 두께가, 제 3 질화물 반도체막이 활성층에 더욱 접근함에 따라 더욱 두껍거나 더욱 얇을수가 있으므로 제 2 N-영역 다중막층의 굴절율은 실질적으로 그 리고 점진적으로 변경될수 있다. 따라서 그 결과로 생긴 질화물 반도체층은 실질적으로 경사지는 조성을 가지는 것과 동일한 효과를 얻을수 있다. 레이저장치와 같은 빔 도파관을 필요로하는 그와 같이 형성된 장치에서 빔 도파관은 다중막층으로 형성되므로 레이저빔의 모드가 조절될 수 있다.
또한 제 2 n-영역 다중막층(6)의 제 4 질화물 반도체막을 삽입하는 제 3질화물 반도체막중 인접하는 2개막은 서로 같거나 또는 다른 조성을 가진다. 더욱이나, 제 2 n-영역 다중막층(6)의 제 3 질화물 반도체막을 삽입하는 제 4 질화물 반도체막중 인접하는 2개 막은 서로 같거나 또는 다른 Ⅲ그룹 원소의 조성비를 가진다.
특히, 제 3 및 제4 질화물 반도체막은 InGaN과 GaN으로 각각 만들어지는 경우에, InGaN의 제 3 질화물 반도체막의 각각의 In의 조성비는 제 3 질화물 반도체막이 활성층으로 점점 접근함에 따라 점진적으로 증가되거나 또는 감소될수 있으므로 그와 같이 형성된 질화물 반도체의 제 2 n-영역 다중막층은 실질적으로 경사지는 조성을 가지며 그의 굴절율이 변경될 수 있다. In조성비가 감소됨에 따라 굴절율도 감소됨을 유념하여야 한다.
제 2 n-영역 다중막층(6)은 활성층으로부터 떨어지게 형성될수 있으나, 바람직하기로는 활성층에 접촉되게 형성된다. 활성층에 접촉되게 형성된 제 2 n-영역 다중막층(6)은 더욱더 광도에 도움이 된다. 제 2 n-영역 다중막층(6)은 활성층과 접촉하게 형성되는 경우, 활성층의 첫째로 적층되는 층(우물 또는 장벽층)과 접촉하는 그의 제 1막은 제 3 질화물 반도체이거나 또는 제 4 질화물 반도체일수 있고, 제 3 및 제 4 질화물 반도체의 적층 순서는 여기에서 특정적으로 제한되는 것은 아니다.
도 1 은 활성층(7)과 접촉하게 형성된 제 2 n-영역 다중막층(6)을 나타난 것이지만, 다른 n-형 질화물 반도체층이 활성층(7)과 제 2 n-영영 다중막층(6)사이에 삽입될수 있다.
제 3 질화물 반도체막은 In을 포함하는 질화물 반도체로, 또는 바람직하기로는 InkGa1-kN(0<k<1)의 3원 화합물로 만들어지며, 첨자 k는 바람직하기로는 0.5보다 더 크지않으며, 더욱 바람직하기로는 0.2보다 더크지 않는다. 반면에, 제 4 질화물 반도체막은 적절한 질화물 반도체로 만들어질수 있으며, 이 제 4 질화물 반도체막은 제 3 질화믈 반도체막의 것과는 상이하다.
여기에서 특정적으로 제한되는 것은 아니지만 제 4 질화물 반도체막은 InmGa1-mN(0≤m<1, m<k)의 식으로 표시되는 2원 또는 3원 화합물로 만들어질수 있고, 제 4 질화 반도체막은 뛰어난 결정성을 가지도록 제 3 질화물 반도체막의 것보다 더욱 높은 밴드갭을 가진다. 바람직하기로는 제 4 질화물 반도체막은 양호한 결정성을 가지도록 GaN으로 만들어질 수 있다. 따라서 제 3 및 제 4 질화물 반도체막은 각각 InkGa1-kN(0<k<1)과 InmGa1-mN(0≤m<1, m<k)로 만들어진다(GaN은 더욱 바람직함). 더욱 바람직하기로는 제 3 및 제 4 질화물 반도체막은 InkGa1-kN(k≤0.5)와 과 GaN으로 만들어진다.
제 3 및 제 4 질화물 반도체막의 모두 또는 그중 어느 하나의 막은 n-형 불 순물로 도프될 수 있거나 또는 이들 중 어느 막도 n-형 불순물로 도프되게 하지않을 수도 있다. 막의 결정성을 향상시키기 위하여 막은 바람직하기로는 변조-도프(modulation-doPed)일 수 있고, 더욱 바람직하기로는 그들 모두가 도프되지 않게되는 것이다. 제 3 및 제 4 질화물 반도체막의 모두가 도프되는 경우 막들의 불순물 농도는 서로 다르게 될 수 있음을 알 수 있다.
또한 제 3 및 제 4 질화물 반도체막 중 어느하나가 n-형 불순물로 도프되는 층은 변조-도프층으로서 인용되며, 그와 같은 조절-도프층은 광도를 더욱 높게하는데 기여한다는 것을 유념하여야 한다.
Si, Ge, Sn 및 S와 같은 주기율표에서 Ⅳ 또는 Ⅵ그룹으로부터 선택되는 원소가 n-형 불순물로서 사용되며, 바람직하기로는 Si 또는 Sn이 n-형 불순물로서 사용된다. 불순물농도는 5×1021/㎤보다 크지않게, 바람직하기로는 1×2020/㎤보다 크지않게 되도록 조절된다.
불순물농도가 5×1021/㎤보다 크게되면 질화물 반도체막의 결정성이 저하하게되고, 이것에 의해 광도를 감소시킨다. 이것은 역시 층이 변조-도프되는 경우에 대해서도 적용된다.
본 발명에 따르면 다중 양자 우물 구조의 활성층(7)은 In과 Ga를 포함하는 질화물 반도체, 바람직하기로는 Ina Ga1-aN(o≤a<1)으로 형성된다. 또한 활성층(7)이 n-형 또는 P-형 불순물로 도프될 수 있지만, 바람직하기 또는 강력한 대역 대 대역(band-to-band) 광방출이 좁게되는 방출파장의 1/2폭으로 얻어질수 있도록(부 가되는 어느 불순물도 없이) 도프되지 않는 것이다.
활성층(7)은 n-형 불순물이나 또는 P-형 불순물의 어느 하나나 또는 양 불순물로도 도프될수 있다. 활성층(7)이 n-형 불순물로 도프될 때, 대역 대 대역 광방출 크기가 비-도프의 활성층(7)에 비하여 더욱더 증가될 수 있다. 반면에, 피크파장이 0.5eV 만큼 더 작은 에너지 레벨을 가지는 쪽으로 천이 되고 스펙트럼이 1/2폭 넓어지도록, 활성층(7)이 P-형 불순물로 도프된다. n-형 불순물과 P-형 불순물로 도프되는 활성층은 단지 P-형 불순물로만 도프되는 활성층에 의하여 방출되는것보다도 더 큰 광도를 가진다. 특히 P-형 도판트로 도프되는 활성층이 형성되는 경우, 활성층은 바람직하기로는 그내에 Si와 같은 n-형 도판트를 도핑함으로써 전체적으로 n-형 도전성을 가진다. 양호한 결정성을 가지게 활성층을 성장시키기 위하여, 활성층은 바람직하기로는 전혀 불순물 없이 도프된다. 즉, 도프되지 않게 된다.
또한, 제 1 실시예에 따르면, 단일 양자 우물 구조로 형성되는 활성층을 가지는 장치는 다중 양자 우물 구조의 것보다 광도는 떨어지지만, 단일 양자 우물 구조로 형성되는 활성층을 가지는 장치는 다중 양자 우물 구조의 것과 같은 양호한 정전 내전압을 가진다.
활성층(7)을 형성하는 장벽 및 우물층의 적층 순서는 우물층으로 시작하여 우물층으로 종료할수 있거나 또는 우물층으로 시작하여 장벽층으로 종료할 수 있다. 이와는 다르게, 상기 순서는 장벽층으로 시작하여 장벽층으로 종료할 수 있거나 또는 장벽층으로 시작하여 우물층으로 종료할 수 있다. 우물층은 100Å 이하, 바람직하기로는 70Å이하, 더욱 바람직하기로는 50Å이하로 되게 조절되는 두께를 가진다. 특정하게 한정되는 것은 아니지만, 우물층 두께의 하한값은 단일 원자층의 두께에 상당하게 할 수 있으며, 바람직하기로는 10Å 이상으로 한다. 우물층이 100Å 보다 더 크면 광도를 증가시키는 것을 어렵게 한다.
반면에, 장벽층은 2000Å 이하 바람직하기로는 500Å이하, 더욱 바람직하기로는 300Å 이하로 되게 조절되는 두께를 가진다. 특정하게 제한되는 것은 아니지만, 장벽층 두께의 하한값은 단일 원자층의 막 두께에 상당하게 할 수 있고, 바람직하기로는 10Å 이상이 바람직하다. 장벽층의 두께가 상술한 범위내에 있게 될 때, 광도가 유리하게 증가될 수 있다. 그밖에 활성층(7)의 전체 두께는 특정값으로 특정되지 않지만, 활성층(7)은 최종결과로 생기는 LED 장치의 소망 파장을 고려하여 장벽 및 우물층의 수 및/또는 그들 적층 순서를 조절함으로써 전체 막두께를 가질 수 있다.
본 발명에 따르면, P-클래드층(8)은, 그의 농도가 P-형 저-도프층(9)과 고-도프층의 P-접촉층(8)것들 사이의 중간농도(중간-도프)를 포함할 수 있도록 P-형 불순물 농도를 가진 다중막층 또는 단일 층으로 형성된다.
다중막층(초격자구조)으로 만들어진 P-클래드층(8)에 대하여 이하와 같이 설명된다. 다중막층으로 만들어진 P-클래드층은 이하에서 다중막 P-클래드층으로 인용된다.
다중막 P-클래드층을 구성하는 막들은 Al을 포함하는 제 1 질화물 반도체막과 제 1 질화물 반도체막의 것과는 다른 조성을 가지는 제 2 질화물 반도체막이다.
제 1 및 제 2 질화물 반도체막의 적어도 하나는 P-형 불순물을 포함한다. 제 1 및 제 2 질화물 반도체막이 서로 다른 조성을 가지는 경우에 이하에서는 서로 다른 밴드갭을 가지는 것으로서 바꾸어 말하게 된다.
본 발명에 따르면, 다중막 P-클래드층(8)은 제 1 질화물 반도체 막과 제 1 질화물 반도체 막의 것보다 더큰 밴드갭을 가지는 제 2 질화물 반도체막을 번갈아 적층함으로써 형성될 수 있다. 제 1 및 제 2 질화물 반도체막중의 적어도 하나는 P-형 불순물을 포함하고 P-형 불순물 농도는 같거나 또는 다르게 될 수 있다.
제 1 및 제 2 질화물 반도체 막은 100Å이하, 바람직하기로는 70Å이하, 더욱 바람직하기로는 10 내지 40Å의 범위에 있도록 조절되는 두께를 가진다. 양자의 막두께는 같거나 또는 다르게 될 수 있다. 각막은, 각각의 두께가 임계 탄성 두께보다 더 얇게 되고, 이것에 의하여 질화물 반도체층의 두꺼운 층에 비하여 양호한 결정성을 가지도록 상술한 범위내의 두께를 가진다. 그래서, 더욱 높은 캐리어 농도와 감소된 저항성을 가지는 P-형 불순물로 도프되는 P-층이 성장될수 있으므로, Vf와 문턱값이 감소될 수 있다. 다중막층은 상기에서 특정한 막두께를 가지는 복수의 2개 형태(한쌍과 같은)의 막을 적층함으로써 성장된다. 제 1 및 제 2 질화물 반도체 막의 어느 하나는 다른 것보다는 한번씩 더 증착된다. 특히 제 1 질화물 반도체막이 제일 먼저 그리고 또한 최종으로 적층된다. 다중막 P-클래드층(8)의 전체 두께는 제 1 및 제 2 질화물 반도체 막의 각두께와 적층되는 수를 조절함으로써 설정될 수 있다. 다중막 P-클래드층(8)의 전체 두께는 이것으로 특정되게 한정되는 것은 아니지만, 2000Å이하, 바람직하기로는 1000Å이하, 더 욱 바람직하기로는 500Å이하이다. 층의 전체 두께가 상술한 범위내에 있게되므로, 그의 광도가 증가될 수 있고 Vf가 감소될 수 있다.
제 1 질화물 반도체막은 적어도 Al를 포함하는 질화물 반도체, 바람직하기로는 Aln Ga1-nN(0<n≤1)의 식으로 표시되는 질화물 반도체로 형성된다. 한편, 제 2 질화물 반도체막은 AlpGa1-pN(0≤p<1, n>p) 또는 InrGa1-rN(0≤r≤1)과 같은 2원 또는 3원 화합물인 질화물 반도체로 형성된다. P-클래드층(8)이 제 1 및 제 2 질화물 반도체막을 번갈아 적층하여 다중막층으로 성장되며, P-형 다중막층의 Al 조성비는 층에 걸쳐서의 평균비로서 인용하게 된다. 또한 후술하는 바의 P-형 저-도프 층(9)이 AlsGa1-sN(0<s<0.5)로 형성되거나 AlsGa1-sN(0<s<0.5)의 막을 포함하는 다중막 구조로 성장되는 경우, 다중막 P-클래드층의 Al 조성비는 바람직하기로는, P-형 저-도프층(n)의 것보다 더 크게 되도록 조절되므로, 광도 및 정전 내전압이 유익하게 향상될 수 있다.
또한 P-클래드층(8)은 장치가 향상된 결정성, 감소된 저항 및 감소된 Vf를 가지도록 초격자구조를 형성된다.
중간-도프 P-클래드층(8)의 P-형 불순물 농도에 대하여 이하에 설명한다.
제 1 및 제 2 질화물 반도체막의 P-형 불순물 농도는 서로 같거나 또는 다르게 될 수 있다.
먼저, 제 1 및 제 2 질화물 반도체 막의 P-형 불순물 농도가 서로 다른 경우에 대하여 설명한다.
제 1 및 제 2 질화물 반도체막의 P-형 불순물 농도가 서로 다른 경우, 예를들면 제 2 질화물 반도체막의 것보다 더 큰 밴드갭을 가지는 제 1 질화물 반도체막의 P-형 불순물농도는 제 2 질화물 반도체막의 것보다 더 크게 조절 될 수 있다.
이와는 다르게, 제 2 질화물 반도체막의 것보다 더 큰 밴드갭을 가지는 제 1 질화물 반도체막의 P-형 불순물 농도는 제 2 질화물 반도체막의 것보다 더 작게 조절될 수 있다.
상술한 바와 같이, 서로 다른 P-형 불순물 농도를 가지는 제 1 및 제 2 질화물 반도체막의 형성은 문턱 전압, Vf 등을 감소시킬 수 있다. 이것은 높은 캐리어 밀도로 저하되는 높은 불순물 농도를 가진 제 1 질화물 반도체막의 형성과, 다중막 P-클래드층(8)내에서 높은 캐리어 이동도로 되게하는 저 불순물 농도를 가지는 제 2 질화물 반도체막의 형성은 높은 캐리어 밀도를 가진막으로부터의 많은 캐리어가 높은 캐리어 이동도를 가진 막내에서 이동하게 야기되므로 다중막층의 저항이 감소될수 있기 때문이다. 그래서, 장치는 상술한 바와 같이 감소되는 문턱 전압과 Vf를 가지게 된다.
제 1 및 제 2 질화물 반도체막은 서로 다른 불순물 농도를 형성되는 경우에, 낮은 P-형 불순물 농도를 가지는 막이 바람직하게 비-도프되므로 문턱전압, Vf(순방향 전압)등이 더욱 감소될 수 있다.
제 1 및 제 2 질화물 반도체막이 서로 다른 P-형 불순물 농도를 가지는 경우, 제 1 질화물 반도체막의 P-형 불순물 농도는 다중막층의 평균 P-형 불순물 농도가 저-도프층(9)의 것보다는 더크고 P-접촉층(10)의 것보다는 더 적게 되도록 조 절된다. 특히 제 1 질화물 반도체막의 P-형 불순물 농도는 5×1017/㎤ 내지 1 ×1021/㎤의 범위내, 바람직하기로는 5×1018/㎤ 내지 5×1020/㎤ 범위내에 있도록 조절된다.
제 1 질화물 반도체막의 P-형 불순물 농도가 5×1017/㎤ 보다 더 큰 경우에 활성층(7)으로의 주입 효율이 향상되어서 더욱 높은 광도와 더욱 낮은 Vf로 된다. 또한 제 1 질화물 반도체막의 P-형 불순물 농도가 1×1021/㎤ 보다 적은 경우에, 결정성이 양호하게 되는 경향을 나타낸다.
제 1 및 제 2 질화물 반도체막의 P-형 불순물 농도는 다중막층의 평균 P-형 불순물 농도가 저-도프층의 것보다는 크고 P-접촉층(10)의 것보다는 작도록 조절된다. 특히, 이것에 특정되는 것은 아니지만, 제 2 질화물 반도체막은 제 1 질화물 반도체막의 P-형 불순물 농도의 1/10 보다 적은 P-형 불순물 농도를 가지는 것이며, 바람직 하기로는 도프되지 않게 하는 것이다. 그러나, 제 2 질화물 반도체막은 매우 얇아서 제 1 질화물 반도체막내의 P-형 불순물의 일부가 제 2 질화물 반도체 막으로 확산되도록 하는 두께를 가진다. 이동도를 고려하여, 제 2 질화물 반도체막의 농도는 바람직하기로는 1×1020/㎤ 보다 높지 않는 것이다.
또한, 이것은 제 2 질화물 반도체막의 것보다 더 큰 밴드갭을 가진 제 1 질화물 반도체막의 P-형 불순물 농도가 제 2 질화물 반도체막의 것보다 적게 조절될수 있는 경우에 대하여서도 적용된다.
다음에는, 제 1 및 제 2 질화물 반도체막의 양자가 동일한 P-형 불순물 농도를 가지는 경우에 대하여 설명한다.
이 경우에, 제 1 및 제 2 질화물 반도체막의 P-형 불순물 농도가 P-형 저-도프층(9)의 것보다는 높고 P-접촉층(10)의 것보다는 낮게 되도록 조절될 수 있다. 특히 제 1 및 제 2 질화물 반도체막의 P-형 불순물 농도 범위는 제 1 및 제 2 질화물 반도체막이 서로 다른 P-형 불순물 농도를 가지는 경우에 있어서의 제 1 질화물 반도체막의 것과 유사하다. 제 1 및 제 2 질화물 반도체막이 동일한 P-형 불순물 농도를 가지는 경우에 P-클래드층(8)은 그들이 서로 다른 P-형 불순물 농도를 가지는 경우에 있어서의 것보다 좋지 않은 결정성을 가진다. 그러나 P-클래드층(8)은 유익하게 증가되는 광도를 가지도록 높은 캐리어 밀도로 용이하게 성장될수 있다.
상술한 P-크래드층으로 도프되는 P-형 불순물은 Mg, Zn, Ca 및 Be, 바람직하기로는 Mg, Ca 등과 같은 IIA 또는 IIB 그룹의 원소로부터 선택된다.
상술한 중간-도프의 다중막 P-클래드층(8)이 서로다른 P-형 불순물 농도를 가지는 복수의 제 1 및 제 2 질화물 반도체막을 번갈아 적층함으로써 형성되는 경우에, 더높게 도프된 질화물 반도체막의 것은 P-형 불순물 농도로 적층되며, 이막의 농도는 그의 두께 방향에 따라 P-클래드층(8)의 단부를 향하여 점점 적게 되고(바람직하기로는 도프되지 않는다) P-클래드층(8)의 중심부근에서는 더욱 높게 된다. 그래서 P-형 클래드층의 저항이 유익하게 감소될 수 있다.
다음으로, 단일층의 P-클래드층이 P-형 불순물을 포함하는 AlbGa1-bN(0≤b≤1)으로 만들어지는 경우에 대하여 설명한다. 이하에서, 단일층으로 형성디는 P-클래드층(8)이 단일층의 P-클래드층으로 인용된다.
본 발명에 따르면, 단일층의 P-형 클래드층(8)은 설명된 바와 같은 AlbGa1-bN(0≤b≤1)의 질화물 반도체로 형성된다. 후술하는 바와 같이 P-형 저-도프층(9)이 AlsGa1-sN(0<s<0.5)으로 형성되는 경우에, 단일층의 P-클래드층(8)의 Al 조성비는 P-형 저-도프층(9)의 것보다 더 크게 조절되므로 더욱 큰 정전 내전압뿐만아니라 더 높은 광도가 유리하게 달성될 수 있다. 또한, 전혀 Al를 포함하지 않은 단일층의 P-클래드층(8)은 Al를 포함하는 것보다는 적은 광도를 가지지만, Al를 포함하는 것만큼의 높은 정전 내전압을 가진다.
이것에 특정적으로 한정되는 것은 아니지만, 광도를 향상시키고 Vf를 감소시키기 위해, 단일층의 P-클래드층(8)의 두께는 2000Å이하, 바람직하기로는 1000Å이하, 더욱 바람직하기로는 500 내지 100Å의 범위내이다. 단일층의 P-클래드층(8)의 P-형 불순물 농도가 5×1017/㎤ 내지 1×1021/㎤의 범위내로, 바람직하기로는 5×1018/㎤ 내지 5×1020/㎤의 범위내로 조절되므로 단일층의 P-클래드층(8)은 향상된 결정성을 가지며, 이것에 의하여 광도가 유리하게 증가된다.
단일층의 P-클래드층(8)은 다중막 P-클래드층 보다는 못하나 거의 같이 양호한 결정성을 가지지만, P-클래드층(8)의 제조단계가 단일층 때문에 간단하게 될 수 있다.
다음으로, 본 발명에 따르면, 저 농도로 도프되는 P-형 저-도프층(9)은 InrAlsGa1-r-sN(0≤r<1, 0≤s<1, r+s<1)의 일반식으로 표시되는 여러 가지 질화물 반도체로 형성될 수 있고, 바람직하기로는 InrGa1-rN(0≤r<1) 또는 AlsGa 1-sN(0≤s<1)과 같은 3원 화합물의 질화물 반도체로 형성되며, 더욱 바람직하기로는 결정성 때문에 GaN과 같은 2원 화합물의 질화물 반도체로 형성된다. 그래서 P-형 저-도프층(9)이 결정성을 향상되게 하고 정전 내전압을 증가되게 하기위해 GaN으로 형성된다. P-형 저-도프층(9)이 AlsGa1-sN(0≤s<1)의 식으로 표시되는 바와 같은 3원 질화물 반도체로 만들어지는 경우, 3원 질화물 반도체의 Al 조성비(또는 층(9)이 다중막층으로 만들어지는 경우의 평균 Al 조성비)는 상술한 다중막 P-클래드층(8) 이나 또는 단일층의 P-클래드층(8)의 평균 Al 조성비 보다 적게 되도록 조절되므로 3원 질화물 반도체의 저-도프층(9)은 순방향 전압(Vf)를 억제되게 하여주고 또한 광도와 정전 내전압이 GaN으로 만들어지는 것만큼 양호하게 향상되게 하여준다.
또한 P-형 저-도프층(9)이 AlsGa1-sN(0<s<0.5)의 질화물 반도체로 만들어지고 P-형 저-도프층(9)의 Al 조성비가 P-클래드층(8)의 것보다 적은 경우에, P-형 저-도프층(9)이 GaN으로 만들어지는 경우에 있어서의 것보다도 더욱 얇게 될 때에도 P-형 저-도프층(9)은 높은 광도 및 정전 내전압으로 형성될 수 있다. 따라서 성장시간이 GaN P-클래드층(8)에 비하여 단축될 수 있다.
본 발명의 실시예 1에 따르면, P-형 저-도프층(9)은 복수의 2개형의 질화물 반도체막을 번갈아 적층함으로써 다중막층으로서 형성될 수 있다. 단일층의 것보다 동일한 특성이 얻어질 수 있다.
P-형 저-도프층(9)이 다중막으로 형성되는 경우, 예를들면 질화물 반도체막 중의 하나는 Als Ga1-sN(0<s<0.5)으로 만들어지고, 질화물 반도체막중의 또다른 하나가 GaN으로 만들어지는 경우, P-형 저-도프층(9)의 Al 조성비의 평균이 P-클래층(8)의 것보다 더 작게 조절된다.
P-형 저-도프층(9)이 AlsGa1-sN(0<s<0.5)으로 만들어지는 질화물 반도체막과 GaN으로 만들어지는 질화물 반도체막을 가지는 다중막층으로 구성되는 경우에, P-형 저-도프층(9)의 결정성이 향상되고 정전 내전압이 증가될 수 있다.
또한 P-형 저-도프층(9)이, 그의 결정성을 향상시키기 위하여, 다중막층으로 형성되는 경우에, 각각의 막은 바람직하기로는 수 내지 100Å의 범위에 있는 두께를 가진다.
본 발명에 따르면, P-형 저-도프층(9)은 광도 및 정전 내전압을 향상시키기 위하여 100 내지 10000Å의 범위내, 바람직하기로는 500 내지 8000Å의 범위내, 더욱 바람직하기로는 1000 내지 4000Å 범위내의 두께를 가진다.
또한 P-형 저-도프층(9)이 AlsGa1-sN(0<s<0.5)의 질화물 반도체로 만들어지고, P-형 저-도프층(9)의 Al 조성비가 P-클래드층(8)의 것보다 적은 경우에 있어서나, 또는 P-형 저-도프층(9)이 AlsGa1-sN(0<s<0.5)의 질화물 반도체막으로 만들어지고 P-형 저-도프층(9)의 Al 조성비가 P-클래드층(8)의 것보다 적은 경우에 있어서, 저-도프층(9)의 두께는 100 내지 10000Å의 범위내, 바람직하기로는 300 내지 5000Å의 범위내, 더욱 바람직하기로는 300 내지 3000Å 범위내의 두께를 가진다. 또한, P-형 저-도프층(9)이 AlsGa1-sN(0<s<0.5)의 질화물 반도체로 만들어지고, P-형 저-도프층(9)의 Al 조성비가 P-클래드층(8)의 것보다 적은 경우에, P-형 저-도프층(9)이 다른 경우에 있어서의 것보다도 더 얇을 때조차도 P-형 저-도프층(9)은 양호한 특성을 가지게 형성될 수 있다.
상술한 바와 같이, 본 발명에 따르면, 저-도프층(9)의 P-형 불순물 농도도 P-클래드층(8)과 P-접촉층(10)의 것보다 적게 되도록 조절된다.
이와 같이, P-접촉층(10)의 것보다 더 적고 P-클래드층(8)의 것보다 더 큰 P-형 불순물 농도를 가지는 P-형 저-도프층(9)은 P-접촉층(10)과 P-클래드층(8) 사이에서 성장되므로 정전 내전압뿐만 아니라 광도가 향상 될 수 있다. 저-도프층(9)의 P-형 불순물 농도가 P-클래드층(8)과 P-접촉층(10)의 것보다 적은 것이라면, 저-도프층(9)의 P-형 불순물 농도는 그것에 특정적으로 한정되는 것은 아니지만, 저-도프층(9)의 P-형 불순물 농도는 도 3에 도시된 바와 같이, 정전 내전압을 향상시키기 위하여, 1×1019/㎤ 이하, 바람직하기로는 5×1018/㎤이하 이다. 저-도프층(9)은 P-형 불순물 농도의 특정한 하한치를 가지지 않으며 도프되지 않을 수도 있다. 저-도프층(9)의 P-형 불순물 농도는 층(9)이 성장하는 동안의 도핑량에 따라 좌우된다. 또한 저-도프층(9)의 P-형 불순물 농도는 P-클래드층(8)의 P-형 불순물 농도와 저-도프층(9)의 두께에 따라 좌우된다. 따라서, 저-도프층(9)이 성장되고 P-형 불순물 농도를 가지게 도프되는 경우에서 조차도, P-형 불순물은 P-클래드층으로부터 또한 저-도프층(9)으로 확산된다. 그래서 저-도프층(9)의 P-형 불순물 농도의 분포는 실시예 2의 도 2에 도시된 바와 같은 유사한 것을 가진다. 분포는 가장 적은 P-형 불순물 농도가 바람직하기로는, 예를들어 5×1017/㎤ 이상인 하부영역을 가진다.
다음으로, 본 발명에 따르면, 상술한 저-도프층(9) 뿐만 아니라 P-접촉층(10)은 InrAlsGa1-r-sN(0≤r<1, 0≤s<1, r<s<1)의 일반식으로 표시되는 여러가지 질화물 반도체로 형성될 수 있다. 양호한 결정성을 가지는 층들을 얻기 위하여, P-접촉층(10)은 바람직하기로는 3원 질화물 반도체로 형성되며, 더욱 바람직하기로는 In 또는 Al를 포함하지 않는 GaN의 2원 질화물 반도체로 형성되므로 P-전극은 더욱 양호한 오믹접촉을 가지게 성장될 수 있고 이것에 의하여 광도를 증가시킬 수 있다.
Vf를 감소시키고 정전 내전압을 증가시키기 위해, P-접촉층(10)두께는 0.001 내지 0.5㎛의 범위내, 바람직하기로는 0.01 내지 0.3㎛범위의 더욱 바람직하기로는 0.05 내지 0.3㎛의 범위내에 있도록 할 수 있다.
P-클래드층(10)으로 도프되는 것과 유사한, 고-도프 P-접촉층(10)으로 도프되는 P-형 불순물의 여러 가지 원소가 사용될 수 있지만, P-접촉층은 바람직하기로는 Mg로 도프된다. Mg가 P-접촉층(10)으로 도프되는 경우에, P-형 특성 및 오믹 적촉이 용이하게 달성될 수 있다. 접촉층(10)의 P-형 불순물 농도가 P-클래드층(8)과 저-도프층(9)의 것들보다 더크게 조절된다면, 접촉층(10)의 P-형 불순물 농도는 그것에 한정되지 않는다. 그러나, 본 발명에 따르면 Vf를 억제하기 위하여, P-접촉층(10)의 P-형 불순물 농도는 1×1018/㎤ 내지 5×1021/㎤의 범위내, 바람직하기로는 5×1010/㎤ 내지 3×1020/㎤의 범위내, 더욱 바람직하기로는 약 1×1020/㎤이다.
또한 n-전극(12)과 p-전극(11)은 n-접촉층(4)과 P-형 불순물로 도프되는 P-접촉층(9)상에 각각 증착된다. 전극재료에 대하여 특정적으로 제한되는 것은 아니지만, n-전극(12)과 p-전극(11)의 재료는 예를들면, W/Al과 Ni/Au으로 각각 사용될 수 있다.
[실시예 2]
본 발명에 따른 실시예 2에 대하여 하기에 설명한다.
실시예 2의 질화물 반도체 장치는 본 발명에 따른 제 2 질화물 반도체 장치에 관한 것이다.
실시예 2의 질화물 반도체 장치는, P-형 저-도프층(9)이 P-클래드층(8)과 P-접촉층(10)의 것들보다 더욱 낮게 조절되는 P-형 불순물 농도를 가지며, 또한 1×1019/㎤ 이하의 P-형 불순물 최소 농도를 가지는 하부 영역을 가지도록 P-형 저-도프층(9)이 도프되지 않는 것을 제외하고는 실시예 1의 것과 동일한 방법으로 성장된다.
실시예 2의 P-클래드층은 제 2 질화물 반도체 장치에 따라 제 1 P-층에 해당함에 유념하여야 한다. 그래서, 실시예 2에 따르면 P-형 저-도프층(9)이 도프되지 않으며, 이로 인해 불순물이 P-클래드층(8)과 P-접촉층(10)으로부터 P-형 저-도프층(9)으로 도프되며, P-형 저-도프층(9)의 P-형 불순물 농도가 P-클래드층(8)과 P-접촉층(10)의 것들보다 적게 되도록 조절되고 P-형 저-도프층(9)의 P-형 불순물 최소 농도는 1×1019/㎤ 보다 적게 되도록 조절된다.
P-형 불순물 최저 농도는, 도 2에 도시된 바와 같은 예에 대하여, P-형 불순물 농도의 분포에서 최소 불순물 농도를 가지는 점(51)으로서 인용되며, 이 P-형 불순물 최소농도는 후에 설명되는 바와 같이, P-형 저-도프층(9)의 두께에 의하여 주로 조절된다. 도 2는 접촉층(10)의 표면으로부터의 두께에 대하여 P-클래드층(8), P-형 저-도프층(9) 및 P-접촉층(10)에 걸쳐서의 P-형 불순물 농도의 분포를 나타낸 것이며, 실험값에 근거하여 개략적으로 도출된 것이다.
상술한 바와 같이, P-형 저-도프층(9)의 P-형 불순물 농도 분포(이하 P-형 불순물 농도 분포로서 인용된다)는 인접층으로부터의 불순물 확산에 따라 좌우되며, P-형 저-도프층(9)의 P-형 불순물 농도는 P-클래드층(8)과 P-접촉층(10)으로부터 두께에 따라서 멀리 떨어짐에 따라 더욱더 낮게 된다. 그리고 P-형 불순물 농도 분포(50)의 곡선상에서 P-클래드층(8)과 P-접촉층(10)사이의 합성면들(Composition faces) 사이에서의 불순물 농도의 최소점(51) (P-형 불순물 최소농도)가 있다.
도 2에 도시된 분포 곡선(50)에서, 저-도프층(9)과 P-접촉층(10) 사이의 합성면으로부터 농도 최소점(51)까지의 경사는 저-도프층(9)와 P-클래드층(8) 사이의 합성면으로부터 농도 최소점(51) 까지의 경사보다는 더욱 가파르다.
따라서 농도 최소점은 농도 분포 곡선(50)에서 P-클래드층(8) 보다는 오히려 P-접촉층(10)에 인접하게 형성되어 있다.
상술한 바와 같은 분포 곡선에서 경사에 있어서의 차이가 있는 이유는 P-클래드층(8)에 인접하는 경사가 저-도프층(9)의 성장동안 확산에 의하여 야기되는데 반하여 P-접촉층(10)에 인접한 경사는 저도프층(9)의 성장후에 확산에 의하여 야기되기 때문인 것으로 이해된다.
상술한 바와 같이, 저-도프층(9)의 P-형 불순물 농도는 인접층들로 부터의 확산되는 불순물에 따라 좌우되며 저-도프층의 P-형 불순물 농도는 인접층들의 불순물 농도, 성장 온도, 층두께 및 인접층들 및 저-도프층 자체의 성장 속도와 같은 여러 가지 조건에 의하여 훨씬 크게 영향을 받는다. 따라서 상술한 성장조건은 저-도프층(9)의 P-형 불순물 농도에 대하여 적절하게 조절되어야 한다. P-클래드층(8)과 P-접촉층(10)의 P-형 불순물 농도가 본 발명의 실시예 2에 따라, 장치의 소망 특성을 달성하기 위하여 결정되기 때문에, 저-도프층(8)의 P-형 불순물 농도는 주로 P-형 저-도프층(9)의 두께에 의하여 조절되어야 한다. 예를들면, 저-도프층(9)의 농도 최소점(51)은 P-형 클래드층의 P-형 불순물 농도가 변경되지 않는 경우에도, P-형 불순물 저-농도층(9)이 점점 두꺼움에 따라 저-도프층(9)의 농도 최소점(51)으로 점점 낮게 된다.
즉, 실시예 2의 질화물 반도체 장치에 따르면, P-형 저-도프층(9)의 두께는 P-형 저-도프층(9)이 P-클래드층(8)과 P-접촉층(10)의 P-형 불순물 농도를 고려하여 1×1019/㎤ 보다 적게 되게 제어되는 P-형 불순물 농도 최소점을 가지도록 조절된다.
또한, P-형 저-도프층(9)은 P-형 불순물 농도 최소점이 억제되는데 충분히 두껍게 조절되는 두께를 가지지만, 바람직하기로는 P-형 불순물 농도 최소점이 5×1017/㎤를 초과하게 하는데 충분히 얇은 것이다.
P-형 저-도프층(9)이 두꺼우면 두꺼울수록 P-형 불순물 농도 분포는 넓게되는 1×1019/㎤ 보다 적은 불순물 농도의 하부영역을 가지며, 그와 같이 넓은 하부영역을 본 발명에 따라 유리하게 영향을 줄것임을 말할것도 없다.
실시예 2에 따른 질화물 반도체 장치에서, P-형 저-도프층(9)이 도프되지 않는 층으로 형성되기 때문에 P-클래드층(8), P-형 저-도프층(9) 및 P-접촉층(10)의 3개층중에서 P-형 불순물 분포는 중간-도프층, 저-도프층 및 고-도프층의 것들과 각각 용이하게 조절될 수 있다. 그래서 실시예 마찬가지로 장치는 광도 및 정전 내전압에 있어서 향상 될 수 있다.
실시예 2의 장치에 따라 정전 내전압이 향상될 수 있기 때문에 그 이유는 실시예 1의 것과 마찬가지이다. 즉 P-형 저-도프층(9)은 높은 저항층으로서 동작한다. 실시예 2의 P-형 저-도프층(9)은, 실시예 1과 마찬가지로, InrAlsGa1-r-sN(0≤r<1, 0≤s<1, r+s<1)의 일반식으로 표시되는 임의의 질화물 반도체로 형성될 수 있으며, 바람직하기로는 InrGa1-rN(0≤r<1) 또는 AlsGa 1-sN(0≤s<1)의 3원 질화물/반도체로 형성되며, 더욱 바람직하기로는 GaN의 2원 질화물 반도체로 형성된다. P-형 저-도프층(9)이 GaN으로 형성되는 경우, 이때 이 층의 결정성이 향상 될 수 있고 이 층의 정전 내전압이 증가될 수 있다. AlsGa1-sN(0≤s<1)의 식으로 표시되는 3원 화합물의 질화물 반도체 P-형 저-도프층(9)으로 사용되는 경우, 바람직하기로는 Al 조성비는 P-형 다중막층이나 P-형 단일층의 평균 Al 조성비(p-클래드층(8)의 Al 조성비)는 적은 것이다. 그래서, 순방향 전압(Vf)이 억제될 수 있고 또 광도 및 정전 내전압이 P-형 저-도프층(9)이 GaN으로 만들어지는 경우와 마찬가지로 양호하게 향상될 수 있다.
P-형 저-도프층(9)은 서로 다른 조성을 가지는 2종류의 질화물 반도체막을 적층함으로써 다중막층으로 형성될 수 있고, 그와 같이 형성된 장치는 단일층의 것과 유사한 특성을 가지는 것을 유념하여야 한다. P-형 저-도프층(9)이 다중막으로 형성되는 경우에 바람직하기로는 질화물 반도체막 중의 어느 한 종류의 것들은 AlsGa1-sN(0<s<0.5)으로 만들어지고 P-형 저-도프층(9)의 평균 Al 조성비는 P-클래드층의 것보다 작은 것이다.
또한 P-형 저-도프층(9)이 다중막층으로 형성되는 경우, 더욱 바람직하기로는 질화물 반도체막 중의 어느 한 종류인 것들은 AlsGa1-sN(0<s<0.5)으로 만들어지고 다른 종류의 막들은 GaN으로 만들어지며, P-형 저-도프의 평균 Al 조성비가 P-클래드층(8)의 것보다 적은 것이다.
상술한 바와 같이 P-형 저-도프층(9)은 AlsGa1-sN(0<s<0.5)의 질화물 반도체막을 가지는 다중막층이거나 또는 AlsGa1-sN(0<s<0.5)의 질화를 반도체막을 가지는 다중막층과 GaN으로 만들어진 질화물 반도체막으로 형성되므로 Al를 포함하는 막들은 향상된 결정성과 증가된 정전 내전압을 가진다.
또한 P-형 저-도프층(9)은 다중막층으로 형성되는 경우에 막두께의 각각은 100Å 보다 적고 수 Å보다 크게 되도록 조절된다.
본 발명의 실시예에서, P-형 불순물은 P-형 저-도프층(9)이 성장되는 동안 첨가될 수 있음을 유념하여야 한다.
P형 저-도프층(9)이 성장되는 동안에 P-형 불순물이 첨가될 수 있는 경우에, P-형 저-도프층(9)의 불순물 농도는 도 2에 도시된 바와 같은 것과 유사한 P-형 불순물의 분포 곡선을 가지며 또한 비교적 낮은 값, 예를 들면 1×1019/㎤ 보다 적게 되도록 조절되는 최소값을 가지므로, 본 실시예에 대하여 동일한 효과가 달성될 수 있다.
상술한 바와 같은 실시예 2에서, 상술한 바의 P-형 저-도프층(9)이라기 보다는 질화물 반도체층에 대한 바람직한 구성(다중막층 또는 단일층, 조성 및 불순물 농도등)이 실시예 1의 것과 유사하며, 그 구조에 의하여 야기되는 효과가 역시 실시예 1의 것과 유사하다.
본 실시예에 따르면, 활성층(7)은 다중 양자 우물구조나 또는 단일 양자 우물구조로 형성될 수 있다.
실시예 2에 따르면, 단일 양가 우물구조로 형성되는 활성층(7)을 가진 장치는 다중 양자 우물로 형성되는 활성층을 가진것보다 더 떨어지는 광도를 가진다. 양 장치들은 유사하고 실질적으로 향상된 정전 내전압을 가진다.
상술한 바와 같이, 실시예 2의 질화물 반도체 장치에서 P-클래드층(8), P-형 저-도프층(9) 및 P-접촉층(10)의 3개층중의 P-형 불순물 농도 분포는 중간 도프층, 저-도프층, 및 고 도프층의 것들로 조절된다. P-형 저-도프층(9)의 P-형 불순물 농도가 P-클래드층(8)과 P-접촉층(10)의 것들 보다 낮게 되도록 조절되고 그의 최소점이 1×1019/㎤ 작다면, P-형 저-도프층(9)의 P-형 불순물 농도는 그것에 한정되지는 않는다. 다시 말하면, 본 발명에 따르면, P-클래드층(8)의 p-형 불순물 농도가, 상술한 조건하에서 p-접촉층(10)의 거과 같거나 또는 높게 될 수 있다.
단일 양자 우물구조의 활성층으로 그와 같이 형성된 장치는 증가되는 정전 내전압을 가지며 다중 양자 우물구조의 활성층으로 그와 같이 형성된 장치는 광도 및 정전 내전압 모두가 증가된다.
또한, P-영역층이 P-형 특성과 낮추어지는 저항을 가지도록 만들기 위하여, 본 발명에 따른 결과물의 질화물 반도체에 대하여 어닐링 단계가 수행된다. 어닐링 단계는 일본 특허 JP-2540791에 개시되어 있으며, 이 특허는 참조로서 본 발명에 통합되며, 기상에 피택시(epitaxy)에 의하여 P-형 불순물로 도프되는 질화물계 화합물 반도체를 성장한 후에 P-형 불순물로 도프된 질화물계 화합물 반도체가 400℃의 온도 분위기에 열적으로 노출되므로 수소가 질화갈륨계 화합물 반도체로부터 강제적으로 나오게 되며, 이것에 의하여 반도체가 P-형 특성을 가지게 한다.
여러 가지 예가 이후에 개시되지만, 본 발명은 이들에 특히 제한되는 것은 아니다.
[예 1]
도 1를 참조하여, 예 1에 대하여 다음과 같이 설명한다.
사파이어(c-면)의 기판(1)이 H2가 유입되는 MOCVD 반응로 내에 배치되며 기판의 온도는 1050℃로 설정하며, 기판이 세정된다.
[버퍼층 (2)]
그 다음, 성장온도가 510℃로 떨어지게 되고 100Å의 두께를 가지는 GaN층으로 만들어진 버퍼층(2)이 캐리어 가스로서 H2, 재료가스로서 NH3 및 TMG(트리메틸갈륨)으로 반응로로 유입되는 기판(1)상에서 성장된다.
[비-도프 GaN층 (3)]
버퍼층(2)을 성장한 후에 TMG만이 유지되고, 기판 온도가 1050℃로 증가된다. 온도가 안정된 후, 다시 TMG와 NH3의 재료가스와 H2의 캐리어 가스가 반응로로 유입되어서 버퍼층(2)상에 1.5㎛두께를 가지는 비-도프 GaN 층(3)을 성장시킨다.
[n-접촉층 (4)]
성장온도가 1050℃로 유지하면서, TMG와 NH3의 재료가스, SiH4의 불순물 가스가 반응로에 유입되어 비-도프의 GaN층(3) 상에 5×1018/㎤의 Si 불순물 농도와 2.265㎛의 두께를 가지는 Si로 도프되는 GaN의 n-접촉층(4)을 성장시킨다.
[제 1 n-영역 다중막층(5)]
SiH4 가스만이 유지되고 기판온도가 1050℃에 유지되며 3개의 막, 즉 하부막(5a), 중간막(5b) 및 상부막(5c)를 구비하는 제 1 다중막층(5)이 성장된다. TMG 및 NH3의 재료가스가 반응로로 유입되어서 2000Å의 두께를 가지는 도프되지 않은 GaN의 하부막(5a)을 성장시킨다.
그 다음 그 외에 SiH9의 불순물 가스가 반응로로 유입되어서 4.5×1018/㎤의 불순물 농도와 300Å의 두께를 가지는 Si로 도프된 GaN의 중간막(5b)를 성장시킨다. 그리고 최종적으로, 불순물 가스가 유지되고 성장온도를 유지하면서 50Å의 두께를 가진 도프되지 않는 GaN의 상부막(5c)를 성장시킨다.
[제 2 n-영역 다중막층 (6)]
그 다음, 동일 성장온도에서, 비-도프 GaN의 제 4 질화물 반도체막이 40Å의 두께로 성장된다. 그리고 성장 온도가 800℃로 설정된 후, TMG, TMI, 및 NH3의 재료가스가 반응로로 유입되어서 20Å의 두께를 가진 도프되지 않는 In0.13Ga0.87N의 제 3 질하물 반도체를 성장시킨다. 상기 단계들을 열 번 반복함으로써, 제 4 및 제 3 질화물 반도체막이 번갈아 적층되고 제 4 질화물 반도체막이 최종적으로 40Å의 두께로 적층되어 640Å의 두께를 가진 초격자구조의 제 2 n-영역 다중막층(6)을 완성한다.
[활성층 (7)]
활성층(7)을 성장시키기 위하여 200Å의 두께를 가지는 도프되지 않는 GaN으로 만든 장벽층이 적층되며, 성장온도가 800℃로 설정되고, 그 다음 30Å두께를 가진 In0.4Ga0.6N으로 만들어진 우물(Well)이 TMG, TMI 및 NH3를 사용하여 그위에 증착된다. 이들 단계는 4번 반복된다. 200Å의 두께를 가지며 도프되지 않는 GaN으로 만들어지는 또하나의 다른 장벽층이 그위에 적층된다. 활성층(7)은 전체 1120Å의 두께를 가진 다중 양자 우물구조를 가진다.
[중간-도프 다중막 P-클래드층 (8)]
성장온도가 1050℃로 설정된 후, TMG, TMA(트리메틸 알루미늄)과 NH3의 재료가스, Cp2Mg(싸이클펜타디엔일 마그네슘)의 불순물 가스, 그리고 H2의 캐리어 가스 가 반응로로 유입되어서 40Å 두께를 가지며 5×1019/㎤의 농도에서 Mg으로 도프되는 P-형 Al0.2Ga0.8N으로 만들어지는 제 1 질화물 반도체막을 적층한다. 그 다음 성장온도가 800℃로 설정되고, TMG, TMA 및 NH3의 재료가스, Cp2Mg의 불순물 가스, 및 H2의 캐리어가스가 반응로에 유입되어 25Å의 두께를 가지며 5×1019/㎤의 농도에서 Mg로 도프되는 P-형 In0.03Ga0.97N으로 만들어지는 제 2 질화물 반도체막을 적층한다. 이들 단계는 제 1 및 제 2 질화물 반도체막의 순서로 5번 반복된다. 최종적으로, 40Å 두께를 가지는 또하나의 다른 제 1 질화물 반도체막이 그위에 적층되어서 초격자 구조를 가지며, 365Å 두께를 가진 다중막 P-클래드층(8)을 완성한다.
[P-형 저-도프층(9)]
성장온도가 1050℃로 설정되며, TMG와 NH3의 재료가스, H2의 캐리어가스가 반응로로 유입되어 2000Å두께를 가지며 도프되지 않는 GaN로 만들어진 P-형 저-도프층(9)을 적층한다. P-형 저-도프층(9)은 도프되지 ??은 GaN의 재료로 적층되지만, 다중막 P-클래드층(8)내의 도프된 불순물 Mg가, P-형 저-도프층(9)이 다중막 P-클래드층(8)상에 적층되는 동안, P-형 저-도프층(9)으로 확산된다. 또한, 후술하는 바와 같이, 고-도프 접촉층(10)내에 도프되는 불순물 Mg가 역시, 고-도프 P-형 접촉층(10)이 P-형 저-도프층(9)상에 적층되는 동안, P-형 저-도프층(9)으로 확산된다. 따라서, 저-도프층(9)은 P-형 특성을 나타낸다.
도 2에 도시된 바와 같이, 저-도프층(9)의 Mg 불순물 농도 분포는 최소값 2×1018/㎤을 가지며, P-클래드층(8)과 저-도프층(9) 사이의 합성면에 인접하는 P-클래드층(8)의 것과 유사한 값을 가진다.
저-도프층(9)의 Mg 불순물 농도 분포가 P-클래드층(8)로부터 떨어짐에 따라 저-도프층(9)과 P-접촉층(10) 사이에서의 합성면(P-접촉층(10)의 형성 바로전)에 인접하는 최소값으로 점진적으로 감소된다.
[고-도프 P-접촉층(10)]
성장온도가 1050℃로 설정되며, TMG와 NH3의 재료가스, Cp2Mg의 불순물 가스, 및 H2의 캐리어 가스가 반응로에 유입되어서 1200Å두께를 가지며 1×1020/㎤의 농도에서 Mg로 도프된 P-형 GaN으로 만들어지는 P-접촉층을 적층한다. P-접촉층(10)을 성장한 후에 온도가 실온으로 까지 내려가게 냉각되며 그후 P-형 층이 작은 저항성을 가지게 하도록 웨이퍼가 N2 분위기내에서 700℃에서 어닐링된다.
어닐링후, 그 결과물의 웨이퍼가 반응로로부터 꺼내어지고 소망의 마스크가 P-접촉층(10)의 상부표면 상에 형성되고 이 웨이퍼가 P-접촉층(10)의 한측면으로부터 식각되어서 도 1에 도시된 바와 같은 n-형 접측층(4)의 표면을 노출시킨다.
식각된후, 200Å 두께를 가지며 Ni와 Au를 포함하는 투명한 P-전극(11)과 와 이어 본딩을 위한 0.5㎛ 두께를 가지며 Au로 만들어진 P-전극 패드(12)가 P-접촉층(10)의 실질적으로 전표면상에 순차적으로 형성된다. 한편, W와 Al를 포함하는 n-전극(12)이 식각 과정에 의해 노출표면상에 형성된다. 그래서 LED 장치가 완성된다.
이 LED 장치는 20㎃의 순방향 전류와 3.5V의 순방향 전압에서 520㎚의 피크파장을 가지는 광을 방출하는 광학 및 전기적 특성을 가진다. 다중 양자 우물구조의 종래의 LED 장치의 것들에 비하여, 순방향 전압은 약 1.0V 만큼 적고 광도는 2배로 향상되어 있다. 유리하게도 그 결과의 LED 장치는 종래 LED 장치의 것들보다 1.5배 만큼 더 큰 역방향 정전 내전압과 2배 만큼 더 큰 순방향 정전 내전압을 가진다.
종래의 LED 장치는 GaN으로 만들어진 제 1 버퍼, 비-도프의 GaN으로 만들어진 제 2 버퍼층, Si 도프 GaN으로 만들어진 n-접촉층, 예 1과 유사한 다중 양자 우물구조의 활성층, Mg 도프 Al0.1Ga0.9N으로 만들어진 단일층 및 Mg 도프 GaN으로 만들어진 P-접촉층을 순차적으로 증착함으로써 구성된다.
[예 2]
또하나의 다른 LED 장치가 제조되며, 이것은 활성층(7)이 후술하는 바와 같이 형성되는 것을 제외하고는 예 1의 것과 유사하다. 따라서 그들에 대한 더 이상의 설명은 하지 않는다.
[활성층 (7)]
250Å 두께를 가진 비-도프의 GaN으로 만들어지는 장벽막이 적층되며, 그다음 성장온도가 800℃로 설정된 후, TMG, TMI 및 NH3의 재료가스와 H2의 캐리어가스가 반응로로 유입되어서 30Å 두께를 가진 비-도프의 In0.3Ga0.7N으로 만들어진 우물층을 적층한다. 이들 단계는 6회 반복하고, 최종적으로 또하나의 다른 장벽층이 적층되므로 우물층의 각각은 양표면상에서 장벽층에 의해 끼어져 있게된다. 그래서 예 2의 활성층(7)은 1930Å의 두께를 가지는 다중 양자 우물구조로 성장된다.
그 결과물의 LED 장치는 20㎃의 순방향 전류에서 470㎚의 피크파장을 가지는 순수한 청색광을 발광하고 예 1의 것과 유사한 호적한 광학 및 전기적 특성을 가진다.
[예 3]
다시, 또하나의 다른 LED 장치가 제조되며, 이 LED 장치는 활성층이 후술하는 바와 같이 형성되는 것을 제외하고는 예 1의 것과 유사하다. 따라서, 이들에 대하여서는 더 이상 설명을 하지 않는다.
250Å 두께를 가진 비-도프 GaN으로 만들어진 장벽층이 적층되며 그 다음 성장 온도는 800℃로 설정된 후 TMG, TMI 및 NH3의 재료가스와, H2의 캐리어가스가 반응로로 유입되어서, 30Å두께를 가진 비-도프의 In0.3Ga0.7N로 만들어진 우물층을 적 층한다. 이들 단계는 5번 반복되며, 최종적으로 또하나의 장벽층이 적층되므로 우물층의 각각은 양표면상에서 장벽층에 의해 끼어져 있게된다. 그래서, 예 3의 활성층(7)은 1650Å두께를 가지는 다중 양자 우물구조로 성장된다.
그 결과물의 LED 장치는 20㎃의 순방향 전류에서 470㎚의 피크파장을 가진 순수 청색광을 발광하며 예 1의 것과 유사한 호적한 광학 및 전기적 특성을 가진다.
[예 4]
또하나의 다른 LED 장치가 제조되며, 이 LED 장치는 후술하는 바와 같이 활성층이 형성되는 것을 제외하고는 예 1의 것과 유사하다. 따라서 이들에 대하여서 더 이상 설명을 하지 않는다.
[활성층 7]
250Å두께를 가진 비-도프의 GaN으로 만들어진 장벽막이 적층되며, 그 다음 성장온도가 800℃로 설정된 후, TMG, TMI 및 NH3의 재료가스와, H2의 캐리어가스가, 반응로에 유입되어서 30Å두께를 가진 비-도프의 In0.35Ga0.65N으로 만들어진 우물층을 적층한다.
이들 단계가 6회 반복되고, 최종적으로 또하나의 다른 장벽층이 적층되므로, 우물층의 각각은 양 표면상에서 장벽층에 의하여 끼어져 있게 딘다. 그래서, 예 4 의 활성층(7)은 1930Å두께를 가진 다중 양자 우물구조로 성장된다.
그 결과물의 LED 장치는 20㎃의 순 방향 전류에서 500㎚의 피크파장을 가지는 청록색 광을 방출하며 예 1의 것과 유사한 호적한 광학 및 전기적 특성을 가진다.
[예 5]
또하나의 다른 LED 장치가 제조되며, 이 LED 장치는 활성층이 후술하는 바와 같이 형성되는 것을 제외하고는 예 1의 것과 유사하다. 따라서 그들에 대한 설명을 더 이상 하지 않는다.
[활성층 7]
250Å의 두께를 가진 비-도프의 GaN로 만들어진 장벽막이 적층되며, 그 다음 성장온도가 800℃로 설정된 후 MG, TMI 및 NH3의 재료가스와 H2의 캐리어가스가 반응로에 삽입되어서 30Å 두께를 가지는 비-도프의 In0.35rGa0.65N로 만들어지는 우물층을 적층한다. 이들 단계는 3회 반복되며, 최종적으로 또하나의 장벽층이 적층되므로, 우물층의 각각은 양표면상에서 장벽층에 의하여 끼어져 있게 된다. 그래서, 예 5의 활성층(7)은 1090Å의 두께를 가지는 다중 양자 우물구조로 성장된다.
그 결과물의 LED 장치는 20㎃의 순방향 전류에서 500㎚의 피크파장을 가지는 청록색 광을 발광하며 예 1의 것과 유사한 호적의 광학 및 전기적 특성을 가진다.
[예 6]
또하나의 다른 LED 장치가 제조되며, 이 LED 장치는 제 2 n-영역 다중 막층(6)이 성장되지 않는 것을 제외하고는 예 1의 것과 유사하다. 따라서 거기에 대하여서는 더 이상 설명을 하지 않는다.
그 결과 물의 LED 장치는 예 1의 것 보다는 좀 떨어지는 광도를 포함하는 장치 특성을 가지나, 예 1의 것과 유사한 정전 내전압을 가진다.
[예 7]
또하나의 다른 LED 장치가 제조되며, 이 LED 장치는 다중막층(8)이 후술하는 바와 같이 변경된 것을 제외하고는 예 1의 것과 유사하다. 따라서, 거기에 대하여서는 더 이상 설명을 하지 않는다.
[단일층의 P-클래드층(8)]
성장온도가 1050℃에 설정되고, TMG, TMA 및 NH3의 재료가스와, H2의 캐리어가스가 반응로에 유입되어서 300Å 두께를 가지며 5×1019/㎤의 Mg 불순물 중에서 Al0.16Ga0.84N으로 단일층의 P-클래드층(8)을 성장한다.
P-클래드층(8)은 다중막층구조가 아니라 단일층 구조로 형성되므로 광도와 같은 장치 특성이 덜 바람직하지만 정전 내전압은 예 1의 것과 유사하다. P 클래드층(8)이 단일층 구조로 형성되는 경우에, LED 장치는 P-클래드층이 다중막층 구조로 형성되는 경우 보다 더 용이하게 제조될 수 있다.
[예 8]
또하나의 다른 LED 장치가 제조되며 이 LED 장치는 n-접촉층(4)과 제 1 n-영역 다중막층(5)의 두께가 후술하는 바와 같이 변경되는 것을 제외하고는 예 1의것과 유사하다. 따라서 거기에 대한 더 이상의 설명은 하지 않는다.
[n-접촉층(4)]
n-접촉층(4)이 2.165㎛의 두께를 가지게 변경된다.
[제 1 n-영역 다중막층(5)]
SiH4 가스만이 유지되고 기판온도가 1050℃에 유지되며, 3개의 막, 즉 하부막(5a), 중간막(5b) 및 상부막(5c)를 구비하는 제 1 다중막층(5)이 성장된다. TMG와 NH3의 재료가스가 반응로에 유입되어서 3000Å 두께를 가진 비-도프 GaN의 하부막(5a)를 성장한다. 그 다음, SiH4의 불순물 가스가 그 외에 더 반응로에 유입되어서, 4.5×1018/㎤의 불순물 농도에서 Si로 도프되는 GaN으로 만들어지는 300Å 두께를 가진 중간막(5b)를 성장시킨다. 그 다음 불순물 가스가 다시 유지되고 상기 성장온도를 유지하면서 50Å 두께를 가진 비-도프 GaN의 상부막(5c)를 성장한다. 그래서 제 1 n-영역 다중막층(5)은 전체 3350의 두께를 가지게 얻어진다.
그 결과물의 LED 장치는 예 1의 것과 유사한 호적의 광학 및 전기적 특성을 가진다.
[예 9]
또하나의 다른 LED 장치가 제조되며 이 LED 장치는 n-접촉층(4)의 두께가 4.165㎛이고 비-도프 GaN층(3), n-접촉층(4), 및 제 1 n-영역 다중막층(5)의 전체두께가 6.0㎛인 것을 제외하고는 예 8의 것과 유사하다. 따라서 거기에 대하여서는 더 이상 설명을 하지 않는다.
그 결과물의 LED 장치는 예 8의 것보다 더 호적한 정전 내전압을 가지며, 예 8의 것과 유사한 다른 광학 및 전기적 특성을 가진다.
[예 10]
또하나의 다른 LED 장치가 제조되며, 이 LED 장치는 P-형 저-도프층이 3000Å의 두께를 가지며 1×1018/㎤의 Mg 불순물 농도의 최소값을 가지는 것을 제외하고는 예 8의 것보다 유사하다. 그 결과물의 LED 장치는 예 8의 것과 유사한 광학 및 전기적 특성을 가진다.
[예 11]
또하나의 다른 LED장치가 제조되며, 이 LED 장치는 제 1 및 제 2 질화물 반도체막을 포함하는 중간-도프 다중막층(8), 고-도프 P-접촉층(10)과 저-도프층(9)의 Mg 불순물 농도가 각각 1×1019/㎤, 5×1019/㎤과, 1×1018/㎤ 인 것을 제외하고는 예 8의 것과 유사하다. 그 결과물의 LED 장치는 예 8의 것과 유사한 광학 및 전기 적 특성을 가진다.
[예 12]
또하나의 다른 LED 장치가 제조되며, 이 LED 장치는 중간-도프 다중막 P-클래드층(8)의 제 1 질화물 반도체막이 5×1019/㎤의 Mg 불순물로 도프되어 있고 제 2 질화물 반도체가 도프되어 있지 않는 것을 제외하고는 예 8의 것과 유사하다. 그래서, 제 1 질화물 반도체막은 제 질화물 반도체막의 것과 다른 불순물 농도를 가진다. 중간-도프 다중막 P-클래드층의 Mg 불순물 농도의 평균치는 2×1019/㎤이고, 그것에 인접하는 저-도프층(9)의 Mg 불순물 농도의 최소치는 3×1018/㎤이다. 고-도프 P-접촉층(10)의 Mg 불순물 농도는 1×1020/㎤이다.
그 결과물의 LED 장치는 예 8의 것들과 유사한 광학 및 전기적 특성을 가진다.
[예 13]
또하나의 다른 LED 장치가 제조되며 이 LED 장치는 1000Å의 두께를 가지며 Al0.05Ga0.95N으로 만들어진 P-형 저-도프층(9)이 TMG, TMA 및 NH3의 재료가스로 성장되는 것을 제외하고는 예 1의 것과 유사하다. 저-도프층(9)은 이 저-도프층(9)이 또한 Mg 농도의 최소값을 가지고, P-클래드층(8)과 P-접촉층(10)의 농도보다 더 낮 도록 성장된다.
그 결과물의 LED 장치는 예 1의 것과 유사한 광학적 전기적 특성을 가진다.
[예 14]
또하나의 다른 LED 장치가 제조되며, 이 LED 장치는, Cp2Mg의 불순물 가스의 유속이 2000Å의 두께를 가지며 비-도프의 GaN으로 만들어지는 P-형 저-도프층(9)이 8×1018/㎤의 Mg 불순물 농도의 최소치를 가지게 성장되도록 제어되는 것을 제외하고는 예 1의 것과 유사하다.
그 결과물의 LED 장치는 예 1의 것들과 유사한 광학 및 전기적 특성을 가진다.
[예 15]
또하나의 다른 LED 장치가 제조되며, 이 LED 장치는 1000Å의 두께를 가진 P-형 저-도프층(9)이 6.4×1018/㎤의 Mg 불순물 농도의 최소치를 가지는 것을 제외하고는 예 8의 것과 유사하다.
그 결과물의 LED 장치는 예 8의 것들과 유사한 광학 및 전기적 특성을 가진다.
[예 16]
2종류의 또 다른 LED 장치들이 제조되며, 이 LED 장치들은 n-접촉층(4)이 5.165㎛과 7.165㎛의 두께를 각각 가지며, 비-도프 GaN층(3), n-접촉층(4) 및 제 1 n-영역 다중막층(5)의 전체두께가 7.0㎛과 9.0㎛를 각각 가지는 것을 제외하고는 예 8의 것과 유사하다.
그 결과물의 LED 장치는 예 8의 것보다는 약간 더 양호한 정전 내전압을 가지며, 상기 정전 내전압을 제외한 나머지 광학 및 전기적 특성은 예 8의 것들과 유사하다.
[예 17]
또하나의 다른 LED 장치가 제조되며, 이 LED 장치는 중간-도프 다중막 P-클래드층(8)이 비-도프의 Al0.2Ga0.8N으로 만들어지는 제 1 질화물 반도체 막과 5×1019/㎤의 농도에서 Mg로 도프되는 In0.03Ga0.97N으로 만들어지는 제 2 질화물 반도체막을 포함하는 것을 제외하고는 예 8의 것과 유사하다.
그 결과물의 LED 장치는 예 8의 것들과 실질적으로 유사한 광학 및 전기적 특성을 가진다.
[예 18]
또하나의 다른 LED 장치가 제조되며, 이 LED 장치는 제 1 n-영역 다중막층(5)이 300Å의 두께를 가지며 GaN으로 만들어지는 하부막(5a), 300Å의 두 께를 가진 Al0.1Ga0.9N으로 만들어지는 중간막(5b), 그리고 50Å 두께를 가진 상부막(5c)를 포함하는 것을 제외하고는 예 8의 것과 유사하다.
그 결과물의 LED 장치는 예 8의 것들과 실질적으로 유사하고 양호한 광학 전기적 특성을 가진다.
[예 19]
또하나의 다른 LED 장치가 제조되며, 이 LED 장치는 제 1 n-영역 다중막층(5)이 3000Å의 두께를 가진 비-도프의 Al0.1Ga0.9N으로 만들어지는 하부막(5a), 300Å의 두께를 가지며 5×1019/㎤의 농도에서 도프되는 Al0.1Ga0.9 N으로 만들어지는 중간막(5b), 그리고 50Å두께를 가지며 비-도프의 Al0.1Ga0.9N으로 만들어지는 상부막(5c)을 포함하는 것을 제외하고는 예 8의 것과 유사하다.
그결과물의 LED 장치는 예 8의 것과 실질적으로 유사하고 양호한 광학 및 전기적 특성을 가진다.
[예 20]
또하나의 다른 LED 장치가 제조되며, 이 LED 장치는 제 1 n-영역 다중막층(5)이 3000Å의 두께를 가지며 비-도프의 Al0.1Ga0.9N으로 만들어지는 하부막(5a), 300Å의 두께를 가지며 5×1019/㎤의 농도에서 도프되는 GaN으로 만들 어지는 중간막(5b), 그리고 50Å의 두께를 가지며 비-도프의 GaN으로 만들어지는 상부막(5c)을 포함하는 것을 제외하고는 예 8의 것들과 유사하다.
그 결과물의 LED 장치는 예 8의 것들과 실질적으로 유사하고 양호한 광학 및 전기적 특성을 가진다.
[예 21]
또하나의 다른 LED 장치가 제조되며, 이 LED 장치는 n-접촉층(4)이 4.165㎛의 두께를 가지며 4.5×1018/㎤의 농도에서 Si로 도프되는 Al0.5Ga0.95N으로 만들어지는 것을 제외하고는 예 8의 것과 유사하다.
그 결과물의 LED 장치는 예 8의 것들과 실질적으로 유사한 광학 및 전기적 특성을 가진다.
[예 22]
또하나의 다른 LED 장치가 제조되며, 이 LED 장치는 1500Å의 두께를 가지는 단일층의 비-도프 GaN층이 제 1 n-영역 다중막층(5)으로 치환되게 성장되는 것을 제외하고는 예 1의 것과 유사하다.
그 결과물의 LED 장치는, 정전 내전압이 약간 감소되지만, 예 1의 LED 장치는, 정전 내전압이 약간 감소되지만, 예 1의 것들과 실질적으로 유사한 광학 및 전기적 특성을 가진다.
[예 23]
또하나의 다른 LED 장치가 제조되며, 이 LED 장치는 제 2 n-영역 다중막층(6)이 5×1018/㎤의 농도에서 Si로 도프된 In0.13Ga0.87N으로 만들어지는 제 4 질화물 반도체막과 제 3 질화물 반도체막을 포함하는 것을 제외하고는 예 1의 것과 유사하다.
그 결과물의 LED 장치는 예 1의 것들과 유사한 광학 및 전기적 특성을 가진다.
[예 24]
또하나의 다른 LED 장치가 제조되며, 이 LED 장치는 P-형 저-도프층(9)의 전체 두께가 2000Å이 되도록, P-형 저-도프층(9)이 50Å 두께를 가진 비-도프의 Al0.05Ga0.95N과 50Å의 두께를 가진 비-도프의 GaN 층을 번갈아 적층함으로써 성장되는 것을 제외하고는 예 1의 것과 유사하다.
그 결과물의 LED 장치는 예 1의 것들과 실질적으로 유사한 광학 및 전기적 특성을 가진다.
[예 25]
또하나의 LED 장치가 제조되며, 이 LED 장치는 P-클래드층(8)과 P-접촉층(10)이 1×1020/㎤과 1×1019/㎤의 P-형 불순물 농도를 각각 가지며 P-형 저-도프층은 1×1019/㎤ 보다 낮은 불순물 농도의 최소치를 가지는 것을 제외하고는 예 1의 것과 유사하다.
그 결과물의 LED 장치는 예 1의 것들과 실질적으로 유사한 광학 및 전기적 특성을 가진다.
[예 26]
또하나의 다른 LED 장치가 제조되며, 이 LED 장치는 P-클래드층(제 1 P-형층)(8) 300Å의 두께를 가지며 5×1019/㎤의 농도에서 Mg로 도프되는 GaN으로 만들어지고 P-형 저-도프층(9)이 2000Å의 두께를 가진 비-도프의 GaN층으로 만들어지는 것을 제외하고는 예 1의 것과 유사하다.
그 결과물의 LED 장치는 광도가 예 1의 것보다 약간 적지만, 예 1의 것들과 실질적으로 유사한 광학 및 전기적 특성을 가진다.
[예 27]
또하나의 다른 LED 장치가 제조되며, 이 LED 장치는 P-클래드층(제 1 P-형층)(8)이 300Å의 두께를 가지며 5×1019/㎤의 농도에서 Mg로 도프되는 GaN으로 만들어지고 P-형 저-도프층(9)이 2000Å의 두께를 가진 비-도프의 Al0.05Ga0.95N으로 만 들어지는 것을 제외하고는 예 1의 것과 유사하다.
그 결과물의 LED 장치는 광도가 예 1의 것보다 약간 적지만, 예 1의 것들과 실질적으로 유사한 광학 및 전기적 특성을 가진다.
[예 28]
또하나의 다른 LED 장치가 제조되며, 이 LED 장치는 활성층(7)과 P-형 저-도프층(9)이 후술하는 바와 같이 제조되는 것을 제외하고는 예 9의 것과 유사하다.
[활성층 (7)]
250Å의 두께를 가진 비-도프의 GaN으로 만들어지는 장벽막이 적층되며, 그다음 성장온도가 800℃로 설정된후, TMG, TMI 및 NH3의 재료가스와 H2의 캐리어가스가 반응로로 유입되어서 30Å 두께를 가진 비-도프의 In0.3Ga0.7N으로 만들어지는 우물층을 적층한다. 이들 단계는 5회 반복되며, 그러므로 우물층의 각각은 양 표면상에서 장벽층에 의하여 끼어져 있게 된다. 그래서 예 2의 활성층(7)은 1650Å의 두께를 가진 다중 양자 우물구조로 성장된다.
[P-형 저-도프층(9)]
P-형 저-도프층(9)이 TMG, TMA 및 NH3를 사용하여 2000Å 두께를 가진 비-도프의 Al0.05Ga0.95N으로 형성된다. 인접층내의 Mg 불순물이 P-형 저-도프층(9)으로 확산되므로 P-형 저-도프층(9)은 2×1018/㎤ 보다 적은 Mg 불순물 농도의 최소치를 가진다.
그 결과물의 LED 장치는 예 9의 것들과 실질적으로 유사하고 양호한 광학 및 전기적 특성을 가진다.
[예 29]
또하나의 다른 LED 장치가 제조되며, 이 LED 장치는 활성층(7)이 후술하는 바와 같이 제조되는 것을 제외하고는 예 28의 것과 유사하다.
[활성층 7]
250Å의 두께를 가진 비-도프의 GaN으로 만들어지는 장벽막이 적층된다. 그다음 성장온도가 800℃에 설정된 후 TMG, TMI 및 NH3의 재료가스와 H2의 캐리어가스가 반응로에 유입되어서 30Å 두께를 가진 비-도프의 In0.35Ga0.65N으로 만들어지는 우물층을 적층한다. 이들 단계가 6회 반복되므로 우물층의 각각은 양표면상에서 장벽층에 의하여 끼어지게 된다. 그래서 예 29의 활성층은 1930Å의 두께를 가진 다중 양자 우물구조로 성장된다. 그 결과물의 LED 장치는 예 28의 것들과 실질적으로 유사하고 양호한 광학 및 전기적 특성을 가진다.
[예 30]
또하나의 다른 LED 장치가 제조되며, 이 LED 장치는 활성층(7)이 후술하는 바와 같이 제조되는 것을 제외하고는 예 28의 것과 유사하다.
[활성층 7]
250Å 두께를 가진 비-도프의 GaN으로 만들어지는 장벽막이 적층되며, 그다음, 성장온도가 800℃로 설정된 후, TMG, TMI 및 NH3의 재료가스와, H2의 캐리어가스가 반응로에 유입되어서 30Å의 두께를 가진 비-도프의 IN0.4Ga0.6N으로 만들어지는 우물층을 적층한다. 이들 단계가 4회 반복되고, 그러므로 우물층의 각각은 양 표면상에서 장벽층에 의하여 끼어지게 된다. 그래서 예 29의 활성층(7)은 1120Å두께를 가진 다중 양자 우물구조로 성장된다.
그 결과물의 LED 장치는 예 29의 것들과 실질적으로 유사하고 양호한 광학 및 전기적 특성을 가진다.
상기 설명에서 명료하게 나타낸 바와 같이, 본 발명의 제 1 질화물 반도체 장치에 따르면, 다중 양자 우물구조의 활성층을 가진 질화물 반도체 장치가 제공될 수 있고 이 질화물 반도체 장치에서 광도 및 내전압이 향상되어 여러제품으로 확장되는 적용을 허용하여 준다. 또한 본 발명의 제 2 질화물 반도체 장치에 따르면, 질화물 반도체 장치가 정전 내전압에 대하여 강건하게 만들어주도록 정전 내전압이 향상되는 질화물 반도체 장치가 제공될 수 있다.

Claims (37)

  1. n-영역 질화물 반도체층 구조, p-영역 질화물 반도체층 구조 및 n-영역 질화물 반도체층 구조와 p-영역 질화물 반도체층 구조 사이에 삽입되어 있는 활성층을 포함하는 질화물 반도체 장치에 있어서,
    상기 활성층은 다중 양자 우물 구조로서 InaGa1-aN(0≤a<1)을 포함하고,
    p-형 다중막층이 상기 활성층상에 형성되고, Al를 포함하는 제 1 질화물 반도체막과 상기 제 1 질화물 반도체막의 것과 상이한 조성을 가지는 제 2 질화물 반도체막을 포함하며, 상기 제 1 및 제 2 질화물 반도체막중 적어도 하나는 p-형 불순물을 가지며,
    상기 제 1 질화물 반도체막의 농도가 상기 제 2 질화물 반도체막의 농도와 다르며,
    p-형 저-도프층이 상기 p-형 다중막층상에 형성되고, 상기 p-형 다중막층의 것 보다 낮은 p-형 불순물의 농도를 가지며; 그리고
    p-접촉층이 상기 p-형 저-도프층 상에 형성되고, 상기 p-형 다중막층의 것보다 더 높은 p-형 불순물 농도를 가지는 것을 특징으로 하는 질화물 반도체 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. n-영역 질화물 반도체층 구조, p-영역 질화물 반도체층 구조 및 n-영역 질화물 반도체층 구조와 p-영역 질화물 반도체층 구조 사이에 삽입되어 있는 활성층을 가지는 질화물 반도체 장치에 있어서,
    상기 활성층상에서 p-형 불순물을 가지는 p-형 클래드층;
    상기 p-형 클래드층의 것보다 더 낮은 p-형 불순물 농도를 가지는, 상기 p-형 클래드층상의 p-형 저-도프층; 그리고
    상기 p-형 클래드층의 것보다 더 높은 p-형 불순물 농도를 가지는, 상기 p-형 저-도프층상의 p-접촉층을 구비하고,
    상기 n-영역 질화물 반도체층 구조는 n-접촉층과 상기 n-접촉층과 상기 활성층 사이에 위치되는 n-형 제 1 다중막층을 가지며, 상기 n-형 제 1 다중막층은 비-도프의 질화물 반도체로 만들어지는 하부막, n-형 불순물로 도프되는 중간막 및 비-도프의 질화물 반도체로 만들어지는 상부막을 가지는 것을 특징으로 하는 질화물 반도체 장치.
  12. 삭제
  13. n-영역 질화물 반도체 구조, p-영역 질화물 반도체층 구조 및 n-영역 질화물 반도체층 구조와 p-형 질화물 반도체층 구조 사이에 삽입되어 있는 활성층을 가지는 질화물 반도체 장치에 있어서,
    상기 활성층상에서 p-형 불순물을 가지는 p-형 클래드층;
    상기 p-형 클래드층의 것보다 더 낮은 p-형 불순물 농도를 가지는, 상기 p-형 클래드층상의 p-형 저-도프층; 그리고
    상기 p-형 클래드층의 것보다 더 높은 p-형 불순물 농도를 가지는, 상기 p-형 저-도프층 상의 p-접촉층을 구비하고,
    상기 n-영역 질화물 반도체층 구조는 n-접촉층, 상기 n-접촉층과 상기 활성층 사이에 위치되는 n-형 제 1 다중막층, 및 상기 활성층과 상기 n-형 제 1 다중막층 사이에 위치되는 n-형 제 2 다중막층을 가지고, 상기 n-형 제 1 다중막층은 비-도프의 질화물 반도체로 만들어지는 하부막, n-형 불순물로 도프되는 중간막 및 비-도프의 질화물 반도체로 만들어지는 상부막을 가지며,
    상기 n-형 제 2 다중막층은 In을 포함하는 제 3 질화물 반도체막과 상기 제 3 질화물 반도체막의 것과 상이한 조성을 가지는 제 4 질화물 반도체막을 적층함으로써 형성되어 있는 것을 특징으로 하는 질화물 반도체 장치.
  14. n-영역 질화물 반도체층 구조, p-영역 질화물 반도체층 구조 및 n-영역 질화물 반도체층 구조와 p-영역 질화물 반도체층 구조 사이에 삽입되어 있는 활성층을 가지는 질화물 반도체에 있어서,
    AlbGa1-bN(0<b≤1)로 만들어지며, 상기 활성층 상에서 p-형 불순물을 가지는 p-형 클래드층;
    상기 p-형 클래드상에서 AlsGa1-sN(0<s<1, s<b)로 만들어지며, 상기 p-형 클래드층의 것보다 더 낮은 p-형 불순물 농도를 가지는 p-형 저-도프층; 그리고
    상기 p-형 클래드층의 것보다 더 높은 p-형 불순물 농도를 가지는, 상기 p-형 저-도프층상의 p-접촉층을 구비하고,
    상기 n-영역 질화물 반도체층 구조는 상기 활성층에 인접하고, In을 포함하는 제 3 질화물 반도체막과 상기 제 3 질화물 반도체막의 것과는 다른 조성을 가지는 제 4 질화물 반도체막을 적층하여 형성되는 n-형 제 2 다중막층을 구비함을 특징으로 하는 질화물 반도체 장치.
  15. n-영역 질화물 반도체층 구조, p-영역 질화물 반도체층 구조 및 n-영역 질화물 반도체층 구조와 p-영역 질화물 반도체층 구조 사이에 삽입되어 있는 활성층을 가지는 질화물 반도체에 장치에 있어서,
    AlnGa1-nN(0<n≤1)으로 만들어지는 제 1 질화물 반도체막과 상기 제 1 질화물 반도체막의 것과 다른 조성을 가지며 AlpGa1-pN(0≤p<1, n>p)로 만들어지는 제 2 질화물 반도체막을 적층함으로써 형성되고, 상기 제 1 및 제 2 질화물 반도체막 중 적어도 하나는 p-형 불순물을 가지며, 상기 제 1 질화물 반도체막의 농도가 상기 제 2 질화물 반도체막의 농도와 다르게 한 p-형 다중막 클래드층;
    상기 p-형 다중막 클래드층상에서 AlsGa1-sN(0≤s<1)로 만들어지고, 상기 p-형 다중막 클래드층의 평균 Al 조성비 보다도 적은 Al 조성비를 가지며 상기 p-형 다중막 클래드층의 p-형 불순물 평균 농도 보다도 낮은 p-형 불순물 농도를 가지는 p-형 저-도프층; 그리고
    상기 p-형 다중막 클래드층의 p-형 불순물 평균 농도 보다 더 높은 p-형 불순물 농도를 가지는, 상기 p-형 저-도프층상의 p-형 접촉층을 구비함을 특징으로 하는 질화물 반도체 장치.
  16. 삭제
  17. 삭제
  18. n-영역 질화물 반도체층 구조, p-영역 질화물 반도체층 구조 및 n-영역 질화물 반도체층 구조와 p-영역 질화물 반도체층 구조 사이에 삽입되어 있는 활성층을 가지는 질화물 반도체에 장치에 있어서,
    상기 활성층상에서 p-형 불순물을 가지며 GaN으로 만들어지는 p-형 클래드층;
    상기 p-형 클래드층상에서 AlsGa1-sN(0<s<1)로 만들어지고, 상기 p-형 클래드층의 것보다 더 낮은 p-형 불순물 농도를 가지는 p-형 저-도프층; 그리고
    상기 p-형 클래드층의 것보다 더 높은 p-형 불순물 농도를 가지는, 상기 p-형 저-도프층상의 p-접촉층을 구비함을 특징으로 하는 질화물 반도체 장치.
  19. n-영역 질화물 반도체층 구조, p-영역 질화물 반도체층 구조 및 n-영역 질화물 반도체층 구조와 p-영역 질화물 반도체층 구조 사이에 삽입되어 있는 활성층을 가지는 질화물 반도체에 장치에 있어서,
    상기 활성층 상에서 p-형 불순물 농도를 가지며 GaN으로 만들어지는 p-형 클래드층;
    상기 p-형 클래드층상에서 GaN으로 만들어지고, 상기 p-형 클래드층의 것보다 더 낮은 p-형 불순물 농도를 가지는 p-형 저-도프층; 그리고
    상기 p-형 클래드층의 것보다 더 높은 p-형 불순물 농도를 가지는, 상기 p-형 저-도프층상의 p-접촉층을 구비하고,
    상기 n-영역 질화물 반도체층 구조는 상기 활성층에 인접하고 In을 포함하는 제 3 질화물 반도체막과 상기 제 3 질화물 반도체막의 것과는 다른 조성을 가지는 제 4 질화물 반도체막을 적층함으로써 형성되는 n-형 제 2 다중막층을 구비함을 특징으로 하는 질화물 반도체 장치.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 제 1 항 또는 제 15 항에 있어서,
    상기 p-형 저-도프층은 AlsGa1-sN(0<s<0.5)으로 만들어지고, 상기 p-형 저-도프층은 상기 p-형 다중막층의 것보다 더 적은 Al의 조성비를 가지는 것을 특징으로 하는 질화물 반도체 장치.
  30. 제 29 항에 있어서,
    상기 p-형 저-도프층은 AlsGa1-sN(0<s<0.5)로 만들어지는 층들과 GaN으로 만들어지는 층들을 번갈아 적층함으로써 형성됨을 특징으로 하는 질화물 반도체 장치.
  31. 제 1 항 또는 제 15 항에 있어서,
    상기 p-형 저-도프층을 AlsGa1-sN(0<s<0.5)으로 만들어지는 층들의 다중막층으로 된 구조로 형성되고, 상기 p-형 저-도프층의 Al 평균 조성비는 상기 p-형 다중막층의 것보다 더 적은 것을 특징으로 하는 질화물 반도체 장치.
  32. 제 1 항, 제 11 항, 제 13 항, 제 14 항, 제 15 항, 제 18 항 및 제 19 항 중의 어느 한 항에 있어서,
    상기 활성층의 측면내에서 상기 p-형 저-도프층과 접촉하는 p-형층과 p-접촉층내에 포함하는 불순물은 상기 p-형 저-도프층으로 확산되는 것을 특징으로 하는 질화물 반도체 장치.
  33. 제 1 항, 제 11 항, 제 13 항, 제 14 항, 제 15 항, 제 18 항 및 제 19 항 중의 어느 한 항에 있어서,
    상기 저-도프층은 1×1019/㎤ 보다 적은 p-형 불순물 농도를 가지는 것을 특징으로 하는 질화물 반도체 장치.
  34. 제 33 항에 있어서,
    상기 p-접촉층은 1×1018/㎤ 내지 5×1021/㎤ 범위내의 p-형 불순물 농도를 가지는 것을 특징으로 하는 질화물 반도체 장치.
  35. 제 1 항 또는 제 15 항에 있어서,
    상기 다중막층은 5×1017/㎤ 내지 1×1021/㎤ 범위내의 p-형 불순물을 가지는 것을 특징으로 하는 질화물 반도체 장치.
  36. 제 1 항, 제 14 항, 제 15 항, 제 18 항 및 제 19 항 중의 어느 한 항에 있어서,
    상기 n-영역 질화물 반도체층 구조는 비-도프의 질화물 반도체로 만들어지는 하부막, n-형 불순물로 도프되는 중간막 및 비-도프의 질화물 반도체로 만들어지는 상부막을 포함하고, 상기 n-영역 다중막층은 상기 활성층과 상기 n-접촉층 사이에 위치되어 있는 것을 특징으로 하는 질화물 반도체 장치.
  37. 제 36 항에 있어서,
    상기 하부막은 100 내지 10000Å내의 두께를 가지고, 상기 중간막은 50 내지 1000Å내의 두께를 가지며, 상기 상부막은 25 내지 1000Å내의 두께를 가지는 것을 특징으로 하는 질화물 반도체 장치.
KR1020017012345A 1999-03-29 2000-03-27 질화물 반도체 장치 KR100631040B1 (ko)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JPJP-P-1999-00087078 1999-03-29
JP8707899 1999-03-29
JPJP-P-1999-00095420 1999-04-01
JP9542099 1999-04-01
JP9815899 1999-04-05
JPJP-P-1999-00098158 1999-04-05
JP11305099 1999-04-21
JPJP-P-1999-00113050 1999-04-21
JPJP-P-1999-00254238 1999-09-08
JP25423899 1999-09-08

Publications (2)

Publication Number Publication Date
KR20020010595A KR20020010595A (ko) 2002-02-04
KR100631040B1 true KR100631040B1 (ko) 2006-10-04

Family

ID=27525263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017012345A KR100631040B1 (ko) 1999-03-29 2000-03-27 질화물 반도체 장치

Country Status (8)

Country Link
US (3) US6838705B1 (ko)
EP (1) EP1177585B1 (ko)
KR (1) KR100631040B1 (ko)
CN (2) CN1312784C (ko)
AU (1) AU3328300A (ko)
CA (1) CA2368723C (ko)
TW (1) TW478178B (ko)
WO (1) WO2000059046A1 (ko)

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657300B2 (en) 1998-06-05 2003-12-02 Lumileds Lighting U.S., Llc Formation of ohmic contacts in III-nitride light emitting devices
US7692182B2 (en) * 2001-05-30 2010-04-06 Cree, Inc. Group III nitride based quantum well light emitting device structures with an indium containing capping structure
US6958497B2 (en) 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
KR100889842B1 (ko) 2001-07-04 2009-03-20 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체소자
US7485902B2 (en) * 2002-09-18 2009-02-03 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device
JP2004134750A (ja) * 2002-09-19 2004-04-30 Toyoda Gosei Co Ltd ｐ型ＩＩＩ族窒化物系化合物半導体の製造方法
US6995401B2 (en) * 2002-10-23 2006-02-07 Shin-Etsu Handotai Co., Ltd. Light emitting device and method of fabricating the same
KR100525545B1 (ko) 2003-06-25 2005-10-31 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
JP4292925B2 (ja) * 2003-09-16 2009-07-08 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
US20060273342A1 (en) * 2003-11-25 2006-12-07 Mu-Jen Lai GaN-series of light emitting diode with high light extraction efficiency
TWI236160B (en) * 2003-11-25 2005-07-11 Super Nova Optoelectronics Cor GaN light emitted diode with high luminescent efficiency and the manufacture method
US7345297B2 (en) * 2004-02-09 2008-03-18 Nichia Corporation Nitride semiconductor device
KR100541104B1 (ko) * 2004-02-18 2006-01-11 삼성전기주식회사 질화물계 반도체 발광소자
JP5082210B2 (ja) * 2004-07-30 2012-11-28 住友化学株式会社 窒化物系化合物半導体およびその製造方法
JP2006114886A (ja) * 2004-09-14 2006-04-27 Showa Denko Kk ｎ型ＩＩＩ族窒化物半導体積層構造体
JP4384019B2 (ja) * 2004-12-08 2009-12-16 住友電気工業株式会社 ヘッドランプ
JP4963807B2 (ja) * 2005-08-04 2012-06-27 昭和電工株式会社 窒化ガリウム系化合物半導体発光素子
KR100691283B1 (ko) * 2005-09-23 2007-03-12 삼성전기주식회사 질화물 반도체 소자
JP2007115887A (ja) * 2005-10-20 2007-05-10 Rohm Co Ltd 窒化物半導体素子およびその製法
US7462884B2 (en) * 2005-10-31 2008-12-09 Nichia Corporation Nitride semiconductor device
US7772604B2 (en) * 2006-01-05 2010-08-10 Illumitex Separate optical device for directing light from an LED
JP2007220865A (ja) * 2006-02-16 2007-08-30 Sumitomo Chemical Co Ltd ３族窒化物半導体発光素子およびその製造方法
US7994514B2 (en) * 2006-04-21 2011-08-09 Koninklijke Philips Electronics N.V. Semiconductor light emitting device with integrated electronic components
DE102006061167A1 (de) 2006-04-25 2007-12-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
US7789531B2 (en) 2006-10-02 2010-09-07 Illumitex, Inc. LED system and method
US20090275266A1 (en) * 2006-10-02 2009-11-05 Illumitex, Inc. Optical device polishing
JP4261592B2 (ja) * 2007-04-16 2009-04-30 三菱電機株式会社 窒化物半導体発光素子
JP4341702B2 (ja) * 2007-06-21 2009-10-07 住友電気工業株式会社 Ｉｉｉ族窒化物系半導体発光素子
CN101330118B (zh) * 2007-06-22 2010-06-09 晶能光电（江西）有限公司 用于制造p型半导体结构的方法
CN101335313B (zh) * 2007-06-29 2010-05-26 上海蓝光科技有限公司 提高氮化镓基led抗静电能力的方法及氮化镓基led结构
KR101362666B1 (ko) * 2007-12-04 2014-02-12 엘지전자 주식회사 반도체 발광 소자
US7829358B2 (en) * 2008-02-08 2010-11-09 Illumitex, Inc. System and method for emitter layer shaping
JP5279006B2 (ja) * 2008-03-26 2013-09-04 パナソニック株式会社 窒化物半導体発光素子
US8664747B2 (en) * 2008-04-28 2014-03-04 Toshiba Techno Center Inc. Trenched substrate for crystal growth and wafer bonding
TW201034256A (en) * 2008-12-11 2010-09-16 Illumitex Inc Systems and methods for packaging light-emitting diode devices
CN101752480B (zh) * 2008-12-16 2011-06-29 大连美明外延片科技有限公司 一种氮化镓基led外延片及其生长方法
US8106403B2 (en) * 2009-03-04 2012-01-31 Koninklijke Philips Electronics N.V. III-nitride light emitting device incorporation boron
US8207547B2 (en) 2009-06-10 2012-06-26 Brudgelux, Inc. Thin-film LED with P and N contacts electrically isolated from the substrate
KR101698629B1 (ko) 2009-07-31 2017-01-20 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 레이저 다이오드
US8449128B2 (en) * 2009-08-20 2013-05-28 Illumitex, Inc. System and method for a lens and phosphor layer
US8585253B2 (en) 2009-08-20 2013-11-19 Illumitex, Inc. System and method for color mixing lens array
TWI405409B (zh) * 2009-08-27 2013-08-11 Novatek Microelectronics Corp 低電壓差動訊號輸出級
US8525221B2 (en) 2009-11-25 2013-09-03 Toshiba Techno Center, Inc. LED with improved injection efficiency
CN102859723B (zh) 2010-02-19 2015-09-09 夏普株式会社 氮化物半导体发光元件及氮化物半导体发光元件的制造方法
JP4940317B2 (ja) * 2010-02-25 2012-05-30 株式会社東芝 半導体発光素子及びその製造方法
JP5175918B2 (ja) 2010-12-01 2013-04-03 株式会社東芝 半導体発光素子
KR101684859B1 (ko) * 2011-01-05 2016-12-09 삼성전자주식회사 발광 다이오드 제조방법 및 이에 의하여 제조된 발광 다이오드
KR20130005495A (ko) * 2011-07-06 2013-01-16 삼성전자주식회사 질화물 반도체 발광소자
US8395165B2 (en) 2011-07-08 2013-03-12 Bridelux, Inc. Laterally contacted blue LED with superlattice current spreading layer
US20130026480A1 (en) 2011-07-25 2013-01-31 Bridgelux, Inc. Nucleation of Aluminum Nitride on a Silicon Substrate Using an Ammonia Preflow
US8916906B2 (en) 2011-07-29 2014-12-23 Kabushiki Kaisha Toshiba Boron-containing buffer layer for growing gallium nitride on silicon
US9142743B2 (en) 2011-08-02 2015-09-22 Kabushiki Kaisha Toshiba High temperature gold-free wafer bonding for light emitting diodes
US9343641B2 (en) 2011-08-02 2016-05-17 Manutius Ip, Inc. Non-reactive barrier metal for eutectic bonding process
US8865565B2 (en) 2011-08-02 2014-10-21 Kabushiki Kaisha Toshiba LED having a low defect N-type layer that has grown on a silicon substrate
US9012939B2 (en) 2011-08-02 2015-04-21 Kabushiki Kaisha Toshiba N-type gallium-nitride layer having multiple conductive intervening layers
US20130032810A1 (en) 2011-08-03 2013-02-07 Bridgelux, Inc. Led on silicon substrate using zinc-sulfide as buffer layer
US8564010B2 (en) 2011-08-04 2013-10-22 Toshiba Techno Center Inc. Distributed current blocking structures for light emitting diodes
US8624482B2 (en) 2011-09-01 2014-01-07 Toshiba Techno Center Inc. Distributed bragg reflector for reflecting light of multiple wavelengths from an LED
US8669585B1 (en) 2011-09-03 2014-03-11 Toshiba Techno Center Inc. LED that has bounding silicon-doped regions on either side of a strain release layer
JP5668647B2 (ja) * 2011-09-06 2015-02-12 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
US8558247B2 (en) 2011-09-06 2013-10-15 Toshiba Techno Center Inc. GaN LEDs with improved area and method for making the same
US8686430B2 (en) 2011-09-07 2014-04-01 Toshiba Techno Center Inc. Buffer layer for GaN-on-Si LED
CN103022057A (zh) * 2011-09-21 2013-04-03 索尼公司 多结太阳能电池、光电转换元件和化合物半导体层叠层结构体
US9012921B2 (en) 2011-09-29 2015-04-21 Kabushiki Kaisha Toshiba Light emitting devices having light coupling layers
US8853668B2 (en) 2011-09-29 2014-10-07 Kabushiki Kaisha Toshiba Light emitting regions for use with light emitting devices
US8664679B2 (en) 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes
US20130082274A1 (en) 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
US8698163B2 (en) 2011-09-29 2014-04-15 Toshiba Techno Center Inc. P-type doping layers for use with light emitting devices
US9178114B2 (en) 2011-09-29 2015-11-03 Manutius Ip, Inc. P-type doping layers for use with light emitting devices
US8581267B2 (en) 2011-11-09 2013-11-12 Toshiba Techno Center Inc. Series connected segmented LED
US8552465B2 (en) 2011-11-09 2013-10-08 Toshiba Techno Center Inc. Method for reducing stress in epitaxial growth
JP5421442B1 (ja) 2012-09-26 2014-02-19 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP5615334B2 (ja) * 2012-10-11 2014-10-29 株式会社東芝 半導体発光素子
CN103078018A (zh) * 2013-01-30 2013-05-01 武汉迪源光电科技有限公司 一种led外延结构
WO2014151264A1 (en) * 2013-03-15 2014-09-25 Crystal Is, Inc. Planar contacts to pseudomorphic electronic and optoelectronic devices
KR20140117016A (ko) * 2013-03-25 2014-10-07 일진엘이디(주) 우수한 정전기 방전 보호 효과를 나타내는 질화물 반도체 발광소자
JP2015065245A (ja) 2013-09-24 2015-04-09 株式会社東芝 半導体発光素子及び半導体発光素子の製造方法
DE102015104700A1 (de) * 2015-03-27 2016-09-29 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP6674394B2 (ja) * 2017-02-01 2020-04-01 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
CN109378374A (zh) * 2018-12-04 2019-02-22 西安赛富乐斯半导体科技有限公司 半极性氮化镓半导体构件及其制造方法
CN110635007A (zh) * 2019-09-12 2019-12-31 佛山市国星半导体技术有限公司 一种抗静电外延结构及其制备方法
CN111446624A (zh) * 2020-04-03 2020-07-24 中国科学院半导体研究所 低比接触电阻率的p型接触层以及氮化镓基紫外激光器
CN114079227B (zh) * 2022-01-07 2022-04-12 苏州长光华芯光电技术股份有限公司 一种低内损耗低电阻高效率半导体结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131841A (ja) * 1997-07-14 1999-02-02 Nichia Chem Ind Ltd 窒化物半導体素子

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5146465A (en) 1991-02-01 1992-09-08 Apa Optics, Inc. Aluminum gallium nitride laser
JP3198678B2 (ja) 1992-10-29 2001-08-13 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
JPH0851251A (ja) 1994-05-31 1996-02-20 Sony Corp 光半導体装置
US5656832A (en) 1994-03-09 1997-08-12 Kabushiki Kaisha Toshiba Semiconductor heterojunction device with ALN buffer layer of 3nm-10nm average film thickness
JP3325380B2 (ja) 1994-03-09 2002-09-17 株式会社東芝 半導体発光素子およびその製造方法
JPH0897468A (ja) 1994-09-28 1996-04-12 Rohm Co Ltd 半導体発光素子
US5565832A (en) * 1994-10-17 1996-10-15 Automatic Switch Company Solenoid with magnetic control of armature velocity
JP2735057B2 (ja) 1994-12-22 1998-04-02 日亜化学工業株式会社 窒化物半導体発光素子
JP3250438B2 (ja) 1995-03-29 2002-01-28 日亜化学工業株式会社 窒化物半導体発光素子
US5679965A (en) 1995-03-29 1997-10-21 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact, non-nitride buffer layer and methods of fabricating same
DE69636088T2 (de) * 1995-11-06 2006-11-23 Nichia Corp., Anan Halbleitervorrichtung aus einer Nitridverbindung
JPH09232629A (ja) 1996-02-26 1997-09-05 Toshiba Corp 半導体素子
JPH09298341A (ja) 1996-05-09 1997-11-18 Hitachi Ltd 半導体レーザ素子
JP3688843B2 (ja) 1996-09-06 2005-08-31 株式会社東芝 窒化物系半導体素子の製造方法
JP3304787B2 (ja) * 1996-09-08 2002-07-22 豊田合成株式会社 半導体発光素子及びその製造方法
JPH10163577A (ja) * 1996-12-04 1998-06-19 Toyoda Gosei Co Ltd ３族窒化物半導体レーザ素子
AU738480C (en) 1997-01-09 2002-08-22 Nichia Chemical Industries, Ltd. Nitride semiconductor device
JP3478090B2 (ja) * 1997-05-26 2003-12-10 日亜化学工業株式会社 窒化物半導体素子
JP3314666B2 (ja) 1997-06-09 2002-08-12 日亜化学工業株式会社 窒化物半導体素子
JP3488597B2 (ja) * 1997-07-14 2004-01-19 株式会社東芝 窒化ガリウム系化合物半導体装置
WO1999005728A1 (en) 1997-07-25 1999-02-04 Nichia Chemical Industries, Ltd. Nitride semiconductor device
JP3620292B2 (ja) * 1997-09-01 2005-02-16 日亜化学工業株式会社 窒化物半導体素子
US6104740A (en) * 1998-01-07 2000-08-15 Xerox Corporation Infrared and blue stacked laser diode array by wafer fusion
US7193246B1 (en) 1998-03-12 2007-03-20 Nichia Corporation Nitride semiconductor device
JP3656456B2 (ja) * 1999-04-21 2005-06-08 日亜化学工業株式会社 窒化物半導体素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131841A (ja) * 1997-07-14 1999-02-02 Nichia Chem Ind Ltd 窒化物半導体素子

Also Published As

Publication number Publication date
WO2000059046A1 (en) 2000-10-05
US7348602B2 (en) 2008-03-25
US20050145860A1 (en) 2005-07-07
CN1312784C (zh) 2007-04-25
US20050035360A1 (en) 2005-02-17
EP1177585A1 (en) 2002-02-06
US6838705B1 (en) 2005-01-04
KR20020010595A (ko) 2002-02-04
EP1177585B1 (en) 2014-12-24
CN1555101A (zh) 2004-12-15
CA2368723C (en) 2008-10-07
CN1345468A (zh) 2002-04-17
TW478178B (en) 2002-03-01
CA2368723A1 (en) 2000-10-05
CN1167137C (zh) 2004-09-15
AU3328300A (en) 2000-10-16

Similar Documents

Publication Publication Date Title
KR100631040B1 (ko) 질화물 반도체 장치
KR100753147B1 (ko) 질화물 반도체 소자
KR100574738B1 (ko) 질화물 반도체 소자
JP3551101B2 (ja) 窒化物半導体素子
KR100267839B1 (ko) 질화물 반도체 장치
KR100291450B1 (ko) 질화물반도체발광소자
JP3656456B2 (ja) 窒化物半導体素子
KR100665364B1 (ko) 질화물 반도체 발광 소자
US7663138B2 (en) Nitride semiconductor light emitting element
US6900465B2 (en) Nitride semiconductor light-emitting device
JP4629178B2 (ja) 窒化物半導体素子
WO2001043206A1 (en) Light-emitting device
KR20100023960A (ko) 질화물 반도체 발광 소자 및 질화물 반도체의 제조 방법
JP2000286451A (ja) 窒化物半導体素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 13