KR100620840B1 - 칼코겐화물 막의 용액 증착법 및 칼코겐화물 막을 포함하는 개선된 전계 효과 트랜지스터의 제조법 - Google Patents

칼코겐화물 막의 용액 증착법 및 칼코겐화물 막을 포함하는 개선된 전계 효과 트랜지스터의 제조법 Download PDF

Info

Publication number
KR100620840B1
KR100620840B1 KR1020040042596A KR20040042596A KR100620840B1 KR 100620840 B1 KR100620840 B1 KR 100620840B1 KR 1020040042596 A KR1020040042596 A KR 1020040042596A KR 20040042596 A KR20040042596 A KR 20040042596A KR 100620840 B1 KR100620840 B1 KR 100620840B1
Authority
KR
South Korea
Prior art keywords
metal chalcogenide
film
precursor
metal
chalcogenide
Prior art date
Application number
KR1020040042596A
Other languages
English (en)
Other versions
KR20050007120A (ko
Inventor
미트지데이비드비
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20050007120A publication Critical patent/KR20050007120A/ko
Application granted granted Critical
Publication of KR100620840B1 publication Critical patent/KR100620840B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C22/00—Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C22/02—Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using non-aqueous solutions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

본 발명은 금속 칼코겐화물의 막을 증착시키는 방법을 제공한다. 상기 방법 중 제1 방법은 하나 이상의 금속 칼코겐화물, 히드라진 화합물 및 임의로 원소 칼코겐을 접촉시켜서 금속 칼코겐화물의 히드라지늄계 전구물질의 용액을 생성시키는 단계; 금속 칼코겐화물의 히드라지늄계 전구물질의 용액을 기판 상에 도포하여 전구물질의 막을 생성시키는 단계; 및 이후 전구물질의 막을 어닐링 처리하여 과량의 히드라진 및 히드라지늄 칼코겐화물 염을 제거함으로써 기판 상에 금속 칼코겐화물 막을 생성시키는 단계를 포함한다. 상기 방법 중 제2 방법은 하나 이상의 금속 칼코겐화물 및 아민 화합물의 염을 접촉시켜서 금속 칼코겐화물의 암모늄계 전구물질을 생성시키는 단계; 금속 칼코겐화물의 암모늄계 전구물질, 히드라진 화합물, 및 임의로 원소 칼코겐을 접촉시켜서 히드라진 화합물 중의 금속 칼코겐화물의 히드라지늄계 전구물질의 용액을 생성시키는 단계; 히드라지늄계 전구물질의 용액을 기판 상에 도포하여 막을 생성시키는 단계; 및 이후 어닐링 처리하여 금속 칼코겐화물 막을 생성시키는 단계를 포함한다. 또한, 본 발명은 금속 칼코겐화물을 채널 층으로서 사용하는 박막 전계 효과 트랜지스터 디바이스를 제공한다.

Description

칼코겐화물 막의 용액 증착법 및 칼코겐화물 막을 포함하는 개선된 전계 효과 트랜지스터의 제조법{SOLUTION DEPOSITION OF CHALCOGENIDE FILMS AND PREPARATION METHOD OF IMPROVED FIELD-EFFECT TRANSISTORS COMPRISING CHALCOGENIDE FILMS}
도 1은 황화주석(IV) 히드라지늄 전구물질의 열중량측정 분석(TGA: Thermogravimetric Analysis) 스캔을 도시한 것이다.
도 2는 스핀 코팅법을 이용하여 방법 1로 증착한 황화주석(IV) 막의 X-선 회절 패턴을 도시한 것이다.
도 3은 히드라지늄 양이온 및 중성 히드라진 분자로 교차하는 Sn2Se6 4- 이량체를 포함하는 (N2H4)3(N2H5)4Sn2 Se6의 X-선 결정 구조를 도시한 것이다.
도 4는 스핀 코팅법을 이용하여 방법 1로 증착한 셀렌화주석(IV) 전구물질 막의 X-선 회절 패턴을 도시한 것이다.
도 5는 황화주석(IV) 암모늄 전구물질, (NH4)xSnSy의 열중량측정 분석(TGA) 스캔을 도시한 것이다.
도 6은 스핀 코팅법을 이용하여 방법 2로 증착한 황화주석(IV) 전구물질 막의 X-선 회절 패턴을 도시한 것이다.
도 7은 스핀 코팅법을 사용하여 방법 2로 증착한 황화안티몬(III) 전구물질 막의 X-선 회절 패턴을 도시한 것이다.
도 8은 스핀 코팅된 금속 칼코겐화물 반도체를 채널 재료로서 사용하는 TFT 디바이스 구조의 개략적인 디아그램이다.
도 9는 방법 1을 이용하여 제작한 스핀 코팅된 SnS2 채널을 구비한 TFT의 경우 일정한 VD = 100 V에서 VG에 대한 ID 및 ID 1/2의 플롯을 도시한 것이다.
도 10은 방법 1로 제작한 스핀 코팅된 SnS2 채널을 구비한 TFT의 경우 게이트 전압 VG의 함수로서 소스-드레인 전압 VD에 대한 드레인 전류 ID의 플롯을 도시한 것이다.
도 11은 방법 2을 이용하여 제작한 스핀 코팅된 SnS2 채널을 구비한 TFT의 경우 일정한 VD = 100 V에서 VG에 대한 ID 및 ID 1/2의 플롯을 도시한 것이다.
도 12은 방법 2로 제작한 스핀 코팅된 SnS2 채널을 구비한 TFT의 경우 게이트 전압 VG의 함수로서 소스-드레인 전압 VD에 대한 드레인 전류 ID의 플롯을 도시한 것이다.
도 13은 방법 2을 이용하여 제작한 스핀 코팅된 SnSe2-xSx 채널을 구비한 TFT의 경우 일정한 VD = 100 V에서 VG에 대한 ID 및 ID 1/2 의 플롯을 도시한 것이다.
도 14은 방법 2로 제작한 스핀 코팅된 SnSe2-xSx 채널을 구비한 TFT의 경우 게이트 전압 VG의 함수로서 소스-드레인 전압 VD에 대한 드레인 전류 ID의 플롯을 도시한 것이다.
발명의 분야
본 발명은 금속 칼코겐화물(metal chalcogenide)의 막을 증착시키는 방법 및 금속 칼코겐화물의 막을 포함하는 개선된 전계 효과 트랜지스터(field-effect transistor)를 제조하는 방법에 관한 것이다. 보다 구체적으로, 본 발명은 채널 층으로서 금속 칼코겐화물의 막을 포함하는 개선된 전계 효과 트랜지스터를 제조하는 방법에 관한 것이다.
종래 기술에 관한 설명
고품질 반도전, 금속 및 절연 박막을 증착시킬 수 있는 성능은 오늘날 고체 전자공학의 중요한 필러(pillar) 중 하나를 형성한다. 태양 전지는, 예를 들면 광전류를 축척하기 위해서 각 층에 부착된 전기 콘택트(electrical contact)을 구비한, p-형 기판 상에 증착된 n-형 반도체 박층(~ 0.25 ㎛)을 포함할 수 있다. 발광 다이오드(LED: light-emitting diode)는 전형적으로 p-n 이중층으로 구성되어 있으며, 상기 이중층은 적당한 순방향 바이어스 조건 하에 광을 방출한다.
본 명세서에서 TFT라고 칭하는 박막 전계 효과 트랜지스터는 p-형 또는 n-형 반도전 채널 박층을 포함하며, 상기 박층에서 도전성은 절연 차단 박층에 의해 채널로부터 분리되어 있는 도전 게이트 층에 바이어스 전압을 인가함으로써 조절된다. 현대 반도전 디바아스를 포함하는 전자 재료는 전형적으로 규소를 주성분으로 하고 있지만, 다른 부류의 재료로부터 동일하게 고려할 수 있으며, 그러한 다른 부류의 제료는 일부 경우 규소계 기술 이상의 이점을 잠재적으로 제공한다. 본 발명은 전자 디바아스에서 적용하기 위한 고품질 박막의 형태로 칼코겐화물계 전자 재료를 용액 증착하는 신규한 방법에 관한 것이다. 용액으로부터 증착시킬 수 있는 성능은, 이것이 다수의 저비용, 저온도 및 비교적 급속한 기법, 예컨대 스핀 코팅법, 프린팅법, 스탬핑법 및 디핑법을 이용할 수 있는 기회를 제공하기 때문에 매우 매력적이다. 하기 제시된 논의가 주로 TFT에서 그러한 막의 용도에 대하여 언급하고 있긴 하지만, 그러한 논의는 대표적인 것들을 의미하며, 그와 같이 증착된 전자 막은 다른 전자 디바이스에 동등하게 사용할 수 있다.
박막 전계 효과 트레지스터(TFT)는, 가장 두드러지게는 프로세서 내부의 논리 및 드라이버 회로의 경우, 전자 용도 및 디스플레이 용도에서 교환 소자로서 광범위하게 사용되고 있다. 현재, 능동 매트릭스 액정 디스플레이에 사용된 것들을 비롯한 많은 저가격대 용도의 경우 TFT는 반도체로서 비정질 규소를 사용하여 제조한다. 비정질 규소는 큰 면적 용도에 대한 트랜지스터의 비용을 감소시키는 데 필수적인 조건으로서 결정질 규소에 대한 보다 값싼 대체물을 제공한다. 그러나, 비정질 규소의 용도는, 이동율(mobility)(~10-4 cm2/V-sec)이 결정질 규소의 것보다 약 15,000배 더 작기 때문에, 보다 느린 속도의 디바이스에 국한된다.
또한, 비정질 규소가 결정질 규소보다 증착시키는데 있어 보다 값싸긴 하지만, 비정질 규소의 증착은 여전히 플라즈마 강화형 화학 기상 증착과 같은 값비싼 공정을 필요로 하고 있다. 그러므로, TFT 및 다른 전자 디바이스에 사용하기 위한, 대체 반도체(즉, 비규소)에 대한 연구조사가 왕성하게 수행되고 있다.
적당한 온도/낮은 온도에서 보다 높은 이동율 및 저비용 공정처리를 동시에 제공하는 반도전 재료를 확인할 수 있다면, 이러한 재료는 플라스틱 상에 구성된, 가볍고, 가요성이 있으며, 면적이 매우 큰 디스플레이 또는 전자기기를 비롯한 수 많은 새로운 용도를 계획할 수 있다.
최근, 유기 반도체는 TFT[예를 들면, 발명의 명칭이 "Thin-Layer Field Effect Transistor With MIS Structure Whose Insulator and Semiconductor Are Made of Organic Materials"인 미국 특허 제5,347,144호(Garnier et.al.에게 양도됨) 참조] 및 LED[예를 들면, S.E. Shaheen et al., "Organic Light-Emitting Diode with 20 lm/W Efficiency Using a Triphenyldiamine Side-Group Polymer as the Hole Transport Layer", Appl. Phys. Lett. 74, 3212(1999) 참조]에서 무기 상대물에 대한 가능성이 있는 대체물로서 상당한 관심을 받고 있다.
유기 재료는 비용이 많이 들지 않은 기법, 예컨대 스핀 코팅법, 잉크 젯 프린팅법, 열 증발법 또는 스탬핑법을 통한 단순한 저온 박막 공정처리의 이점을 갖는다. 지난 수년간에 걸쳐서, OTFT(유기 TFT)에서 유기 채널 층의 캐리어 이동율은 (비정질 규소에 비하여) ＜ 10-1 cm2/V-sec에서 ~1 cm2/V-sec로 현저하게 증가하고 있다[예를 들면, C.D. Dimitrakopoulos 및 D.J. Mascaro, "Organic Thin-film transistors: A review of recent advances", IBM J. Res & Dev. 45, 11-27(2001) 참조].
공정처리, 비용 및 중량 고려사항에 관하여 매우 전도 유망하긴 하지만, 유 기 화합물은 일반적으로 불량한 열적 안정성 및 기계적 안정성을 비롯한 다수의 단점을 갖고 있다. 또한, 유기 재료에서 전기 이동이 지난 15년에 걸쳐 상당할 정도로 개선되어 오고 있긴 하지만, 이동율은 기본적으로 (광범위한 무기 시스템에서 발견된 보다 강한 공유 결합력 및 이온 결합력과는 반대되는 바와 같이) 유기 분자들 간의 약한 반 데르 바일스 상호작용에 의해 제한된다.
전기 이동율에 있어 도약된 고유 상한치는 교환 속도에 있어 최고치로 번역되므로, 저비용 유기 디바이스를 사용할 있는 종류의 용도에 있어 최고치로 번역된다. 그러므로, 유기 반도체는 주로 저가격대 용도에 고려된다.
이동율/내구성을 개선시킬 수 있는 한가지 접근법은 하이브리드 시스템 내에서 유기 재료의 공정처리성과 무기 반도체의 바람직한 전기 이동 및 열적/기계적 특성을 조합하는 것을 수반한다[D.B. Mitzi et al., "Organic-Inorganic Electronics", IBM J. Res & Dev. 45, 29-45(2001)]. 최근에 유기-무기 하이브리드 막은 TFT[예를 들면, 발명의 명칭이 "Thin-Film Transistors with Organic-Inorganic Hybrid Materials as Semiconducting Channels"인 미국 특허 제6,180,956호(Chondroudis et al.에게 양도됨) 참조] 및 LED[예를 들면, 발명의 명칭이 "Electroluminescent Device With Dye-Containing Organic-Inorganic Hybrid Materials as an Emitting Layer"인 미국 특허 제6,420,056호(Chondroudis et al.에게 양도됨) 참조]을 비롯하여 전기 디바이스에서 반도전 소자로서 사용되고 있다.
다중-공급원 열 증발법, 단일 공급원 열 어블레이션법 및 용융 공정처리법을 비롯한 몇가지 단순 기법이 결정질 유기-무기 하이브리드 막을 증착시키는 데 설명되고 있다.
또한, 용액-증착 기법(예를 들면, 스핀 코팅법, 스탬핑법, 프린팅법)도 최근 주목을 받고 있으며, 이들 기법이 기판의 다양한 배열 상에서 하이브리드의 신속하고 비용이 많이 들지 않은 증착을 가능하게 하기 때문에 특히 매력적이다. 스핀 코팅 처리된 반도전 요오드화주석(II)계 하이브리드를 주성분으로 하는 TFT는 (기상 증착 및 비정질 규소를 이용하여 제조한 가장 우수한 유기계 디바이스와 유사한) 1 cm2/V-sec 만큼 높은 이동율을 생성시킨다.
하이브리드 시스템의 용융-공정처리법은 반도전 막의 입자 구조를 개선시키므로, 보다 높은 이동율 2~3 cm2/V-sec를 유도한다[D.B. Mitzi et al., "Hybrid Field-Effect Transistors Based on a Low-Temperature Melt-Processed Channel Layer", Adv. Mater. 14, 1772-1776(2002)].
매우 장래성이 있긴 하지만, 현행 하이브리드 반도체의 예는 광범위한 금속 할로겐화물 골격(예를 들면, 금속 염화물, 금속 브롬화물, 금속 요오드화물, 가장 일반적으로는 요오드화주석(II))을 주성분으로 한다. 금속 할로겐화물은 성질상 비교적 이온결합성이 강하므로, 높은 이동율에 대한 가능성을 지닌 가능한 반도전 시스템의 선택을 제한하게 된다. 또한, 특히 요오드화주석(II)계 시스템은 공기에 매우 민감하므로, 모든 공정처리를 불활성 대기 조건 하에 수행해야 한다. 더구나, 요오드화주석(II)계 시스템이 p-형 반도체이긴 하지만, 또한 상보적 논리에 의해 용이한 적용을 가능하게 하는 n-형 시스템의 예를 찾아보는 것도 바람직하다. 현재까지 어떤 것도 확인된 바 없다.
규소계, 유기계 및 금속 할로겐화물계 하이브리드 반도체에 대한 또다른 대체 방법은 TFT 및 다른 전자 디바이스 내에 사용하기 위한 반도전 소자로서 금속 칼코겐화물(예를 들면, 금속 황화물, 금속 셀렌화물, 금속 텔루르화물)을 사용하는 것을 수반한다. 초기 태양 전지[D.C. Raynolds et al., "Photovoltaic Effect in Cadmium Sulfide", Phy. Rev. 96, 533(1954)] 및 TFT[P.K. Weimer, "The TFT-A New Thin-Film Transistor", Proc. IRE 50, 1462-1469(1964)] 중 일부는 실제 금속 칼코겐화물 능동 층을 주성분으로 하였다. 반도전 재료로서 가능성 있게 유용한 금속 칼코겐화물 시스템의 다수 예가 존재한다. 황화주석(II), SnS2는 n-형 전도성, 광학 밴드 갭 ~2.1 eV 및 보고된 이동율 18 cm2/V-sec를 지닌, 태양 전지용 반도전 재료로서 상당한 관심을 불러 일으킨 한 후보물질이다[G. Domingo et al., Fundamental Optical Absorption in SnS2 및 SnSe2", Phys. Rev. 143, 536-541(1966)].
이러한 시스템은 칼코겐화물의 보다 강한 공유결합 성질의 결과로서 유기계 및 금속 할로겐화물계 하이브리드보다 더 높은 이동율을 생성하고, 또한 n-형 반도체를 확인하기 위한 추가 기회를 제공할 것으로 기대된다.
금속 칼코겐화물의 보고된 이동율은, 예를 들면 SnSe2(27 cm2/V-sec/n-형)[G. Domingo et al., "Fundamental Optical Absorption in SnS2 and SnSe2", Phys. Rev. 143, 536-541(1996)], SnS2(18 cm2/V-sec/n-형)[T. Shibata et al., "Electrical Charaterization of 2H-SnS2 Single Crystals Synthesized by the Low Temperature Chemical Vapor Transport Method", J. Phys. Chem. Solids 52, 551-553(1991)], CdS(340 cm2/V-sec/n-형), CdSe(800 cm2/V-sec/n-형)[S.M. Sze, "Physics of Semiconductor Devices", John Willey & Sons, New York, 1981, p. 849], ZnSe(600 cm2/V-sec/n-형), 및 ZnTe(100 cm2/V-sec/p-형)[B.G. Streetman, "Solid State Electronic Devices", Prentice-Hall, Inc., New Jerey, 1980, p. 443]을 포함한다.
보다 높은 이동율에 대한 가능성이 존재하긴 하지만, 또한 광범위한 금속 칼코겐화물 시스템의 증가된 공유결합성은 그 용해도를 감소시키고, 용융 온도를 증가시키는데, 이는 이러한 시스템을 위한 단순한 저비용 박막 증착 기법에 중요한 문제를 야기하게 된다.
열적 증발법[A. Van Calster et al., "Polycrystalline cadmium selenide films fir thin film transistors". J. Crystal Growth 86, 924-928(1998)], 화학 기상 증착(CVD)[L.S. Prine et al., "Atmospheric Pressure CVD of SnS and SnS2 on Glass", Adv. Mater. 10, 222-225(1998)], 갈바니 증착법[B.E. McCandless et al., "Galvanic Deposition of Cadmium Sulfide Thin Films., Solar Energy Materials and Solar Cells 36, 369-379(1995)], 화학적 중탕 증착법(chemical bath deposition)[F.Y. Gan et al., "Preparation of Thin-Film Trnnsistors With Chemical Bath Deposited CdSe and CdS Thin Films", IEEE Transactions on Electron Devices 49, 15-18(2002)], 및 연속적 이온 층 흡착 및 반응(SILAR)[B.R. Sankapal et al., "Successive ionic layer adsorption and reaction(SILAR) method for the deposition of large area (~10 cm2) tin disufide(SnS2) thin films", Mater. Res. Bull. 35, 2027-2035(2001)]을 비롯한 다수의 기법이 칼코겐화물계 막의 증착에 제안 및 이용되고 있다.
그러나, 이들 기법은 일반적으로 저비용, 고-처리량(급속) 용액계 증착 기법, 예컨대 스핀 코팅법, 프린팅법 및 스탬핑법으로 수정 불가능하다. 그들 기법의 적용에 필요한 것은 칼코겐화물에 대한 실질적인 용해 가능한 전구물질 및 적당한 용매이다. 금속 칼코겐화물 시스템과 n-형 및 p-형 채널 디바이스에서 높은 전기 이동율에 대한 가능성은, 용이한 급속 용액계 기법이 현재 주로 유기 전자공학 환경에서 수행되고 있는 저비용 용액계 전자공학 분야의 증착에 확인될 수 있다면, 고가격대 용도, 예컨대 논리 회로 및 매우 큰 면적 디스플레이로 확장할 수 있다.
분무 열분해는 용해성 전구물질의 급속 분해를 이용하는 한가지 기법이다[M. Krunks et al., "Composition of CuInS2 thin films prepared by spray pyrolysis", Thin Solid Films 403-404, 71-75(2002)]. 이 기법은 칼코겐의 공급원(예를 들면, SC(NH2)2)과 함께 금속의 염화물 염을 함유하는 용액을 (일반적으로 250~450℃ 범위에 있는) 가열된 기판 상에 분무하는 것을 수반한다.
칼코겐화물 막이 이러한 기법을 이용하면 형성되긴 하지만, 상기 막은 일반적으로 할로겐, 탄소 또는 질소의 상당한 불술물을 보유하게 된다. 450℃ 이하의 온도에서 H2 또는 H2S의 대기를 감소시키는 경우 어닐링 처리가 막내 불순물의 수준을 감소시키는 데 이용될 수 있지만, 이러한 비교적 적극적인 처리는 광범위한 기판 재료에 상용성이 없고/없거나, 특수 장비를 필요로 한다.
문헌[B.A. Ridley et al., "All-Inorganic Field Effect Transistors Frabricated by Printing", Science 286, 746-749(1999)]에는 유기 탈활성화된 CdSe 비결정을 이용하여 형성된 용해성 금속 칼코겐화물 전구물질을 사용하여 인쇄된 CdSe 반도전 막이 기술되어 있다. 그러나, 이 기법은 증착후 열 처리 동안 효과적인 소결을 가능하게 하기 위해서 입자 크기 분포에 대한 엄격한 조절 하에 수행되는 비결정의 형성을 필요로 한다. 입자 크기 조절은 비결정의 적절하게 균일한 수집을 단리하기 위해서 반복적인 용해 단계 및 원심분리 단계를 필요로 한다.
또한, 이러한 기법을 이용하여 제조한 보고된 TFT 디바이스는, 아마도 반도전 막 내에서, 그리고 반도체와 절연체 간의 계면에서 트랩 또는 계면 상태의 결과로서, 실질적인 디바이스 이력현상 및 포화 영역내 음의 저항을 비롯하여 독특한 특성을 나타내었다.
또한, 문헌[S. Dhingra et al., "The use of souble metal-polyselenide complexes an precursors to binary and ternary solid metal selenides", Mat. Res. Soc. Symp. Proc. 180, 825-830(1990)]은 (열 처리하여 전구물질을 분해시킨 후) 상응하는 금속 칼코겐화물의 코트 막을 회전시키는 데 사용할 수 있는 금속 칼 코겐화물을 위한 용해성 전구물질을 입증해 보여준다.
그러나, 이러한 공정에서, 최종적으로 열 처리 동안 샘플로부터 분해되는 칼코겐화물 골격(즉, 4급 암모늄 또는 포스포늄 폴리셀렌화물)을 용해시키는 데 사용할 수 있는 화학종은 매우 벌크하고, 막의 대부분(예를 들면, 70~80%)이 어닐링 처리 순서 동안 사라진다. 이 형성된 막은 결과적으로 열등한 접속성 및 품질을 나타낸다. 열 처리 동안 상실되는 샘플의 큰 백분율은, 박막(상기 언급한 연구에서는 두께가 ~25-35 ㎛인 막인 것으로 간주됨)이 불연속적으로 되기 쉽기 때문에, 단지 비교적 두꺼운 막만이 이러한 기법을 이용하면 증착될 수 있다는 것을 의미한다. 또한, 비교적 높은 온도가 폴리셀렌화물의 열 분해에 요구되는데, 이는 그러한 공정을 심지어는 가장 열적으로 강한 플라스틱 기판(예를 들면, 캅톤(Kapton) 시이트는 400℃ 만큼 높은 온도를 견디어 낼 수 있음)과도 상용성이 없게 만든다.
또한, 한 연구의 결론에 따르면, 결정질 MoS2 막은 유기 디아민 중의 (NH4)2MoS4의 용액으로부터 스핀 코팅될 수 있다[J. Putz 및 M.A. Aegerter, "Spin-Coating of MoS2 Thin Films", Pro. of International Congress in Glass, vol. 18, San Francisco, CA, July 5-10, 1998, 1675-1680]. 그러나, 증착후 고온의 어닐링 처리는 결정질 막(600~800℃)의 달성에 필요한 데, 이는 그 공정을 유기계 가요성 기판 재료와 상용성이 없게 한다.
유사한 절차가 비정질 As2S3 및 As2Se3 막의 형성을 유도하였으나[G.C. Chern and I. Lauks, "Spin-Coated Amorphous Chalcogenide Films", J. Applied Phys. 53, 6979-6982(1982)], 다른 주요 군의 금속 칼코겐화물, 예컨대 Sb2S3 및 GeSx 를 증착시키고자 하는 시도들은 디아민 용매 중에서 전구물질의 낮은 용해도 때문에 성공적이지 못하였다[J. Putz and M.A. Aegerter, "Spin-Coating of MoS2 Thin Films", Proc. of International Congress on Glass, vol. 18, San Francisco, CA, July 5-10, 1998, 1675-1680].
그러므로, 상기 언급한 용액계 공정의 개선된 공정은 실제적인 용도, 특히 주요 군 금속 칼코겐화물의 결정질 막, 예컨대 Ge, Sn, Pb, Sb, Bi Ga, In, Tl로부터 유도된 것들의 제조에 필요하며, 트랜지스터에 적합한 밴드 갭을 지닌 반도체에서 높은 이동율을 가능하게 제공할 수 있다.
본 발명은 금속 칼코겐화물의 막을 증착시키는 제1 방법을 제공하며, 상기 방법은
하나 이상의 금속 칼코겐화물, 화학식 R1R2N-NR3R4[식 중, 각각의 R1, R2, R3 및 R4는 독립적으로 수소, 아릴, 메틸, 에틸이거나, 또는 선형, 분지형 또는 고리형 (C3~C6)알킬임]로 표시되는 히드라진 화합물, 및 임의로 원소 칼코겐, 예컨대 S, Se, Te 또는 이들의 조합물을 접촉시켜서 금속 칼코겐화물의 히드라지늄계 전구물질의 용액을 생성시키는 단계;
금속 칼코겐화물의 히드라지늄계 전구물질의 용액을 기판 상에 도포하여 전 구물질의 막을 생성시키는 단계; 및
이후 전구물질의 막을 어닐링 처리하여 과량의 히드라진 및 히드라지늄 칼코겐화물 염을 제거함으로써 기판 상에 금속 칼코겐화물 막을 생성시키는 단계
를 포함한다.
또한, 본 발명은 금속 칼코겐화물의 막을 증착시키는 제2 방법을 제공하며, 상기 방법은
하나 이상의 금속 칼코겐화물 및 화학식 NR5R6R7[식 중, 각각의 R5 , R6 및 R7은 독립적으로 수소, 아릴, 메틸, 에틸이거나, 또는 선형, 분지형 또는 고리형 (C3~C6)알킬임]로 표시되는 아민 화합물과 H2S, H2Se 또는 H 2Te의 염을 접촉시켜서 금속 칼코겐화물의 암모늄계 전구물질을 생성시키는 단계;
금속 칼코겐화물의 암모늄계 전구물질, 화학식 R1R2N-NR3R4[식 중, 각각의 R1, R2, R3 및 R4는 독립적으로 수소, 아릴, 메틸, 에틸이거나, 또는 선형, 분지형 또는 고리형 (C3~C6)알킬임]로 표시되는 히드라진 화합물, 및 임의로 원소 칼코겐, 예컨대 S, Se, Te 또는 이들의 조합물을 접촉시켜서 히드라진 화합물 중의 금속 칼코겐화물의 히드라지늄계 전구물질의 용액을 생성시키는 단계;
금속 칼코겐화물의 히드라지늄계 전구물질의 용액을 기판 상에 도포하여 전구물질의 막을 생성시키는 단계; 및
이후 전구물질의 막을 어닐링 처리하여 과량의 히드라진 및 히드라지늄 칼코 겐화물 염을 제거함으로써 기판 상에 금속 칼코겐화물 막을 생성시키는 단계
를 포함한다.
또한, 본 발명은 소스 영역과 드레인 영역, 이 소스 영역과 드레인 영역 사이에서 연장되고 반도전 재료를 포함하는 채널 층, 이 채널 층에 인접하게 공간 이격되도록 배치된 게이트 영역, 이 게이트 영역과 소스 영역, 드레인 영역 및 채널 층 사이의 전기 절연 층을 보유하는 유형의 개선된 전계 효과 트랜지스터를 제조하는 방법을 제공하며, 상기 개선된 방법은
제1 또는 제2 방법에 의해 형성된 금속 칼코겐화물 반도전 재료의 막을 포함하는 채널 층을 제조하는 단계를 포함하고,
상기 제1 방법은
하나 이상의 금속 칼코겐화물, 화학식 R1R2N-NR3R4[식 중, 각각의 R1, R2, R3 및 R4는 독립적으로 수소, 아릴, 메틸, 에틸이거나, 또는 선형, 분지형 또는 고리형 (C3~C6)알킬임]로 표시되는 히드라진 화합물, 및 임의로 원소 칼코겐, 예컨대 S, Se, Te 또는 이들의 조합물을 접촉시켜서 금속 칼코겐화물의 히드라지늄계 전구물질의 용액을 생성시키는 단계;
금속 칼코겐화물의 히드라지늄계 전구물질의 용액을 기판 상에 도포하여 전구물질의 막을 생성시키는 단계; 및
이후 전구물질의 막을 어닐링 처리하여 과량의 히드라진 및 히드라지늄 칼코겐화물 염을 제거함으로써 기판 상에 금속 칼코겐화물 막을 생성시키는 단계
를 포함하며,
제2 방법은
하나 이상의 금속 칼코겐화물 및 화학식 NR5R6R7[식 중, 각각의 R5 , R6 및 R7은 독립적으로 수소, 아릴, 메틸, 에틸이거나, 또는 선형, 분지형 또는 고리형 (C3~C6)알킬임]로 표시되는 아민 화합물과 H2S, H2Se 또는 H 2Te의 염을 접촉시켜서 금속 칼코겐화물의 암모늄계 전구물질을 생성시키는 단계;
금속 칼코겐화물의 암모늄계 전구물질, 화학식 R1R2N-NR3R4[식 중, 각각의 R1, R2, R3 및 R4는 독립적으로 수소, 아릴, 메틸, 에틸이거나, 또는 선형, 분지형 또는 고리형 (C3~C6)알킬임]로 표시되는 히드라진 화합물, 및 임의로 원소 칼코겐, 예컨대 S, Se, Te 또는 이들의 조합물을 접촉시켜서 히드라진 화합물 중의 금속 칼코겐화물의 히드라지늄계 전구물질의 용액을 생성시키는 단계;
금속 칼코겐화물의 히드라지늄계 전구물질의 용액을 기판 상에 도포하여 전구물질의 막을 생성시키는 단계; 및
이후 전구물질의 막을 어닐링 처리하여 과량의 히드라진 및 히드라지늄 칼코겐화물 염을 제거함으로써 기판 상에 금속 칼코겐화물 막을 생성시키는 단계
를 포함한다.
본 발명은 저비용을 이점으로 갖는 금속 칼코겐화물 반도전 재료의 막을 제조하는 방법을 제공한다. 본 발명에 따라 제조된 칼코겐화물 반도전 재료를 채널 층으로서 사용하는 본 발명에 따라 제조된 디바이스는 n-형 용액 공정처리된 디바이스에 대하여 현재 보고된 가장 높은 이동율을 생성시킨다.
또한, 디바이스 특징은 문헌[B.A. Ridley et al., "All-Inorganic Field Effect Transistors Fabircated by Printing", Science 286, 746-749(1999)]에 보고된 것보다 더 우수하게 행동하며, 상기 문헌에서 CdSe 반도전 막은 유기 유도된 CdSe 비결정의 사용에 의해 형성된 용해성 금속 칼코겐화물 전구물질을 사용하여 인쇄한다.
본 발명에 따라 제조된 저비용 금속 칼코겐화물 반도전 재료는 패널 디스플레이, 비선형 광학/광도전성 디바이스, 화학 센서, 광 방출 다이오드내 발광 층 및 전하 이동 층, 박막 트랜지스터, 전계 효과 트랜지스터내의 채널 층, 및 광학 데이터 저장 상 변화 매체를 포함한 광학 데이터 저장 매체를 비롯한 다양한 용도에 사용할 수 있다.
본 발명은 금속 칼로켄화물 또는 금속 칼코겐화물의 혼합물에 대한 용매로서 히드라진(또는 다른 히드라진 유사 용매)/칼코겐화물 혼합물을 사용하는 것을 수반하여 금속 칼코겐화물의 박막을 증착시키는 단순 방법(방법 1)을 제공한다. 히드라지늄계 전구물질의 막 증착은 상기 언급한 용액을 이용하여 스핀 코팅법, 스탬핑법, 프린팅법 또는 딥 코팅법을 비롯한 표준 용액계 기법으로 수행한다. 이후, 단시간 저온 어닐링 처리(전형적으로는 약 350℃ 미만의 온도에서 어닐링 처리)는 샘플로부터 과량의 히드라진 및 히드라지늄 칼코겐화물 염을 제거하고, 형성되는 금 속 칼코겐화물 막의 결정도를 개선시키기 위해서 수행한다.
따라서, 제1 발명은
하나 이상의 금속 칼코겐화물, 화학식 R1R2N-NR3R4[식 중, 각각의 R1, R2, R3 및 R4는 독립적으로 수소, 아릴, 메틸, 에틸이거나, 또는 선형, 분지형 또는 고리형 (C3~C6)알킬임]로 표시되는 히드라진 화합물, 및 임의로 원소 칼코겐, 예컨대 S, Se, Te 또는 이들의 조합물을 접촉시켜서 금속 칼코겐화물의 히드라지늄계 전구물질의 용액을 생성시키는 단계;
금속 칼코겐화물의 히드라지늄계 전구물질의 용액을 기판 상에 도포하여 전구물질의 막을 생성시키는 단계; 및
이후 전구물질의 막을 어닐링 처리하여 과량의 히드라진 및 히드라지늄 칼코겐화물 염을 제거함으로써 기판 상에 금속 칼코겐화물 막을 생성시키는 단계
를 포함한다.
이 방법에서, 각각의 R1, R2, R3 및 R4는 독립적으로 수소, 아릴, 메틸 또는 에틸인 것이 바람직하다. 히드라진 화합물은 히드라진, 즉 R1, R2, R2 및 R4가 모두 수소인 경우의 화합물, 메틸히드라진 또는 1,1- 디메틸히드라진인 것이 특히 바람직하다.
칼코겐화물은 원소 칼코겐, 예컨대 S, Se, Te 또는 이들의 조합물을 더 포함할 수 있다. 금속 칼코겐화물은 금속, 예컨대 Ge, Sn, Pb, Sb, Bi, Ga, In, Tl 또 는 이들의 조합물 및 칼코겐, 예컨대 S, Se, Te 또는 이들의 조합물을 포함한다.
한 실시양태에서, 금속 칼코겐화물은 화학식 MX 또는 MX2로 표시할 수 있으며, 상기 식 중 M은 금속, 예컨대 Ge, Sn, Pb 또는 이들의 조합물이고, X는 칼코겐, 예컨대 S, Se, Te 또는 이들의 조합물이다.
또다른 실시양태에서, 금속 칼코겐화물은 화학식 M2X3으로 표시할 수 있으며, 상기 식 중 M은 금속, 예컨대 Sb, Bi, Ga, In 또는 이들의 조합물이고, X는 칼코겐, S, Se, Te 또는 이들의 조합물이다.
또다른 실시양태에서, 금속 칼코겐화물은 화학식 M2X로 표시할 수 있으며, 상기 식 중 M은 Tl이고, X는 칼코겐, 예컨대 S, Se, Te 또는 이들의 조합물이다.
금속은 Sn 또는 Sb이고, 칼코겐은 S 또는 Se인 것이 바람직하다.
그러한 칼코겐화물 시스템의 예에는 SnS2 및 SnSe2를 포함하는 화학식 Sn(S2-xSex)(식 중, x는 0 내지 2임)이 포함된다.
금속 칼코겐화물 막은 박막의 형태로 존재하는 것이 바람직하고, 상기 박막은 약 5Å 내지 약 2,000Å 범위, 보다 바람직하게는 약 5Å 내지 약 1,000Å 범위의 두께를 갖는다.
금속 칼코겐화물 막은 반도체 디바이스내 콘택트들 사이의 치수와 동일하거나 또는 그 치수보다 더 큰 입자 크기를 갖는 다결정 금속 칼코겐화물을 포함할 수 있다. 그러나, 금속 칼코겐화물 막은 금속 칼코겐화물의 단결정을 포함할 수 있다.
어닐링 처리 단계는 금속 칼코겐화물 막을 생성시키기에 충분한 시간 동안 그리고 온도에서 수행한다. 온도는 약 250℃ 내지 약 500℃인 것이 바람직하다. 온도는 약 250℃ 내지 약 300℃인 것이 보다 바람직하다.
기판은 캅톤, 규소, 비정질 수소화 규소, 탄화규소(SiC), 이산화규소 (SiO2), 석영, 사파이어, 유리, 금속, 다이아몬드 유사 탄소, 수소화 다이아몬드 유사 탄소, 질화갈륨, 비소화갈륨, 게르마늄, 규소-게르마늄, 산화인듐주석, 탄화붕소, 질화붕소, 질화규소(Si3N4), 알루미나(Al2O3), 산화세륨(IV(CeO 2), 산화주석(SnO2), 티탄산아연(ZnTiO2), 플라스틱 재료 또는 이들의 조합물일 수 있다. 금속 기판은 금속 호일, 예컨대 알루미늄 호일, 주석 호일, 스테인레스강 호일 또는 금 호일이고, 플라스틱 재료는 폴리카르보네이트, Mylar 또는 Kevlar이다.
공정처리에 사용되는 용액을 형성시키기 위한 절차는 소정의 금속 칼코겐화물에 히드라진 및 칼코겐화물을 첨가하여 교반함으로써 수행한다. 종래 기술의 방법과는 달리, 좁은 크기 분포를 지닌 나노입자를 형성시키는 데 수고스러운 단계가 전혀 필요하지 않다. 또한, 금속 칼코겐화물 성분을 용해 가능하게 하는 작용을 하는 작은 분자 화학종(즉, 히드라진/히드라지늄)은, 샘플의 비교적 적은 부피 분율만이 열 처리 동안 상실되도록 하는, 샘플의 적은 중량%(일반적으로 ＜ 40%)만을 구성한다. 이러한 사실은 문헌(Dhingra et al.)의 폴리칼코겐화물 및 보다 큰 유기 양이온을 사용하는 초기 연구와 비교할 때 보다 엷고 보다 높은 품질의 박막을 증착시키는 것을 가능하게 할 수 있다[S. Dhingra et al., "The use of soluble metal-polyselenide complexes as precusors to binary and ternary solid metal selenides", Mat. Res. Soc. Symp. Proc., 180, 825-830(1990) 참조].
이러한 기법을 이용하여, 3원 또는 그 이상 크기 시스템, 예컨대 (SnS2-xSex)은 또한 박막으로서 용이하게 형성될 수 있는데, 이는 증착된 재료의 밴드 갭에 대한 보다 세부적인 조절을 가능하게 한다. 따라서, 본 발명은 주요 군 금속(예를 들면, Ge, Sn, Pb, Sb, Bi, Ga, In, Tl) 칼코겐화물 박막을 형성시키는 데 가장 유리하게 이용할 수 있다.
본 발명에 설명된 제1 기법(방법 1)을 이용하여, 금속 칼코겐화물 용액은 증착시키기고자 하는 금속 칼코겐화물에 히드라진 및 칼코겐(일반적으로는 S, Se 또는 Te)을 첨가함으로써 형성시킬 수 있다.
금속 칼코겐화물(MX2)가 일반적으로 수 많은 경우에 유의적으로 용해성을 갖고 있지 않긴 하지만, 히드라진 및 원소 칼코겐의 조합된 작용은 금속 칼코겐화물(MX2)의 용해도를 현저히 크게 개선시킨다. 또한, 소량으로 원소 칼코겐이 존재하는 것은 막 특성, 예컨대 표면 습윤성, 상 순도, 입자 성장 및 막 구조도 개선시킨다.
상기 시스템에서 실시될 수 있는 가능한 메카니즘은 다음과 같다.
(1) N2H4 + 2X →N2(기체) + 2H2X
(2) 4N2H4 + 2H2X + 2MX2 →4N2H5 + + MX6 4- (용액 중에서)
상기 식 중에서, M은 금속이고, X는 S 또는 Se이다.
본 발명의 제1 입증예로서는 SnS2의 막을 증착하여 특성화한다. 이러한 경우, 금속 칼코겐화물 막은 다른 용액계 기법을 이용하여 동등하게 증착시킬 수 있긴 하지만 스핀 코팅법을 이용하여 증착시킬 수 있다.
또한, 본 발명은 (1) 용해 가능한 암모늄계 전구물질을 합성하는 단계; (2) 전구물질에 대한 용매로서 히드라진을 사용하는 단계; (3) (상기 언급된) 표준 용액계 기법을 이용하여 막을 증착시키는 단계; 및 (4) 저온 어닐링 처리 단계를 수반하여 금속 칼코겐화물의 박막을 증착시키는 단순 방법(방법 2)을 제공한다. 어닐링 처리 단계는 약 실온 내지 약 500℃의 온도에서 수행할 수 있지만, 전형적으로 상기 어닐링 처리 온도는 약 250℃ 내지 약 350℃의 온도에서 수행한다.
본 발명에 따른 제2 방법은 제1 방법과 유시하지만, 단 칼코겐화물과 아민이 먼저 접촉하여 금속 칼코겐화물의 암모늄계 전구물질을 생성시키고, 이어서 그 전구물질이 히드라진 화합물 및 임의로 원소 칼코겐과 접촉하게 된다는 점을 예외로 한다. 이 제2 방법은
하나 이상의 금속 칼코겐화물 및 화학식 NR5R6R7[식 중, 각각의 R5 , R6 및 R7은 독립적으로 수소, 아릴, 메틸, 에틸이거나, 또는 선형, 분지형 또는 고리형 (C3~C6)알킬임]로 표시되는 아민 화합물과 H2S, H2Se 또는 H 2Te의 염을 접촉시켜서 금속 칼코겐화물의 암모늄계 전구물질을 생성시키는 단계;
금속 칼코겐화물의 암모늄계 전구물질, 화학식 R1R2N-NR3R4[식 중, 각각의 R1, R2, R3 및 R4는 독립적으로 수소, 아릴, 메틸, 에틸이거나, 또는 선형, 분지형 또는 고리형 (C3~C6)알킬임]로 표시되는 히드라진 화합물, 및 임의로 원소 칼코겐, 예컨대 S, Se, Te 또는 이들의 조합물을 접촉시켜서 히드라진 화합물 중의 금속 칼코겐화물의 히드라지늄계 전구물질의 용액을 생성시키는 단계;
금속 칼코겐화물의 히드라지늄계 전구물질의 용액을 기판 상에 도포하여 전구물질의 막을 생성시키는 단계; 및
이후 전구물질의 막을 어닐링 처리하여 과량의 히드라진 및 히드라지늄 칼코겐화물 염을 제거함으로써 기판 상에 금속 칼코겐화물 막을 생성시키는 단계
를 포함한다.
각각의 R1, R2, R3, R4, R5, R6 및 R 7은 독립적으로 수소, 아릴, 메틸 및 에틸일 수 있는 것이 바람직하다. 보다 구체적으로, R1, R2, R3, R4, R5, R6 및 R7은 모두 수소이다.
아민 화합물은 NH3, CH3NH2, CH3CH2NH2, CH3CH2CH2NH2, (CH3)2CHNH2, CH3CH2CH2CH2CH2NH2, 펜에틸아민, 2-플루오로펜에틸아민, 2-클로로펜에틸아민, 2-브로모펜에틸아민, 3-플루오로펜에틸아민, 3-클로로펜에틸아민, 3-브로모펜에틸아민, 4-플루오로펜에틸아민, 4-클로로펜에틸아민, 4-브로모펜에틸아민, 2,3,4,5,6-펜타플루오로펜에틸아민 또는 이들의 조합물인 것이 바람직하다.
암모늄계 금속 칼코겐화물 전구물질은 고려 대상인 금속 칼코겐화물에 따라 다양한 기법으로 제조할 수 있다. 그러한 기법의 예에는 암모늄 칼코겐화물 수용액 중에 금속 칼코겐화물을 단순 용해시키고, 이어서 젼헝적으로 실온에서 용액을 증발시키는 기법, 솔보써말(solvothermal) 기법 및 고온에서 고체 상태 경로가 포함된다. 일반적인 용매 중에 실질적으로 용해 가능하지 않은 대부분의 금속 칼코겐화물과 대조적으로, 암모늄 염은 암모니아의 격렬한 발생과 금속 칼코겐화물의 히드라지늄 염의 형성과 함께 히드라진 중에 고도로 용해 가능할 수 있다[L.F. Audrieth et al., "The Chemistry of Hydrazine", John Wiley & Sons, New York, 200(1951)]. 예를 들면, 암모늄계 SnS2 전구물질의 용해도는 히드라진 1 리터 당 200 g을 초과한다.
금속 칼코겐화물 구조를 용해시키는 히드라진 부위가 단지 약하게 금속 칼코겐화물 골격과 상호작용하기 때문에, 그러한 부위는 저온에서 전구물질로부터 용이하게 제거할 수 있다. 또한, 출발 물질이 모두 (할로겐화물 또는 산화물이 아닌) 칼코겐화물이므로, 이들 원소의 불순물 뿐만 아니라 탄소는 최종 막에 존재하지 않게 된다.
본 발명은 특정한 금속 황화물 및 셀렌화물(황화아연, 셀렌화구리, 은-도핑 처리된 황화아연, 구리-도핑 처리된 황화아연카드뮴)의 침전에 사용되는 용매로서 히드라진 수화물의 초기 개시된 용도와는 명백히 구별된다[발명의 명칭이 "Preparation of Sulfides and Selenides"인 미국 특허 제6,379,585호(Vecht et al.에게 양도됨) 참조]. 이러한 종래 연구의 경우에서, (항상 물 뿐만 아니라 히드라진을 포함하는) 용매는 일반적으로 추가 용액계 공정처리를 위한 금속 칼코겐화 물의 용해보다 오히려 전이 금속 칼코겐화물의 침전을 가능하게 한다.
본 발명의 기법은 히드라진의 사용에 국한되는 것이 아니라 또한 히드라진 유사 용매, 예컨대 1,1-디메틸-히드라진 및 메틸히드라진 또는 히드라진 유사 용매와 제한적인 것은 아니지만 물, 메탄올, 에탄올, 아세토니트릴 및 N,N-디메틸포름아미드를 비롯한 다른 용매와의 혼합물과 함께 이용할 수 있다.
막 증착 후, 전형적으로 약 350℃ 미만의 온도에서 막의 저온 열 처리는 히드라진 및 히드라지늄 칼코겐화물(그리고, 이들 화합물의 분해 생성물)을 손실시키고 이와 함께 소정의 금속 칼코겐화물의 결정질 막을 생성시킨다.
본 발명에 따라 제조한 막은 금속 칼코겐화물, 칼코겐 및 히드라진으로부터 직접 제조한 것들과 유사한 품질을 지닌다. 양자의 경우(암모늄계 금속 칼코겐화물 전구물질을 사용하거나, 또는 금속 칼코겐화물과 칼코겐을 사용하는 경우), 히드라진 중에서의 고도한 용해도는 적어도 부분적으로 금속 칼코겐화물의 히드라지늄 염의 형성 결과로서 얻어진 것이다.
본 발명의 방법 중 하나에 의해 제조한 막은 기판으로부터 제거하여 그 기판의 단리된 막을 생성시킬 수 있다.
기판은 다음과 같은 특성들, 즉 열적 안정성, 즉 적어도 약 300℃까지의 안정성; 금속 칼코겐화물에 대한 화학적 불활성; 경성; 또는 가요성 중에서 적절하게 선택된 하나 이상의 것들을 보유한 재료로부터 제작한다. 적합한 예에는 캅톤, 규소, 비정질 수소화 규소, 탄화규소(SiC), 이산화규소(SiO2), 석영, 사파이어, 유리, 금속, 다이아몬드 유사 탄소, 수소화 다이아몬드 유사 탄소, 질화갈륨, 비소화갈 륨, 게르마늄, 규소-게르마늄, 산화주석인듐, 탄화붕소, 질화붕소, 질화규소(Si3N4), 알루미나(Al2O3), 산화세륨(IV)(CeO2 ), 산화주석(SiO2), 티탄산아연(ZnTiO2), 플라스틱 재료 또는 이들의 조합물이 포함된다. 금속 기판은 금속 호일, 예컨대 알루미늄 호일, 주석 호일, 스테인레스강 호일 및 금 호일인 것이 바람직하고, 플라스틱 재료는 폴리카르보네이트, Mylar 또는 Kevlar인 것이 바람직하다.
본 명세서에 설명된 공정은, 예를 들어 박막 트랜지스터(TFT), 발광 디바이스(LED) 및 데이터 저장 매체를 비롯한 용도에 반도체 막을 형성시킬 때 유용하다.
반도전 재료로서 잠재적으로 유용한 금속 칼코겐화물 시스템의 다수 예가 있다. 황화주석(IV), SnS2는 n-형 전도성, 광학 밴드 갭 ~2.1 eV 및 보고된 이동율 18 cm2/V-sec를 지닌, 태양 전지용 반도전 재료로서 상당한 관심을 불러 일으킨 한 후보물질이다[G. Domingo et al., Fundamental Optical Absorption in SnS2 and SnSe2", Phys. Rev. 143, 536-541(1966)].
본 발명에 따라 제조된 그러한 디비아스는 n-형 용액 공정처리된 디바이스의 경우 현재 보고된 가장 높은 이동율을 생성시킨다. 또한, 디바이스 특징은 문헌[B.A. Ridley et al., "All-Inorganic Field Effect Transistors Fabircated by Printing", Science 286, 746-749(1999)]에 보고된 것보다 더 우수하게 행동하며, 상기 문헌에서 CdSe 반도전 막은 유기 유도된 CdSe 비결정을 사용하여 형성된 용해성 금속 칼코겐화물 전구물질을 사용하여 인쇄한 것이다.
따라서, 본 발명은 본 발명의 방법 1 또는 방법 2를 이용하여 용액-공정처리된 칼코겐화물 채널 층을 기초로 한 개선된 전계 효과 트랜지스터를 포함한다.
본 발명은 능동 반도체 층으로서 금속 칼코겐화물 반도전 재료의 막을 갖는 박막 전계 효과 트랜지스터(TFT)를 제공한다. 본 발명은 소스 영역과 드레인 영역, 이 소스 영역과 드레인 영역 사이에서 연장되고 반도전 재료를 포함하는 채널 층, 이 채널 층에 인접하게 공간 이격되도록 배치된 게이트 영역, 이 게이트 영역과 소스 영역, 드레인 영역 및 채널 층 사이의 전기 절연 층을 보유하는 유형의 개선된 전계 효과 트랜지스터를 제조하는 방법을 제공하며, 상기 개선된 방법은
본 발명의 방법 1 또는 방법 2을 이용하여 용액-공정처리된 금속 칼코겐화물 반도전 재료의 막을 포함하는 채널 층을 제조하는 단계를 포함한다.
한 실시양태에서, 내용이 본 명세서에 참고 인용되어 있는 미국 특허 제6,180,956호의 도 4에서 도시한 바와 같이, 소스 영역, 채널 층 및 드레인 영역은 기판의 표면 상에 배치하고, 전기 절연 층은 채널 층 위로 배치하며 소스 영역에서 드레인 영역으로 연장하고, 게이트 영역은 전기 절연 층 위로 배치하는 것이 바람직하다.
또다른 실시양태에서, 예를 들면 앞에서 인용된 미국 특허 제6,180,956호의 도 3에서 도시한 바와 같이, 게이트 영역은 기판의 표면 상에서 게이트 층으로서 배치하고, 전기 절연 층은 게이트 층 위에 배치하며, 소스 영역, 채널 층 및 드레인 영역은 전기 절연 층 위에 배치한다.
금속 칼코겐화물 반도전 재료는 박막의 형태로 존재하며, 여기서 금속 칼코겐화물 반도전 재료는 반도전 디바이스내 콘택트들 간의 치수와 동일하거나, 그 치수보다 큰 입자 크기를 갖는 다결정질 재료이다. 따라서, 본 발명은 상기 언급한 방법으로 제조한 개선된 전계 효과 트랜지스터를 제공할 수 있다.
도면에 관한 설명은 다음과 같이 할 수 있다.
도 1은 SnS2, S 및 히드라진으로부터 합성하고, 유동한 질소 중에서 2℃/분으로 800℃까지 운전하여 얻은 황화주석(IV) 히드라지늄 전구물질의 열중량측정 분석(TGA) 스캔을 도시한 것이다.
도 2는 스핀 코팅법을 이용하여 방법 1로 증착하고 10 분 동안 300℃에서 어닐링 처리한 황화주석(IV) 막의 X-선 회절 패턴을 도시한 것이다. 계산된 c-축 파라미터는 5.98Å이며, SnS에 대하여 공개된 벌크 샘플 값, 5.90Å[B.Palosz et al., J. Appl. Crystallogr. 22, 622(1989)]와 일치한다.
도 3은 히드라지늄 양이온 및 중성 히드라진 분자로 교차하는 Sn2Se6 4- 이량체를 포함하는 (N2H4)3(N2H5)4Sn2 Se6의 X-선 결정 구조를 도시한 것이다.
도 4는 스핀 코팅법을 이용하여 방법 1로 증착하고 (a) 225℃, (2) 250℃, (3) 275℃, (4) 300℃에서 어닐링 처리한 셀렌화주석(IV) 전구물질 막의 X-선 회절 패턴을 도시한 것이다. 이 막은 증가하는 어닐링 처리 온도에 따라 증가하는 결정도 뿐만 아니라 실질적인 c-축 바람직한 배향을 나타낸다. 300℃ 막을 이용하여 계 산한 c-축 파라미터는 6.13Å이고, SnSe2에 대하여 공개된 벌크 샘플 값과 일치한다.
도 5는 유동하는 질소 중에서 2℃/분으로 800℃까지 운전하여 얻은 황화주석(IV) 암모늄 전구물질, (NH4)xSnSy의 열중량측정 분석(TGA) 스캔을 도시한 것이다.
도 6은 스핀 코팅법을 이용하여 방법 2로 증착하고 (a) 어닐링 미처리 온도, (b) 140℃, (c) 200℃, (d) 250℃, (e) 325℃, (f) 400℃에서 어닐링 처리한 황화주석(IV) 전구물질 막의 X-선 회절 패턴을 도시한 것이다. 막은 증가하는 어닐링 처리 온도에 따라 증가하는 결정도 뿐만 아니라 실질적인 c-축 바람직한 배향을 나타낸다. 400℃ 막을 이용하여 계산한 c-축 파라미터는 5.95Å이고, SnSe2에 대하여 공개된 벌크 샘플 값, 5.90Å[B.Palosz et al., J. Appl. Crystallogr. 22, 622(1989)]과 일치한다.
도 7은 스핀 코팅법을 이용하여 방법 2로 증착하고 (a) 250℃ 및 (b) 325℃에서 어닐링 처리한 황화안티몬(III) 전구물질 막의 X-선 회절 패턴을 도시한 것이다. Sb2S3에 대하여 공개된 구조 보고서를 기초로 한 반사 지수가 도면에 제시되어 있다[D. Nodland et al., North Dakota State University, Fargo, ND, USA, ICDD Grant-in-Aid(1990)].
도 8은 스핀 코팅된 금속 칼코겐화물 반도체를 채널 재료로서 사용하는 TFT 디바이스 구조의 개략적인 디아그램이다.
도 9는 방법 1을 이용하여 제작한, 길이 L = 25 ㎛ 및 폭 = 1500 ㎛인 스핀 코팅된 SnS2 채널을 구비한 TFT의 경우 전류 변조 Ion/Ioff 및 포화 영역 전계 효과 이동율 μ을 계산하는 데 이용되는 일정한 VD = 100 V에서 VG에 대한 ID 및 ID 1/2의 플롯을 도시한 것이다.
도 10은 방법 1을 이용하여 제작한, 길이 L = 25 ㎛ 및 폭 W = 1500 ㎛인 스핀 코팅된 SnS2 채널을 구비한 TFT의 경우 게이트 전압 VG의 함수로서 소스-드레인 전압 VD에 대한 드레인 전류 ID의 플롯을 도시한 것이다. 게이트 유전체는 3000Å SiO2이다.
도 11은 방법 2를 이용하여 제작한, 길이 L = 25 ㎛ 및 폭 = 1500 ㎛인 스핀 코팅된 SnS2 채널을 구비한 TFT의 경우 전류 변조 Ion/Ioff 및 포화 영역 전계 효과 이동율 μ을 계산하는 데 이용되는 일정한 VD = 100 V에서 VG에 대한 ID 및 ID 1/2의 플롯을 도시한 것이다. 게이트 유전체는 3000Å SiO2이다.
도 12은 방법 2를 이용하여 제작한, 길이 L = 25 ㎛ 및 폭 = 1500 ㎛인 스핀 코팅된 SnS2 채널을 구비한 TFT의 경우 게이트 전압 VG의 함수로서 소스-드레인 전압 VD에 대한 드레인 전류 ID의 플롯을 도시한 것이다. 게이트 유전체는 3000Å SiO2이다.
도 13은 방법 2를 이용하여 제작한, 길이 L = 25 ㎛ 및 폭 = 1500 ㎛인 스핀 코팅된 SnSe2-xSx 채널을 구비한 TFT의 경우 전류 변조 Ion/Ioff 및 포화 영역 전계 효과 이동율 μ을 계산하는 데 이용되는 일정한 VD = 100 V에서 VG에 대한 ID 및 ID 1/2의 플롯을 도시한 것이다. 게이트 유전체는 3000Å SiO2이다.
도 14은 방법 2를 이용하여 제작한, 길이 L = 25 ㎛ 및 폭 = 1500 ㎛인 스핀 코팅된 SnSe2-xSx 채널을 구비한 TFT의 경우 게이트 전압 VG의 함수로서 소스-드레인 전압 VD에 대한 드레인 전류 ID의 플롯을 도시한 것이다. 게이트 유전체는 3000Å SiO2이다.
실시예
금속 칼코겐화물 반도전 재료의 막 및 이것의 TFT 디바이스에 대한 제조의 예시적인 실시예는 다음과 같이 제공된다.
방법 1
실시예 1:
SnS2의 용액은 히드라진 1.0 ml와 황 0.048 g(1.5 mmol) 중에 SnS2 0.274 g(1.5 mmol)을 용해시킴으로써 형성시켰다. 상당한 기포화가 추측하건대 반응 동안 주로 질소의 생성으로 인하여 용해 과정 중에 관찰되었다. 용해는 실온에서 다소 느려서 대략 4~6 시간 동안 교반하여 투명한 황색 용액을 얻는 것이 필요하였다. 상기 용액을 여과하고, 여과액을 질소 기체의 흐름 하에 증발시켜서 최종적으로 황 색 분말 0.337 g을 얻었다. 분말의 열 분석에 의하면, 형성된 고체는 비교적 낮은 온도, 주로 200℃에서 분해되어 SnS2를 형성하였는데, 이 공정 동안 중량 손실 38%가 관찰되었다(도 1).
상기 설명한 전구물질의 막은 히드라진 0.5 ml와 황 0.010 g(0.3 mmol) 중에 SnS2(0.3 mmol) 0.055 g을 용해시킴으로써 투명한 석영 기판 상에 용이하게 증착시킬 수 있었다. 각각의 기판은 왕수, 툴루엔, 메탄올 중에 순차적으로 예비세정하고, 최종적으로 진한 수산화암모늄 수용액 중에 예비세정하였다. SnS2의 박막은 상기 언급한 SnS2 용액 3~4 방울을 기판 상에 증착시키고, 기판/용액을 20 분 동안 방치하여 습윤을 개선시키며, 공기 중에서 2 분 동안 2000 rpm으로 회전시킴으로써 형성시켰다. 이 형성된 황색 막을 불활성 대기 하에서 10 분 동안 300℃로 어닐링 처리하였다. 형성된 막에 대한 X-선 패턴은 도 2에 도시하였는데, 상기 도2는 SnS2의 결정질 막을 나타낸다.
실시예 2:
또한, SnSe2 막도 상기 설명한 기법을 이용하여 증착시켰다.
SnSe2 0.277 g(1 mmol)을 히드라진 1 ml 중에서 (교반하면서 몇 분 내에) 용이하게 용해시켰는데, Se 0.079 g(1 mmol)을 첨가했을 때 최종적으로 담황색 용액이 얻어졌다. 이 담황색 색상은, 비록 보다 많은 양의 Se이 첨가되면 될수록 용액이 더욱더 어두운 색상으로 관찰되긴 하지만, 공정 동안 폴리칼코겐화물의 형성이 이루어지지 않았다는 것을 시사한다. 상당한 기포화 추측하건대 반응 동안 주로 질소의 생성 결과로 인하여 용해 과정 동안 관찰되었다. 몇 시간 동안에 걸쳐 유동하는 질소 기체 하에 용액을 증발시켜서 황색 결정질 분말 약 0.456 g의 형성을 유도하였다. 분말은 실온에서 밸런스 상에서 방치하면서 급속히 중량이 손실되었는데, 이는 샘플로부터 서서히 해리되는 구조내 용매(즉, 히드라진)가 혼입되어 있었다는 것을 시사한다.
생성물(도 3)로부터 수집된 결정에 대한 단결정 구조 정화는 히드라지늄 양이온 및 중성 히드라진 분자가 교차하는 Sn2Se6 4- 이량체를 포함하는 구조 및 조성 (N2H4)3(N2H5)Sn2Se6를 보유하게 되었다. 생성물의 구조는 반응식 (1) 및 (2)에 도시된 메카니즘을 지지한다는 점에 유의해야 한다.
SnSe2의 박막은 상기 언급한 SnSe2 용액 3 방울을 기판(예를 들면, 석영) 상에 증착시키고, 기판/용액을 20 분 동안 방치하여 습윤성을 개선시키며, 2 분 동안 2000 rpm으로 회전시킴으로써 형성시켰다. 이 형성된 황색 막을 불활성 대기 중에서 10 분 동안 225℃, 250℃, 275℃ 및 300℃에서 어닐링 처리하였다. 형성된 막에 대한 X-선 패턴은 도 4에 도시하였는데, 상기 도4는 증가하는 어닐링 처리 온도에 따라 증가하는 결정도를 도시한 것이다. 그러나, 낮은 온도(《 300℃)에서도, 결정질 막을 제조할 수 있었다. X-선 회절 패턴은 SnSe2의 경우와 일치하며, 추가로 실질적인 바람직한 배향을 나타낸다.
SnSe2-xSx(x = ~ 1)의 막은 SnS2, SnSe2, S, Se 및 히드라진 각각을 출발 물질로 하여 유사하게 제조하였다.
방법 2
금속 칼코겐화물 용액의 제조에 관한 본 발명의 제2 방법에 따르면, 암모늄 금속 칼코겐화물 전구물질은, 고려 대상인 금속 칼코겐화물에 따라, 암모늄 칼코겐화물 수용액 중에 금속 칼코겐화물을 단순 용해시키고, 이어서 실온에서 그 용액을 증발시키는 기법, 솔보써말 기법 및 고온에서 고체 상태 경로에 의한 기법을 비롯한 임의의 적합한 기법에 의해 제조할 수 있다.
실시예 3:
본 실시예에서, 암모늄계 황화주석(II) 전구물질은 4일에 걸쳐 50 중량% 수성 황화암모늄, (NH4)2S 85 ml 중에 SnS2 548.5 mg(3 mmol)을 용해시킴으로써 합성하였다. 이 용액을 045 ㎛ 유리 마이크로섬유 필터에 여과시키고, 형성된 여과 용액을 질소 기체의 흐름 하에 몇 일에 걸쳐 서서히 증발시켜서 황색 생성물(~ 1.05 g)을 유도하였다.
그 생성물은 형성된 여과 용액이 무색이고, 최적 생성물 상의 열적 분석 스캔이 (SnS2를 얻는) ~150℃에서 중량-손실 전이율 약 30%를 생성할 때까지 메탄올로 반복적으로 세척/여과하였다(도 5). 이는 적당한 조성, (NH4)2SnS3을 나타낸다. 상기 생성물은 공칭상 비정질이었다. 즉, 생성물은 분말 회절계에서 X-선 패턴이 전혀 관찰되지 않는다. 암모니아 및 황화수소의 손실에 상응하는 중량 손실은 주위 온도만큼 낮은 온도에서 개시되었는데, 이는 재료가 SnS2로 용이하게 분해될 수 있다는 것을 나타낸다. SnS2 전구물질이 고정된 화학양론적 비율을 가질 필요가 없기 때문에, 전구물질은 본 명세서에서 (NH4)xSnSy이라고 칭한다.
전구물질, (NH4)xSnSy는 히드라진 중에 고도로 용해 가능한 것으로 밝혀졌다. 예를 들면, (NH4)xSnSy 80 mg은 암모니아를 격렬히 생성시키면서 무수 히드라진 0.5 ml 중에 용이하게 용해시킬 수 있었다. 따라서, 막은 각각 0.75 인치 석영 디스크 기판 상에 전구물질 용액 약 3~4 방울을 사용하고, 예를 들면 2 분 동안 2000 rpm으로 회전시켜서 불활성 대기 드라이박스 중에서 또는 공기 중에서 상기 언급한 히드라진 용액으로부터 석영 디스크 상에서 용이하게 스핀 코팅시킬 수 있었다.
각각의 기판은 왕수, 톨루엔, 메탄올 중에 순차적으로 예비세정하고, 최종적으로 진한 수산화암모늄 수용액 중에 예비세정하였다. 형성된 막은 색상이 (투명한) 담황색이었고, 외관상 매우 평활하였다.
5가지 어닐링 처리 온도는 140℃, 200℃, 250℃, 325℃ 및 400℃를 고려하였다. 각 온도의 경우, 코팅된 기판은 불활성(질소) 대기 하에 온도 제어 열판 상에서 20 분 동안 상기 정한 온도에서 어닐링 처리하였다. 막의 X-선 연구에 의하면, 일부 결정도가 200℃ 만큼 낮은 온도에서 보이지 않는다고 하더라도 결정도는 어닐링 처리 온도가 증가함에 따라 증가한다는 것을 보여준다(도 6).
실시예 4:
암모늄 전구물질 기법의 제2 예로서는 Sb2S3 막을 제조하였다.
암모늄계 황화안티몬(III) 전구물질은 몇 시간에 걸쳐 50 중량% 수성 황화암모늄 (NH4)2S 10 ml 중에 Sb2S3 0.250 g(0.74 mmol)을 용해시킴으로써 합성하였다. 이 용액을 0.45 ㎛ 유리 마이크로섬유에 여과시키고, 형성된 여과 용액을 3 시간에 걸쳐 질소 기체의 흐름 하에 서서히 증발시켜서 어두운 색상 생성물(~ 0.385 g)을 유도하였다. 전구물질, (NH4)xSnSy는 히드라진 중에 고도로 용해 가능한 것으로 밝혀졌다. 예를 들면, (NH4)xSnSy 80 mg는 암모니아를 격렬히 생성시키면서 무수 히드라진 0.5 ml 중에 용이하게 용해시킬 수 있었다. 그러므로, 막은 각각의 0.75 인치 석영 디스크 기판 상에 전구물질 용액 3~4 방울을 사용하고 예를 들면 2 분 동안 2000 rpm으로 회전시킴으로써 불활성 대기 드라이박스 중에서 또는 공기 중에서 상기 언급한 히드라진 용액으로부터 석영 디스크 상에 용이하게 스핀 코팅할 수 있었다.
각각의 기판은 왕수, 톨루엔, 메탄올 중에 순차적으로 예비세정하고, 최종적으로 진한 수산화암모늄 수용액 중에 예비세정하였다. 형성된 막은 (투명한) 담황색이었으며, 외관상 평활하였다.
2가지 어닐링 처리 온도는 250℃ 및 325℃를 고려하였다. 각 온도의 경우, 코팅된 기판은 불활성 (질소) 대기 중에 온도 제어 열판 상에서 20 분 동안 상기 정한 온도로 어닐링 처리하였다. 기판을 열판 상에 배치하자마자, 막의 색상은 바로 어두워졌는데, 이는 Sb2S3의 형성을 나타낸다. 막의 X-선 연구에 의하면, 결정도 는 어닐링 처리 온도가 증가함에 따라 점진적으로 개선된다는 것을 나타낸다(도 7).
개선된 TFT 디바이스
실시예 5:
TFT는 상기 설명한 반도전 금속 칼코겐화물을 반도전 채널로서 사용하여 제조하였다. 시험 목적상, 시험된 디바이스는 (게이트로서 작용도 하는) 과도하게 n-도핑된 규소 기판, 3000Å 열성장된 SiO2 절연 차단층, 스핀 코팅된 황화 또는 설렌화 주석(V), 및 패턴화된 800Å 금 소스 및 드레인 전극을 포함하였(도 8).
SnS2 반도전 채널의 경우, 스핀 코팅 용액은 방법 1, 즉 히드라진 1.6 ml 및 S 3.5 mg(0.11 mmol) 중에 SnS2 20 mg(0.11 mmol)을 용해시키는 방법, 또는 방법, 즉 히드라진 1.6 ml 중에 암모늄 전구물질, (NH4)xSnSy 25 mg을 용해시키는 방법 중 어느 하나의 방법으로 제조하였다. 각각의 경우, 황화주석(IV) 용액 3~4 방울을 (적어도 1/2 시간 동안 수산화암모늄 중에 기판을 배치하는 것을 포함한 최종 세정 단계)에 의한 세정된 2 cm ×2 cm 규소 기판) 상에 배치하고, 1 분 동안 3500 rpm으로 공기 중에서 회전시켰다. 방법 1 막의 어닐링 처리 순서는 구배 램프(gradual ramp) 내지 120℃, 20 분 동안 120℃에서 체류, 최종적으로 약 5 분 동안 300℃에서 어닐링 처리를 포함하였다. 이 막은 금 소스 및 드레인 콘택트의 분해 후 300℃에서 제2 어닐링 처리를 수행하여 실질적으로 디비아스 특성을 개선시켰다.
제2 방법의 막에 대한 어닐링 처리 순서는 구배 램프 내지 120℃, 20 분 동 안 120℃에서 체류, 최종적으로 약 15 분 동안 300℃에서의 어닐링 처리를 포함하였다. 방법 1 및 2를 이용하여 생산한 SnS2 채널에 대한 드레인 및 게이트 세정(sweep) 특정은 도 9 내지 도 12에 도시하였다.
방법 1을 이용하여 제조한 디바이스에 대한 디바이스 특성은 μsat = 0.20 cm2/V-sec, 및 μlin = 0.10 cm2/V-sec 및 Lon/Loff = 7 ×103 이었고, 반면에 방법 2를 이용하여 제조한 디바이스에 대한 디바이스 특성은 μsat = 0.07 cm2/V-sec, 및 μlin = 0.05 cm2/V-sec 및 Lon/Loff = 6 ×103 이었다.
실시예 6:
혼성된 SnSe2-xSx의 막도 방법 2를 이용하여 제조하였다.
암모늄 전구물질은 몇일에 걸쳐 50 중량% 수성 황화암모늄, (NH4)S2 56 ml 중에 SnSe2 0.360 g(1.3 mmol)을 용해시킴으로써 합성하였다. 이 용액을 0.45 ㎕ 유리 마이크로섬유 필터에 여과시키고, 형성된 여과 용액을 몇 일에 걸쳐 질소 기체의 흐름 하에 서서히 증발시켰다. 어두운 색의 생성물을 메탄올로 완전히 세정하여 어두운 색상 생성물 0.477 g을 얻었다. 셀렌화/황화 주석(IV) 전구물질 층은 히드라진 1.6 ml 중에 전구물질 30 mg을 용해시키고, 기판 상에 배치된 3~4 방울을 1 분 동안 3500 rpm으로 회전시킴으로써 제조하였다.
산화물 코팅된 규소 기판은 철저히 세정하고, 금속 칼코겐화물 용액의 스핀 코팅 전에 적어도 1 시간 이상 동안 수산화암모늄 용액 중에 침지시켰다. 이 막에 대한 어닐링 처리 순서는 구배 램프 내지 120℃, 20 분 동안 120℃에서의 체류, 및 최종적으로 약 15 분 동안 300℃에서의 어닐링 처리를 포함하였다.
디바이스 특성은 도 13 및 도 14에 도시하였는데, n형 스핀 반도체의 경우 이동율에 대하여 가장 높은 보고된 값 중 일부가 μsat = 1.3 cm2/V-sec, 및 μㅌlin = 1.0 cm2/V-sec 및 Lon/Loff = 103 으로 나타난다.
이상, 본 발명은 특정한 바람직한 실시양태를 참조하여 설명하였다. 해당 기술 분야의 당업자라면, 본 발명의 기술적 사상 및 영역으로부터 벗어나는 일 없이 본 발명의 변형예 및 변경예를 구성할 수 있다는 점을 이해할 수 있을 것이다. 또한, 본 발명은 부가된 특허청구범위의 영역 내에 속하는 그러한 모든 대체예, 변형예 및 변경예를 포함한다.
본 발명은 금속 칼코겐화물의 막을 증착시키는 방법 및 금속 칼코겐화물의 막을 포함하는 개선된 전계 효과 트랜지스터를 제조하는 방법을 제공한다. 상기 방법은 실제적인 용도, 특히 주요 군 금속 칼코겐화물의 결정질 막, 예컨대 Ge, Sn, Pb, Sb, Bi Ga, In, Tl로부터 유도된 것들의 제조에 필요하며, 트랜지스터에 적합한 밴드 갭을 지닌 반도체에서 높은 이동율을 제공할 수 있다.

Claims (33)

  1. 금속 칼코겐화물의 막을 증착시키는 방법으로서,
    하나 이상의 금속 칼코겐화물, 화학식 R1R2N-NR3R4[식 중, 각각의 R1, R2, R3 및 R4는 독립적으로 수소, 아릴, 메틸, 에틸 및 선형, 분지형 또는 고리형 (C3~C6 )알킬로 이루어진 군 중에서 선택됨]로 표시되는 히드라진 화합물, 및 임의로 S, Se, Te 및 이들의 조합물로 이루어진 군 중에서 선택된 원소 칼코겐을 접촉시켜서 상기 금속 칼코겐화물의 히드라지늄계 전구물질의 용액을 생성시키는 단계;
    상기 금속 칼코겐화물의 히드라지늄계 전구물질의 용액을 기판 상에 도포하여 상기 전구물질의 막을 생성시키는 단계; 및
    이후 상기 전구물질의 막을 어닐링 처리하여 과량의 히드라진 및 히드라지늄 칼코겐화물 염을 제거함으로써 상기 기판 상에 금속 칼코겐화물 막을 생성시키는 단계
    를 포함하는 방법.
  2. 제1항에 있어서, 상기 금속 칼코겐화물은 화학식 MX 또는 MX2로 표시되고, 상기 식 중 M이 Ge, Sn, Pb 및 이들의 조합물로 이루어진 군 중에서 선택된 금속이며, X가 S, Se, Te 및 이들의 조합물로 이루어진 군 중에서 선택된 칼코겐인 방법.
  3. 제1항에 있어서, 상기 금속 칼코겐화물은 화학식 M2X3으로 표시되고, 상기 식 중 M이 Sb, Bi, Ga, In 및 이들의 조합물로 이루어진 군 중에서 선택된 금속이며, X가 S, Se, Te 및 이들의 조합물로 이루어진 군 중에서 선택된 칼코겐인 방법.
  4. 제1항에 있어서, 상기 금속 칼코겐화물은 화학식 M2X로 표시되고, 상기 식 중 M이 Tl이며, X가 S, Se, Te 및 이들의 조합물로 이루어진 군 중에서 선택된 칼코겐인 방법.
  5. 제1항에 있어서, 상기 금속은 Sn 및 Sb로 이루어진 군 중에서 선택되고, 상기 칼코겐은 S 및 Se로 이루어진 군 중에서 선택되는 것인 방법.
  6. 제5항에 있어서, 상기 칼코겐화물은 화학식 Sn(S2-xSex)(식 중, x는 0 내지 2임)으로 표시되는 것인 방법.
  7. 제1항에 있어서, 각각의 R1, R2, R3 및 R4는 독립적으로 수소, 아릴, 메틸 및 에틸로 이루어진 군 중에서 선택되는 것인 방법.
  8. 제1항에 있어서, 각각의 R1, R2, R3 및 R4가 수소인 방법.
  9. 금속 칼코겐화물의 막을 증착시키는 방법으로서,
    하나 이상의 금속 칼코겐화물 및 화학식 NR5R6R7[식 중, 각각의 R5, R6 및 R7은 독립적으로 수소, 아릴, 메틸, 에틸 및 선형, 분지형 또는 고리형 (C3~C6)알킬로 이루어진 군 중에서 선택됨]로 표시되는 아민 화합물의 염과 H2S, H2Se 또는 H2Te를 접촉시켜서 상기 금속 칼코겐화물의 암모늄계 전구물질을 생성시키는 단계;
    상기 금속 칼코겐화물의 암모늄계 전구물질, 화학식 R1R2N-NR3R4[식 중, 각각의 R1, R2, R3 및 R4는 독립적으로 수소, 아릴, 메틸, 에틸 및 선형, 분지형 또는 고리형 (C3~C6)알킬로 이루어진 군 중에서 선택됨]로 표시되는 히드라진 화합물, 및 임의로 S, Se, Te 및 이들의 조합물로 이루어진 군 중에서 선택된 원소 칼코겐을 접촉시켜서 상기 히드라진 화합물 중의 상기 금속 칼코겐화물의 히드라지늄계 전구물질의 용액을 생성시키는 단계;
    상기 금속 칼코겐화물의 히드라지늄계 전구물질의 용액을 상기 기판 상에 도포하여 상기 전구물질의 막을 생성시키는 단계; 및
    이후 상기 전구물질의 막을 어닐링 처리하여 과량의 히드라진 및 히드라지늄 칼코겐화물 염을 제거함으로써 상기 기판 상에 금속 칼코겐화물 막을 생성시키는 단계
    를 포함하는 방법.
  10. 제1항 또는 제9항에 있어서, 상기 금속 칼코겐화물 막은 박막의 형태로 존재하는 것인 방법.
  11. 제1항 또는 제9항에 있어서, 상기 어닐링 처리 단계는 상기 금속 칼코겐화물 막을 생성시키기 위한 시간 동안, 그리고 온도에서 수행하는 것인 방법.
  12. 소스 영역과 드레인 영역, 이 소스 영역과 드레인 영역 사이에서 연장되고 반도전 재료를 포함하는 채널 층, 이 채널 층에 인접하게 공간 이격되도록 배치된 게이트 영역, 이 게이트 영역과 소스 영역, 드레인 영역 및 채널 층 사이의 전기 절연 층을 보유하는 유형의 개선된 전계 효과 트랜지스터를 제조하는 방법으로서,
    제1 방법에 의해 형성된 금속 칼코겐화물 반도전 재료의 막을 포함하는 채널 층을 제조하는 단계를 포함하고,
    상기 제1 방법은
    하나 이상의 금속 칼코겐화물, 화학식 R1R2N-NR3R4[식 중, 각각의 R1, R2, R3 및 R4는 독립적으로 수소, 아릴, 메틸, 에틸 및 선형, 분지형 또는 고리형 (C3~C6)알킬로 이루어진 군 중에서 선택됨]로 표시되는 히드라진 화합물, 및 임의로 S, Se, Te 및 이들의 조합물로 이루어진 군 중에서 선택된 원소 칼코겐을 접촉시켜서 상기 금속 칼코겐화물의 히드라지늄계 전구물질의 용액을 생성시키는 단계;
    상기 금속 칼코겐화물의 히드라지늄계 전구물질의 용액을 기판 상에 도포하여 상기 전구물질의 막을 생성시키는 단계; 및
    이후 상기 전구물질의 막을 어닐링 처리하여 과량의 히드라진 및 히드라지늄 칼코겐화물 염을 제거함으로써 상기 기판 상에 금속 칼코겐화물 막을 생성시키는 단계를 포함하는 것인 방법.
  13. 소스 영역과 드레인 영역, 이 소스 영역과 드레인 영역 사이에서 연장되고 반도전 재료를 포함하는 채널 층, 이 채널 층에 인접하게 공간 이격되도록 배치된 게이트 영역, 이 게이트 영역과 소스 영역, 드레인 영역 및 채널 층 사이의 전기 절연 층을 보유하는 유형의 개선된 전계 효과 트랜지스터를 제조하는 방법으로서,
    제2 방법에 의해 형성된 금속 칼코겐화물 반도전 재료의 막을 포함하는 채널 층을 제조하는 단계를 포함하고,
    상기 제2 방법은
    하나 이상의 금속 칼코겐화물 및 화학식 NR5R6R7[식 중, 각각의 R5, R6 및 R7은 독립적으로 수소, 아릴, 메틸, 에틸 및 선형, 분지형 또는 고리형 (C3~C6)알킬로 이루어진 군 중에서 선택됨]로 표시되는 아민 화합물의 염과 H2S, H2Se 또는 H2Te를 접촉시켜서 상기 금속 칼코겐화물의 암모늄계 전구물질을 생성시키는 단계;
    상기 금속 칼코겐화물의 암모늄계 전구물질, 화학식 R1R2N-NR3R4[식 중, 각각의 R1, R2, R3 및 R4는 독립적으로 수소, 아릴, 메틸, 에틸 및 선형, 분지형 또는 고리형 (C3~C6)알킬로 이루어진 군 중에서 선택됨]로 표시되는 히드라진 화합물, 및 임의로 S, Se, Te 및 이들의 조합물로 이루어진 군 중에서 선택된 원소 칼코겐을 접촉시켜서 상기 히드라진 화합물 중의 상기 금속 칼코겐화물의 히드라지늄계 전구물질의 용액을 생성시키는 단계;
    상기 금속 칼코겐화물의 히드라지늄계 전구물질의 용액을 기판 상에 도포하여 상기 전구물질의 막을 생성시키는 단계; 및
    이후 상기 전구물질의 막을 어닐링 처리하여 과량의 히드라진 및 히드라지늄 칼코겐화물 염을 제거함으로써 상기 기판 상에 금속 칼코겐화물 막을 생성시키는 단계를 포함하는 것인 방법.
  14. 제12항 또는 제13항에 있어서, 상기 소스 영역, 채널 층 및 드레인 영역은 기판의 표면 상에 배치하고, 상기 전기 절연 층은 상기 채널 층 위에 배치하며 상기 소스 영역에서 상기 드레인 영역으로 연장되고, 상기 게이트 영역은 상기 전기 절연 층 위에 배치하는 것인 방법.
  15. 제12항 또는 제13항에 있어서, 상기 게이트 영역은 기판의 표면 상에 게이트 층으로서 배치하고, 상기 전기 절연 층은 상기 게이트 층 상에 배치하며, 상기 소스 영역, 채널 층 및 드레인 영역은 상기 전기 절연 층 상에 배치하는 것인 방법.
  16. 제12항 또는 제13항에 있어서, 상기 금속 칼코겐화물 막은 박막의 형태로 존재하는 것인 방법.
  17. 제16항에 있어서, 상기 박막은 5Å 내지 2,000Å의 두께를 갖는 것인 방법.
  18. 제1항, 제9항, 제12항 또는 제13항 중 어느 하나의 항에 있어서, 상기 금속 칼코겐화물 막은 다결정질 금속 칼코겐화물 또는 상기 금속 칼코겐화물의 단결정을 포함하는 것인 방법.
  19. 제18항에 있어서, 상기 금속 칼코겐화물 막이 반도체 디바이스내 콘택트들 간의 치수와 동일하거나 그 치수보다 더 큰 입자 크기를 지닌 다결정질인 방법.
  20. 제1항, 제9항, 제12항 또는 제13항 중 어느 하나의 항에 있어서, 상기 금속 칼코겐화물은 Ge, Sn, Pb, Sb, Bi, Ga, In, Tl 및 이들의 조합물로 이루어진 군 중에서 선택된 금속 및 S, Se, Te 및 이들의 조합물로 이루어진 군 중에서 선택된 칼코겐을 포함하는 것인 방법.
  21. 제9항, 제12항 또는 제13항에 있어서, 각각의 R1, R2, R3, R4, R5, R6 및 R7은 독립적으로 수소, 아릴, 메틸 및 에틸로 이루어진 군 중에서 선택되는 것인 방법.
  22. 제21항에 있어서, 각각의 R1, R2, R3, R4, R5, R 6 및 R7이 수소인 방법.
  23. 제12항 또는 제13항에 있어서, 상기 어닐링 처리 단계는 상기 금속 칼코겐화물 막을 생성시키기 위한 시간 동안, 그리고 온도에서 수행하는 것인 방법.
  24. 제23항에 있어서, 상기 온도가 25℃ 내지 500℃인 방법.
  25. 제24항에 있어서, 상기 온도가 250℃ 내지 350℃인 방법.
  26. 제1항, 제9항, 제12항 및 제13항 중 어느 하나의 항에 있어서, 상기 기판은 캅톤(Kapton), 규소, 비정질 수소화 규소, 탄화규소(SiC), 이산화규소(SiO2), 석영, 사파이어, 유리, 금속, 다이아몬드 유사 탄소, 수소화 다이아몬드 유사 탄소, 질화갈륨, 비소화갈륨, 게르마늄, 규소-게르마늄, 산화인듐주석, 탄화붕소, 질화붕소, 질화규소(Si3N4), 알루미나(Al2O3), 산화세륨(IV)(CeO2), 산화주석(SnO2), 티탄산아연(ZnTiO2), 플라스틱 재료 및 이들의 조합물로 이루어진 군 중에서 선택되는 것인 방법.
  27. 전계 효과 트랜지스터 내의 금속 칼코겐화물 막을 제조하는 방법으로서,
    하나 이상의 금속 칼코겐화물과 (i) 히드라진 화합물 또는 (ii) 먼저 암모늄염 화합물 및 이후 히드라진 화합물을 접촉시켜서 상기 금속 칼코겐화물의 히드라지늄계 전구물질의 용액을 생성시키는 단계;
    상기 금속 칼코겐화물의 히드라지늄계 전구물질의 용액을 기판 상에 도포하여 상기 전구물질의 막을 생성시키는 단계; 및
    상기 금속 칼코겐화물 막을 생성시키기 위한 조건 하에 상기 전구물질의 막을 어닐링 처리하는 단계
    를 포함하는 방법.
  28. 제27항에 있어서, 상기 히드라진 화합물은 화학식 R1R2N-NR3R4(식 중, 각각의 R1, R2, R3 및 R4는 독립적으로 수소, 아릴, 메틸, 에틸 및 선형, 분지형 또는 고리형 (C3-C6)알킬로 이루어진 군 중에서 선택됨)로 표시되는 것인 방법.
  29. 제27항에 있어서, 상기 금속 칼코겐화물 막을 생성시키기 위한 상기 조건은 25℃ 내지 500℃의 온도를 포함하는 것인 방법.
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
KR1020040042596A 2003-07-10 2004-06-10 칼코겐화물 막의 용액 증착법 및 칼코겐화물 막을 포함하는 개선된 전계 효과 트랜지스터의 제조법 KR100620840B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/617,118 2003-07-10
US10/617,118 US6875661B2 (en) 2003-07-10 2003-07-10 Solution deposition of chalcogenide films

Publications (2)

Publication Number Publication Date
KR20050007120A KR20050007120A (ko) 2005-01-17
KR100620840B1 true KR100620840B1 (ko) 2006-09-19

Family

ID=33564904

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040042596A KR100620840B1 (ko) 2003-07-10 2004-06-10 칼코겐화물 막의 용액 증착법 및 칼코겐화물 막을 포함하는 개선된 전계 효과 트랜지스터의 제조법

Country Status (5)

Country Link
US (2) US6875661B2 (ko)
JP (1) JP4536443B2 (ko)
KR (1) KR100620840B1 (ko)
CN (1) CN1577742B (ko)
TW (1) TWI297905B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101376732B1 (ko) * 2012-09-19 2014-04-07 전자부품연구원 다층 전이금속 칼코겐화합물을 이용한 투명전자소자, 이를 이용한 광전자 소자 및 트랜지스터 소자

Families Citing this family (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100490205C (zh) 2003-07-10 2009-05-20 国际商业机器公司 淀积金属硫族化物膜的方法和制备场效应晶体管的方法
US6875661B2 (en) * 2003-07-10 2005-04-05 International Business Machines Corporation Solution deposition of chalcogenide films
KR100621447B1 (ko) * 2003-07-10 2006-09-08 인터내셔널 비지네스 머신즈 코포레이션 칼코겐화물 막의 용액 증착법 및 칼코겐화물 막을 포함하는 전계 효과 트랜지스터의 제조법
US7242041B2 (en) * 2003-09-22 2007-07-10 Lucent Technologies Inc. Field-effect transistors with weakly coupled layered inorganic semiconductors
GB2416428A (en) * 2004-07-19 2006-01-25 Seiko Epson Corp Method for fabricating a semiconductor element from a dispersion of semiconductor particles
KR101009314B1 (ko) * 2005-05-12 2011-01-18 인텔렉츄얼 벤처스 홀딩 40 엘엘씨 단결정 금속 성장을 위한 방법 및 장치
US7579615B2 (en) * 2005-08-09 2009-08-25 Micron Technology, Inc. Access transistor for memory device
US20070080428A1 (en) * 2005-10-12 2007-04-12 Herman Gregory S Semiconductor film composition
US8969865B2 (en) * 2005-10-12 2015-03-03 Hewlett-Packard Development Company, L.P. Semiconductor film composition
KR20070042333A (ko) * 2005-10-18 2007-04-23 삼성코닝 주식회사 칼코게나이드 전구체 화합물 및 이를 이용한 칼코게나이드박막의 제조방법
KR101211836B1 (ko) * 2005-10-24 2012-12-12 삼성코닝정밀소재 주식회사 다공성 칼코게나이드 박막, 그 제조방법 및 이를 채용한전자소자
KR100744547B1 (ko) 2005-10-31 2007-08-01 한국전자통신연구원 칼코게나이드계 원소를 포함하는 광전도층을 가지는 포토박막트랜지스터 및 이를 이용한 이미지 센서의 단위 셀
JP4425878B2 (ja) * 2005-10-31 2010-03-03 韓國電子通信研究院 カルコゲナイド系元素を含む光伝導層を有するフォト薄膜トランジスタ及びこれを用いたイメージセンサの単位セル
KR101139162B1 (ko) 2005-12-30 2012-04-26 삼성코닝정밀소재 주식회사 클러스터 화합물을 이용한 칼코게나이드 박막의 형성방법
US7517718B2 (en) * 2006-01-12 2009-04-14 International Business Machines Corporation Method for fabricating an inorganic nanocomposite
TWI299527B (en) * 2006-04-11 2008-08-01 Taiwan Tft Lcd Ass A fabrication method of thin film for active layer by metal chalcogenide precursor solution
US7494841B2 (en) * 2006-05-12 2009-02-24 International Business Machines Corporation Solution-based deposition process for metal chalcogenides
KR100859723B1 (ko) * 2006-10-09 2008-09-23 한국전자통신연구원 칼코게나이드층을 갖는 박막 트랜지스터 및 그 제조방법
US20080124833A1 (en) * 2006-11-03 2008-05-29 International Business Machines Corporation Method for filling holes with metal chalcogenide material
EP2944383A3 (en) * 2006-11-09 2016-02-10 Alliance for Sustainable Energy, LLC Precursors for formation of copper selenide, indium selenide, copper indium diselenide, and/or copper indium gallium diselenide films
US8057850B2 (en) * 2006-11-09 2011-11-15 Alliance For Sustainable Energy, Llc Formation of copper-indium-selenide and/or copper-indium-gallium-selenide films from indium selenide and copper selenide precursors
US7670584B2 (en) * 2007-06-01 2010-03-02 International Business Machines Corporation Inorganic metal chalcogen cluster precursors and methods for forming colloidal metal chalcogenide nanoparticles using the same
US20080314738A1 (en) * 2007-06-19 2008-12-25 International Business Machines Corporation Electrolytic Device Based on a Solution-Processed Electrolyte
DE102007043920A1 (de) 2007-07-17 2009-01-22 Merck Patent Gmbh Funktionelles Material für gedruckte elektronische Bauteile
MD3821G2 (ro) * 2007-08-23 2009-08-31 Институт Прикладной Физики Академии Наук Молдовы Procedeu de obţinere a materialului fotosensibil în bază de semiconductor calcogenic amorf As2(SxSe1-x)3
US8389422B2 (en) * 2007-08-31 2013-03-05 Alliance For Sustainable Energy, Llc Rapid thermal processing by stamping
JP5392738B2 (ja) * 2007-09-03 2014-01-22 独立行政法人産業技術総合研究所 塗布法による有機トランジスタ及びその製造方法
US20090114630A1 (en) * 2007-11-05 2009-05-07 Hawryluk Andrew M Minimization of surface reflectivity variations
US8613973B2 (en) * 2007-12-06 2013-12-24 International Business Machines Corporation Photovoltaic device with solution-processed chalcogenide absorber layer
CN101471394A (zh) * 2007-12-29 2009-07-01 中国科学院上海硅酸盐研究所 铜铟镓硫硒薄膜太阳电池光吸收层的制备方法
US8951446B2 (en) 2008-03-13 2015-02-10 Battelle Energy Alliance, Llc Hybrid particles and associated methods
US8003070B2 (en) * 2008-03-13 2011-08-23 Battelle Energy Alliance, Llc Methods for forming particles from single source precursors
US9371226B2 (en) 2011-02-02 2016-06-21 Battelle Energy Alliance, Llc Methods for forming particles
US8324414B2 (en) 2009-12-23 2012-12-04 Battelle Energy Alliance, Llc Methods of forming single source precursors, methods of forming polymeric single source precursors, and single source precursors and intermediate products formed by such methods
KR101311384B1 (ko) * 2008-10-30 2013-09-25 에스케이이노베이션 주식회사 태양광 흡수층의 제조를 위한 무기박막의 제조 방법
JP5137795B2 (ja) * 2008-11-26 2013-02-06 京セラ株式会社 化合物半導体薄膜の製法および薄膜太陽電池の製法
JP5137796B2 (ja) * 2008-11-26 2013-02-06 京セラ株式会社 化合物半導体薄膜の製法および薄膜太陽電池の製法
DE102009004491A1 (de) 2009-01-09 2010-07-15 Merck Patent Gmbh Funktionelles Material für gedruckte elektronische Bauteile
EP2432840A1 (en) * 2009-05-21 2012-03-28 E. I. du Pont de Nemours and Company Processes for preparing copper tin sulfide and copper zinc tin sulfide films
US9190543B2 (en) 2009-06-04 2015-11-17 The Regents Of The University Of California Solution-processed inorganic photo-voltaic devices and methods of production
US8277894B2 (en) * 2009-07-16 2012-10-02 Rohm And Haas Electronic Materials Llc Selenium ink and methods of making and using same
US8308973B2 (en) 2009-07-27 2012-11-13 Rohm And Haas Electronic Materials Llc Dichalcogenide selenium ink and methods of making and using same
US8585936B2 (en) * 2009-08-04 2013-11-19 Precursor Energetics, Inc. Methods for photovoltaic absorbers with controlled group 11 stoichiometry
CN102471359A (zh) * 2009-08-04 2012-05-23 普瑞凯瑟安质提克斯公司 用于cis及cigs光伏装置的聚合前体
CA2768616A1 (en) * 2009-08-04 2011-02-10 Precursor Energetics, Inc. Polymeric precursors for caigas aluminum-containing photovoltaics
WO2011017237A2 (en) * 2009-08-04 2011-02-10 Precursor Energetics, Inc. Polymeric precursors for caigs and aigs silver-containing photovoltaics
JP5639816B2 (ja) * 2009-09-08 2014-12-10 東京応化工業株式会社 塗布方法及び塗布装置
JP5469966B2 (ja) * 2009-09-08 2014-04-16 東京応化工業株式会社 塗布装置及び塗布方法
JP5719546B2 (ja) * 2009-09-08 2015-05-20 東京応化工業株式会社 塗布装置及び塗布方法
JP5439097B2 (ja) * 2009-09-08 2014-03-12 東京応化工業株式会社 塗布装置及び塗布方法
JP5462558B2 (ja) * 2009-09-08 2014-04-02 東京応化工業株式会社 塗布装置及び塗布方法
US7838403B1 (en) 2009-09-14 2010-11-23 International Business Machines Corporation Spray pyrolysis for large-scale production of chalcopyrite absorber layer in photovoltaic devices
US8309179B2 (en) 2009-09-28 2012-11-13 Rohm And Haas Electronics Materials Llc Selenium/group 1b ink and methods of making and using same
US20110076798A1 (en) * 2009-09-28 2011-03-31 Rohm And Haas Electronic Materials Llc Dichalcogenide ink containing selenium and methods of making and using same
WO2011047198A1 (en) 2009-10-14 2011-04-21 The Regents Of The University Of California Nanocomposite and method of making thereof
US20110094557A1 (en) * 2009-10-27 2011-04-28 International Business Machines Corporation Method of forming semiconductor film and photovoltaic device including the film
US10147604B2 (en) * 2009-10-27 2018-12-04 International Business Machines Corporation Aqueous-based method of forming semiconductor film and photovoltaic device including the film
WO2011084171A1 (en) * 2009-12-17 2011-07-14 Precursor Energetics, Inc. Molecular precursors for optoelectronics
CN101820029A (zh) * 2010-02-11 2010-09-01 昆山正富机械工业有限公司 非真空制作铜铟镓硒和/或硫的太阳能电池
US8366967B2 (en) * 2010-02-22 2013-02-05 Inpria Corporation Metal chalcogenide aqueous precursors and processes to form metal chalcogenide films
US8709917B2 (en) 2010-05-18 2014-04-29 Rohm And Haas Electronic Materials Llc Selenium/group 3A ink and methods of making and using same
US8119506B2 (en) 2010-05-18 2012-02-21 Rohm And Haas Electronic Materials Llc Group 6a/group 3a ink and methods of making and using same
WO2011146115A1 (en) 2010-05-21 2011-11-24 Heliovolt Corporation Liquid precursor for deposition of copper selenide and method of preparing the same
WO2012023973A2 (en) 2010-08-16 2012-02-23 Heliovolt Corporation Liquid precursor for deposition of indium selenide and method of preparing the same
KR20130143031A (ko) 2010-09-15 2013-12-30 프리커서 에너제틱스, 인코퍼레이티드. 광기전체를 위한 어닐링 방법
US8282995B2 (en) 2010-09-30 2012-10-09 Rohm And Haas Electronic Materials Llc Selenium/group 1b/group 3a ink and methods of making and using same
JP2012081428A (ja) 2010-10-13 2012-04-26 Tokyo Ohka Kogyo Co Ltd 塗布装置及び塗布方法
US8372485B2 (en) 2011-02-18 2013-02-12 Rohm And Haas Electronic Materials Llc Gallium ink and methods of making and using same
US8343267B2 (en) 2011-02-18 2013-01-01 Rohm And Haas Electronic Materials Llc Gallium formulated ink and methods of making and using same
US8771555B2 (en) 2011-05-06 2014-07-08 Neo Solar Power Corp. Ink composition
US20120282721A1 (en) * 2011-05-06 2012-11-08 Yueh-Chun Liao Method for forming Chalcogenide Semiconductor Film and Photovoltaic Device
JP2012250230A (ja) 2011-06-02 2012-12-20 Tokyo Ohka Kogyo Co Ltd 加熱装置、塗布装置及び加熱方法
US8268270B1 (en) 2011-06-10 2012-09-18 Tokyo Ohka Kogyo Co., Ltd. Coating solution for forming a light-absorbing layer of a chalcopyrite solar cell, method of producing a light-absorbing layer of a chalcopyrite solar cell, method of producing a chalcopyrite solar cell and method of producing a coating solution for forming a light-absorbing layer of a chalcopyrite solar cell
TW201318967A (zh) 2011-06-10 2013-05-16 Tokyo Ohka Kogyo Co Ltd 聯胺配位Ｃｕ硫屬化物錯合物及其製造方法，光吸收層形成用塗佈液，以及光吸收層形成用塗佈液之製造方法
US20120313044A1 (en) * 2011-06-10 2012-12-13 Tokyo Ohka Kogyo Co., Ltd. Coating solution for forming light-absorbing layer, and method for producing coating solution for forming light-absorbing layer
WO2012173676A1 (en) * 2011-06-17 2012-12-20 Precursor Energetics, Inc. Solution-based processes for solar cells
ES2402313B1 (es) 2011-09-30 2014-03-04 Universitat Jaume I De Castellón Tintas para la obtención "in situ" de calcógenos y/o calcogenuros que dan lugar a capas de semiconductores, su obtención y modo de empleo
KR101874413B1 (ko) 2011-10-18 2018-07-05 삼성전자주식회사 무기 리간드를 갖는 양자점 및 그의 제조방법
US20130269764A1 (en) * 2012-04-12 2013-10-17 International Business Machines Corporation Back Contact Work Function Modification for Increasing CZTSSe Thin Film Photovoltaic Efficiency
JP5620580B2 (ja) * 2012-05-07 2014-11-05 積水化学工業株式会社 薄膜太陽電池及び薄膜太陽電池の製造方法
KR101381167B1 (ko) * 2012-05-31 2014-04-10 경희대학교 산학협력단 광 반도체 소자, 이를 이용한 알지비 센서, 터치센서, 및 이미지 센서
US9105797B2 (en) 2012-05-31 2015-08-11 Alliance For Sustainable Energy, Llc Liquid precursor inks for deposition of In—Se, Ga—Se and In—Ga—Se
US9082619B2 (en) 2012-07-09 2015-07-14 International Solar Electric Technology, Inc. Methods and apparatuses for forming semiconductor films
KR101442625B1 (ko) * 2012-07-30 2014-09-19 한양대학교 에리카산학협력단 3차원 계층 구조의 칼코지나이드 제조방법
US8992874B2 (en) 2012-09-12 2015-03-31 Tokyo Ohka Kogyo Co., Ltd. Method of producing hydrazine-coordinated Cu chalcogenide complex
US8936734B2 (en) 2012-12-20 2015-01-20 Sunpower Technologies Llc System for harvesting oriented light—water splitting
US9236283B2 (en) 2013-03-12 2016-01-12 Tokyo Ohka Kogyo Co., Ltd. Chamber apparatus and heating method
KR101460236B1 (ko) * 2013-05-20 2014-11-10 한양대학교 에리카산학협력단 전해증착 박막의 무균열 분리 방법 및 물리적 특성 평가 방법
US9842733B2 (en) * 2013-06-11 2017-12-12 Imec Vzw Method for dissolving chalcogen elements and metal chalcogenides in non-hazardous solvents
US8999746B2 (en) 2013-08-08 2015-04-07 Tokyo Ohka Kogyo Co., Ltd. Method of forming metal chalcogenide dispersion, metal chalcogenide dispersion, method of producing light absorbing layer of solar cell, method of producing solar cell
JP6240440B2 (ja) 2013-08-30 2017-11-29 東京応化工業株式会社 チャンバー装置及び加熱方法
US9245742B2 (en) 2013-12-18 2016-01-26 Asm Ip Holding B.V. Sulfur-containing thin films
US9478419B2 (en) 2013-12-18 2016-10-25 Asm Ip Holding B.V. Sulfur-containing thin films
US20150279671A1 (en) * 2014-03-28 2015-10-01 Industry-Academic Cooperation Foundation, Yonsei University Method for forming oxide thin film and method for fabricating oxide thin film transistor employing germanium doping
KR101662890B1 (ko) * 2014-07-29 2016-10-06 서울대학교산학협력단 상온에서 구동가능한 가스센서 및 이의 제조방법
KR101532883B1 (ko) * 2014-09-02 2015-07-02 성균관대학교산학협력단 전이금속 디칼코게나이드 박막의 형성 방법
JP6554332B2 (ja) 2014-10-30 2019-07-31 東京応化工業株式会社 均一系塗布液及びその製造方法、太陽電池用光吸収層及びその製造方法、並びに太陽電池及びその製造方法
WO2016089840A1 (en) 2014-12-01 2016-06-09 The University Of Chicago Compositionally matched molecular solders for semiconductors
KR102325522B1 (ko) * 2015-01-29 2021-11-12 엘지전자 주식회사 금속 칼코게나이드 박막의 제조 방법
KR20160133727A (ko) 2015-05-13 2016-11-23 한국화학연구원 금속 칼코게나이드 필름의 제조방법
US9461134B1 (en) 2015-05-20 2016-10-04 Asm Ip Holding B.V. Method for forming source/drain contact structure with chalcogen passivation
US9711350B2 (en) 2015-06-03 2017-07-18 Asm Ip Holding B.V. Methods for semiconductor passivation by nitridation
US10490475B2 (en) 2015-06-03 2019-11-26 Asm Ip Holding B.V. Methods for semiconductor passivation by nitridation after oxide removal
US9711396B2 (en) 2015-06-16 2017-07-18 Asm Ip Holding B.V. Method for forming metal chalcogenide thin films on a semiconductor device
US9741815B2 (en) 2015-06-16 2017-08-22 Asm Ip Holding B.V. Metal selenide and metal telluride thin films for semiconductor device applications
US9672906B2 (en) * 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
US10026751B2 (en) 2015-10-02 2018-07-17 Samsung Electronics Co., Ltd. Semiconductor device including a repeater/buffer at higher metal routing layers and methods of manufacturing the same
US9929006B2 (en) * 2016-07-20 2018-03-27 Micron Technology, Inc. Silicon chalcogenate precursors, methods of forming the silicon chalcogenate precursors, and related methods of forming silicon nitride and semiconductor structures
US10854591B2 (en) 2016-11-04 2020-12-01 Samsung Electronics Co., Ltd. Semiconductor device including a repeater/buffer at upper metal routing layers and methods of manufacturing the same
US10319588B2 (en) * 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US11804253B2 (en) * 2018-09-06 2023-10-31 National University Of Singapore Continuous thin film of a metal chalcogenide
CN110299430B (zh) * 2019-06-06 2022-11-11 华中科技大学 一种半导体薄膜光电探测器及其制备方法
KR20210072373A (ko) * 2019-12-09 2021-06-17 성균관대학교산학협력단 전이금속 칼코게나이드 박막 및 이의 제조방법
US11713518B2 (en) * 2021-01-06 2023-08-01 POSTECH Research and Business Development Foundation Method for forming chalcogenide thin film
CN112778862B (zh) * 2021-01-08 2022-03-22 上海涂固安高科技有限公司 一种金属专用油漆前处理剂及其制备方法
KR102615101B1 (ko) * 2022-03-10 2023-12-19 한국화학연구원 유기주석 화합물을 포함하는 용액공정용 조성물, 및 이를 이용한 박막의 제조방법
CN114604891B (zh) * 2022-03-25 2022-12-20 华中科技大学 一种固相硫化降低硫化铅材料杂质掺杂浓度的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050007190A (ko) * 2004-07-09 2005-01-17 인터내셔널 비지네스 머신즈 코포레이션 칼코겐화물 막의 용액 증착법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2664430B1 (fr) * 1990-07-04 1992-09-18 Centre Nat Rech Scient Transistor a effet de champ en couche mince de structure mis, dont l'isolant et le semiconducteur sont realises en materiaux organiques.
GB9711799D0 (en) * 1997-06-07 1997-08-06 Vecht Aron Preparation of sulphides and selenides
US6180956B1 (en) * 1999-03-03 2001-01-30 International Business Machine Corp. Thin film transistors with organic-inorganic hybrid materials as semiconducting channels
US6420056B1 (en) * 1999-07-08 2002-07-16 International Business Machines Corporation Electroluminescent device with dye-containing organic-inorganic hybrid materials as an emitting layer
US6875661B2 (en) * 2003-07-10 2005-04-05 International Business Machines Corporation Solution deposition of chalcogenide films

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050007190A (ko) * 2004-07-09 2005-01-17 인터내셔널 비지네스 머신즈 코포레이션 칼코겐화물 막의 용액 증착법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020050007190

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101376732B1 (ko) * 2012-09-19 2014-04-07 전자부품연구원 다층 전이금속 칼코겐화합물을 이용한 투명전자소자, 이를 이용한 광전자 소자 및 트랜지스터 소자

Also Published As

Publication number Publication date
TWI297905B (en) 2008-06-11
KR20050007120A (ko) 2005-01-17
JP4536443B2 (ja) 2010-09-01
CN1577742B (zh) 2010-04-28
US6875661B2 (en) 2005-04-05
US20050009225A1 (en) 2005-01-13
US20050009229A1 (en) 2005-01-13
US7094651B2 (en) 2006-08-22
CN1577742A (zh) 2005-02-09
JP2005051224A (ja) 2005-02-24
TW200518168A (en) 2005-06-01

Similar Documents

Publication Publication Date Title
KR100620840B1 (ko) 칼코겐화물 막의 용액 증착법 및 칼코겐화물 막을 포함하는 개선된 전계 효과 트랜지스터의 제조법
US8134150B2 (en) Hydrazine-free solution deposition of chalcogenide films
US7494841B2 (en) Solution-based deposition process for metal chalcogenides
US20070287221A1 (en) Fabrication process for crystalline zinc oxide semiconductor layer
US7491575B2 (en) Fabricating zinc oxide semiconductor using hydrolysis
US7906415B2 (en) Device having zinc oxide semiconductor and indium/zinc electrode
KR100811154B1 (ko) 다결정 반도체 부재 및 그 작성방법
JP2000260999A (ja) 半導体チャネルとして有機／無機混成材料を有する薄膜トランジスタ
KR100621447B1 (ko) 칼코겐화물 막의 용액 증착법 및 칼코겐화물 막을 포함하는 전계 효과 트랜지스터의 제조법
KR100661695B1 (ko) 자기조립단분자막을 이용한 반도체 박막 및 그 제조방법
US20070166645A1 (en) Chalcogenide precursor compound and method for preparing chalcogenide thin film using the same
KR101139162B1 (ko) 클러스터 화합물을 이용한 칼코게나이드 박막의 형성방법
KR101190917B1 (ko) 칼코게나이드-ｃｎｔ 하이브리드 박막 및 그 제조방법
Xie et al. High‐Performance Solution‐Processed Amorphous InGaZnO Thin Film Transistors with a Metal–Organic Decomposition Method
US20150372236A1 (en) Well-oriented 6,13-bis(triisopropylsilylethynyl) pentacene crystals and a temperature-gradient method for producing the same
KR20070022351A (ko) 습식 화학 증착에 의해 제조된 전계 효과 트랜지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100429

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee